KR20050078024A - 램프신호 발생회로 - Google Patents

램프신호 발생회로 Download PDF

Info

Publication number
KR20050078024A
KR20050078024A KR1020040006121A KR20040006121A KR20050078024A KR 20050078024 A KR20050078024 A KR 20050078024A KR 1020040006121 A KR1020040006121 A KR 1020040006121A KR 20040006121 A KR20040006121 A KR 20040006121A KR 20050078024 A KR20050078024 A KR 20050078024A
Authority
KR
South Korea
Prior art keywords
output
buffer
comparator
ramp signal
generation circuit
Prior art date
Application number
KR1020040006121A
Other languages
English (en)
Other versions
KR100843194B1 (ko
Inventor
임수헌
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040006121A priority Critical patent/KR100843194B1/ko
Priority to US11/045,043 priority patent/US7116138B2/en
Priority to JP2005023807A priority patent/JP4555103B2/ja
Publication of KR20050078024A publication Critical patent/KR20050078024A/ko
Application granted granted Critical
Publication of KR100843194B1 publication Critical patent/KR100843194B1/ko

Links

Classifications

    • E—FIXED CONSTRUCTIONS
    • E02—HYDRAULIC ENGINEERING; FOUNDATIONS; SOIL SHIFTING
    • E02B—HYDRAULIC ENGINEERING
    • E02B3/00—Engineering works in connection with control or use of streams, rivers, coasts, or other marine sites; Sealings or joints for engineering works in general
    • E02B3/04—Structures or apparatus for, or methods of, protecting banks, coasts, or harbours
    • E02B3/12—Revetment of banks, dams, watercourses, or the like, e.g. the sea-floor
    • E02B3/14—Preformed blocks or slabs for forming essentially continuous surfaces; Arrangements thereof
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/123—Simultaneous, i.e. using one converter per channel but with common control or reference circuits for multiple converters
    • A—HUMAN NECESSITIES
    • A01—AGRICULTURE; FORESTRY; ANIMAL HUSBANDRY; HUNTING; TRAPPING; FISHING
    • A01G—HORTICULTURE; CULTIVATION OF VEGETABLES, FLOWERS, RICE, FRUIT, VINES, HOPS OR SEAWEED; FORESTRY; WATERING
    • A01G9/00—Cultivation in receptacles, forcing-frames or greenhouses; Edging for beds, lawn or the like
    • A01G9/02—Receptacles, e.g. flower-pots or boxes; Glasses for cultivating flowers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/56—Input signal compared with linear ramp

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Environmental Sciences (AREA)
  • Environmental & Geological Engineering (AREA)
  • Ocean & Marine Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Civil Engineering (AREA)
  • Structural Engineering (AREA)
  • Analogue/Digital Conversion (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

램프신호 발생회로가 개시된다. 상기 램프신호 발생회로는 램프신호를 발생하는 램프신호 발생기, 상기 램프신호 발생기의 출력신호를 수신하여 버퍼링하는 버퍼, 상기 램프신호 발생기의 출력신호와 상기 버퍼의 출력신호를 수신하고 수신된 신호들의 전압을 비교하고 그 비교결과를 출력하는 비교기, 및 상기 비교기의 출력신호에 응답하여 제1전원과 상기 버퍼의 출력단사이를 스위칭하는 스위칭 회로를 구비한다. 상기 버퍼는 제1입력단과 제2입력단과 출력단을 구비하고, 상기 비교기는 제1입력단과 제2입력단과 출력단을 구비하고, 상기 버퍼의 제1입력단은 상기 램프신호 발생기의 출력단과 접속되고, 상기 버퍼의 제2입력단은 상기 버퍼의 출력단에 접속되고, 상기 비교기의 제1입력단은 상기 버퍼의 출력단에 접속되고, 상기 비교기의 제2입력단은 상기 램프신호 발생기의 출력단과 접속되고, 상기 비교기의 출력단은 상기 스위칭 회로의 제어단에 접속된다. 상기 제1전원은 공급전원 또는 접지전원인 것이 바람직하다.

Description

램프신호 발생회로{Ramp signal generation circuit}
본 발명은 램프신호 발생회로에 관한 것으로, 보다 상세하게는 저 전력, 큰 슬루우 레이트(high slew rate)를 갖는 CMOS 이미지 센서에 사용되는 램프신호 발생회로에 관한 것이다.
CMOS 이미지 센서(CMOS Image Sensor; 이하 'CIS'라 한다.)는 전하결합소자 (Charge-Coupled Device; CCD)에 비해 저전압 동작이 가능하고, 소비전력이 작고, 또한 표준 CMOS 공정을 사용하고, 집적화에 유리한 장점을 가지고 있다. 따라서 향후 상기 CIS는 상기 CCD를 대체할 것이다.
그러나 상기 CIS는 상기 CCD와 달리 액티브 픽셀 센서(Active Pixel Sensor; APS)에서 출력되는 아날로그 신호를 디지털 신호로 변화시키기 위한 고해상도의 아날로그-디지털 변환기(Analog-to-Digital Converter; ADC)를 필요로 한다.
아날로그 신호를 디지털 신호로 변화시키는 방법은 하나의(single) ADC를 사용하는 방법과 컬럼(column) ADC를 사용하는 방법으로 분류된다. 하나의 ADC를 사용하는 방법은 고속으로 동작하는 하나의 ADC를 사용하여 정해진 시간 내에 모든 컬럼의 APS로부터 출력되는 아날로그 신호를 디지털 신호로 변환한다. 따라서 상기 ADC를 위한 칩의 면적은 감소되는 장점이 있으나, 상기 하나의 ADC가 고속으로 동작해야 하므로, 상기 CIS가 소모하는 전력은 큰 단점이 있다.
그러나, 컬럼 ADC를 사용하는 방법은 간단한 구조를 갖는 ADC를 각 컬럼마다 배치하므로, 상기 ADC를 위한 칩의 면적은 증가하는 단점이 있지만 상기 CIS가 소모하는 전력은 작다는 장점이 있다. 컬럼 ADC를 사용하는 경우, 하나의 단위 블록은 램프신호 발생기와 비교기를 구비한다.
따라서 본 발명이 이루고자 하는 기술적인 과제는 적은 전력을 소비하고 높은 슬루우 레이트를 갖는 램프신호 발생회로를 제공하는 것이다.
상기 기술적 과제를 달성하기 위한 램프신호 발생회로는 램프신호를 발생하는 램프신호 발생기, 상기 램프신호 발생기의 출력신호를 수신하여 버퍼링하는 버퍼, 상기 램프신호 발생기의 출력신호와 상기 버퍼의 출력신호를 수신하고 수신된 신호들의 전압을 비교하고 그 비교결과를 출력하는 비교기, 및 상기 비교기의 출력신호에 응답하여 제1전원과 상기 버퍼의 출력단사이를 스위칭하는 스위칭 회로를 구비한다. 상기 버퍼는 제1입력단과 제2입력단과 출력단을 구비하고, 상기 비교기는 제1입력단과 제2입력단과 출력단을 구비하고, 상기 버퍼의 제1입력단은 상기 램프신호 발생기의 출력단과 접속되고, 상기 버퍼의 제2입력단은 상기 버퍼의 출력단에 접속되고, 상기 비교기의 제1입력단은 상기 버퍼의 출력단에 접속되고, 상기 비교기의 제2입력단은 상기 램프신호 발생기의 출력단과 접속되고, 상기 비교기의 출력단은 상기 스위칭 회로의 제어단에 접속된다. 상기 제1전원은 공급전원 또는 접지전원인 것이 바람직하다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 1은 종래의 램프신호 발생회로를 구비하는 CMOS 이미지 세서의 일부분을 나타낸다. 도시된 바와 같이 CMOS 이미지 센서의 일부분(100)은 APS 어레이(110), 비교기 어레이(120) 및 램프신호 발생회로(130)를 구비한다.
APS 어레이(110)는 다수개의 액티브 픽셀들을 구비하고, 비교기 어레이(120)는 APS 어레이(110)의 컬럼 수만큼의 비교기들(120_1 내지 120_m; 여기서 m은 자연수)을 구비한다. 램프신호 발생회로(130)는 램프신호를 발생하여 비교기 어레이(120)를 구성하는 다수개의 비교기들(120_1 내지 120_m)로 인가한다.
따라서 다수개의 비교기들(120_1 내지 120_m)각각은 대응되는 APS로부터 출력된 신호(Vinpm, m은 자연수)와 램프신호를 수신하고, 상호 연관된 이중 샘플링 (correlated double sampling)을 수행하고, 그 결과로서 디지털 신호를 발생한다. 따라서 다수개의 비교기들(120_1 내지 120_m)각각은 아날로그-디지털 변환기의 역할도 수행한다.
또한 CMOS 이미지 센서의 일부분(100)은 디지털 신호를 저장하기 위한 버퍼를 더 구비할 수 있다.
도 2는 픽셀 하나의 신호를 디지털 신호로 변환하는 이미지 센서의 단위 블록도를 나타낸다. 도 1 및 도 2를 참조하면, 이미지 센서의 단위 블록(200)은 단위 APS 픽셀(210), 비교기(220) 및 램프신호 발생회로(130)를 구비한다.
당업계에서 잘 알려진 바와 같이 APS 단위픽셀(210)은 포토 다이오드(PD)와 다수개의 트랜지스터들(Tx, Rx, Dx, 및 Sx) 및 전류원(IN)을 구비한다. 포토 다이오드(PD)는 외부의 빛의 세기에 따라 전압을 발생하고, 전달 트랜지스터(Tx)는 포토 다이오드(PD)에 의하여 발생된 전압을 소스-폴로우(source-follow) 트랜지스터(Dx)의 게이트로 전달하고, 리셋 트랜지스터(Rx)는 소스-폴로우 트랜지스터(Dx)의 게이트로 리셋 전압을 인가하고, 선택 트랜지스터(Sx)는 소스-폴로우 트랜지스터(Dx)에 의하여 발생된 전압을 노드(213)로 인가하고, 전류원(IN)은 노드(213)와 접지전압(또는 접지전원)사이에 접속된다.
램프신호 발생회로(130)는 램프신호 발생기(131) 및 버퍼 증폭기(132)를 구비한다. 램프신호 발생기(131)는 아날로그 램프전압을 발생하고, 버퍼 증폭기(132)는 상기 램프전압을 수신하고, 수신된 램프전압이 모든 비교기로 공급될 수 있도록 의 상기 램프전압의 구동능력을 증가시킨다. 여기서 버퍼 증폭기(132)의 출력노드(133)에 접속되는 비교기들의 수는 VGA 해상도의 경우 대략 640개 정도이고, SXGA 해상도의 경우 대략 1280개 정도이다. 따라서 버퍼 증폭기(132)가 램프신호 발생기(131)의 출력신호(전압)을 구동하는 능력은 매우 커야 한다.
따라서 버퍼 증폭기(132)는 상기 램프전압의 구동능력을 증가시키기 위하여 다른 버퍼 증폭기와 직렬로 접속될 수 있다. 이를 2단 구조의 버퍼 증폭기라 한다. 이 경우 버퍼 증폭기의 이득은 1인 것이 바람직하다.
비교기(220)는 설명의 편의를 위하여 두 개의 인버터들과 다수개의 스위치들 (S1 내지 S4) 및 다수개의 커패시터들(C0, C1 및 C2)을 구비한다. 비교기(220)는 단위 APS 픽셀(210)로부터 출력되는 신호(Vinp)와 램프신호 발생회로(130)로부터 출력되는 신호를 수신하고, 수신된 신호들로부터 상호 연관된 이중 샘플링 (correlated double sampling)을 수행하고, 그 결과로서 디지털 신호(Vout)를 발생한다. 따라서 비교기(220)는 아날로그-디지털 변환기의 역할도 수행한다.
도 3은 도 2에 도시된 이미지 센서의 단위 블록도의 각 노드의 전압 파형을 나타내는 타이밍 도이다. 도 1 내지 도 3을 참조하여 이미지 센서의 단위 블락의 각 노드의 파형을 설명하면 다음과 같다.
여기서 TRS는 리셋 샘플링(reset sampling) 구간은 나타내고, TSS는 신호 샘플링(signal sampling) 구간을 나타낸다.
리셋 샘플링구간(TRS)에서 APS 단위픽셀(210)의 출력전압(Vinp)은 Vreset을 유지하나, 신호 샘플링구간(TSS)에서 APS 단위픽셀(210)의 출력전압(VinP)은 Vsig로 감소한다. 또한, 외부의 빛의 세기가 증가하는 경우 노드(221)의 전압(Va)은 큰 폭으로 감소하므로, 노드(133)의 전압(Vb)은 커패시터(C1)의 커플링에 의하여 큰 폭으로 감소한다.
따라서 버퍼 증폭기(132)의 출력노드(133)는 컬럼의 수만큼의 이미지 센서의 단위 블록들의 모든 비교기(220)에 접속되어 있으므로, 상기 버퍼 증폭기(132)의 출력노드(133)의 커패시턴스는 상기 버퍼 증폭기(132)의 출력노드(133)에 접속되는 모든 비교기(220)를 구성하는 커패시터(C1)의 커패시턴스의 합이다.
따라서 상기 버퍼 증폭기(132)의 출력노드(133)의 전압(Vb)이 원래의 전압으로 돌아오는데 많은 시간(TS)이 필요하다. 상기 시간(TS)은 정착시간(settling time)을 의미한다.
2단 구조의 버퍼 증폭기를 사용하는 경우, 램프신호 발생회로(130)가 램프신호를 구동하는 능력이 증가하므로, 상기 정착시간(TS)은 감소된다. 그러나, 상기 2단 구조의 버퍼 증폭기의 출력노드에 접속되는 커패시턴스(즉, 커패시터(C1)의 커패시턴스×해상도)에 의하여 주파수 응답이 불안정해진다. 또한, 상기 2단 구조의 버퍼 증폭기의 출력노드의 전압이 전원선 잡음(power line noise)에 민감하게 반응하므로, 고 해상도에 사용할 수 있는 램프신호 발생기를 구현하기 어렵다.
램프 신호 발생회로에 하나의 버퍼 증폭기(132)를 사용하는 경우, 상기 주파수 응답의 불안정과 상기 전원선 잡음에 대한 출력전압의 민감성은 적지만, 상기 정착시간(TS)을 줄이기 위해 버퍼 증폭기(132)에 흐르는 전류를 증가시켜야 하므로, 램프신호 발생기(131)가 소비하는 전력은 증가하는 문제점이 있다.
따라서 본 발명은 하나의 버퍼 증폭기를 사용하면서도 정착시간의 증가문제를 해결함과 동시에 램프신호 발생기에서 소비되는 전력을 감소시킬 수 있는 새로운 구조를 갖는 램프신호 발생회로를 제공하는 것이다.
도 4는 본 발명의 일 실시예에 따른 램프 신호 발생회로를 나타낸다. 도 4를 참조하면, 램프 신호 발생회로(400)는 램프신호 발생기(131), 버퍼(132), 비교기(401) 및 스위칭 회로(402)를 구비한다.
램프신호 발생기(131)는 램프신호를 발생한다. 버퍼(132)는 제1입력단(+)과 제2입력단(-)과 출력단을 구비한다. 버퍼(132)의 제1입력단(+)은 램프신호 발생기 (131)의 출력단(402)에 접속되고, 버퍼(132)의 제2입력단(-)은 버퍼(132)의 출력단 (133)에 접속된다.
비교기(401)는 제1입력단(+)과 제2입력단(-)과 출력단을 구비한다. 비교기(401)의 제1입력단(+)은 버퍼(132)의 출력단(133)에 접속되고, 비교기(401)의 제2입력단(-)은 램프신호 발생기(131)의 출력단(402)에 접속되고, 비교기(401)의 출력단은 스위칭 회로(402)의 제어단에 접속된다.
스위칭 회로(402)는 공급전원(VDD)과 버퍼(132)의 출력단(133)사이에 접속되고, 비교기(401)의 출력전압(Vg)에 응답하여 스위칭된다. 스위칭 회로(402)는 PMOS트랜지스터로 구현될 수 있고, 상기 PMOS트랜지스터는 게이트로 입력되는 제어전압 (Vg)에 응답하여 공급전원(VDD)으로부터 발생된 전류를 버퍼(132)의 출력단(133)으로 공급한다.
도 5는 도 4에 도시된 램프 신호 발생회로의 각 노도의 전압 파형을 나타내는 타이밍 도이다. 도 2, 도 4 및 도 5를 참조하여 램프 신호 발생회로의 동작을 설명하면 다음과 같다.
여기서 TRS는 리셋 샘플링(reset sampling) 구간은 나타내고, TSS는 신호 샘플링(signal sampling) 구간을 나타낸다.
신호 샘플링구간(TSS)에서 외부의 빛의 세기가 증가하는 경우, APS 단위픽셀(210)의 출력전압(VinP)은 큰 폭으로 감소한다. 따라서 노드(221)의 전압(Va)은 큰 폭으로 감소하므로, 노드(133)의 전압(Vb)도 커패시터(C1)의 커플링에 의하여 큰 폭으로 감소한다.
그러나 램프신호 발생기(131)의 출력단(402)의 전압(Vr)은 일정하게 유지된다. 따라서 비교기(401)의 (+)입력단의 전압(Vb)은 (-)입력단(402)의 전압(Vr)보다 낮아지므로, 비교기(401)의 출력전압(Vg)은 0V가 된다. 따라서 PMOS트랜지스터 (402)는 턴-온되므로, 비교기(401)의 (+)입력단의 전압(Vb)은 공급전원(VDD)의 전압레벨로 상승한다.
(+)입력단의 전압(Vb)이 상승하여 비교기(401)의 두 입력단의 차이(Vr-Vb)가 비교기(401)의 오프셋 전압보다 작아지면, 비교기(401)의 출력전압(Vg)은 공급전원 (VDD)의 전압레벨로 상승한다. 따라서 PMOS트랜지스터(402)는 턴-오프되고, 버퍼 (132)의 출력전압(Vb)은 버퍼(132)에 의하여 램프신호 발생기(131)의 출력전압(Vr)을 따라 증가한다.
여기서 오프셋 전압은 비교기(401) 내부의 정합 트랜지스터들(matching transistors)간의 크기-부정합(size-mismatching)을 유발시켜 발생시킨 것이다. 따라서 버퍼(132)의 출력전압(Vb)이 램프신호 발생기(131)의 출력전압(Vr)에 근접하거나, 버퍼(132)가 램프신호 발생기(131)의 출력전압(Vr)을 정상적으로 버퍼링하는 동안, 상기 오프셋 전압은 비교기(401)의 출력전압(Vg)을 공급전원(VDD)의 전압레벨로 유지시킬 수 있으므로, 스위칭 회로(402)는 오프된다.
따라서 본 발명에 따른 램프신호 발생회로는 하나의 버퍼(132)를 사용하는 경우라도 버퍼(132)의 출력전압(Vb)의 정착시간(Ts)이 감소하는 이점이 있다. 또한 본 발명에 따른 램프신호 발생회로는 큰 슬루우 레이트가 필요한 경우에만 스위칭 회로(402)를 통하여 출력단(133)으로 전류를 공급하므로, 램프신호 발생회로에서 소비되는 전력을 감소시킬 수 있는 이점이 있다.
도 6은 본 발명의 다른 실시예에 따른 램프 신호 발생기의 회로도를 나타낸다. 도 6에 도시된 램프 신호 발생회로(400)는 네가티브 슬루우 레이트(negative slew-rate)를 개선하기 위한 회로이다. 램프 신호 발생회로는 램프신호 발생기 (131), 버퍼(132), 비교기(501) 및 스위칭 회로(502)를 구비한다.
램프신호 발생기(131)는 램프신호를 발생한다. 버퍼(132)는 제1입력단(+)과 제2입력단(-)과 출력단을 구비한다. 버퍼(132)의 제1입력단(+)은 램프신호 발생기 (131)의 출력단에 접속되고, 버퍼(132)의 제2입력단(-)은 버퍼(132)의 출력단(133)에 접속된다.
비교기(501)는 제1입력단(+)과 제2입력단(-)과 출력단을 구비한다. 비교기 (501)의 제1입력단(+)은 버퍼(132)의 출력단(133)에 접속되고, 비교기(501)의 제2입력단(-)은 램프신호 발생기(131)의 출력단에 접속되고, 비교기(501)의 출력단은 스위칭 회로(502)의 제어단에 접속된다.
스위칭 회로(502)는 접지전원(VSS)과 버퍼(132)의 출력단(133)사이에 접속되고, 비교기(501)의 출력전압(Vg)에 응답하여 스위칭된다.
스위칭 회로(502)는 NMOS트랜지스터로 구현될 수 있고, 상기 NMOS트랜지스터는 게이트로 입력되는 제어전압(Vg)에 응답하여 버퍼(132)의 출력단(133)을 접지전원(VSS)과 접속한다.
도 7은 본 발명의 또 다른 실시예에 따른 램프 신호 발생기의 회로도를 나타낸다. 도 7에 도시된 램프 신호 발생회로는 포지티브와 네가티브 슬루우 레이트(positive and negative slew-rate)를 개선하기 위한 회로이다.
램프 신호 발생회로는 램프신호 발생기(131), 버퍼(132), 제1비교기(401), 제2비교기(501), 제1스위칭 회로(402) 및 제2스위칭 회로(502)를 구비한다.
램프신호 발생기(131)는 램프신호를 발생한다. 버퍼(132)는 제1입력단(+)과 제2입력단(-)과 출력단을 구비한다. 버퍼(132)의 제1입력단(+)은 램프신호 발생기 (131)의 출력단(402)에 접속되고, 버퍼(132)의 제2입력단(-)은 버퍼(132)의 출력단 (133)에 접속된다.
제1비교기(401)는 제1입력단(+)과 제2입력단(-)과 출력단을 구비한다. 제1비교기(401)의 제1입력단(+)은 버퍼(132)의 출력단(133)에 접속되고, 제1비교기(401)의 제2입력단(-)은 램프신호 발생기(131)의 출력단(402)에 접속되고, 제1비교기 (401)의 출력단은 제1스위칭 회로(402)의 제어단에 접속된다.
제1스위칭 회로(402)는 공급전원(VDD)과 버퍼(132)의 출력단(133)사이에 접속되고, 제1비교기(401)의 출력전압(Vg)에 응답하여 스위칭된다. 제1스위칭 회로 (402)는 PMOS트랜지스터로 구현될 수 있고, 상기 PMOS트랜지스터는 게이트로 입력되는 제어전압(Vg)에 응답하여 공급전원(VDD)으로부터 발생된 전류를 버퍼(132)의 출력단(133)으로 공급한다.
제2비교기(501)는 제1입력단(+)과 제2입력단(-)과 출력단을 구비한다. 제2비교기(501)의 제1입력단(+)은 버퍼(132)의 출력단(133)에 접속되고, 제2비교기(501)의 제2입력단(-)은 램프신호 발생기(131)의 출력단에 접속되고, 제2비교기(501)의 출력단은 제2스위칭 회로(502)의 제어단에 접속된다.
제2스위칭 회로(502)는 접지전원(VSS)과 버퍼(132)의 출력단(133)사이에 접속되고, 제2비교기(501)의 출력전압(Vg)에 응답하여 스위칭된다.
제2스위칭 회로(502)는 NMOS트랜지스터로 구현될 수 있고, 상기 NMOS트랜지스터는 게이트로 입력되는 제어전압(Vg)에 응답하여 버퍼(132)의 출력단(133)을 접지전원(VSS)과 접속한다.
본 발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따른 램프신호 발생회로는 하나의 버퍼를 사용하는 경우라도 상기 버퍼의 출력전압(Vb)의 정착시간(Ts)이 감소하는 이점이 있다.
또한, 본 발명에 따른 램프신호 발생회로는 큰 슬루우 레이트가 필요한 경우에만 스위칭 회로를 통하여 버퍼의 출력단으로 전류를 공급하므로, 램프신호 발생회로에서 소비되는 전력을 감소시킬 수 있는 이점이 있다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 상세한 설명이 제공된다.
도 1은 종래의 램프신호 발생회로를 구비하는 CMOS 이미지 세서의 일부분을 나타낸다.
도 2는 픽셀 하나의 신호를 디지털 신호로 변환하는 이미지 센서의 단위 블록도를 나타낸다.
도 3은 도 2에 도시된 단위 블록도의 각 노드의 전압 파형을 나타내는 타이밍 도이다.
도 4는 본 발명의 일 실시예에 따른 램프 신호 발생회로를 나타낸다.
도 5는 도 4에 도시된 램프 신호 발생회로의 각 노도의 전압 파형을 나타내는 타이밍 도이다.
도 6은 본 발명의 다른 실시예에 따른 램프 신호 발생회로도를 나타낸다.
도 7은 본 발명의 또 다른 실시예에 따른 램프 신호 발생회로도를 나타낸다.

Claims (11)

  1. 램프신호 발생회로에 있어서,
    램프신호를 발생하는 램프신호 발생기;
    상기 램프신호 발생기의 출력신호를 수신하여 버퍼링하는 버퍼;
    상기 램프신호 발생기의 출력신호와 상기 버퍼의 출력신호를 수신하고, 수신된 신호들의 전압을 비교하고, 그 비교결과를 출력하는 제1비교기; 및
    상기 제1비교기의 출력신호에 응답하여 제1전원과 상기 버퍼의 출력단사이를 스위칭하는 제1스위칭 회로를 구비하는 것을 특징으로 하는 램프신호 발생회로.
  2. 제1항에 있어서,
    상기 버퍼는 제1입력단과 제2입력단과 출력단을 구비하고,
    상기 제1비교기는 제1입력단과 제2입력단과 출력단을 구비하고,
    상기 버퍼의 제1입력단은 상기 램프신호 발생기의 출력단과 접속되고, 상기 버퍼의 제2입력단은 상기 버퍼의 출력단에 접속되고,
    상기 제1비교기의 제1입력단은 상기 버퍼의 출력단에 접속되고, 상기 제1비교기의 제2입력단은 상기 램프신호 발생기의 출력단과 접속되고, 상기 제1비교기의 출력단은 상기 제1스위칭 회로의 제어단에 접속되는 것을 특징으로 하는 램프신호 발생회로.
  3. 제1항에 있어서, 상기 제1전원은 공급전원 또는 접지전원인 것을 특징으로 하는 램프신호 발생회로.
  4. 제1항에 있어서, 상기 제1스위칭 회로는 PMOS트랜지스터 또는 NMOS트랜지스터인 것을 특징으로 하는 램프신호 발생회로.
  5. 제1항에 있어서, 상기 제1비교기는 소정의 입력 오프셋 전압을 갖는 것을 특징으로 하는 램프신호 발생회로.
  6. 제1항에 있어서, 상기 램프신호 발생회로는,
    상기 램프신호 발생기의 출력신호와 상기 버퍼의 출력신호를 수신하고, 수신된 신호들의 전압을 비교하고, 그 비교결과를 출력하는 제2비교기; 및
    상기 제2비교기의 출력신호에 응답하여 제2전원과 상기 버퍼의 출력단사이를 스위칭하는 제2스위칭 회로를 더 구비하는 것을 특징으로 하는 램프신호 발생회로.
  7. 제6항에 있어서, 상기 제2비교기는 소정의 입력 오프셋 전압을 갖는 것을 특징으로 하는 램프신호 발생회로.
  8. 제2항에 있어서, 상기 램프신호 발생회로는,
    상기 램프신호 발생기의 출력신호와 상기 버퍼의 출력신호를 수신하고, 수신된 신호들의 전압을 비교하고, 그 비교결과를 출력하는 제2비교기; 및
    상기 제2비교기의 출력신호에 응답하여 제2전원과 상기 버퍼의 출력단사이를 스위칭하는 제2스위칭 회로를 더 구비하는 것을 특징으로 하는 램프신호 발생회로.
  9. 제8항에 있어서,
    상기 제2비교기는 제1입력단과 제2입력단과 출력단을 구비하고,
    상기 제2비교기의 제1입력단은 상기 버퍼의 출력단에 접속되고, 상기 제2비교기의 제2입력단은 상기 램프신호 발생기의 출력단과 접속되고, 상기 제2비교기의 출력단은 상기 제2스위칭 회로의 제어단에 접속되는 것을 특징으로 하는 램프신호 발생회로.
  10. 제6항에 있어서, 상기 제1전원은 공급전원이고 상기 제2전원은 접지전원인 것을 특징으로 하는 램프신호 발생회로.
  11. 제6항에 있어서, 상기 제1스위칭 회로는 PMOS트랜지스터이고 상기 제2스위칭 회로는 NMOS 트랜지스터인 것을 특징으로 하는 램프신호 발생회로.
KR1020040006121A 2004-01-30 2004-01-30 램프신호 발생회로 KR100843194B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020040006121A KR100843194B1 (ko) 2004-01-30 2004-01-30 램프신호 발생회로
US11/045,043 US7116138B2 (en) 2004-01-30 2005-01-31 Ramp signal generation circuit
JP2005023807A JP4555103B2 (ja) 2004-01-30 2005-01-31 ランプ信号発生回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040006121A KR100843194B1 (ko) 2004-01-30 2004-01-30 램프신호 발생회로

Publications (2)

Publication Number Publication Date
KR20050078024A true KR20050078024A (ko) 2005-08-04
KR100843194B1 KR100843194B1 (ko) 2008-07-02

Family

ID=34806049

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040006121A KR100843194B1 (ko) 2004-01-30 2004-01-30 램프신호 발생회로

Country Status (3)

Country Link
US (1) US7116138B2 (ko)
JP (1) JP4555103B2 (ko)
KR (1) KR100843194B1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006014316A (ja) * 2004-06-22 2006-01-12 Samsung Electronics Co Ltd サブサンプリングされたアナログ信号を平均化する改善された固体撮像素子及びその駆動方法
JP4524652B2 (ja) * 2005-07-06 2010-08-18 ソニー株式会社 Ａｄ変換装置並びに半導体装置
US7969493B2 (en) * 2006-03-20 2011-06-28 Intellectual Ventures Fund 27 Llc Matching free dynamic digital pixel sensor
EP1956715A1 (en) * 2007-02-08 2008-08-13 STMicroelectronics (Research & Development) Limited Analogue to digital converter
FR2943199B1 (fr) * 2009-03-13 2012-12-28 E2V Semiconductors Procede de lecture de signal de capteur d'image et capteur d'image.
JP5417055B2 (ja) * 2009-06-15 2014-02-12 シャープ株式会社 Ａ／ｄ変換器、固体撮像装置、及び電子情報機器
JP5449290B2 (ja) * 2011-10-07 2014-03-19 キヤノン株式会社 ランプ信号出力回路、アナログデジタル変換回路、撮像装置、ランプ信号出力回路の駆動方法
KR101391120B1 (ko) 2012-03-29 2014-05-07 주식회사 동부하이텍 스텝 램프 신호 발생기와 이를 이용한 이미지 센서
KR101949980B1 (ko) * 2012-04-03 2019-02-19 에스케이하이닉스 주식회사 이미지 센싱 장치
WO2015079597A1 (ja) 2013-11-29 2015-06-04 パナソニックＩｐマネジメント株式会社 固体撮像装置及び撮像装置
KR102210539B1 (ko) 2013-12-26 2021-02-01 삼성전자주식회사 상관 이중 샘플링 회로, 이를 포함하는 아날로그-디지털 컨버터, 및 이미지 센서
KR20160121189A (ko) 2015-04-10 2016-10-19 삼성전자주식회사 아날로그-디지털 변환기의 선형성을 향상시키는 이미지 센서 및 이를 포함하는 이미지 처리 시스템
US10334193B2 (en) 2016-02-11 2019-06-25 Samsung Electronics Co., Ltd. Read-out circuits of image sensors and image sensors including the same
US9848140B2 (en) * 2016-03-31 2017-12-19 Omnivision Technologies, Inc. Horizontal banding reduction with ramp generator isolation in an image sensor

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5502410A (en) * 1994-03-14 1996-03-26 Motorola, Inc. Circuit for providing a voltage ramp signal
JP3461115B2 (ja) * 1998-04-28 2003-10-27 三洋電機株式会社 ランプ波制御回路
DE69808950T2 (de) * 1998-12-29 2003-12-24 St Microelectronics Srl Mindestens eine spannungslineare Rampe mit geringer Steigung erzeugende integrierte Schaltung
DE19959539A1 (de) 1999-12-09 2001-06-13 Thomson Brandt Gmbh Bildaufnehmer
EP1143617B1 (en) * 2000-03-31 2008-06-04 STMicroelectronics S.r.l. Integrated generator of a slow voltage ramp
KR100399970B1 (ko) * 2001-12-18 2003-09-29 주식회사 하이닉스반도체 램프신호 생성장치
KR100477158B1 (ko) * 2001-12-18 2005-03-17 매그나칩 반도체 유한회사 디지털-아날로그 변환기를 구비한 씨모스 이미지 센서
US20030202111A1 (en) * 2002-04-30 2003-10-30 Jaejin Park Apparatus and methods for dark level compensation in image sensors using dark pixel sensor metrics
KR100833177B1 (ko) * 2002-05-14 2008-05-28 삼성전자주식회사 자동적으로 오프 셋을 조정할 수 있는 신호변환회로 및 그방법

Also Published As

Publication number Publication date
US7116138B2 (en) 2006-10-03
JP4555103B2 (ja) 2010-09-29
JP2005218117A (ja) 2005-08-11
KR100843194B1 (ko) 2008-07-02
US20050168251A1 (en) 2005-08-04

Similar Documents

Publication Publication Date Title
JP4555103B2 (ja) ランプ信号発生回路
US7492401B2 (en) Correlated-double-sampling (CDS) with amplification in image sensing device
US7230558B2 (en) Column analog-to-digital conversion apparatus and method supporting a high frame rate in a sub-sampling mode
US7715661B2 (en) Solid-state image pickup device, method of driving solid-state image pickup device and imaging apparatus
JP4683436B2 (ja) 光検出装置
KR100671693B1 (ko) 아날로그 상호 연관된 이중 샘플링 기능을 수행하는ｃｍｏｓ 이미지센서
KR100718646B1 (ko) 아날로그-디지털 변환기 및 이를 포함하는 씨모스 이미지센서, 그리고 씨모스 이미지 센서의 동작 방법
US7746521B2 (en) Analog-to-digital conversion in CMOS image sensor
US9635298B2 (en) Comparator circuit, imaging apparatus using the same, and method of controlling comparator circuit
KR101566003B1 (ko) 아날로그-디지털 변환 방법, 아날로그-디지털 변환기, 및 이를 포함하는 이미지 센서
US7919993B2 (en) Correlated double sampling circuit
KR20070060437A (ko) 공급 전원 및 스위칭 노이즈를 제거할 수 있는 이미지센서의 기준 전압 발생기, 칼럼 아날로그-디지털 변환장치, 이미지 센서, 및 칼럼 아날로그-디지털 변환방법
US7535398B2 (en) Correlated double-sampling circuit and cyclic analog-to-digital converter including the same
KR19990084630A (ko) 씨모스 이미지 센서 및 그 구동 방법
US11323639B2 (en) Image sensor and operation method thereof
US20200099879A1 (en) Analog-to-digital conversion (adc) circuit and cmos image sensor including the same
US9848154B2 (en) Comparator with correlated double sampling scheme and operating method thereof
US11516421B2 (en) Solid-state imaging device
US7864229B2 (en) Analog to digital converting device and image pickup device for canceling noise, and signal processing method thereof
US11528441B2 (en) Solid-state imaging device, AD-converter circuit and current compensation circuit
KR20070016382A (ko) 상관 이중 샘플링 회로 및 이를 구비한 시모스 이미지 센서
US20090283663A1 (en) Solid-state imaging device and driving method thereof
KR101471467B1 (ko) 노이즈를 제거할 수 있는 아날로그 디지털 변환 장치,이미지 촬상 장치, 및 이미지 촬상 장치의 신호 처리 방법
KR100532504B1 (ko) 샘플링 커패시터의 수가 감소된 상호연관 이중 샘플링회로 및 이를 구비하는 ｃｍｏｓ 이미지 센서
US20230217125A1 (en) Image sensor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120531

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee