KR101391120B1 - 스텝 램프 신호 발생기와 이를 이용한 이미지 센서 - Google Patents

스텝 램프 신호 발생기와 이를 이용한 이미지 센서 Download PDF

Info

Publication number
KR101391120B1
KR101391120B1 KR1020120032370A KR20120032370A KR101391120B1 KR 101391120 B1 KR101391120 B1 KR 101391120B1 KR 1020120032370 A KR1020120032370 A KR 1020120032370A KR 20120032370 A KR20120032370 A KR 20120032370A KR 101391120 B1 KR101391120 B1 KR 101391120B1
Authority
KR
South Korea
Prior art keywords
signal
ramp signal
matching
final value
step ramp
Prior art date
Application number
KR1020120032370A
Other languages
English (en)
Other versions
KR20130110409A (ko
Inventor
남정권
오학수
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020120032370A priority Critical patent/KR101391120B1/ko
Priority to US13/768,236 priority patent/US9036041B2/en
Publication of KR20130110409A publication Critical patent/KR20130110409A/ko
Application granted granted Critical
Publication of KR101391120B1 publication Critical patent/KR101391120B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K4/00—Generating pulses having essentially a finite slope or stepped portions
    • H03K4/02—Generating pulses having essentially a finite slope or stepped portions having stepped portions, e.g. staircase waveform
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

본 발명은 n 비트로 이루어진 디지털 신호를 출력하며, 상기 n 비트의 디지털 신호 중 최대 값에 해당되는 제 1 신호를 출력하며, 상기 제 1 신호를 발생시킨 후 상기 n비트의 디지털 신호를 "0"부터 순차적으로 발생시켜 출력하는 카운터와, 카운터의 출력 값에 의거하여 서로 다른 전류를 발생시키는 전류 미러와, k개의 매칭 저항이 서로 직렬로 연결되며, 전류 미러에서 발생되는 전류가 인가됨에 따라 상위 비트 구간 및 하위 비트 구간에 해당되는 k개의 제 1 및 제 2 스텝 램프 신호를 발생시키는 램프 신호 발생부를 포함하는 스텝 램프 신호 발생기를 제공한다. 여기에서, k개의 매칭 저항 각각은, 상기 제 1 신호에 따라 상기 상위 비트 구간에 해당되는 제 1 스텝 램프 신호를 발생시키며, 상기 순차적으로 발생되는 디지털 신호에 따라 상기 하위 비트 구간에 따른 제 2 스텝 램프 신호를 발생시키되, 첫 번째 매칭 저항의 제 1 및 제 2 스텝 램프 신호의 최종 값이 두 번째 매칭 저항의 시작 값으로 설정되는 것을 특징으로 한다.

Description

스텝 램프 신호 발생기와 이를 이용한 이미지 센서{STEP RAMP SIGNAL GENERATOR AND IMAGE SENSOR USING THE SAME}
본 발명은 램프 신호 발생기에 관한 것으로, 더욱 상세하게는 스텝의 램프 신호를 생성할 때 각 매칭 저항에 걸리는 전압을 홀드하여 다음 매칭 저항에 인가하고, 홀드된 최종값을 초기 값으로 하여 두 번째 스텝의 램프 신호를 생성함으로써, 각 스텝간의 불일치에 의한 미싱 코드(missing code)를 방지할 수 있는 스텝 램프 신호 발생기와 이를 이용한 이미지 센서에 관한 것이다.
이미지 센서에서 빛의 신호를 전기적 신호로 변환하는 출력 신호는 아날로그 형태의 신호이다. LDC 모니터 등의 디스플레이 장치에 소정의 영상 신호를 출력하기 위한 여러 단계의 영상 처리를 위해서는 아날로그 신호를 디지털 형태의 신호로 변환할 필요가 있다. 이 경우에, 아날로그 디지털 변환기(Analog Digital Converter, 이하 "ADC'라고 함)가 필요하다.
한편, ADC의 출력 진수의 비트 수가 많을수록 ADC의 분해능이 높다고 말하며, 입력 아날로그 신호의 레벨이 더 세분화되어 디지털 신호 표현된다.
종래 기술에 따라, 아날로그 디지털 변환기로 이용되고 있는 것에는 병렬 비교 ADC, 적분형 ADC, 계단형 ADC, 추적형 ADC 등이 있다.
일반적으로 적분형 아날로그 디지털 변환기는 아닐로그 신호를 정밀하게 디지털 신호로 변환하는데 적합한 것으로서, 적분기, 비교기, 그리고 카운터로 구성된다. 원리적으로, 입력되는 아날로그 신호의 전압에 비례하는 시간 동안 클럭 펄스를 카운트하여 그 카운터 수를 디지털 신호로 출력한다. 여기서, 아날로그 신호의 입력 전압에 비례하는 시간을 얻는데 적분기를 사용한다. 즉, 기준 전압과 램프 전압 발생기로부터 출력된 램프 전압이 비교기에 입력되고, 카운터는 램프 전압이 기준 전압을 넘는 순간 카운트 수를 래치하여 디지털 값으로 출력한다.
램프 전압 발생기로서 이용되는 것에 용량기(capacitor)와 저항기(resister)로 구성되는 단일 슬로프 적분기가 있다.
도 1은 종래 기술에 따른 단일 슬로프 적분기를 포함하는 아날로그 디지털 변환기의 출력을 도시한 그래프이다.
도 1을 참조하면, 세로축은 아날로그 디지털 변환기의 출력을 나타내고, 가로축은 아날로그 디지털 변환기에 입력되는 전압을 나타낸다. 도 4는 램프 전압에 따라 달라지는 10비트 아날로그 디지털 변환기의 출력을 도시한 도면이다.
이와 같은 단일 슬로프 아날로그 디지털 변환기는 픽셀 수가 적을 경우 처리하는데 문제점이 없었으나, 픽셀 수가 증가함에 따라 아날로그 디지털 변환기의 처리 속도의 향상이 요구되고 있다. 따라서, 최근에는 단일 슬로프 아날로그 디지털 변환기에서 투 스텝 슬로프 아날로그 디지털 변환기가 개발되고 있으며, 이러한 투 스텝 슬로프 아날로그 디지털 변환기를 이용하여 아날로그 신호를 디지털 신호로 변환하기 위해서는 투 스텝 램프 신호 발생기가 필요하다.
도 2는 일반적인 투 스텝 슬로프를 갖는 램프 신호를 파형을 도시한 도면으로서, 첫 번째 램프 신호의 최대 값과 두 번째 램프 신호의 초기 값이 달라지는 경우가 종종 발생되는데, 이런 경우 아날로그 디지털 변환기에서 디지털 신호를 생성할 때 디지털 신호에 대응되는 코드 오류, 즉 미싱 코드(missing code)가 발생되는 문제점이 있다.
상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 본 발명의 목적은 이전 단계 스텝 램프 신호의 최종값이 다음 단계 스텝 램프 신호의 초기값으로 설정되도록 함으로써, 각 스텝간의 불일치에 의한 미싱 코드를 방지할 수 있는 스텝 램프 신호 발생기를 제공하는데 있다.
첫 번째 스텝의 램프 신호를 생성할 때 각 매칭 저항에 걸리는 전압을 홀드하여 다음 매칭 저항에 인가하고, 홀드된 전압의 최대 값을 초기 값으로 하여 두 번째 스텝의 램프 신호를 생성함으로써, 각 스텝간의 불일치에 의한 미싱 코드(missing code)를 방지할 수 있는 스텝 램프 신호 발생기를 제공하는데 있다.
또한, 본 발명은 첫 번째 스텝의 램프 신호를 생성할 때 각 매칭 저항에 걸리는 전압을 홀드하여 다음 매칭 저항에 인가하고, 홀드된 전압의 최대 값을 초기 값으로 하여 두 번째 스텝의 램프 신호를 생성하는 스텝 램프 신호 발생기를 이용한 이미지 센서를 제공하는데 있다.
본 발명의 목적은 이상에서 언급한 목적으로 제한되지 않으며, 언급되지 않은 또 다른 목적들은 아래의 기재로부터 본 발명이 속하는 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 발명의 일 측면에 따르면, 본 발명의 실시 예에 따른 스텝 램프 신호 발생기는 이전 단계 스텝 램프 신호의 최종값이 다음 단계 스텝 램프 신호의 초기값으로 입력하는 방식을 특징으로 하는 램프 신호 발생부를 포함할 수 있다.
본 발명의 실시 예에 따른 상기 램프 신호 발생부는, 다수의 매칭 저항으로 구성되며, 이전 매칭 저항에 걸리는 최종값을 다음 매칭 저항에 인가하기 위해 상기 최종값을 저장하기 위한 다수의 홀드부를 더 포함하며, 상기 홀드부 각각은, 상기 매칭 저항 사이에 설치되는 것을 특징으로 한다.
본 발명의 실시 예에 따른 스텝 램프 신호 발생기에서 상기 홀드부는 상기 이전 매칭 저항에 걸리는 최종값이 저장되는 정전 용량부와, 상기 이전 매칭 저항에 걸리는 최종값이 상기 정전 용량부에 저장되도록 스위칭 동작을 수행하는 스위칭부와, 상기 정전 용량부에 저장된 최종값을 다음 매칭 저항에 인가시키는 비교기로 구성되는 것을 특징으로 한다.
본 발명의 실시 예에 따른 스텝 램프 신호 발생기는 제 1 스텝 램프 신호를 생성하기 위한 제 1 신호와 제 2 스텝 램프 신호를 생성하기 위해 제 2 신호를 생성하는 카운터를 더 포함하는 것을 특징으로 한다.
본 발명의 실시 예에 따른 스텝 램프 신호 발생기는 상기 제 1 신호 및 제 2 신호에 응답하여 상기 램프 신호 발생부의 각 매칭 저항에 동일한 전류를 공급하기 위한 전류 미러를 더 포함하는 것을 특징으로 한다.
본 발명의 다른 관점에 따르면, 본 발명의 실시 예에 따른 시모스 이미지 센서는 빛을 감지하여 영상 신호를 생성하는 액티브 픽셀 센서 어레이와, K개의 제 1 및 제 2 스텝 램프 신호를 생성하되, j-1(j>1 자연수) 번째 제 1 스텝 램프 신호의 최종값이 j(j>1 자연수)번째 제 2 스텝 램프 신호의 초기 값으로 입력되는 상기 K개의 제 1 및 제 2 스텝 램프 신호를 생성하는 램프 신호 발생기와, 상기 램프 신호를 이용하여 상기 영상 신호를 상호 연관 이중 샘플링하여 디지털 신호로 변환하는 ADC를 포함할 수 있다.
본 발명의 실시 예에 따른 시모스 이미지 센서에서 상기 램프 신호 발생기는, 상기 제 1 스텝 램프 신호를 생성하기 위한 제 1 신호를 생성하며, 상기 제 2 스텝 램프 신호를 생성하기 위한 제 2 신호를 생성하는 카운터와, 다수의 매칭 저항으로 구성되며, 상기 제 1 신호에 응답하여 이전 매칭 저항에 걸리는 최종값을 저장한 후 이를 다음 매칭 저항에 인가함과 더불어 상기 다수의 매칭 저항 각각에서 상기 제 1 스텝 램프 신호를 생성하며, 상기 제 2 신호에 응답하여 상기 저장된 최종값을 상기 제 2 스텝 램프 신호의 초기 값으로 입력시키는 램프 신호 발생부를 구비하는 것을 특징으로 한다.
본 발명의 실시 예에 따른 시모스 이미지 센서에서 상기 램프 신호 발생부는, 상기 제 1 신호에 응답하여 이전 매칭 저항에 걸리는 최종값을 저장하기 위한 다수의 홀드부를 더 포함하며, 상기 홀드부 각각은, 매칭 저항 사이에 각각 설치되는 것을 특징으로 한다.
본 발명의 실시 예에 따른 시모스 이미지 센서에서 상기 홀드부는, 상기 이전 매칭 저항에 걸리는 최종값이 저장되는 정전 용량부와, 상기 이전 매칭 저항에 걸리는 최종값이 상기 정전 용량부에 저장되도록 스위칭 동작을 수행하는 스위칭부와, 상기 정전 용량부에 저장된 최종값을 다음 매칭 저항에 인가시키는 비교기로 구성되는 것을 특징으로 한다.
본 발명의 실시 예에 따른 시모스 이미지 센서에서 상기 램프 신호 발생부는, 4개의 매칭 저항으로 구성되며, 상기 카운터는, 8비트 전류 카운터인 것을 특징으로 한다.
본 발명의 실시 예에 따른 시모스 이미지 센서에서 상기 램프 신호 발생기는, 상기 제 1 신호 및 제 2 신호에 응답하여 상기 램프 신호 발생부의 각 매칭 저항에 동일한 전류를 공급하기 위한 전류 미러를 더 포함하는 것을 특징으로 한다.
본 발명은 첫 번째 스텝의 램프 신호를 생성할 때 각 매칭 저항에 걸리는 전압을 홀드하여 다음 매칭 저항에 인가하고, 홀드된 전압의 최대 값을 초기 값으로 하여 두 번째 스텝의 램프 신호를 생성함으로써, 각 스텝간의 불일치에 의한 미싱 코드(missing code)를 방지할 수 있는 효과가 있다.
도 1은 종래 기술에 따른 단일 슬로프 적분기를 포함하는 아날로그 디지털 변환기의 출력을 도시한 그래프,
도 2는 종래의 투 스텝 슬로프형 램프 신호 발생기의 문제점을 설명하기 위한 도면,
도 3은 본 발명의 실시 예에 따른 투 스텝 슬로프형 램프 신호 발생기의 내부 구조를 도시한 회로도,
도 4는 본 발명의 실시 예에 따른 두 가지 스텝의 램프 신호 파형을 도시한 도면,
도 5는 본 발명의 실시 예에 따른 투 스텝 슬로프형 램프 신호 발생기를 이용한 시모스 이미지 센서를 도시한 도면이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
본 발명의 핵심 기술 요지는 이전 스텝 램프 신호의 최종값이 다음 단계 스텝 램프 신호의 초기 값으로 입력되는 멀티 스텝 슬로프를 갖는 램프 신호를 생성할 수 있는 램프 신호 발생기와 이를 이용한 시모스 이미지 센서에 관한 것이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예에 따른 멀티 스텝 슬로프를 갖는 램프 신호 중 투 스텝 램프 신호를 발생할 수 있는 램프 신호 발생기와 이를 이용한 시모스 투 스텝 슬로프를 갖는 램프 신호 발생기 및 이를 이용한 시모스 이미지 센서에 대해 설명한다.
도 3은 본 발명의 실시 예에 따른 투 스텝 슬로프를 갖는 램프 신호 발생기의 내부 구성을 도시한 회로도로서, 카운터(110), 전류 미러(120), 램프 신호 발생부(200) 등을 포함할 수 있다.
본 발명의 실시 예에 따른 램프 신호 발생기(100)는 이전 단계 스텝 램프 신호의 최종 값, 예컨대 최대 전압 값이 다음 단계 스텝 램프 신호의 초기값으로 입력하는 방식으로 적어도 둘 이상의 램프 신호를 발생시킬 수 있다.
또한, 램프 신호 발생기(100)는 K개의 제 1 및 제 2 스텝 램프 신호를 생성할 수 있는데, 이때 j-1(j>1 자연수) 번째 제 1 스텝 램프 신호의 최종값이 j(j>1 자연수)번째 제 2 스텝 램프 신호의 초기 값으로 입력되는 K개의 제 1 및 제 2 스텝 램프 신호를 생성할 수 있다. 예를 들어, 첫 번째 제 1 스텝 램프 신호의 최종값(최대 전압 값)이 두 번째 제 2 스텝 램프 신호의 초기 값으로 입력되는 투 스탭 슬로프를 갖는 램프 신호를 발생시킬 수 있다.
이를 위하여 먼저, 카운터(110)는 아날로그 신호를 디지털 신호로 변환하기 위해 필요한 투 스텝 램프 신호를 생성하기 위해 디지털 신호를 제공하는 수단으로서, 제 1 스텝 램프 신호의 생성을 위한 제 1 신호 및 제 2 스텝 램프 신호의 생성을 위한 2n개의 신호를 생성할 수 있다.
즉, 본 발명의 실시 예에 따른 카운터(110)는 n 비트 전류 카운터로서, 램프 신호 중 제 1 스텝 램프 신호를 설정하기 위해 최대 값을 갖는 비트 조합(제 1 신호)을 전류 미러(120)를 통해 램프 신호 발생부(200)에 출력할 수 있다. 예를 들어, 카운터(110)가 8비트 카운터인 경우 "1111111"의 비트열을 전류 미러(120)에 출력할 수 있다.
또한, 카운터(110)는 제 1 스텝 램프 신호가 설정된 후 제 1 스텝 램프 신호의 최종값을 초기 값으로 한 슬로프형 제 2 스텝 램프 신호의 생성을 위해 2n개의 신호를 출력할 수 있다. 여기에서, 제 1 스텝 램프 신호는 상위 비트 구간(MSB)에 해당되는 램프 슬로프를 의미하며, 제 2 스텝 램프 신호는 하위 비트 구간(LSB)에 해당되는 램프 슬로프를 의미한다.
램프 신호 발생부(200)는 K개의 매칭 저항, 예컨대 4개의 매칭 저항(R1, R2, R3, R4)으로 구성되며, 매칭 저항(R1, R2, R3, R4) 중 첫 번째 매칭 저항(R1)이 접지되며, 제 1 신호에 응답하여 첫 번째 매칭 저항(R1)에 걸리는 최종값인 최대 전압이 저장되어 두 번째 매칭 저항(R2)의 타단에 인가되고 두 번째 매칭 저항(R2)에 걸리는 최대 전압이 저장되어 세 번째 매칭 저항(R3)의 타단에 인가되는 방식으로 4개의 매칭 저항(R1, R2, R3, R4)이 연결되는 구조를 가질 수 있다.
이러한 구조에 의해 첫 번째 매칭 저항(R1)에 걸리는 전압은 매칭 저항 R2에 인가되며, 두 번째 매칭 저항(R2)에 걸리는 전압은 세 번째 매칭 저항(R3)에 인가될 수 있다.
이러한 램프 신호 발생부(200)의 매칭 저항(R1, R2, R3, R4) 각각은 제 1 신호에 응답하여 상위 비트 구간(MSB)에 각각에 해당되는 4개의 제 1 스텝 램프 신호를 출력하며, 제 2 신호에 응답하여 하위 비트 구간(LSB)에 해당되는 4개의 제 2 스텝 램프 신호를 각각 출력할 수 있다.
본 발명의 실시 예에서 두 번째 매칭 저항(R2)에서 출력하는 제 2 스텝 램프 신호의 초기 값은 이전 매칭 저항, 즉 첫 번째 매칭 저항(R1)에 걸리는 최종값인 최대 전압이 될 수 있으며, 세 번째 매칭 저항(R3)에서 출력하는 제 2 스텝 램프 신호의 초기 값은 두 번째 매칭 저항(R2)에 걸리는 최종값인 최대 전압이 될 수 있다. 이를 위하여 본 발명의 실시 예에 따른 첫 번째, 두 번째 및 세 번째 매칭 저항(R1, R2, R3)에는 최종값을 저장하기 위한 제 1, 2, 3 홀드부(210, 220, 230)가 구비될 수 있다.
제 1 홀드부(210)는 첫 번째 매칭 저항(R1)과 두 번째 매칭 저항(R2)의 타단에 연결되며, 제 2 홀드부(220)는 두 번째 매칭 저항(R2)의 일단과 세 번째 매칭 저항(R3)의 타단에 연결되며, 제 3 홀드부(230)는 세 번째 매칭 저항(R3)의 일단과 네 번째 매칭 저항(R4)의 타단에 연결될 수 있다. 이러한 제 1, 2, 3 홀드부(210, 220, 230)는 제 1 신호에 응답하여 이전 매칭 저항에 걸리는 최종값인 전압을 저장한 후 이전 매칭 저항의 최종값인 최대 전압을 다음 매칭 저항에 인가하며, 제 2 신호에 응답하여 각 매칭 저항(R2, R3, R4)이 제 1, 2, 3 홀드부(210, 220, 230)에 저장된 최총값을 초기 값으로 한 제 2 스텝 램프 신호를 출력할 수 있다.
본 발명의 실시 예에 따른 제 1, 2, 3 홀드부(210, 220, 230)는 동일한 구조를 갖으며, 예를 들어 이전 매칭 저항에 걸리는 최종값인 최대 전압이 저장되는 정전 용량부(C)와, 이전 매칭 저항에 걸리는 최종값인 최대 전압이 정전 용량부(C)에 저장되거나 다음 매칭 저항에 인가하기 위한 스위칭 동작을 수행하는 스위칭부(212, 222, 232)와, 정전 용량부(C)에 저장된 최종값인 최대 전압을 다음 매칭 저항에 인가시키는 비교기(214, 224, 234)로 구성될 수 있다. 여기에서, 정전 용량부(C)로 이용되는 소자는 캐패시터를 들 수 있다.
이러한, 첫 번째 매칭 저항(R1)에 걸리는 전압(Vr1)은 제 1 홀드부(210)에 저장되며, 제 1 홀드부(210)에 저장된 전압(Vr1의 최대 값)이 두 번째 매칭 저항(R2)의 타단에 인가되고, 이에 따라 두 번째 매칭 저항(R2)에 걸리는 전압(Vr2)은 Vr1의 최대 값에 매칭 저항 R2에 걸리는 전압을 합한 값이 된다. 이렇게 두 번째 매칭 저항(R2)에 걸리는 전압(Vr2)은 제 2 홀드부(220)에 저장되어 다음 세 번째 매칭 저항(R3)의 타단에 제공될 수 있다.
즉, 제 1 홀드부(210)의 스위칭부(212)가 턴온된 동안 비교기(214)의 입력단, 예컨대 양(+)의 입력단에는 첫 번째 매칭 저항(R1)에 걸리는 전압 Vr1이 입력되고, 제 1 홀드부(210)의 정전 용량부(C)에는 전압 Vr1이 충전된다. 정전 용량부(C)에 충전된 전압(Vr1)의 최대 값은 두 번째 매칭 저항(R2)에 인가된다.
또한, 제 2 홀드부(220)의 스위칭부(222)가 턴온된 동안 비교기(224)의 입력단, 예컨대 양(+)의 입력단에는 두 번째 매칭 저항(R2)에 걸리는 전압(Vr2)이 입력되고, 제 2 홀드부(220)의 정전 용량부(C)에는 전압 Vr2가 충전되는데, 이때 Vr2는 제 1 홀드부(210)를 통해 인가되는 전압(Vr1)과 두 번째 매칭 저항(R2)에 걸리는 전압의 합이 된다. 이렇게 제 2 홀드부(220)의 정전 용량부(C)에 충전된 전압(Vr2)은 세 번째 매칭 저항(R3)에 인가된다.
이러한 과정을 통해 램프 신호 발생부(200)의 매칭 저항(R1, R2, R3) 각각에 연결된 제 1, 2, 3 홀드부(210, 220, 230)에는 제 1 스텝 램프 신호의 최종값인 최대 전압이 각각 저장될 수 있다.
또한, 본 발명의 실시 예에 따른 램프 신호 발생기는 제 1 신호 및 제 2 신호에 응답하여 램프 신호 발생부(200)의 각 매칭 저항(R1, R2, R3, R4)에 동일한 전류를 공급하기 위한 전류 미러(120)를 더 구비할 수 있다.
전류 미러(120)는 카운터(110)에 의해 발생되는 신호에 응답하여 램프 신호 발생부(200)의 각 매칭 저항(R1, R2, R3, R4)에 동일한 전류, 예컨대 0.25㎃의 전류를 각 매칭 저항(R1, R2, R3, R4)에 제공할 수 있다.
이와 같이, 4개 매칭 저항으로 구성된 램프 신호 발생부(200)를 이용하는 경우 상위 비트 구간은 2비트가 되고, 하위 비트 구간은 8비트로 구현될 수 있으며, 카운터(110)는 8비트 전류 카운터를 이용할 수 있다. 이런 경우, 도 4에 도시된 바와 같이, 첫 번째 매칭 저항(R1)은 비트 00에 대응되는 제 1 슬로프를 갖는 제 1 스텝 램프 신호를 발생시키고, 두 번째 매칭 저항(R2)은 비트 01에 대응되는 제 2 슬로프를 갖는 제 1 스텝 램프 신호를 발생시키며, 세 번째 매칭 저항(R3)은 비트 10 또는 11에 대응되는 제 3 슬로프를 갖는 제 1 스텝 램프 신호를 발생시키며, 네 번째 매칭 저항(R4)는 비트 11 또는 10에 대응되는 제 4 슬로프를 갖는 제 1 스텝 램프 램프 신호를 발생시킬 수 있다. 이때, 제 1 슬로프의 램프 신호는 최종값이 Vr1, 제 2 슬로프의 램프 신호는 최종값이 Vr2, 제 3 슬로프의 램프 신호는 최종값이 Vr3, 제 4 슬로프의 램프 신호는 최종값이 Vr4가 될 수 있다.
이후, 카운터(110)로부터 2n개의 신호가 발생됨에 따라 전류 미러(120)를 통해 각 매칭 저항(R1, R2, R3, R4)에 동일한 전류가 인가되면, 매칭 저항(R1, R2, R3, R4) 각각은 제 2 스텝 램프 신호를 발생시킬 수 있다. 즉, 첫 번째 매칭 저항(R1)은 접지된 상태이기 때문에 0V의 전압을 기준으로 최종값 Vr1 까지의 슬로프형 제 2 스텝 램프 신호를 발생시키며, 두 번째 매칭 저항(R2)은 타단에 첫 번째 매칭 저항(R1)에 걸리는 전압이 저장되는 제 1 홀드부(210)에 연결되어 있기 때문에 첫 번째 매칭 저항(R1)에 걸리는 최종값 Vr1을 초기 값으로 하며 두번째 매칭 저항(R2)에 걸리는 최종값 Vr2까지의 슬로프형 제 2 스텝 램프 신호를 발생시키며, 세 번째 매칭 저항(R3)은 타단에 두 번째 매칭 저항(R2)에 걸리는 전압이 저장되는 제 2 홀드부(220)에 연결되어 있기 때문에 Vr2를 초기 값으로 하며 최종값이 Vr3까지의 슬로프형 제 2 스텝 램프 신호를 발생시키며, 네 번째 매칭 저항(R4)은 타단에 세 번째 매칭 저항(R3)에 걸리는 전압이 저장되는 제 3 홀드부(230)에 연결되어 있기 때문에 Vr3을 초기 값으로 하며 최종값이 Vr4까지의 슬로프형 제 2 스텝 램프 신호를 발생시킬 수 있다.
즉, 본 발명의 실시 예에 따른 램프 신호 발생부(200)의 매칭 저항 Rn에 걸리는 최대 전압 값(Vrn)이 매칭 저항 Rn+1에서 발생되는 제 2 스텝 램프 신호의 초기 값으로 설정됨으로써, 각 스텝간의 불일치에 의한 미싱 코드(missing code)를 방지할 수 있다.
상술한 바와 같이, 본 발명의 실시 예에서는 4개의 매칭 저항(R1, R2, R3, R4)으로 구성된 램프 신호 발생부(200)를 이용하는 경우를 예를 들어 설명하였지만, 이에 한정되는 것은 아니다.
상기와 같은 구조를 이용하여 시모스 이미지 센서에서 아날로그 신호를 디지털 신호로 변환하는 과정에 대해 도 5를 참조하여 설명한다.
도 5는 본 발명의 실시 예에 따른 시모스 이미지 센서를 도시한 블록도이다.
도 5에 도시된 바와 같이, 시모스 이미지 센서는 액티브 픽셀 센서(Active Pixel Sensor, 이하 APS) 어레이(300), 로우 드라이버(310), 아날로그-디지털 컨버터(Analog-Digital Converter, 이하 ADC)(320) 및 램프 신호 발생기(200) 등을 포함할 수 있다.
APS 어레이(300)는 다수의 광 감지 소자, 예컨대 포토 다이오드 또는 핀드 포토 다이오드 등의 광 감지 소자를 포함한다. 이러한 APS 어레이(300)는 다수의 광 감지 소자를 이용하여 빛을 감지한 후 이를 전기적 신호로 변환하여 영상 신호를 생성한다.
로우 드라이버(310)는 APS 어레이(300)를 로우(row) 단위로 구동한다. 예컨대, 로우 드라이버(320)는 행 선택 신호를 생성할 수 있다. 그리고, APS 어레이(300)는 로우 드라이버(320)로부터 제공된 행 선택 신호에 의해 선택되는 행으로부터 리셋 신호와 영상 신호를 ADC(320)로 출력한다.
ADC(320)는 램프 신호 발생기(200)로부터 제공된 제 1 및 제 2 스텝 램프 신호를 이용하여 APS 어레이(300)로부터 출력되는 영상 신호를 디지털 신호로 변환한다. 예컨대, ADC(320)는 제 1 및 제 2 스텝 램프 신호를 이용하여 APS 어레이(300)로부터 출력되는 리셋 신호와 영상 신호를 상호 연관 이중 샘플링(correlated double sampling)하여 디지털 신호를 생성한다.
이러한 ADC(320)가 램프 신호 발생기(200)에서 제공된 제 1 및 제 2 스텝 램프 신호를 이용하여 디지털 신호를 생성하는 과정에 대해 도 4를 참조하여 설명하면 아래와 같다.
먼저, APS 어레이(300)로부터 출력되는 전압을 기반으로 상위 비트 구간을 선택할 수 있는데, 즉 APS 어레이(300)로부터 출력되는 전압을 기반으로 매칭 저항(R1, R2, R3, R4) 중 어느 하나를 선택하고, 선택된 매칭 저항에서 출력되는 제 2 스텝 램프 신호와 APS 어레이(300)로부터 출력되는 전압을 이용하여 상위 비트 구간 및 하위 비트 구간을 선택함으로써, 디지털 신호를 생성할 수 있다. 예를 들어, APS 어레이(300)로부터 출력되는 전압이 0.3mV인 경우 도 4에서 두 번째 매칭 저항(R2)에서 생성되는 제 1 스텝 램프 신호를 선택하며, 이에 따라 상위 비트 구간은 '01'이 될 수 있다. 또한, 두 번째 매칭 저항(R2)에서 생성되는 제 2 스텝 램프 신호, 즉 첫 번째 매칭 저항(R1)과 연결된 제 1 홀드부(210)의 정전 용량부(C)에 저장된 전압(Vr1)의 최대 값을 시작으로 하는 제 2 스텝 램프 신호에서 0.3mV에 해당되는 지점에서의 비트 값을 선택함으로써, 하위 비트 구간을 선택할 수 있다. 이러한 하위 비트 구간은 0.3mV가 두 번째 매칭 저항(R2)에서 출력될 때 카운터(110)에서 출력되는 신호(디지털 값)를 의미한다. 이와 같은 과정을 통해 얻어진 상위 비트 구간과 하위 비트 구간을 이용하여 디지털 신호를 출력할 수 있다.
상술한 바와 같이, 이전 매칭 저항에 걸리는 전압을 홀드부를 이용하여 저장한 후 다음 매칭 저항에 인가하는 방식으로 제 1 스텝 램프 신호를 생성하고, 홀드부에 저장된 값을 이용하여 다음 매칭 저항에서 발생되는 제 2 스텝 램프 신호의 초기 값을 설정하여 투 스텝 슬로프를 갖는 램프 신호를 발생시킴으로서, 투 스텝 램프 신호 생성 시 첫 번째 스텝의 램프 신호와 두 번째 스텝의 램프 신호간의 불일치에 의한 미싱 코드 발생을 방지할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.
100 : 램프 신호 발생기
110 : 카운터
120 : 전류 미러
200 : 램프 신호 발생부
210, 220, 230 : 제 1, 2, 3 홀드부
212, 222, 232 : 스위칭부
214, 224, 234 : 비교기
300 : APS 어레이
310 : 로우 드라이버
320 : ADC

Claims (11)

  1. n 비트로 이루어진 디지털 신호를 출력하며, 상기 n 비트의 디지털 신호 중 최대 값에 해당되는 제 1 신호를 출력하며, 상기 제 1 신호를 발생시킨 후 2n개의 디지털 신호를 "0"부터 순차적으로 발생시켜 출력하는 카운터와,
    상기 카운터의 출력 값에 의거하여 서로 다른 전류를 발생시키는 전류 미러와,
    k개의 매칭 저항이 서로 직렬로 연결되며, 상기 전류 미러에서 발생되는 전류가 인가됨에 따라 상위 비트 구간 및 하위 비트 구간에 해당되는 상기 k개의 제 1 및 제 2 스텝 램프 신호를 발생시키는 램프 신호 발생부를 포함하며,
    상기 k개의 매칭 저항 각각은, 상기 제 1 신호에 따라 상기 상위 비트 구간에 해당되는 k개의 제 1 스텝 램프 신호를 발생시키며, 상기 2n개의 디지털 신호 각각 응답하여 상기 하위 비트 구간에 해당되는 k개의 제 2 스텝 램프 신호를 발생시키되, 첫 번째 매칭 저항의 제 1 및 제 2 스텝 램프 신호의 최종 값이 두 번째 매칭 저항의 시작 값으로 설정되는 것을 특징으로 하는
    스텝 램프 신호 발생기.
  2. 제 1 항에 있어서,
    상기 램프 신호 발생부는,
    상기 k개의 매칭 저항 중 이전 매칭 저항에 걸리는 최종 값을 다음 매칭 저항에 인가되도록 하기 위해 상기 최종값을 저장하는 k-1개의 홀드부를 더 포함하며,
    상기 홀드부 각각은, 상기 매칭 저항 사이에 설치되는 것을 특징으로 하는
    스텝 램프 신호 발생기.
  3. 제 2 항에 있어서,
    상기 홀드부는,
    상기 이전 매칭 저항에 걸리는 최종 값이 저장되는 정전 용량부와,
    상기 이전 매칭 저항에 걸리는 최종 값이 상기 정전 용량부에 저장되도록 스위칭 동작을 수행하는 스위칭부와,
    상기 정전 용량부에 저장된 최종 값을 다음 매칭 저항에 인가시키는 비교부로 구성되는 것을 특징으로 하는
    스텝 램프 신호 발생기.
  4. 삭제
  5. 삭제
  6. 빛을 감지하여 영상 신호를 생성하는 액티브 픽셀 센서 어레이와,
    n 비트의 카운터의 입력에 따라 상위 비트 구간에 해당되는 k개의 제 1 스텝 램프 신호와 하위 비트 구간에 해당되는 상기 k개의 제 2 스텝 램프 신호를 생성하되, 첫 번째 제 1 스텝 램프 신호 및 제 2 스텝 램프 신호의 최종 값이 두 번째 제 2 스텝 램프 신호 및 제 2 스텝 램프 신호의 시작 값으로 설정되도록 하는 램프 신호 발생기와,
    상기 k개의 제 1 스텝 램프 신호 및 제 2 스텝 램프 신호를 이용하여 상기 영상 신호를 상호 연관 이중 샘플링하여 디지털 신호로 변환하는 ADC를 포함하는
    이미지 센서.
  7. 제 6 항에 있어서,
    상기 카운터는,
    상기 n 비트로 이루어진 디지털 신호를 출력하며, 상기 n 비트의 디지털 신호 중 최대 값에 해당되는 제 1 신호를 출력하며, 상기 제 1 신호를 발생시킨 후 2n개의 디지털 신호를 "0"부터 순차적으로 발생시켜 출력하는 것을 특징으로 하는
    이미지 센서.
  8. 제 7 항에 있어서,
    상기 램프 신호 발생기는,
    상기 카운터의 출력 값에 의거하여 서로 다른 전류를 발생시키는 전류 미러와,
    k개의 매칭 저항이 서로 직렬로 연결되며, 상기 전류 미러에서 발생되는 전류가 인가됨에 따라 상위 비트 구간 및 하위 비트 구간에 해당되는 상기 k개의 제 1 및 제 2 스텝 램프 신호를 발생시키는 램프 신호 발생부를 포함하며,
    상기 k개의 매칭 저항 각각은, 상기 제 1 신호에 따라 상기 상위 비트 구간에 해당되는 k개의 제 1 스텝 램프 신호를 발생시키며, 상기 2n개의 디지털 신호 각각 응답하여 상기 하위 비트 구간에 해당되는 k개의 제 2 스텝 램프 신호를 발생시키되, 첫 번째 매칭 저항의 제 1 및 제 2 스텝 램프 신호의 최종 값이 두 번째 매칭 저항의 시작 값으로 설정되는 것을 특징으로 하는
    이미지 센서.
  9. 제 8 항에 있어서,
    상기 램프 신호 발생부는,
    상기 k개의 매칭 저항 사이에 연결되며, 상기 제 1 신호에 응답하여 이전 매칭 저항에 걸리는 최종 값을 저장하기 위한 다수의 홀드부를 더 포함하는
    이미지 센서.
  10. 제 9 항에 있어서,
    상기 홀드부는,
    상기 이전 매칭 저항에 걸리는 최종 값이 저장되는 정전 용량부와,
    상기 이전 매칭 저항에 걸리는 최종값이 상기 정전 용량부에 저장되도록 스위칭 동작을 수행하는 스위칭부와,
    상기 정전 용량부에 저장된 최종값을 다음 매칭 저항에 인가시키는 비교기로 구성되는 것을 특징으로 하는
    이미지 센서.
  11. 삭제
KR1020120032370A 2012-03-29 2012-03-29 스텝 램프 신호 발생기와 이를 이용한 이미지 센서 KR101391120B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120032370A KR101391120B1 (ko) 2012-03-29 2012-03-29 스텝 램프 신호 발생기와 이를 이용한 이미지 센서
US13/768,236 US9036041B2 (en) 2012-03-29 2013-02-15 Stepped ramp signal generator and image sensor using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120032370A KR101391120B1 (ko) 2012-03-29 2012-03-29 스텝 램프 신호 발생기와 이를 이용한 이미지 센서

Publications (2)

Publication Number Publication Date
KR20130110409A KR20130110409A (ko) 2013-10-10
KR101391120B1 true KR101391120B1 (ko) 2014-05-07

Family

ID=49234494

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120032370A KR101391120B1 (ko) 2012-03-29 2012-03-29 스텝 램프 신호 발생기와 이를 이용한 이미지 센서

Country Status (2)

Country Link
US (1) US9036041B2 (ko)
KR (1) KR101391120B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102174204B1 (ko) * 2014-04-22 2020-11-05 에스케이하이닉스 주식회사 Ｓａｒ 및 ｓｓ 아날로그-디지털 변환 장치 및 그 방법과 그에 따른 씨모스 이미지 센서
US9544520B2 (en) 2014-04-28 2017-01-10 Samsung Electronics Co., Ltd. Analog signal generation circuit
US9325335B1 (en) 2014-10-24 2016-04-26 Teledyne Scientific & Imaging, Llc Comparator circuits with local ramp buffering for a column-parallel single slope ADC
US9716510B2 (en) 2015-05-12 2017-07-25 Teledyne Scientific & Imaging, Llc Comparator circuits with constant input capacitance for a column-parallel single-slope ADC
US10620299B2 (en) * 2017-03-21 2020-04-14 Linear Technology Corporation Unity gain buffer with two states
KR102507188B1 (ko) 2018-02-06 2023-03-09 에스케이하이닉스 주식회사 램프 신호 발생 장치 및 그를 이용한 씨모스 이미지 센서
KR102469116B1 (ko) 2018-03-13 2022-11-22 에스케이하이닉스 주식회사 램프 신호 발생 장치 및 그를 이용한 씨모스 이미지 센서
KR102473064B1 (ko) * 2018-04-30 2022-12-01 에스케이하이닉스 주식회사 램프 신호 발생 장치 및 그를 이용한 씨모스 이미지 센서

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030071666A1 (en) 2001-09-28 2003-04-17 Stmicroelectronics Ltd. Ramp generator for image sensor ADC
KR100843194B1 (ko) 2004-01-30 2008-07-02 삼성전자주식회사 램프신호 발생회로
WO2009090703A1 (ja) 2008-01-18 2009-07-23 Panasonic Corporation ランプ波出力回路、アナログデジタル変換回路、及びカメラ

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6909427B2 (en) * 2002-06-10 2005-06-21 Koninklijke Philips Electronics N.V. Load adaptive column driver
US7498793B2 (en) * 2007-03-09 2009-03-03 O2Micro International Ltd. Current-mode DC-to-DC-converter
JP4944673B2 (ja) * 2007-06-01 2012-06-06 パナソニック株式会社 電圧発生回路、アナログ・デジタル変換回路、イメージセンサシステム
JP2011041205A (ja) * 2009-08-18 2011-02-24 Panasonic Corp 電圧発生回路、デジタルアナログ変換器、ランプ波発生回路、アナログデジタル変換器、イメージセンサシステム及び電圧発生方法
KR101181310B1 (ko) 2010-06-30 2012-09-11 에스케이하이닉스 주식회사 램프 신호 발생기 및 이미지 센서

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030071666A1 (en) 2001-09-28 2003-04-17 Stmicroelectronics Ltd. Ramp generator for image sensor ADC
KR100843194B1 (ko) 2004-01-30 2008-07-02 삼성전자주식회사 램프신호 발생회로
WO2009090703A1 (ja) 2008-01-18 2009-07-23 Panasonic Corporation ランプ波出力回路、アナログデジタル変換回路、及びカメラ

Also Published As

Publication number Publication date
KR20130110409A (ko) 2013-10-10
US20130258157A1 (en) 2013-10-03
US9036041B2 (en) 2015-05-19

Similar Documents

Publication Publication Date Title
KR101391120B1 (ko) 스텝 램프 신호 발생기와 이를 이용한 이미지 센서
JP5524028B2 (ja) 固体撮像装置
JP5268098B2 (ja) アナログ‐デジタル変換方法及びアナログ‐デジタルコンバータ、並びにイメージセンシング方法
KR102174204B1 (ko) Ｓａｒ 및 ｓｓ 아날로그-디지털 변환 장치 및 그 방법과 그에 따른 씨모스 이미지 센서
JP5440758B2 (ja) Ａ／ｄ変換回路、電子機器及びａ／ｄ変換方法
EP1679798A1 (en) A/d conversion array and image sensor
WO2011021320A1 (ja) 電圧発生回路、デジタルアナログ変換器、ランプ波発生回路、アナログデジタル変換器、イメージセンサシステム及び電圧発生方法
JP5554644B2 (ja) 固体撮像装置
TWI578711B (zh) 用於執行具有改良類比至數位轉換器線性之相關多重取樣的方法及系統
WO2013111473A1 (ja) アナログデジタル変換器および固体撮像装置
KR101459138B1 (ko) 고체 촬상 장치, 촬상 장치, 및 고체 촬상 장치의 구동방법
JP5818170B2 (ja) Ａ／ｄ変換器、イメージセンサデバイス及びアナログ信号からディジタル信号を生成する方法
US8797455B2 (en) Analog-to-digital converter, image sensor including the same, and apparatus including image sensor
KR102431230B1 (ko) 저잡음 싱글-슬롭 비교 장치 및 그에 따른 아날로그-디지털 변환 장치와 씨모스 이미지 센서
KR20160080355A (ko) 오차를 보정하는 아날로그 디지털 컨버터
JP6327937B2 (ja) Ａ／ｄ変換回路用ディジタル補正回路、ａ／ｄ変換回路及びイメージセンサデバイス
JP6805753B2 (ja) 撮像装置
KR102105612B1 (ko) Ｓａｒ 아날로그-디지털 변환 장치 및 그 방법과 그에 따른 씨모스 이미지 센서
US7061413B2 (en) Analog to digital conversion with offset cancellation
US10700697B2 (en) Ad converter and image sensor
JP5549824B2 (ja) Ａ／ｄ変換回路、電子機器及びａ／ｄ変換方法
KR101356049B1 (ko) 상보적 램프신호를 이용하여 ａ／ｄ 변환을 수행하는 ａｄｃ 및 이를 적용한 이미지 센싱 장치
US20190363727A1 (en) Analog-to-digital converter and electronic device comprising the same
US9806737B2 (en) Circuit and method for converting analog signal to digital value representation
JP2007266951A (ja) アナログデジタル変換装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170314

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180319

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190319

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20200312

Year of fee payment: 7