KR102431230B1 - 저잡음 싱글-슬롭 비교 장치 및 그에 따른 아날로그-디지털 변환 장치와 씨모스 이미지 센서 - Google Patents

저잡음 싱글-슬롭 비교 장치 및 그에 따른 아날로그-디지털 변환 장치와 씨모스 이미지 센서 Download PDF

Info

Publication number
KR102431230B1
KR102431230B1 KR1020170154039A KR20170154039A KR102431230B1 KR 102431230 B1 KR102431230 B1 KR 102431230B1 KR 1020170154039 A KR1020170154039 A KR 1020170154039A KR 20170154039 A KR20170154039 A KR 20170154039A KR 102431230 B1 KR102431230 B1 KR 102431230B1
Authority
KR
South Korea
Prior art keywords
msb
signal
voltage
block
comparison
Prior art date
Application number
KR1020170154039A
Other languages
English (en)
Other versions
KR20190056760A (ko
Inventor
김현준
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020170154039A priority Critical patent/KR102431230B1/ko
Priority to CN201811168044.XA priority patent/CN109803101B/zh
Priority to US16/177,944 priority patent/US10498992B2/en
Publication of KR20190056760A publication Critical patent/KR20190056760A/ko
Application granted granted Critical
Publication of KR102431230B1 publication Critical patent/KR102431230B1/ko

Links

Images

Classifications

    • H04N5/37455—
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02—Sample-and-hold arrangements
    • G11C27/024—Sample-and-hold arrangements using a capacitive memory element
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/709—Circuitry for control of the power supply
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/766—Addressed sensors, e.g. MOS or CMOS sensors comprising control or output lines used for a plurality of functions, e.g. for pixel output, driving, reset or power
    • H04N5/3698—
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/06—Sense amplifier related aspects
    • G11C2207/068—Integrator type sense amplifier

Abstract

본 기술은 비교 장치 및 그에 따른 아날로그-디지털 변환 장치와 씨모스 이미지 센서에 관한 것으로, 카운팅 넘버만큼 입력 신호의 위치를 변경시켜 LSB 스텝으로 여러 번 아날로그-디지털 변환할 수 있도록 하기 위한 싱글-슬롭 비교 장치 및 그에 따른 아날로그-디지털 변환 장치와 씨모스 이미지 센서를 제공한다. 이러한 비교 장치는, MSB 전압 제어 신호에 따라 MSB 전압을 발생하기 위한 MSB 전압 발생 블럭; 제 1 입력 단자 신호와 "상기 MSB 전압 발생 블럭으로부터의 MSB 전압이 반영된 제 2 입력 단자 신호"를 비교하여 MSB 비교 신호를 출력하고, 제 1 입력 단자 신호와 레지쥬 전압을 비교하여 LSB 비교 신호를 출력하기 위한 비교 블럭; 및 상기 비교 블럭으로부터의 MSB 비교 신호에 따라 크로싱을 검출하여 MSB 전압 제어 신호를 상기 MSB 전압 발생 블럭으로 출력하기 위한 제어 블럭을 포함할 수 있다.

Description

저잡음 싱글-슬롭 비교 장치 및 그에 따른 아날로그-디지털 변환 장치와 씨모스 이미지 센서{SINGLE-SLOPE COMPARATOR WITH LOW-NOISE, AND ANALOG TO DIGITAL CONVERTING APPARATUS AND CMOS IMAGE SENSOR THEREOF}
본 발명의 몇몇 실시예들은 씨모스 이미지 센서(CIS : CMOS(Complementary Metal Oxide Semiconductor) Image Sensor)에 관한 것으로, 더욱 상세하게는 절대 클럭 수의 증가 없이 멀티-샘플링(Multi-Sampling) 효과를 획득할 수 있는 싱글-슬롭 비교 장치 및 그에 따른 아날로그-디지털 변환 장치와 씨모스 이미지 센서에 관한 것이다.
씨모스 이미지 센서(CIS)는 속도(Speed)와 파워(Power)가 트레이드-오프(Trade-off) 관계를 가진다. 따라서 현재 씨모스 이미지 센서에서는 속도와 파워가 최적의 트레이드-오프 형태를 가지는 컬럼-패러럴(Column-parallel) 구조를 주로 사용하고 있으며, 이로 인하여 아날로그-디지털 변환 장치(ADC : Analog to Digital Converter, 즉, 리드아웃 회로)를 좁은 픽셀 폭에 집적해야 하는 어려움이 있으므로, 간단한 형태의 싱글-슬롭(Single-Slope) 아날로그-디지털 변환 장치(ADC)를 주로 사용하고 있다.
또한, 최근 씨모스 이미지 센서(CIS)에서는 입력 신호를 복수 회 샘플링하여 아날로그-디지털 변환한 후에 평균하여 노이즈 제거 성능을 향상시키는 멀티-샘플링(Multi-Sampling) 기술이 활발히 연구되고 있다.
그러나 싱글-슬롭 아날로그-디지털 변환 장치의 경우 입력 신호를 복수 회 샘플링하여 아날로그-디지털 변환하기 위해서는 소요되는 절대 클럭 수가 많이 증가하게 되므로 구현하기 어려운 문제점이 있다. 즉, 1회 아날로그-디지털 변환을 수행할 때 10비트 기준으로 1024 클럭이 필요한데, 멀티-샘플링의 경우 2회 이상 아날로그-디지털 변환을 수행해야 하므로 2048 이상의 클럭이 필요하기 때문에 속도 측면에서 구현이 불가능한 문제점이 있다.
이러한 문제점을 해결하기 위해 10비트 기준의 동작 클럭인 1024 클럭 동안 램프 신호의 기울기(Slope)를 x16~x1 배로 다르게 하면서 멀티-샘플링하는 기술이 제안되었으나, 램프 신호의 기울기를 가파르게 할수록 램프 신호를 세틀링(Settling)하는데 부담이 증가하여 성능이 제한되는 단점이 있다.
한편, 다른 종래 기술로는 주로 저조도에서의 노이즈 성능이 중요하므로　저조도용 램프 신호 발생 장치와 고조도용 램프 신호 발생 장치를 사용하는 방식이 있다. 예들 들어, 만약 입력 신호가 1024 LSB(Least Significant Bit)의 전체 기준값 중 300 LSB 이내이면 저조도라고 판단하여 1~300 LSB의 슬롭으로 3회 멀티-샘플링하여 아날로그-디지털 변환을 수행하고, 만약 입력 신호가 1024 LSB의 전체 기준값 중 300 LSB을 초과하면 고조도라고 판단하여 원래의 1~1024 LSB의 슬롭으로 샘플링하여 아날로그-디지털 변환을 수행한다.
그러나 이러한 다른 종래 기술은 두 램프 신호 발생 장치 간의 특성 차이로 인하여 비선형(Non-Linear) 특성이 발생하게 되는 문제점이 있다.
한편, 또 다른 종래 기술로는 두 램프 신호 발생 장치에서 출력되는 두 램프 신호를 서로 다른 오프셋(Offset)을 갖는 각 버퍼를 통해 드라이빙해주고,　이 오프셋으로 인해 두 램프 신호가 특정 딜레이(Delay)를 갖고 순차적으로 입력 신호와 크로싱(Crossing)되도록 함으로써 2회 아날로그-디지털 변환하는 기술이 있다.
그러나 이러한 또 다른 종래 기술은 각각의 버퍼에 오프셋을 생성하여 주는 것과 특성 차이(예를 들어, 매번 온도에 따른 다른 변화 등)를 보장하기 어려운 단점이 있다.
본 발명의 실시예는 카운팅 넘버(Counting Number)만큼 입력 신호의 위치를 변경시켜 LSB 스텝으로 여러 번 아날로그-디지털 변환할 수 있도록 하기 위한 싱글-슬롭 비교 장치 및 그에 따른 아날로그-디지털 변환 장치와 씨모스 이미지 센서를 제공한다.
본 발명의 실시예에 따른 비교 장치는, MSB(Most Significant Bit) 전압 제어 신호에 따라 MSB 전압을 발생하기 위한 MSB 전압 발생 블럭; 제 1 입력 단자 신호와 "상기 MSB 전압 발생 블럭으로부터의 MSB 전압이 반영된 제 2 입력 단자 신호"를 비교하여 MSB 비교 신호를 출력하고, 제 1 입력 단자 신호와 레지쥬 전압을 비교하여 LSB 비교 신호를 출력하기 위한 비교 블럭; 및 상기 비교 블럭으로부터의 MSB 비교 신호에 따라 크로싱을 검출하여 MSB 전압 제어 신호를 상기 MSB 전압 발생 블럭으로 출력하기 위한 제어 블럭을 포함할 수 있다.
본 발명의 실시예에 따른 싱글-슬롭 아날로그-디지털 변환 장치는, MSB 전압 제어 신호에 따라 MSB 전압을 발생하기 위한 MSB 전압 발생 블럭; 제 1 입력 단자 신호와 "상기 MSB 전압 발생 블럭으로부터의 MSB 전압이 반영된 제 2 입력 단자 신호"를 비교하여 MSB 비교 신호를 출력하고, 제 1 입력 단자 신호와 레지쥬 전압을 비교하여 LSB 비교 신호를 출력하기 위한 비교 블럭; 상기 비교 블럭으로부터의 MSB 비교 신호에 따라 크로싱을 검출하여 MSB 전압 제어 신호를 상기 MSB 전압 발생 블럭으로 출력하기 위한 제어 블럭; 및 상기 비교 블럭으로부터의 MSB 비교 신호에 따라 MSB 카운팅을 수행하고, 상기 비교 블럭으로부터의 LSB 비교 신호에 따라 LSB 카운팅을 수행하여 평균화하기 위한 카운팅 블럭을 포함할 수 있다.
본 발명의 실시예에 따른 씨모스 이미지 센서는, 입사광에 상응하는 픽셀 신호를 출력하기 위한 픽셀 어레이; 상기 픽셀 어레이 내의 픽셀을 로우 라인별로 선택하여 제어하기 위한 로우 디코더; 레지쥬 레인지의 램프 신호를 발생하기 위한 램프 신호 발생 장치; MSB 전압 제어 신호에 따라 MSB 전압을 발생하기 위한 MSB 전압 발생 블럭; 오프셋 전압과 "상기 MSB 전압 발생 블럭으로부터의 MSB 전압이 반영된 픽셀 신호"를 비교하여 MSB 비교 신호를 출력하고, 상기 램프 신호 발생 장치로부터의 레지쥬 레인지 램프 신호와 레지쥬 전압을 비교하여 LSB 비교 신호를 출력하기 위한 비교 블럭; 상기 비교 블럭으로부터의 MSB 비교 신호에 따라 크로싱을 검출하여 MSB 전압 제어 신호를 상기 MSB 전압 발생 블럭으로 출력하기 위한 제어 블럭; 상기 비교 블럭으로부터의 MSB 비교 신호에 따라 MSB 카운팅을 수행하고, 상기 비교 블럭으로부터의 LSB 비교 신호에 따라 LSB 카운팅을 수행하여 평균화하기 위한 카운팅 블럭; 상기 카운팅 블럭으로부터의 카운팅 정보를 저장하기 위한 메모리; 상기 로우 디코더와 상기 램프 신호 발생 장치와 상기 비교 블럭과 상기 카운팅 블럭과 상기 메모리와 컬럼 리드아웃 회로의 동작을 제어하기 위한 제어부; 및 상기 메모리의 데이터를 상기 제어부의 제어에 따라 출력하기 위한 상기 컬럼 리드아웃 회로를 포함할 수 있다.
한편, 본 발명의 실시예에 따른 다른 씨모스 이미지 센서는, 입사광에 상응하는 픽셀 신호를 출력하기 위한 픽셀 어레이; 상기 픽셀 어레이 내의 픽셀을 로우 라인별로 선택하여 제어하기 위한 로우 디코더; 레지쥬 레인지의 램프 신호를 발생하기 위한 램프 신호 발생 장치; MSB 전압 제어 신호에 따라 MSB 전압을 발생하기 위한 MSB 전압 발생 블럭; 픽셀 신호와 "상기 MSB 전압 발생 블럭으로부터의 MSB 전압이 반영된 오프셋 전압"을 비교하여 MSB 비교 신호를 출력하고, 픽셀 신호와 레지쥬 전압을 비교하여 LSB 비교 신호를 출력하기 위한 비교 블럭; 상기 비교 블럭으로부터의 MSB 비교 신호에 따라 크로싱을 검출하여 MSB 전압 제어 신호를 상기 MSB 전압 발생 블럭으로 출력하기 위한 제어 블럭; 상기 비교 블럭으로부터의 MSB 비교 신호에 따라 MSB 카운팅을 수행하고, 상기 비교 블럭으로부터의 LSB 비교 신호에 따라 LSB 카운팅을 수행하여 평균화하기 위한 카운팅 블럭; 상기 카운팅 블럭으로부터의 카운팅 정보를 저장하기 위한 메모리; 상기 로우 디코더와 상기 램프 신호 발생 장치와 상기 비교 블럭과 상기 카운팅 블럭과 상기 메모리와 컬럼 리드아웃 회로의 동작을 제어하기 위한 제어부; 및 상기 메모리의 데이터를 상기 제어부의 제어에 따라 출력하기 위한 상기 컬럼 리드아웃 회로를 포함할 수 있다.
본 발명의 실시예에 따르면, 싱글-슬롭 아날로그-디지털 변환 방식에서 절대 클럭 수의 증가 없이 멀티-샘플링 효과를 획득할 수 있다.
즉, 본 발명의 실시예에 따르면, 입력 신호가 샘플링된 노드에 커패시터 또는 커패시터 어레이를 구비하여 카운팅 넘버만큼 입력 신호의 위치를 변경시켜 LSB 스텝으로 여러 번 아날로그-디지털 변환할 수 있도록 함으로써, 멀티-샘플링 효과를 획득할 수 있다.
또한, 본 발명의 실시예에 따르면, 저조도에서의 노이즈 제거 성능이 중요하므로 저조도 입력 신호의 경우 전술한 바와 같이 멀티-샘플링 효과를 획득함으로써, 동작 시간과 소비 전력의 증가 없이 노이즈 제거 성능을 향상시킬 수 있는 효과가 있다.
도 1은 본 발명의 실시예에 대한 이해를 돕기 위한 씨모스 이미지 센서의 일 예시도,
도 2a는 본 발명의 실시예에 따른 비교 장치 및 그에 따른 아날로그-디지털 변환 장치의 일 예시도,
도 2b는 도 2a에 도시된 비교 장치 및 그에 따른 아날로그-디지털 변환 장치의 일 실시예 구성도,
도 2c는 도 2a 및 도 2b에 도시된 비교 장치 및 그에 따른 아날로그-디지털 변환 장치의 1-로우 아날로그-디지털 변환 구간의 타이밍도,
도 2d는 도 2a 및 도 2b에 도시된 비교 장치 및 그에 따른 아날로그-디지털 변환 장치의 타이밍을 나타내는 도면,
도 3a는 도 2a 및 도 2b에 도시된 오프셋 발생 블럭의 상세 구성도,
도 3b는 도 3a에 도시된 오프셋 발생 블럭의 회로도,
도 4a는 도 2a에 도시된 비교 장치 및 그에 따른 아날로그-디지털 변환 장치의 다른 실시예 구성도,
도 4b는 도 4a에 도시된 비교 장치 및 그에 따른 아날로그-디지털 변환 장치의 타이밍을 나타내는 도면,
도 5는 본 발명의 실시예에 따른 씨모스 이미지 센서의 구성도이다.
본 발명을 설명함에 있어서 본 발명과 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에 그 상세한 설명을 생략하기로 한다. 이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
그리고 명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때 이는 "직접적으로 연결"되어 있는 경우뿐만 아니라 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한, 어떤 부분이 어떤 구성요소를 "포함" 또는 "구비"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함하거나 구비할 수 있는 것을 의미한다. 또한, 명세서 전체의 기재에 있어서 일부 구성요소들을 단수형으로 기재하였다고 해서, 본 발명이 그에 국한되는 것은 아니며, 해당 구성요소가 복수 개로 이루어질 수 있음을 알 것이다.
도 1은 본 발명의 실시예에 대한 이해를 돕기 위한 씨모스 이미지 센서(CIS)의 일 예시도로서, 일반적인 싱글-슬롭 아날로그-디지털 변환 장치(Single-Slope Analog to Digital Converter)를 이용하여 구현한 컬럼 패러럴(Column Parallel) 구조의 씨모스 이미지 센서를 나타내고 있다.
도 1에 도시된 바와 같이, 본 발명의 실시예에 대한 이해를 돕기 위한 씨모스 이미지 센서는, 입사광에 상응하는 픽셀 신호를 출력하기 위한 픽셀 어레이(10)와, 제어부(80)의 제어에 따라 픽셀 어레이(10) 내의 픽셀을 로우 라인별로 각각 선택하여 그 동작을 제어하기 위한 로우 디코더(20)와, 제어부(80)의 제어에 따라 램프 신호를 발생하기 위한 램프 신호 발생 장치(30)와, 램프 신호 발생 장치(30)로부터 인가되는 램프 신호의 값과 픽셀 어레이(10)로부터 출력되는 각 픽셀 신호의 값을 제어부(80)의 제어에 따라 비교하기 위한 비교부(40)와, 비교부(40)로부터의 각 출력 신호에 따라 제어부(80)로부터의 클럭을 카운팅하기 위한 카운팅부(50)와, 제어부(80)의 제어에 따라 카운팅부(50)로부터의 카운팅 정보를 각각 저장하기 위한 메모리부(60)와, 로우 디코더(20)와 램프 신호 발생 장치(30)와 비교부(40)와 카운팅부(50)와 메모리부(60)와 컬럼 리드아웃 회로(70)의 동작을 제어하기 위한 제어부(80), 및 메모리부(60)의 데이터를 제어부(80)의 제어에 따라 순차적으로 픽셀 데이터(PXDATA)로 출력하기 위한 컬럼 리드아웃 회로(70)를 포함한다.
이때, 일반적으로 씨모스 이미지 센서에서는 픽셀 자체적으로 가지고 있는 오프셋(Offset) 값을 제거하기 위해 광신호가 입사되기 전과 후의 픽셀 신호(픽셀 출력 전압)를 비교하여 실제로 입사광에 의한 픽셀 신호만을 측정할 수 있도록 하며, 이러한 기법을 상호상관 이중 샘플링(CDS : Correlated Double Sampling)이라고 한다. 이러한 상호상관 이중 샘플링 동작은 비교부(40)에서 수행된다.
여기서, 비교부(40)는 복수의 비교기를 포함하고, 카운팅부(50)는 복수의 카운터를 포함하며, 메모리부(60)는 복수의 메모리를 포함한다. 즉, 비교기와 카운터와 메모리가 각 컬럼별로 구비된다.
다음으로, 도 1을 참조하여 하나의 비교기와 카운터와 메모리의 동작을 예를 들어 살펴보면, 다음과 같다.
먼저, 첫 번째의 비교기(41)는 픽셀 어레이(10)의 제 1 컬럼으로부터 출력되는 픽셀 신호를 일측 단자로 입력받고, 램프 신호 발생 장치(30)로부터 인가되는 램프 신호를 타측 단자로 입력받아 제어부(80)로부터의 제어 신호에 따라 두 신호의 값을 비교하여 비교 신호를 출력한다.
여기서, 램프 신호(VRAMP)는 초기화 시작 이후에 시간이 경과함에 따라 일정한 크기로 전압 레벨이 감소 또는 증가하는 신호이기 때문에, 결국 각 비교기에 입력되는 두 신호의 값이 일치하는 시점이 생기게 된다. 이렇게 일치하는 시점을 지나게 되면서 각 비교기에서 출력되는 비교 신호의 값에 반전이 일어난다.
그에 따라, 첫 번째의 카운터(51)는 램프 신호가 하강하는 시점부터 비교기(41)로부터 출력되는 비교 신호가 반전되는 순간까지 제어부(80)로부터의 클럭을 카운팅하여 카운팅 정보를 출력한다. 여기서, 각각의 카운터는 제어부(80)로부터의 리셋 제어 신호에 따라 초기화된다.
그러면, 첫 번째의 메모리(61)는 제어부(80)로부터의 로드 제어 신호에 따라 카운터(51)로부터의 카운팅 정보를 저장하고 있다가 컬럼 리드아웃 회로(70)로 출력한다.
이때, 씨모스 이미지 센서에서는 리셋 신호(리셋 전압)에 대하여 카운팅을 수행한 후에 영상 신호(시그널 전압)에 대하여 카운팅을 수행한다.
도 2a는 본 발명의 실시예에 따른 비교 장치 및 그에 따른 아날로그-디지털 변환 장치의 일 예시도이고, 도 2b는 도 2a에 도시된 비교 장치 및 그에 따른 아날로그-디지털 변환 장치의 일 실시예 구성도이다.
도 2a 및 도 2b에 도시된 바와 같이, 본 발명의 실시예에 따른 비교 장치는, MSB(Most Significant Bit) 전압 제어 신호에 따라 MSB 전압을 발생하기 위한 MSB 전압 발생 블럭(210), 오프셋 전압(예를 들어, 비교기의 회로 기인성 오프셋인 VCO)과 "MSB 전압 발생 블럭(210)으로부터의 MSB 전압이 반영된 픽셀 신호"를 비교하여 MSB 비교 신호를 출력하고, 램프 신호(예를 들어, 레지쥬 레인지의 램프 신호)와 레지쥬 전압을 비교하여 LSB 비교 신호를 출력하기 위한 비교 블럭(220), 및 비교 블럭(220)으로부터의 MSB 비교 신호에 따라 크로싱을 검출하여 MSB 전압 제어 신호(예를 들어, MSB 전압 발생 제어 신호 및 MSB 전압 크기 제어 신호)를 MSB 전압 발생 블럭(210)으로 출력하기 위한 제어 블럭(230)을 포함한다.
한편, 본 발명의 실시예에 따른 아날로그-디지털 변환 장치(200)는, 전술한 MSB 전압 발생 블럭(210), 비교 블럭(220), 및 제어 블럭(230) 외에, 비교 블럭(220)으로부터의 MSB 비교 신호에 따라 MSB 카운팅을 수행하고, 비교 블럭(220)으로부터의 LSB 비교 신호에 따라 LSB 카운팅을 수행하여 평균화하기 위한 카운팅 블럭(240)을 더 포함한다.
여기서, 카운팅 블럭(240)은, 비교 블럭(220)으로부터의 MSB 비교 신호에 따라 MSB 카운팅을 수행하여 MSB 코드를 출력하기 위한 MSB 카운터(241), 비교 블럭(220)으로부터의 복수 회의 LSB 비교 신호에 따라 LSB 카운팅을 복수 회 수행하기 위한 LSB 카운터(242), 및 LSB 카운터(242)로부터의 LSB 코드들을 평균화하여 출력하기 위한 평균 카운터(243)를 포함한다. 이러한 각 카운터들은 공지 기술을 이용하여 구현할 수 있으므로 더 이상 상세히 설명하지 않기로 한다.
한편, MSB 전압 발생 블럭(210)은 도 3a 및 도 3b를 참조하여 후술하기로 한다.
그리고 비교 블럭(220)은 1-로우 아날로그-디지털 변환 구간 동안, 초기에 오프셋 전압과 "MSB 전압 발생 블럭(210)으로부터의 MSB 전압이 반영된 픽셀 신호"를 비교하여 MSB 비교 신호를 출력하고, 이후에 레지쥬 레인지의 램프 신호와 레지쥬 전압을 비교하여 LSB 비교 신호를 출력하는 과정을 복수 회 반복 수행함으로써, 멀티-샘플링 효과를 획득할 수 있다. 이때, 비교 블럭(220)에서는 초기에 픽셀 신호를 MSB 전압 발생 블럭(210)으로부터의 MSB 전압만큼 1회 이상 증가(또는 감소)시켜 제 1 입력 전압 VIN1의 노드를 통해 비교기로 인가하면, 비교기가 오프셋 전압과 "MSB 전압 발생 블럭(210)으로부터의 MSB 전압만큼 증가된 픽셀 신호"를 순차적으로 비교하여 크로싱이 발생하면 MSB 비교 신호를 출력한다. 이후에, 비교 블럭(220)에서는 픽셀 신호와 MSB 전압간의 차이 값을 레지쥬 전압으로 하여 제 1 입력 전압 VIN1의 노드를 통해 비교기로 인가하면, 비교기가 레지쥬 레인지의 램프 신호와 레지쥬 전압을 비교하여 LSB 비교 신호를 출력하는 과정을 복수 회 반복 수행한다. 그리고 비교 블럭(220)은 외부의 레지쥬 레인지 램프 신호 발생 장치(도면에 도시되지 않음)로부터 레지쥬 레인지의 램프 신호를 제 2 입력 전압 VIN2의 노드로 인가받는다. 이때, 레지쥬 레인지는 MSB 레퍼런스 스윙 범위로서, 기존의 일반적인 램프 신호에 비하여 아주 작은 동작 범위를 가진다. 그리고 비교 블럭(220)은 도 2b에 도시된 바와 같이 1단으로 구성할 수 있을 뿐만 아니라 2단 또는 3단 등과 같이 복수 단으로 구성할 수도 있다. 그 외의 커패시터 C1, 커패시터 C2, 두 개의 스위치 SWOZ, 및 비교기의 구성은 공지 기술이므로 더 이상 상세히 설명하지 않기로 한다.
그리고 제어 블럭(230)은 비교 블럭(220)으로부터의 MSB 비교 신호에 따라 크로싱을 검출하여 MSB 전압 발생 제어 신호를 MSB 전압 발생 블럭(210)으로 출력하기 위한 크로싱 검출기(231, Crossing Detector), 및 크로싱 검출기(231)로부터의 크로싱 검출 결과에 따라 MSB 전압 크기 제어 신호를 MSB 전압 발생 블럭(210)으로 출력하기 위한 MSB 전압 크기 제어기(232)를 포함한다. 이때, MSB 전압 크기 제어기(232)는 전술한 바와 같이 크로싱 검출기(231)로부터의 크로싱 검출 결과에 따라 MSB 전압 크기 제어 신호를 발생하는 것이 아니라, 외부의 제어부(도면에 도시되지 않음. 예를 들어, 타이밍 제너레이터)로부터의 제어 신호에 따라 MSB 전압 크기 제어 신호를 MSB 전압 발생 블럭(210)으로 출력하도록 구현할 수도 있다.
또한, 제어 블럭(230)은 크로싱 검출기(231)로부터의 크로싱 검출 결과에 따라 MSB 전압 업데이트 제어 신호를 MSB 전압 발생 블럭(210)으로 출력하기 위한 MSB 전압 업데이트 제어기(233)를 더 포함한다. 이때, MSB 전압 업데이트 제어기(233)는 전술한 바와 같이 크로싱 검출기(231)로부터의 크로싱 검출 결과에 따라 MSB 전압 업데이트 제어 신호를 발생하는 것이 아니라, 외부의 제어부(예를 들어, 타이밍 제너레이터)로부터의 제어 신호에 따라 MSB 전압 업데이트 제어 신호를 MSB 전압 발생 블럭(210)으로 출력하도록 구현할 수도 있다. 여기서, MSB 전압 업데이트 제어기(233)는 성능 향상을 위해 레지쥬 전압 값을 멀티-샘플링 시 MSB 전압 발생 블럭(210)을 통해 MSB 전압 값이 매번 업데이트되도록 할 수 있다.
도 2c는 도 2a 및 도 2b에 도시된 비교 장치 및 그에 따른 아날로그-디지털 변환 장치의 1-로우 아날로그-디지털 변환 구간의 타이밍도이다.
픽셀 신호(VPIX)는 픽셀에서 출력되는 신호로서, 리셋 전압(VRST)과 시그널 전압(VSIG)을 포함한다.
그리고 비교 장치는 픽셀 간의 고유 특성값의 산포를 제거하기 위한 상호상관 이중 샘플링(CDS) 동작을 수행한다. 즉, 비교 장치는 상호상관 이중 샘플링 동작을 통해 ｜VRST-VSIG｜의 값을 획득하고, 이렇게 획득된 값을 픽셀 신호의 값으로 결정한다. 그리고 아날로그-디지털 변환 장치는 상기와 같이 결정된 픽셀 신호의 값을 아날로그-디지털 변환한다. 이러한 상호상관 이중 샘플링(CDS)을 아날로그 상호상관 이중 샘플링(Analog CDS)이라고 한다.
이때, 리셋 전압과 시그널 전압의 값을 커패시터 C1에 순차적으로 샘플링하여 상호상관 이중 샘플링 동작을 수행함에 있어, ｜VRST｜ 값을 샘플링한 후 아날로그-디지털 변환하여 해당 디지털 코드값을 획득하고 ｜VRST-VSIG｜ 값을 샘플링한 후 아날로그-디지털 변환하여 해당 디지털 코드값을 획득하여 디지털 상호상관 이중 샘플링(Digital CDS)을 수행하여 아날로그-디지털 변환 시 발생하는 비교기로 인한 비선형성 영향과 오프셋을 이중으로 제거하여 줌으로써 아날로그-디지털 변환 효율을 상승시킬 수 있다.
이를 도 2b 및 도 2c를 참조하여 좀 더 구체적으로 살펴보면, 픽셀로부터 출력되는 신호가 리셋 전압(VRST)일 때 외부의 제어부(도면에 도시되지 않음. 예를 들어, 타이밍 제너레이터)로부터의 제어 신호에 따라 두 개의 스위치 SWOZ가 온되면 커패시터 C1에 리셋 전압 값이 샘플링되게 된다. 이때, 제 1 입력 전압값 VIN1은 -(VRST-VCO)가 되고 제 2 입력 전압값 VIN2는 VCO가 된다. 여기서, VCO는 비교기의 회로 기인성 오프셋에 해당한다. 이후, 두 개의 스위치 SWOZ가 오프되고 커패시터 C2를 통해 제 2 입력 전압 VIN2의 노드에 램프 신호(VRAMP)가 인가되면 비교기가 제 1 및 제 2 입력 전압 값을 비교하여 비교 신호를 출력한다. 이 비교 신호에 따라 리셋 전압(VRST)에 대한 아날로그-디지털 변환을 수행한다.
이후, 픽셀 신호 중 시그널 전압(VSIG) 값을 커패시터 C1을 통해 비교기 측으로 인가하게 되면 제 1 입력 전압값 VIN1은 VSIG-VRST+VCO가 되고 제 2 입력 전압값 VIN2는 VCO가 된다. 이때, 제 1 및 제 2 입력 전압값 간의 차이는 VSIG-VRST가 되며 이를 통해 아날로그 상호상관 이중 샘플링(Analog CDS) 동작을 구현할 수 있다.
이후, ｜VRST-VSIG｜ 값을 아날로그-디지털 변환하여 해당 코드값을 획득하고 ｜VRST｜의 아날로그-디지털 변환 코드 값을 감산하여 줌으로써 디지털 상호상관 이중 샘플링(Digital CDS) 동작을 구현할 수 있으며, 이를 통해 아날로그-디지털 변환 성능을 향상시킬 수 있다.
도 2d는 도 2a 및 도 2b에 도시된 비교 장치 및 그에 따른 아날로그-디지털 변환 장치의 타이밍을 나타내는 도면으로, 제 1 입력 전압 VIN1과 제 2 입력 전압 VIN2의 신호 변화 형태와 타이밍을 나타내고 있다.
도 2d에 도시된 바와 같이, 아날로그-디지털 변환 구간은 크게 VMSB1, VMSB2,…VMSBn 등에 따라 동작하는 MSB 아날로그-디지털 변환 구간과 VA/D_ LSB 등에 따라 동작하는 LSB 아날로그-디지털 변환 구간으로 나눌 수 있다. 이때, MSB 아날로그-디지털 변환 동작을 수행한 후 LSB 아날로그-디지털 변환 동작을 수행한다. 여기서, VMSBn 신호는 MSB 아날로그-디지털 변환 구간에서 제 1 입력 전압 VIN1과 제 2 입력 전압 VIN2가 크로싱될 때, 즉 비교기의 출력이 래칭(Latching)되어 크로싱 검출기(231)가 동작될 때, 크로싱 검출기(231)로부터 MSB 전압 발생 블럭(210)으로 입력되어 제 1 입력 전압 VIN1의 노드에 MSB 전압이 인가되도록 하는 동작 타이밍을 나타내는 MSB 전압 발생 제어 신호이며, n(n은 자연수)은 MSB 스텝의 개수에 해당하며 곧 MSB 타이밍에 넘버에 해당한다. 즉, n은 VFULL/VMSB이며, VFULL은 풀 레퍼런스 스윙 범위를, VMSB은 MSB 레퍼런스 스윙 범위를 의미한다.
이를 도 2d를 참조하여 좀 더 상세히 살펴보면, 제 1 입력 전압 VIN1은 VMSBn의 동작 타이밍에 따라 순차적으로 VPIX-VMSB1, VPIX-VMSB2,…VPIX-VMSBn의 값을 갖는다. 이때, MSB 아날로그-디지털 변환 구간의 임의의 m번째 타이밍에 비교기에서 제 1 입력 전압 VIN1과 제 2 입력 전압 VIN2가 크로싱되면 크로싱 검출기(231)가 비교기로부터의 MSB 비교 신호를 통해 크로싱이 되었음을 감지하고, 그에 따라 크로싱 검출기(231)가 MSB 전압 발생 블럭(210)으로 MSB 전압 발생 제어 신호를 전달하며, 그에 따라 MSB 전압 발생 블럭(210)의 MSB 전압 제어기(211, 도 3a 및 도 3b 참조)가 m번째 래치(m-1 타이밍에 해당하는 VMSB (m-1) 값)를 홀딩(Holding)하여 VPIX-VMSB (m-1) 값이 제 1 입력 전압 VIN1의 노드에 레지쥬 전압(레지쥬 레인지 이내 전압값)으로 인가되도록 한다.
이때, MSB 아날로그-디지털 변환 구간에서 MSB 비교 신호에 따라 MSB 카운터(241)가 동작하여 제 1 입력 전압 VIN1이 제 2 입력 전압 VIN2를 크로싱하는 타이밍을 카운팅하여 MSB 코드 값을 출력한다. 여기서, MSB 코드 값은 디지털 코드 값으로서, 이전 과정의 값이 이미 저장되어 있을 수 있다. 이는 2-스텝 동작 구현 시 MSB 정보의 왜곡 방지에 유리하며, LSB 변환 과정 중 이미 저장되어 있는 MSB 코드 값으로 계속 일정한 타이밍마다 MSB 정보값에 해당하는 아날로그 전압값을 MSB 전압 발생 블럭(210)을 통해 생성해 주어 리프레쉬(Refresh)할 수 있으므로 이 또한 선형성 향상에 유리하다. 이는 MSB 전압 업데이트 제어기(233) 및 MSB 전압 업데이트기(214)를 추가 구비하고 도 2d의 VMSB -UPDATE 타이밍에 따라 동작하도록 하여 구현할 수 있다.
그리고 제 1 입력 전압 VIN1의 노드에 인가되는 레지쥬 전압은 레지쥬 레인지 이내의 전압값을 가지므로, 레지쥬 레인지 램프 신호 발생 장치(도면에 도시되지 않음)로부터 제 2 입력 전압 VIN2의 노드로 인가되는 레지쥬 레인지의 램프 신호를 이용하여 LSB 아날로그-디지털 변환을 수행할 수 있다. 이때, 도 2d에 도시된 바와 같이 레지쥬 레인지의 램프 신호를 복수 회 동작시켜 레지쥬 전압과의 크로싱 포인트까지를 LSB 카운터(242)를 통해 복수 회 카운팅하여 각각 LSB 카운트 값을 획득할 수 있으며, 이 값이 레지쥬 전압값에 대한 멀티-샘플링(Multi-Sampling)에 해당한다. 그리고 각 LSB 카운트 값은 평균 카운터(243)를 통해 평균화되어 LSB 코드 값으로 후단(예를 들어, 메모리)으로 출력됨으로써, 노이즈-평균화(Noise-Averaging) 효과를 얻을 수 있다. 그리고 MSB 코드 값과 LSB 코드 값을 씨모스 이미지 센서 칩 내부 또는 외부에서 연산하여 픽셀 신호의 아날로그-디지털 변환 값을 획득할 수 있다. 또한, 픽셀 신호는 저조도에서의 노이즈 제거 성능이 중요하므로 저조도 픽셀 신호의 경우 전술한 바와 같이 멀티-샘플링 효과를 획득함으로써, 동작 시간과 소비 전력의 증가 없이 노이즈 제거 성능을 향상시킬 수 있다.
도 3a는 도 2a 및 도 2b에 도시된 MSB 전압 발생 블럭(210)의 상세 구성도이고, 도 3b는 도 3a에 도시된 MSB 전압 발생 블럭(210)의 회로도이다.
도 3a에 도시된 바와 같이, MSB 전압 발생 블럭(210)은 제어 블럭(230)의 MSB 전압 크기 제어기(232)로부터의 MSB 전압 크기 제어 신호에 따라 MSB 전압 크기를 조절하기 위한 MSB 전압 크기 조절기(213), 제어 블럭(230)의 크로싱 검출기(231)로부터의 MSB 전압 발생 제어 신호에 따라 MSB 전압 발생을 제어(즉, m-1 타이밍에 MSB 전압을 래치에 홀딩 등을 제어함)하기 위한 MSB 전압 제어기(211), 및 MSB 전압 크기 조절기(213)에 의해 크기가 조절된 MSB 전압을 MSB 전압 제어기(211)의 제어에 따라 발생하기 위한 MSB 전압 발생기(212)를 포함한다.
이때, MSB 전압 발생 블럭(210)은 MSB 전압 발생기(212)에서 발생되는 MSB 전압을 제어 블럭(230)의 MSB 전압 업데이트 제어기(233)로부터의 MSB 전압 업데이트 제어 신호(VMSB -UPDATE)에 따라 업데이트하기 위한 MSB 전압 업데이트기(214)를 더 포함한다.
이를 도 3b를 참조하여 좀 더 상세히 살펴보면, MSB 전압 크기 조절기(213)는 복수의 스위치(SW)를 이용하여 구현할 수 있으며, 몇 개의 스위치가 온되어 있느냐에 따라 MSB 전압 전압의 크기가 달라지게 된다. 즉, 스위치 SW1과 스위치 SW2와 스위치 SW3가 온되면 MSB 전압 발생기(212)인 커패시터 C1과 커패시터 C2와 커패시터 C3의 3개 커패시터가 동작할 수 있게 되는데, 이는 전원 전압(VDD)과 접지 전압(VSS) 간의 전압 범위를 1/3 단위로 분할하여 MSB 전압이 발생되도록 하겠다는 의미이다. 또한, 스위치 SW1, 스위치 SW2, 스위치 SW3 및 스위치 SW4가 온되면 MSB 전압 발생기(212)인 커패시터 C1과 커패시터 C2, 커패시터 C3, 및 커패시터 C4의 4개 커패시터가 동작할 수 있게 되는데, 이는 전원 전압과 접지 전압 간의 전압 범위를 1/4 단위로 분할하여 MSB 전압이 발생되도록 하겠다는 의미이다. 이때, MSB 전압 제어기(211)는 크로싱 검출기(231)로부터의 MSB 전압 발생 제어 신호를 인가받는 복수의 래치와, 래치의 출력 신호에 따라 전원 전압(VDD)과 접지 전압(VSS)을 스위칭하기 위한 복수의 스위치를 구비하고, 전원 전압과 접지 전압은 외부에서 조절할 수 있으며, 이에 따라 MSB 전압의 크기를 변경할 수 있다. 여기서, 래치(Latch)는 VMSB 신호들에 따라 동작하는 메모리 역할을 하며, MSB 전압 인가 횟수와 동일한 개수가 구비된다. 이처럼, MSB 전압의 크기와 MSB 전압 인가 횟수는 선택적으로 조정할 수 있다.
그리고 MSB 전압 업데이트기(214)는 하나의 스위치(SWUPDATE)를 이용하여 구현할 수 있으며, 스위치(SWUPDATE)가 온됨에 따라 업데이트 전압을 MSB 전압 크기 조절기(213)를 통해 MSB 전압 발생기(212)의 커패시터에 인가하여 챠지를 리셋해주는 역할을 한다. 여기서, 업데이트 전압은 MSB 전압 제어기(211)의 초기 전압이 전원 전압(VDD)이면 전원 전압이 될 수 있고, MSB 전압 제어기(211)의 초기 전압이 접지 전압(VSS)이면 접지 전압이 될 수 있다. 그리고 업데이트 타이밍은 MSB 아날로그-디지털 변환 타이밍 시작전에 수행되거나 MSB 아날로그-디지털 변환 타이밍 시작과 VMSB1 신호의 사이에 수행될 수 있으며, 또는 VMSB -UPDATE 타이밍 시작전에 수행되거나 VMSB-UPDATE 타이밍에 동기화되어 수행될 수 있다.
도 4a는 도 2a에 도시된 비교 장치 및 그에 따른 아날로그-디지털 변환 장치의 다른 실시예 구성도이다.
도 4a에 도시된 바와 같이, 본 발명의 다른 실시예에 따른 비교 장치는, MSB 전압 제어 신호에 따라 MSB 전압을 발생하기 위한 MSB 전압 발생 블럭(410), 픽셀 신호와 "MSB 전압 발생 블럭(410)으로부터의 MSB 전압이 반영된 오프셋 전압"을 비교하여 MSB 비교 신호를 출력하고, 픽셀 신호와 레지쥬 전압을 비교하여 LSB 비교 신호를 출력하기 위한 비교 블럭(420), 및 비교 블럭(420)으로부터의 MSB 비교 신호에 따라 크로싱을 검출하여 MSB 전압 제어 신호(예를 들어, MSB 전압 발생 제어 신호 및 MSB 전압 크기 제어 신호)를 MSB 전압 발생 블럭(410)으로 출력하기 위한 제어 블럭(430)을 포함한다.
한편, 본 발명의 다른 실시예에 따른 아날로그-디지털 변환 장치는, 전술한 MSB 전압 발생 블럭(410), 비교 블럭(420), 및 제어 블럭(430) 외에, 비교 블럭(420)으로부터의 MSB 비교 신호에 따라 MSB 카운팅을 수행하고, 비교 블럭(420)으로부터의 LSB 비교 신호에 따라 LSB 카운팅을 수행하여 평균화하기 위한 카운팅 블럭(440)을 더 포함한다.
여기서, 카운팅 블럭(440)은, 비교 블럭(420)으로부터의 MSB 비교 신호에 따라 MSB 카운팅을 수행하여 MSB 코드를 출력하기 위한 MSB 카운터(441), 비교 블럭(420)으로부터의 복수 회의 LSB 비교 신호에 따라 LSB 카운팅을 복수 회 수행하기 위한 LSB 카운터(442), 및 LSB 카운터(442)로부터의 LSB 코드들을 평균화하여 출력하기 위한 평균 카운터(443)를 포함한다.
한편, 비교 블럭(420)은 1-로우 아날로그-디지털 변환 구간 동안, 초기에 픽셀 신호와 "MSB 전압 발생 블럭(410)으로부터의 MSB 전압이 반영된 오프셋 전압"을 비교하여 MSB 비교 신호를 출력하고, 이후에 픽셀 신호와 레지쥬 전압을 비교하여 LSB 비교 신호를 출력하는 과정을 복수 회 반복 수행함으로써, 멀티-샘플링 효과를 획득할 수 있다. 여기서, 비교 블럭(420)은 초기 과정 이후에 램프 신호와 MSB 전압 발생 블럭(410)으로부터의 MSB 전압간의 차이 값을 제 2 입력 전압 VIN2의 노드에 레지쥬 전압으로 인가한다. 그리고 비교 블럭(420)은 도 4a에 도시된 바와 같이 1단으로 구성할 수 있을 뿐만 아니라 2단 또는 3단 등과 같이 복수 단으로 구성할 수도 있다.
그리고 제어 블럭(430)은 비교 블럭(420)으로부터의 MSB 비교 신호에 따라 크로싱을 검출하여 MSB 전압 발생 제어 신호를 MSB 전압 발생 블럭(410)으로 출력하기 위한 크로싱 검출기(431), 및 크로싱 검출기(431)로부터의 크로싱 검출 결과에 따라 MSB 전압 크기 제어 신호를 MSB 전압 발생 블럭(410)으로 출력하기 위한 MSB 전압 크기 제어기(432)를 포함한다. 이때, MSB 전압 크기 제어기(432)는 전술한 바와 같이 크로싱 검출기(431)로부터의 크로싱 검출 결과에 따라 MSB 전압 크기 제어 신호를 발생하는 것이 아니라, 외부의 제어부(도면에 도시되지 않음. 예를 들어, 타이밍 제너레이터)로부터의 제어 신호에 따라 MSB 전압 크기 제어 신호를 MSB 전압 발생 블럭(410)으로 출력하도록 구현할 수도 있다.
또한, 제어 블럭(430)은 크로싱 검출기(431)로부터의 크로싱 검출 결과에 따라 MSB 전압 업데이트 제어 신호를 MSB 전압 발생 블럭(410)으로 출력하기 위한 MSB 전압 업데이트 제어기(433)를 더 포함한다. 이때, MSB 전압 업데이트 제어기(433)는 전술한 바와 같이 크로싱 검출기(431)로부터의 크로싱 검출 결과에 따라 MSB 전압 업데이트 제어 신호를 발생하는 것이 아니라, 외부의 제어부(예를 들어, 타이밍 제너레이터)로부터의 제어 신호에 따라 MSB 전압 업데이트 제어 신호를 MSB 전압 발생 블럭(410)으로 출력하도록 구현할 수도 있다.
그리고 MSB 전압 발생 블럭(410)은 전술한 도 3a 및 도 3의 MSB 전압 발생 블럭(210)과 같이 구현할 수 있으며, 다만 MSB 전압이 제 2 입력 전압 VIN2의 노드로 인가되는 점이 다르다.
도 4b는 도 4a에 도시된 비교 장치 및 그에 따른 아날로그-디지털 변환 장치의 타이밍을 나타내는 도면으로, 제 1 입력 전압 VIN1과 제 2 입력 전압 VIN2의 신호 변화 형태와 타이밍을 나타내고 있다.
도 4b와 도 2d 간의 차이점은 램프 신호(VRAMP)와 동일한 제 2 입력 전압 VIN2의 입력 파형이 MSB 전압 발생 블럭(410)으로부터의 MSB 전압에 의한 영향을 받는다는 점이며, 이때 제 1 입력 전압 VIN1은 변화 없이 동일하다.
그 외의 다른 실시예에 대한 구체적인 구성 및 동작은 전술한 일 실시예를 통하여 용이하게 구현할 수 있으므로 더 이상 상세히 설명하지 않기로 한다.
한편, 입력단에 커패시터를 추가적으로 구비함으로 인하여 약간의 게인 에러(Gain Error)가 발생할 수 있으나, 이러한 게인 에러는 리던던시(Redandancy)를 추가하는 방식(미스 매칭값을 미리 오프셋 값으로 설정하여 동작시킨 후에 제거하는 방식으로, 비교기의 전단 또는 후단에 오프셋 값을 설정할 수 있음)으로 해결할 수 있다.
또는, 추가된 커패시터와 같은 크기의 더미 커패시터를 커패시터가 추가되지 않은 다른 입력단에 추가하여 주는 방식으로 게인 에러를 감소시킬 수 있다.
도 5는 본 발명의 실시예에 따른 씨모스 이미지 센서의 구성도이다.
도 5에 도시된 바와 같이, 본 발명의 실시예에 따른 씨모스 이미지 센서는, 입사광에 상응하는 픽셀 신호를 출력하기 위한 픽셀 어레이(10)와, 제어부(80)의 제어에 따라 픽셀 어레이(10) 내의 픽셀을 로우 라인별로 각각 선택하여 그 동작을 제어하기 위한 로우 디코더(20)와, 제어부(80)의 제어에 따라 레지쥬 레인지의 램프 신호를 발생하기 위한 램프 신호 발생 장치(30)와, 램프 신호 발생 장치(30)로부터 인가되는 레지쥬 레인지 램프 신호의 값과 픽셀 어레이(10)로부터 출력되는 각 픽셀 신호의 값을 제어부(80)의 제어에 따라 비교하기 위한 비교부(40)와, 비교부(40)로부터의 각 출력 신호에 따라 제어부(80)로부터의 클럭을 카운팅하기 위한 카운팅부(50)와, 제어부(80)의 제어에 따라 카운팅부(50)로부터의 카운팅 정보를 각각 저장하기 위한 메모리부(60)와, 로우 디코더(20)와 램프 신호 발생 장치(30)와 비교부(40)와 카운팅부(50)와 메모리부(60)와 컬럼 리드아웃 회로(70)의 동작을 제어하기 위한 제어부(80), 및 메모리부(60)의 데이터를 제어부(80)의 제어에 따라 순차적으로 픽셀 데이터(PXDATA)로 출력하기 위한 컬럼 리드아웃 회로(70)를 포함한다. 여기서, 비교부(40)는 각 컬럼별로 본 발명의 실시예에 따른 비교 장치(42)를 구비하고, 카운팅부(50)는 각 컬럼별로 본 발명의 실시예에 따른 카운팅 블럭(52)을 구비한다.
이상과 같이 본 발명은 비록 한정된 실시 예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시 예에 한정되는 것은 아니며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 치환, 변형 및 변경이 가능하다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
210 : MSB 전압 발생 블럭 220 : 비교 블럭
230 : 제어 블럭 240 : 카운팅 블럭

Claims (20)

  1. MSB(Most Significant Bit) 전압 제어 신호에 따라 MSB 전압을 발생하기 위한 MSB 전압 발생 블럭;
    제 1 입력 단자 신호와 "상기 MSB 전압 발생 블럭으로부터의 MSB 전압이 반영된 제 2 입력 단자 신호"를 비교하여 MSB 비교 신호를 출력하고, 제 1 입력 단자 신호와 레지쥬 전압을 비교하여 LSB 비교 신호를 출력하기 위한 비교 블럭; 및
    상기 비교 블럭으로부터의 MSB 비교 신호에 따라 크로싱을 검출하여 MSB 전압 제어 신호를 상기 MSB 전압 발생 블럭으로 출력하기 위한 제어 블럭
    을 포함하되,
    상기 비교 블럭은,
    1-로우 아날로그-디지털 변환 구간 동안, 초기에 제 1 입력 단자 신호와 "상기 MSB 전압 발생 블럭으로부터의 MSB 전압이 반영된 제 2 입력 단자 신호"를 비교하여 MSB 비교 신호를 출력하고, 이후에 레지쥬 레인지의 제 1 입력 단자 신호와 레지쥬 전압을 비교하여 LSB 비교 신호를 출력하는 과정을 복수 회 반복 수행하는, 비교 장치.
  2. 삭제
  3. 제 1항에 있어서,
    상기 제어 블럭은,
    상기 비교 블럭으로부터의 MSB 비교 신호에 따라 크로싱을 검출하여 MSB 전압 발생 제어 신호를 상기 MSB 전압 발생 블럭으로 출력하기 위한 크로싱 검출기; 및
    상기 크로싱 검출기로부터의 크로싱 검출 결과나 외부의 제어부로부터의 제어 신호에 따라 MSB 전압 크기 제어 신호를 상기 MSB 전압 발생 블럭으로 출력하기 위한 MSB 전압 크기 제어기
    를 포함하는 비교 장치.
  4. 제 3항에 있어서,
    상기 제어 블럭은,
    상기 MSB 전압 발생 블럭으로 MSB 전압 업데이트 제어 신호를 출력하기 위한 MSB 전압 업데이트 제어기
    를 더 포함하는 비교 장치.
  5. 제 1항에 있어서,
    상기 MSB 전압 발생 블럭은,
    상기 제어 블럭으로부터의 MSB 전압 크기 제어 신호에 따라 MSB 전압 크기를 조절하기 위한 MSB 전압 크기 조절기;
    상기 제어 블럭으로부터의 MSB 전압 발생 제어 신호에 따라 MSB 전압 발생을 제어하기 위한 MSB 전압 제어기; 및
    상기 MSB 전압 크기 조절기에 의해 크기가 조절된 MSB 전압을 상기 MSB 전압 제어기의 제어에 따라 발생하기 위한 MSB 전압 발생기
    를 포함하는 비교 장치.
  6. 제 5항에 있어서,
    상기 MSB 전압 발생 블럭은,
    상기 MSB 전압 발생기에서 발생되는 MSB 전압을 상기 제어 블럭으로부터의 MSB 전압 업데이트 제어 신호에 따라 업데이트하기 위한 MSB 전압 업데이트기
    를 더 포함하는 비교 장치.
  7. 제 1항에 있어서,
    상기 제 1 입력 단자 신호는 픽셀 신호이고, 상기 제 2 입력 단자 신호는 오프셋 전압인, 비교 장치.
  8. 제 1항에 있어서,
    상기 제 1 입력 단자 신호는 오프셋 전압이나 램프 신호이고, 상기 제 2 입력 단자 신호는 픽셀 신호인, 비교 장치.
  9. MSB 전압 제어 신호에 따라 MSB 전압을 발생하기 위한 MSB 전압 발생 블럭;
    제 1 입력 단자 신호와 "상기 MSB 전압 발생 블럭으로부터의 MSB 전압이 반영된 제 2 입력 단자 신호"를 비교하여 MSB 비교 신호를 출력하고, 제 1 입력 단자 신호와 레지쥬 전압을 비교하여 LSB 비교 신호를 출력하기 위한 비교 블럭;
    상기 비교 블럭으로부터의 MSB 비교 신호에 따라 크로싱을 검출하여 MSB 전압 제어 신호를 상기 MSB 전압 발생 블럭으로 출력하기 위한 제어 블럭; 및
    상기 비교 블럭으로부터의 MSB 비교 신호에 따라 MSB 카운팅을 수행하고, 상기 비교 블럭으로부터의 LSB 비교 신호에 따라 LSB 카운팅을 수행하여 평균화하기 위한 카운팅 블럭
    을 포함하는 아날로그-디지털 변환 장치.
  10. 제 9항에 있어서,
    상기 비교 블럭은,
    1-로우 아날로그-디지털 변환 구간 동안, 초기에 제 1 입력 단자 신호와 "상기 MSB 전압 발생 블럭으로부터의 MSB 전압이 반영된 제 2 입력 단자 신호"를 비교하여 MSB 비교 신호를 출력하고, 이후에 레지쥬 레인지의 제 1 입력 단자 신호와 레지쥬 전압을 비교하여 LSB 비교 신호를 출력하는 과정을 복수 회 반복 수행하는, 아날로그-디지털 변환 장치.
  11. 제 9항에 있어서,
    상기 제어 블럭은,
    상기 비교 블럭으로부터의 MSB 비교 신호에 따라 크로싱을 검출하여 MSB 전압 발생 제어 신호를 상기 MSB 전압 발생 블럭으로 출력하기 위한 크로싱 검출기; 및
    상기 크로싱 검출기로부터의 크로싱 검출 결과나 외부의 제어부로부터의 제어 신호에 따라 MSB 전압 크기 제어 신호를 상기 MSB 전압 발생 블럭으로 출력하기 위한 MSB 전압 크기 제어기
    를 포함하는 아날로그-디지털 변환 장치.
  12. 제 11항에 있어서,
    상기 제어 블럭은,
    상기 MSB 전압 발생 블럭으로 MSB 전압 업데이트 제어 신호를 출력하기 위한 MSB 전압 업데이트 제어기
    를 더 포함하는 아날로그-디지털 변환 장치.
  13. 제 9항에 있어서,
    상기 MSB 전압 발생 블럭은,
    상기 제어 블럭으로부터의 MSB 전압 크기 제어 신호에 따라 MSB 전압 크기를 조절하기 위한 MSB 전압 크기 조절기;
    상기 제어 블럭으로부터의 MSB 전압 발생 제어 신호에 따라 MSB 전압 발생을 제어하기 위한 MSB 전압 제어기; 및
    상기 MSB 전압 크기 조절기에 의해 크기가 조절된 MSB 전압을 상기 MSB 전압 제어기의 제어에 따라 발생하기 위한 MSB 전압 발생기
    를 포함하는 아날로그-디지털 변환 장치.
  14. 제 13항에 있어서,
    상기 MSB 전압 발생 블럭은,
    상기 MSB 전압 발생기에서 발생되는 MSB 전압을 상기 제어 블럭으로부터의 MSB 전압 업데이트 제어 신호에 따라 업데이트하기 위한 MSB 전압 업데이트기
    를 더 포함하는 아날로그-디지털 변환 장치.
  15. 제 9항에 있어서,
    상기 제 1 입력 단자 신호는 픽셀 신호이고, 상기 제 2 입력 단자 신호는 오프셋 전압인, 아날로그-디지털 변환 장치.
  16. 제 9항에 있어서,
    상기 제 1 입력 단자 신호는 오프셋 전압이나 램프 신호이고, 상기 제 2 입력 단자 신호는 픽셀 신호인, 아날로그-디지털 변환 장치.
  17. 입사광에 상응하는 픽셀 신호를 출력하기 위한 픽셀 어레이;
    상기 픽셀 어레이 내의 픽셀을 로우 라인별로 선택하여 제어하기 위한 로우 디코더;
    레지쥬 레인지의 램프 신호를 발생하기 위한 램프 신호 발생 장치;
    MSB 전압 제어 신호에 따라 MSB 전압을 발생하기 위한 MSB 전압 발생 블럭;
    오프셋 전압과 "상기 MSB 전압 발생 블럭으로부터의 MSB 전압이 반영된 픽셀 신호"를 비교하여 MSB 비교 신호를 출력하고, 상기 램프 신호 발생 장치로부터의 레지쥬 레인지 램프 신호와 레지쥬 전압을 비교하여 LSB 비교 신호를 출력하기 위한 비교 블럭;
    상기 비교 블럭으로부터의 MSB 비교 신호에 따라 크로싱을 검출하여 MSB 전압 제어 신호를 상기 MSB 전압 발생 블럭으로 출력하기 위한 제어 블럭;
    상기 비교 블럭으로부터의 MSB 비교 신호에 따라 MSB 카운팅을 수행하고, 상기 비교 블럭으로부터의 LSB 비교 신호에 따라 LSB 카운팅을 수행하여 평균화하기 위한 카운팅 블럭;
    상기 카운팅 블럭으로부터의 카운팅 정보를 저장하기 위한 메모리;
    상기 로우 디코더와 상기 램프 신호 발생 장치와 상기 비교 블럭과 상기 카운팅 블럭과 상기 메모리와 컬럼 리드아웃 회로의 동작을 제어하기 위한 제어부; 및
    상기 메모리의 데이터를 상기 제어부의 제어에 따라 출력하기 위한 상기 컬럼 리드아웃 회로
    를 포함하는 씨모스 이미지 센서.
  18. 제 17항에 있어서,
    상기 비교 블럭은,
    1-로우 아날로그-디지털 변환 구간 동안, 초기에 오프셋 전압과 "상기 MSB 전압 발생 블럭으로부터의 MSB 전압이 반영된 픽셀 신호"를 비교하여 MSB 비교 신호를 출력하고, 이후에 레지쥬 레인지의 램프 신호와 레지쥬 전압을 비교하여 LSB 비교 신호를 출력하는 과정을 복수 회 반복 수행하는, 씨모스 이미지 센서.
  19. 입사광에 상응하는 픽셀 신호를 출력하기 위한 픽셀 어레이;
    상기 픽셀 어레이 내의 픽셀을 로우 라인별로 선택하여 제어하기 위한 로우 디코더;
    레지쥬 레인지의 램프 신호를 발생하기 위한 램프 신호 발생 장치;
    MSB 전압 제어 신호에 따라 MSB 전압을 발생하기 위한 MSB 전압 발생 블럭;
    픽셀 신호와 "상기 MSB 전압 발생 블럭으로부터의 MSB 전압이 반영된 오프셋 전압"을 비교하여 MSB 비교 신호를 출력하고, 픽셀 신호와 레지쥬 전압을 비교하여 LSB 비교 신호를 출력하기 위한 비교 블럭;
    상기 비교 블럭으로부터의 MSB 비교 신호에 따라 크로싱을 검출하여 MSB 전압 제어 신호를 상기 MSB 전압 발생 블럭으로 출력하기 위한 제어 블럭;
    상기 비교 블럭으로부터의 MSB 비교 신호에 따라 MSB 카운팅을 수행하고, 상기 비교 블럭으로부터의 LSB 비교 신호에 따라 LSB 카운팅을 수행하여 평균화하기 위한 카운팅 블럭;
    상기 카운팅 블럭으로부터의 카운팅 정보를 저장하기 위한 메모리;
    상기 로우 디코더와 상기 램프 신호 발생 장치와 상기 비교 블럭과 상기 카운팅 블럭과 상기 메모리와 컬럼 리드아웃 회로의 동작을 제어하기 위한 제어부; 및
    상기 메모리의 데이터를 상기 제어부의 제어에 따라 출력하기 위한 상기 컬럼 리드아웃 회로
    를 포함하는 씨모스 이미지 센서.
  20. 제 19항에 있어서,
    상기 비교 블럭은,
    1-로우 아날로그-디지털 변환 구간 동안, 초기에 픽셀 신호와 "상기 MSB 전압 발생 블럭으로부터의 MSB 전압이 반영된 오프셋 전압"을 비교하여 MSB 비교 신호를 출력하고, 이후에 픽셀 신호와 레지쥬 전압을 비교하여 LSB 비교 신호를 출력하는 과정을 복수 회 반복 수행하는, 씨모스 이미지 센서.
KR1020170154039A 2017-11-17 2017-11-17 저잡음 싱글-슬롭 비교 장치 및 그에 따른 아날로그-디지털 변환 장치와 씨모스 이미지 센서 KR102431230B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020170154039A KR102431230B1 (ko) 2017-11-17 2017-11-17 저잡음 싱글-슬롭 비교 장치 및 그에 따른 아날로그-디지털 변환 장치와 씨모스 이미지 센서
CN201811168044.XA CN109803101B (zh) 2017-11-17 2018-10-08 低噪单斜比较装置、模数转换装置和包括其的cmos图像传感器
US16/177,944 US10498992B2 (en) 2017-11-17 2018-11-01 Single-slope comparison device with low-noise, and analog-to-digital conversion device and CMOS image sensor including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170154039A KR102431230B1 (ko) 2017-11-17 2017-11-17 저잡음 싱글-슬롭 비교 장치 및 그에 따른 아날로그-디지털 변환 장치와 씨모스 이미지 센서

Publications (2)

Publication Number Publication Date
KR20190056760A KR20190056760A (ko) 2019-05-27
KR102431230B1 true KR102431230B1 (ko) 2022-08-10

Family

ID=66533546

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170154039A KR102431230B1 (ko) 2017-11-17 2017-11-17 저잡음 싱글-슬롭 비교 장치 및 그에 따른 아날로그-디지털 변환 장치와 씨모스 이미지 센서

Country Status (3)

Country Link
US (1) US10498992B2 (ko)
KR (1) KR102431230B1 (ko)
CN (1) CN109803101B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021077329A1 (en) * 2019-10-23 2021-04-29 Huawei Technologies Co., Ltd. Adaptive correlated multi sampling with input signal level shifting
KR102409074B1 (ko) * 2020-12-17 2022-06-15 동국대학교 산학협력단 저전력 아날로그-디지털 컨버터용 비교기
CN117044112A (zh) * 2021-03-31 2023-11-10 华为技术有限公司 单斜率模数转换器、相关图像传感器和方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080019376A (ko) 2006-08-28 2008-03-04 삼성전자주식회사 멀티 샘플링 평균을 이용한 ｃｄｓ방법과 그 장치
US7589658B2 (en) * 2008-02-05 2009-09-15 Freescale Semiconductor, Inc. Analog-to-digital converter with variable gain and method thereof
KR101705045B1 (ko) * 2010-11-09 2017-02-10 삼성전자주식회사 아날로그 투 디지털 컨버터, 이를 포함하는 이미지 센서 및 아날로그 투 디지털 변환 방법
KR101926605B1 (ko) 2012-02-27 2018-12-07 삼성전자 주식회사 멀티 입력채널을 가지는 샘플 앤 홀드 회로 및 이를 이용한 아날로그 디지털 변환기
KR20140011135A (ko) * 2012-07-17 2014-01-28 한국전자통신연구원 오프셋 전압 보정 장치 및 방법과 이를 포함한 연속 시간 델타 시그마 변조 장치
KR102075093B1 (ko) * 2013-08-14 2020-03-03 삼성전자주식회사 이미지 센서, 아날로그-디지털 컨버터 및 아날로그-디지털 변환 방법
US9148166B2 (en) * 2013-12-31 2015-09-29 Texas Instruments Incorporated Adding predefined offset to coarse ADC residue output to SAR
JP6478488B2 (ja) * 2014-06-18 2019-03-06 キヤノン株式会社 Ａｄ変換装置及び固体撮像装置
EP3101812B1 (en) * 2015-06-05 2022-10-26 Cmosis Bvba In-pixel differential transconductance amplifier for adc and image sensor architecture
KR102456577B1 (ko) * 2015-12-30 2022-10-20 에스케이하이닉스 주식회사 램프 신호 발생 장치 및 그를 이용한 씨모스 이미지 센서
KR102477992B1 (ko) * 2016-03-25 2022-12-16 에스케이하이닉스 주식회사 픽셀 출력 레벨 제어 장치 및 그를 이용한 씨모스 이미지 센서

Also Published As

Publication number Publication date
US10498992B2 (en) 2019-12-03
CN109803101B (zh) 2021-08-10
US20190158772A1 (en) 2019-05-23
CN109803101A (zh) 2019-05-24
KR20190056760A (ko) 2019-05-27

Similar Documents

Publication Publication Date Title
KR102469080B1 (ko) 비교 장치 및 그에 따른 씨모스 이미지 센서
US9667899B2 (en) Analog-digital converting device and method having a successive approximation register analog-digital converting circuit and a single-slop analog-digital converting circuit, and image sensor including the same
US8390486B2 (en) Automatic offset adjustment for digital calibration of column parallel single-slope ADCs for image sensors
CN109698918B (zh) 单斜率比较装置及包括其的模数转换装置和cmos图像传感器
KR101181310B1 (ko) 램프 신호 발생기 및 이미지 센서
US10411724B2 (en) Two-step single-slope comparator with high linearity and CMOS image sensor including the same
US10574919B2 (en) High-speed and low-power analog-to-digital converter and CMOS image sensor using the same
US9848154B2 (en) Comparator with correlated double sampling scheme and operating method thereof
US10097781B2 (en) Analog-to-digital converter and operating method thereof
WO2009099003A1 (ja) Ａ／ｄ変換回路及び固体撮像装置
KR102431230B1 (ko) 저잡음 싱글-슬롭 비교 장치 및 그에 따른 아날로그-디지털 변환 장치와 씨모스 이미지 센서
CN114503545B (zh) 双斜坡像素读出
US20170237928A1 (en) Time detection circuit, ad conversion circuit, and solid-state imaging device
US8614756B2 (en) AD converting circuit, photoelectric converting apparatus, image pickup system, and driving method for AD converting circuit
KR102546191B1 (ko) 아날로그-디지털 변환 장치 및 그 동작 방법과 그를 이용한 씨모스 이미지 센서
KR101695275B1 (ko) 아날로그-디지털 변환 장치, 이를 포함하는 이미지 센싱 장치 및 방법
JP2009218964A (ja) アナログデジタル変換回路およびそれを搭載した撮像装置
KR102617441B1 (ko) 아날로그-디지털 변환 장치 및 그 동작 방법
KR102514432B1 (ko) 비교 장치 및 그 동작 방법과 그를 이용한 씨모스 이미지 센서
US10154218B2 (en) Encoding circuit, ad conversion circuit, imaging device, and imaging system including a delay circuits having opposite polarity output terminals
KR102336896B1 (ko) 아날로그-디지털 변환 장치 및 이를 포함하는 이미지 센싱 장치 및 방법
US20210119639A1 (en) Analog-to-digital converter including delay circuit and compensator, image sensor including the analog-to-digital converter, and method of operating the same
JP2007306348A (ja) 固体撮像装置
KR20190106516A (ko) 고해상도 및 저잡음의 싱글-슬롭 비교 장치 및 그에 따른 씨모스 이미지 센서
KR102553395B1 (ko) Ts-ss 아날로그-디지털 변환 장치 및 이를 포함하는 이미지 센싱 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right