CN117044112A - 单斜率模数转换器、相关图像传感器和方法 - Google Patents

单斜率模数转换器、相关图像传感器和方法 Download PDF

Info

Publication number
CN117044112A
CN117044112A CN202180095601.3A CN202180095601A CN117044112A CN 117044112 A CN117044112 A CN 117044112A CN 202180095601 A CN202180095601 A CN 202180095601A CN 117044112 A CN117044112 A CN 117044112A
Authority
CN
China
Prior art keywords
ramp
signal
comparator
ramp waveform
adc
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180095601.3A
Other languages
English (en)
Inventor
石井隆雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Publication of CN117044112A publication Critical patent/CN117044112A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/56—Input signal compared with linear ramp
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0675—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy
    • H03M1/0697—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy in time, e.g. using additional comparison cycles
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/129—Means for adapting the input signal to the range the converter can handle, e.g. limiting, pre-scaling ; Out-of-range indication
    • H03M1/1295—Clamping, i.e. adjusting the DC level of the input signal to a predetermined value

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

实施例提供了一种模数转换器(analog‑to‑digital converter，ADC)，其可以通过多采样来降低噪声，而不需要额外的存储空间。ADC可以包括比较器、计数器和控制电路。所述比较器包括信号输入和斜坡输入，所述比较器用于：比较馈送到所述信号输入的模拟输入信号和馈送到所述斜坡输入的参考信号，以及在所述参考信号达到所述模拟输入信号时，提供比较器输出。所述参考信号包括一个或多个第一斜坡波形和在所述一个或多个第一斜坡波形之后形成的第二斜坡波形。所述第二斜坡波形的振幅对应于通过ADC的模数转换的全刻度范围，并且大于所述一个或多个第一斜坡波形的振幅。所述计数器用于：从所述参考信号的每个斜坡波形的开始计数参考时钟的周期，直到所述比较器输出指示所述斜坡波形的斜坡信号电平达到所述模拟输入信号的电平，以及累加针对包括在所述参考信号中的所述斜坡波形的计数值。所述控制电路用于在所述第二斜坡波形期间设置待使用的计数器的计数步长。从所述累加计数值中减去针对所述比较器没有提供比较器输出期间的所述第一斜坡波形中的第一斜坡波形的全计数值。

Description

单斜率模数转换器、相关图像传感器和方法
技术领域
本申请实施例一般涉及模数转换器(analog-to-digital converter，ADC)，更具体地涉及单斜率ADC、相关图像传感器和方法。
背景技术
CMOS图像传感器和CCD图像传感器等图像传感器应用于数字静物相机、数字摄像机等各种应用。图像传感器通常包括对应于图像的像素的传感器元件阵列。每个传感器元件接收光并输出与光的强度相对应的电信号。CMOS和CCD产生的电信号通过模数转换器(analog-to-digital converter，ADC)转换为数字值。
虽然可以为每个像素提供ADC，但典型的读出方案将来自传感器元件的信号从阵列中取出，然后在阵列外部进行模数转换。可以进行垂直扫描以顺序地选择像素行，并且可以将与所选择行中的各列相对应的传感器元件的信号引导到阵列的底部。可以进行水平扫描以顺序地选择对应于各列的信号，并且对这些信号进行模数转换并将其读取为数字值。或者，在所谓的列并行读出方案中，为阵列的每列提供ADC，并且通过水平扫描顺序地输出各列的ADC的输出。在下文中，描述可以基于图像传感器的列并行读出方案，但实施例不限于此。
图1示出了列并行图像传感器100的读出电路。像素阵列110包括传感器元件的像素。垂直扫描仪120顺序地选择阵列的行。将来自与阵列的每行中的各列相对应的传感器元件的与光强度相对应的模拟信号引导到采样和保持电路130，并在列并行模数转换单元140中将模拟信号并行转换为数字值，然后将数字值存储在列存储器150中。通过水平扫描仪160顺序地选择对应于各列的数字值用于输出。
ADC的基本形式是单斜率ADC，使用比较器比较模拟输入信号值和斜坡信号，并确定斜坡信号与输入信号的电平交叉的交叉点。输入模拟信号越大，斜坡信号与模拟输入信号电平交叉所需的时间就越长(时钟周期更长)。
众所周知，CMOS图像传感器和CCD图像传感器等图像传感器对噪声很敏感，因为大多数图像传感器涉及微伏量级的极低电压。因此，降噪技术的发展仍然是一个热门话题。
发明内容
本公开的实施例提供了一种模数转换器(analog-to-digital converter，ADC)，其可以通过多采样来降低噪声，而不需要额外的存储空间。本公开的实施例在部分相关多采样的情况中找到了具体用途，但实施例的应用并不限于此。
本公开的第一方面提供了一种模数转换器(analog-to-digital converter，ADC)，包括比较器、计数器和控制电路。比较器包括信号输入和斜坡输入，比较器用于：比较馈送到信号输入的模拟输入信号和馈送到斜坡输入的参考信号，以及在参考信号达到模拟输入信号时，提供比较器输出。参考信号包括一个或多个第一斜坡波形和在一个或多个第一斜坡波形之后形成的第二斜坡波形。第二斜坡波形的振幅对应于通过ADC的模数转换的全刻度范围，并且大于一个或多个第一斜坡波形的振幅。计数器用于：从参考信号的每个斜坡波形的开始计数参考时钟的周期，直到比较器输出指示斜坡波形的斜坡信号电平达到模拟输入信号的电平，并累加针对包括在参考信号中的斜坡波形的计数值。控制电路用于在第二斜坡波形期间设置待使用的计数器的计数步长。从累加计数值中减去针对比较器没有提供比较器输出期间的第一斜坡波形中的第一斜坡波形的全计数值，其中针对第一斜坡波形的全计数值是在第一斜坡波形期间参考时钟的周期数。
通过使用包括多个斜坡波形的参考信号且多个斜坡波形包括第二斜坡波形和一个或多个第一斜坡波形，可以通过多采样来降低噪声。通过使用振幅小于全刻度范围的第一斜坡波形，ADC所需的时间比所有斜坡波形振幅等于全刻度范围的ADC要短。通过累加针对斜坡波形的计数值，可以避免对额外存储的需要。通过设置针对第二斜坡波形的合适的计数步长，并减去针对比较器没有提供比较器输出期间的第一斜坡波形的全计数值，即使模拟输入信号大于第一斜坡波形的振幅(换句话说，即使使用振幅较小的第一斜坡波形采样不能提供正确的计数值)，也可以获得正确的A/D转换结果。
根据第一方面的第一种可能的实现方式，参考信号还包括在复位时段期间馈送到斜坡输入的多个复位时段斜坡波形，其中，复位时段是将已知复位电压馈送到信号输入的时段。在信号A/D转换时段期间，将多个斜坡波形馈送到斜坡输入，其中，信号A/D转换时段是复位时段之后的时段，在复位时段期间，将模拟输入信号馈送到信号输入。复位时段斜坡波形的数量与在信号A/D转换时段期间的多个斜坡波形的数量相同。
因此，本公开的ADC可以在相关多采样的情况中使用。
根据基于第一方面的第一种可能的实现方式的第一方面的第二种可能的实现方式，计数器用于：通过在复位时段内递减计数值来累加参考时钟的周期数，以及通过在信号A/D转换时段期间内递增计数值来累加参考时钟的周期数。
因此，通过简单地累加计数来实现在复位时段期间从信号A/D转换时段期间的计数值中减去计数值。不需要将在复位时段期间获得的第一计数值存储在存储器中，在信号A/D转换时段期间获得的第二计数值存储在存储器中，然后从第二计数值中减去第一计数值。
根据基于第一方面和第一方面的第一种或第二种可能的实现方式中的任一种的第一方面的第三种可能的实现方式，ADC还包括用于接收参考时钟的边缘检测器，其中，边缘检测器用于：从参考信号的每个斜坡波形的开始向计数器提供参考时钟，直到比较器输出指示斜坡波形的斜坡信号电平达到模拟输入信号的电平，以及当比较器输出指示斜坡波形的斜坡信号电平达到模拟输入信号的电平时，停止向计数器提供参考时钟。
这允许选择通过计数器计数的脉冲。
根据基于第一方面的第三种可能的实现方式的第一方面的第四种可能的实现方式，当断言了指定参考信号的每个斜坡波形的间隔的使能信号且比较器没有提供比较器输出时，边缘检测器提供用于计数的参考时钟。
这提供了用于实现边缘检测器功能的特定结构。
根据基于第一方面和第一方面的第一至第四种可能的实现方式中任一种的第一方面的第五种可能的实现方式，控制电路用于根据比较器没有提供比较器输出期间的第一斜坡波形中的第一斜坡波形的数量，在第二斜坡波形期间设置计数器的计数步长。
这提供了用于实现设置计数步长的功能的特定的结构。这是为了补偿失败的采样(即，在比较器没有提供比较器输出期间的第一斜坡波形期间进行采样)。
根据基于第一方面和第一方面的第一至第四种可能的实现方式中的任一种的第一方面的第六种可能的实现方式，控制电路用于：如果比较器在第一斜坡波形期间没有提供比较器输出，则针对每个第一斜坡波形，将计数器的计数步长增加1。
这提供了另一种用于实现设置计数步长的功能的特定的结构。这是为了补偿失败的采样(即，在比较器没有提供比较器输出期间的第一斜坡波形期间进行采样)。
根据基于第一方面和第一方面的第一至第六种可能的实现方式中的任一种的第一方面的第七种可能的实现方式，从累加计数值中减去针对比较器没有提供比较器输出期间的第一斜坡波形中的第一斜坡波形的全计数值，在计数器内进行。
这提供了在计数器内减去针对第一斜坡波形的全计数值的功能。
根据基于第一方面和第一方面的第一至第六种可能的实现方式中的任一种的第一方面的第八种可能的实现方式，从累加计数值中减去针对比较器没有提供比较器输出期间的第一斜坡波形中的第一斜坡波形的全计数值，在ADC的输出上进行。
这提供了在ADC外部减去针对第一斜坡波形的全计数值的功能。
根据基于第一方面和第一方面的第一至第八种可能的实现方式中的任一种的第一方面的第九种可能的实现方式，全计数值由控制电路设置。
这指定全计数值的来源。
根据基于第一方面和第一方面的第一至第九种可能的实现方式中的任一种的第一方面的第十种可能的实现方式，计数器用于：通过针对参考时钟的每个周期将计数值递增计数步长，来根据计数步长对参考时钟的周期进行计数。
这提供了用于在第二斜坡波形期间使用计数器的计数步长的特定结构。
根据基于第一方面和第一方面的第一至第九种可能的实现方式中的任一种的第一方面的第十一种可能的实现方式，其中，计数器根据计数步长对参考时钟的周期进行计数是通过接收来自边缘检测器的参考时钟的电路针对参考时钟的每个周期向计数器馈送与计数步长相等的脉冲数来实现的。
这提供了另一种用于在第二斜坡波形期间使用计数器的计数步长的特定结构，其中计数器不需要用于使用除1以外的计数步长。换句话说，可以使用传统的计数器。
基于第一方面和第一方面的第一至第十一种可能的实现方式中的任一种的第一方面的第十二种可能的实现方式，其中，所有的第一斜坡波形具有相同的振幅。
这提供了用于提供第一斜坡波形的简单结构。
根据基于第一方面和第一方面的第一至第十一种可能的实现方式中的任一种的第一方面的第十三种可能的实现方式，每个第一斜坡波形具有比先前的第一斜坡波形更大的振幅。
通过提供多个振幅逐渐增加的第一斜坡波形，可以获得通过小振幅斜坡波形减少A/D转换时间和降低A/D转换失败的可能性之间的有利权衡(在比较器没有提供比较器输出期间的第一斜坡波形期间)。
本公开的第二方面提供了一种图像传感器，包括：传感器元件阵列和用于从阵列的传感器元件读出信号的读出电路。读出电路包括：垂直扫描仪，用于顺序地选择阵列的行；模数转换单元，用于并行地将来自阵列选定行中各列的传感器元件的模拟信号转换为数字信号；斜坡发生器，用于为每列的ADC提供参考信号；存储单元，用于存储从模数转换单元输出的各列的数字值；水平扫描仪，用于顺序地选择存储在存储单元中的各列的数字值用于输出。为每列提供根据第一方面和第一方面的第一至第十三种可能的实现方式中任一种所述的ADC。
本公开的第三方面提供了一种图像传感器，包括：传感器元件阵列和用于从阵列的传感器元件读出信号的读出电路，其中读出电路包括：垂直扫描仪，用于顺序地选择阵列的行；水平扫描仪，用于顺序地从阵列的选定行中的各列的传感器元件中选择模拟信号；ADC，用于将顺序地选择的模拟信号转换为数字信号；斜坡发生器，用于提供参考信号。ADC为根据第一方面和第一方面的第一至第十三种可能的实现方式中任一种所述的ADC。
本公开的第四方面提供了一种图像传感器，包括：传感器元件阵列和用于从阵列的传感器元件读出信号的读出电路，其中，读出电路包括：垂直扫描仪，用于顺序地选择阵列的行；模数转换单元，用于并行地将来自阵列的选定行中各列的传感器元件的模拟信号转换为数字信号，其中为每列提供模数转换器(analog-to-digital converter，ADC)，其中，斜坡发生器，用于为每列的ADC提供参考信号，其中，参考信号包括一个或多个第一斜坡波形和在一个或多个第一斜坡波形之后形成的第二斜坡波形，第二斜坡波形的振幅对应于通过ADC的模数转换的全刻度范围，并且大于一个或多个第一斜坡波形的振幅；存储单元，用于存储从模数转换单元输出的各列的数字值；水平扫描仪，用于顺序地选择存储在存储单元中的各列的数字值用于输出，
其中，每个ADC包括：比较器，包括信号输入和斜坡输入，比较器用于：比较馈送到信号输入的模拟输入信号和馈送到斜坡输入的参考信号，以及在参考信号达到模拟输入信号时，提供比较器输出；计数器，用于：从参考信号的每个斜坡波形的开始计数参考时钟的周期，直到比较器输出指示斜坡波形的斜坡信号电平达到模拟输入信号的电平，以及累加针对包括在参考信号中的斜坡波形的计数值；控制电路，用于在第二斜坡波形期间设置待使用的计数器的计数步长，其中，从累加计数值中减去针对比较器没有提供比较器输出期间的第一斜坡波形中的第一斜坡波形的全计数值，其中，针对第一斜坡波形的全计数值是在第一斜坡波形期间的参考时钟的周期数。
本公开的第五方面提供了一种图像传感器，包括：传感器元件阵列和用于从阵列的传感器元件读出信号的读出电路，其中读出电路包括：垂直扫描仪，用于顺序地选择阵列的行；水平扫描仪，用于顺序地从阵列的选定行中的各列的传感器元件中选择模拟信号；模数转换器(analog-to-digital converter，ADC)，用于将顺序地选择的模拟信号转换为数字信号；斜坡发生器，用于提供参考信号，其中，参考信号包括一个或多个第一斜坡波形和在一个或多个第一斜坡波形之后形成的第二斜坡波形，其中，第二斜坡波形的振幅对应于通过ADC的模数转换的全刻度范围，并且大于一个或多个第一斜坡波形的振幅，
其中，ADC包括：比较器，包括信号输入和斜坡输入，比较器用于：比较馈送到信号输入的模拟输入信号和馈送到斜坡输入的参考信号，以及在参考信号达到模拟输入信号时，提供比较器输出；计数器，用于：从参考信号的每个斜坡波形的开始计数参考时钟的周期，直到比较器输出指示斜坡波形的斜坡信号电平达到模拟输入信号的电平，以及累加针对包括在参考信号中的斜坡波形的计数值；控制电路，用于在第二斜坡波形期间设置待使用的计数器的计数步长，其中，从累加计数值中减去针对比较器没有提供比较器输出期间的第一斜坡波形中的第一斜坡波形的全计数值，其中，针对第一斜坡波形的全计数值是在第一斜坡波形期间的参考时钟的周期数。
通过使用包括多个斜坡波形的参考信号且多个斜坡波形包括第二斜坡波形和一个或多个第一斜坡波形，可以通过多采样来降低噪声。通过使用振幅小于全刻度范围的第一斜坡波形，ADC所需的时间比所有斜坡波形振幅等于全刻度范围的ADC要短。通过累加针对斜坡波形的计数值，可以避免对额外存储的需要。通过设置针对第二斜坡波形的合适的计数步长，并减去针对比较器没有提供比较器输出期间的第一斜坡波形的全计数值，即使模拟输入信号大于第一斜坡波形的振幅(换句话说，即使使用振幅较小的第一斜坡波形采样不能提供正确的计数值)，也可以获得正确的A/D转换结果。
根据第四或第五方面的第一种可能的实现方式，参考信号还包括在复位时段期间内馈送到斜坡输入的多个复位时段斜坡波形，其中，复位时段期间是将复位电压馈送到信号输入的时段；将多个斜坡波形在信号A/D转换时段期间内馈送到斜坡输入，其中，信号A/D转换时段是在复位时段之后的时段，在复位时段期间，将模拟输入信号馈送到信号输入，并且在信号A/D转换时段期间，复位时段斜坡波形的数量与多个斜坡波形的数量相同。
根据基于第一种可能的实现方式的第四或第五方面的第二种可能的实现方式，其中，计数器用于：通过在复位时段期间递减计数值来累加参考时钟的周期数，以及通过在信号A/D转换时段期间递增计数值来累加参考时钟的周期数。
根据基于第四或第五方面和第一种或第二种可能的实现方式中的任一种的第四或第五方面的第三种可能的实现方式，ADC还包括用于接收参考时钟的边缘检测器，其中，边缘检测器用于：从参考信号的每个斜坡波形的开始向计数器提供参考时钟，直到比较器输出指示斜坡波形的斜坡信号电平达到模拟输入信号的电平，以及当比较器输出指示斜坡波形的斜坡信号电平达到模拟输入信号的电平时，停止向计数器提供参考时钟。
根据基于第三种可能的实现方式的第四或第五方面的第四种可能的实现方式，当断言了指定参考信号的每个斜坡波形的间隔的使能信号且比较器没有提供比较器输出时，边缘检测器提供用于计数的参考时钟。
根据基于第四或第五方面和第一至第四种可能的实现方式中的任一种的第四或第五方面的第五种可能的实现方式，控制电路用于根据比较器没有提供比较器输出期间的第一斜坡波形中的第一斜坡波形的数量，在第二斜坡波形期间设置计数器的计数步长。
根据基于第四或第五方面和第一至第四种可能的实现方式中的任一种的第四或第五方面的第六种可能的实现方式，控制电路用于：如果比较器在第一斜坡波形期间没有提供比较器输出，则针对每个第一斜坡波形，将计数器的计数步长增加1。
根据基于第四或第五方面和第一至第六种可能的实现方式中的任一种的第四或第五方面的第七种可能的实现方式，从累加计数值中减去针对比较器没有提供比较器输出期间的第一斜坡波形中的第一斜坡波形的全计数值，在计数器内进行。
根据基于第四或第五方面和第一至第六种可能的实现方式中的任一种的第四或第五方面的第八种可能的实现方式，从累加计数值中减去针对比较器没有提供比较器输出期间的第一斜坡波形中的第一斜坡波形的全计数值，在ADC的输出上进行。
根据基于第四或第五方面和第一至第八种可能的实现方式中的任一种的第四或第五方面的第九种可能的实现方式，全计数值由控制电路设置。
根据基于第四或第五方面和第一至第九种可能的实现方式中的任一种的第四或第五方面的第十种可能的实现方式，计数器用于通过针对参考时钟的每个周期将计数值递增计数步长，来根据计数步长对参考时钟的周期进行计数。
根据基于第四或第五方面和第一至第九种可能的实现方式中的任一种的第四或第五方面的第十一种可能的实现方式，计数器根据计数步长对参考时钟的周期进行计数是通过接收来自边缘检测器的参考时钟的电路针对参考时钟的每个周期向计数器馈送与计数步长相等的脉冲数来实现的。
根据基于第四或第五方面和第一至第十一种可能的实现方式中的任一种的第四或第五方面的第十二种可能的实现方式，其中，所有的第一斜坡波形具有相同的振幅。
根据基于第四或第五方面和第一至第十一种可能的实现方式中的任一种的第四或第五方面的第十三种可能的实现方式，每个第一斜坡波形具有比先前的第一斜坡波形更大的振幅。
本公开的第六方面提供了一种通过模数转换器(analog-to-digital converter，ADC)将模拟信号转换为数字值的方法，该方法包括步骤：包括信号输入和斜坡输入的比较器比较馈送到信号输入的模拟输入信号和馈送到斜坡输入的参考信号，并在参考信号达到模拟输入信号时，提供比较器输出，其中，参考信号包括一个或多个第一斜坡波形和在一个或多个第一斜坡波形之后形成的第二斜坡波形，其中，第二斜坡波形的振幅对应于通过ADC的模数转换的全刻度范围，并且大于一个或多个第一斜坡波形的振幅；计数器从参考信号的每个斜坡波形的开始计数参考时钟的周期，直到比较器输出指示斜坡波形的斜坡信号电平达到模拟输入信号的电平，并累加针对包括在参考信号中的斜坡波形的计数值；控制电路在第二斜坡波形期间设置待使用的计数器的计数步长，其中，从累加计数值中减去针对比较器没有提供比较器输出期间的第一斜坡波形中的第一斜坡波形的全计数值，其中，针对第一斜坡波形的全计数值是第一斜坡波形期间的参考时钟的周期数。
通过使用包括多个斜坡波形的参考信号且多个斜坡波形包括第二斜坡波形和一个或多个第一斜坡波形，可以通过多采样来降低噪声。通过使用振幅小于全刻度范围的第一斜坡波形，ADC所需的时间比所有斜坡波形振幅等于全刻度范围的ADC要短。通过累加针对斜坡波形的计数值，可以避免对额外存储的需要。通过设置针对第二斜坡波形的合适的计数步长，并减去针对比较器没有提供比较器输出期间的第一斜坡波形中的第一斜坡波形的全计数值，即使模拟输入信号大于第一斜坡波形的振幅(换句话说，即使使用振幅较小的第一斜坡波形采样不能提供正确的计数值)，也可以获得正确的A/D转换结果。
附图说明
图1示出了可应用于本公开的实施例的列并行图像传感器的读出电路的示意图；
图2示出了在相关双采样(correlated double sampling，CDS)和相关多采样(correlated multiple sampling，CMS)中使用的斜坡波形的示意图；
图3示出了包括热噪声和散粒噪声分量的噪声的信号电平依赖性的示意图；
图4示出了条件式CMS的操作的示意图；
图5A示出了在小模拟输入信号的情况下部分式CMS的操作的示意图；而图5B示出了在大模拟输入信号的情况下部分式CMS的操作的示意图；
图6A通过使用具有本公开的小振幅计数减法器的上/下计数器，示出了在小模拟输入信号的情况下部分式CMS操作的示意图；而图6B通过使用具有本公开的小振幅计数减法器的上/下计数器，示出了在大模拟输入信号的情况下部分式CMS操作的示意图；
图7A示出与本公开的ADC的一个实施例相关的组件的示意框图；而图7B示出与本公开的ADC的另一个实施例相关的组件的示意框图；
图8A示出了本公开的实施例提供的一种具有用于调整计数器增量的增量选择器的计数器的示例电路结构，也示出了D型触发器的基本操作；
图8B示出了本公开的实施例提供的一种判断电路的示例电路结构及其示例操作；
图9示出了本公开的实施例提供的一种增量选择器和边缘检测器的真值表；
图10A示出了本公开的实施例提供的一种ADC的操作的流程图，其中为每个失败斜坡进行针对失败斜坡的全计数值的减去；而图10B示出了本公开的另一个实施例提供的一种ADC的操作的流程图，其中减去是在之后进行的。
附图仅用于说明本发明的实施例，不应解释为将本发明限制在任何特定实施例。
具体实施方式
CMOS图像传感器和CCD图像传感器等图像传感器应用于数字静物相机、数字摄像机等各种应用。图像传感器通常包括对应于图像的像素的传感器元件阵列。每个传感器元件接收光并输出与光的强度相对应的电信号。CMOS和CCD产生的电信号通过模数转换器(analog-to-digital converter，ADC)转换为数字值。在上文描述了图像传感器的典型结构，在此不再赘述。
ADC的基本形式是单斜率ADC，使用比较器比较模拟输入信号值和斜坡信号，并确定斜坡信号与输入信号的电平交叉的交叉点。输入模拟信号越大，斜坡信号与模拟输入信号电平交叉所需的时间就越长(时钟周期更长)。斜坡信号也称为参考信号。它是一个已知的信号，单调地(通常是线性地)增加/减少。交叉点也可以说是模拟输入信号和斜坡信号的幅度关系(即，哪个较大)发生反转的点。需要注意的是，缩写ADC可以指模数转换器(也称为A/D转换器)或模数转换(也称为A/D转换)。本领域技术人员可以从上下文中理解其意思。
众所周知，CMOS图像传感器和CCD图像传感器等图像传感器对噪声很敏感，因为大多数图像传感器涉及微伏量级的极低电压。因此，在图像传感器的读出电路中，特别是ADC中的降噪技术的发展仍然是一个热门话题。
CDS(Correlated Double Sampling，相关双采样)和CMS(Correlated MultipleSampling，相关多采样)
传感器中的噪声是不可避免的。在图像传感器的噪声分量中，低频噪声，如kTC噪声(与传感器电路的电容相关的热噪声)、Vth偏移(传感器电路中晶体管的阈值电压中的偏移)和1/f噪声(频谱与频率成反比的噪声)可以通过CDS(correlated double sampling，相关双采样)来降低。
CDS是一种消除不依赖于信号的噪声分量的技术，通过在两个测量(采样)之间取差值来实现：施加复位电压(复位电平)时的输出和施加信号电压(信号电平、待测量电压)时的输出。
如本文所使用的，施加复位电压(复位电平)的时段可以称为复位时段；在复位时段期间进行的采样可以称为复位采样、复位ADC、复位A/D转换等；施加信号电压(信号电平)的时段可以称为信号时段或信号A/D转换时段；在信号A/D转换时段期间进行的采样可以称为信号采样、信号ADC、信号A/D转换等。需要注意的是，包括复位ADC和信号ADC的CDS整个过程也可以称为ADC或A/D转换。
CDS消除低频噪声(随时间恒定或随时间缓慢变化的噪声)，这可以从其传递函数中看出。可以根据两次测量之间的时间间隔T将CDS的传递函数写成如下：
虽然CDS的传递函数HCDS(f)具有梳状特点，可以用正弦函数表示，但可以看出，在小频率f的近似情况下，传递函数HCDS(f)表现出类似于截止频率为1/πT.的高通滤波器的特点。
CMS(correlated multiple sampling，相关多采样)是一种在每个复位时段和信号A/D转换时段期间内取N个采样的平均值的技术。(在CMS中，ADC(A/D转换)可以是指在每个复位时段和信号A/D转换时段或CMS的整个过程中，N个采样中的每个模数转换。)这样的多采样可以将噪声降低到但测量时间延长了N倍。
图2的顶行示出了用于CDS的斜坡信号RAMP(其包括每个复位时段和信号A/D转换时段中的一个斜坡)和输入信号电平(虚线)。复位时段期间的斜坡较小，因为在没有信号的情况下，能够测量到与噪声波动一样小的电压就足够了。信号A/D转换时段期间的斜坡具有全刻度范围(full scale range，FSR)。FSR是指ADC可测量或转换的最大振幅。
图2的底行示出了用于CMS的斜坡信号RAMP(例如，其包括复位时段期间的三个斜坡和信号A/D转换时段期间的三个FSR的斜坡)和输入信号电平(虚线)。可以看出，为降低CMS的噪声而采用的多采样增加了A/D转换所需的时间。
在图像传感器的噪声分量中，散粒噪声不能通过像在CDS中取两个测量之间的差值或像在CMS中通过多采样来降低。散粒噪声(光子散粒噪声)是一种源于光子数量的统计波动的噪声，并根据其大小发生改变，其中Ne是光电子的数量。因此，在高信号电平下，与热噪声相比，散粒噪声是主要的噪声源。
图3示出了图像传感器中噪声的信号电平依赖性。假设，除了散粒噪声外，还有源于传感器电路自身并且不依赖于信号电平的随机噪声(此处称为热噪声)。虚线对角线表示没有随机噪声的情况。标记为“w/RN＝8e-”的曲线表示噪声的信号电平依赖性，噪声包括电压电平(rms，(root mean square，均方根))等于8个电子的随机噪声。可以看出，当信号电平高时，散粒噪声是主要的噪声源。标记为“w/RN＝4e-”的曲线表示通过四次多采样(“4-多重”)将随机噪声降低到标记为“w/RN＝2e-”的曲线表示通过十六次多采样(“16-多重”)将随机噪声降低到/>在任何一种这样情况下，可以看到，多采样并不能有效地降低散粒噪声占主导区域(高信号电平区域)中的噪声。
条件式CMS
虽然CMS与CDS相比可以降低噪声，但A/D转换所需的时间更长。由于CMS不能降低散粒噪声，因此在散粒噪声是主要噪声源的高信号电平区域中不采用耗时的CMS是合理的。
鉴于此，条件式CMS在输入信号电平低时采用CMS，在输入信号电平高时采用CDS。因此，通过仅在信号电平低时采用CMS，A/D转换所需的时间可以比传统CMS减少很多。
图4示出了条件式CMS的操作。Vramp1是CDS模式信道的参考信号，且包括复位时段期间的小斜坡和信号A/D转换时段期间的具有FSR的斜坡。Vramp2是CMS模式信道的参考信号，且在本示例中，包括复位时段期间的两个斜坡和信号A/D转换时段期间的另外两个斜坡。(这相当于信号A/D转换时段中的两个采样。通常，可能有N个采样。)由于在信号电平较低时选择CMS，因此Vramp2中的斜坡振幅可以小于FSR。
与Vramp1叠加的虚线是大输入信号。在图表的中间(即，在信号A/D转换时段开始时)，输入信号电平由于来自传感器的电压而降低。与Vramp2叠加的虚线是小输入信号，在本示例中处于零电平。
在用于所谓的列并行图像传感器的典型的读出电路方案中，顺序地选择像素阵列的行，并且选定行中的每个像素将与在像素处产生的光电子数量相对应的电压输出到像素所属列的垂直信号线。将该电压输入到该列的ADC。根据条件式CMS，当列的信号电平高时，连接CDS信道(与信号待比较的比较器的斜坡输入连接到Vramp1)，当列的信号电平低时，连接CMS信道(与信号待比较的比较器的斜坡输入连接到Vramp2)。应注意，虽然列并行图像传感器包括每列的ADC，但斜坡信号(Vramp1和Vramp2)源通常对所有列都是共同的。
图4顶部的列计数示出了连接到信道Vramp1和Vramp2的列的数量。在复位时段的Vramp1的斜坡波形期间，所有列都连接到Vramp1信道。在复位时段的Vramp2的斜坡波形期间，所有列都连接到Vramp2信道。在信号A/D转换时段期间，最初，所有列都连接到Vramp1信道。当比较器对输入信号和斜坡信号进行比较时，输入信号原来大于一定电平(即，斜坡电平没有达到输入信号)的列保持连接到Vramp1信道。另一方面，如果比较器(在列的ADC中)检测到斜坡信号到达输入信号，则比较器切换到Vramp2信道。在图4所示的情况下，对于振幅小的输入信号，在复位时段有三个斜坡，在信号A/D转换时段有三个斜坡，包括从Vramp1和Vramp2提供到比较器的斜坡。
但是，该条件式CMS有几个缺点。首先，将某些列从Vramp1切换到Vramp2会导致Vramp1的斜坡失真，这取决于使用Vramp1信道的列数Nrmp1和使用Vramp2信道的列数Nrmp2之间的比例。图4中的小图示出了在信号A/D转换时段期间Vramp2斜坡开始的点处(即，在此处比较器的斜坡输入从Vramp1切换到Vramp2)Vramp1失真的放大示意图。小图中的虚线表示理想的Vramp1斜坡，实线表示由于某些列(例如，像素阵列1000列中的600列)切换到Vramp2而失真的斜坡。产生失真的原因是切换改变了比较器的电容，比较器是从斜坡信号发生器看到的电容负载。(如前所述，斜坡源通常由列并行图像传感器中的所有列共享。)
条件式CMS的第二个缺点是难以在像素阵列的列之间的窄间距中传递反馈信号线。反馈信号线需要从比较器将信号传送到Vramp1/Vramp2选择电路，该信号用于根据斜坡电平和信号电平中哪个较大的确定结果来选择斜坡信道。
部分式CMS
上面描述了条件式CMS，作为对CMS的改进。在本发明人的先前申请(PCT/CN2020/070360)中，已经提出了对CMS的另一种改进，称为部分式CMS。
部分式CMS通过在信号A/D转换时段中对N个斜坡中的前N-1个斜坡采用小振幅来减少A/D转换时间，如图2所示。由于部分式CMS不依赖于两个斜坡源之间的连接切换，因此它避免了条件式CMS中发生的斜坡波形失真。
图5A和图5B示出了部分式CMS的操作。最上面行中的RAMP代表参考信号，在本示例中，包括复位时段期间的四个斜坡和信号A/D转换时段期间的四个斜坡。与图2底行所示的传统CMS不同，在信号A/D转换时段期间的前三个斜坡(这些斜坡可以称为小斜坡、小振幅斜坡、小摆幅斜坡等)具有小于FSR的振幅。图5A中叠加的虚线表示小振幅信号(在本示例中处于零电平)，图5B中叠加的虚线表示大振幅信号(线中间的步长指示将信号施加到比较器的位置，即，信号A/D转换时段开始)。
CMP_OUT表示比较器的输出。可以看出，当斜坡信号低于信号电平时(通常，当两个信号之间的幅度关系反转时)，比较器提供输出。如本文所使用的，当比较器输出保持与初始电平相同时，这种情况可以称为“没有比较器输出”、“比较器未响应”、“比较器(或比较)失败”等。
COUNTER表示计数器的输出。初始复位后，在比较器上比较斜坡信号和复位电压，只要(有斜坡信号并且)斜坡信号没有达到复位电压(斜坡信号没有达到复位电压的间隔由图5A中的CMP_OUT行中的向右箭头指示，在图5B中，省略了针对失败斜坡的箭头)，(时钟周期的)计数值就会递增。当斜坡信号达到复位电压时，停止递增(计数时钟周期)。计数器的输出与模拟输入信号的电平有关。
在图5A的小振幅信号的情况下，计数器在信号A/D转换时段开始时复位，并计数(时钟周期)。由于仅递增计数器，直到四个(或通常为N个)斜坡的信号电平达到小振幅信号的电平，因此针对于前三个斜坡，使用小于FSR的斜坡振幅不会影响针对小振幅信号的计数值(同时A/D转换时间减少)。
在图5B的大振幅信号的情况下，由于前三个(或通常N-1个)斜坡的斜坡振幅小于FSR，即使在小振幅斜坡的末端也不会产生比较器响应CMP_OUT。因此，针对斜坡的计数值不能正确反映输入信号的电平。因此，当三个小振幅斜坡中的任何一个没有产生CMP_OUT时，复位计数器，并且针对任何后续的小振幅斜坡不进行计数。为了实现这一目标，提供了增量控制器或增量选择器，从而在CMS的计数器之前检测比较器的输出；当在任何小振幅斜坡期间没有比较器输出时，复位计数器，并且对于任何剩余的小振幅斜坡禁用计数器；将最后一个具有FSR的斜坡的计数器增量设置为N。将计数器增量设置为N是指针对一个(时钟)脉冲的计数值递增N。
在小振幅斜坡期间，没有进行计数(或计数失败或计数无效)的事实通过标志记录。为了使CMS正确操作取多采样平均值，将针对最后一个FSR斜坡的计数值增加4倍(或通常N倍)。具体来说，增量控制器或增量选择器将大振幅信号的计数器增量设置为+N(即，当标志指示针对小振幅斜坡没有有效计数值时)。针对小振幅信号，计数器增量保持+1。
以这种方式，部分式CMS可以减少前N-1个斜坡所花费的时间，并因此通过针对该前N-1个斜坡使用小振幅来减少A/D转换所花费的时间。
当然，对于大振幅信号，在信号A/D转换时段期间，将最后一次测量的计数值增加N，而不是取N个采样的平均值，这意味着CMS在通过取多采样的平均值来减少噪声方面的优势是不可取的。然而，如前所述，高信号电平区域中的主要噪声源是散粒噪声，这是CMS无论如何都无法降低的。因此，可以将其认为是有利权衡。
在图5A和图5B中，在信号A/D转换时段开始时复位计数器，并且在复位时段期间的最终计数值(累加计数)的负值由锁存器保存。当获得信号A/D转换时段的计数值时，将来自复位时段的计数值的负值相加会导致在信号A/D转换时段期间的信号与复位时段期间的信号之间的差值。
因此，在部分式CMS中，计数值是否要增加N倍(例如，4倍)取决于在A/D转换时段期间是否有比较器输出。这意味着不能仅仅将信号A/D转换时段期间的计数值累加到来自复位时段的计数值(的负值)。来自复位时段的计数值(或其负值)需要保存在锁存器中。因此，部分式CMS需要锁存器来保存来自复位时段的计数值，将锁存器与在信号A/D转换时段期间用于累加计数的计数器分开。这导致用于保存采样结果的电路数量翻了一番。因此，仍有改进的空间。
具有小振幅全计数减法器的上/下计数器的部分式CMS
本公开提出了一种机制，其不需要锁存器来保存来自复位时段的计数值，将锁存器与在信号A/D转换时段期间用于累加计数的计数器分开。与如上所述的部分式CMS相比，本公开允许减小用于保持采样结果的电路的尺寸，同时通过在信号A/D转换时段针对N个斜坡中的前N-1个斜坡使用小振幅来保留减少A/D转换时间的优点。
图6A和图6B示出了具有小振幅全计数减法器的上/下计数器(可以简要地称为具有减法器的上/下计数器)的部分式CMS的操作。图6A和6B与图5A和5B之间的主要区别在于，对于具有大振幅的输入信号的情况，在信号A/D转换时段期间没有比较器输出时的操作(图6B)。
在图6A和图6B的顶行中，RAMP表示参考信号，在本示例中，包括复位时段期间的四个斜坡和信号A/D转换时段期间的四个斜坡。与图2底行所示的传统CMS不同，信号A/D转换时段期间的前三个斜坡具有比FSR小的振幅。虽然在复位时段期间的小振幅斜坡和在信号A/D转换时段期间的小振幅斜坡在图6A和6B中具有相同的振幅，但是信号A/D转换时段期间的小振幅斜坡的振幅可能大于复位时段期间的小振幅斜坡的振幅(但仍小于FSR)。此外，虽然在图6A和6B中只有信号A/D转换时段期间的最后一个斜坡具有FSR，但是最后两个或更多次斜坡可能具有FSR。此外，可以有比小振幅斜坡和FSR斜坡的两个级别更多的振幅级别，并且这些斜坡可以具有连续增加的振幅。这些措施可用于，在通过使用小振幅斜坡减少A/D转换时间的优势和由于斜坡的小振幅导致A/D转换失败的可能性之间寻求更好的权衡。
图6A中叠加的虚线表示小振幅信号(在本示例中处于零电平)，而图6B中叠加的虚线表示大振幅信号(线中间的步长指示将信号施加到比较器的位置)。
CMP_OUT表示比较器的输出。可以看出，当斜坡信号低于信号电平时(通常，当两个信号之间的幅度关系反转时)，比较器提供输出。通常，比较器的输出指示斜坡信号和模拟输入信号中哪一个较大。如本文所使用的，相对于每个斜坡波形开始时的状况，当幅度关系(哪个较大)反转时，比较器可以称为“响应”，并且这种情况可以称为“有比较器输出”、“比较成功”等。此外，当在斜坡波形期间存在比较器输出时，这种情况可以称为“比较成功”、“ADC成功”、“A/D转换成功”、“斜坡成功”、“采样成功”等。如果斜坡信号没有达到模拟输入信号的电平，因此没有比较器输出到斜坡波形的末端，这种情况可以称为“比较失败”、“ADC失败”、“A/D转换失败”、“斜坡失败”、“采样失败”等。虽然比较器输出的存在在图中由高电平的CMP_OUT表示，但本公开并不限于此。此外，本文使用的全计数值是指在斜坡信号没有达到模拟输入信号的电平的情况下，将时钟脉冲计数到斜坡波形的末尾而获得的计数值(因此没有断言CMP_OUT)。
COUNTER表示计数器的输出。与图5A和图5B所示的实施例不同，图6A和图6B所示的实施例采用上/下计数器的操作。初始复位后，在比较器上比较斜坡信号和复位电压，只要(有斜坡信号并且)斜坡信号没有达到复位电压(斜坡信号没有达到复位电压的间隔由图6A中的CMP_OUT行中的向右箭头指示；在图6B中，省略了针对失败斜坡的箭头)，(时钟周期的)计数值就会递减(而不是递增)。当斜坡信号达到复位电压时，停止递减。作为示例，而不是限制，在图6A和图6B的复位时段期间，在四个斜坡中的每一个的前半部分(对应于50个时钟周期)递减50个计数器，导致复位时段的总计数值为200。(在实践中，由于采样中的可变性(散射)，即使对于相同的输入信号，计数值也可能有所不同。)
对于图6A中的小振幅信号的情况，在信号A/D转换时段期间，只要(有斜坡信号并且)斜坡信号没有达到信号电压(斜坡信号没有达到信号电压的间隔由图6A中的CMP_OUT行中的向右箭头指示；在图6B中，省略了针对失败斜坡的箭头)，(时钟周期的)计数值就会递增。在图6A的示例中，由于信号电平为零，在信号A/D转换时段期间，在四个斜坡中的每一个的前半部分(对应于50个时钟周期)，与复位时段一样，递增50个计数器。与图5A不同，在本实施例中，不在信号A/D转换时段开始时复位计数器。通过采用上/下计数器的操作，可以在CMS中获得信号A/D转换时段的计数和复位时段的计数之间的差值，无需将复位时段的计数值保存在锁存器中。与图5A一样，由于仅递增计数器，直到四个(或通常为N个)斜坡的信号电平达到小振幅信号的电平，因此针对前三个斜坡，使用小于FSR的斜坡振幅不会影响针对小振幅信号的计数值(同时A/D转换时间减少)。
在图6B的大振幅信号的情况下，由于前三个(或通常N-1个)斜坡的斜坡振幅小于FSR，即使在小振幅斜坡的末端也不会产生比较器响应CMP_OUT。因此，针对斜坡的计数值不能正确反映输入信号的电平。舍弃这样不完整的计数值。应注意，针对斜坡的这种不完整计数值是不完整的，因为计数直到斜坡电平达到输入信号电平才继续，但就计数已经持续到斜坡末端而言，它是针对斜坡的全计数值。因此，可以通过减去已知的全计数值舍弃这样的不完整(或无效)计数值。如本文所使用的，小振幅全计数值是指当计数时钟周期到具有小振幅小于FSR的斜坡末端时的计数值(它也可以称为等于小振幅斜坡的全振幅的计数值、偏移值等)。在非限制性示例中，小振幅全计数值是2的幂(例如，128)。在一个示例中，计数器可以响应于接收到指示没有比较器响应的信号(也称为比较失败、ADC失败、A/D转换失败、斜坡失败、采样失败等)，进行减法。在一个示例中，指示没有比较器响应的信号可以是指示计数器增量已经增加的信号，如下所述。
为了使CMS正确操作取多采样平均值，调整信号A/D转换时段期间最后一个斜坡的计数器增量，以说明失败采样。因此，可以计数尚未输出的CMP_OUT的前N-1个斜坡中的斜坡的数量。在所示的示例中，针对于N-1＝3，这需要两个位。(位向量可用于记录针对每个斜坡是否已输出CMP_OUT，但简单地计算没有CMP_OUT的斜坡的数量所需的位较少。此外，如下所述，一种实现方式可以直接逐个增加FSR斜坡的计数器增量，而不是计算斜坡的数量。)
在所示的示例中，在信号A/D转换时段期间，针对前三个斜坡中的任何一个都没有输出CMP_OUT。因此，在信号A/D转换时段期间仅进行了一个采样。因此，针对最后一个FSR斜坡的计数值需要增加四倍。具体地，在非限制性示例中，计数器增量可以是+4而不是+1。(计数器增量设置为+N意味着针对一个(时钟)脉冲的计数值递增N。)如果在信号A/D转换时段期间，针对前三个斜坡中的两个没有输出CMP_OUT，则有两个有效计数，包括一个针对小振幅斜坡和一个针对具有FSR的斜坡。因此，针对最后一个FSR斜坡的计数器增量增加三倍。再加上来自一个成功的小振幅斜坡的有效计数，累加计数值基本上相当于四个计数。
作为一个非限制性示例，考虑所示出的有三个小振幅斜坡和一个FSR斜坡的情况，如果在斜坡间隔期间有比较器输出(即，如果A/D转换成功)，则输入信号对应于计数值100。根据三个小振幅斜坡的采样中成功(或失败)的数量，计算计数值可能有以下四种情况：
i)三个斜坡都成功：100+100+100+100×1＝400
ii)一个失败：100+100+100+100×2＝400
iii)两个失败：100+100×3＝400
iv)三个斜坡都失败：100×4＝400
当然，由于计数值存在可变性(散射)，在实践中，计算可以如下，例如：
i)三个斜坡都成功：98+97+99+103×1＝397
ii)一个失败：97+98+102×2＝399
iii)两个失败：98+99×3＝395
iv)三个斜坡都失败：101×4＝404
(在本示例中，假设小振幅斜坡对应于100个时钟周期的计数。因此，针对小振幅斜坡的成功计数值不超过100。)
可以看出，如果针对三个小振幅斜坡的采样都成功，则不需要调整针对FSR斜坡的计数器增量(计数器增量为1)；如果三个小振幅斜坡中的一个失败，则针对FSR斜坡的计数器增量增加两倍；如果两个失败，则针对FSR斜坡的计数器增量增加三倍；如果三个斜坡都失败，则针对FSR斜坡的计数器增量增加四倍。因此，即使针对任何一个小振幅斜坡的采样失败，也可以获得相当于四个计数的累加计数值。这种调整可以在针对每次小振幅斜坡的采样失败时，通过将计数器增量增加+1来实现。
可以除累加计数值(在上面的示例中被四除)以确定多采样测量的平均值。然而，可以在从模拟输入信号电平到最终数字输出值的映射或缩放中去除这种因素，因此这种除法操作不是必要的。模拟输入信号电平和最终数字输出值之间的映射可以通过斜坡的斜率(斜坡信号每增加一定的时钟脉冲数量)来配置。此外，通常假设ADC中斜坡的斜率在一次转换中相同。(可以通过根据待成像场的亮度改变斜坡的斜率来调整ADC的增益。)
如上所述，通过从累加计数值中减去小振幅斜坡全计数值，以舍弃针对没有比较器输出期间的小振幅斜坡的计数，并根据没有比较器输出期间的小振幅斜坡的数量调整针对最后一个FSR斜坡的计数，所提出的方案可以消除将从复位时段获得的计数值保存在与计数器分开的锁存器中的需要。与传统的部分式CMS相比，这可能允许减小电路的尺寸。例如，对于在每个复位时段和信号A/D转换时段中使用四个斜坡的10-位ADC，仅需要两个位来存储没有比较器输出的斜坡数量(或等效地，存储用于最后一个FSR斜坡的增量设置)，而不是用于保存10-位值的锁存器。
此外，通过对前N-1个斜坡采用小振幅，可以减少N-1个斜坡所需的时间，因此可以减少整体A/D转换所需的时间。
当然，对于大振幅信号，在信号A/D转换时段期间，增加最后一次测量的计数值而不是取N个采样的平均值，这意味着CMS在通过取多采样来降低噪声方面的优势是不可取的。然而，如前所述，高信号电平区域中的主要噪声源是散粒噪声，这是CMS无论如何都无法降低的。因此，可以将其认为是有利权衡。
应当注意，本公开的教导从累加计数值中减去小振幅斜坡全计数值以舍弃针对失败的小振幅斜坡的计数，并根据失败的小振幅斜坡的数量调整针对最后一个FSR斜坡的计数，也可以适用于不受限于CMS的传统的多采样的情况。(在这里，传统的多采样是指在信号条件下取多个A/D转换的平均值，并在复位条件下忽略误差。)
在上述实施例中，计数器响应于接收到指示没有比较器响应(也称为比较失败、ADC失败、A/D转换失败、斜坡失败、采样失败等)的信号或任何实质上等效的信号(例如，指示计数器增量已增加的信号)，减去小振幅全计数值。该操作可以对应于图7A的框图或图10A的流程图，如下所述。然而，可以在针对FSR斜坡的采样之后减去小振幅全计数值，这可以对应于图7B的框图或图10B的流程图，如下所述。例如，可以在ADC外部的ADC输出上进行减法。
如果所有小振幅斜坡都具有相同的振幅(因此具有相同的全计数值，此处表示为A，因为所有小振幅斜坡的斜坡斜率都相同)，则发送响应于针对小振幅斜坡没有比较器输出而调整(增加)的计数器增量I到计数器，调整后的计数器增量I用于针对最后一个FSR斜坡进行计数，之后可以将(I-1)×A从累加计数器输出D：D'＝D-(I-1)×A中减去。(应注意，计数器增量与失败斜坡的数量唯一相关。)如果针对三个小振幅斜坡的采样都成功了，计数器增量保持I＝1，不进行减法。如果针对三个小振幅斜坡的采样中的一个失败，计数器增量增加+1一次(产生I＝2)，因此减去I-1＝1倍全计数值(例如，A＝128)。如果针对三个小振幅斜坡的采样中的两个失败，计数器增量增加+1两次(产生I＝3)，因此减去I-1＝2倍全计数值(例如，A＝128)。如果针对三个小振幅斜坡的采样全失败，计数器增量增加+1三次(产生I＝4)，因此减去I-1＝3倍全计数值(例如，A＝128)。
当三个(或通常为N-1个)小振幅斜坡的振幅可能不同时，将在每个小振幅斜坡的日志中记录指示是否有比较器输出的记录(例如，在标志F1-F3中)。在这种情况下，可以对从ADC输出的计数值D进行以下操作：
D'＝D-F1×A1-F2×A2-F3×A3。
这里，如果针对小振幅斜坡1的采样失败，F1为1，否则F1为0。F2和F3也是如此。更一般地，当存在n-1个小振幅斜坡时，
D'＝D-F1×A1-F2×A2-……-Fn–1×An–1。
图7A示出了与本公开的ADC相关的组件，包括比较器710、边缘检测器720、增量选择器730、具有减法器740的上/下计数器和判断电路750。如前所述，在列并行读出电路的情况下，为像素阵列中的每列提供ADC，而参考信号(斜坡波形)发生器(未示出)通常由所有列共享，并在ADC外部提供。
比较器710包括信号输入和斜坡输入，将来自待测量像素的模拟信号PIXEL馈送到该信号输入，将来自参考信号(斜坡信号)发生器的参考信号(斜坡信号)RAMP馈送到该斜坡输入。如果斜坡信号超过输入信号，比较器710提供比较器输出CMP_OUT。(在这里，超过也可以包括负方向的超过。)换句话说，比较器的输出可以指示馈送到信号输入的模拟输入信号和馈送到斜坡输入的参考信号中的哪一个较大。如本文所使用的，相对于每个斜坡波形开始时的状况，当幅度关系(哪个较大)反转时，比较器可以称为“响应”，并且这种情况可以称为“有比较器输出”等。此外，当在斜坡波形期间存在比较器输出时，这种情况可以称为“比较成功”、“ADC成功”、“A/D转换成功”、“斜坡成功”、“采样成功”等。如果斜坡信号没有达到模拟输入信号的电平，因此没有比较器输出到斜坡波形的末端，这种情况可以称为“比较失败”、“ADC失败”、“A/D转换失败”、“斜坡失败”、“采样失败”等。
边缘检测器720(也可以称为比较器输出检测器、计数间隔确定单元、待计数脉冲选择单元等；命名不重要)是在单个斜坡内的间隔期间将时钟信号传递给计数器直到输出CMP_OUT的电路。(单个斜坡内直到输出CMP_OUT的间隔通过在图6A和图6B中CMP_OUT行中的向右箭头来指示。)在单个斜坡内直到CMP_OUT输出的间隔具体是指从断言了CNT_EN(计数使能)的时间(即，一个斜坡的开始)开始的间隔，直到输出CMP_OUT。断言CNT_EN的间隔(使能间隔)对应于多采样中的一个采样，即一个斜坡的间隔。当断言CNT_EN且没有CMP_OUT(如下面描述的图9的真值表所示)时，边缘检测器720输出ADC时钟ADC_CLK。换句话说，边缘检测器720用于仅输出针对A/D转换的待计数的时钟脉冲。
增量选择器730向具有减法器740的上/下计数器指示在信号A/D转换时段期间用于最后一个FSR斜坡的计数器增量。在一个实施例中，增量选择器730可以是具有减法器740的上/下计数器的一部分，用于编程计数器740的计数器增量。在另一个实施例中，增量选择器可以对接收到的每个时钟脉冲输出等于计数器增量的脉冲数量。例如，如果计数器增量为+4，则增量选择器可以对接收到的每个时钟脉冲输出四个脉冲到具有减法器740的上/下计数器。
判断电路(也可以称为“确定电路”)750接收CMP_OUT和CNT_EN，并管理在信号A/D转换时段期间是否存在针对每个斜坡的比较器输出。如前所述，具体来说，如果所有小振幅斜坡具有相同的振幅，则判断电路可以计数没有比较器输出的斜坡的数量，并且基于该数量，增量选择器730确定信号A/D转换时段期间针对最后一个FSR斜坡的计数器增量(也称为计数步长)，并向具有减法器740的上/下计数器指示计数器增量。在另一个实施例中，判断电路750可以简单地指示将1添加到计数器增量中，如图6B所示(其基于在没有比较器输出的斜坡的数量与增量设置之间存在一一对应的想法)，并且增量选择器730可以根据来自判断电路750的输出(增量设置)将计数器增量增加1。判断电路750可以是用于根据是否存在比较器输出确定增量设置的控制逻辑(如下结合图8B描述)。
具有减法器740的上/下计数器实现如图6A和图6B所示的COUNTER的操作，并输出最终计数器输出CNT_OUT。该CNT_OUT或由此导出的值是ADC的输出数字值。具体来说，具有减法器740的上/下计数器根据由增量选择器指示的计数器增量对从边缘检测器720输出的时钟脉冲进行计数。具有减法器740的上/下计数器在信号A/D转换时段期间，提供针对前N-1个非FSR斜坡的全计数值(小振幅斜坡全计数值)，并且在没有输出CMP_OUT期间的斜坡之后，减去小振幅斜坡全计数值，以舍弃与斜坡对应的计数。或者，可以在完成针对FSR斜坡的计数后进行该减法。
INC_CTRL确定是否启用增量调制(调整)，即是否将由判断电路确定的增量设置应用于随后的上/下计数器740的操作。换句话说，INC_CTRL是针对部分式CMS功能的使能信号。在信号A/D转换时段期间，INC_CTRL为低电平，因为断言了第一个CNT_EN，并保持低电平，直到第(N-1)个CNT_EN被解除断言。(因此，在与这些CNT_EN信号对应的斜坡的A/D转换操作期间，计数器增量固定为1。换句话说，禁用增量调制。)当进行第N次(最后一次)A/D转换时，INC_CTRL变为高电平，增量设置反映在计数器增量中，因此反映在A/D转换操作中。换句话说，为了允许在第N次(最后一次)A/D转换中使用增量设置，内部状态Q[1：0]和增量选择器输入之间的门控由INC_CTRL控制。使用INC_CTRL的判断电路的示例电路结构在图8B中示出，如下所述。
RST_CNT是用于复位在具有减法器740的上/下计数器处的累加计数值的控制信号。
上面详细描述的图7A示出了这样的情况，其中判断电路在斜坡期间通知具有减法器的上/下计数器不存在CMP_OUT，并且具有减法器的上/下计数器进行全计数值的减法。
图7B示出了另一个实施例。计数器不具备内部减法器。可以输出针对尚未输出CMP_OUT的斜坡的信息INC_OUT(例如，上述标志Fn或失败斜坡的数量)，并随后将其用于进行减法。(例如，可以在ADC外部的ADC输出上进行减法。)具体计算在上面结合图6B描述。如果所有小振幅斜坡都具有相同的振幅(因此具有相同的全计数值，此处表示为A，因为斜坡斜率相同)，可以将(I-1)*A从累加计数器输出D：D'＝D-(I-1)*A中减去。如果三个(或通常N-1个)小振幅斜坡的振幅可能不同，则可以对从ADC输出的计数值D进行以下操作：D'＝D-F1*A1-F2*A2-……-Fn1*An-1。这些符号已经在上面描述过。
应注意，图7A和图7B中所示的功能的划分只是示例，并且功能可以以与所示的划分不同的方式在组件之间划分。例如，增量选择器可以是计数器的一部分，增量选择可以是计数器功能不可或缺的部分。
图8A示出了本公开的实施例提供的一种具有增量选择器的计数器的示例电路结构810，增量选择器用于根据是否存在比较器输出来调整计数器增量。图9示出了与增量选择器相关的真值表。
增量选择器730将以下三种作为输入：(i)位U/D(也称为上/下指示)，指示上/下计数器是通过递减(“下”：例如，图6A的前半部分)或递增(“上”：例如，图6A的后半部分)来操作；(ii)来自判断电路750的2-位输出(增量设置)I0、I1；(iii)由Q0和Q1表示的计数器的两个最低有效(最低)位的初始状态。增量选择器730输出：(i)在接收到下一个计数器时钟时，由D型触发器待输出的相应最终状态D0、D1；(ii)进位C。初始状态和最终状态的计数值(的两个最低有效位)之间的差，即，当接收到下一个计数器时钟时，待实施的增量由来自判断电路750的增量设置I0、I1控制(下面结合图9描述)。
判断电路750接收如上所述的CMP_OUT、CNT_EN和INC_CTRL。判断电路750用于当比较器输出CMP_OUT在CNT_EN的下降沿之前没有反转时，递增其由I0、I1表示的输出。(在本示例中，增量设置包括两个位，因为有三个小振幅斜坡，这意味着有四个可能的计数器增量1-4。)增量选择器730根据来自判断电路的该输出输出D0、D1和C。
图8A还示出了D型触发器的基本操作820。D型触发器的输出Q保持其先前状态(无论是高电平还是低电平，在图8A中由阴影指示)，直到遇到时钟脉冲的下一个下降沿，D型触发器的Q输出在该下降沿上输出其D输入的值。
图9中所示的增量选择器的真值表表示了来自判断电路的增量设置I0、I1如何在遇到计数器时钟时控制从初始状态Q0、Q1到最终状态D0、D1的转换的计数器增量。
如真值表所示的增量选择器的输入包括上/下指示U/D、增量设置I0、I1和计数器初始状态Q0、Q1的最低两个位，如上所述。针对最低两个位的十进制值显示在右侧的“十进制起始值”列中。如真值表所示的增量选择器的输出包括计数器的最终状态D0、D1的最低两个位和进位C。最终状态的最低两个位代表的十进制值与进位一起显示在右侧的“十进制最终值”列中。“十进制起始值”和“十进制最终值”右侧的列显示了两者的差异。这是计数器增量，即遇到时钟脉冲时计数器的增量。可以看出，对于增量设置(I1,I0)＝(0,0)(无论初始值Q1和Q0如何)，初始状态和最终状态的差值为1；对于增量设置(I1,I0)＝(0,1)，初始状态和最终状态的差值为2；对于增量设置(I1,I0)＝(1,0)，初始状态和最终状态之间的差值为3；对于增量设置(I1,I0)＝(1,1)，初始状态和最终状态之间的差值为4。因此，当遇到时钟脉冲时，由判断电路提供的2-位增量设置(I1,I0)可以控制计数器增量。
还可以看到，在复位时段(U/D＝1)，计数器增量为负。这对应于图6A的前半部分中遇到每个时钟脉冲时计数器的递减(而不是递增)。然而，由于在复位时段期间不调整计数器增量，因此在复位时段期间除(0,0)之外的(I1,I0)的值可能是“不在乎”(因此，当U/D＝1时，行的阴影对应于(I1,I0)＝(0,1)、(1,0)和(1,1))。
图9还示出了边缘检测器的真值表。可以看出，只有在CNT_EN启动且CMP_OUT不存在的情况下，边缘检测器才输出1。否则，即使输入时钟ADC_CLK为1，边缘检测器的输出也为0。
图8B示出了本公开的实施例提供的一种判断电路的示例电路结构830及其示例操作840。示例操作840示出了(i)在CNT_EN指示的斜坡期间有比较器输出，因此A/D转换成功(“ADC工作”)；(ii)在斜坡期间没有比较器输出，因此A/D转换失败(“ADC不工作”)。在判断电路初始阶段，D型触发器的时钟输入具备CNT_EN。如果CMP_OUT在斜坡末端时为高电平，则Q输出在CNT_EN的下降沿不会改变。否则，如果CMP_OUT在斜坡末端时没有变为高电平，则Q输出会在CNT_EN下降沿增加计数器增量。
现在描述电路结构的具体示例。当时钟信号从高电平(H)变为低电平(L)时，D型触发器使其内部状态与D输入的逻辑值匹配。根据本实施例，在第一级D型触发器的时钟输入端接收上述CNT_EN。设置D输入，从而当CMP_OUT为高电平时，D＝Q，当CMP_OUT为低电平时，(反向逻辑)。可以看出，如果A/D转换成功(CMP_OUT变为高电平)，触发器的状态保持相同的状态，如果比较器没有响应(CMP_OUT没有变为高电平)，触发器的状态将反转。通过将该内部状态的反向输出/>馈送到级联中后续触发器的时钟输入，可以计算比较器不响应的情况数量。
由于得到的计数将用于如上所述的第N次(最后一次)A/D转换，因此内部状态Q[10]和增量选择器的输入之间的门控由INC_CTRL来实施。具体来说，仅在最后一次A/D转换期间，INC_CTRL＝高电平，这影响门控。
图10A示出了本公开的实施例提供的一种具有部分式CMS的A/D转换过程的流程图，该过程使用具有减法器的上/下计数器。该过程包括以下步骤。
1001：在复位条件下进行N个采样。
复位条件是指比较器的信号输入具备已知的复位电压而不是待测量(即，待转换为数字值)的电压的条件。采样是指测量(或转换)过程，包括递减计数器，直到馈送到比较器的斜坡输入的斜坡信号达到复位电压，即在间隔期间递减计数器，直到提供比较器输出(这样的间隔由图6B中的CMP_OUT行中的向右箭头指示)。复位条件下的采样也可以称为复位采样、复位ADC、复位A/D转换等。
1002：对管理信号条件下的采样数的变量n进行初始化。在本示例中，n＝1。根据本公开的实施例，在信号条件下，将用小振幅斜坡进行N-1个采样，将用FSR斜坡进行第N个(最后一个)采样。
1003：在信号条件下，使用振幅小于FSR的斜坡(小振幅斜坡)进行采样。
信号条件是指将待测量(即，待转换为数字值)的信号电压馈送到比较器的信号输入的条件。信号条件下的采样也可以称为信号采样、信号ADC、信号A/D转换等。
根据本公开，当从复位条件移动到信号条件时，不复位计数器。因此，在复位条件下获得的计数值不需要保存在单独的锁存器或存储器中。信号条件下采样得到的计数累加到复位条件下获得的计数值中。由于复位条件下的计数已经在负方向上累加，因此复位条件下的计数和信号条件下的计数的累加总和最终给出了信号条件下的计数和复位条件下的计数之间的差。
1004：确定在小振幅斜坡期间是否有比较器输出。
如果在小振幅斜坡期间没有比较器输出，则过程进入步骤1007，通过从计数值中减去小振幅全计数值，舍弃针对小振幅斜坡的计数。此外，用于最后一个FSR斜坡的计数器增量增加+1。
1005：确定复位条件下采样的次数是否达到N-1。
1006：如果在复位条件下采样的数量还没有达到N-1，则n递增，并返回步骤1003。
1008：如果在复位条件下进行了N-1个采样，则根据计数器增量在信号条件下使用FSR斜坡(具有全刻度范围的斜坡)进行采样(第N个采样，最后一个采样)，可以在步骤1007中调整计数器增量。
1009：输出复位条件下的计数与信号条件下的计数(例如，在上/下计数器中累加)之间的差值。
通过适当设置计数器增量，计数中有效地考虑了因为小振幅斜坡没有达到输入信号电平，因此舍弃针对小振幅斜坡的计数。
条件式CMS或部分式CMS需要的内存是传统CMS的两倍。本公开通过在信号A/D转换时段期间的小振幅斜坡没有达到输入信号电平的情况下的操作减少了存储器需求(并且因此减少了电路的数量)：
-从计数值中减去小斜坡全计数值；
-将待用于信号A/D转换时段期间内最后一个采样的计数器增量增加1。
即使对部分式CMS进行了这些修改，本公开也可以保留部分式CMS在减少A/D转换所需时间方面的优点。
根据如上所述的图10A，针对没有CMP_OUT的每个小振幅斜坡，进行全计数值的减去(例如，在具有减法器的计数器内)。图10B示出了另一个实施例的流程图，其中将针对没有CMP_OUT的斜坡的信息记录在日志中(步骤1017)；将日志信息与复位条件下的计数和信号条件下的计数之间的差值一起输出(步骤1019)，并且在之后进行相应的全计数值的减去(步骤1020)。例如，减法是在ADC外部的ADC输出上进行的。
虽然上面描述了各种实施例并在附图中示出，但本发明并不限于描述或示出的特定实施例。
本申请实施例公开的单元划分并不限定，实施例可以配置其他部件的划分。
在适当的情况下，一些功能可以以计算机程序的形式来实施，用于使处理器或计算设备进行一个或多个功能。例如，各种控制功能可以实施为计算机程序。计算机程序可以存储在非瞬时性计算机可读存储介质上。存储介质可以是任何可以存储计算机程序的介质，可以是USB驱动器、闪存驱动器、只读存储器(read-only memory，ROM)和随机存取存储器(random-access memory，RAM)等固态存储器；可移动或不可移动硬盘等磁性存储介质；或光盘等光学存储介质。控制功能也可以用离散或集成电路元件来实施。
上述描述仅是本申请的具体实施方式，并不用于限制本公开的保护范围。鉴于本公开，本领域技术人员容易想到的任何变化都应属于本申请的范围。例如，单独公开的措施可以适当组合在单个实施例中，只要这些措施不相互排斥。

Claims (32)

1.一种模数转换器(analog-to-digital converter，ADC)，其特征在于，包括：
比较器，包括信号输入和斜坡输入，所述比较器用于：比较馈送到所述信号输入的模拟输入信号和馈送到所述斜坡输入的参考信号，以及当所述参考信号达到所述模拟输入信号时，提供比较器输出，其中，所述参考信号具有一个或多个第一斜坡波形和在所述一个或多个第一斜坡波形之后形成的第二斜坡波形，所述第二斜坡波形的振幅对应于通过所述ADC的模数转换的全刻度范围且大于所述一个或多个第一斜坡波形的振幅；
计数器，用于：从所述参考信号的每个斜坡波形的开始计数参考时钟的周期，直到所述比较器输出指示所述斜坡波形的斜坡信号电平达到所述模拟输入信号的电平，以及累加针对包括在所述参考信号中的所述斜坡波形的计数值；
控制电路，用于在所述第二斜坡波形期间设置待使用的计数器的计数步长，
其中，从所述累加计数值中减去针对所述比较器没有提供比较器输出期间的所述第一斜坡波形中的第一斜坡波形的全计数值，针对第一斜坡波形的所述全计数值是在所述第一斜坡波形期间的所述参考时钟的周期数。
2.根据权利要求1所述的ADC，其特征在于，所述参考信号还包括在复位时段期间馈送到所述斜坡输入的多个复位时段斜坡波形，所述复位时段是将复位电压馈送到所述信号输入的时段，
其中，在信号A/D转换时段期间，将所述多个斜坡波形馈送到所述斜坡输入，所述信号A/D转换时段是在所述复位时段之后的时段，在所述复位时段期间，将所述模拟输入信号馈送到所述信号输入，
其中，复位时段斜坡波形的数量与在所述信号A/D转换时段期间的多个斜坡波形的数量相同。
3.根据权利要求2所述的ADC，其特征在于，所述计数器用于：通过在所述复位时段期间递减所述计数值来累加所述参考时钟的周期数，以及通过在所述信号A/D转换时段期间递增所述计数值来累加所述参考时钟的周期数。
4.根据权利要求1至3中任一项所述的ADC，其特征在于，还包括用于接收所述参考时钟的边缘检测器，其中，所述边缘检测器用于：从所述参考信号的每个斜坡波形的开始向所述计数器提供所述参考时钟，直到所述比较器输出指示所述斜坡波形的斜坡信号电平达到所述模拟输入信号的电平，以及当所述比较器输出指示所述斜坡波形的斜坡信号电平达到所述模拟输入信号的电平时，停止向所述计数器提供所述参考时钟。
5.根据权利要求4所述的ADC，其特征在于，当断言了指定所述参考信号的每个斜坡波形的间隔的使能信号且所述比较器没有提供比较器输出时，所述边缘检测器提供用于计数的所述参考时钟。
6.根据权利要求1至5中任一项所述的ADC，其特征在于，所述控制电路用于：根据所述比较器没有提供比较器输出期间的所述第一斜坡波形中的第一斜坡波形的数量，在所述第二斜坡波形期间设置所述计数器的计数步长。
7.根据权利要求1至5中任一项所述的ADC，其特征在于，所述控制电路用于：如果所述比较器在所述第一斜坡波形期间没有提供比较器输出，则针对每个第一斜坡波形，将所述计数器的计数步长增加1。
8.根据权利要求1至7中任一项所述的ADC，其特征在于，从所述累加计数值中减去针对所述比较器没有提供比较器输出期间的所述第一斜坡波形中的第一斜坡波形的全计数值，在所述计数器内进行。
9.根据权利要求1至7中任一项所述的ADC，其特征在于，从所述累加计数值中减去针对所述比较器没有提供比较器输出期间的所述第一斜坡波形中的第一斜坡波形的全计数值，在所述ADC的输出上进行。
10.根据权利要求1至9中任一项所述的ADC，其特征在于，所述全计数值由所述控制电路设置。
11.根据权利要求1至10中任一项所述的ADC，其特征在于，所述计数器用于：通过针对所述参考时钟的每个周期将所述计数值递增所述计数步长，来根据所述计数步长对所述参考时钟的周期进行计数。
12.根据权利要求1至10中任一项所述的ADC，其特征在于，接收来自所述边缘检测器的所述参考时钟的电路针对所述参考时钟的每个周期向所述计数器馈送等于所述计数步长的脉冲数量。
13.根据权利要求1至12中任一项所述的ADC，其特征在于，所有所述第一斜坡波形具有相同的振幅。
14.根据权利要求1至12中任一项所述的ADC，其特征在于，所述每个第一斜坡波形具有比先前的第一斜坡波形更大的振幅。
15.一种图像传感器，其特征在于，包括：
传感器元件阵列；
读出电路，用于从所述阵列的传感器元件读出信号，
其中，所述读出电路包括：
垂直扫描仪，用于顺序地选择所述阵列的行；
模数转换单元，用于并行地将来自所述阵列的选定行中各列的传感器元件的模拟信号转换为数字信号，其中，以一一的对应关系为每列提供根据权利要求1至13中任一项的ADC；
斜坡发生器，用于为针对每列的所述ADC提供所述参考信号；
存储单元，用于存储从所述模数转换单元输出的各列的数字值；
水平扫描仪，用于顺序地选择存储在所述存储单元中的所述各列的所述数字值用于输出。
16.一种图像传感器，其特征在于，包括：
传感器元件阵列；
读出电路，用于从所述阵列的传感器元件读出信号，
其中，所述读出电路包括：
垂直扫描仪，用于顺序地选择所述阵列的行；
水平扫描仪，用于从所述阵列的选定行中的各列的传感器元件顺序地选择模拟信号；
根据权利要求1至13中任一项所述的ADC，用于将所述顺序地选择的模拟信号转换为数字信号；
斜坡发生器，用于提供所述参考信号。
17.一种图像传感器，其特征在于，包括：
传感器元件阵列；
读出电路，用于从所述阵列的传感器元件读出信号，
其中，所述读出电路包括：
垂直扫描仪，用于顺序地选择所述阵列的行；
模数转换单元，用于并行地将来自所述阵列的选定行中各列的传感器元件的模拟信号转换为数字信号，其中，为每列提供模数转换器(analog-to-digital converter，ADC)，其中，
斜坡发生器，用于为针对每列的所述ADC提供参考信号，其中，所述参考信号具有一个或多个第一斜坡波形和在所述一个或多个第一斜坡波形之后形成的第二斜坡波形，所述第二斜坡波形的振幅对应于通过所述ADC的模数转换的全刻度范围且大于所述一个或多个第一斜坡波形的振幅；
存储单元，用于存储从所述模数转换单元输出的各列的数字值；
水平扫描仪，用于顺序地选择存储在所述存储单元中的所述各列的所述数字值用于输出，
其中，每个ADC包括：
比较器，包括信号输入和斜坡输入，所述比较器用于：比较馈送到所述信号输入的模拟输入信号和馈送到所述斜坡输入的参考信号，以及当所述参考信号达到所述模拟输入信号时，提供比较器输出；
计数器，用于：从所述参考信号的每个斜坡波形的开始计数参考时钟的周期，直到所述比较器输出指示所述斜坡波形的斜坡信号电平达到所述模拟输入信号的电平，以及累加针对包括在所述参考信号中的所述斜坡波形的计数值；
控制电路，用于在所述第二斜坡波形期间设置待使用的计数器的计数步长，
其中，从所述累加计数值中减去针对所述比较器没有提供比较器输出期间的所述第一斜坡波形中的第一斜坡波形的全计数值，针对第一斜坡波形的所述全计数值是在所述第一斜坡波形期间的所述参考时钟的周期数。
18.一种图像传感器，其特征在于，包括：
传感器元件阵列；
读出电路，用于从所述阵列的传感器元件读出信号，
其中，所述读出电路包括：
垂直扫描仪，用于顺序地选择所述阵列的行；
水平扫描仪，用于从所述阵列的选定行中的各列的传感器元件顺序地选择模拟信号；
模数转换器(analog-to-digital converter，ADC)，用于将顺序地选择的模拟信号转换为数字信号；
斜坡发生器，用于提供参考信号，其中，所述参考信号具有一个或多个第一斜坡波形和在所述一个或多个第一斜坡波形之后形成的第二斜坡波形，所述第二斜坡波形的振幅对应于通过所述ADC的模数转换的全刻度范围，并且大于所述一个或多个第一斜坡波形的振幅，
其中，所述ADC包括：
比较器，包括信号输入和斜坡输入，所述比较器用于：比较馈送到所述信号输入的模拟输入信号和馈送到所述斜坡输入的参考信号，以及当所述参考信号达到所述模拟输入信号时，提供比较器输出；
计数器，用于：从所述参考信号的每个斜坡波形的开始计数参考时钟的周期，直到所述比较器输出指示所述斜坡波形的斜坡信号电平达到所述模拟输入信号的电平，以及累加针对包括在所述参考信号中的所述斜坡波形的计数值；
控制电路，用于在所述第二斜坡波形期间设置待使用的计数器的计数步长，
其中，从所述累加计数值中减去针对所述比较器没有提供比较器输出期间的所述第一斜坡波形中的第一斜坡波形的全计数值，针对第一斜坡波形的所述全计数值是在所述第一斜坡波形期间的所述参考时钟的周期数。
19.根据权利要求17或18所述的图像传感器，其特征在于，所述参考信号还包括在复位时段期间馈送到所述斜坡输入的多个复位时段斜坡波形，所述复位时段是将复位电压馈送到所述信号输入的时段；
其中，在信号A/D转换时段期间，将所述多个斜坡波形馈送到所述斜坡输入，所述信号A/D转换时段是在所述复位时段之后的时段，在所述复位时段期间，将所述模拟输入信号馈送到所述信号输入，
其中，复位时段斜坡波形的数量与在所述信号A/D转换时段期间的多个斜坡波形的数量相同。
20.根据权利要求19所述的图像传感器，其特征在于，所述计数器用于：通过在所述复位时段期间递减所述计数值来累加所述参考时钟的周期数，以及通过在所述信号A/D转换时段期间递增所述计数值来累加所述参考时钟的周期数。
21.根据权利要求17至20中任一项所述的图像传感器，其特征在于，所述ADC还包括用于接收所述参考时钟的边缘检测器，其中所述边缘检测器用于：从所述参考信号的每个斜坡波形的开始向所述计数器提供所述参考时钟，直到所述比较器输出指示所述斜坡波形的斜坡信号电平达到所述模拟输入信号的电平，以及当所述比较器输出指示所述斜坡波形的斜坡信号电平达到所述模拟输入信号的电平时，停止向所述计数器提供所述参考时钟。
22.根据权利要求21所述的图像传感器，其特征在于，当断言了指定所述参考信号的每个斜坡波形的间隔的使能信号且所述比较器没有提供比较器输出时，所述边缘检测器提供用于计数的所述参考时钟。
23.根据权利要求17至22中任一项所述的ADC，其特征在于，所述控制电路用于：根据所述比较器没有提供比较器输出期间的所述第一斜坡波形中的第一斜坡波形的数量，在所述第二斜坡波形期间设置所述计数器的计数步长。
24.根据权利要求17至22中任一项所述的ADC，其特征在于，所述控制电路用于：如果所述比较器在所述第一斜坡波形期间没有提供比较器输出，则针对每个第一斜坡波形，将所述计数器的计数步长增加1。
25.根据权利要求17至24中任一项所述的ADC，其特征在于，从所述累加计数值中减去针对所述比较器没有提供比较器输出期间的所述第一斜坡波形中的第一斜坡波形的全计数值，在所述计数器内进行。
26.根据权利要求17至24中任一项所述的ADC，其特征在于，从所述累加计数值中减去针对所述比较器没有提供比较器输出期间的所述第一斜坡波形中的第一斜坡波形的全计数值，在所述ADC的输出上进行。
27.根据权利要求17至26中任一项所述的ADC，其特征在于，所述全计数值由所述控制电路设置。
28.根据权利要求17至27中任一项所述的ADC，其特征在于，所述计数器用于：通过针对所述参考时钟的每个周期将所述计数值递增所述计数步长，来根据所述计数步长对所述参考时钟的周期进行计数。
29.根据权利要求17至27中任一项所述的ADC，其特征在于，接收来自所述边缘检测器的所述参考时钟的电路针对所述参考时钟的每个周期向所述计数器馈送等于所述计数步长的脉冲数量。
30.根据权利要求17至29中任一项所述的ADC，其特征在于，所有所述第一斜坡波形具有相同的振幅。
31.根据权利要求17至29中任一项所述的ADC，其特征在于，所述每个第一斜坡波形具有比先前的第一斜坡波形更大的振幅。
32.一种通过模数转换器(analog-to-digital converter，ADC)将模拟信号转换为数字值的方法，所述方法包括以下步骤：
包括信号输入和斜坡输入的比较器比较馈送到所述信号输入的模拟输入信号和馈送到所述斜坡输入的参考信号，并在所述参考信号达到所述模拟输入信号时，提供比较器输出，其中，所述参考信号具有一个或多个第一斜坡波形和在所述一个或多个第一斜坡波形之后形成的第二斜坡波形，所述第二斜坡波形的振幅对应于通过所述ADC的模数转换的全刻度范围且大于所述一个或多个第一斜坡波形的振幅；
计数器从所述参考信号的每个斜坡波形的开始计数参考时钟的周期，直到所述比较器输出指示所述斜坡波形的斜坡信号电平达到所述模拟输入信号的电平，以及累加针对包括在所述参考信号中的所述斜坡波形的计数值；
控制电路在所述第二斜坡波形期间设置待使用的所述计数器的计数步长，
其中，从所述累加计数值中减去针对所述比较器没有提供比较器输出期间的所述第一斜坡波形中的第一斜坡波形的全计数值，针对第一斜坡波形的所述全计数值是在所述第一斜坡波形期间的所述参考时钟的周期数。
CN202180095601.3A 2021-03-31 2021-03-31 单斜率模数转换器、相关图像传感器和方法 Pending CN117044112A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2021/084524 WO2022205126A1 (en) 2021-03-31 2021-03-31 Single slope analog-to-digital converter, associated image sensor, and method

Publications (1)

Publication Number Publication Date
CN117044112A true CN117044112A (zh) 2023-11-10

Family

ID=83455357

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180095601.3A Pending CN117044112A (zh) 2021-03-31 2021-03-31 单斜率模数转换器、相关图像传感器和方法

Country Status (2)

Country Link
CN (1) CN117044112A (zh)
WO (1) WO2022205126A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4281822B2 (ja) * 2007-05-11 2009-06-17 ソニー株式会社 固体撮像装置、撮像装置
CN101964662B (zh) * 2010-10-12 2013-01-09 浙江大学 一种改进型单斜率串行模数转换器
KR102170619B1 (ko) * 2014-07-03 2020-10-28 삼성전자주식회사 이미지 센서와 이를 포함하는 장치
EP3382898A1 (en) * 2017-03-30 2018-10-03 Ams Ag Analog-to-digital converter circuit and method for analog-to digital conversion
KR102431230B1 (ko) * 2017-11-17 2022-08-10 에스케이하이닉스 주식회사 저잡음 싱글-슬롭 비교 장치 및 그에 따른 아날로그-디지털 변환 장치와 씨모스 이미지 센서

Also Published As

Publication number Publication date
WO2022205126A1 (en) 2022-10-06

Similar Documents

Publication Publication Date Title
US10116320B2 (en) Photoelectric conversion apparatus and image capturing system
US9374097B2 (en) Data processor, solid-state imaging device, imaging device, and electronic apparatus
JP5181087B2 (ja) 単一スロープ型アナログ‐デジタル・コンバータ
US9571777B2 (en) Analog/digital converter and solid-state imaging device
EP2104235B1 (en) Analog-to-digital converter, analog-to-digital converting method, solid-state image pickup device.
US8390486B2 (en) Automatic offset adjustment for digital calibration of column parallel single-slope ADCs for image sensors
EP3371889B1 (en) Analog-to-digital conversion and method of analog-to-digital conversion
US10681297B2 (en) Single-slope comparison device with low-noise, and analog-to-digital conversion device and CMOS image sensor including the same
EP3371968B1 (en) Analog-to-digital conversion and method of analog-to-digital conversion
KR20090017444A (ko) 고체 촬상 소자 및 카메라 시스템
US10097781B2 (en) Analog-to-digital converter and operating method thereof
JP2011223270A (ja) 固体撮像装置およびその制御動作
US10498992B2 (en) Single-slope comparison device with low-noise, and analog-to-digital conversion device and CMOS image sensor including the same
CN114503545A (zh) 双斜坡像素读出
US10148899B2 (en) Counting apparatus, analog-to-digital converter and image sensor including the same
US10015422B1 (en) Analog-to-digital converter and analog-to-digital conversion method
CN114402531A (zh) 图像传感器中的快速多重采样
KR101111638B1 (ko) Ｃｄｓ를 이용한 ａｄｃ 및 이를 이용한 ａｄ 변환방법
WO2022205126A1 (en) Single slope analog-to-digital converter, associated image sensor, and method
JP6112871B2 (ja) 撮像素子及び撮像装置
JP6843190B2 (ja) 固体撮像素子
KR101232620B1 (ko) 램프 신호의 보정 기능을 갖는 램프 신호 발생기 및 이를 포함하는 이미지 센서
KR102553395B1 (ko) Ts-ss 아날로그-디지털 변환 장치 및 이를 포함하는 이미지 센싱 장치
KR102204197B1 (ko) 저전력 씨모스 이미지 센서 시스템
CN114902565A (zh) 具有增量可选计数器的部分相关多重采样单斜率adc

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination