CN101964662B - 一种改进型单斜率串行模数转换器 - Google Patents

一种改进型单斜率串行模数转换器 Download PDF

Info

Publication number
CN101964662B
CN101964662B CN201010503632.1A CN201010503632A CN101964662B CN 101964662 B CN101964662 B CN 101964662B CN 201010503632 A CN201010503632 A CN 201010503632A CN 101964662 B CN101964662 B CN 101964662B
Authority
CN
China
Prior art keywords
comparator
input
digital converter
counter
slope
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201010503632.1A
Other languages
English (en)
Other versions
CN101964662A (zh
Inventor
吴晓波
叶智豪
孙越明
赵梦恋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang University ZJU
Original Assignee
Zhejiang University ZJU
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang University ZJU filed Critical Zhejiang University ZJU
Priority to CN201010503632.1A priority Critical patent/CN101964662B/zh
Publication of CN101964662A publication Critical patent/CN101964662A/zh
Application granted granted Critical
Publication of CN101964662B publication Critical patent/CN101964662B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

本发明公开了一种改进型单斜率模数转换器，包括斜坡发生器、比较器、加法计数器和系统时钟模块，斜坡发生器的输出连接到比较器的反相输入端，模拟信号连接到比较器的同相输入端，比较器的输出连接到加法计数器的输入端，系统时钟模块产生控制信号分别连接到斜坡发生器和加法计数器的时钟控制端。本发明采用反馈的方式调节电压斜坡的相位和幅度，减少了器件参数偏差对斜坡电压精度的影响。本发明改进了传统单斜率串行模数转换器的性能受斜坡发生器误差影响的缺点，具有与单斜率串行模数转换器相同的转换时间。本发明电路结构简单，整个系统由基本的模拟和数字模块组成，设计和分析也非常简单，适合于追求成本和上市速度的便携式产品的应用。

Description

一种改进型单斜率串行模数转换器
技术领域
本发明涉及集成电路技术领域，具体涉及一种改进型单斜率串行模数转换器。
背景技术
模数转换器在数据获取系统中起着重要的作用。在电源管理领域，由于数字控制器具有稳定性好，可编程和低功耗等优点，越来越多的系统采用数字电路进行控制。为了得到数字电路的输入，需要模数转换器把电压、温度等模拟信号转换为便于数字控制器处理的数字信号。随着集成电路的集成度不断提高，便携式产品得到了快速的发展，并且保持强劲的增长势头。由于数字电源具有上述优点，在便携式产品中引入数字电源是一个趋势。在大多数便携式产品的应用中，功耗和面积是主要的考虑因素。在保证性能的前提下，一款低价和小巧的产品显然在同类产品中更具有竞争力。数字电源要引入便携式产品，作为数字电源的重要组成模块的模数转换器，也需要尽可能节约功耗和面积。
目前的模数转换器主要有以下几种类型：逐次逼近型、并行比较型、∑-Δ调制型、压频变换型、积分型。逐次逼近型模数转换器需要内置移位寄存器和数模转换器；并行比较型模数转换器需要使用大量的比较器，例如其中速度最快的快闪式模数转换器需要的比较器数量与转换精度成指数的关系；∑-Δ调制型模数转换器的结构包括积分器、比较器、数模转换器和数字滤波器，结构和分析都比较复杂；压频变换型模数转换器需要引入计数电路。上述类型的模数转换器或者电路规模比较大，或者设计时间比较长，对于追求成本和上市速度的便携式产品来说，不是理想的选择。
相对于前面介绍过的几种模数转换器来说，积分型模数转换器的电路结构和分析都比较简单，比较符合便携式产品的应用要求。积分型模数转换器可以分为单斜率和双斜率两种类型。单斜率积分型模数转换器的缺点是其性能受积分电容等电路参数的影响；双斜率积分型模数转换器改进了单斜率积分型模数转换器的这个缺点，但是其转换时间是单斜率积分型模数转换器的两倍。
发明内容
本发明提供一种适合应用于便携式产品数字电源的改进型串行模数转换器，具有和单斜率积分型模数转换器相同的转换时间，并且改进了单斜率积分型模数转换器的性能受参数的影响的缺点。
一种改进型单斜率模数转换器，由斜坡发生器、比较器、加法计数器和系统时钟模块经电路连接构成，斜坡发生器的输出连接到比较器的反相输入端，模拟信号连接到比较器的同相输入端，比较器的输出连接到加法计数器的输入端，系统时钟模块产生控制信号分别连接到斜坡发生器以及加法计数器的时钟控制端。
所述的斜坡发生器由相位反馈回路以及幅值反馈回路构成，相位反馈回路由鉴相/鉴频器，电荷泵，电阻R1、电容C1、C2构成的低通滤波器，运算放大器A1、N沟道MOS管M3、电阻R2构成的电压-电流转换电路，P沟道MOS管M1、M2构成的电流镜、积分电容C3、比较器CM1经电路连接形成；幅值反馈回路由积分电容C3、比较器CM1、N沟道晶体管M4经电路连接形成，其中积分电容C3、比较器CM1与相位反馈回路复用。
斜坡发生器依据时钟信号，产生一个定频和定幅值的斜坡电压，该斜坡电压被送到比较器的负输入端，与输入电压进行比较。斜坡发生器采用了锁相技术，产生的斜坡电压不受器件参数的影响。
所述的低通滤波器中，电阻R1和电容C1串联，再与电容C2并联。
所述的电压-电流转换电路中，运算放大器的输出端与MOS管M3的栅极连接，电阻R1连接在MOS管M3的源端和地之间，M3与R2连接的节点与运算放大器A1的反相端连接。
所述的电流镜中，MOS管M1与MOS管M2的源端与电容连接，M1的漏端与M1、M2的栅极连接。
所述的相位反馈回路中，鉴相/鉴频器的输出连接到电荷泵，电荷泵的输出连接到低通滤波器中电阻R1和电容C2的连接节点以及电压-电流转换电路中运算放大器A1的同相端，电压-电流转换电路中MOS管M3的漏端连接到电流镜中MOS管M1的漏端，电流镜中MOS管M2的漏端连接到积分电容C3的正端以及比较器CM1的同相端，积分电容的负端连接到地，比较器CM1的反相端连接到电平固定的直流参考电压，比较器CM1的输出连接到鉴相/鉴频器的输入端，鉴相/鉴频器的另一个输入端作为外部信号的输入端。
所述的幅值反馈回路中，积分电容C3的正端与比较器CM1的正端以及MOS管M4的漏端连接，比较器CM1的输出端与MOS管M4的栅极连接，MOS管M4的源极接地。
所述的比较器CM1，其正端连接输入电压，负端连接斜坡电压，输出一个频率与斜坡电压相同的脉冲信号，脉冲信号的占空比与输入电压的幅值成正比。
所述的加法计数器由带复位端的时钟上升沿控制的D触发器和全加器构成，一个全加器与一个D触发器构成一个1位的加法计数器单元，全加器的加数输入端A与D触发器的输出端D连接，全加器的和输出端S与D触发器的输入端D连接，全加器的进位端输入CI与前一单元的全加器的进位输出端连接，所有D触发器的时钟输入端CLK连接到一起，所有D触发器的复位端CLR连接到一起，要构成多位的加法计数器，只需按照上述的连接关系串联所需位数的加法计数器单元。
所述的加法计数器，可以计算输入脉冲信号高电平持续的时间，并将其以数字的形式表示。其输入端与比较器的输出连接，其时钟端输入控制时钟。当一个控制时钟的上升沿到达，加法计数器把输入信号和内部寄存器的数据相加。具体来说，当加法计数器的输入端为高电平时，内部寄存器的数据加1，当加法计数器的输入为低电平时，内部寄存器的数据不变。当一个计数周期结束，寄存器内存储的数值就是输入脉冲高电平持续的时间内经过的时钟周期数。内部寄存器存储的数值在一个计数周期结束的时候被外部模块读取，并于数据读出后复位。
所述的系统时钟模块由计数器、与门、延时模块构成，其中计数器的位数以及与门的输入数与模数转换器的位数相同，计数器的输入端输入时钟，计数器的输出端连接到与门的输入端，计数器的每个输出端连接一个与门的输入端，与门的输出连接到延时模块1的输入端，延时模块1的输出端连接到延时模块2的输入端，延时模块1和延时模块2的输出同时作为控制信号输出到外部模块。
所述的系统时钟模块，按时序关系为斜坡发生器和加法计数器提供时钟信号、数据读出信号和复位信号。
有益效果：本发明改进型单斜率串行模数转换器采用了一个定频和定幅度的斜坡电压发生器，该斜坡电压发生器采用了锁相技术，采用反馈的方式来调节电压斜坡的相位和幅度，大大减少了器件参数偏差对斜坡电压精度的影响。
本发明改进了传统单斜率串行模数转换器的性能受斜坡发生器误差影响的缺点，并且具有与单斜率串行模数转换器相同的转换时间。
另外，本发明提供的模数转换电路具有非常简单的电路结构，整个系统都由基本的模拟和数字模块组成，设计和分析也非常简单，适合于追求成本和上市速度的便携式产品的应用。
附图说明
图1为本发明改进型单斜率串行模数转换器的结构示意图；
图2为本发明斜坡发生器电路连接图；
图3为本发明加法计数器结构示意图；
图4为本发明系统时钟模块结构示意图；
图5为本发明改进型单斜率串行模数转换器的关键波形图。
具体实施方式
下面结合附图和具体实施方式对本发明作进一步说明。
如图1所示为本发明改进型单斜率串行模数转换器的结构示意图。该结构包括：斜坡发生器、比较器、加法计数器和系统时钟模块，斜坡发生器的输出连接到比较器的反相输入端，模拟信号连接到比较器的同相输入端，比较器的输出连接到加法计数器的输入端，系统时钟模块产生控制信号分别连接到斜坡发生器以及加法计数器的时钟控制端。
转换周期开始时，模拟输入信号被采样、保持并送到比较器的同相输入端。斜坡发生器的积分电容被放电到地，加法计数器内部的寄存器被复位，时钟信号加到加法计数器的时钟输入端。斜坡发生器产生斜率受控的斜坡电压，并输入到比较器的反相输入端。如果输入电压vin比斜坡电压大，比较器输出高电平；当斜坡电压上升到大于vin，比较器的输出变低。经过这一过程，具有固定电平的输入电压被转换成脉冲电压，脉冲电压的占空比D与输入电压的幅值Vin成正比，满足以下关系：
D＝Vin/Vref
式中，Vref为斜坡电压的幅值。
比较器的输出端被连接到加法计数器的输入端。在每个时钟的上升沿，加法计数器把输入信号与存储器内的数据相加，并重新写入到寄存器中。在脉冲信号的高电平时间内，加法计数器在每个时钟上升沿到来之时对内部寄存器执行加1操作；在脉冲信号的低电平时间内，加法计数器对内部寄存器执行加0操作，即寄存器存储的数值不变。当转换周期结束，寄存器内的数值代表了脉冲信号高电平持续的时钟周期数，也即模数转换后的数字值。寄存器的数据是以二进制形式存放的，所以寄存器内的数据可以直接被外部数字模块进行读取和利用。
图2是本发明斜坡发生器电路连接图。斜坡发生器采用了类似锁相环的结构，利用反馈网络对积分电容的充电电流进行控制，从而实现对积分斜率的控制。
图2中，电阻R1，电容C1、C2构成低通滤波器，电荷泵的脉冲电流经过低通滤波器，形成控制电压VCTRL。运算放大器A1、MOS管M3、电阻R2构成电压-电流转换电路，MOS对管M1、M2构成电流镜。VCTRL通过电压-电流转换电路转换成控制电流，控制电流通过电流镜形成充电电流IUP。设置电流镜的镜像比例为1∶n(n为M1、M2的宽长比的比值，根据充电电流确定)，则充电电流IUP与控制电压VCTRL具有如下关系：
IUP＝n·VCTRL/R2
图2中，充电电流流入积分电容C3产生斜坡电压VRAMP，VRAMP被送入到比较器的同相输入端，C1的反相输入端连接参考电压VREF。VRAMP与VREF比较，产生信号反馈信号VCFB，VCFB被送到鉴相/鉴频器的输入端，鉴相/鉴频器的另外一个输入是外部输入的复位信号RST。鉴相/鉴频器检测VCFB和RST的上升沿的相位差和频率差，产生控制信号控制电荷泵对低通滤波器的电容进行充放电。
鉴相/鉴频器、电荷泵、低通滤波器、电压-电流转换器、电流镜及比较器CM1构成一个反馈回路，在稳定状态下，反馈信号VCFB和输入复位信号RST的相位相等，从而积分电容的放电时间与RST的上升沿一致。
图2中，比较器CM1和MOS管M4构成放电回路。当斜坡电压VRAMP上升到等于参考电压VREF，VCFB变高，M4开通，C3被迅速放电，从而斜坡电压的最大值与VREF相等。
在两个回路的共同作用下，斜坡电压的上升时间和幅值被精确控制，从而产生定频定幅值的斜坡电压。
图中以模块表示的鉴相/鉴频器以及电荷泵可采用锁相环中广泛使用的经典电路。
图3是本发明加法计数器结构示意图。图3给出了四位加法计数器的原型，如果要构成位数更高的加法计数器，只需要串联其中的基本模块即可。构成加法计数器的基本模块为全加器和带有复位端的时钟上升沿驱动的D触发器，CLR为寄存器的复位端，CLK为时钟输入端，A0为加法计数器的输入，A1～A3接地，S0～S3为加法计数器的输出。
转换周期开始时，所有D触发器被复位，S0～S3被置0。在每个时钟上升沿到来之前，S0～S3与A0～A3相加，也即S0～S3与X000相加，其中X为1或者0(取决于加法计数器的输入为高电平或者低电平)，相加的结果送到D触发器的D端；当时钟上升沿到来时，相加的结果被送到D出发器的Q端，覆盖原来的S0～S3中的数据；在每个时钟周期内执行一次上述的数据处理过程，直到转换周期结束，S0～S3中的数据就是加法计数的结果；如果输入为脉冲信号，则结果代表了该信号高电平持续的时钟周期数。
图4为本系统时钟模块结构示意图。图中给出了一个四位系统的时钟模块原型，更高位数的模块可按图中结构进行简单的位数扩展即可。图中的计数器为加法计数器，对输入时钟进行加法计数。在本系统中，时钟模块给出以下两个信号：数据有效信号，用于通知外部数字模块一个模数转换周期结束，模数转换的结果可以被读取；复位信号，提供给斜坡发生器以及加法计数器。首先，由加法计数器对输入时钟信号进行加法计数，当计数器计满，表示一个转换周期结束，计数器的输出都为1，与门的输出跳变，经过延时模块，产生外部数据读取信号RD，RD再经过延时模块，长生复位信号RST。延时模块可通过串联若干的反相器实现。
图5为改进型单斜率串行模数转换器的关键波形图。为了便于显示，以四位改进型单斜率串行模数转换器原型的波形图为例来说明。图中，CLK为时钟信号，VRAMP为斜坡电压，VIN为输入电压，VP为比较器产生的脉冲电压，S0～S3为模数转换的数字代码。VIN与VRAMP比较产生VP，当VIN大于VRAMP时，VP为高电平；当VIN小于VRAMP时，VP为低电平。当VP为高电平时，每经历一个时钟上升沿，输出结果加1；当VP为低电平时，输出结果不变。图中显示了一个模数转换的例子，假设输入电压为0.8V，参考电压为1.2V，则得到的数字代码为1010。

Claims (2)

1.一种改进型单斜率串行模数转换器，由斜坡发生器、比较器、加法计数器、系统时钟模块经电路连接构成，其特征在于：斜坡发生器的输出连接到比较器的反相输入端，模拟信号连接到比较器的同相输入端，比较器的输出连接到加法计数器的输入端，系统时钟模块产生控制信号分别连接到斜坡发生器以及加法计数器的时钟控制端；
所述的斜坡发生器由相位反馈回路以及幅值反馈回路构成，相位反馈回路由鉴相/鉴频器，电荷泵，电阻R1、电容C1、C2构成的低通滤波器，运算放大器A1、N沟道MOS管M3、电阻R2构成的电压-电流转换电路，P沟道MOS管M1、M2构成的电流镜、积分电容C3、比较器CM1经电路连接形成；幅值反馈回路由积分电容C3、比较器CM1、N沟道晶体管M4经电路连接形成，其中积分电容C3、比较器CM1与相位反馈回路复用。
2.如权利要求1所述的改进型单斜率串行模数转换器，其特征在于：所述的系统时钟模块由计数器、与门、延时模块构成，其中计数器的位数以及与门的输入数与模数转换器的位数相同，计数器的输入端输入时钟，计数器的每个输出端连接一个与门的输入端，与门的输出连接到延时模块1的输入端，延时模块1的输出端连接到延时模块2的输入端，延时模块1和延时模块2的输出同时作为控制信号输出到外部模块。
CN201010503632.1A 2010-10-12 2010-10-12 一种改进型单斜率串行模数转换器 Expired - Fee Related CN101964662B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201010503632.1A CN101964662B (zh) 2010-10-12 2010-10-12 一种改进型单斜率串行模数转换器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010503632.1A CN101964662B (zh) 2010-10-12 2010-10-12 一种改进型单斜率串行模数转换器

Publications (2)

Publication Number Publication Date
CN101964662A CN101964662A (zh) 2011-02-02
CN101964662B true CN101964662B (zh) 2013-01-09

Family

ID=43517423

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010503632.1A Expired - Fee Related CN101964662B (zh) 2010-10-12 2010-10-12 一种改进型单斜率串行模数转换器

Country Status (1)

Country Link
CN (1) CN101964662B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103279323B (zh) * 2013-05-31 2016-12-07 福建星网锐捷网络有限公司 一种加法器
US9030239B1 (en) * 2013-12-30 2015-05-12 Google Inc. Sigma-delta analog-to-digital converter
CN103746694B (zh) * 2014-01-14 2017-02-01 复旦大学 一种应用于两步式积分型模数转换器的斜坡转换电路
CN104393856B (zh) * 2014-10-24 2017-11-28 深圳市汇顶科技股份有限公司 一种斜坡波产生电路及其数模转换电路、指纹识别系统
CN105245229B (zh) * 2015-10-22 2018-12-14 天津大学 用于单斜adc的高线性度电压-时间转换方法及转换器
CN105811987B (zh) * 2016-03-09 2022-12-09 广州龙之杰科技有限公司 单积分型模数转换器及其转换方法
US10186967B2 (en) 2016-06-28 2019-01-22 Dialog Semiconductor (Uk) Limited Switching converter with ramp-based output regulation
CN109286398B (zh) * 2018-09-19 2021-10-26 电子科技大学 一种用于电流舵数模转换器校正的电流比较器及比较方法
CN114902565A (zh) * 2020-01-04 2022-08-12 华为技术有限公司 具有增量可选计数器的部分相关多重采样单斜率adc
CN113225082A (zh) * 2021-03-17 2021-08-06 中国科学院微电子研究所 基于时间的模数转换装置及方法
CN117044112A (zh) * 2021-03-31 2023-11-10 华为技术有限公司 单斜率模数转换器、相关图像传感器和方法
CN113791665A (zh) * 2021-09-22 2021-12-14 苏州锴威特半导体股份有限公司 一种功率因数矫正装置及控制芯片
CN116841346A (zh) * 2022-03-25 2023-10-03 长鑫存储技术有限公司 时钟计数器、时钟计数方法及存储装置
US11811403B2 (en) 2022-03-25 2023-11-07 Changxin Memory Technologies, Inc. Clock counter, method for clock counting, and storage apparatus

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5181087B2 (ja) * 2006-08-31 2013-04-10 トリクセル 単一スロープ型アナログ‐デジタル・コンバータ
KR100871828B1 (ko) * 2007-01-29 2008-12-03 삼성전자주식회사 히스테리시스 특성을 이용한 싱글 슬로프 ａｄｃ와 그 변환 방법, 및 상기 싱글 슬로프 adc를 구비하는 cmos 이미지 센서

Also Published As

Publication number Publication date
CN101964662A (zh) 2011-02-02

Similar Documents

Publication Publication Date Title
CN101964662B (zh) 一种改进型单斜率串行模数转换器
US20120032824A1 (en) Successive approximation register analog-to-digital converter, and operating clock adjustment method therefor
CN100512016C (zh) 模数转换器
CN105007079A (zh) 逐次逼近型模数转换器的全差分增量采样方法
CN202309521U (zh) 一种单电感双输出开关电源的控制电路
CN103095110B (zh) 控制电压延迟装置、使用其的数字电源转换器及其驱动方法
CN106549578B (zh) 多模式电源管理系统
CN101677213A (zh) 用于电力变换器控制器的数字峰值输入电压检测器
CN101517898A (zh) A/d转换器
CN104158545A (zh) 一种基于压控振荡器量化的逐次逼近寄存器型模数转换器
US20150177758A1 (en) Low-dropout regulator, power management system, and method of controlling low-dropout voltage
CN103716052A (zh) Ad转换电路、半导体装置以及ad转换方法
CN102377421A (zh) 开关电容电路
EP3300251A1 (en) Integration circuit and method for providing an output signal
Halihal et al. Full FPGA-based design of a PWM/CPM controller with integrated high-resolution fast ADC and DPWM peripherals
CN106921294A (zh) 一种脉冲波调制和脉冲跳周期调制的切换电路和切换方法
Barai et al. Dual-mode multiple-band digital controller for high-frequency DC–DC converter
CN110470901B (zh) 一种开关电源电路中电感电流平均值采样电路
CN103645763A (zh) 一种在开关稳压器中控制时序和斜坡补偿的电路
CN203561909U (zh) 一种在开关稳压器中控制时序和斜坡补偿的电路
CN102948078A (zh) 德尔塔-西格玛调制器
Kościelnik et al. A clockless time-to-digital converter
RU119960U1 (ru) Аналого-цифровой преобразователь
Yau et al. One-comparator sampling design for digital power converters
Song et al. A fast-transient over-sampled delta-sigma adaptive DC-DC converter for power-efficient noise-sensitive devices

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130109

Termination date: 20211012

CF01 Termination of patent right due to non-payment of annual fee