CN102948078A - 德尔塔-西格玛调制器 - Google Patents

Abstract

一种用于转换器系统的调制系统（70），优选地是德尔塔-西格玛转换器，其降低了输出中的噪声并给出灵活的实施方式。执行系统时钟向下采样（82，84），以使比较器输出锁存器（74）采用与低于反馈DAC（数模转换器）（78）的较低时钟频率进行操作。输入和输出信号的形式由输入电路（50）和输出电路（60）检测到。根据输入/输出范围、参考电压和反馈DAC的时钟频率、以及比较器输出锁存器，选择存储作为二进制数补码的一系列常数。正向脉冲计算单元（86）利用这些常数和调整过的PWM脉冲，处理从德尔塔-西格玛转换器输出的信号，该PWM脉冲被发送至输出电路。

Description

德尔塔-西格玛调制器

技术领域

本发明涉及一种调制方法和相关的用于德尔塔-西格玛转换器的调制系统。

背景技术

德尔塔-西格玛（或西格玛-德尔塔）转换器是公知类型的转换电路，其提供低执行成本的高分辨率输出。

图1中示出一种已知的二阶德尔塔-西格玛转换器的实施例。接收模拟输入信号10，从该输入信号减去反馈误差信号12。作为结果差值在第一积分器14中积分（或相加）。误差信号16随后从第一积分器14的输出中减去，作为结果的差值是第二积分器18的输入。第二积分器18的输出发送至比较器20，该比较器根据输入信号值输出高值或低值。比较器20的输出连接至锁存器22的输入，该锁存器由系统时钟24驱动。锁存器22输出单一位流，该位流是德尔塔-西格玛转换器的输出26，该位流可被合适的输出硬件（未示出）使用，以在所要求的合适范围内产生输出值。该单一位流也用作至1位数模转换器（DAC）28的输入，该DAC 28的输出用作反馈信号，该反馈信号用于两次减法运算12和16。

用于任意输入信号的相应的反馈信号在图2中示出。可以看见的是，DAC 28的反馈信号输出跟随时钟24的时序和脉冲宽度。

本发明的目的是提供一种德尔塔-西格玛系统，该系统具有改进的噪音特征、性能以及灵活的执行。

发明内容

因此，提供一种用于转换器的调制方法，该转换器具有接收输入信号的输入电路以及提供转换输出信号的输出电路，该调制方法包括以下步骤：

接收来自输入电路的比较器输出；

基于第一时钟，采样所述比较器输出；

基于所述第一时钟，产生正向脉冲至输出电路；

基于第二时钟，产生用于所述输入电路的反馈信号，

其中，所述第二时钟具有比所述第一时钟更小的频率。

优选地，所述方法包括延迟所述反馈信号的步骤，该反馈信号相对于所述采样延迟。

优选地，所述方法包括当所述采样的比较器输出为高时，发送所述正向脉冲至所述输出电路的步骤。

优选地，所述产生正向脉冲的步骤是基于至少一个系统常数，其中，所述系统常数取决于所述输入电路的输入信号或所述输出电路的输出信号中至少一个信号的特性。

优选地，所述方法包括检测所述输入电路的输入信号以及所述输出电路的输出信号的特性的步骤。

还提供一种用于德尔塔-西格玛转换器的调制方法，该德尔塔-西格玛转换器包括输入电路和输出电路，该输入电路用于接收输入信号和提供具有负反馈回路的积分输入信号，该输出电路用于接收调制输出信号和产生转换输出信号，其中，所述方法包括以下步骤：

提供所述输入硬件电路的积分输入信号的比较器输出；

对所述比较器输出采样，所述采样是基于第一时钟频率的；

在所述采样比较器输出上执行正向调节操作，以为所述输出电路提供调制输出信号；

基于所述采样比较器输出，产生调制反馈信号，所述产生是基于第二时钟频率的；以及

输出所述调制反馈信号至所述输入电路，

其中，所述第一时钟频率小于所述第二时钟频率。

由于反馈系统在比采样系统快的时钟上运行，反馈信号不具有与采样比较器输出同样的脉冲宽度。因此，系统通过不同的反馈，运行A*x+B线性变换的一部分（通常地，反馈时间与采样时间相同）。在优选的实施例中，该差值约为14/63。

优选地，所述输入电路和输出电路用于提供输入信号和转换输出信号格式的不同组合，其中，所述方法包括检测输入电路和输出电路的输入-输出格式组合的步骤，其中，所述执行正向调节操作的步骤是基于所述检测到的输入-输出格式组合。

输入和输出硬件可配置为在不同构造的输入信号和输出信号之间转换，例如，具有不同的电压范围，使用不同的参考电压，无论输入或输出是电流信号或电压信号等等。因此，系统能够检测哪个特定组合是当前选定的，并且能够相应地调整调制技术。

优选地，所述执行正向调节操作的步骤包括在所述采样比较器输出上执行数学运算，所述数学运算是基于一组常数，其中，所述方法包括以下步骤：

在内存中存储多个常数；

检测输入电路和输出电路的输入-输出格式组合；以及

基于所述检测的输入-输出格式组合，从内存中的所述多个常数中选定一组常数；

使用所述选定的一组常数，执行所述数学运算。

由于正向调节可使用一组常数来表征，其中，所述常数取决于德尔塔-西格玛转换器期望的输入/输出特性，系统可基于选定的输入/输出组合动态的调整。为此，一系列常数可预先确定，并且存储在转换器的内存中，当需要时（也就是，当转换器的输入/输出设置变化时）可访问内存。

优选地，所述执行正向调节操作的步骤包括以下步骤：

在累加器中加入常数，其中，所述常数值基于所述采样比较器输出来选定；以及

基于所述累加器的输出，产生调制输出信号。

优选地，所述执行正向调节操作的步骤包括以下步骤：

如果所述采样比较器输出是高，

在累加器中加入第一选定常数K1，和

发送调制输出信号至所述输出电路，所述调制输出信号基于所述累加器的输出；

和

如果所述采样比较器输出是低，

则在所述累加器中加入第二选定常数K2。

所述比较器输出可以是高电平值或低电平值，也就是，逻辑的‘1’或逻辑的‘0’。这用于确定，正向脉冲是否应当从调制部分发送至输出电路，以转换成合适的输出信号。还确定了通过正向调节电路执行的运算。应当注意的是，当正向脉冲产生时，累加值的整数部分可被清除。

优选地，所述方法包括当产生调制输出信号时，清除累加器的整数部分的步骤。

优选地，所述方法包括提供所述第一选定常数K1和所述第二选定常数K2的步骤，其中，K1和K2由公式限定：

$K1=\frac{\mathrm{Dig}\_\mathrm{Per}}{\mathrm{VrefOut}}\·({\mathrm{Vout}}_{0\%}\·\frac{1-m_2}{m_1-m_2}-{\mathrm{Vout}}_{100\%}\·\frac{1-m_1}{m_1-m_2})$

$K2=\frac{\mathrm{Dig}\_\mathrm{Per}}{\mathrm{VrefOut}}\·({\mathrm{Vout}}_{100\%}\·\frac{m_1}{m_1-m_2}-{\mathrm{Vout}}_{0\%}\·\frac{m_2}{m_1-m_2})$

$m_1=\frac{{\mathrm{Vin}}_{0\%}}{\mathrm{VrefIn}}\·\frac{\mathrm{Dig}\_\mathrm{Per}}{\mathrm{Dig}\_\mathrm{FB}}$

$m_2=\frac{{\mathrm{Vin}}_{100\%}}{\mathrm{VrefIn}}\·\frac{\mathrm{Dig}\_\mathrm{Per}}{\mathrm{Dig}\_\mathrm{FB}}$

其中，Dig_Per是所述第一时钟频率的周期，Dig_FB是调制反馈信号的一个周期的持续时间，Vin_0%是输入低电压，Vin_100%是输入高电压，Vout_0%是输出低电压，Vout_100%是输出高电压，VrefIn是输入参考电压，VrefOut是输出参考电压。

这些常数的使用导致德尔塔-西格玛转换器的系统转移函数：

V_Out=V_In·(k₁-k₂)+V_ref·k₂=V_In·α+β

这可根据需要轻易地建模和模拟。

优选地，所述方法包括将常数K1和K2存储为二进制补码的步骤，其中，所述加入步骤包括二进制补码加法。

将常数存储为二进制补码允许精确组合、简单的计算执行、以及有效存储。

优选地，所述发送调制输出信号至所述输出电路的步骤包括将加法运算的整数结果作为调制输出信号发送。

优选地，所述常数K1和K2限定为24位值，其中，8位包括常数的整数值，其中，所述加法步骤包括24位累加运算，其中，所述发送调制输出信号至所述输出电路的步骤包括将24位累加代表整数值的8位，作为调制输出信号发送。

由于二进制补码格式在累加器中允许简单的常数加法，系统可在基本硬件中轻易地执行，例如，简单的微处理器。优选地，将这8位选定作为24位值的最高有效字节。

优选地，所述方法包括以下步骤：

提供具有第一时钟频率的第一时钟；和

提供具有第二时钟频率的系统时钟，其中，所述第一时钟通过向下采样所述系统时钟提供。

向下采样所述系统时钟提供了一种产生时钟的简单方法，该时钟具有比系统时钟更低的频率。该向下采样是基于一组常数Dig_Per，该常数Dig_Per是第一时钟频率的期望周期。

优选地，所述产生调制反馈信号的步骤包括以下步骤：

为所述系统时钟的脉冲计数，以提供计数值CNT；和

当CNT小于预定周期值Dig_FB时，将所述采样比较器输出作为所述调制反馈信号输出；

当CNT大于预定周期值Dig_FB时，将0作为所述调制反馈信号输出。

这使得反馈脉冲的预定长度-Dig_FB-按照系统时钟的脉冲。因此，反馈信号不具有与采样比较器输出的单一位流中的位相同的脉冲宽度。

优选地，所述产生调制反馈信号的步骤包括以下步骤：

初始化用于所述第一时钟的每个脉冲的所述CNT值。

这使得计数器随着第一时钟的每个脉冲被重置。

优选地，所述产生调制反馈信号的步骤包括执行所述调制反馈信号的数字信号向模拟信号的转换。

优选地，所述提供比较器输出的步骤包括将所述输入硬件电路的积分输出与阈值比较的步骤。

还提供一种信号转换器，包括：

输入电路，用于接收输入信号和提供具有负反馈回路的积分输入信号；

输出电路，用于接收调制输出信号和产生转换输出信号；和

控制器，用于接收所述积分输入信号和输出调制反馈信号至所述输入电路，以及输出调制输出信号至所述输出电路，其中，该控制器用于执行任何以上描述的方法的步骤。

优选地，所述转换器是德尔塔-西格玛转换器。优选地，该转换器用于将输入电压或电流信号转换为输出电压或电流信号。

还提供一种用于转换模拟值至电压值的方法，通过数字处理器执行至少以下步骤：

a：在电流和电压模拟输入值之间执行选择，

b：在电流和电压模拟输出值之间执行选择，

c：在输入和输出之间执行电气隔离，

d：执行输入电流值的模拟数字转换，

e：输入转换由二阶西格玛-德尔塔转换器执行，西格玛-德尔塔转换器的反馈脉冲由数字处理器中的CCP寄存器产生，

f：发送数字输入值至至少一个光电耦合器，和

g：执行在光电耦合器输出端产生的数字信号的数模转换。

附图说明

现在将描述本发明的实施例，仅通过举例的方式，并参考相应的附图，其中：

图1是已知的二阶德尔塔-西格玛转换器的示意图；

图2是图1的转换器的采样信号图；

图3是电路图，其示出了根据本发明的调制系统；

图4是根据本发明的调制方法的流程图；

图5是图3中系统的采样时序图；

图6是本发明系统的运行和时序的原理图；

图7是本发明系统的功能块的原理图；以及

图8是常数K1和K2如何存储以及累加模块如何呈现在本发明系统中的图例。

具体实施方式

根据本发明实施例的德尔塔-西格玛转换器的实施例在图3中示出。该系统包括用50表示的输入硬件电路、用60表示的输出硬件电路、以及用70表示的调制系统。

输入硬件电路50包括任何合适的德尔塔-西格玛构造。图3中示出的电路包括二阶德尔塔-西格玛的布局，具有积分运算器（OpAmps）IC1和IC2，配置为接收输入信号Vin和执行两次积分运算，该积分运算具有负反馈信号52。输入硬件电路50产生积分输入信号Vin 54。输入硬件电路50可以说是执行图1的部件10，12，14，16，18的特征。为输入硬件电路50的运行提供参考电压VrefIn。

输出硬件电路60包括任何合适的电路，该电路用于接收德尔塔-西格玛转换器的调制输出信号62，并且将脉冲信号62转换至恰当的基于输出的电压或电流。脉冲信号62可以是脉冲宽度调制输出信号的形式。输出硬件电路包括参考电压VrefOut。

VrefIn和VrefOut是输入和输出硬件（HW）电路中的参考电压，并且可通过操作员特定设置电压电平，德尔塔-西格玛转换器以该电压电平运行。例如，如果整个电路优选标准化操作，两个参考电压均可设置在5V，同样地，输入和输出电路可设置不同的参考电压，这取决于系统要求。

调制系统70包括比较器72（例如，简单的1位模数转换器（ADC）），其用于接收所述积分输入信号Vin’54，并且提供高或低信号形式的输出。锁存器74对所述高或低信号采样，该锁存器74由第一时钟信号76触发。锁存器74的输出提供为单一位流。调制器进一步包括数模转换器（DAC）78，用于产生反馈信号，该信号作为用于输入硬件电路50的负反馈52输出。

在调制系统70中提供系统时钟80。系统时钟80被向下采样82，以提供所述第一时钟信号76。执行向下采样82，使得第一时钟信号76通过等同于常数Dig_Per的比率被向下采样。

使用第二锁存器84产生反馈信号，该锁存器84的输入是由锁存器74输出的单一位流，第二锁存器84由系统时钟80触发。第二锁存器84由第一时钟信号76开启或初始化。初始化中，第二锁存器84执行以下运算：

Clear CNT  （清空CNT）

IF CNT<Dig_FB（如果CNT<常数Dig_FB）

THEN Q=A  （则Q=A）

ELSE Q=0（否则Q=0）

Dig_FB是常数，定义为产生的反馈脉冲的期望长度。

一个实施例中，Dig_Per等于63个时钟周期且Dig_FB等于14个时钟周期。这允许反馈脉冲低于一个数字周期，这是普通德尔塔-西格玛调制器中的情形。

值63来自以下公式：

Tosc=4*1/Fosc=4/(8*10^6)=500纳秒，其中，Fosc是用于微处理器的振荡器频率，该微处理器在本实施例中用作调制系统70，且指令时钟4倍于1/Fosc（特定的微芯片PIC）。

特定采样频率约~32kHz，其给出1/32000/500纳秒=62.5指令时钟约~63(=Dig_Per).

数字反馈的值从系统将处理的输入/输出关系中选择。这种情况下，Dig_FB设置在14，提供稳定的用于前馈调节的常数（以下描述）。可以理解的是，为该常数可选择其他值。

调制系统70进一步包括正向脉冲计算模块86，用于在采样比较器输出上执行信号调节。正向脉冲计算模块86用于产生调制输出信号62，该信号62被输出硬件电路60接收。正向脉冲计算模块86包括累加器模块(未示出)，优选地，用于执行24位累加。

参考图4，正向脉冲计算模块86执行方法的以下步骤。在步骤100，通过基于第一时钟信号76的锁存器74进行采样。正向脉冲计算模块86检测（步骤102）该采样值是‘1’还是‘0’。

如果是‘1’，反馈脉冲将在第二锁存器84（如上所述）产生（步骤104）。在正向脉冲计算模块86中，第一常数K1将在累加器中相加（步骤106）。调制输出信号62（也叫正向脉冲）是由正向脉冲计算模块86产生（步骤108），在本实施例中，通过累加器的最高有效字节（MSB）产生。然后清除或重设累加器的MSB（步骤110），正向脉冲计算模块86等待下一个来自锁存器74的采样（步骤112）。

如果检测到采样值为‘0’第二常数K2在累加器中相加（步骤114），正向脉冲计算模块86等待下一个采样（步骤112）。（可以理解的是，对于采样值为‘0’，没有示出的是，第二锁存器84也初始化另一个反馈脉冲发生周期-其由第一使时钟信号76开启-但是由于采样值是‘0’，没有实际脉冲作为反馈发出-也就是，‘0’反馈）。

以上描述的序列可由以下描述：

·Perform 1bit sample  （执行1位采样）

·IF sample=1（如果采样值等于1）

·THEN Send out Feedbackpulse（则发出反馈脉冲）

o Acc+=K1(24precision add)（累加器中加入常数K1（24位精确累加））

o ForwardPulse=AccMSB  （正向脉冲等于累加器最高有效字节）

o Clear AccMSB（清空累加器最高有效字节）

·ELSE（否则）

o Acc+=K2(24precision add)（累加器中加入常数K2（24位精确累加））

·Wait for next SampleClock（等待下一个采样时钟）

用于调制系统70的采样位流在图5示出，其中，‘时钟’是系统时钟80；‘采样时钟’是第一时钟信号76；‘单一位流’是锁存器74之后的比较器的采样输出；‘反馈信号’是由调制系统70输出的负反馈52。

系统的时序在图5中示出，其中，采样时钟从时钟向下采样，反馈信号没有与单一位流中的位相同的脉宽（也就是采样时钟长度）。

图6的目的是描述系统的总体视图，其中，示出由德尔塔-西格玛系统产生的位流与提供至输出硬件电路60的正向脉冲之间的关系。

在采样的位流中，n给出数字‘0’，也就是，计算在每个‘1’之间‘0’的个数。目的是当采样到‘1’，发送正向脉冲，意味着，在采样的位流和正向脉冲之间有1：1的关系（图6中示出）。

在整个公式中，可使用延迟，来调整常数K1和K2，以适应在给定输入/输出关系中的给定需要。

输入/输出关系公式如下所示：

$V_{\mathrm{Out}}=V_{\mathrm{In}}=V_{\mathrm{ref}}\&CenterDot;\left(\frac{1}{n+1}\right)$

因此，

$V_{{\mathrm{Out}}^{\&prime;}}=V_{\mathrm{ref}}\&CenterDot;(\frac{k_1+k_2\&CenterDot;n}{n+1}+k_3)$

$\&DoubleDownArrow;$

$V_{{\mathrm{Out}}^{\&prime;}}=V_{\mathrm{ref}}\&CenterDot;(\frac{k_1}{n+1}+\frac{k_2\&CenterDot;n}{n+1}+k_3)$

$\&DoubleDownArrow;$

$V_{{\mathrm{Out}}^{\&prime;}}=V_{\mathrm{ref}}\&CenterDot;(\frac{k_1}{n+1}+k_2-\frac{k_2}{n+1}+k_3)$

$\&DoubleDownArrow;$

$V_{{\mathrm{Out}}^{\&prime;}}=V_{\mathrm{ref}}\&CenterDot;(\frac{k_1-k_2}{n+1}+k_2+k_3)$

$\&DoubleDownArrow;$

$V_{{\mathrm{Out}}^{\&prime;}}=\frac{V_{\mathrm{ref}}}{n+1}\&CenterDot;(k_1-k_2)+V_{\mathrm{ref}}\&CenterDot;(k_2+k_3)$

$\&DoubleDownArrow;$

$V_{{\mathrm{Out}}^{\&prime;}}=V_{\mathrm{In}}\&CenterDot;(k_1-k_2)+V_{\mathrm{ref}}\&CenterDot;(k_2+k_3)=V_{\mathrm{In}}\&CenterDot;\mathrm{\&alpha;}+\mathrm{\&beta;}$

可以理解的是，当采样位值为‘0’，调制可设定为产生小的输出脉冲-这是系统中期望的静态偏移。该脉冲用于保持正向输出信号中的高频率（该信号可被过滤）。该脉冲取决于以上的常数K3。本实施例中，K3设为‘0’。

优选的实施例提供常数K1和K2，用于线性变换，由以下限定：

$K1=\frac{\mathrm{Dig}\_\mathrm{Per}}{\mathrm{VrefOut}}\&CenterDot;({\mathrm{Vout}}_{0\%}\&CenterDot;\frac{1-m_2}{m_1-m_2}-{\mathrm{Vout}}_{100\%}\&CenterDot;\frac{1-m_1}{m_1-m_2})$

$K2=\frac{\mathrm{Dig}\_\mathrm{Per}}{\mathrm{VrefOut}}\&CenterDot;({\mathrm{Vout}}_{100\%}\&CenterDot;\frac{m_1}{m_1-m_2}-{\mathrm{Vout}}_{0\%}\&CenterDot;\frac{m_2}{m_1-m_2})$

$m_1=\frac{{\mathrm{Vin}}_{0\%}}{\mathrm{VrefIn}}\&CenterDot;\frac{\mathrm{Dig}\_\mathrm{Per}}{\mathrm{Dig}\_\mathrm{FB}}$

$m_2=\frac{{\mathrm{Vin}}_{100\%}}{\mathrm{VrefIn}}\&CenterDot;\frac{\mathrm{Dig}\_\mathrm{Per}}{\mathrm{Dig}\_\mathrm{FB}}$

其中，Dig_Per是第一时钟信号76的周期，Dig_FB是调制反馈信号的一个周期的持续时间，Vin_0%和Vin_100%分别是输入硬件电路50的低和高输入电压，Vout_0%和Vout_100%分别是输出硬件电路的低和高输出电压，VrefIn是输入参考电压，VrefOut是输出参考电压。

调制系统70可在图7中有效地呈现，其中，调制系统70执行类似于以上描述的系统转换函数。

输入硬件电路50用于接收输入信号，该输入信号可以是电流或电压信号，在该信号上执行积分运算，且将输出发送至调制系统70，该调制系统70提供调制输出至输出硬件电路60，该输出硬件电路60可将信号转换为具有所需的信号特性（例如，高-低范围等等）的适当的电流或电压输出信号。

系统用于调整转换函数（优选地，选择常数K1和K2），依赖于检测到的输入信号配置以及所需的输出信号配置。也就是：

·输入电路；将来自电流或电压的输入信号转换至输入电压[Vin]。

·系统转换函数；这是二阶西格玛-德尔塔转换器和相应的采样信号的线性变换的执行。

·输出电路；将来自系统转换函数的输出电压[Vout]转换至电流或电压。

该变换的执行优选地通过限定两个常数K1和K2完成。参见图8，这两个常数优选地限定为24位值，其中，MSB字节限定整数部分，两个其它字节限定小数部分，但也可恰当地使用其他配置。进一步，正向脉冲从简单的数学加法产生，累加值Acc也在24位值中存储。

系统中的关键特征是以下的：

·1位二阶西格玛-德尔塔调制器

o具有最小延迟的数字调制反馈脉冲

o通过调制该反馈脉冲，这种执行给出最简单的输入信号的线性变换的执行方案。

o西格玛-德尔塔转换器的低噪音优选地跟随以下的线性变换。

·输入位流的线性变换

o从简单加法中计算正向脉冲

o采样‘1’加常数‘K1’(24位加法)

o采样‘0’加常数‘K2’(24位加法)

o通过使用二进制补码算法，这些简单相加可以用于K1和K2的正值和负值。

如上所述，用于K1和K2的实际值由给出的输入/输出关系限定。采样相加允许在微处理器/微控制器（μC）中执行，而不使用乘法，这在大多数μC中不是自然可得到的。

通过对比，乘法可在μC中的固件中执行，但其会减慢程序，也就是，降低采样率。西格玛-德尔塔转换器基于过采样，因此，降低过采样率不是优选的。

O系统独立处理两个输出通道的输入/输出，意味着一个输入信号（也就是电压）在第一输出电路中可转换为电流信号，且在第二输出电路上可转换为电压信号。通过使用两组不同的K1和K2值限定给定的输入/输出关系。

O系统理论上允许所有输入/输出关系存在，仅仅是使用的常数K1和K2的精确的问题。

本发明的转换函数的一个实施例如下：

VO=V_In+V_{Off_In}·(α₁·(k₁-k₂)+α₂)+V_{Mod_Ref}·(k₂+k₃)+V_{Off_Out}

方程2：系统转换函数方程

方程的变量在以下三个表格中描述。

已知变量	定义
		Vin	应用的输入电压
Vo	测量的输出电压

表4：已知变量

已知常数	定义
		k1	固件常数
k2	固件常数
		k3	固件常数

表5：已知固件常数

表6：未知的系统常数

对于这个实施例，α1和α2是系统特定的，且需要测量的。这是通过使用已知的K1和K2值完成的，应用已知的输入电压，且测量相应的输出值。这以五个方程作为结束，得到所有未知量。这五个方式在如下所示（这以电压测量完成，但是电流测量的程序是相同的）：

Eq 1:V′_{Out_low}=(V_{In_low}+V_{Off_In})·(α₁·(k₁′-k₂′)+α₂)+V_{Mod_Ref}·k₂′+V_{Off_Out}

Eq 2:V′_{Out_high}=(V_{In_high}+V_{Off_In})·(α₁·(k₁′-k₂′)+α₂)+V_{Mod_Ref}·k₂′+V_{Off_Out}

Eq 3:V″_{Out_low}=(V_{In_low}+V_{Off_In})·(α₁·(k₁″-k₂′)+α₂)+V_{Mod_Ref}·k₂′+V_{Off_Out}

Eq 4:V″_{Out_high}=(V_{In_high}+V_{Off_In})·(α₁·(k₁″-k₂′)+α₂)+V_{Mod_Ref}·k₂′+V_{Off_Out}

Eq 5:V″′_{Out_high}=(V_{In_high}+V_{Off_In})·(α₁·(k₁″-k″₂)+α₂)+V_{Mod_Ref}·k₂″+V_{Off_Out}

我们上面的五个未知量是：V_{Off_In},α₁,α₂,V_{Mod_Ref}，V_{Off_Out}。

应用V_{In_Low}和V_{In_High}，且测量V_{Out_Low}和V_{Out_High}。

K1和K2预先设定用于全部五个测量，其中，K1’!=K1”以及K2’!=K2”。

这给我们具有五个未知量的五个方程，可以通过联立方程组解析。

可以理解的是，调制系统70可与其他的转换器配置一起使用，其不限于所述转换器系统的单一位流输出。

调制系统70可在固件中实现，例如，任何合适的微处理器，例如，PIC16F1936。

本发明不限于本文描述的实施例，可在不脱离本发明的范围内修改和适用。

Claims (21)

1.一种用于转换器的调制方法，该转换器具有接收输入信号的输入电路以及提供转换输出信号的输出电路，该调制方法包括以下步骤：

接收来自输入电路的比较器输出；

采样所述比较器输出，所述采样基于第一时钟；

基于所述第一时钟，产生正向脉冲至输出电路；

基于第二时钟，产生用于所述输入电路的反馈信号，

其中，所述第二时钟具有比所述第一时钟更小的频率。

2.根据权利要求1所述的方法，其特征在于，所述方法包括延迟所述反馈信号的步骤，所述反馈信号相对于所述采样被延迟。

3.根据权利要求1或2所述的方法，其特征在于：所述方法包括当采样比较器输出为高时，发送所述正向脉冲至所述输出电路的步骤。

4.根据权利要求1-3中任一权利要求所述的方法，其特征在于：所述产生正向脉冲的步骤是基于至少一个系统常数，其中，所述系统常数取决于所述输入电路的输入信号或所述输出电路的输出信号中至少一个信号的特性。

5.根据权利要求4所述的方法，其特征在于：所述方法包括检测所述输入电路的输入信号以及所述输出电路的输出信号的特性的步骤。

6.一种根据之前任一权利要求所述的用于德尔塔-西格玛转换器的调制方法，该德尔塔-西格玛转换器包括输入电路和输出电路，该输入电路用于接收输入信号和提供具有负反馈回路的积分输入信号，该输出电路用于接收调制输出信号和产生转换输出信号，其中，所述方法包括以下步骤：

提供所述输入硬件电路的积分输入信号的比较器输出；

采样所述比较器输出，所述采样基于第一时钟频率；

在所述采样比较器输出上执行正向调节操作，以对所述输出电路提供调制输出信号；

基于所述采样比较器输出，产生调制反馈信号，所述产生基于第二时钟频率；以及

输出所述调制反馈信号至所述输入电路，

其中，所述第一时钟频率小于所述第二时钟频率。

7.根据权利要求6所述的方法，其特征在于：所述输入电路和输出电路用于提供输入信号和转换输出信号格式的不同组合，其中，所述方法包括检测输入电路和输出电路的输入-输出格式组合的步骤，其中，所述执行正向调节操作的步骤是基于所述检测的输入-输出格式组合。

8.根据权利要求6或7的方法，其特征在于：所述执行正向调节操作的步骤包括在所述采样比较器输出上执行数学运算，所述数学运算基于一组常数，其中，所述方法包括以下步骤：

在内存中存储多个常数；

检测所述输入电路和输出电路的所述输入-输出格式组合；以及

基于所述检测的输入-输出格式组合，从内存中的所述多个常数中选定一组常数；

使用所述选定的一组常数，执行所述数学运算。

9.根据权利要求6-8任一权利要求所述的方法，其特征在于：所述执行正向调节操作的步骤包括以下步骤：

在累加器中加入常数，其中，所述常数值基于所述采样比较器输出来选定；以及

基于所述累加器的输出，产生调制输出信号。

10.根据权利要求9所述的方法，其特征在于：所述执行正向调节操作的步骤包括以下步骤：

如果所述采样比较器输出为高，

在累加器中加入第一选定常数K1，和

发送调制输出信号至所述输出电路，所述调制输出信号基于所述累加器的输出；和

如果所述采样比较器输出为低，

在所述累加器中加入第二选定常数K2。

11.根据权利要求10所述的方法，其特征在于：所述方法包括当产生调制输出信号时，清除累加器的整数部分的步骤。

12.根据权利要求10所述的方法，其特征在于：所述方法包括提供所述第一选定常数K1和所述第二选定常数K2的步骤，其中，K1和K2由以下公式限定：

$K1=\frac{\mathrm{Dig}\_\mathrm{Per}}{\mathrm{VrefOut}}\&CenterDot;({\mathrm{Vout}}_{0\%}\&CenterDot;\frac{1-m_2}{m_1-m_2}-{\mathrm{Vout}}_{100\%}\&CenterDot;\frac{1-m_1}{m_1-m_2})$

$K2=\frac{\mathrm{Dig}\_\mathrm{Per}}{\mathrm{VrefOut}}\&CenterDot;({\mathrm{Vout}}_{100\%}\&CenterDot;\frac{m_1}{m_1-m_2}-{\mathrm{Vout}}_{0\%}\&CenterDot;\frac{m_2}{m_1-m_2})$

$m_1=\frac{{\mathrm{Vin}}_{0\%}}{\mathrm{VrefIn}}\&CenterDot;\frac{\mathrm{Dig}\_\mathrm{Per}}{\mathrm{Dig}\_\mathrm{FB}}$

$m_2=\frac{{\mathrm{Vin}}_{100\%}}{\mathrm{VrefIn}}\&CenterDot;\frac{\mathrm{Dig}\_\mathrm{Per}}{\mathrm{Dig}\_\mathrm{FB}}$

其中，Dig_Per是所述第一时钟频率的周期，Dig_FB是调制反馈信号的一个周期的持续时间，Vin_0%是输入低电压，Vin_100%是输入高电压，Vout_0%是输出低电压，Vout_100%是输出高电压，VrefIn是输入参考电压，VrefOut是输出参考电压。

13.根据权利要求10-12任一权利要求所述的方法，其特征在于：所述方法包括将常数K1和K2存储为二进制补码的步骤，其中，所述加入步骤包括二进制补码加法。

14.根据权利要求10-13任一权利要求所述的方法，其特征在于：所述发送调制输出信号至所述输出电路的步骤包括将加法运算的整数结果作为调制输出信号发送。

15.根据权利要求10-14任一权利要求所述的方法，其特征在于：所述常数K1和K2限定为24位值，其中，所述24位值的8位包括常数的整数值，其中，所述加法步骤包括24位累加运算，其中，所述发送调制输出信号至所述输出电路的步骤包括将24位累加的代表整数值的8位，作为调制输出信号发送。

16.根据权利要求6-15任一权利要求所述的方法，其特征在于：所述方法包括以下步骤：

提供具有第一时钟频率的第一时钟；和

提供具有第二时钟频率的系统时钟，其中，所述第一时钟通过向下采样所述系统时钟来提供。

17.根据权利要求16所述的方法，其特征在于：所述产生调制反馈信号的步骤包括以下步骤：

为所述系统时钟的脉冲计数，以提供计数值CNT；和

当CNT小于预定周期值Dig_FB时，将所述采样比较器输出作为所述调制反馈信号输出；

当CNT大于预定周期值Dig_FB时，将0作为所述调制反馈信号输出。

18.根据权利要求17所述的方法，其特征在于：所述产生调制反馈信号的步骤包括以下步骤：

初始化用于所述第一时钟的每个脉冲的所述CNT值。

19.根据权利要求6-18任一权利要求所述的方法，其特征在于：所述产生调制反馈信号的步骤包括执行所述调制反馈信号的数字信号向模拟信号的转换。

20.根据权利要求6-19任一权利要求所述的方法，其特征在于：所述提供比较器输出的步骤包括将所述输入硬件电路的积分输出与阈值比较的步骤。

21.一种信号转换器，包括：

输入电路，用于接收输入信号和提供具有负反馈回路的积分输入信号；

输出电路，用于接收调制输出信号和产生转换输出信号；和

控制器，用于接收所述积分输入信号和输出调制反馈信号至所述输入电路，以及输出调制输出信号至所述输出电路，其中，该控制器用于执行权利要求1-20中任一权利要求所述的方法。

Images