RU119960U1

RU119960U1 - Аналого-цифровой преобразователь

Info

Publication number: RU119960U1
Application number: RU2012106085/08U
Authority: RU
Inventors: Юрий Алексеевич Пасынков; Алексей Александрович Повещенко
Priority date: 2012-02-20
Filing date: 2012-02-20
Publication date: 2012-08-27

Abstract

Аналого-цифровой преобразователь, содержащий сумматор, первый вход которого является входом преобразователя, а выход соединен со входом интегратора, выход которого соединен с первым аналоговым входом первого сравнивающего устройства, второй аналоговый вход которого подключен к общей шине, а выход соединен с первым входом микропроцессора и с управляющим входом переключателя, выход которого подключен ко второму входу сумматора, а его входы подключены к выходам источника образцовых напряжений, кроме того, цифровые выходы микропроцессора являются выходами преобразователя, а его второй вход связан с выходом генератора тактовых импульсов, отличающийся тем, что в него введены делитель частоты и второе сравнивающее устройство, первый аналоговый вход которого соединен с выходом интегратора, второй аналоговый вход подключен к общей шине, а его вход синхронизации соединен с выходом генератора тактовых импульсов и входом делителя частоты, выход которого связан со входом синхронизации первого сравнивающего устройства, кроме того, выход второго сравнивающего устройства соединен с третьим входом микропроцессора.

Description

Предлагаемая полезная модель относится к электроизмерительной технике и может быть использована для построения аналого-цифровых преобразователей (АЦП) постоянного напряжения.

Известен интегрирующий аналого-цифровой преобразователь на основе однополярного сигма-дельта модулятора, содержащий (Б.В.Чувыкин, Э.К.Шахов, В.Н.Ашанин, ∑Δ-АЦП: Синтез одноконтурных структур. Известия высших учебных заведений. Поволжский регион, Технические науки, №1, 2007. Стр 95, рис.2 а) сумматор (Сум), интегратор (Инт), сравнивающее устройство (СУ), генератор тактовых импульсов (ГТИ), микропроцессор (МП), ключ и однополярный источник образцового напряжения. Входное напряжение подается на первый вход сумматора, выход сумматора соединен со входом интегратора, выход интегратора соединен с первым аналоговым входом СУ, на второй аналоговый вход СУ подается опорное напряжение. Выход СУ соединен с МП и ключом, вход ключа соединен с источником образцового напряжения, а его выход связан со вторым входом сумматора. Выход генератора тактовых импульсов соединен с входом синхронизации СУ.

Однако указанный преобразователь может работать только с 11 однополярным входным напряжением.

Кроме того, известен АЦП (Б.В.Чувыкин, Э.К.Шахов, В.Н.Ашанин, ∑Δ-АЦП: Синтез одноконтурных структур. Известия высших учебных заведений. Поволжский регион, Технические науки, №1, 2007. Стр.92, рис.1 а) являющийся прототипом предлагаемой полезной модели. Он содержит сумматор, интегратор, сравнивающее устройство, микропроцессор, генератор тактовых импульсов, переключатель и двуполярный источник образцовых напряжений (ИОН). Входное напряжения подается на первый вход сумматора, выход сумматора соединен со входом интегратора, выход интегратора соединен с первым аналоговым входом СУ, второй аналоговый вход СУ подключен к общей шине, выход ГТИ соединен со входом синхронизации СУ и вторым входом МП, выход СУ соединен с первым входом МП и управляющим входом переключателя, входы переключателя соединены с выходами источника образцовых напряжений, а выход соединен со вторым входом сумматора.

Однако в указанном преобразователе существует большая максимальная методическая абсолютная погрешность дискретности преобразования, обусловленная тем, что момент начала измерения определяется случайным образом, а момент конца измерения - через определенное время. Максимальное значение разности выходного напряжения интегратора в начале и конце интервала измерения равна четырем единицам дискретности преобразователя (Б.В.Чувыкин, Э.К.Шахов, В.Н.Ашанин, ∑Δ-АЦП: Синтез одноконтурных структур. Известия высших учебных заведений. Поволжский регион, Технические науки, №1, 2007. Формула 6 стр.93).

Задачей предлагаемой полезной модели является уменьшение максимальной методической абсолютной погрешности дискретности преобразования.

Поставленная задача достигается тем, что в аналого-цифровой преобразователь, содержащий сумматор, первый вход которого является входом преобразователя, а выход соединен со входом интегратора, выход которого соединен с первым аналоговым входом первого сравнивающего устройства, второй аналоговый вход которого подключен к общей шине, а выход соединен с первым входом микропроцессора и с управляющим входом переключателя, выход которого подключен ко второму входу сумматора, а его входы подключены к выходам источника образцовых напряжений, кроме того, цифровые выходы микропроцессора являются выходами преобразователя, а его второй вход связан с выходом генератора тактовых импульсов, введены делитель частоты и второе сравнивающее устройство, первый аналоговый вход которого соединен с выходом интегратора, второй аналоговый вход подключен к общей шине, а его вход синхронизации соединен с выходом генератора тактовых импульсов и входом делителя частоты, выход которого связан со входом синхронизации первого сравнивающего устройства, кроме того, выход второго сравнивающего устройства соединен с третьим входом микропроцессора.

На ФИГ.1 приведена функциональная схема предлагаемого аналого-цифрового преобразователя.

Предлагаемый АЦП содержит:

1 - вход АЦП;

2 - сумматор (Сум);

3 - интегратор (Инт);

4 - сравнивающее устройство первое (CУ₁);

5 - сравнивающее устройство второе (СУ₂);

6 - делитель частоты (ДЧ);

7 - генератор тактовых импульсов (ГТИ);

8 - источник образцовых напряжений (ИОН);

9 - переключатель (П);

10 - микропроцессор (МП);

11 - цифровой выход АЦП.

Первый вход сумматора 2 является входом преобразователя 1, выход сумматора 2 соединен со входом интегратора 3. Выход интегратора 3 соединен с первыми аналоговыми входами СУ₁ 4 и СУ₂5, вход синхронизации СУ₁ 4 соединен с выходом делителя частоты 6, а вход синхронизации СУ₂ 5 соединен с выходом ГТИ 7, выходы СУ₁ 4 и СУ₂ 5 соединены с первым и третьим входом МП 10, соответственно. Выход ГТИ 7 соединен со входом делителя частоты 6 и со вторым входом МП 10. Вторые аналоговые входы CУ₁ 4 и СУ₂ 5 подключены к общей шине. Выход СУ₁ 4 соединен с управляющим входом переключателя 9, входы переключателя 9 соединены с выходами источника образцовых напряжений 8, выход переключателя 9 соединен со вторым входом сумматора 2.

Сумматор выполнен на резисторах, которые включены на входе интегратора. Интегратор может быть выполнен на операционном усилителе, например, AD711, в цепь обратной связи которого включен конденсатор. В качестве сравнивающего устройства может быть использован компаратор, например, AD8564. Генератор тактовых импульсов - кварцевый резонатор ADR510. В качестве двухпозиционного переключателя могут быть использованы два ключа в одном корпусе, например, ADG721BRM. В качестве микропроцессора может быть применен микроконтроллер ATmega8L. В качестве источника опорных напряжений может быть использована микросхема AD1580. Делитель частоты может быть выполнен на двоичном счетчике импульсов SN74LS292.

Предлагаемый АЦП (Фиг.1) работает следующим образом. Сумматор 2 складывает напряжение с выхода переключателя 9 (U_П, Фиг.2) и входное напряжение, поступающее на вход АЦП 1. Выходные напряжения сумматора 2 интегрируются интегратором 3. Напряжение с выхода интегратора 3 (U_И, Фиг.2) подается на CУ₁ 4, где сравнивается с нулем. Сравнение происходит в моменты синхронизации, которые задаются импульсами с выхода делителя частоты 6. Первое сравнивающее устройство (CУ₁ 4) управляет переключателем 9 своими выходными напряжениями (U_CY1, Фиг.2) следующим образом: если напряжение на выходе интегратора 3 (U_И, Фиг.2) в момент прихода импульса с делителя частоты 6 больше нуля, то переключатель 9 подключает ко входу сумматора 2 выходное напряжение ИОН минус Е₀, если же напряжение в момент прихода импульса с делителя частоты 6 на выходе интегратора 3 меньше нуля, то переключатель 9 подключает ко входу сумматора 2 выходное напряжение ИОН плюс Е₀. Напряжение U_И с выхода интегратора 3 также подается на СУ₂ 5, где сравнивается с нулем. Сравнение происходит в моменты синхронизации, которые задаются импульсами с выхода ГТИ 7. Причем, на выходах СУ₁ 4 и СУ₂ 5 (U_CУ2, Фиг.2) напряжение будет соответствовать логической 1, если напряжение на выходе интегратора 3 будет больше нуля, в моменты прихода импульсов с выхода ДЧ 6 и ГТИ 7, соответственно. Напряжение на выходах СУ₁ 4 и СУ₂ 5 будет соответствовать логическому 0, если напряжение на выходе интегратора 3 будет меньше нуля, в моменты прихода импульсов с выхода ДЧ 6 и ГТИ 7, соответственно. Логические единицы и нули с выхода CУ₁ 4 и СУ₂ 5 подаются на первый и третий входы МП 10, соответственно. Микропроцессор 10 задает начало такта преобразования при переходе выходного напряжения СУ₂ 5, например, из 1 в 0 в момент времени t_1н (Фиг.2). В течение такта преобразования МП 10 считает выходные имульсы ГТИ 7, положительными, когда на выходе СУ₁ 4 находится 1, и отрицательными, когда на выходе CУ₁ 4 находится 0. Причем в момент запускания начала такта преобразования МП 10 считает показания положительных и отрицательных импульсов и сбрасывает в ноль предыдущие показания положительных и отрицательных импульсов. Окончание такта преобразования МП 10 осуществляет при переходе СУ₂ 5, например, из 1 в 0 в некоторый момент времени t_2к (Фиг.2). Таким образом МП 10 подсчитывает импульсы с выхода ГТИ 7 как положительные, если они соответствовали логической 1 на выходе СУ₁ 4, и - как отрицательные, если они соответствовали лоническому 0 на выходе СУ₁ 4. Кроме того МП 10 осуществляет подсчет импульсов с выхода ГТИ 7 в течение такта преобразования. Следующий такт преобразования может начаться в момент конца предыдущего такта. Результатом преобразования, который выдается на цифровом выходе АЦП 11, и вычисляется микропроцессором 10, является образцовое напряжение умноженное на разность положительных и отрицательных импульсов, деленое на сумму положительных и отрицательных импульсов. Максимальная методическая абсолютная погрешности дискретности преобразования в предложенной полезной модели равна двум, деленным на коэффициент деления делителя частоты 6.

Таким образом, за счет введения в состав АЦП делителя частоты и второго сравнивающего устройства, в предлагаемом АЦП происходит уменьшение максимальной методической абсолютной погрешности дискретности преобразования в число, равное коэффициенту деления делителя частоты. При выборе коэффициента деления, например, равным 128, во столько же раз уменьшается максимальная абсолютная методическая погрешность дискретности преобразования предлагаемого АЦП по сравнению с прототипом.