KR102204197B1 - 저전력 씨모스 이미지 센서 시스템 - Google Patents

저전력 씨모스 이미지 센서 시스템 Download PDF

Info

Publication number
KR102204197B1
KR102204197B1 KR1020190139650A KR20190139650A KR102204197B1 KR 102204197 B1 KR102204197 B1 KR 102204197B1 KR 1020190139650 A KR1020190139650 A KR 1020190139650A KR 20190139650 A KR20190139650 A KR 20190139650A KR 102204197 B1 KR102204197 B1 KR 102204197B1
Authority
KR
South Korea
Prior art keywords
voltage level
signal
converted
pixel signal
voltage
Prior art date
Application number
KR1020190139650A
Other languages
English (en)
Inventor
최재혁
조용성
Original Assignee
성균관대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 성균관대학교산학협력단 filed Critical 성균관대학교산학협력단
Priority to KR1020190139650A priority Critical patent/KR102204197B1/ko
Application granted granted Critical
Publication of KR102204197B1 publication Critical patent/KR102204197B1/ko

Links

Images

Classifications

    • H04N5/378—
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H04N5/37455—

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

본 발명은 저전력 씨모스 이미지 센서 시스템에 관한 것으로, 본 발명의 일 실시예에 따른 저전력 씨모스 이미지 센서 시스템은 픽셀 신호를 출력하는 복수의 픽셀이 배열되는 픽셀 어레이, 램프 신호를 생성하는 램프 생성기, 상기 출력된 픽셀 신호의 전압 크기와 기설정된 중간 전압과의 비교 결과에 따라 상기 출력된 픽셀 신호의 전압 레벨을 감소시키고, 상기 생성된 램프 신호를 이용하여 상기 전압 레벨을 감소시킨 픽셀 신호를 디지털 신호로 변환하는 아날로그 디지털 컨버터, 및 상기 아날로그 디지털 컨버터에 연결되고, 상기 변환된 디지털 신호를 리드아웃하여 출력하는 리드아웃 회로를 포함한다.

Description

저전력 씨모스 이미지 센서 시스템{LOW POWER CMOS IMAGE SENSOR SYSTEMS}
본 발명은 저전력 씨모스 이미지 센서 시스템에 관한 것이다.
CMOS 이미지 센서(CIS, CMOS Image Sensor)는 각 픽셀의 광 검출기를 사용하여 입사 광자를 전자로 변환하고, 픽셀 회로를 통해 전자를 아날로그 신호로 변환하고, 아날로그 디지털 컨버터(ADC, Analog Digital Converter)를 통해 아날로그 신호를 디지털 신호로 변환하는 모바일 카메라의 핵심 센서이다. 이에 의해, CIS는 고품질의 컬러 이미지를 디지털 신호의 형태로 고속으로 제공한다.
종래에는 인접한 픽셀 사이의 데이터가 유사한 CIS 데이터의 특성과 관계없이 아날로그 디지털 컨버팅(ADC, Analog Digital Converting) 과정을 거쳐 낭비되는 전력이 발생하고 있다.
종래에는 씨모스 이미지 센서(CIS) 데이터의 특성을 사용했지만, 배타적논리합 게이트(XOR gate)로 구현했기 때문에 카운터(counter)의 값이 올라가는 동안 XOR 게이트도 함께 트랜지션(transition)을 하게 된다. 즉, XOR 게이트의 추가적인 동적 전류가 흐르게 되어 낭비되는 전력이 발생하고 있다.
종래에는 확률적인 분포와 관계없이 데이터 경로(data path)에서 리드아웃(readout)을 하여 낭비되는 동적 전류가 발생하고 있다.
본 발명의 실시예들은 올웨이즈온(Always-on) CMOS 이미지 센서(CIS, CMOS Image Sensor)를 위한 저전력 아날로그 디지털 컨버터와 리드아웃 회로를 구현함으로써, 더 적은 전력으로 이미징(imaging)을 수행할 수 있는, 저전력 씨모스 이미지 센서 시스템을 제공하고자 한다.
따라서, 본 발명의 실시예들은 모바일 증강현실 및 모바일 인식 기반 보안 솔루션(mobile AR and mobile image recognition-based security solutions)와 같은 저전력 이미징 애플리케이션에서 대부분 기기의 배터리가 한정되어 있기 때문에, CIS의 소모 전력을 감소시켜 이용 가능 시간을 늘릴 수 있는, 저전력 씨모스 이미지 센서 시스템을 제공하고자 한다.
본 발명의 일 실시예에 따르면, 픽셀 신호를 출력하는 복수의 픽셀이 배열되는 픽셀 어레이; 램프 신호를 생성하는 램프 생성기; 상기 출력된 픽셀 신호의 전압 크기와 기설정된 중간 전압과의 비교 결과에 따라 상기 출력된 픽셀 신호의 전압 레벨을 감소시키고, 상기 생성된 램프 신호를 이용하여 상기 전압 레벨을 감소시킨 픽셀 신호를 디지털 신호로 변환하는 아날로그 디지털 컨버터; 및 상기 아날로그 디지털 컨버터에 연결되고, 상기 변환된 디지털 신호를 리드아웃하여 출력하는 리드아웃 회로를 포함하는, 저전력 씨모스 이미지 센서 시스템이 제공될 수 있다.
상기 아날로그 디지털 컨버터는, 상기 출력된 픽셀 신호의 전압 크기와 기설정된 중간 전압을 비교하는 비교기; 상기 출력된 픽셀 신호의 전압 크기와 기설정된 중간 전압과의 비교 결과에 따라 상기 비교기를 제1 레퍼런스 전압 또는 제2 레퍼런스 전압과 연결시키고, 연결된 제1 레퍼런스 전압 또는 제2 레퍼런스 전압에 따라 상기 출력된 픽셀 신호의 전압 레벨을 제1 전압 레벨 또는 제2 전압 레벨만큼 감소시키는 스위칭부; 및 상기 전압 레벨을 감소시킨 픽셀 신호를 디지털 신호로 변환하기 위해 카운팅 동작을 수행하는 카운터를 포함하고, 상기 비교기는, 상기 생성된 램프 신호를 이용하여 상기 전압 레벨을 감소시킨 픽셀 신호를 디지털 신호로 변환할 수 있다.
상기 출력된 픽셀 신호의 전압 크기와 기설정된 중간 전압과의 비교 결과는 상기 비교기와 연결된 플립 플롭을 통해 전달될 수 있다.
상기 리드아웃 회로는, 상기 변환된 디지털 신호 중에서 기설정된 개수의 최상위 비트를 동적 배타적논리합(dynamic XOR, dynamic exclusive or) 회로에 적용할 수 있다.
상기 리드아웃 회로는, 상기 변환된 디지털 신호 중에서 인접한 픽셀에 대응되는 비트들의 값이 서로 동일하면 0을 출력하고, 상기 변환된 디지털 신호 중에서 인접한 픽셀에 대응되는 비트들의 값이 서로 다르면 1을 출력할 수 있다.
상기 리드아웃 회로는, 상기 변환된 디지털 신호 중에서 기설정된 개수의 최하위 비트를 원-핫 코드로 변환할 수 있다.
상기 리드아웃 회로는, 추가적인 센스 앰프를 이용하여 상기 변환된 디지털 신호 중에서 기설정된 개수의 최하위 비트를 기설정된 개수의 확장 비트로 변환하고, 상기 변환된 확장 비트의 동적 논리곱(dynamic and) 연산기를 통해 상기 변환된 확장 비트의 최하위 비트를 생성할 수 있다.
한편, 본 발명의 다른 실시예에 따르면, 픽셀 신호를 출력하는 복수의 픽셀이 배열되는 픽셀 어레이; 램프 신호를 생성하는 램프 생성기; 상기 생성된 램프 신호를 이용하여 상기 출력된 픽셀 신호를 디지털 신호로 변환하는 아날로그 디지털 컨버터; 및 상기 아날로그 디지털 컨버터에 연결되고, 상기 변환된 디지털 신호 중에서 기설정된 개수의 최상위 비트를 동적 배타적논리합(dynamic XOR, dynamic exclusive or) 회로에 적용하고, 동적 배타적논리합 회로에 적용된 디지털 신호를 리드아웃하여 출력하는 리드아웃 회로를 포함하는, 저전력 씨모스 이미지 센서 시스템이 제공될 수 있다.
상기 아날로그 디지털 컨버터는, 상기 출력된 픽셀 신호의 전압 크기와 기설정된 중간 전압과의 비교 결과에 따라 상기 출력된 픽셀 신호의 전압 레벨을 감소시키고, 상기 생성된 램프 신호를 이용하여 상기 전압 레벨을 감소시킨 픽셀 신호를 디지털 신호로 변환할 수 있다.
상기 아날로그 디지털 컨버터는, 상기 출력된 픽셀 신호의 전압 크기와 기설정된 중간 전압을 비교하는 비교기; 상기 출력된 픽셀 신호의 전압 크기와 기설정된 중간 전압과의 비교 결과에 따라 상기 비교기를 제1 레퍼런스 전압 또는 제2 레퍼런스 전압과 연결시키고, 연결된 제1 레퍼런스 전압 또는 제2 레퍼런스 전압에 따라 상기 출력된 픽셀 신호의 전압 레벨을 제1 전압 레벨 또는 제2 전압 레벨만큼 감소시키는 스위칭부; 및 상기 전압 레벨을 감소시킨 픽셀 신호를 디지털 신호로 변환하기 위해 카운팅 동작을 수행하는 카운터를 포함하고, 상기 비교기는, 상기 생성된 램프 신호를 이용하여 상기 전압 레벨을 감소시킨 픽셀 신호를 디지털 신호로 변환할 수 있다.
상기 출력된 픽셀 신호의 전압 크기와 기설정된 중간 전압과의 비교 결과는 상기 비교기와 연결된 플립 플롭을 통해 전달될 수 있다.
상기 리드아웃 회로는, 상기 변환된 디지털 신호 중에서 인접한 픽셀에 대응되는 비트들의 값이 서로 동일하면 0을 출력하고, 상기 변환된 디지털 신호 중에서 인접한 픽셀에 대응되는 비트들의 값이 서로 다르면 1을 출력할 수 있다.
상기 리드아웃 회로는, 상기 변환된 디지털 신호 중에서 기설정된 개수의 최하위 비트를 원-핫 코드로 변환할 수 있다.
상기 리드아웃 회로는, 추가적인 센스 앰프를 이용하여 상기 변환된 디지털 신호 중에서 기설정된 개수의 최하위 비트를 기설정된 개수의 확장 비트로 변환하고, 상기 변환된 확장 비트의 동적 논리곱(dynamic and) 연산기를 통해 상기 변환된 확장 비트의 최하위 비트를 생성할 수 있다.
한편, 본 발명의 다른 실시예에 따르면, 픽셀 신호를 출력하는 복수의 픽셀이 배열되는 픽셀 어레이; 램프 신호를 생성하는 램프 생성기; 상기 생성된 램프 신호를 이용하여 상기 출력된 픽셀 신호를 디지털 신호로 변환하는 아날로그 디지털 컨버터; 및 상기 아날로그 디지털 컨버터에 연결되고, 상기 변환된 디지털 신호 중에서 기설정된 개수의 최하위 비트를 원-핫 코드로 변환하고, 상기 기설정된 개수의 최하위 비트가 원-핫 코드로 변환된 디지털 신호를 리드아웃하여 출력하는 리드아웃 회로를 포함하는, 저전력 씨모스 이미지 센서 시스템이 제공될 수 있다.
상기 아날로그 디지털 컨버터는, 상기 출력된 픽셀 신호의 전압 크기와 기설정된 중간 전압과의 비교 결과에 따라 상기 출력된 픽셀 신호의 전압 레벨을 감소시키고, 상기 생성된 램프 신호를 이용하여 상기 전압 레벨을 감소시킨 픽셀 신호를 디지털 신호로 변환할 수 있다.
상기 아날로그 디지털 컨버터는, 상기 출력된 픽셀 신호의 전압 크기와 기설정된 중간 전압을 비교하는 비교기; 상기 출력된 픽셀 신호의 전압 크기와 기설정된 중간 전압과의 비교 결과에 따라 상기 비교기를 제1 레퍼런스 전압 또는 제2 레퍼런스 전압과 연결시키고, 연결된 제1 레퍼런스 전압 또는 제2 레퍼런스 전압에 따라 상기 출력된 픽셀 신호의 전압 레벨을 제1 전압 레벨 또는 제2 전압 레벨만큼 감소시키는 스위칭부; 및 상기 전압 레벨을 감소시킨 픽셀 신호를 디지털 신호로 변환하기 위해 카운팅 동작을 수행하는 카운터를 포함하고, 상기 비교기는, 상기 생성된 램프 신호를 이용하여 상기 전압 레벨을 감소시킨 픽셀 신호를 디지털 신호로 변환할 수 있다.
상기 출력된 픽셀 신호의 전압 크기와 기설정된 중간 전압과의 비교 결과는 상기 비교기와 연결된 플립 플롭을 통해 전달될 수 있다.
상기 리드아웃 회로는, 상기 변환된 디지털 신호 중에서 기설정된 개수의 최상위 비트를 동적 배타적논리합(dynamic XOR, dynamic exclusive or) 회로에 적용할 수 있다.
상기 리드아웃 회로는, 상기 변환된 디지털 신호 중에서 인접한 픽셀에 대응되는 비트들의 값이 서로 동일하면 0을 출력하고, 상기 변환된 디지털 신호 중에서 인접한 픽셀에 대응되는 비트들의 값이 서로 다르면 1을 출력할 수 있다.
상기 리드아웃 회로는, 추가적인 센스 앰프를 이용하여 상기 변환된 디지털 신호 중에서 기설정된 개수의 최하위 비트를 기설정된 개수의 확장 비트로 변환하고, 상기 변환된 확장 비트의 동적 논리곱(dynamic and) 연산기를 통해 상기 변환된 확장 비트의 최하위 비트를 생성할 수 있다.
본 발명의 실시예들은 올웨이즈온(Always-on) CMOS 이미지 센서(CIS, CMOS Image Sensor)를 위한 저전력 아날로그 디지털 컨버터와 리드아웃 회로를 구현함으로써, 더 적은 전력으로 이미징(imaging)을 수행할 수 있다.
따라서, 본 발명의 실시예들은 모바일 증강현실 및 모바일 인식 기반 보안 솔루션(mobile AR and mobile image recognition-based security solutions)와 같은 저전력 이미징 애플리케이션에서 대부분 기기의 배터리가 한정되어 있기 때문에, CIS의 소모 전력을 감소시켜 이용 가능 시간을 늘릴 수 있다.
본 발명의 실시예들은 싱글 슬로프 아날로그 디지털 컨버터(SS-ADC)의 동작을 최소화로 줄여 동작 시간을 대략 절반으로 감소시킴으로써, 전력을 감소시킬 수 있다.
본 발명의 실시예들은 이미지 데이터(image data) 값을 리드아웃할 때, 센스 앰프(Sense amp.)에 연결되어 있는 비트 라인(bit line)의 트랜지션(transition) 수를 줄여 전력을 감소시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 저전력 씨모스 이미지 센서 시스템의 구성을 나타낸 도면이다.
도 2는 본 발명의 일 실시예에 따른 저전력 씨모스 이미지 센서 시스템에서 아날로그 디지털 컨버터의 구성을 나타낸 도면이다.
도 3은 본 발명의 일 실시예에 따른 저전력 씨모스 이미지 센서 시스템에서 아날로그 디지털 컨버터의 동작을 나타낸 도면이다.
도 4는 본 발명의 다른 실시예에 따른 저전력 씨모스 이미지 센서 시스템에서 동적 상관 디지털 리드아웃 회로의 구성을 나타낸 도면이다.
도 5는 본 발명의 다른 실시예에 따른 저전력 씨모스 이미지 센서 시스템에서 2비트를 원 핫 코드로 변환한 표를 나타낸 도면이다.
도 6은 본 발명의 다른 실시예에 따른 저전력 씨모스 이미지 센서 시스템에서 원-핫 코드화된 디지털 리드아웃 회로의 구성을 나타낸 도면이다.
도 7은 본 발명의 일 실시예에 적용되는 듀얼 레퍼런스 유무에 따른 전력 절약 비교를 나타낸 도면이다.
도 8은 본 발명의 다른 실시예에 따른 동적 상관 디지털 리드아웃에 의한 전력 소비를 나타낸 도면이다.
도 9는 본 발명의 다른 실시예에 따른 동적 상관 디지털 리드아웃 유무에 따른 전력 절약 비교를 나타낸 도면이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는바, 특정 실시예들을 도면에 예시하고 상세하게 설명하고자 한다.
그러나 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 및/또는 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가진 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 본 발명을 설명함에 있어 전체적인 이해를 용이하게 하기 위하여 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 일 실시예에 따른 저전력 씨모스 이미지 센서 시스템의 구성을 나타낸 도면이다.
도 2는 본 발명의 일 실시예에 따른 저전력 씨모스 이미지 센서 시스템에서 아날로그 디지털 컨버터의 구성을 나타낸 도면이다.
도 1에 도시된 바와 같이, 본 발명의 일 실시예에 따른 저전력 씨모스 이미지 센서 시스템(100)은 픽셀 어레이(110), 로우 스캐너(120), 램프 생성기(130), 비교기(140), 클럭 발생기(150), 카운터(160), 컬럼 스캐너(170) 및 센스 앰프(180)를 포함한다.
도 2에 도시된 바와 같이, 본 발명의 일 실시예에 따른 아날로그 디지털 컨버터는 비교기(140), 스위칭부 및 카운터(160)를 포함한다. 여기서, 스위칭부는 비교기(140)의 음의 입력 단자와 연결된 제1 캐패시터 C1과 VIN, VRAMP, VREF1, VREF2과의 연결을 스위칭하는 제1 스위치(S1), 제2 스위치(S2), 제3 스위치(S3)와, 양의 입력 단자와 VMID, VREFC 과의 연결을 스위칭하는 제4 스위치(S4,
Figure 112019112967134-pat00001
)를 포함한다. 그러나 도시된 구성요소 모두가 필수 구성요소인 것은 아니다. 도시된 구성요소보다 많은 구성요소에 의해 저전력 씨모스 이미지 센서 시스템(100)이 구현될 수도 있고, 그보다 적은 구성요소에 의해서도 저전력 씨모스 이미지 센서 시스템(100)이 구현될 수 있다.
이하, 도 1 및 도 2를 참조하여, 저전력 씨모스 이미지 센서 시스템(100)과 아날로그 디지털 컨버터의 각 구성요소들의 구체적인 구성 및 동작을 설명한다.
저전력 씨모스 이미지 센서 시스템(100)에서 신호 전달 순서는 다음과 같다. 픽셀 어레이(110)로부터 출력된 픽셀 신호는 비교기(140)에서 램프 신호와 비교되고, 카운터(160)와 리드아웃 회로를 통해 리드아웃된다.
픽셀 어레이(110)에는 픽셀 신호를 출력하는 복수의 픽셀이 배열된다.
램프 생성기(130)는 램프 신호를 생성한다.
로우 스캐너(120)는 픽셀의 로우를 선택하고 제어하기 위한 것이고, 컬럼 스캐너(170)는 픽셀의 컬럼을 선택하고 제어하기 위한 것이다. 센스 앰프(180)는 아날로그 디지털 컨버터로부터 디지털 신호를 센싱하고 증폭시켜 출력한다.
도 2의 (a)에 도시된 아날로그 디지털 컨버터는 픽셀 어레이(110)에서 출력된 픽셀 신호의 전압 크기와 기설정된 중간 전압과의 비교 결과에 따라 그 출력된 픽셀 신호의 전압 레벨을 감소시키고, 그 생성된 램프 신호를 이용하여 그 감소시킨 픽셀 신호를 디지털 신호로 변환한다. 일례로, 아날로그 디지털 컨버터는 싱글 슬로프 아날로그 디지털 컨버터일 수 있다.
아날로그 디지털 컨버터는 비교기(140), 스위칭부, 및 카운터(160)를 포함하고, 아날로그 디지털 컨버팅 동작을 수행한다. 아날로그 디지털 컨버터는 듀얼 레퍼런스(Dual reference, DREF)를 이용하여 싱글 슬로프 아날로그 디지털 컨버팅 동작을 수행한다.
비교기(140)는 픽셀 어레이(110)에서 출력된 픽셀 신호의 전압 크기와 기설정된 중간 전압을 비교한다. 여기서, 출력된 픽셀 신호의 전압 크기와 기설정된 중간 전압과의 비교 결과는 비교기(140)와 연결된 플립 플롭을 통해 전달될 수 있다.
스위칭부는 픽셀 어레이(110)에서 출력된 픽셀 신호의 전압 크기와 기설정된 중간 전압과의 비교 결과에 따라 비교기(140)를 제1 레퍼런스 전압 또는 상기 제2 레퍼런스 전압과 연결시키고, 연결된 제1 레퍼런스 전압 또는 제2 레퍼런스 전압에 따라 픽셀 어레이(110)에서 출력된 픽셀 신호의 전압 레벨을 제1 전압 레벨 또는 제2 전압 레벨만큼 감소시킨다.
카운터(160)는 스위칭부에서 감소시킨 픽셀 신호를 디지털 신호로 변환하기 위해 카운팅 동작을 수행한다.
비교기(140)는, 램프 생성기(130)에서 생성된 램프 신호를 이용하여 그 감소시킨 픽셀 신호를 디지털 신호로 변환한다.
리드아웃 회로는 카운터(160)와 연결된 센스 앰프(180)를 포함한다. 리드아웃 회로는 아날로그 디지털 컨버터에 연결되고, 아날로그 디지털 컨버터에서 변환된 디지털 신호를 리드아웃하여 출력한다.
한편, 도 2의 (b)에 도시된 바와 같이, 픽셀의 출력 전압 범위(ΔVsig)가 클수록 ADC 과정에서 전력(power)과 시간이 많이 든다. 하지만. 듀얼 레퍼런스를 이용하는 아날로그 디지털 컨버터는 레퍼런스 전압(reference voltage)을 두 개 즉, 제2 레퍼런스 전압(VREF1), 제2 레퍼런스 전압(VREF2)을 사용함으로써, ΔVsig의 크기를 작게 가져갈 수 있다. ΔVsig가 작아지므로 램프 생성기(130)에서 나오는 램프 신호(ramp signal)의 크기가 작아도 되며, 전력과 컨버전(conversion) 시간을 줄일 수 있게 된다. 듀얼 레퍼런스를 이용하는 아날로그 디지털 컨버터는 추가적으로 종래의 램프 신호(ramp signal)에 비해서 좁은 영역을 사용하기 때문에 더 좋은 선형성(linearity)을 보장할 수 있다.
도 3은 본 발명의 일 실시예에 따른 저전력 씨모스 이미지 센서 시스템에서 아날로그 디지털 컨버터의 동작을 나타낸 도면이다.
도 3에는 듀얼 레퍼런스를 이용한 싱글 슬로프 아날로그 디지털 컨버터의 동작 시간 그래프가 도시되어 있다. VSIG가 낮을 때, 종래의 SS ADC는 비교기(140)의 활성 시간이 길어지고 U/D 카운트의 수가 증가하기 때문에 정적 및 동적 전력 소비를 증가시킨다. 따라서, 본 발명의 일 실시예는 듀얼 레퍼런스 전압을 사용하여 낮은 VSIG 값에서 높은 VSIG 값으로 전력을 절약함으로써 VSIG의 레벨에 따라 적절한 기준 전압을 선택한다. 본 발명의 일 실시예는 U/D 카운터(160)에 의해 소비되는 동적 전력을 감소시키면서 비교기(140)의 활성 시간을 감소시켜 정적 전력 소비를 감소시킬 수 있다.
일례로, 2.8V의 공급 전압을 사용하는 픽셀은 2.3V 이하의 전압을 출력한다. 따라서, 0.9V에서 동작하는 SS ADC는 커패시터(C1)로 구현되는 픽셀 출력을 변환하기 위해 레벨 감소 변환이 필요하다. 동작 순서는 다음과 같다.
t1에서, 픽셀의 리셋 전압(VRST)은 C1T 노드에서 샘플링되고, C1B 노드에서의 전압은 제1 레퍼런스 전압(VREF1)에서 고정된다.
t2에서, C1B 노드는 램프 생성기(130)의 출력인 VRAMP에 연결된다.
VRAMP는 초기 값 VRAMP(I)를 갖기 때문에, 용량성 결합은 C1T 노드가 VRST-(VREF1-VRAMP(I))가 되게 한다. 여기서 VREF1-VRAMP(I)(=ΔVLV)는 레벨 감소 컨버젼의 양이다. 비교기(140)의 양의 입력(VREFC)은 레벨 감소 변환된 C1T 노드의 전압보다 약간 높게 설정된다.
t3에서, VRST의 레벨을 찾기 위해 U/D 카운터(160)에서 VRAMP 증가 및 감소 카운트가 수행된다. VRAMP가 증가하고 VREFC에 도달함에 따라 C1T 노드의 전압이 증가하면, 비교기(T')의 출력이 뒤집히고 카운트 감소이 종료된다. 그 후, -(VREFC-(VRST-ΔVLV)에 대응하는 디지털 코드가 U/D 카운터(160)에 일시적으로 저장된다.
t4에서, 픽셀의 전자 셔터(TX)가 열리고 전달된 전하에 의해 생성된 출력 전압 VSIG가 C1T 노드에서 샘플링된다.
t4'에서 VSIG는 비교기(140)에 입력되고 S2는 비활성화된다.
그리고 VSIG는 비교기(140)에 중간 전압(VMID)을 제공함으로써 VMID와 비교되고(S4 = 0), 여기서 VMID는 레벨 결정을 위해 VRST-ΔVSIG/2로 설정된다. VSIG < VMID 인 경우, VSIG는 전체 신호 범위 ΔVSIG(max)의 하반부에 있다. 이 낮은 VSIG 값은 ΔVSIG(max)의 전체 범위(= 0.7V)를 커버하기 위해 더 긴 VRAMP 스캐닝 시간이 필요하다. 따라서 VSIG <VMID 일 때 제2 레퍼런스 전압(VREF2)을 사용하여 레벨 감소 시프 팅 양을 조정할 수 있다. 이 경우에, 레벨 감소 변화량(ΔVLV2)은 ΔVLV2(= VREF2 - VRAMP(I) = ΔVLV- 0.35 V)로 감소된다. 여기서 ΔVLV(= VREF1 - VRAMP(I))는 VSIG> VMID 인 경우 레벨 감소 변환의 양이다.
t4'에서 D플립플롭(DFF)은 레벨 결정 결과를 저장하고 VSIG <VMID(Q = 1) 인 경우 제2 레퍼런스 전압(VREF2)을 선택한다. 그런 다음 C1에서 VSIG가 샘플링되고 S2가 다시 활성화된다. D플립플롭(DFF)의 출력은 산화물 트랜지스터를 제어하기 위해 레벨 업 시프트된다. 또한, 기존 비교기는 입력 트랜지스터로서 낮은 VTH 산화물 트랜지스터를 갖기 때문에 2.8V 소스 팔로워로부터 높은 전압을 갖는 VSIG의 레벨 결정에 사용될 수 있다. 1 단계의 입력 트랜지스터는 높은 입력 전압으로 인한 레벨 결정 동안 3 극 영역에서 동작하고 더 낮은 이득을 제공하지만, 비교기의 2 단계 증폭기는 레벨 결정에 충분한 이득을 제공한다.
S3은 레벨 감소 시프 팅을 수행하기 위해 t5에서 인 에이블된다. 쉬프트 량은 Q = 0 인 경우 ΔVLV이고, Q = 1 인 경우 ΔVLV2이다.
VSIG에 대한 ADC는 t6에서 시작한다. 도시된 바와 같이, 변환 시간(t7 - t6)은 듀얼 레퍼런스 전압에 의한 레벨-의존 쉬프팅으로 인해 50 % 감소된다. 감소된 변환 시간은 비교기(140)에 의해 소비되는 정적 전력 및 U/D 카운터(160)에 의해 소비되는 동적 전력을 감소시킨다.
요약하면, VSIG(high)의 경우, 디지털 출력 Dout = {VREFC -(VSIG-ΔVLV} - {VREFC -(VRST-ΔVLV} = VRST - VSIG 이고, 여기서 ΔVLV= VREF1 - VRAMP(I)이다. VSIG(low)의 경우 Dout = {VREFC - (VSIG - ΔVLV)} - {VREFC - (VRST - ΔVLV2)} = VRST - VSIG + (VREF1 - VREF2), 여기서 ΔVLV2= VREF2 - VRAMP(I) = ΔVLV- 0.35이다. 듀얼 레퍼런스 전압(VREF1 ~ VREF2)의 차이는 ΔVSIG(max)/2(= 0.35V)로 설정되어 A/D 변환 시간이 50 % 감소될 수 있다.
듀얼 레퍼런스 전압 기술은 이중 램프 신호 대신 하나의 램프 신호만을 사용하기 때문에 선형성이 감소되지 않는다. 대신에, 듀얼 레퍼런스 전압의 불일치는 비선형성을 유도할 수 있다. 그러나, 동일한 리셋 전압(VRST)을 샘플링하고 제2 디지털 코드(Dout2 = VRST - VRST +(VREF1-VREF2) = VREF1-VREF2)를 획득함으로써, 듀얼 레퍼런스 전압의 이러한 변화는 쉽게 상쇄될 수 있다. VSIG(low)의 경우, Dout에서 Dout2를 빼서 디지털 판독 후 변동을 취소할 수 있습니다. 결과적으로, 기준 전압(σVREF)의 변동은 Dout = VRST - VSIG +(VREF1-VREF2) + σVREF-{(VREF1-VREF2) + σVREF} = VRST - VSIG로 상쇄될 수 있다. ADC가 유휴 상태일 때 블랭크 시간 동안 캘리브레이션을 위한 Dout2(= VREF1 - VREF2)의 판독은 한 프레임에서 한 번만 수행될 수 있다. 이 교정을 위해서는 Dout2를 저장할 라인 메모리가 각 열에 배치될 수 있다.
한편, 도 3에서 제1 선(VSIG(high), 303)의 경우는 종래와 같이 동작하지만, 제2 선(VSIG(low), 302)의 경우는 듀얼 레퍼런스(DREF)로 동작하여 ΔVsig 크기를 줄일 수 있다. 제2 선(302)이 본 발명의 일 실시예에 따른 듀얼 레퍼런스(DREF) 동작이고, 제3 선(301)이 종래의 동작이다. 자세히 살펴보면, 종래엔 ΔVLV만큼 무조건 전압 레벨 감소(voltage level down)을 해야 하지만, 본 발명의 일 실시예에 따른 듀얼 레퍼런스(DREF) 동작은 신호(signal)의 크기에 따라 제1 전압 레벨(ΔVLV) 또는 제2 전압 레벨(ΔVLV2) 중에 감소시킬 어느 하나의 전압 레벨을 선택할 수 있다. 픽셀 신호를 나타내는 SIG에서 보이는 것 처럼 제2 선(VSIG(low), 302)은 밝은 빛을 받아드렸기 때문에 상대적으로 낮은 전압(voltage)을 가진다. 따라서 본 발명의 일 실시예에 따른 듀얼 레퍼런스(DREF) 동작은 ΔVLV2(<ΔVLV)만큼 전압 레벨(voltage level)을 감소시키고 픽셀 신호를 램핑(ramping)한다. 이때, 픽셀 신호를 램핑할 때 종래에 비해 더 적은 전압 만큼만 올리면 된다. 제2 전압 레벨(ΔVLV2)은 제1 전압 레벨(ΔVLV) 미만이다.
Figure 112019112967134-pat00002
여기서, ΔVLV은 제1 전압 레벨, ΔVLV2은 제2 전압 레벨, VREF1은 제1 레퍼런스 전압, VREF2는 제2 레퍼런스 전압, VRAMP(I)은 램프 신호의 전압을 나타낸다.
한편, CMOS 이미지 센서(CMOS image sensor, CIS)는 픽셀(pixel)에서 나온 아날로그 전압을 디지털로 변환하기 위해서 대부분 SS-ADC를 사용한다. 이때, 픽셀 출력(pixel output) 전압이 SS-ADC의 VDD 보다 높기 때문에 특정한 전압(ΔVLV)만큼 내린 후 SS-ADC의 동작이 시작된다. 종래 SS-ADC의 경우는 픽셀 출력 전압의 크기와 상관없이 하나의 일정한 전압(ΔVLV) 만큼 내린 후 램프 생성기(130)를 통해 전압을 올려 동작을 시작한다.
하지만, 본 발명의 일 실시예에 따른 듀얼 레퍼런스를 이용한 아날로그 디지털 컨버터는 픽셀 출력 전압의 크기에 따라 제1 전압 레벨(ΔVLV) 또는 제2 전압 레벨(ΔVLV2)만큼 전압을 내릴지 결정할 수 있다. 아날로그 디지털 컨버터는 픽셀 출력 전압이 높을 경우 종래 동작과 같이 제1 전압 레벨(ΔVLV)만큼 내리고, 픽셀 출력 전압이 낮을 경우엔 제1 전압 레벨(ΔVLV)대신에 제2 전압 레벨(ΔVLV2)만큼 내리게 된다. 따라서 픽셀 출력 전압이 낮을 땐 SS-ADC 동작 중 램프 생성기(130)를 통해 전압을 올리는 양이 감소하므로 에너지(energy)를 절약할 수 있다. 여기서 사용하는 제1 전압 레벨(ΔVLV)과 제2 전압 레벨(ΔVLV2)은 DC 전압으로 선형성(linearity)에 영향을 주지 않으며, 종래에 비해 램프 생성기(130)의 좁은 레인지(range)를 사용하므로 더 좋은 선형성(linearity)을 얻을 수 있다.
도 4는 본 발명의 다른 실시예에 따른 저전력 씨모스 이미지 센서 시스템에서 동적 상관 디지털 리드아웃 회로의 구성을 나타낸 도면이다.
리드아웃 회로는 아날로그 디지털 컨버터에서 변환된 디지털 신호 중에서 기설정된 개수의 최상위 비트(MSBs, most significant bits)를 동적 배타적논리합(dynamic XOR, dynamic exclusive or) 회로에 적용한다.
도 4에 도시된 바와 같이, 본 발명의 다른 실시예에 따른 동적 상관 디지털 리드아웃 회로에서 카운터(160)의 D 플립플롭(DFF, D Flip-flop)의 출력이 NMOS 스위치(switch)로 연결되고, 비트 라인(bit line)과 센스 앰프(sense amp, 180)를 통해 리드아웃된다.
도 4의 아래 점선으로 확대한 부분은 MSB 1비트에 대한 CDR(correlated digital readout) 회로이다. CDR 회로에는 동적 배타적논리합(dynamic XOR) 회로가 적용되어 있다.
본 발명의 다른 실시예에 따른 리드아웃 회로는 인접 픽셀 간 값이 비슷하다는 특성을 이용해 4 MSBs들만 동적 배타적논리합(dynamic XOR) 회로에 적용하여 리드아웃하게 된다. 예를 들어, 바로 양 옆에 7번째 비트(bit)는 7번째 비트끼리만 연결되고 8번째 비트는 8번째 비트끼리만 연결된다. 리드아웃 회로는 아날로그 디지털 컨버터에서 변환된 디지털 신호 중에서 인접한 픽셀에 대응되는 비트들의 값이 서로 동일하면 0을 출력하고, 변환된 디지털 신호 중에서 인접한 픽셀에 대응되는 비트들의 값이 서로 다르면 1을 출력할 수 있다. 리드아웃 회로에 이렇게 동적 배타적논리합(dynamic XOR) 회로를 적용하면, 값이 같을 때 동적 배타적논리합(dynamic XOR) 회로의 출력이 0되고, 리드아웃시 비트 라인(bit line)이 디스차지(discharge)가 되지 않아 전력 절약(power saving)을 할 수 있다.
본 발명의 다른 실시예는 도 2에 도시된 본 발명의 일 실시예와 마찬가지로, 인접한 픽셀들 간의 아날로그 전압의 크기가 비슷하다는 특성을 이용한다. CIS에서는 해상도가 높을수록 비트 라인(bit line)의 길이가 길어져 캐패시턴스(capacitance)와 저항성(resistance)이 증가하고 리드아웃시 전력 소모가 크다. 리드아웃시 카운터(160)의 1과 0 값을 일게 되는데 오직 1을 리드아웃할 때만 비트 라인에 디스차지(discharge)가 일어난다. 즉, 1을 읽는 횟수가 많을수록 리드아웃시 더 많은 양의 전력이 든다.
일례로, 본 발명의 다른 실시예에 따른 동적 배타적논리합(dynamic XOR) 회로를 이용한 리드아웃 회로는 종래 리드아웃 회로에 동적 배타적논리합(dynamic XOR) 회로를 상위 4비트들(4 MSBs)에 적용하는 것이다. LSB로 갈수록 픽셀(pixel) 간의 미세한 값 차이를 의미하므로 상위 4비트들에만 적용했다. 상위 4비트들은 일례로서, 상위 n비트들에 동적 배타적논리합 회로가 적용될 수 있다. 본 발명의 다른 실시예에 따른 리드아웃 회로 구조를 적용하면, 인접한 픽셀들 간의 값이 비슷할수록 XOR 출력은 0이 나오게 된다. 즉 0을 리드아웃(readout)하는 횟수가 많아져 전력을 절약하게 된다.
도 4에 도시된 바와 같이, 인접한 2 개의 D플립플롭(DFF)로부터의 출력은 하나의 XOR 게이트에 입력된다. 제1 열은 CDR을 적용하지 않고 종래의 방법에서와 같이 디지털 신호의 값을 판독하고, 제 2 열로부터 본 발명의 다른 실시예에 따른 CDR이 적용된다. CSEL[k]는 열 시프트 레지스터로부터의 열 선택 신호이다. 프리차지 스위치와 함께, XOR 게이트는 동적 로직으로 구성된다. 일례로, CDR 방식은 강한 상관 관계를 갖는 4 개의 MSB에만 적용될 수 있으며, 특정 개수의 MSB로 한정되지 않는다.
CDR 방식에서, XOR 기능을 위한 추가 트랜지스터는 전력 소비 오버 헤드를 발생시킨다. 그러나, 시뮬레이션 결과는 총 전력 소비 오버 헤드가 1μW만큼 낮으며 종래 기술에 의해 절약된 전력보다 훨씬 낮다는 것을 보여준다.
도 5는 본 발명의 다른 실시예에 따른 저전력 씨모스 이미지 센서 시스템에서 2비트를 원 핫 코드로 변환한 표를 나타낸 도면이다.
도 5에 도시된 바와 같이, 본 발명의 다른 실시예에 따른 원-핫 코드화된 디지털 리드아웃 회로는 기본 2비트를 원-핫 코드(one-hot code)로 변환한다. 원-핫 코드화된 디지털 리드아웃 회로는 기본 2비트를 파란색으로 색칠한 부분인 3비트로 변환한다. LSB 4비트는 픽셀 값의 미세한 변화를 말하므로 이미지 특성을 적용할 수 없다. 4비트의 LSB의 값은 랜덤(random)하다고 할 수 있으며 각 00, 01, 10, 11이 나올 확률이 동일하다고 생각할 수 있다. 이때 도 5의 표에 색칠된 부분을 이용한다면, 리드아웃(readout)시 1의 개수가 4개에서 3개로 줄어든다. 1을 리드아웃할 때 마다 비트 라인(bit line)이 디스차지(discharge)가 되어 전력이 더 들게 되는데, 4개에서 3개로 줄어든다면 전력 절약(power saving)을 할 수 있다.
논리 회로는 칼럼에서 2 개의 인접한 비트 위치의 DFF 출력(Q1 및 Q0)과 함께 도 5에 도시된 진리표의 원-핫 코드(OH)를 생성하도록 구성된다. 2 비트 입력으로부터 생성된 4 비트 원-핫 코드는 0001, 0010, 0100 및 1000이므로, 2 비트 디지털 판독 동안 소비되는 전력은 계수 4만큼 증가한다. 그러나, 도 5에 기술된 바와 같이, 원-핫 코드에서 4 비트 중 3 비트 만이 판독 되더라도, 디코딩을 통해 원래 4 비트 코드로 복원될 수 있다. 그러므로 전력 소비를 절약하기 위해, 3 비트 코드 000, 001, 010, 100이 판독된다. 이 경우, 프리 차지로 인한 동적 전력 소비는 '1'을 읽을 때만 발생한다. 따라서, '1'판독 치의 검정력이 P1 인 경우, 동일한 확률로 가정하면 소비 전력은 (1/4)*P1+(1/4)*P1+(1/4)*P1+(1/4)*0=(3/4)*P1, 즉 총 전력이 25 % 감소한다. 이와 같이 LSB를 2 비트로 구성하고 본 발명의 다른 실시예에 따른 ODR 방식을 사용하는 경우, 인접 화소 간 상관없이 디지털 판독시 소비되는 전력을 줄일 수 있다. ODR 방식에 대해 발생하는 영역 오버 헤드는 원-핫 인코딩을 위한 논리 회로로 인해 추가 영역이며, 43 μm2/칼럼의 영역 오버 헤드가 발생한다. 시뮬레이션 결과는 총 전력 소비 오버 헤드가 0.8μW에서 무시할 수 있고 ODR 방법에 의해 절약된 전력보다 훨씬 낮다는 것을 보여준다.
도 6은 본 발명의 다른 실시예에 따른 저전력 씨모스 이미지 센서 시스템에서 원-핫 코드화된 디지털 리드아웃 회로의 구성을 나타낸 도면이다.
본 발명의 다른 실시예에 따른 리드아웃 회로는 최하위(LSB, least significant bit) 2비트에 ODR(One-hot coded Digital Readout)을 적용한 리드아웃 회로이다. 본 발명의 다른 실시예에 따른 리드아웃 회로는 비트 라인을 2비트에서 3비트로 변환하고, 마지막 한 비트(OH0)는 동적 논리곱(dynamic and) 회로를 통해 만든다. 종래에 비해 추가적인 센스 앰프(Sense amp) 하나가 더 필요하지만, 리드아웃시 비트 라인의 프리차지(precharge)가 줄어들어 전력 절약(power saving)에 효과적이다.
본 발명의 다른 실시예에 따른 리드아웃 회로는 아날로그 디지털 컨버터에서 변환된 디지털 신호 중에서 설정된 개수의 최하위 비트를 원-핫 코드로 변환한다. 여기서, 리드아웃 회로는 추가적인 센스 앰프를 이용하여 아날로그 디지털 컨버터에서 변환된 디지털 신호 중에서 기설정된 개수의 최하위 비트를 기설정된 개수의 확장 비트로 변환하고, 그 변환된 확장 비트의 동적 논리곱(dynamic and) 연산기를 통해 그 변환된 확장 비트의 최하위 비트를 생성할 수 있다.
본 발명의 다른 실시예에 따른 리드아웃 회로는 도 6과 같이, 1을 리드아웃하는 횟수를 줄이는 구조에 해당한다. 본 발명의 다른 실시예는 LSB와 같이 상관관계(correlation)가 없는 곳에 적용했으며, 일반적인 디지털 코드(digital code)를 원-핫 코드(one-hot code)로 변환하여 리드아웃하게 된다. 일례로, 종래의 리드아웃 회로는 2비트를 리드아웃할 경우, 00, 01, 10, 11을 리드아웃하게 된다. 하지만, 본 발명의 다른 실시예에 따른 원-핫 코드화된 디지털 리드아웃 회로는 000, 001, 010, 100과 같이 3비트를 리드아웃하게 된다. 본 발명의 다른 실시예에는 비트 라인(bit line) 한 개와 센스 앰프(Sense amplifier)가 추가적으로 포함되지만, 확률적으로 '1'을 리드아웃하는 횟수가 3/4로 줄어들어 전력을 절약할 수 있다.
도 7은 본 발명의 일 실시예에 적용되는 듀얼 레퍼런스 유무에 따른 전력 절약 비교를 나타낸 도면이다.
도 7에는 픽셀 출력 전압 대비 SS-ADC의 전력 그래프가 듀얼 레퍼런스 유무(w DREF, w/o DREF)에 따라 도시되어 있다. 듀얼 레퍼런스를 이용하지 않은 ADC에 비해, 본 발명의 일 실시예에 따른 듀얼 레퍼런스를 이용한 ADC는 전력 절약이 되는 것을 측정할 수 있다.
도 8은 본 발명의 다른 실시예에 따른 동적 상관 디지털 리드아웃에 의한 전력 소비를 나타낸 도면이다.
도 8에 도시된 바와 같이 CDR 방식의 비트 수에 따른 전력 절감 효율을 추정 하였다. 추정치는 LSB에서도 전력 절감 효율이 여전히 긍정적이지만 맥길(McGill) 이미지 세트에서 5 % 미만의 낮은 값을 갖는다는 것을 보여준다. 전력 절감 효율은 5 번째 비트 위치에서 증가하며, 이는 인접한 픽셀들 사이에 높은 상관 관계를 갖는다.
도 9는 본 발명의 다른 실시예에 따른 동적 상관 디지털 리드아웃 유무에 따른 전력 절약 비교를 나타낸 도면이다.
도 9의 X 축은 리드아웃시 디스차지의 수이다. 즉, '1'을 리드아웃하는 횟수이다. 1028*520 픽셀 CIS로 측정한 결과이며 '1'을 리드아웃하는 횟수가 증가할수록 전력이 많이 드는 것을 알 수 있다. 이때 1028개의 컬럼(column) 모두 1을 리드아웃할 경우 XOR를 적용하면 모두 XOR 회로의 출력은 모두 0이므로 디스차지가 일어나지 않아 빨간색 세모점으로 전력이 줄어드는 것을 볼 수 있다.
본 발명의 다른 실시예도 마찬가지로 비트라인 디스차지(bit line discharege)의 수가 줄어드는 만큼 전력을 절약할 수 있다.
이상, 도면 및 실시예를 참조하여 설명하였지만, 본 발명의 보호범위가 상기 도면 또는 실시예에 의해 한정되는 것을 의미하지는 않으며 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
구체적으로, 설명된 특징들은 디지털 전자 회로, 또는 컴퓨터 하드웨어, 펌웨어, 또는 그들의 조합들 내에서 실행될 수 있다. 특징들은 예컨대, 프로그래밍 가능한 프로세서에 의한 실행을 위해, 기계 판독 가능한 저장 디바이스 내의 저장장치 내에서 구현되는 컴퓨터 프로그램 제품에서 실행될 수 있다. 그리고 특징들은 입력 데이터 상에서 동작하고 출력을 생성함으로써 설명된 실시예들의 함수들을 수행하기 위한 지시어들의 프로그램을 실행하는 프로그래밍 가능한 프로세서에 의해 수행될 수 있다. 설명된 특징들은, 데이터 저장 시스템으로부터 데이터 및 지시어들을 수신하기 위해, 및 데이터 저장 시스템으로 데이터 및 지시어들을 전송하기 위해, 결합된 적어도 하나의 프로그래밍 가능한 프로세서, 적어도 하나의 입력 디바이스, 및 적어도 하나의 출력 디바이스를 포함하는 프로그래밍 가능한 시스템 상에서 실행될 수 있는 하나 이상의 컴퓨터 프로그램들 내에서 실행될 수 있다. 컴퓨터 프로그램은 소정 결과에 대해 특정 동작을 수행하기 위해 컴퓨터 내에서 직접 또는 간접적으로 사용될 수 있는 지시어들의 집합을 포함한다. 컴퓨터 프로그램은 컴파일된 또는 해석된 언어들을 포함하는 프로그래밍 언어 중 어느 형태로 쓰여지고, 모듈, 소자, 서브루틴(subroutine), 또는 다른 컴퓨터 환경에서 사용을 위해 적합한 다른 유닛으로서, 또는 독립 조작 가능한 프로그램으로서 포함하는 어느 형태로도 사용될 수 있다.
지시어들의 프로그램의 실행을 위한 적합한 프로세서들은, 예를 들어, 범용 및 특수 용도 마이크로프로세서들 둘 모두, 및 단독 프로세서 또는 다른 종류의 컴퓨터의 다중 프로세서들 중 하나를 포함한다. 또한 설명된 특징들을 구현하는 컴퓨터 프로그램 지시어들 및 데이터를 구현하기 적합한 저장 디바이스들은 예컨대, EPROM, EEPROM, 및 플래쉬 메모리 디바이스들과 같은 반도체 메모리 디바이스들, 내부 하드 디스크들 및 제거 가능한 디스크들과 같은 자기 디바이스들, 광자기 디스크들 및 CD-ROM 및 DVD-ROM 디스크들을 포함하는 비휘발성 메모리의 모든 형태들을 포함한다. 프로세서 및 메모리는 ASIC들(application-specific integrated circuits) 내에서 통합되거나 또는 ASIC들에 의해 추가될 수 있다.
이상에서 설명한 본 발명은 일련의 기능 블록들을 기초로 설명되고 있지만, 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
전술한 실시예들의 조합은 전술한 실시예에 한정되는 것이 아니며, 구현 및/또는 필요에 따라 전술한 실시예들 뿐 아니라 다양한 형태의 조합이 제공될 수 있다.
전술한 실시예들에서, 방법들은 일련의 단계 또는 블록으로서 순서도를 기초로 설명되고 있으나, 본 발명은 단계들의 순서에 한정되는 것은 아니며, 어떤 단계는 상술한 바와 다른 단계와 다른 순서로 또는 동시에 발생할 수 있다. 또한, 당해 기술 분야에서 통상의 지식을 가진 자라면 순서도에 나타난 단계들이 배타적이지 않고, 다른 단계가 포함되거나, 순서도의 하나 또는 그 이상의 단계가 본 발명의 범위에 영향을 미치지 않고 삭제될 수 있음을 이해할 수 있을 것이다.
전술한 실시예는 다양한 양태의 예시들을 포함한다. 다양한 양태들을 나타내기 위한 모든 가능한 조합을 기술할 수는 없지만, 해당 기술 분야의 통상의 지식을 가진 자는 다른 조합이 가능함을 인식할 수 있을 것이다. 따라서, 본 발명은 이하의 특허청구범위 내에 속하는 모든 다른 교체, 수정 및 변경을 포함한다고 할 것이다.
100: 저전력 씨모스 이미지 센서 시스템
110: 픽셀 어레이
120: 로우 스캐너
130: 램프 생성기
140: 비교기
150: 클럭 발생기
160: 카운터
170: 컬럼 스캐너
180: 센스 앰프

Claims (21)

  1. 픽셀 신호를 출력하는 복수의 픽셀이 배열되는 픽셀 어레이;
    램프 신호를 생성하는 램프 생성기;
    상기 출력된 픽셀 신호의 전압 크기와 기설정된 중간 전압과의 비교 결과에 따라 상기 출력된 픽셀 신호의 전압 레벨을 감소시키고, 상기 생성된 램프 신호를 이용하여 상기 전압 레벨을 감소시킨 픽셀 신호를 디지털 신호로 변환하는 아날로그 디지털 컨버터; 및
    상기 아날로그 디지털 컨버터에 연결되고, 상기 변환된 디지털 신호를 리드아웃하여 출력하는 리드아웃 회로를 포함하고,
    상기 리드아웃 회로는, 상기 변환된 디지털 신호 중에서 기설정된 개수의 최하위 비트를 원-핫 코드로 변환하는, 저전력 씨모스 이미지 센서 시스템.
  2. 제1항에 있어서,
    상기 아날로그 디지털 컨버터는,
    상기 출력된 픽셀 신호의 전압 크기와 기설정된 중간 전압을 비교하는 비교기;
    상기 출력된 픽셀 신호의 전압 크기와 기설정된 중간 전압과의 비교 결과에 따라 상기 비교기를 제1 레퍼런스 전압 또는 제2 레퍼런스 전압과 연결시키고, 연결된 제1 레퍼런스 전압 또는 제2 레퍼런스 전압에 따라 상기 출력된 픽셀 신호의 전압 레벨을 제1 전압 레벨 또는 제2 전압 레벨만큼 감소시키는 스위칭부; 및
    상기 전압 레벨을 감소시킨 픽셀 신호를 디지털 신호로 변환하기 위해 카운팅 동작을 수행하는 카운터를 포함하고,
    상기 비교기는, 상기 생성된 램프 신호를 이용하여 상기 전압 레벨을 감소시킨 픽셀 신호를 디지털 신호로 변환하는, 저전력 씨모스 이미지 센서 시스템.
  3. 제2항에 있어서,
    상기 출력된 픽셀 신호의 전압 크기와 기설정된 중간 전압과의 비교 결과는 상기 비교기와 연결된 플립 플롭을 통해 전달되는, 저전력 씨모스 이미지 센서 시스템.
  4. 제1항에 있어서,
    상기 리드아웃 회로는,
    상기 변환된 디지털 신호 중에서 기설정된 개수의 최상위 비트를 동적 배타적논리합(dynamic XOR, dynamic exclusive or) 회로에 적용하는, 저전력 씨모스 이미지 센서 시스템.
  5. 제4항에 있어서,
    상기 리드아웃 회로는,
    상기 변환된 디지털 신호 중에서 인접한 픽셀에 대응되는 비트들의 값이 서로 동일하면 0을 출력하고, 상기 변환된 디지털 신호 중에서 인접한 픽셀에 대응되는 비트들의 값이 서로 다르면 1을 출력하는, 저전력 씨모스 이미지 센서 시스템.
  6. 삭제
  7. 제1항에 있어서,
    상기 리드아웃 회로는,
    추가적인 센스 앰프를 이용하여 상기 변환된 디지털 신호 중에서 기설정된 개수의 최하위 비트를 기설정된 개수의 확장 비트로 변환하고, 상기 변환된 확장 비트의 동적 논리곱(dynamic and) 연산기를 통해 상기 변환된 확장 비트의 최하위 비트를 생성하는, 저전력 씨모스 이미지 센서 시스템.
  8. 픽셀 신호를 출력하는 복수의 픽셀이 배열되는 픽셀 어레이;
    램프 신호를 생성하는 램프 생성기;
    상기 생성된 램프 신호를 이용하여 상기 출력된 픽셀 신호를 디지털 신호로 변환하는 아날로그 디지털 컨버터; 및
    상기 아날로그 디지털 컨버터에 연결되고, 상기 변환된 디지털 신호 중에서 기설정된 개수의 최상위 비트를 동적 배타적논리합(dynamic XOR, dynamic exclusive or) 회로에 적용하고, 동적 배타적논리합 회로에 적용된 디지털 신호를 리드아웃하여 출력하는 리드아웃 회로를 포함하고,
    상기 리드아웃 회로는, 상기 변환된 디지털 신호 중에서 기설정된 개수의 최하위 비트를 원-핫 코드로 변환하는, 저전력 씨모스 이미지 센서 시스템.
  9. 제8항에 있어서,
    상기 아날로그 디지털 컨버터는,
    상기 출력된 픽셀 신호의 전압 크기와 기설정된 중간 전압과의 비교 결과에 따라 상기 출력된 픽셀 신호의 전압 레벨을 감소시키고, 상기 생성된 램프 신호를 이용하여 상기 전압 레벨을 감소시킨 픽셀 신호를 디지털 신호로 변환하는, 저전력 씨모스 이미지 센서 시스템.
  10. 제9항에 있어서,
    상기 아날로그 디지털 컨버터는,
    상기 출력된 픽셀 신호의 전압 크기와 기설정된 중간 전압을 비교하는 비교기;
    상기 출력된 픽셀 신호의 전압 크기와 기설정된 중간 전압과의 비교 결과에 따라 상기 비교기를 제1 레퍼런스 전압 또는 제2 레퍼런스 전압과 연결시키고, 연결된 제1 레퍼런스 전압 또는 제2 레퍼런스 전압에 따라 상기 출력된 픽셀 신호의 전압 레벨을 제1 전압 레벨 또는 제2 전압 레벨만큼 감소시키는 스위칭부; 및
    상기 전압 레벨을 감소시킨 픽셀 신호를 디지털 신호로 변환하기 위해 카운팅 동작을 수행하는 카운터를 포함하고,
    상기 비교기는, 상기 생성된 램프 신호를 이용하여 상기 전압 레벨을 감소시킨 픽셀 신호를 디지털 신호로 변환하는, 저전력 씨모스 이미지 센서 시스템.
  11. 제10항에 있어서,
    상기 출력된 픽셀 신호의 전압 크기와 기설정된 중간 전압과의 비교 결과는 상기 비교기와 연결된 플립 플롭을 통해 전달되는, 저전력 씨모스 이미지 센서 시스템.
  12. 제8항에 있어서,
    상기 리드아웃 회로는,
    상기 변환된 디지털 신호 중에서 인접한 픽셀에 대응되는 비트들의 값이 서로 동일하면 0을 출력하고, 상기 변환된 디지털 신호 중에서 인접한 픽셀에 대응되는 비트들의 값이 서로 다르면 1을 출력하는, 저전력 씨모스 이미지 센서 시스템.
  13. 삭제
  14. 제8항에 있어서,
    상기 리드아웃 회로는,
    추가적인 센스 앰프를 이용하여 상기 변환된 디지털 신호 중에서 기설정된 개수의 최하위 비트를 기설정된 개수의 확장 비트로 변환하고, 상기 변환된 확장 비트의 동적 논리곱(dynamic and) 연산기를 통해 상기 변환된 확장 비트의 최하위 비트를 생성하는, 저전력 씨모스 이미지 센서 시스템.
  15. 픽셀 신호를 출력하는 복수의 픽셀이 배열되는 픽셀 어레이;
    램프 신호를 생성하는 램프 생성기;
    상기 생성된 램프 신호를 이용하여 상기 출력된 픽셀 신호를 디지털 신호로 변환하는 아날로그 디지털 컨버터; 및
    상기 아날로그 디지털 컨버터에 연결되고, 상기 변환된 디지털 신호 중에서 기설정된 개수의 최하위 비트를 원-핫 코드로 변환하고, 상기 기설정된 개수의 최하위 비트가 원-핫 코드로 변환된 디지털 신호를 리드아웃하여 출력하는 리드아웃 회로를 포함하는, 저전력 씨모스 이미지 센서 시스템.
  16. 제15항에 있어서,
    상기 아날로그 디지털 컨버터는,
    상기 출력된 픽셀 신호의 전압 크기와 기설정된 중간 전압과의 비교 결과에 따라 상기 출력된 픽셀 신호의 전압 레벨을 감소시키고, 상기 생성된 램프 신호를 이용하여 상기 전압 레벨을 감소시킨 픽셀 신호를 디지털 신호로 변환하는, 저전력 씨모스 이미지 센서 시스템.
  17. 제16항에 있어서,
    상기 아날로그 디지털 컨버터는,
    상기 출력된 픽셀 신호의 전압 크기와 기설정된 중간 전압을 비교하는 비교기;
    상기 출력된 픽셀 신호의 전압 크기와 기설정된 중간 전압과의 비교 결과에 따라 상기 비교기를 제1 레퍼런스 전압 또는 제2 레퍼런스 전압과 연결시키고, 연결된 제1 레퍼런스 전압 또는 제2 레퍼런스 전압에 따라 상기 출력된 픽셀 신호의 전압 레벨을 제1 전압 레벨 또는 제2 전압 레벨만큼 감소시키는 스위칭부; 및
    상기 전압 레벨을 감소시킨 픽셀 신호를 디지털 신호로 변환하기 위해 카운팅 동작을 수행하는 카운터를 포함하고,
    상기 비교기는, 상기 생성된 램프 신호를 이용하여 상기 전압 레벨을 감소시킨 픽셀 신호를 디지털 신호로 변환하는, 저전력 씨모스 이미지 센서 시스템.
  18. 제17항에 있어서,
    상기 출력된 픽셀 신호의 전압 크기와 기설정된 중간 전압과의 비교 결과는 상기 비교기와 연결된 플립 플롭을 통해 전달되는, 저전력 씨모스 이미지 센서 시스템.
  19. 제15항에 있어서,
    상기 리드아웃 회로는,
    상기 변환된 디지털 신호 중에서 기설정된 개수의 최상위 비트를 동적 배타적논리합(dynamic XOR, dynamic exclusive or) 회로에 적용하는, 저전력 씨모스 이미지 센서 시스템.
  20. 제19항에 있어서,
    상기 리드아웃 회로는,
    상기 변환된 디지털 신호 중에서 인접한 픽셀에 대응되는 비트들의 값이 서로 동일하면 0을 출력하고, 상기 변환된 디지털 신호 중에서 인접한 픽셀에 대응되는 비트들의 값이 서로 다르면 1을 출력하는, 저전력 씨모스 이미지 센서 시스템.
  21. 제15항에 있어서,
    상기 리드아웃 회로는,
    추가적인 센스 앰프를 이용하여 상기 변환된 디지털 신호 중에서 기설정된 개수의 최하위 비트를 기설정된 개수의 확장 비트로 변환하고, 상기 변환된 확장 비트의 동적 논리곱(dynamic and) 연산기를 통해 상기 변환된 확장 비트의 최하위 비트를 생성하는, 저전력 씨모스 이미지 센서 시스템.
KR1020190139650A 2019-11-04 2019-11-04 저전력 씨모스 이미지 센서 시스템 KR102204197B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190139650A KR102204197B1 (ko) 2019-11-04 2019-11-04 저전력 씨모스 이미지 센서 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190139650A KR102204197B1 (ko) 2019-11-04 2019-11-04 저전력 씨모스 이미지 센서 시스템

Publications (1)

Publication Number Publication Date
KR102204197B1 true KR102204197B1 (ko) 2021-01-18

Family

ID=74237002

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190139650A KR102204197B1 (ko) 2019-11-04 2019-11-04 저전력 씨모스 이미지 센서 시스템

Country Status (1)

Country Link
KR (1) KR102204197B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100085572A (ko) * 2009-01-21 2010-07-29 삼성전자주식회사 아날로그-디지털 컨버터 및 이를 포함하는 전자 시스템
KR20120049547A (ko) * 2010-11-09 2012-05-17 삼성전자주식회사 아날로그 투 디지털 컨버터, 이를 포함하는 이미지 센서 및 아날로그 투 디지털 변환 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100085572A (ko) * 2009-01-21 2010-07-29 삼성전자주식회사 아날로그-디지털 컨버터 및 이를 포함하는 전자 시스템
KR20120049547A (ko) * 2010-11-09 2012-05-17 삼성전자주식회사 아날로그 투 디지털 컨버터, 이를 포함하는 이미지 센서 및 아날로그 투 디지털 변환 방법

Similar Documents

Publication Publication Date Title
US8354630B2 (en) A/D converter circuit and solid-state imaging device having series-connected capacitative elements with plural input circuits
JP5181087B2 (ja) 単一スロープ型アナログ‐デジタル・コンバータ
US8933385B2 (en) Hybrid analog-to-digital converter having multiple ADC modes
US8289426B2 (en) Image pickup device and image pickup system
US8547461B2 (en) Analog-to-digital converter having a comparison signal generation unit and image sensor including the same
US7456885B2 (en) Per column one-bit ADC for image sensors
US9019409B2 (en) Image sensing device and method for operating the same
US10326955B1 (en) Image sensor readout circuitry including analog-to-digital conversion with hybrid counter structure
US10097781B2 (en) Analog-to-digital converter and operating method thereof
US8159587B2 (en) Pixel read circuitry
CN107396009B (zh) 脉冲频率调制型图像传感器电路及其处理方法
US20180160066A1 (en) A/d converter and sensor device using the same
US7012557B2 (en) Ramp modulation ADC for imagers
US10148899B2 (en) Counting apparatus, analog-to-digital converter and image sensor including the same
KR102204197B1 (ko) 저전력 씨모스 이미지 센서 시스템
US8946616B2 (en) Analog-to-digital converter using variable counting interval and image sensor including same
JP6112871B2 (ja) 撮像素子及び撮像装置
CN115802185A (zh) 两步锯齿状单斜adc
Chen et al. Logarithmic CMOS image sensor through multi-resolution analog-to-digital conversion
KR102336896B1 (ko) 아날로그-디지털 변환 장치 및 이를 포함하는 이미지 센싱 장치 및 방법
CN114567738B (zh) 一种应用于cmos图像传感器的两步式单斜模数转换器
WO2022205126A1 (en) Single slope analog-to-digital converter, associated image sensor, and method
Chuang et al. Low-cost logarithmic CMOS image sensing by nonlinear analog-to-digital conversion
US11627273B2 (en) Current steering ramp compensation scheme and digital circuit implementation
Maricic et al. An oversampling digital pixel sensor with a charge transfer DAC employing parasitic capacitances

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant