KR102409074B1 - 저전력 아날로그-디지털 컨버터용 비교기 - Google Patents

저전력 아날로그-디지털 컨버터용 비교기 Download PDF

Info

Publication number
KR102409074B1
KR102409074B1 KR1020200177250A KR20200177250A KR102409074B1 KR 102409074 B1 KR102409074 B1 KR 102409074B1 KR 1020200177250 A KR1020200177250 A KR 1020200177250A KR 20200177250 A KR20200177250 A KR 20200177250A KR 102409074 B1 KR102409074 B1 KR 102409074B1
Authority
KR
South Korea
Prior art keywords
unit
transistor
signal
zero
output
Prior art date
Application number
KR1020200177250A
Other languages
English (en)
Inventor
김수연
박근열
Original Assignee
동국대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동국대학교 산학협력단 filed Critical 동국대학교 산학협력단
Priority to KR1020200177250A priority Critical patent/KR102409074B1/ko
Application granted granted Critical
Publication of KR102409074B1 publication Critical patent/KR102409074B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H04N5/378—

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

저전력 이미지 센서를 위한 저전력 아날로그-디지털 컨버터용 비교기가 개시된다. 증폭부는 제1 증폭부와 제2 증폭부를 포함하고, 영교차가 검출되기 전에는 제1 증폭부의 다이나믹 증폭 동작에 의해 정적 전력 소모가 발생되지 않으며, 영교차가 검출된 후 제2 증폭부의 동작에 의해 정적 전력이 소모되기 때문에 비교기의 저전력 동작이 가능하다. 또한, 일정한 전하 바이어스를 인가하는 전하 바이어스부의 동작에 의해 입력 전압에 따라 커패시터에 축적되는 전하량이 변화되는 것을 방지 할 수 있기 때문에 넓은 입력 범위 내에서 일정한 AC특성을 가질 수 있다.

Description

저전력 아날로그-디지털 컨버터용 비교기{Comparator for Low Power Analog-Digital Converter}
본 발명은 아날로그-디지털 컨버터용 비교기에 관한 것으로, 더욱 상세하게는 저전력 이미지 센서를 위한 저전력 아날로그-디지털 컨버터용 비교기에 관한 것이다.
이미지 센서는 빛의 세기 정보를 디지털 신호로 변환하는 대표적인 장치로, 입사광이 픽셀을 거쳐 전기적 신호로 변환되며, 해당 출력을 디지털 신호로 변환하기 위해 아날로그-디지털 컨버터가 필요하다.
한편, 기울기(slope) 기반 아날로그-디지털 컨버터는 적은 면적만으로 구현 가능하기 때문에 대부분의 이미지 센서에 사용된다. 일반적으로 기울기 기반 아날로그-디지털 컨버터에는 1개의 비교기와 N-bit의 카운터가 사용된다.
최근에는 저전력으로 동작하는 영교차 검출기(zero crossing detector) 기반의 아날로그-디지털 컨버터인 ZCBC(zreo crossing based circuit)가 대두되고 있다. ZCBC는 저전력으로 동작할 수 있음으로 인해 효율적인 차세대 아날로그-디지털 컨버터로서 대두되고 있다.
도 1은 종래의 영교차 검출을 위한 전류원 기반의 증폭기를 나타낸 도면이다.
도 1을 참조하면, 종래의 증폭기는 도 1의 회로도에서와 같이 일정한 전류원을 기반으로 동작한다. 이러한 증폭기는 일정한 AC 특성을 갖지만 전류원에 의해 지속적으로 일정한 전력을 소모하며, PMOS load로 인해 출력전압 범위에 제한을 갖는 단점이 있다.
도 2는 종래의 영교차 검출을 위한 클럭 기반의 증폭기를 나타낸 도면이다.
도 2를 참조하면, 도 2의 증폭기는 클럭 기반 동적 증폭기로서, 스위칭 전력만 소모되고, 유효 출력 범위가 공급 전압 레벨까지 포함하지만 출력이 일정 시간 이후 접지 전압까지 방전(Discharge) 되어 동작 오류를 일으키는 문제점을 갖는다.
따라서, 영교차 기반의 아날로그-디지털 컨버터용 비교기에 있어서 저전력 동작, 공급 전압레벨을 포함하는 넓은 출력범위 및 일정한 AC 특성을 모두 만족하는 영교차 검출을 위한 증폭기가 요구된다.
한국특허공개 10-2011-0032619
본 발명이 이루고자 하는 기술적 과제는 저전력 동작, 공급 전압레벨을 포함하는 넓은 출력범위 및 일정한 AC 특성을 갖는 저전력 아날로그-디지털 컨버터용 비교기를 제공하는데 있다.
상술한 과제를 해결하기 위해 본 발명의 저전력 아날로그-디지털 컨버터용 비교기는 픽셀 신호와 램프 신호를 입력받고, 영교차 검출(Zero-crossing)을 위한 제1 증폭 모드 및 상기 픽셀 신호와 상기 램프 신호를 비교하기 위한 제2 증폭 모드를 갖는 증폭부 및 상기 제1 증폭 모드의 동작에 의해 영교차를 검출하고, 상기 영교차 검출에 따른 모드 변환 신호를 생성하는 영교차 검출부를 포함하고, 상기 증폭부는 상기 모드 변환 신호에 의해 상기 제1 증폭 모드에서 상기 제2 증폭 모드로 전환된다.
상기 제1 증폭 모드는 상기 제2 증폭 모드보다 낮은 증폭도를 가질 수 있다.
상기 증폭부는, 상기 제1 증폭 모드에서 동작되고, 상기 픽셀 신호와 상기 램프 신호의 영교차 영역을 검출하기 위한 검출 신호를 출력하는 제1 증폭부 및 상기 제2 증폭 모드에서 동작되고, 상기 모드 변환 신호에 의해 상기 픽셀 신호와 상기 램프 신호를 비교하는 제2 증폭부를 포함할 수 있다.
상기 제1 증폭부와 상기 제2 증폭부는 상기 픽셀 신호 및 상기 램프 신호를 공통으로 입력받을 수 있다.
제1 증폭부는, 상기 램프 신호 및 상기 픽셀 신호를 수신하는 입력부, 상기 램프 신호와 상기 픽셀 신호의 전압 차이를 기초로 출력되는 출력 신호를 생성하는 출력부, 상기 입력부와 연결되고, 상기 영교차 영역 검출을 위한 바이어스 전류를 생성하는 제1 전류 소스부, 상기 제1 전류 소스부와 일단이 연결된 테일 커패시터 및 상기 테일 커패시터의 타단과 연결되고, 일정한 전하 바이어스가 입력되어 상기 테일 커패시터에 전하 바이어스를 축적하는 전하 바이어스부를 포함할 수 있다.
상기 테일 커패시터가 방전될 경우, 상기 테일 커패시터의 전하량 변화만큼 상기 출력부의 출력 노드에 저장된 전하가 상기 테일 커패시터로 이동될 수 있다.
상기 제1 전류 소스부는, 제1 입력 노드에 드레인이 연결된 제1 트랜지스터, 상기 제1 트랜지스터에 드레인이 연결되고, 제1 노드에 소스가 연결된 제2 트랜지스터 및 상기 제2 트랜지스터에 드레인이 연결되고, 접지 전압에 소스가 연결된 제3 트랜지스터를 포함할 수 있다.
상기 전하 바이어스부는, 상기 전하 바이어스를 생성하는 바이어스 전압원, 상기 바이어스 전압원에 드레인이 연결되고, 제2 노드에 소스가 연결된 제4 트랜지스터 및 상기 제2 노드에 드레인이 연결되고, 접지 전압에 소스가 연결된 제5 트랜지스터를 포함할 수 있다.
상기 테일 커패시터의 일단은 상기 제1 노드에 연결되고, 타단은 상기 제2 노드에 연결될 수 있다.
상기 제4 트랜지스터가 턴온되면, 상기 테일 커패시터의 음의 노드는 상기 전하 바이어스 전압으로 고정될 수 있다.
제2 증폭부는, 상기 램프 신호 및 상기 픽셀 신호를 수신하는 입력부, 상기 램프 신호와 상기 픽셀 신호의 전압 차이를 기초로 출력 신호를 생성하는 제2 출력부 및 상기 입력부와 연결되고, 상기 램프 신호 및 상기 픽셀 신호의 비교 동작을 위한 바이어스 전류를 생성하는 제2 전류 소스부를 포함할 수 있다.
상기 제2 전류 소스부는, 제2 입력 노드에 드레인이 연결된 제6 트랜지스터, 상기 제6 트랜지스터에 드레인이 연결된 제7 트랜지스터 및 상기 제7 트랜지스터에 드레인이 연결되고, 접지 전압에 소스가 연결된 제8 트랜지스터를 포함할 수 있다.
상기 영교차 검출부는 상기 제1 증폭부의 출력 신호를 입력받고, 상기 제1 증폭부의 출력 신호에 따라 상기 모드 변환 신호가 생성될 수 있다.
상술한 본 발명에 따르면, 증폭부는 제1 증폭부와 제2 증폭부를 포함하고, 영교차가 검출되기 전에는 제1 증폭부의 다이나믹 증폭 동작에 의해 정적 전력 소모가 발생되지 않으며, 영교차가 검출된 후 제2 증폭부의 동작에 의해 정적 전력이 소모되기 때문에 비교기의 저전력 동작이 가능하다.
또한, 제1 증폭부는 낮은 증폭도를 갖기 때문에 빠른 출력 변화를 가질 수 있으며, 이에 따라 영교차 검출 후 제1 증폭 모드에서 제2 증폭 모드로 빠르게 전환 가능하다.
더 나아가, 일정한 전하 바이어스를 인가하는 전하 바이어스부의 동작에 의해 입력 전압에 따라 커패시터에 축적되는 전하량이 변화되는 것을 방지 할 수 있기 때문에 넓은 입력 범위 내에서 일정한 AC특성을 가질 수 있다.
본 발명의 기술적 효과들은 이상에서 언급한 것들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 효과들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
도 1은 종래의 영교차 검출을 위한 전류원 기반의 증폭기를 나타낸 도면이다.
도 2는 종래의 영교차 검출을 위한 클럭 기반의 증폭기를 나타낸 도면이다.
도 3은 본 발명의 아날로그-디지털 컨버터용 비교기를 개략적으로 나타낸 도면이다.
도 4는 도 3에 도시된 비교기의 입출력 파형을 나타낸 도면이다.
도 5는 본 발명의 영교차 검출부를 나타낸 회로도이다.
도 6은 도 5에 도시된 영교차 검출부의 출력 파형을 나타낸 도면이다.
도 7은 본 발명의 증폭부를 나타낸 회로도이다.
도 8은 도 7에 도시된 제1 증폭부의 제1 리셋 모드 동작에 따른 회로도 및 파형을 나타낸 도면이다.
도 9는 도 7에 도시된 제1 증폭부의 제2 리셋 모드 동작에 따른 회로도 및 파형을 나타낸 도면이다.
도 10은 도 7에 도시된 제1 증폭부의 증폭 리셋 모드 동작에 따른 회로도 및 파형을 나타낸 도면이다.
도 11은 본 발명의 비교기 동작에 따른 동작 파형을 나타낸 도면이다.
도 12는 본 발명의 비교기와 종래의 비교기에 따른 동작 파형을 비교하기 위한 도면이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시 예를 가질 수 있는바, 특정 실시 예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
이하, 본 발명에 따른 실시 예들을 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 3은 본 발명의 아날로그-디지털 컨버터용 비교기를 개략적으로 나타낸 도면이다.
도 4는 도 3에 도시된 비교기의 입출력 파형을 나타낸 도면이다.
도 3 및 도 4를 참조하면, 본 발명에 따른 아날로그-디지털 컨버터용 비교기는 증폭부(100) 및 영교차 검출부(200)를 포함한다.
증폭부(100)는 픽셀 신호(Vinn)와 램프 신호(Vinp)를 입력받고, 영교차 검출(Zero-crossing)을 위한 제1 증폭 모드와 상기 픽셀 신호(Vinn)와 상기 램프 신호(Vinp)를 비교하기 위한 제2 증폭 모드를 갖는다. 또한, 증폭부(100)는 낮은 증폭도를 갖는 제1 증폭부(110) 및 높은 증폭도를 갖는 제2 증폭부(120)를 포함할 수 있다.
즉, 증폭부(100)는 제1 증폭 모드에서 동작되고, 픽셀 신호(Vinn)와 램프 신호(Vinp)의 영교차 영역을 검출하기 위한 검출 신호를 출력하는 제1 증폭부(110) 및 제2 증폭 모드에서 동작되고, 영교차 검출부(200)의 모드 변환 신호에 의해 픽셀 신호(Vinn)와 램프 신호(Vinp)를 비교하는 제2 증폭부(120)를 포함할 수 있다.
낮은 증폭도를 갖는 제1 증폭부(110)의 경우 높은 증폭도를 갖는 제2 증폭부(120) 대비 빠른 출력 변화를 갖기 때문에 영교차 영역을 검출한 후 제1 증폭 모드에서 제2 증폭 모드로의 빠른 모드 전환이 가능하다.
제1 증폭부(110)는 이미지 센서에 있어서 복수의 픽셀들로부터 입력된 픽셀 신호(Vinn)와 램프 신호 발생기로부터 입력된 램프 신호(Vinp)를 입력받고, 입력된 픽셀 신호(Vinn)와 램프 신호(Vinp)의 영교차 영역을 검출하기 위한 검출 신호를 출력한다.
제2 증폭부(120)는 영교차 검출에 따라 입력된 픽셀 신호(Vinn)와 램프 신호(Vinp)를 비교한다. 즉, 제2 증폭부(120)는 제1 증폭부(110)에 의해 영교차 검출 신호가 출력되면, 영교차 검출부(200)에서 이를 감지하고, 영교차 검출부(200)에서 출력된 모드 변환 신호에 의해 픽셀 신호(Vinn)와 램프 신호(Vinp)를 비교하는 비교 동작을 수행한다.
영교차 검출부(200)는 제1 증폭부(110)에서 출력된 영교차 검출 신호를 입력받고, 입력된 영교차 검출 신호에 따라 영교차를 검출한다. 또한, 영교차 검출부(200)는 영교차를 검출한 후, 영교차 검출에 따른 모드 변환 신호를 생성할 수 있다. 상기 모드 변환 신호에 의해 증폭부(100)는 제1 증폭 모드에서 제2 증폭 모드로 전환될 수 있다.
즉, 도 4에 도시한 바와 같이, 제1 증폭부(110)로 입력되는 픽셀 신호(Vinn)와 램프 신호(Vinp)의 영교차가 검출되기 전에는 제1 증폭부(110)의 동작에 의해 영교차 검출 동작이 수행되고, 영교차 검출 지점이 예측되는 지점에서 영교차 검출부(200)가 이를 감지하여 모드 변환 신호를 출력한다. 영교차 검출부(200)의 모드 변환 신호에 의해 제1 증폭부(110) 동작에서 제2 증폭부(120) 동작으로 전환된다. 이때, 제1 증폭부(110)는 낮은 증폭도를 갖기 때문에 빠른 출력 변화를 가질 수 있으며, 이에 따라 영교차 검출 후 제1 증폭 모드에서 제2 증폭 모드로의 빠른 전환이 가능하다.
도 5는 본 발명의 영교차 검출부를 나타낸 회로도이다.
도 6은 도 5에 도시된 영교차 검출부의 출력 파형을 나타낸 도면이다.
도 5 및 도 6을 참조하면, 본 발명에 따른 영교차 검출부(200)는 트랜지스터 MP31, 트랜지스터 MP32, 트랜지스터 MP33, 트랜지스터 MN31, 커패시터(CZC)및 낸드 게이트(NAND)를 포함할 수 있다.
트랜지스터 MP31는 게이트가 상기 제1 증폭부(110)의 출력단과 연결되고, 소스가 전원 전압(VDD)에 연결될 수 있다. 트랜지스터 MP32는 소스가 전원 전압(VDD)에 연결되고, 드레인이 상기 트랜지스터 MP31의 드레인과 연결될 수 있다. 트랜지스터 MP33는 소스가 상기 트랜지스터 MP31의 드레인과 연결되고, 노드(NZC)에 드레인이 연결되며, 게이트에 인에이블 신호(ΦEN)가 입력될 수 있다. 여기서, 트랜지스터 MP31, 트랜지스터 MP32 및 트랜지스터 MP33는 PMOS 트랜지스터일 수 있다.
트랜지스터 MN31는 소스가 접지 전압(VSS)과 연결되고, 드레인이 노드(NZC)에 연결되며, 게이트에 리셋 신호(ΦRST1)가 입력될 수 있다. 또한, 트랜지스터 MN31는 NMOS 트랜지스터일 수 있다.
커패시터(CZC)는 접지 전압(VSS)과 노드(NZC) 사이에 연결될 수 있다. 또한, 낸드 게이트(NAND)는 입력으로 노드 신호(VZC)와 리셋 신호(ΦRST2)가 입력되고, 출력단이 트랜지스터 MP32의 게이트와 연결될 수 있다.
영교차 검출부(200)는 낮은 증폭도를 갖는 제1 증폭부(110)의 출력 응답을 이용하여 영교차 영역을 검출하기 위해 PMOS 가변 전류원이 이용될 수 있다. 즉, 제1 증폭부(110)의 출력이 트랜지스터 MN31의 게이트로 인가되고, 인가된 신호가 일정 전압 이하로 낮아지면 트랜지스터 MN31가 턴온되어 전류가 발생된다. 이때, 발생된 전류가 충분이 크다면 노드 전압(VZC)이 상승하여 도 6에 도시한 파형과 같이 영교차 검출부(200)의 출력 신호(ZC-OUT) 극성이 변경된다. 즉, 영교차 검출부(200)의 출력 신호(ZC-OUT)는 노드 전압(VZC)에 의해 결정되되, 영교차가 검출되기 전에는 출력 신호(ZC-OUT)로 하이(high) 신호를 출력하고, 영교차가 검출되면 출력 신호(ZC-OUT)로 로우(low) 신호를 출력한다. 즉, 하이(high) 신호에서 모드 변환 신호인 로우(low) 신호로의 전환에 의해, 제1 증폭부(110) 동작에 의한 제1 증폭 모드에서 제2 증폭부(120) 동작에 의한 제2 증폭 모드로 전환된다.
도 7은 본 발명의 증폭부를 나타낸 회로도이다.
도 7을 참조하면, 본 발명에 따른 증폭부(100)는 제1 증폭부(110)와 제2 증폭부(120)를 포함한다. 즉, 증폭부(100)는 영교차 영역을 검출하기 위해 동작하는 제1 증폭부(110)와 입력 신호를 비교하는 제2 증폭부(120)가 결합된 형태일 수 있다.
또한, 제1 증폭부(110)는 차동 증폭기 형태일 수 있으며, 입력부(111), 제1 출력부(112), 제1 전류 소스부(113), 테일 커패시터(CTail) 및 전하 바이어스부(114)를 포함할 수 있다.
입력부(111)는 차동 입력, 예컨대, 제1 입력(INP) 및 제2 입력(INN)을 수신하고, 제1 입력(INP) 및 제2 입력(INN)의 레벨 차이에 따른 차동 전류를 생성할 수 있다. 일예로, 램프 신호(Vinp)가 제1 입력(INP)으로 입력될 수 있고, 픽셀 신호(Vinn)가 제2 입력(INN)으로 입력될 수 있다. 입력부(111)는 트랜지스터 MN11 및 트랜지스터 MN12를 포함할 수 있으며, 제1 입력(INP) 및 제2 입력(INN)이 동일하면, 트랜지스터 MN11 및 트랜지스터 MN12에 동일한 전류가 흐르고, 제1 입력(INP) 및 제2 입력(INN)이 상이하면, 트랜지스터 MN11 및 트랜지스터 MN12에 서로 다른 전류가 흐를 수 있다. 트랜지스터 MN11 및 트랜지스터 MN12는 NMOS 트랜지스터일 수 있다.
제1 출력부(112)는 상기 입력부(111)에 입력되는 램프 신호(Vinp) 및 픽셀 신호(Vinn)의 전압 차이를 기초로 출력 신호(Voutn,Voutp)를 생성할 수 있다. 또한, 제1 출력부(112)는 트랜지스터 MP11, 트랜지스터 MP12, 트랜지스터 MP13 및 트랜지스터 MP14를 포함할 수 있다.
트랜지스터 MP11 및 트랜지스터 MP12는 소스가 전원 전압(VDD)에 연결되고, 게이트가 서로 연결될 수 있다. 트랜지스터 MP13은 소스가 트랜지스터 MN11의 드레인에 연결되고, 드레인이 출력 노드(ON1)에 연결될 수 있다. 또한, 트랜지스터 MP14는 소스가 트랜지스터 MP12에 연결되고, 드레인이 출력 노드(ON2)에 연결될 수 있다. 여기서, 트랜지스터 MP11 및 트랜지스터 MP12의 게이트에는 클럭 신호(ΦCLK1)가 입력될 수 있고, 트랜지스터 MP13 및 트랜지스터 MP14의 게이트에는 인에이블 신호(ΦENA)가 입력될 수 있다. 트랜지스터 MP11, 트랜지스터 MP12, 트랜지스터 MP13 및 트랜지스터 MP14는 PMOS 트랜지스터일 수 있다.
제1 전류 소스부(113)는 트랜지스터 MN13, 트랜지스터 MN14 및 트랜지스터 MN15를 포함할 수 있다. 트랜지스터 MN13은 드레인이 입력 노드(IN1)와 연결되고, 소스가 트랜지스터 MN14의 드레인과 연결될 수 있다. 트랜지스터 MN14는 드레인이 트랜지스터 MN13의 소스에 연결되고, 소스가 제1 노드(N1)에 연결될 수 있다. 트랜지스터 MN15는 드레인이 제1 노드(N1)에 연결되고, 소스가 접지 전압(VSS)에 연결될 수 있다.
테일 커패시터(CTail)는 제1 전류 소스부(113)와 전하 바이어스부(114) 사이에 연결된다. 좀 더 상세하게는 제1 전류 소스부(113)의 제1 노드(N1)에 일단이 연결되고, 전하 바이어스부(114)의 제2 노드(N2)에 타단이 연결될 수 있다.
테일 커패시터(CTail)는 클럭 기반 동적 증폭기에서 출력이 일정 시간 이후 접지 전압(VSS)에 의해 방전되어 증폭기가 동작 오류를 일으키는 문제를 방지한다. 일예로, 도 2와 같은 종래의 클럭 기반 동적 증폭기는 스위칭 전력만 소모되기 때문에 저전력 동작이 가능하고, 유효 출력 범위가 공급 전압 레벨까지 포함하여 넓은 출력범위를 가질 수 있지만, 바이어스 전류를 생성하는 트랜지스터 MN5가 접지 전압(VSS)과 연결되어 있기 때문에 출력이 일정 시간 이후 접지 전압(VSS)까지 방전되어 동작 오류를 발생시킬 수 있다. 허나, 본 발명에서는 테일 커패시터(CTail)를 접지 전압(VSS) 앞단에 연결하여 출력 노드(ON1,ON2)의 방전 패스를 차단할 수 있기 때문에 출력이 접지 전압(VSS)까지 방전되어 동작 오류를 발생시키는 문제를 해결할 수 있다.
전하 바이어스부(114)는 바이어스 전압원(VCB), 트랜지스터 MN16 및 트랜지스터 MN17을 포함할 수 있다.
트랜지스터 MN16은 드레인이 바이어스 전압원(VCB)에 연결되고, 소스가 제2 노드(N2)에 연결될 수 있다. 트랜지스터 MN17은 드레인이 제2 노드(N2)에 연결되고, 소스가 접지 전압(VSS)에 연결될 수 있다.
바이어스 전압원(VCB)은 입력 전압과 관계없이 일정한 전하 바이어스(constant-charge bias)를 생성하고, 생성된 전하 바이어스(VBias)는 트랜지스터 MN16 및 트랜지스터 MN17의 동작에 의해 테일 커패시터(CTail)에 저장 또는 방전된다.
전하 바이어스부(114)는 테일 커패시터(CTail)에 축적되는 전하가 입력 전압 크기에 비례하여 변화되는 것을 방지한다. 일예로, 입력 전압에 따라 커패시터에 축적되는 전하량이 변화되어 증폭기의 AC 특성이 변화되는 문제가 발생될 수 있다. 이때, 전하 바이어스부(114)에서 입력된 전하 바이어스(VBias)의 변화량은 입력 전압에 의존하지 않기 때문에 일정한 전하 바이어스(VBias)에 의한 일정한 AC 응답 특성을 가질 수 있다.
제2 증폭부(120)는 입력부(111), 제2 출력부(121) 및 제2 전류 소스부(122)를 포함할 수 있다.
제2 증폭부(120)의 입력부(111)는 제1 증폭부(110)의 입력부(111)와 동일할 수 있다. 즉, 입력부(111)는 램프 신호(Vinp)가 입력되는 트랜지스터 MN11 및 픽셀 신호(Vinn)가 입력되는 트랜지스터 MN12를 포함할 수 있다.
제2 출력부(121)는 상기 입력부(111)에 입력되는 램프 신호(Vinp) 및 픽셀 신호(Vinn)의 전압 차이를 기초로 출력 신호를 생성할 수 있다. 또한, 제2 출력부(121)는 트랜지스터 MP21, 트랜지스터 MP22, 트랜지스터 MP23 및 트랜지스터 MP24를 포함할 수 있다.
트랜지스터 MP21 및 트랜지스터 MP22는 소스가 전원 전압(VDD)에 연결되고, 게이트가 서로 연결되어 트랜지스터 MP21의 드레인에 연결될 수 있다. 트랜지스터 MP23은 소스가 트랜지스터 MN21의 드레인에 연결되고, 드레인이 제1 출력부(112)와 공통으로 출력 노드(ON1)에 연결될 수 있다. 또한, 트랜지스터 MP24는 소스가 트랜지스터 MP22에 연결되고, 드레인이 제1 출력부(112)와 공통으로 출력 노드(ON2)에 연결될 수 있다. 즉, 제1 증폭부(110)의 제1 출력부(112)와 제2 증폭부(120)의 제2 출력부(121)는 입력부(111)와 공통으로 연결될 수 있다. 트랜지스터 MP21, 트랜지스터 MP22, 트랜지스터 MP23 및 트랜지스터 MP24는 PMOS 트랜지스터일 수 있다.
제2 전류 소스부(122)는 픽셀 신호(Vinn)와 램프 신호(Vinp)의 비교 동작을 위한 바이어스 전류를 생성한다. 생성된 바이어스 전류는 입력부(111) 및 제2 출력부(121)를 통해 흐를 수 있다. 또한, 제2 전류 소스부(122)는 트랜지스터 MN21, 트랜지스터 MN22 및 트랜지스터 MN23을 포함할 수 있다.
트랜지스터 MN21은 드레인이 입력 노드(IN2)에 연결되고, 소스가 트랜지스터 MN22의 드레인과 연결된다. 트랜지스터 MN22는 드레인이 트랜지스터 MN21의 소스에 연결되고, 소스가 트랜지스터 MN21의 드레인에 연결된다. 트랜지스터 MN23은 드레인이 트랜지스터 MN22의 소스에 연결되고, 소스가 접지 전압(VSS)에 연결된다.
상술한 바와 같이, 본 발명의 증폭부(100)는 영교차 영역을 검출하는 제1 증폭부(110) 및 입력 신호를 비교하는 제2 증폭부(120)를 포함한다. 또한, 제1 증폭부(110)의 동작에 의해 영교차 영역이 검출되면, 영교차 검출부(200)가 이를 감지하고 모드 변환 신호를 출력하여 제2 증폭부(120)로 동작을 전환한다.
여기서, 영교차 검출을 위한 제1 증폭부(110)의 동작은 제1 리셋 모드, 제2 리셋 모드 및 증폭 모드로 구분되어 동작될 수 있다.
도 8은 도 7에 도시된 제1 증폭부의 제1 리셋 모드 동작에 따른 회로도 및 파형을 나타낸 도면이다.
도 9는 도 7에 도시된 제1 증폭부의 제2 리셋 모드 동작에 따른 회로도 및 파형을 나타낸 도면이다.
도 10은 도 7에 도시된 제1 증폭부의 증폭 리셋 모드 동작에 따른 회로도 및 파형을 나타낸 도면이다.
도 8 내지 도 10을 참조하여 본 발명에 따른 제1 증폭부의 동작을 아래에 상세히 설명한다.
제1 리셋 모드
우선, 도 8(a)를 참조하면, 제1 리셋 모드에서는 영교차가 검출되기 전이므로, ΦMODE'에 하이(high) 신호가 입력되고, ΦMODE 및 ΦENA에 로우(low) 신호가 입력된다. 따라서, 트랜지스터 MN13, 트랜지스터 MP13 및 트랜지스터 MP14는 턴온되고, 트랜지스터 MN21, 트랜지스터 MP23 및 트랜지스터 MP24는 턴오프된다. 또한, 제1 전류 소스부(113)의 트랜지스터 MN14 및 전하 바이어스부(114)의 트랜지스터 MN17가 턴오프된다. 따라서, 도 8(b)와 같이, 출력 노드(ON1,ON2)는 전원 전압(VDD)으로 리셋되고, 테일 커패시터(CTail)의 양(+)의 노드는 접지 전압(VSS)으로 리셋된다. 이때, 커패시터의 음(-)의 노드는 트랜지스터 MN16가 턴온되어 있고, 트랜지스터 MN17는 턴오프 되어 있기 때문에 바이어스 전압원(VCB)의 전하 바이어스(VBias)로 고정된다. 또한, 트랜지스터 MN14가 턴오프되어 있어 입력부(111)를 통한 전하 패스는 차단된다.
제2 리셋 모드
도 9(a)를 참조하면, 제1 전류 소스부(113)의 트랜지스터 MN14는 턴온되고, 트랜지스터 MN15는 턴오프된다. 또한, 전하 바이어스부(114)의 트랜지스터 MN17은 턴오프를 유지한다. 즉, 트랜지스터 MN15의 턴오프에 의해 테일 커패시터(CTail)의 양(+)의 노드는 접지 전압(VSS)과의 연결이 차단되고, 트랜지스터 MN14와 연결된다. 또한, 출력 노드(ON1,ON2)는 여전히 전원 전압(VDD)에 연결되어 있으므로 테일 커패시터(CTail) 양(+)의 노드의 전압은 축적되는 전하에 의해 도 9(b)에서와 같이 증가된다. 이는 트랜지스터 MN14가 차단 영역에 들어설 때까지 지속된다.
증폭 모드
도 10(a)을 참조하면, 전하 바이어스부(114)의 트랜지스터 MN16은 턴오프되고, 트랜지스터 MN17은 턴온되며, 제1 전류 소스부(113)의 트랜지스터 MN15는 턴오프를 유지한다. 또한, 제1 출력부(112)의 트랜지스터 MP11 및 트랜지스터 MP12가 턴오프된다. 따라서, 출력 노드(ON1,ON2)와 전원 전압(VDD) 연결이 차단되며, 테일 커패시터(CTail)의 음(-)의 노드 전압이 전하 바이어스(VBias)에서 접지 전압(VSS)으로 스위칭된다. 이때, 테일 커패시터(CTail)의 전하량은 전하 바이어스 전압(VBias)과 테일 커패시터(CTail)의 커패시턴스의 곱과 같으며 전하 보존 법칙에 따라 테일 커패시터(CTail)의 전하 변화량 만큼 출력 노드(ON1,ON2)에 저장되어 있던 전하가 이동된다. 따라서, 도 10(b)에서와 같이, 출력 노드(ON1,ON2)에 저장되어 있던 전하의 이동에 따라 출력 노드(ON1,ON2)의 전압은 낮아지게 된다. 이때, 입력 전압 레벨에 따라 출력 노드(ON1,ON2)의 방전 속도가 달라지며, 이로 인해 증폭 효과가 발생된다. 또한, 전하 바이어스(VBias)의 변화량이 입력 전압에 의존하지 않기 때문에 일정한 전하 바이어스(VBias)에 의한 일정한 AC 응답 특성을 가질 수 있다.
상술한 제1 증폭부(110)의 영교차 검출 동작에 의해 영교차 검출 지점이 예측되면 영교차 검출부(200)가 이를 감지하여 출력 신호(ZC-OUT)로 모드 변환 신호인 로우 신호(low)를 출력한다. 즉, 영교차가 검출되면, ΦMODE'는 로우(low) 신호, ΦMODE 및 ΦENA는 하이(high) 신호로 천이되어 입력된다. 따라서, 트랜지스터 MN13, 트랜지스터 MP13 및 트랜지스터 MP14는 턴오프되어, 제1 증폭부(110)의 제1 출력부(112) 및 제1 전류 소스부(113)는 차단되고, 트랜지스터 MN21, 트랜지스터 MP23 및 트랜지스터 MP24의 턴온에 의해, 제2 증폭부(120)의 제2 출력부(121) 및 제2 전류 소스부(122)가 연결된다. 즉, 모드 변환 신호에 의해 트랜지스터 MN21, 트랜지스터 MP23 및 트랜지스터 MP24가 턴온되어 제2 증폭부(120)가 동작하게 되고, 증폭부(100)는 제2 증폭부(120)에 의해 정전류 바이어스를 갖는 단일출력 차동 증폭기 형태를 갖는다. 따라서, 증폭부(100)는 제1 증폭부(110)에 따른 제1 증폭 모드에서 제2 증폭부(120)에 따른 제2 증폭 모드로 전환되어 픽셀 신호(Vinn)와 램프 신호(Vinp)의 비교 동작이 수행된다. 이때, 제1 증폭부(110)는 낮은 증폭도를 갖기 때문에 빠른 출력 변화를 가질 수 있으며, 이에 따라 영교차 검출 후 제1 증폭 모드에서 제2 증폭 모드로 빠르게 전환 가능하다. 또한, 영교차가 검출되기 까지는 제1 증폭부(110)의 다이나믹 증폭 동작을 수행하므로 정적 전력 소모가 발생되지 않으며, 아날로그-디지털 변환에 필요한 영교차 지점에서만 정적 전력을 소모하기 때문에 비교기의 저전력 동작이 가능하다.
도 11은 본 발명의 비교기 동작에 따른 동작 파형을 나타낸 도면이다.
도 11을 참조하면, 픽셀 신호(Vinn) 및 램프 신호(Vinp)에 의해 제1 증폭부(110)의 출력 응답이 변화된다. 일예로, 입력 신호의 전압 차가 크면 출력은 최대 출력 범위로 포화(saturation)되며, 영교차 지점 근처에서 점차 공통 모드(common mode) 전압으로 포화된다. 이때, 영교차 검출부(200)의 전류원이 충분한 전류를 생성할 수 있을 만큼, 즉 영교차 검출 레벨만큼 제1 증폭부(110)의 출력 전압이 낮아지면 모드 변환 신호가 생성된다. 이때, 증폭부(100)는 낮은 증폭도 모드인 제1 증폭 모드에서 높은 증폭도 모드인 제2 증폭 모드로 전환되어 아날로그-디지털 변환을 수행한다. 아날로그-디지널 변환 이후 증폭부(100)는 턴오프 모드로 변경되어 더 이상 전력을 소모하지 않는다.
도 12는 본 발명의 비교기와 종래의 비교기에 따른 동작 파형을 비교하기 위한 도면이다.
여기서, 도 12(a)는 종래의 비교기 동작에 따른 동작 파형을 나타내며, 도 12(b)는 본 발명의 비교기 동작에 따른 동작 파형을 나타낸다.
도 12(a) 및 도 12(b)를 참조하면, 종래의 비교기는 영교차 지점까지 계속해서 전력이 소모되나, 본 발명에 따른 비교기는 영교차 지점 근처까지는 다이나믹 증폭기 동작을 수행하므로 정적 전력이 소모되지 않으며, 아날로그-디지털 변환에 필요한 영교차 지점에서만 정적 전력이 소모되기 때문에 종래 비교기 대비 저전력 동작이 가능하다.
상술한 바와 같이, 본 발명에 따른 아날로그-디지털 컨버터용 비교기는 영교차가 검출되기 전에는 제1 증폭부(110)의 다이나믹 증폭 동작에 의해 정적 전력 소모가 발생되지 않으며, 영교차가 검출된 후 제2 증폭부(120)의 동작에 의해 정적 전력이 소모되기 때문에 비교기의 저전력 동작이 가능하다. 또한, 일정한 전하 바이어스(VBias)를 인가하는 전하 바이어스부(114)의 동작에 의해 입력 전압에 따라 커패시터에 축적되는 전하량이 변화되는 것을 방지 할 수 있기 때문에 넓은 입력 범위 내에서 일정한 AC특성을 가질 수 있다.
한편, 본 명세서와 도면에 개시된 본 발명의 실시 예들은 이해를 돕기 위해 특정 예를 제시한 것에 지나지 않으며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시 예들 이외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형 예들이 실시 가능하다는 것은, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.
100 : 증폭부 110 : 제1 증폭부
111 : 입력부 112 : 제1 출력부
113 : 제1 전류 소스부 114 : 전하 바이어스부
120 : 제2 증폭부 121 : 제2 출력부
122 : 제2 전류 소스부

Claims (13)

  1. 픽셀 신호와 램프 신호를 입력받고, 영교차 검출(Zero-crossing)을 위한 제1 증폭 모드 및 상기 픽셀 신호와 상기 램프 신호를 비교하기 위한 제2 증폭 모드를 갖는 증폭부; 및
    상기 제1 증폭 모드의 동작에 의해 영교차를 검출하고, 상기 영교차 검출에 따른 모드 변환 신호를 생성하는 영교차 검출부를 포함하고,
    상기 증폭부는 상기 모드 변환 신호에 의해 상기 제1 증폭 모드에서 상기 제2 증폭 모드로 전환되는 것인 저전력 아날로그-디지털 컨버터용 비교기.
  2. 제1항에 있어서, 상기 증폭부는,
    상기 제1 증폭 모드에서 동작되고, 상기 픽셀 신호와 상기 램프 신호의 영교차 영역을 검출하기 위한 검출 신호를 출력하는 제1 증폭부; 및
    상기 제2 증폭 모드에서 동작되고, 상기 모드 변환 신호에 의해 상기 픽셀 신호와 상기 램프 신호를 비교하는 제2 증폭부를 포함하는 저전력 아날로그-디지털 컨버터용 비교기.
  3. 제2항에 있어서,
    상기 제1 증폭부는 상기 제2 증폭부보다 낮은 증폭도를 갖는 것인 저전력 아날로그-디지털 컨버터용 비교기.
  4. 제2항에 있어서,
    상기 제1 증폭부와 상기 제2 증폭부는 상기 픽셀 신호 및 상기 램프 신호를 공통으로 입력받는 것인 저전력 아날로그-디지털 컨버터용 비교기.
  5. 제2항에 있어서, 제1 증폭부는,
    상기 램프 신호 및 상기 픽셀 신호를 수신하는 입력부;
    상기 램프 신호와 상기 픽셀 신호의 전압 차이를 기초로 출력되는 출력 신호를 생성하는 출력부;
    상기 입력부와 연결되고, 상기 영교차 검출을 위한 바이어스 전류를 생성하는 제1 전류 소스부;
    상기 제1 전류 소스부와 일단이 연결된 테일 커패시터; 및
    상기 테일 커패시터의 타단과 연결되고, 일정한 전하 바이어스가 입력되어 상기 테일 커패시터에 전하 바이어스를 축적하는 전하 바이어스부를 포함하는 저전력 아날로그-디지털 컨버터용 비교기.
  6. 제5항에 있어서,
    상기 테일 커패시터가 방전될 경우, 상기 테일 커패시터의 전하량 변화만큼 상기 출력부의 출력 노드에 저장된 전하가 상기 테일 커패시터로 이동되는 것인 저전력 아날로그-디지털 컨버터용 비교기.
  7. 제5항에 있어서, 상기 제1 전류 소스부는,
    제1 입력 노드에 드레인이 연결된 제1 트랜지스터;
    상기 제1 트랜지스터에 드레인이 연결되고, 제1 노드에 소스가 연결된 제2 트랜지스터; 및
    상기 제2 트랜지스터에 드레인이 연결되고, 접지 전압에 소스가 연결된 제3 트랜지스터를 포함하는 저전력 아날로그-디지털 컨버터용 비교기.
  8. 제7항에 있어서, 상기 전하 바이어스부는,
    상기 전하 바이어스를 생성하는 바이어스 전압원;
    상기 바이어스 전압원에 드레인이 연결되고, 제2 노드에 소스가 연결된 제4 트랜지스터; 및
    상기 제2 노드에 드레인이 연결되고, 접지 전압에 소스가 연결된 제5 트랜지스터를 포함하는 저전력 아날로그-디지털 컨버터용 비교기.
  9. 제8항에 있어서,
    상기 테일 커패시터의 일단은 상기 제1 노드에 연결되고, 타단은 상기 제2 노드에 연결되는 것인 저전력 아날로그-디지털 컨버터용 비교기.
  10. 제9항에 있어서,
    상기 제4 트랜지스터가 턴온되면, 상기 테일 커패시터의 타단에 연결된 상기 제2 노드는 상기 전하 바이어스 전압으로 고정되는 것인 저전력 아날로그-디지털 컨버터용 비교기.
  11. 제2항에 있어서, 제2 증폭부는,
    상기 램프 신호 및 상기 픽셀 신호를 수신하는 입력부;
    상기 램프 신호와 상기 픽셀 신호의 전압 차이를 기초로 출력 신호를 생성하는 제2 출력부; 및
    상기 입력부와 연결되고, 상기 램프 신호 및 상기 픽셀 신호의 비교 동작을 위한 바이어스 전류를 생성하는 제2 전류 소스부를 포함하는 저전력 아날로그-디지털 컨버터용 비교기.
  12. 제11항에 있어서, 상기 제2 전류 소스부는,
    제2 입력 노드에 드레인이 연결된 제6 트랜지스터;
    상기 제6 트랜지스터에 드레인이 연결된 제7 트랜지스터; 및
    상기 제7 트랜지스터에 드레인이 연결되고, 접지 전압에 소스가 연결된 제8 트랜지스터를 포함하는 저전력 아날로그-디지털 컨버터용 비교기.
  13. 제2항에 있어서,
    상기 영교차 검출부는 상기 제1 증폭부의 출력 신호를 입력받고, 상기 제1 증폭부의 출력 신호에 따라 상기 모드 변환 신호를 생성하는 것인 저전력 아날로그-디지털 컨버터용 비교기.
KR1020200177250A 2020-12-17 2020-12-17 저전력 아날로그-디지털 컨버터용 비교기 KR102409074B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200177250A KR102409074B1 (ko) 2020-12-17 2020-12-17 저전력 아날로그-디지털 컨버터용 비교기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200177250A KR102409074B1 (ko) 2020-12-17 2020-12-17 저전력 아날로그-디지털 컨버터용 비교기

Publications (1)

Publication Number Publication Date
KR102409074B1 true KR102409074B1 (ko) 2022-06-15

Family

ID=81987662

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200177250A KR102409074B1 (ko) 2020-12-17 2020-12-17 저전력 아날로그-디지털 컨버터용 비교기

Country Status (1)

Country Link
KR (1) KR102409074B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110032619A (ko) 2009-09-23 2011-03-30 삼성전자주식회사 클럭 신호의 변화를 통하여 이득을 제어하는 아날로그-디지털 컨버터 및 이를 포함하는 이미지 센서
KR20160112415A (ko) * 2015-03-19 2016-09-28 에스케이하이닉스 주식회사 전류 추가 기능을 가지는 비교 장치 및 그를 이용한 아날로그-디지털 변환 시스템
KR20190036845A (ko) * 2017-09-28 2019-04-05 에스케이하이닉스 주식회사 고속 및 저전력의 아날로그-디지털 변환 장치 및 그에 따른 씨모스 이미지 센서
KR20190056760A (ko) * 2017-11-17 2019-05-27 에스케이하이닉스 주식회사 저잡음 싱글-슬롭 비교 장치 및 그에 따른 아날로그-디지털 변환 장치와 씨모스 이미지 센서

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110032619A (ko) 2009-09-23 2011-03-30 삼성전자주식회사 클럭 신호의 변화를 통하여 이득을 제어하는 아날로그-디지털 컨버터 및 이를 포함하는 이미지 센서
KR20160112415A (ko) * 2015-03-19 2016-09-28 에스케이하이닉스 주식회사 전류 추가 기능을 가지는 비교 장치 및 그를 이용한 아날로그-디지털 변환 시스템
KR20190036845A (ko) * 2017-09-28 2019-04-05 에스케이하이닉스 주식회사 고속 및 저전력의 아날로그-디지털 변환 장치 및 그에 따른 씨모스 이미지 센서
KR20190056760A (ko) * 2017-11-17 2019-05-27 에스케이하이닉스 주식회사 저잡음 싱글-슬롭 비교 장치 및 그에 따른 아날로그-디지털 변환 장치와 씨모스 이미지 센서

Similar Documents

Publication Publication Date Title
US8159302B2 (en) Differential amplifier circuit
CN109672834B (zh) 放大器和包括放大器的模数转换电路与图像传感器
JP4921106B2 (ja) バッファ回路
US6798250B1 (en) Current sense amplifier circuit
US8004337B2 (en) Digital delay circuit
US9681084B2 (en) Ramp signal generator and CMOS image sensor using the same
US11604092B2 (en) Data output device
US7288978B2 (en) Delay circuit and ring oscillator using the same
US20060176085A1 (en) Comparator circuit with reduced switching noise
CN111565047B (zh) 单斜率模数转换器的比较器输出电路
US20140218079A1 (en) Power-on reset circuit
JP2885177B2 (ja) 電源モニタ回路
JP2008509636A (ja) オートズーム式傾斜型ａｄ変換器
KR100843194B1 (ko) 램프신호 발생회로
KR100307637B1 (ko) 부스팅 커패시터를 구비하는 입력버퍼 회로
US9000810B2 (en) Quantizer, comparator circuit, and semiconductor integrated circuit
US9160948B2 (en) Replica noise generator using pixel modeling and ramp signal generator including the same
KR102409074B1 (ko) 저전력 아날로그-디지털 컨버터용 비교기
US20120074999A1 (en) Schmitt trigger circuit operated based on pulse width
CN112769419B (zh) 迟滞比较器
CN110611497B (zh) 比较器以及振荡电路
KR101070118B1 (ko) 응답속도를 개선한 아날로그 회로
KR100449950B1 (ko) 부하구동력 가변형 증폭회로
CN111736087A (zh) 电源检测电路
US5886550A (en) Integrated circuit built-in type supply power delay circuit

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant