KR20160112415A - 전류 추가 기능을 가지는 비교 장치 및 그를 이용한 아날로그-디지털 변환 시스템 - Google Patents

전류 추가 기능을 가지는 비교 장치 및 그를 이용한 아날로그-디지털 변환 시스템 Download PDF

Info

Publication number
KR20160112415A
KR20160112415A KR1020150038118A KR20150038118A KR20160112415A KR 20160112415 A KR20160112415 A KR 20160112415A KR 1020150038118 A KR1020150038118 A KR 1020150038118A KR 20150038118 A KR20150038118 A KR 20150038118A KR 20160112415 A KR20160112415 A KR 20160112415A
Authority
KR
South Korea
Prior art keywords
comparator
comparison
additional current
comparison operation
unit
Prior art date
Application number
KR1020150038118A
Other languages
English (en)
Inventor
박현묵
윤건희
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020150038118A priority Critical patent/KR20160112415A/ko
Priority to US14/749,247 priority patent/US9543938B2/en
Publication of KR20160112415A publication Critical patent/KR20160112415A/ko

Links

Images

Classifications

    • H04N5/3745—
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K4/00—Generating pulses having essentially a finite slope or stepped portions
    • H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
    • H03K4/08—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
    • H03K5/082—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold
    • H03K5/086—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold generated by feedback
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/56—Input signal compared with linear ramp
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/74—Circuitry for scanning or addressing the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H04N5/376—
    • H04N5/378—
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/123—Simultaneous, i.e. using one converter per channel but with common control or reference circuits for multiple converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Analogue/Digital Conversion (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

본 기술은 비교 장치 및 그를 이용한 아날로그-디지털 변환 시스템에 관한 것으로, 비교기의 비교 동작 구간을 결정하여 비교 동작 구간 동안에 추가 전류를 공급하기 위한 비교 장치 및 그를 이용한 아날로그-디지털 변환 시스템을 제공한다. 이러한 비교 장치는, 픽셀 신호와 램프 신호를 차동 증폭하여 비교 전압을 출력하기 위한 제 1 비교기; 상기 제 1 비교기로부터의 비교 전압과 기준 전압을 이용하여 비교 동작의 시작 및 종료 시점을 검출하기 위한 시점 검출부; 상기 시점 검출부에서 검출된 비교 동작의 시작 및 종료 시점과 구간 결정 제어 신호에 따라 비교 동작 구간을 결정하기 위한 구간 결정부; 및 상기 구간 결정부에서 결정된 비교 동작 구간 동안에 상기 제 1 비교기에 추가 전류를 공급하기 위한 추가 전류 공급부를 포함할 수 있다.

Description

전류 추가 기능을 가지는 비교 장치 및 그를 이용한 아날로그-디지털 변환 시스템{COMPARATOR WITH CURRENT ADDITION FUNCTION, AND ANALOG-DIGITAL CONVERTING SYSTEM USING THAT}
본 발명의 몇몇 실시예들은 이미지 센서(IS : Image Sensor)에 관한 것으로, 더욱 상세하게는 전류 추가 기능을 가지는 비교 장치 및 그를 이용한 아날로그-디지털 변환 시스템에 관한 것이다.
이러한 본 발명의 실시예는 싱글-슬로프 아날로그-디지털 변환 시스템(Single-Slope ADC(Analog to Digital Converter))뿐만 아니라 멀티-슬로프 아날로그-디지털 변환 시스템(Multi-Slope ADC) 등과 같은 다양한 시스템에 적용이 가능하므로, 특정 실시예에 한정되는 것이 아님을 미리 밝혀둔다.
일반적으로 이미지 센서에서는 비교기와 램프 신호 발생기를 이용하여 조도에 해당하는 특정 전압을 디지털 코드로 변환한다. 즉, 이미지 센서의 각 컬럼(Column)에 포함된 비교기와 카운터(Counter)는 픽셀 어레이의 출력 전압과 램프 신호 발생기로부터의 램프 신호를 비교하여 이미지에 해당하는 코드를 생성하게 된다.
이때, 이미지 센서의 이득(Gain)이 증가할수록 램프 신호 발생기로부터의 램프 신호의 기울기는 줄어들게 되고, 이에 따라 비교기의 출력 파형의 기울기 또한 감소하게 된다. 이는 이미지 센서의 각 컬럼에 포함된 비교기들의 출력 파형의 왜곡(Spreading) 및 노이즈를 발생시키는 문제점이 있다.
본 발명의 실시예는 비교기의 비교 동작 구간을 결정하여 비교 동작 구간 동안에 추가 전류를 공급하기 위한 비교 장치 및 그를 이용한 아날로그-디지털 변환 시스템을 제공한다.
본 발명의 일 실시예에 따른 비교 장치는, 픽셀 신호와 램프 신호를 차동 증폭하여 비교 전압을 출력하기 위한 제 1 비교기; 상기 제 1 비교기로부터의 비교 전압과 기준 전압을 이용하여 비교 동작의 시작 및 종료 시점을 검출하기 위한 시점 검출부; 상기 시점 검출부에서 검출된 비교 동작의 시작 및 종료 시점과 구간 결정 제어 신호에 따라 비교 동작 구간을 결정하기 위한 구간 결정부; 및 상기 구간 결정부에서 결정된 비교 동작 구간 동안에 상기 제 1 비교기에 추가 전류를 공급하기 위한 추가 전류 공급부를 포함할 수 있다.
본 발명의 다른 실시예에 따른 아날로그-디지털 변환 시스템은, 제 1 비교기의 비교 동작 구간을 결정하여 비교 동작 구간 동안에 추가 전류를 공급하기 위한 비교 장치; 및 상기 비교 장치로부터의 비교 결과를 카운팅하기 위한 카운터를 포함할 수 있다.
본 발명의 실시예에 따르면, 비교기의 비교 동작 구간을 결정하여 비교 동작 구간 동안에 추가 전류를 공급함으로써, 비교 동작 구간(이미지 처리 구간)에서는 비교기 출력 파형의 기울기를 증가시켜 비교기 출력 파형의 왜곡 및 노이즈를 최소화하고, 비교 동작 구간 이외의 구간에서의 소모 전류를 최소화할 수 있는 효과가 있다.
즉, 본 발명의 실시예에 따르면, 각 컬럼에 포함된 비교기에 공급되는 전류를 개별적으로 조절함으로써, 추가적인 전류 소모를 최소화할 수 있다.
도 1은 본 발명의 실시예에 대한 이해를 돕기 위한 씨모스 이미지 센서의 싱글-슬로프 아날로그-디지털 변환 시스템을 나타내는 도면이다.
도 2는 본 발명의 일 실시예에 대한 이해를 돕기 위한 비교기의 회로도이다.
도 3은 본 발명의 일 실시예에 따른 비교 장치의 회로도이다.
도 4는 본 발명의 일 실시예에 따른 비교 장치의 동작 타이밍도이다.
본 발명을 설명함에 있어서 본 발명과 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에 그 상세한 설명을 생략하기로 한다. 이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
그리고 명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때 이는 "직접적으로 연결"되어 있는 경우뿐만 아니라 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한, 어떤 부분이 어떤 구성요소를 "포함" 또는 "구비"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함하거나 구비할 수 있는 것을 의미한다. 또한, 명세서 전체의 기재에 있어서 일부 구성요소들을 단수형으로 기재하였다고 해서, 본 발명이 그에 국한되는 것은 아니며, 해당 구성요소가 복수 개로 이루어질 수 있음을 알 것이다.
도 1은 본 발명의 실시예에 대한 이해를 돕기 위한 씨모스 이미지 센서의 싱글-슬로프 아날로그-디지털 변환 시스템을 나타내는 도면으로, 일반적인 컬럼 패러럴(Column Parallel) 구조의 싱글-슬로프 아날로그-디지털 변환 시스템(SS-ADC)을 나타내고 있다.
도 1에 도시된 바와 같이, 본 발명의 실시예에 대한 이해를 돕기 위한 씨모스 이미지 센서의 싱글-슬로프 아날로그-디지털 변환 시스템은, 입사광에 상응하는 픽셀 신호를 출력하는 픽셀 어레이(10)와, 픽셀 어레이(10)로부터 출력되는 픽셀 신호의 값과 외부 램프 신호 발생기(도면에 도시되지 않음)로부터 인가되는 램프 신호(Vramp)의 값을 외부의 CIS 제어기(도면에 도시되지 않음)로부터 전달받은 비교기 제어 신호(Comp_ctrl)에 따라 각각 비교하는 비교부(20)와, 비교부(20)로부터의 출력 신호를 각각 카운팅하는 카운팅부(30)와, 카운팅부(30)로부터의 카운팅 정보를 각각 저장하는 메모리부(40)와, 카운팅부(30)와 메모리부(40)의 동작을 제어하는 컬럼 제어부(50), 및 메모리부(40)에 저장되었다가 출력되는 데이터에 상응하는 신호를 증폭하여 픽셀 데이터(P-data)를 출력하는 센스 증폭부(60)를 포함한다.
여기서, 비교부(20)는 복수의 비교기(21 내지 23)를 포함하고, 카운팅부(30)는 복수의 업/다운 카운터(31 내지 33)를 포함하며, 메모리부(40)는 복수의 메모리(41 내지 43)를 포함한다. 여기서, 다른 실시예로 업/다운 카운터(31 내지 33) 대신에 메모리를 사용하여 구현할 수도 있다.
다음으로, 하나의 비교기(21)와 업/다운 카운터(31)와 메모리(41)의 동작(아날로그-디지털 변환 동작)을 예를 들어 살펴보면, 다음과 같다.
비교기1(21)은 일반 모드의 경우 픽셀 어레이(10)의 첫 번째 컬럼 픽셀로부터 출력되는 픽셀 신호1을 일측 단자로 입력받고, 외부의 램프 신호 발생기로부터 인가되는 램프 신호(Vramp)를 타측 단자로 입력받아 외부의 CIS 제어기로부터 전달받은 비교기 제어 신호(Comp_ctrl)에 따라 두 신호의 값을 비교한다.
이때, 램프 신호(Vramp)는 시간이 경과함에 따라 전압 레벨이 감소하는 신호이기 때문에, 결국 비교기1(21)에 입력되는 두 신호의 값이 일치하는 시점이 생기게 된다. 이렇게 일치하는 시점을 지나게 되면서 비교기1(21)에서 출력되는 값에 반전이 일어난다.
그에 따라, 업/다운 카운터1(31)은 램프 신호(Vramp)가 하강하는 시점부터 비교기1(21)의 출력이 반전되는 순간까지를 카운팅한다.
그리고 메모리1(41)은 업/다운 카운터1(31)에서 카운팅된 값(카운팅 정보)을 저장하고 있다가 출력한다.
이처럼, 컬럼 패러럴 아날로그-디지털 변환 구조는 컬럼 각각에 아날로그-디지털 변환 시스템(ADC)을 구비하고 있으며, 각 픽셀로부터 출력되는 픽셀 신호의 값과 외부의 램프 신호 발생기로부터 인가되는 램프 신호의 값을 외부의 CIS 제어기로부터 전달받은 비교기 제어 신호에 따라 각각 비교하여 각 비교기가 줘쥐(Judge)할 때까지를 카운팅하여 그 값을 출력하는 구조를 가지고 있다.
도 2는 본 발명의 일 실시예에 대한 이해를 돕기 위한 도 1의 비교기의 회로도이다.
도 2에 도시된 바와 같이, 비교기(200)는 외부로부터의 제 1 및 제 2 바이어스 전압(BiasA, BiasA_1)에 따라 제 1 전류(IA)가 흐르는 제 1 전류 경로(210), 램프 신호와 픽셀 신호를 차동 증폭하는 차동 증폭부(220), 및 출력단의 역할을 수행하는 공통 액티브 로드(Common Active Load, 230)를 포함한다. 이때, 제 1 전류 경로(210)는 제 1 및 제 2 트랜지스터(M1, M2)를 포함하고, 차동 증폭부(220)는 제 3 및 제 4 트랜지스터(M3, M4)를 포함하며, 공통 액티브 로드(230)는 제 5 및 제 6 트랜지스터(M5, M6)를 포함한다.
구체적으로, 제 1 트랜지스터(M1)는 게이트 전극이 제 1 바이어스 전압(BiasA)에 연결되고, 소스 전극이 제 1 공급 전압(VDD)에 연결되며, 드레인 전극이 제 2 트랜지스터(M2)의 소스 전극에 연결된다. 제 2 트랜지스터(M2)는 게이트 전극이 제 2 바이어스 전압(BiasA_1)에 연결되고, 소스 전극이 제 1 트랜지스터(M1)의 드레인 전극에 연결되며, 드레인 전극이 제 3 및 제 4 트랜지스터(M3, M4)의 소스 전극에 연결된다. 이때, 제 1 및 제 2 트랜지스터(M1, M2)는 피모스 트랜지스터일 수 있다. 이와 같이, 제 1 및 제 2 트랜지스터(M1, M2)는 일종의 전류원으로서의 역할을 수행한다.
그리고 제 3 트랜지스터(M3)는 게이트 전극이 램프 신호에 연결되고, 소스 전극이 제 2 트랜지스터(M2)의 드레인 전극에 연결되며, 드레인 전극이 제 5 트랜지스터(M5)의 드레인 전극에 연결된다. 제 4 트랜지스터(M4)는 게이트 전극이 픽셀 신호에 연결되고, 소스 전극이 제 2 트랜지스터(M2)의 드레인 전극에 연결되며, 드레인 전극이 제 6 트랜지스터(M6)의 드레인 전극에 연결된다. 이때, 제 3 및 제 4 트랜지스터(M3, M4)는 피모스 트랜지스터일 수 있다.
그리고 제 5 트랜지스터(M5)는 게이트 전극이 제 6 트랜지스터(M6)의 게이트 전극에 연결되고, 소스 전극이 제 2 공급 전압(VSS)에 연결되며, 드레인 전극이 제 3 트랜지스터(M3)의 드레인 전극에 연결된다. 제 6 트랜지스터(M6)는 게이트 전극이 제 5 트랜지스터(M5)의 게이트 전극에 연결되고, 소스 전극이 제 2 공급 전압(VSS)에 연결되며, 드레인 전극이 제 4 트랜지스터(M4)의 드레인 전극에 연결된다. 이때, 제 5 및 제 6 트랜지스터(M5, M6)는 엔모스 트랜지스터일 수 있다. 여기서, 제 5 트랜지스터(M5)의 게이트 전극과 제 6 트랜지스터(M6)의 게이트 전극은 제 5 트랜지스터(M5)의 드레인 전극에 연결되고, 제 6 트랜지스터(M6)의 드레인 전극은 출력 노드(Out1)에 연결되어 램프 신호와 픽셀 신호의 차를 증폭한 전압에 상응하는 비교 전압을 출력한다. 한편, 제 1 공급 전압(VDD)은 전원 전압에 상응하고, 제 2 공급 전압(VSS)은 접지 전압에 상응할 수 있다.
그런데, 이미지 센서의 이득이 증가할수록 램프 신호 발생기로부터의 램프 신호의 기울기는 줄어들게 되고, 이에 따라 비교기로부터 출력되는 비교 전압의 기울기 또한 감소하게 된다. 이는 이미지 센서의 각 컬럼에 포함된 비교기들로부터 출력되는 비교 전압의 왜곡 및 노이즈를 발생시키는 문제점이 있다.
따라서 본 발명의 일 실시예에서는 비교기의 비교 동작 구간을 결정하여 비교 동작 구간 동안에 추가 전류를 공급함으로써, 비교 동작 구간에서는 비교 전압의 기울기를 증가시켜 비교 전압의 왜곡 및 노이즈를 최소화하고, 비교 동작 구간 이외의 구간에서의 소모 전류를 최소화할 수 있다. 이를 도 3 및 도 4를 참조하여 상세히 설명하기로 한다.
도 3은 본 발명의 일 실시예에 따른 비교 장치의 회로도로서, 예를 들어 도 1의 각 비교기에 적용될 수 있다.
도 3에 도시된 바와 같이, 본 발명의 일 실시예에 따른 비교 장치는, 픽셀 신호와 램프 신호를 차동 증폭하여 비교 전압(비교 결과)을 출력하기 위한 제 1 비교기(300), 제 1 비교기(300)로부터의 비교 전압과 외부의 기준 전압 발생기(도면에 도시되지 않음)로부터의 기준 전압을 이용하여 비교 동작의 시작 및 종료 시점을 검출하기 위한 시점 검출부(310), 외부의 제어부(도면에 도시되지 않음)로부터의 구간 결정 제어 신호와 시점 검출부(310)에서 검출된 비교 동작의 시작 및 종료 시점에 따라 비교 동작 구간을 결정하기 위한 구간 결정부(320), 및 구간 결정부(320)에서 결정된 비교 동작 구간 동안에 제 1 비교기(300)에 추가 전류를 공급하기 위한 추가 전류 공급부(330)를 포함한다.
이때, 제 1 비교기(300)의 회로 구성 및 그 동작은 도 2에서 전술한 비교기(200)의 회로 구성 및 그 동작과 같이 구현할 수 있으므로, 여기서는 더 이상 설명하지 않기로 한다.
그리고 시점 검출부(310)는 제 1 비교기(300)로부터 출력되는 비교 전압과 외부의 기준 전압 발생기로부터 인가되는 기준 전압을 비교하여 제 1 비교기(300)의 비교 동작 시작 및 종료 시점을 검출하는 제 2 비교기(311)를 이용하여 구현할 수 있다. 이때, 기준 전압은 제 1 비교기(300)로부터 출력되는 비교 전압에 따라 설정할 수 있으며, 예를 들어 0.3V를 사용할 수 있다.
그리고 구간 결정부(320)는 외부의 제어부로부터 전달받은 구간 결정 제어 신호와 시점 검출부(310)에서 검출된 비교 동작의 시작 및 종료 시점 신호를 앤드(AND) 연산하여 비교 동작 구간을 결정하는 앤드 게이트(321)를 이용하여 구현할 수 있다. 이때, 구간 결정 제어 신호는 램핑 구간에서는 하이(High) 값을 가지고, 램핑 구간 이외의 구간에서는 로우(Low) 값을 가지는 제어 신호이다(후술되는 도 4 참조).
그리고 추가 전류 공급부(330)는 구간 결정부(320)에서 결정된 비교 동작 구간 동안에는 제 1 비교기(300)에 추가 전류가 공급되도록 제어하고 비교 동작 구간 이외의 구간 동안에는 제 1 비교기(300)에 추가 전류가 공급되지 않도록 제어하기 위한 추가 전류 공급/차단 제어부(SW1, M9, M10, I1), 및 추가 전류 공급/차단 제어부의 제어에 따라 제 2 전류(I1, 추가 전류)가 흐르거나 흐르지 않는 제 2 전류 경로(M7, M8)를 포함한다. 여기서, 제 2 전류 경로(M7, M8)는 제 1 비교기(300) 내에 구현할 수도 있다.
이때, 구간 결정부(320)로부터 출력되는 비교 동작 구간 신호가 로우(비교 동작 구간 이외의 구간에 해당됨)이면 해당 신호에 따라 스위치(SW1)가 온(ON)되어 제 2 전류 경로(M7, M8)로 제 3 및 제 4 바이어스 전압(BiasB, BiasB_1)이 인가되지 않음에 따라 제 2 전류(I1, 추가 전류)가 제 1 비교기(300)에 공급되지 않는다. 반면에, 구간 결정부(320)로부터 출력되는 비교 동작 구간 신호가 하이(비교 동작 구간에 해당됨)이면 해당 신호에 따라 스위치(SW1)가 오프(OFF)되어 제 2 전류 경로(M7, M8)로 제 3 및 제 4 바이어스 전압이 인가됨에 따라 제 2 전류(I1, 추가 전류)가 제 1 비교기(300)에 공급된다.
구체적으로, 제 7 트랜지스터(M7)는 게이트 전극이 제 3 바이어스 전압(BiasB)에 연결되고, 소스 전극이 제 1 공급 전압(VDD)에 연결되며, 드레인 전극이 제 8 트랜지스터(M8)의 소스 전극에 연결된다. 제 8 트랜지스터(M8)는 게이트 전극이 제 4 바이어스 전압(BiasB_1)에 연결되고, 소스 전극이 제 7 트랜지스터(M1)의 드레인 전극에 연결되며, 드레인 전극이 제 3 및 제 4 트랜지스터(M3, M4)의 소스 전극에 연결된다. 이때, 제 7 및 제 8 트랜지스터(M7, M8)는 피모스 트랜지스터일 수 있다. 이와 같이, 제 7 및 제 8 트랜지스터(M7, M8)는 일종의 추가 전류원으로서의 역할을 수행한다.
그리고 제 9 트랜지스터(M9)는 게이트 전극이 자신의 드레인 전극에 연결되고, 소스 전극이 제 2 공급 전압(VSS)에 연결되며, 드레인 전극이 제 10 트랜지스터(M10)의 소스 전극에 연결된다. 제 10 트랜지스터(M10)는 게이트 전극이 자신의 드레인 전극에 연결되고, 소스 전극이 제 9 트랜지스터(M9)의 드레인 전극에 연결되며, 드레인 전극이 전류원(I1)을 통해 제 2 공급 전압(VSS)에 연결된다. 이때, 제 9 및 제 10 트랜지스터(M9, M10)는 피모스 트랜지스터일 수 있다. 여기서, 스위치(SW1)는 제 9 트랜지스터(M9)의 게이트 전극과 소스 전극 사이에 연결된다.
도 4는 본 발명의 일 실시예에 따른 비교 장치의 동작 타이밍도이다.
도 4에 도시된 바와 같이, 제 2 비교기(311)가 제 1 비교기(300)로부터 출력되는 비교 전압(Out1)이 기준 전압보다 큰지 또는 작은지를 비교하여 크면 하이 신호를 출력하고 작으면 로우 신호를 출력한다(Out2).
그러면, 앤드 게이트(321)가 제어부로부터 전달받은 구간 결정 제어 신호와 제 2 비교기(311)로부터의 출력 신호(Out2)를 앤드(AND) 연산하여 추가 전류 공급부(330)의 스위치(SW1)를 온 또는 오프시키기 위한 신호(Out3)를 출력한다.
이때, 앤드 게이트(321)로부터 출력되는 신호(Out3)가 로우이면 해당 신호에 따라 스위치(SW1)가 온되어 제 2 전류 경로(M7, M8)로 제 3 및 제 4 바이어스 전압(BiasB, BiasB_1)이 인가되지 않음에 따라 제 2 전류(I1, 추가 전류)가 제 1 비교기(300)에 공급되지 않는다. 따라서 이때에 제 1 비교기(300)에는 제 1 전류(IA)만 흐르게 된다. 반면에, 앤드 게이트(321)로부터 출력되는 신호(Out3)가 하이이면 해당 신호에 따라 스위치(SW1)가 오프되어 제 2 전류 경로(M7, M8)로 제 3 및 제 4 바이어스 전압이 인가됨에 따라 제 2 전류(I1, 추가 전류)가 제 1 비교기(300)에 공급된다. 따라서 이때에 제 1 비교기(300)에는 제 1 전류(IA)와 제 2 전류(I1, 추가 전류)가 합하여진 전류가 흐르게 된다.
따라서 본 발명의 실시예에서는 램핑하는 구간(A 및 C 구간) 중 비교 동작 구간(비교 동작 구간 신호가 하이인 구간)에서만 추가 전류를 공급하여 제 1 비교기(300)의 반응 속도를 증가시키고, 비교 동작 구간 이외의 구간(B 구간 및 A와 C 구간 중 비교 동작 구간 신호가 로우인 구간)에서는 추가 전류가 공급되지 않도록 하여 제 1 비교기(300)에서의 추가적인 전류 소모를 최소화시킬 수 있다.
전술한 바와 같은 본 발명의 실시예는 싱글-슬로프 아날로그-디지털 변환 시스템(Single-Slope ADC(Analog to Digital Converter))이나 멀티-슬로프 아날로그-디지털 변환 시스템(Multi-Slope ADC) 등에 적용될 수 있다.
이상과 같이 본 발명은 비록 한정된 실시 예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시 예에 한정되는 것은 아니며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 치환, 변형 및 변경이 가능하다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
310 : 시점 검출부 320 : 구간 결정부
330 : 추가 전류 공급부

Claims (11)

  1. 픽셀 신호와 램프 신호를 차동 증폭하여 비교 전압을 출력하기 위한 제 1 비교기;
    상기 제 1 비교기로부터의 비교 전압과 기준 전압을 이용하여 비교 동작의 시작 및 종료 시점을 검출하기 위한 시점 검출부;
    상기 시점 검출부에서 검출된 비교 동작의 시작 및 종료 시점과 구간 결정 제어 신호에 따라 비교 동작 구간을 결정하기 위한 구간 결정부; 및
    상기 구간 결정부에서 결정된 비교 동작 구간 동안에 상기 제 1 비교기에 추가 전류를 공급하기 위한 추가 전류 공급부
    를 포함하는 비교 장치.
  2. 제 1항에 있어서,
    상기 시점 검출부는,
    상기 제 1 비교기로부터 출력되는 비교 전압과 외부의 기준 전압 발생기로부터 인가되는 기준 전압을 비교하여 상기 제 1 비교기의 비교 동작 시작 및 종료 시점을 검출하는 제 2 비교기
    를 포함하는 비교 장치.
  3. 제 1항에 있어서,
    상기 구간 결정부는,
    외부의 제어부로부터 전달받은 구간 결정 제어 신호와 상기 시점 검출부에서 검출된 비교 동작의 시작 및 종료 시점 신호를 앤드(AND) 연산하여 비교 동작 구간을 결정하는 앤드 게이트
    를 포함하는 비교 장치.
  4. 제 1항에 있어서,
    상기 구간 결정 제어 신호는,
    램핑 구간에서는 하이 값을 가지고, 램핑 구간 이외의 구간에서는 로우 값을 가지는, 비교 장치.
  5. 제 1항에 있어서,
    상기 추가 전류 공급부는,
    상기 구간 결정부에서 결정된 비교 동작 구간 동안에는 상기 제 1 비교기에 추가 전류가 공급되도록 제어하고 비교 동작 구간 이외의 구간 동안에는 상기 제 1 비교기에 추가 전류가 공급되지 않도록 제어하기 위한 추가 전류 공급/차단 제어부; 및
    상기 추가 전류 공급/차단 제어부의 제어에 따라 추가 전류가 흐르거나 흐르지 않는 제 2 전류 경로
    를 포함하는 비교 장치.
  6. 제 1 비교기의 비교 동작 구간을 결정하여 비교 동작 구간 동안에 추가 전류를 공급하기 위한 비교 장치; 및
    상기 비교 장치로부터의 비교 결과를 카운팅하기 위한 카운터
    를 포함하는 아날로그-디지털 변환 시스템.
  7. 제 6항에 있어서,
    상기 비교 장치는,
    픽셀 신호와 램프 신호를 차동 증폭하여 비교 전압을 출력하기 위한 상기 제 1 비교기;
    상기 제 1 비교기로부터의 비교 전압과 기준 전압을 이용하여 비교 동작의 시작 및 종료 시점을 검출하기 위한 시점 검출부;
    상기 시점 검출부에서 검출된 비교 동작의 시작 및 종료 시점과 구간 결정 제어 신호에 따라 비교 동작 구간을 결정하기 위한 구간 결정부; 및
    상기 구간 결정부에서 결정된 비교 동작 구간 동안에 상기 제 1 비교기에 추가 전류를 공급하기 위한 추가 전류 공급부
    를 포함하는 아날로그-디지털 변환 시스템.
  8. 제 7항에 있어서,
    상기 시점 검출부는,
    상기 제 1 비교기로부터 출력되는 비교 전압과 외부의 기준 전압 발생기로부터 인가되는 기준 전압을 비교하여 상기 제 1 비교기의 비교 동작 시작 및 종료 시점을 검출하는 제 2 비교기
    를 포함하는 아날로그-디지털 변환 시스템.
  9. 제 7항에 있어서,
    상기 구간 결정부는,
    외부의 제어부로부터 전달받은 구간 결정 제어 신호와 상기 시점 검출부에서 검출된 비교 동작의 시작 및 종료 시점 신호를 앤드(AND) 연산하여 비교 동작 구간을 결정하는 앤드 게이트
    를 포함하는 아날로그-디지털 변환 시스템.
  10. 제 7항에 있어서,
    상기 구간 결정 제어 신호는,
    램핑 구간에서는 하이 값을 가지고, 램핑 구간 이외의 구간에서는 로우 값을 가지는, 아날로그-디지털 변환 시스템.
  11. 제 7항에 있어서,
    상기 추가 전류 공급부는,
    상기 구간 결정부에서 결정된 비교 동작 구간 동안에는 상기 제 1 비교기에 추가 전류가 공급되도록 제어하고 비교 동작 구간 이외의 구간 동안에는 상기 제 1 비교기에 추가 전류가 공급되지 않도록 제어하기 위한 추가 전류 공급/차단 제어부; 및
    상기 추가 전류 공급/차단 제어부의 제어에 따라 추가 전류가 흐르거나 흐르지 않는 제 2 전류 경로
    를 포함하는 아날로그-디지털 변환 시스템.
KR1020150038118A 2015-03-19 2015-03-19 전류 추가 기능을 가지는 비교 장치 및 그를 이용한 아날로그-디지털 변환 시스템 KR20160112415A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150038118A KR20160112415A (ko) 2015-03-19 2015-03-19 전류 추가 기능을 가지는 비교 장치 및 그를 이용한 아날로그-디지털 변환 시스템
US14/749,247 US9543938B2 (en) 2015-03-19 2015-06-24 Comparator, analog-to-digital converting system and method of driving the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150038118A KR20160112415A (ko) 2015-03-19 2015-03-19 전류 추가 기능을 가지는 비교 장치 및 그를 이용한 아날로그-디지털 변환 시스템

Publications (1)

Publication Number Publication Date
KR20160112415A true KR20160112415A (ko) 2016-09-28

Family

ID=56925660

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150038118A KR20160112415A (ko) 2015-03-19 2015-03-19 전류 추가 기능을 가지는 비교 장치 및 그를 이용한 아날로그-디지털 변환 시스템

Country Status (2)

Country Link
US (1) US9543938B2 (ko)
KR (1) KR20160112415A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102409074B1 (ko) * 2020-12-17 2022-06-15 동국대학교 산학협력단 저전력 아날로그-디지털 컨버터용 비교기

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016012903A (ja) * 2014-06-02 2016-01-21 ソニー株式会社 撮像素子、撮像方法、および電子機器
JP7029890B2 (ja) * 2017-03-02 2022-03-04 ソニーセミコンダクタソリューションズ株式会社 撮像素子、撮像素子の制御方法、及び、電子機器
US10686996B2 (en) * 2017-06-26 2020-06-16 Facebook Technologies, Llc Digital pixel with extended dynamic range
US10598546B2 (en) 2017-08-17 2020-03-24 Facebook Technologies, Llc Detecting high intensity light in photo sensor
US11906353B2 (en) 2018-06-11 2024-02-20 Meta Platforms Technologies, Llc Digital pixel with extended dynamic range
US10897586B2 (en) 2018-06-28 2021-01-19 Facebook Technologies, Llc Global shutter image sensor
US11943561B2 (en) 2019-06-13 2024-03-26 Meta Platforms Technologies, Llc Non-linear quantization at pixel sensor
US11936998B1 (en) 2019-10-17 2024-03-19 Meta Platforms Technologies, Llc Digital pixel sensor having extended dynamic range
US11902685B1 (en) 2020-04-28 2024-02-13 Meta Platforms Technologies, Llc Pixel sensor having hierarchical memory
US11956560B2 (en) 2020-10-09 2024-04-09 Meta Platforms Technologies, Llc Digital pixel sensor having reduced quantization operation
US11595033B2 (en) 2020-11-17 2023-02-28 Texas Instruments Incorporated Comparator architecture for reduced delay and lower static current

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000115642A (ja) 1998-10-09 2000-04-21 Honda Motor Co Ltd イメージセンサ
JP2006197426A (ja) 2005-01-17 2006-07-27 Sony Corp 固体撮像装置および半導体装置
JP4988883B2 (ja) * 2010-03-01 2012-08-01 株式会社半導体理工学研究センター コンパレータ回路
JP5868065B2 (ja) * 2011-08-05 2016-02-24 キヤノン株式会社 撮像装置
US8872088B2 (en) * 2012-08-14 2014-10-28 Omnivision Technologies, Inc. Noise-matching dynamic bias for column ramp comparators in a CMOS image sensor
KR20150051422A (ko) * 2013-11-04 2015-05-13 에스케이하이닉스 주식회사 전류 보상 및 노이즈 제거 기능을 가지는 비교기 및 그를 이용한 아날로그-디지털 변환 장치
JP6180318B2 (ja) * 2013-12-27 2017-08-16 ソニーセミコンダクタソリューションズ株式会社 コンパレータ回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102409074B1 (ko) * 2020-12-17 2022-06-15 동국대학교 산학협력단 저전력 아날로그-디지털 컨버터용 비교기

Also Published As

Publication number Publication date
US9543938B2 (en) 2017-01-10
US20160277010A1 (en) 2016-09-22

Similar Documents

Publication Publication Date Title
KR20160112415A (ko) 전류 추가 기능을 가지는 비교 장치 및 그를 이용한 아날로그-디지털 변환 시스템
KR102469080B1 (ko) 비교 장치 및 그에 따른 씨모스 이미지 센서
US9143119B2 (en) Comparator and analog-to-digital converter using the same
CN107888850B (zh) 用于提供增加的模/数转换范围的成像系统和设备及方法
US9894309B2 (en) Ramp signal generator, and CMOS image sensor using the same
US9681084B2 (en) Ramp signal generator and CMOS image sensor using the same
US10224355B2 (en) Comparator for low-banding noise and CMOS image sensor including the same
US20080169853A1 (en) Apparatus for detecting and preventing a lock failure in a delay-locked loop
US9312842B2 (en) Cascoded comparator with dynamic biasing for column parallel single slope ADCs
US20120062400A1 (en) Analog digital converting device and reference voltage controlling method thereof
US9736408B2 (en) Ramp signal generator and CMOS image sensor using the same
US10681297B2 (en) Single-slope comparison device with low-noise, and analog-to-digital conversion device and CMOS image sensor including the same
US20230352499A1 (en) Imaging device
US9584110B2 (en) Reference voltage generator having noise cancelling function and CMOS image sensor using the same
US9000966B2 (en) Integrated circuit, analog-digital converter and CMOS image sensor with the same
US10057527B2 (en) Analog-digital converter and method, and image sensor including the same
US9774808B2 (en) Driving method for photoelectric conversion apparatus, photoelectric conversion apparatus, and imaging system
US20120194252A1 (en) Method of shifting auto-zero voltage in analog comparators
US20230254605A1 (en) Comparison circuit, and analog-to-digital converter and image sensor including the same
US20210067725A1 (en) Linear image sensor
CN115484419A (zh) 第一级放大电路、比较器、读出电路及图像传感器