CN115484419A - 第一级放大电路、比较器、读出电路及图像传感器 - Google Patents
第一级放大电路、比较器、读出电路及图像传感器 Download PDFInfo
- Publication number
- CN115484419A CN115484419A CN202211063664.3A CN202211063664A CN115484419A CN 115484419 A CN115484419 A CN 115484419A CN 202211063664 A CN202211063664 A CN 202211063664A CN 115484419 A CN115484419 A CN 115484419A
- Authority
- CN
- China
- Prior art keywords
- nmos transistor
- drain
- transistor
- unit
- pmos transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
本发明提供了一种第一级放大电路,应用于比较器,包括第一级放大单元和钳位单元,所述第一级放大单元用于比较像素信号和斜坡信号,并输出驱动电压;所述钳位单元与所述第一级放大单元连接,用于在所述驱动电压到达目标电压时,限制所述驱动电压的上升,避免了所述驱动电压上升至电源电压,从而可以保证比较器的第二级输入管始终维持导通状态,从而降低了比较器的翻转延迟。本发明还提供了一种比较器、读出电路及图像传感器。
Description
技术领域
本发明涉及图像传感器技术领域,尤其涉及一种第一级放大电路、比较器、读出电路及图像传感器。
背景技术
CMOS图像传感器(CMOS image sensor,CIS)已广泛应用于视频、监控、工业制造、汽车、家电等成像领域。CIS主流读出电路结构是以模数转换器(SS-ADC)为主的读出电路,SS-ADC的功能是将待量化信号与一个斜坡基准信号进行比较,比较的结果通过计数器进行最终量化,得到一个N位的二进制数字量。在SS-ADC中最为核心的电路之一就是比较器,比较器的作用是判断斜坡信号电压与待量化信号电压的大小,输出“1”或“0”的信号,作为后续计数器量化的依据。CIS的比较器共有两级,第一级为第一级放大电路,提供一定的增益以迅速分辨出输入信号差异,第二级为第一级放大电路,也提供一定增益,同时使输出达到较大的摆幅。SS-ADC比较判断共有两个阶段,第一个阶段转换得到复位电位的数据,第二个阶段转换得到积分信号电位的数据。在SS-ADC工作过程中,会先使斜坡信号上抬以便后续与像素输出信号相交进行比较判断,但当斜坡信号高于像素输出信号时,比较器第一级放大电路输出电位会被拉到接近电源电压,这将导致比较器第二级输入管截止无电流流过,此时电源走线的IR drop将减小,直到斜坡信号低于像素输出信号时,也即当比较器第一阶段完成翻转后,第二级输入管才进入导通状态,这将使比较器翻转延迟增大。
因此,有必要提供一种新型的第一级放大电路、比较器、读出电路及图像传感器以解决现有技术中存在的上述问题。
发明内容
本发明的目的在于提供一种第一级放大电路、比较器、读出电路及图像传感器,降低比较器的翻转延迟。
为实现上述目的,本发明的所述第一级放大电路,应用于比较器,包括:
第一级放大单元,用于比较像素信号和斜坡信号,并输出驱动电压;以及
钳位单元,与所述第一级放大单元连接,用于在所述驱动电压到达目标电压时,限制所述驱动电压的上升。
所述第一级放大电路的有益效果在于:钳位单元与所述第一级放大单元连接,用于在所述驱动电压到达目标电压时,限制所述驱动电压的上升,避免了所述驱动电压上升至电源电压,从而可以保证比较器的第二级输入管始终维持导通状态,从而降低了比较器的翻转延迟。
可选地,所述第一级放大单元包括电流镜电路、第一NMOS管、第二NMOS管、第三NMOS管、第一电容和第二电容,所述第一NMOS管的漏极与所述电流镜电路的第一输出端连接,所述第二NMOS管的漏极与所述电流镜电路的第二输出端连接,作为所述第一级放大单元的输出端,所述第一NMOS管源极和所述第二NMOS管的源极均与所述第三NMOS管的漏极连接,所述第三NMOS管的源极接地,所述第一NMOS管的栅极与所述第一电容的一端连接,所述第一电容的另一端接所述斜坡信号,所述第二NMOS管的栅极与所述第二电容的一端连接,所述第二电容的另一端接所述像素信号,所述第三NMOS管的栅极接第一控制信号。
可选地,所述钳位单元包括第一PMOS管,所述第一PMOS管源极与所述第二NMOS管的漏极连接,所述第一PMOS管的漏极与所述第三NMOS管的漏极连接,所述第一PMOS管的栅极与所述第一NMOS管的漏极连接。
可选地,所述钳位单元包括第一PMOS管和第四NMOS管,所述第一PMOS管源极与所述第二NMOS管的漏极连接,所述第一PMOS管的栅极与所述第一NMOS管的漏极连接,所述第一PMOS管的漏极与所述第四NMOS管的漏极连接,所述第四NMOS管的源极与所述第三NMOS管的漏极连接,所述第四NMOS管的栅极接第二控制信号。
可选地,所述第一级放大电路还包括复位单元,所述复位单元包括第二PMOS管和第三PMOS管,所述第二PMOS管的源极与所述第一NMOS管的漏极连接,所述第二PMOS管的漏极与所述第一NMOS管的栅极连接,所述第三PMOS管的源极与所述第二NMOS管的漏极连接,所述第三PMOS管的漏极与所述第二NMOS管的栅极连接,所述第二PMOS管的栅极和所述第三PMOS管的栅极均接第三控制信号。
可选地,所述电流镜电路包括第四PMOS管和第五PMOS管,所述第四PMOS管的源极和所述第五PMOS管的源极均接电源电压,所述第四PMOS管的漏极与所述第四PMOS管的栅极、所述第五PMOS管的栅极、所述第一NMOS管的漏极连接,所述第五PMOS管的漏极与所述第二NMOS管的漏极连接。
本发明还提供了一种比较器,包括:
所述第一级放大电路;以及
第二级放大电路,包括第六PMOS管、第五NMOS管、第六NMOS管和第三电容,所述第六PMOS管的源极接电源电压,所述第六PMOS管的栅极与所述第一级放大电路连接,述第六PMOS管的漏极与所述第五NMOS管的漏极、所述第六NMOS管的漏极连接,所述第五NMOS管的源极和所述第六NMOS管的栅极均与所述第三电容的一端连接,所述第三电容的另一端接地,所述第五NMOS管的栅极接第四控制信号,所述第六NMOS管的源极接地。
所述比较器的有益效果在于:应用了第一级方法电路,避免了所述驱动电压上升至电源电压,从而可以保证比较器的第二级放大电路中的第六PMOS管始终维持导通状态,从而降低了比较器的翻转延迟。
本发明还提供了一种读出电路,包括至少一个读出单元,所述读出单元包括所述比较器和计数器,所述计数器与所述比较器的输出端连接,用于对所述比较器的输出信号进行计数,以输出数字信号。
所述读出电路的有益效果在于:应用了所述比较器,所述比较器的翻转延迟小,保证了所述读出电路输出数字信号的准确性。
本发明还提供了一种图像传感器,包括:
像素阵列单元,用于感光后输出像素信号;
译码驱动单元,与所述像素阵列单元连接,用于驱动所述像素阵列单元;
斜坡发生单元,用于产生斜坡信号;
所述读出电路,与所述斜坡发生单元和所述像素阵列单元连接;
输出信号处理单元,与所述读出电路连接,以将所述数字信号转化为图像并输出;
时序控制单元,与所述译码驱动单元、所述斜坡发生单元、所述读出电路以及所述输出信号处理单元连接,用于向所述译码驱动单元、所述斜坡发生单元、所述读出电路以及所述输出信号处理单元发送时钟信号。.
所述图像传感器的有益效果在于:应用了所述读出电路,所述读出电路输出数字信号的准确性高,保证了所述图像传感器输出图像的质量。
附图说明
图1为本发明一些实施例中图像传感器的结构示意图;
图2为本发明一些实施中像素单元的电路示意图;
图3为本发明一些实施例中像素单元的时序示意图;
图4为现有技术中比较器的电路示意图;
图5为本发明一些实施例中比较器的电路示意图;
图6为现有技术中图像传感器的时序示意图;
图7为采用图4所示比较器的图像传感器拍摄的暗场景图像;
图8为采用图5所示比较器的图像传感器拍摄的暗场景图像。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面将结合本发明的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明的一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。除非另外定义,此处使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本文中使用的“包括”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同,而不排除其他元件或者物件。
针对现有技术存在的问题,本发明的实施例提供了一种图像传感器。参照图1,所述图像传感器100包括像素阵列单元101、读出电路102、译码驱动单元103、斜坡发生单元104、输出信号处理单元105和时序控制单元106。
参照图1,所述像素阵列单元101用于感光后输出像素信号;所述译码驱动单元103与所述像素阵列单元101连接,用于驱动所述像素阵列单元101;所述斜坡发生单元104用于产生斜坡信号;所述读出电路102与所述斜坡发生单元104和所述像素阵列单元101连接;所述输出信号处理单元105与所述读出电路102连接,以将所述数字信号转化为图像并输出;所述时序控制单元106与所述译码驱动单元103、所述斜坡发生单元104、所述读出电路102以及所述输出信号处理单元105连接,用于向所述译码驱动单元103、所述斜坡发生单元104、所述读出电路102以及所述输出信号处理单元105发送时钟信号。其中,所述像素阵列单元101包括至少一个像素单元1011。其中,所述译码驱动单元103、所述斜坡发生单元104、所述输出信号处理单元105以及所述时序控制单元106均为本领域内的公知技术,在此不再详细赘述。
图2为本发明一些实施中像素单元的电路示意图。参照图2,所述像素单元1011包括第七NMOS管10111、第八NMOS管10112、第九NMOS管10113、第十NMOS管10114以及光电二极管10115,所述第七NMOS管10111的漏极连接电源电压VDD,所述第七NMOS管10111的源极连接所述第八NMOS管10112的栅极和所述第九NMOS管10113的漏极,所述第七NMOS管10111的栅极用于接收第五控制信号RX,所述第九NMOS管10113源极与所述光电二极管10115的负极连接,所述第九NMOS管10113的栅极用于接收第六控制信号TX,所述光电二极管10115的正极接地,所述第八NMOS管10112的漏极连接电源电压VDD,所述第八NMOS管10112的源极与所述第十NMOS管10114的漏极连接,所述第十NMOS管10114的栅极用于接收第七控制信号SEL,所述第十NMOS管10114的源极与所述读出电路102连接,以将所述像素信号发送给所述读出电路102。
参照图2,所述第九NMOS管10113的漏极与第一连接线10116的一端连接,所述第九NMOS管10112的栅极与所述第一连接线10116的另一端连接,所述第七NMOS管10111的源极与第二连接线10117的一端连接,所述第二连接线10117的另一端与所述第一连接线10116连接,所述第二连接线10117与所述第一连接线10116的连接点为浮置扩散区10118。
图3为本发明一些实施例中像素单元的时序示意图。参照图2和图3,Rst表示所述像素单元1011的复位阶段,Exp表示所述像素单元1011的曝光阶段,Read表示所述像素单元1011的信号读取阶段,SEL表示施加在所述第十NMOS管10114栅极上的第七控制信号,RX表示施加在所述第七NMOS管10111栅极上的第五控制信号,TX表示施加在所述第九NMOS管10113栅极上的第六控制信号。
参照图2和图3,在所述像素单元1011处于所述复位阶段时,所述第七控制信号SEL维持低电平,所述第五控制信号RX维持高电平,所述第六控制信号TX由高电平转变为低电平。所述第五控制信号RX和所述第六控制信号TX均为高点平,所述第七NMOS管10111和所述第九NMOS管10113均导通,所述浮置扩散区10118的电位被拉高到电源电压VDD,以完成复位。
参照图2和图3,所述第五控制信号RX和所述第六控制信号TX均由高电平转变为低电平后,所述像素单元1011由所述复位阶段进入所述曝光阶段,所述第七控制信号SEL维持低电平,所述第五控制信号RX维持低电平,所述第六控制信号TX维持低电平。所述第五控制信号RX和所述第六控制信号TX均为低点平,所述第七NMOS管10111和所述第九NMOS管10113均关断,所述光电二极管10115感光并生成与光照强度成正比的光电子。
参照图2和图3,所述第七控制信号SEL由低电平转变为高电平后,所述第十NMOS管10114导通,所述像素单元1011由所述曝光阶段进入所述信号读取阶段,所述第五控制信号RX先由低电平变为高电平,以复位所述浮置扩散区10118,此时所述第八NMOS管10112受控于所述浮置扩散区10118的电位,并由所述第十NMOS管10114的源极输出第一复位电位,然后所述第五控制信号RX由高电平变为低电平;所述第六控制信号TX由低电平变为高电平,所述光电二极管10115内的光电子转移到所述浮置扩散区10118,此时所述第八NMOS管10112受控于所述浮置扩散区10118的电位,并由所述第十NMOS管10114的源极输出第二复位电位,然后所述第六控制信号TX由高电平变为低电平。
一些实施例中,所述读出电路至少一个读出单元,所述读出单元包括比较器和计数器,所述计数器与所述比较器的输出端连接,用于对所述比较器的输出信号进行计数,以输出数字信号。
图4为现有技术中比较器的电路示意图。图5为本发明一些实施例中比较器的电路示意图。参照图4和图5,图5与图4的区别在于新增了钳位单元。
参照图4和图5,所述比较器包括第一级放大电路10211和第二级放大电路10212,所述第一级放大电路包括第一级放大单元,所述第一级放大单元用于比较像素信号和斜坡信号,并输出驱动电压。
参照图4和图5,所述第一级放大单元包括电流镜电路、第一NMOS管M1、第二NMOS管M2、第三NMOS管M3、第一电容C1和第二电容C2,所述第一NMOS管M1的漏极与所述电流镜电路的第一输出端连接,所述第二NMOS管M2的漏极与所述电流镜电路的第二输出端连接,作为所述第一级放大单元的输出端,所述第一NMOS管M1源极和所述第二NMOS管M2的源极均与所述第三NMOS管M3的漏极连接,所述第三NMOS管M3的源极接地,所述第一NMOS管M1的栅极与所述第一电容C1的一端连接,所述第一电容C1的另一端接所述斜坡信号RAMP,所述第二NMOS管M2的栅极与所述第二电容C2的一端连接,所述第二电容C2的另一端接所述像素信号PIX_OUT,所述第三NMOS管M3的栅极接第一控制信号VBN_CM。
参照图4和图5,所述电流镜电路包括第四PMOS管M4和第五PMOS管M5,所述第四PMOS管M4的源极和所述第五PMOS管M5的源极均接电源电压VDD,所述第四PMOS管M4的漏极与所述第四PMOS管M4的栅极、所述第五PMOS管M5的栅极、所述第一NMOS管M1的漏极连接,所述第五PMOS管M5的漏极与所述第二NMOS管M2的漏极连接。
参照图5,所述第一级放大电路还包括钳位单元,所述钳位单元包括第一PMOS管MQ2和第四NMOS管MQ1,所述第一PMOS管MQ2源极与所述第二NMOS管M2的漏极连接,所述第一PMOS管MQ2的栅极与所述第一NMOS管M1的漏极连接,且连接点为节点A,所述第一PMOS管MQ2的漏极与所述第四NMOS管MQ1的漏极连接,所述第四NMOS管MQ1的源极与所述第三NMOS管M3的漏极连接,所述第四NMOS管MQ1的栅极接第二控制信号ENC。
一些实施例中,所述钳位单元包括第一PMOS管,所述第一PMOS管源极与所述第二NMOS管的漏极连接,所述第一PMOS管的漏极与所述第三NMOS管的漏极连接,所述第一PMOS管的栅极与所述第一NMOS管的漏极连接。
参照图4和图5,所述第一级放大电路还包括复位单元,所述复位单元包括第二PMOS管MS1和第三PMOS管MS2,所述第二PMOS管MS1的源极与所述第一NMOS管M1的漏极连接,所述第二PMOS管MS1的漏极与所述第一NMOS管M1的栅极连接,所述第三PMOS管MS2的源极与所述第二NMOS管M2的漏极连接,所述第三PMOS管MS2的漏极与所述第二NMOS管M2的栅极连接,所述第二PMOS管MS1的栅极和所述第三PMOS管MS2的栅极均接第三控制信号RSTN_CM。
参照图4和图5,所述第二级放大电路10212包括第六PMOS管M6、第五NMOS管MS3、第六NMOS管M7和第三电容C3,所述第六PMOS管M6的源极接电源电压VDD,所述第六PMOS管M6的栅极与所述第一级放大电路10211连接,所述第六PMOS管M6的漏极与所述第五NMOS管MS3的漏极、所述第六NMOS管M7的漏极连接,所述第五NMOS管MS3的源极和所述第六NMOS管M7的栅极均与所述第三电容C3的一端连接,所述第三电容C3的另一端接地,所述第五NMOS管MS3的栅极接第四控制信号RST_CM,所述第六NMOS管M7的源极接地GND。
参照图4和图5,所述第三NMOS管M3为电流源管,为所述第一级放大单元提供偏置电流,所述第一电容C1和所述第二电容C2均为隔直电容,所述第三控制信号RSTN_CM和所述第四控制信号RST_CM互为反相信号,CM_OUT为所述比较器的输出信号。
图6为现有技术中图像传感器的时序示意图。本发明中图像传感器采用如图6相同的时序示意图。参照图2、图5和图6,RX表示施加在所述第七NMOS管10111栅极上的第五控制信号,TX表示施加在所述第九NMOS管10113栅极上的第六控制信号,SEL表示施加在所述第十NMOS管10114栅极上的第七控制信号,RST_CM表示施加在所述第五NMOS管MS3栅极的第四控制信号,RAMP表示所述斜坡信号,PIX_OUT表示所述像素信号,CM_OUT表示所述比较器的输出信号,CNT表示所述计数器的计数值,VR表示第一斜坡阶段,VS表示第二斜坡阶段,t1表示所述计数器的第一次计数时间,t2表示所述计数器的第二次计数时间。
参照图4、图5和图6,当所述斜坡信号RAMP高于所述像素信号PIX_OUT时,所述第一级放大单元输出的驱动电压CM1_OUT为高,当所述第三控制信号RSTN_CM为低,所述第四控制信号RST_CM为高,所述第二PMOS管MS1、所述第三PMOS管MS2和所述第五NMOS管MS3导通,所述比较器复位。
参照图2、图4和图6,所述第一斜坡阶段VR和所述第二斜坡阶段VS均由高电位向低电位变化,即所述斜坡信号RAMP先高于所述像素信号PIX_OUT,所述斜坡信号RAMP再低于所述像素信号PIX_OUT,在所述第一斜坡阶段VR和所述第二斜坡阶段VS开始前,所述斜坡信号RAMP的电位会先抬高以便后续与所述像素信号PIX_OUT发生交叉作为所述比较器判断的依据,但当所述斜坡信号RAMP高于所述像素信号PIX_OUT时,由于所述第一级放大单元的增益比较大,所以所述第一级放大单元输出的驱动电压CM1_OUT跳变幅度比较大,并且会被拉高到接近电源电压VDD,这将导致所述第六PMOS管M6关断,以使所述第二级放大电路10212无电流流过,从而会使电源电压VDD的IR drop减小,直至所述斜坡信号RAMP低于所述像素信号PIX_OUT,即所述比较器在所述第一斜坡阶段VR完成翻转后,所述第六PMOS管M6才会导通,所述第二级放大电路10212的判断过程会被拉长,从而使所述比较器的翻转延迟增大。同理,在所述第二斜坡阶段VS存在与所述第一斜坡阶段VR相同的问题。
一些实施例中,在所述图像传感器中,若所述像素阵列单元包括n列所述像素单元,则需要n个所述读出单元,n个所述读出单元包括n个所述比较器,n为大于1的自然数。若采用如图4所示的比较器,在所述第一斜坡阶段,每列所述像素单元输出的像素信号的电位比较接近,因此,各列所述比较器在所述第一斜坡阶段的翻转延迟几乎一致;在所述第二斜坡阶段,每一列所述像素单元输出的像素信号可能会存在较大的差异,例如图6所示的大信号和小信号,所述像素信号为大信号时,即所述像素信号变化幅度大,所述像素信号为小信号时,即所述像素信号变化幅度小,接收小信号的像素信号的比较器相对于接收大信号的像素信号的比较器会优先翻转,先翻转的所述比较器的第二级放大电路优先恢复导通,从而使得电源电压VDD的信号线的IR drop增大。例如,第i个所述比较器接收小信号的像素信号,第n个所述比较器接收大信号的像素信号,第i个所述比较器会使电源电压VDD信号线上的电流增大,进而使整个电源电压VDD信号线的IR drop增大,则第n个所述比较器此时的电源电压会比正常电源电压偏小,使得第n个所述比较器中的第六PMOS管的栅源电压变小,则第n个所述比较器的第二级放大电路的翻转会滞后,进而使得与第n个所述比较器相连的计数器的第二次计数时间偏大,最终使得第n列像素信号转换的数字信号变大,i为大于0小于n的自然数。
图7为采用图4所示比较器的图像传感器拍摄的暗场景图像。所述图像传感器采用如图4所示的比较器,在拍摄暗场景时,均匀的暗场景中存在一个比暗场景更暗的圆形图案时,与所述圆形图案同行的像素输出会比周边图像像素输出值大,此时增益会开的很大,使得图像呈现出与所述图形图案同行的异常带状噪声,如图7所示。
参照图5,当所述第二控制信号ENC为高,所述第四NMOS管MQ1导通,所述钳位单元有效,当所述第二控制信号ENC为低时,所述第四NMOS管MQ1关断,所述钳位单元无效。
参照图5,所述电源电压VDD的电位为Vdd,所述第四PMOS管M4的栅源电压为VGS4,则所述节点A的电位为Vdd-VGS4,在所述第一斜坡阶段开始前所述斜坡信号电位抬高后,以及在所述第二斜坡阶段开始前所述斜坡信号电位抬高后,使得所述第一级放大电路输出的驱动电压CM1_OUT上拉到高电位,当所述驱动电压CM1_OUT电位达到Vdd-VGS4+Vth1时,所述第一PMOS管MQ2会开启,使得所述第一PMOS管MQ2和所述第四NMOS管MQ1所在支路产生电流,进而限制所述驱动电压CM1_OUT的上升。其中,VGS4为第四PMOS管M4的栅源电压,Vth1为所述第一PMOS管MQ2的阈值电压,所述第四PMOS管M4的阈值电压为Vth4,所述第四PMOS管M4的漏源电压为VDS4,Vth4近似等于Vth1,则Vdd-VGS4+Vth1可以换算为Vdd-VDS4。通过控制所述第三NMOS管M3提供的偏置电流Ib和所述第四PMOS管M4的尺寸,能够使VDS4大于或等于所述第六PMOS管M6的阈值电压Vth6,因此,在所述驱动电压CM1_OUT的电位达到最高时,所述第六PMOS管M6的栅源电压VGS6大于或等于所述第六PMOS管M6的阈值电压Vth6,从而保证所述第六PMOS管M6始终处于导通状态,从而避免了电源电压VDD信号线出现IR drop。
图8为采用图5所示比较器的图像传感器拍摄的暗场景图像。所述图像传感器采用如图5所示的比较器,在拍摄暗场景时,均匀的暗场景中存在一个比暗场景更暗的圆形图案时,消除了异常带状噪声,如图8所示。
虽然在上文中详细说明了本发明的实施方式,但是对于本领域的技术人员来说显而易见的是,能够对这些实施方式进行各种修改和变化。但是,应理解,这种修改和变化都属于权利要求书中所述的本发明的范围和精神之内。而且,在此说明的本发明可有其它的实施方式,并且可通过多种方式实施或实现。
Claims (9)
1.一种第一级放大电路,应用于比较器,其特征在于,包括:
第一级放大单元,用于比较像素信号和斜坡信号,并输出驱动电压;以及
钳位单元,与所述第一级放大单元连接,用于在所述驱动电压到达目标电压时,限制所述驱动电压的上升。
2.根据权利要求1所述的第一级放大电路,其特征在于,所述第一级放大单元包括电流镜电路、第一NMOS管、第二NMOS管、第三NMOS管、第一电容和第二电容,所述第一NMOS管的漏极与所述电流镜电路的第一输出端连接,所述第二NMOS管的漏极与所述电流镜电路的第二输出端连接,作为所述第一级放大单元的输出端,所述第一NMOS管源极和所述第二NMOS管的源极均与所述第三NMOS管的漏极连接,所述第三NMOS管的源极接地,所述第一NMOS管的栅极与所述第一电容的一端连接,所述第一电容的另一端接所述斜坡信号,所述第二NMOS管的栅极与所述第二电容的一端连接,所述第二电容的另一端接所述像素信号,所述第三NMOS管的栅极接第一控制信号。
3.根据权利要求2所述的第一级放大电路,其特征在于,所述钳位单元包括第一PMOS管,所述第一PMOS管源极与所述第二NMOS管的漏极连接,所述第一PMOS管的漏极与所述第三NMOS管的漏极连接,所述第一PMOS管的栅极与所述第一NMOS管的漏极连接。
4.根据权利要求2所述的第一级放大电路,其特征在于,所述钳位单元包括第一PMOS管和第四NMOS管,所述第一PMOS管源极与所述第二NMOS管的漏极连接,所述第一PMOS管的栅极与所述第一NMOS管的漏极连接,所述第一PMOS管的漏极与所述第四NMOS管的漏极连接,所述第四NMOS管的源极与所述第三NMOS管的漏极连接,所述第四NMOS管的栅极接第二控制信号。
5.根据权利要求2~4任意一项所述的第一级放大电路,其特征在于,还包括复位单元,所述复位单元包括第二PMOS管和第三PMOS管,所述第二PMOS管的源极与所述第一NMOS管的漏极连接,所述第二PMOS管的漏极与所述第一NMOS管的栅极连接,所述第三PMOS管的源极与所述第二NMOS管的漏极连接,所述第三PMOS管的漏极与所述第二NMOS管的栅极连接,所述第二PMOS管的栅极和所述第三PMOS管的栅极均接第三控制信号。
6.根据权利要求2~4任意一项所述的第一级放大电路,其特征在于,所述电流镜电路包括第四PMOS管和第五PMOS管,所述第四PMOS管的源极和所述第五PMOS管的源极均接电源电压,所述第四PMOS管的漏极与所述第四PMOS管的栅极、所述第五PMOS管的栅极、所述第一NMOS管的漏极连接,所述第五PMOS管的漏极与所述第二NMOS管的漏极连接。
7.一种比较器,其特征在于,包括:
如权利要求1~6任意一项所述的第一级放大电路;以及
第二级放大电路,包括第六PMOS管、第五NMOS管、第六NMOS管和第三电容,所述第六PMOS管的源极接电源电压,所述第六PMOS管的栅极与所述第一级放大电路连接,所述第六PMOS管的漏极与所述第五NMOS管的漏极、所述第六NMOS管的漏极连接,所述第五NMOS管的源极和所述第六NMOS管的栅极均与所述第三电容的一端连接,所述第三电容的另一端接地,所述第五NMOS管的栅极接第四控制信号,所述第六NMOS管的源极接地。
8.一种读出电路,其特征在于,包括至少一个读出单元,所述读出单元包括如权利要求7所述的比较器和计数器,所述计数器与所述比较器的输出端连接,用于对所述比较器的输出信号进行计数,以输出数字信号。
9.一种图像传感器,其特征在于,包括:
像素阵列单元,用于感光后输出像素信号;
译码驱动单元,与所述像素阵列单元连接,用于驱动所述像素阵列单元;
斜坡发生单元,用于产生斜坡信号;
如权利要求8所述的读出电路,与所述斜坡发生单元和所述像素阵列单元连接;
输出信号处理单元,与所述读出电路连接,以将所述数字信号转化为图像并输出;
时序控制单元,与所述译码驱动单元、所述斜坡发生单元、所述读出电路以及所述输出信号处理单元连接,用于向所述译码驱动单元、所述斜坡发生单元、所述读出电路以及所述输出信号处理单元发送时钟信号。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211063664.3A CN115484419A (zh) | 2022-08-31 | 2022-08-31 | 第一级放大电路、比较器、读出电路及图像传感器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211063664.3A CN115484419A (zh) | 2022-08-31 | 2022-08-31 | 第一级放大电路、比较器、读出电路及图像传感器 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115484419A true CN115484419A (zh) | 2022-12-16 |
Family
ID=84421859
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211063664.3A Pending CN115484419A (zh) | 2022-08-31 | 2022-08-31 | 第一级放大电路、比较器、读出电路及图像传感器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115484419A (zh) |
-
2022
- 2022-08-31 CN CN202211063664.3A patent/CN115484419A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
USRE41865E1 (en) | CMOS image sensor having a chopper-type comparator to perform analog correlated double sampling | |
US7310452B2 (en) | Offset adjustment methods of signal converting circuits | |
KR100517548B1 (ko) | 씨모오스 영상 소자를 위한 아날로그-디지털 변환기 | |
US9312841B2 (en) | Cascoded comparator with dynamic biasing for column parallel single slope ADCs | |
US9961292B1 (en) | Imaging sensor with amplifier having variable bias and increased output signal range | |
US11503238B2 (en) | Image sensor | |
KR20160112415A (ko) | 전류 추가 기능을 가지는 비교 장치 및 그를 이용한 아날로그-디지털 변환 시스템 | |
TWI766292B (zh) | 縱行放大器重設電路 | |
CN110278397B (zh) | 一种用于cmos图像传感器的低功耗列电路 | |
US10958858B2 (en) | Ramp signal generator and image sensor including the same | |
US10811448B2 (en) | Solid-state imaging device | |
CN112243099B (zh) | 具有比较器的列放大器复位电路 | |
CN115484419A (zh) | 第一级放大电路、比较器、读出电路及图像传感器 | |
TWI702848B (zh) | 數位雙重取樣電路 | |
US8587689B2 (en) | Time AD converter and solid state image pickup device | |
KR101801821B1 (ko) | 4t 픽셀에 결합된 높은 선형성을 가지는 통합 개회로 증폭기 | |
CN114025114B (zh) | 读出电路、图像传感器及控制方法 | |
CN114025112B (zh) | 二级放大电路、比较电路、读出电路及图像传感器电路 | |
US20120194252A1 (en) | Method of shifting auto-zero voltage in analog comparators | |
CN114025111B (zh) | 比较电路、读出电路及图像传感器 | |
CN111372018B (zh) | 一种使用复位信号驱动电路的adc及图像传感器 | |
CN117135478B (zh) | 一种基于双跨阻放大器的复合介质栅晶体管像素读出电路 | |
CN114650382B (zh) | 用于单斜率模/数转换器的具有dc切断装置的比较器级 | |
CN111343397B (zh) | 数字双重取样电路 | |
US10771725B1 (en) | Pixel circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |