CN111343397B - 数字双重取样电路 - Google Patents

数字双重取样电路 Download PDF

Info

Publication number
CN111343397B
CN111343397B CN201811548052.7A CN201811548052A CN111343397B CN 111343397 B CN111343397 B CN 111343397B CN 201811548052 A CN201811548052 A CN 201811548052A CN 111343397 B CN111343397 B CN 111343397B
Authority
CN
China
Prior art keywords
reset
transistor
signal
double sampling
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811548052.7A
Other languages
English (en)
Other versions
CN111343397A (zh
Inventor
欧翰硕
宋洋卓
金广国
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Himax Imaging Ltd
Original Assignee
Himax Imaging Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Himax Imaging Ltd filed Critical Himax Imaging Ltd
Priority to CN201811548052.7A priority Critical patent/CN111343397B/zh
Publication of CN111343397A publication Critical patent/CN111343397A/zh
Application granted granted Critical
Publication of CN111343397B publication Critical patent/CN111343397B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H04N25/627—Detection or reduction of inverted contrast or eclipsing effects
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

一种数字双重取样电路，包含比较器，其输入节点分别连接至斜坡电压及经由电容器连接至像素电路的图像输出节点；重置开关，连接于输入节点之间，用以重置电容器；模拟至数字转换器，其接收比较器的比较输出，该模拟至数字转换器包含计数器，当斜坡信号倾斜时，计数器进行计数，因而在重置阶段产生重置‑ADC值，且在信号阶段产生信号‑ADC值；数字检测减法器，其将信号‑ADC值减去重置‑ADC值以产生差值，其代表取样输出；及箝位电路，其在图像输出节点产生箝位电压。在重置阶段，箝位电路在电容器完成重置后且在斜坡电压开始倾斜前被关闭。

Description

数字双重取样电路
技术领域
本发明涉及一种数字双重取样(digital double-sampling,DDS)，特别是关于一种数字双重取样电路，其可避免暗阳(dark-sun)现象并可适用于图像传感器。
背景技术
数字双重取样(DDS)机制普遍使用于图像传感器，例如互补式金属氧化半导体(CMOS)图像传感器。当读出光电二极管讯息时，可抵消读出路径偏移与比较器的延迟变化。
当撷取阳光的图像时，由于光电二极管的电子溢流，使得阳光部分变暗。为了避免此种暗阳(dark-sun)现象，一般使用箝位机制，在重置阶段将像素电路的图像输出节点箝位于某个准位。然而，在重置阶段，箝位机制会影响信号从光电二极管传送至图像输出节点，特别是在非阳光情况或低光线情况，因而产生列固定模式噪声(column fixed patternnoise,CFPN)。
鉴于传统箝位机制无法有效解决数字双重取样系统的暗阳现象，因此亟需提出一种新颖机制，以克服传统数字双重取样系统的缺失。
发明内容
鉴于上述，本发明实施例的目的之一在于提出一种数字双重取样电路，可有效避免暗阳(dark-sun)现象及列固定模式噪声(CFPN)。
根据本发明实施例，数字双重取样电路包含图像传感器的像素电路、比较器、重置开关、模拟至数字转换器、数字检测减法器及箝位电路。比较器的第一输入节点连接至斜坡电压，其第二输入节点经由电容器连接至像素电路的图像输出节点。重置开关连接于第一输入节点与第二输入节点之间，用以重置电容器。模拟至数字转换器接收比较器的比较输出，该模拟至数字转换器包含计数器，当该斜坡信号倾斜时，计数器进行计数，因而在重置阶段产生重置-ADC值，且在信号阶段产生信号-ADC值。数字检测减法器将信号-ADC值减去重置-ADC值以产生差值，其代表取样输出。箝位电路在图像输出节点产生箝位电压。在重置阶段，箝位电路在电容器完成重置后且在斜坡电压开始倾斜前被关闭，其中该数字双重取样电路在重置阶段依序执行以下步骤：分别重置该像素电路、重置该电容器、开启该箝位电路；停止该像素电路的重置，因而将该图像输出节点箝位于该箝位电压；停止该电容器的重置；关闭该箝位电路，因此该图像输出节点不再被箝位于该箝位电压；及当该斜坡电压倾斜时，该计数器进行计数，因而产生该重置-ADC值。
附图说明
下面参考附图，详细描述本发明的优选和替代示例：
图1显示本发明实施例的数字双重取样电路的电路图，其具暗阳现象避免机制，可适用于图像传感器的像素电路。
图2例示图1中的比较器与模拟至数字转换器的相关信号时序图。
图3例示本发明实施例的数字双重取样电路的相关信号时序图。
图4例示使用不同于图3的机制的数字双重取样电路的相关信号时序图。
符号说明
100 数字双重取样电路
11 像素电路
12 比较器
13 模拟至数字转换器
131 计数器
132 内存
14 数字检测减法器
15 箝位电路
m1 传送晶体管
m2 重置晶体管
m3 源极随耦晶体管
m4 列选择晶体管
m5 第一偏压晶体管
m6 箝位晶体管
m7 第二偏压晶体管
PD 光电二极管
VDD 电源
FD 浮动扩散节点
VL 图像输出节点
Tx 传送信号
Rx 重置信号
SEL 选择信号
VB 第一偏压
I1 电流
I2 电流
VI 负输入节点
Ci 电容器
Vramp 斜坡电压
rst_en 重置致能信号
dout 比较输出
bs_en 箝位致能信号
vbs 第二偏压
t0～t8 时间
ΔV1 箝位电压
ΔV2 下降幅度
ΔV3 下降幅度
N1 计数值
N2 计数值
具体实施方式
图1显示本发明实施例的数字双重取样(digital double-sampling,DDS)电路100的电路图，其具有暗阳(dark-sun)现象避免机制，可适用于图像传感器，例如互补式金属氧化半导体(CMOS)图像传感器的像素电路11。虽然图1例示四晶体管(4T)的像素架构，然而像素电路11也可使用其他的架构。
像素电路11可包含传送晶体管m1、重置晶体管m2、源极随耦晶体管m3及列选择晶体管m4，可使用N型金属氧化半导体(NMOS)晶体管来实施。如图1所例示，光电二极管PD连接于传送晶体管m1与地之间。传送晶体管m1连接于浮动扩散(floating diffusion)节点FD与光电二极管PD之间，且传送晶体管m1的栅极连接至传送信号Tx。重置晶体管m2连接于电源VDD与浮动扩散节点FD之间，且重置晶体管m2的栅极连接至重置信号Rx。源极随耦晶体管m3与列选择晶体管m4串联于电源VDD与图像输出节点VL之间，且源极随耦晶体管m3与列选择晶体管m4的栅极分别连接至浮动扩散节点FD与选择信号SEL。第一偏压晶体管m5连接于图像输出节点VL与地之间，且第一偏压晶体管m5的栅极连接至第一偏压VB。
本实施例的数字双重取样电路100可包含比较器12，其可包含运算放大器。比较器12的第一输入节点(例如正(+)输入节点)连接至斜坡(ramp)电压Vramp，比较器12的第二输入节点(例如正(-)输入节点)经由电容器Ci连接至图像输出节点VL。重置开关SW受控于重置致能信号rst_en，且连接于比较器12的负输入节点VI与正(+)输入节点之间，用以重置设于图像输出节点VL与比较器12(的负(-)输入节点VI)之间的电容器Ci。
本实施例的数字双重取样电路100可包含模拟至数字转换器(ADC)13，其接收比较器12的比较输出dout，据以产生数字计数信号。当斜坡信号Vramp倾斜下降时，计数器131进行计数以得到数字计数信号，其代表比较输出dout为有效(asserted)(例如高准位)的期间。图2例示图1的比较器12与模拟至数字转换器13的相关信号时序图。在数字双重取样电路100所执行的数字双重取样的重置阶段(reset phase)，模拟至数字转换器13的计数器131使用m位从0计数至2m-1(例如8位计数器从0计数至255)，并产生重置-ADC值。另一方面，在数字双重取样电路100所执行的数字双重取样的信号阶段(signal phase)，模拟至数字转换器13的计数器131使用n位(m和n为正整数且m≦n)从0计数至2n-1(例如10位计数器从0计数至1023)，并产生信号-ADC值。模拟至数字转换器13可包含存储器132，用以暂存所产生的重置-ADC值与信号-ADC值。
本实施例的数字双重取样电路100可包含数字检测减法器(subtractor withdigital-detection)14，其将信号-ADC值减去重置-ADC值，以产生差值，其代表光电二极管信号的取样输出。在本实施例中，如果重置-ADC值等于重置阶段的最大计数值(亦即2m-1)，表示为阳光(sun-light)情况，则数字检测减法器14的输出(亦即数字双重取样电路100的取样输出)设为信号阶段的最大计数值(亦即2n-1)，因而得以避免暗阳现象；否则，输出该差值作为取样输出。
本实施例的数字双重取样电路100可包含箝位(clamp)电路15，连接于电源VDD与图像输出节点VL之间。在本实施例中，箝位电路15可包含箝位晶体管m6(例如N型金属氧化半导体(NMOS)晶体管)，其在图像输出节点VL产生箝位电压。箝位晶体管m6的栅极受控于箝位致能信号bs_en。例如，当箝位致能信号bs_en为有效(例如高准位)时，箝位电路15开启以产生箝位电压；否则不产生箝位电压。箝位电路15还可包含第二偏压晶体管m7，连接于电源VDD与箝位晶体管m6之间，且第二偏压晶体管m7的栅极连接至第二偏压vbs，其中第二偏压晶体管m7与箝位晶体管m6串联于电源VDD与图像输出节点VL之间。
图3例示本发明实施例的数字双重取样电路100的相关信号时序图。为了显示出本实施例的特征，仅显示阳光(sun-light)情况。在数字双重取样电路100所执行的数字双重取样的重置阶段(t0至t6期间)，首先在时间t0将重置信号Rx、重置致能信号rst_en及箝位致能信号bs_en变为有效(例如高准位)，用以分别重置像素电路11、重置比较器12及开启箝位电路15。在时间t1，当重置信号Rx变为非有效(de-asserted)(例如低准位)时，像素电路11完成重置。借此，图像输出节点VL被箝位于(箝位电路15产生的)箝位电压ΔV1。
在时间t2，当重置致能信号rst_en变为非有效(例如低准位)时，(重置开关SW)完成电容器Ci的重置。接着，在时间t3，当箝位致能信号bs_en变为非有效(例如低准位)时，关闭箝位电路15。因此，图像输出节点VL不再被箝位。此外，图像输出节点VL因为阳光情况而降至0伏特。接着，从时间t4至t5，当斜坡电压Vramp下降时(其下降幅度为ΔV2)，模拟至数字转换器13的计数器131从0计数至N1(亦即2m-1)，因而(模拟至数字转换器13)产生重置-ADC值。根据本实施例的特征之一，在重置阶段，箝位电路15的关闭(时间t3)在电容器Ci完成重置(时间t2)之后，但在斜坡电压Vramp开始下降(时间t4)之前。
在数字双重取样电路100所执行的数字双重取样的信号阶段(t6至t8期间)，首先在时间t6开启传送晶体管m1，用以将光电二极管PD的图像信号传送至浮动扩散节点FD。接着，从时间t7至t8，当斜坡电压Vramp下降时(其下降幅度为ΔV3)，模拟至数字转换器13的计数器131从0计数至N2(亦即2n-1)，因而(模拟至数字转换器13)产生信号-ADC值。在10位模拟至数字转换分辨率的例子中，ΔV2大约为ΔV3的20％，且N1/N2为255/1023。
根据上述实施例，在重置阶段(特别是t3至t6期间)，由于箝位电路15被关闭，因此箝位电路15不会意外地开启而向图像输出节点VL输出电流I1。据此，列选择晶体管m4输出的电流I2即不会受到影响(例如降低)，特别是在非阳光情况或低光线情况。因此，不会因为(箝位电路15的)箝位晶体管m6与第二偏压晶体管m7之间的临界电压差而产生列固定模式噪声(column fixed pattern noise,CFPN)。
图4例示使用不同于图3的机制的数字双重取样电路100的相关信号时序图，且仅显示阳光(sun-light)情况。相较于图3，直到重置阶段的最后，箝位电路15一直收到有效的箝位致能信号bs_en而开启。因此，在重置阶段，图像输出节点VL一直被箝位于某个准位。然而，箝位电路15可能会稍为开启，因而向图像输出节点VL输出电流I1。此电流I1影响到列选择晶体管m4输出的电流I2，因而在重置阶段影响到光电二极管PD所传送信号，特别是在非阳光情况或低光线情况。因此，会因为(箝位电路15的)箝位晶体管m6与第二偏压晶体管m7之间的临界电压差而产生列固定模式噪声(CFPN)。
以上所述仅为本发明的较佳实施例而已，并非用以限定本发明的权利要求保护范围；凡其它未脱离发明所公开的精神下所完成的等效改变或修饰，均应包含在下述权利要求保护范围内。

Claims (11)

1.一种数字双重取样电路，包含：
一图像传感器的像素电路；
一比较器，其第一输入节点连接至斜坡电压，其第二输入节点经由电容器连接至该像素电路的图像输出节点；
一重置开关，连接于该第一输入节点与该第二输入节点之间，用以重置该电容器；
一模拟至数字转换器，其接收该比较器的比较输出，该模拟至数字转换器包含一计数器，当该斜坡电压倾斜时，该计数器进行计数，因而在重置阶段产生重置-ADC值，且在信号阶段产生信号-ADC值；
一数字检测减法器，其将该信号-ADC值减去该重置-ADC值以产生差值，其代表取样输出；及
一箝位电路，其在该图像输出节点产生箝位电压；
其中在重置阶段，该箝位电路在该电容器完成重置后，但在该斜坡电压开始倾斜前被关闭，
其中该数字双重取样电路在重置阶段依序执行以下步骤：
分别重置该像素电路、重置该电容器、开启该箝位电路；
停止该像素电路的重置，因而将该图像输出节点箝位于该箝位电压；
停止该电容器的重置；
关闭该箝位电路，因此该图像输出节点不再被箝位于该箝位电压；及
当该斜坡电压倾斜时，该计数器进行计数，因而产生该重置-ADC值。
2.根据权利要求1所述的数字双重取样电路，其中该比较器包含一运算放大器，其正输入节点作为该第一输入节点，其负输入节点作为该第二输入节点。
3.根据权利要求1所述的数字双重取样电路，其中该模拟至数字转换器包含一存储器，用以暂存该重置-ADC值与该信号-ADC值。
4.根据权利要求1所述的数字双重取样电路，其中如果该重置-ADC值等于该计数器在重置阶段的最大计数值，则该数字检测减法器将该取样输出设为该计数器在信号阶段的最大计数值。
5.根据权利要求4所述的数字双重取样电路，其中如果该重置-ADC值小于该计数器在重置阶段的最大计数值，则该数字检测减法器将该差值作为该取样输出。
6.根据权利要求5所述的数字双重取样电路，其中该计数器在重置阶段从0计数至2m-1，且在信号阶段从0计数至2n-1，其中m和n为正整数且m小于或等于n。
7.根据权利要求1所述的数字双重取样电路，其中该箝位电路包含：
一箝位晶体管，其在该图像输出节点产生箝位电压；及
一偏压晶体管，连接于电源与该箝位晶体管之间；
其中该偏压晶体管与该箝位晶体管串联于该电源与该图像输出节点之间。
8.根据权利要求7所述的数字双重取样电路，其中该箝位晶体管的栅极受控于箝位致能信号，且该偏压晶体管的栅极连接至偏压。
9.根据权利要求1所述的数字双重取样电路，其中该数字双重取样电路在信号阶段依序执行以下步骤：
从该像素电路的光电二极管传送图像信号至该像素电路的浮动扩散节点；及
当该斜坡电压倾斜时，该计数器进行计数，因而产生该信号-ADC值。
10.根据权利要求1所述的数字双重取样电路，其中该像素电路包含：
一光电二极管；
一传送晶体管，连接于浮动扩散节点与该光电二极管之间，且该传送晶体管的栅极连接至传送信号；
一重置晶体管，连接于电源与该浮动扩散节点之间，且该重置晶体管的栅极连接至重置信号；
一源极随耦晶体管；及
一列选择晶体管，该源极随耦晶体管与该列选择晶体管串联于电源与该图像输出节点之间，且该源极随耦晶体管与该列选择晶体管的栅极分别连接至该浮动扩散节点与选择信号。
11.根据权利要求10所述的数字双重取样电路，还包含：
一偏压晶体管，连接于该图像输出节点与地之间，且该偏压晶体管的栅极连接至偏压。
CN201811548052.7A 2018-12-18 2018-12-18 数字双重取样电路 Active CN111343397B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811548052.7A CN111343397B (zh) 2018-12-18 2018-12-18 数字双重取样电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811548052.7A CN111343397B (zh) 2018-12-18 2018-12-18 数字双重取样电路

Publications (2)

Publication Number Publication Date
CN111343397A CN111343397A (zh) 2020-06-26
CN111343397B true CN111343397B (zh) 2022-03-22

Family

ID=71186727

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811548052.7A Active CN111343397B (zh) 2018-12-18 2018-12-18 数字双重取样电路

Country Status (1)

Country Link
CN (1) CN111343397B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040080637A1 (en) * 2002-06-11 2004-04-29 Nobuo Nakamura Solid-state image pickup device and control method thereof
CN101959026A (zh) * 2009-07-14 2011-01-26 索尼公司 固态成像装置、其控制方法、及照相机系统
CN102202190A (zh) * 2010-03-26 2011-09-28 索尼公司 固态成像器件、用于驱动固态成像器件的方法和电子装置
US20160165166A1 (en) * 2014-12-05 2016-06-09 Kyoung Min Koh Image sensor for improving nonlinearity of row code region, and device including the same
US20170201700A1 (en) * 2016-01-12 2017-07-13 Hideki Hashimoto Photoelectric conversion element, image reading device, image forming apparatus, image reading method, and computer-readable recording medium

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006020171A (ja) * 2004-07-02 2006-01-19 Fujitsu Ltd 差動型コンパレータ、アナログ・デジタル変換装置、撮像装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040080637A1 (en) * 2002-06-11 2004-04-29 Nobuo Nakamura Solid-state image pickup device and control method thereof
CN101959026A (zh) * 2009-07-14 2011-01-26 索尼公司 固态成像装置、其控制方法、及照相机系统
CN102202190A (zh) * 2010-03-26 2011-09-28 索尼公司 固态成像器件、用于驱动固态成像器件的方法和电子装置
US20160165166A1 (en) * 2014-12-05 2016-06-09 Kyoung Min Koh Image sensor for improving nonlinearity of row code region, and device including the same
US20170201700A1 (en) * 2016-01-12 2017-07-13 Hideki Hashimoto Photoelectric conversion element, image reading device, image forming apparatus, image reading method, and computer-readable recording medium

Also Published As

Publication number Publication date
CN111343397A (zh) 2020-06-26

Similar Documents

Publication Publication Date Title
US10237504B2 (en) Solid-state imaging device and camera system with columm parallel ADC
US7948533B2 (en) Solid state image sensor device having signal noise reduction circuitry
US7538709B2 (en) Analog-to-digital conversion method, analog-to-digital converter, semiconductor device for detecting distribution of physical quantity, and electronic apparatus
US7471230B2 (en) Analog-to-digital converter and semiconductor device
US20160065867A1 (en) Digital double sampling method, a related cmos image sensor, and a digital camera comprising the cmos image sensor
US8785832B2 (en) Solid-state imaging apparatus having a comparator comparing a generated reference signal with an analog signal from a pixel and its driving method
US10257451B2 (en) Comparison device and CMOS image sensor using the same
US10498989B1 (en) Digital double sampling circuit
US10104321B1 (en) Image processing system and method for an image sensor
US20120199723A1 (en) Solid-state imaging device
TWI702848B (zh) 數位雙重取樣電路
CN111343397B (zh) 数字双重取样电路
US20100033601A1 (en) Solid-state imaging device with a sensor core unit and method of driving the same
TW201914292A (zh) 影像感測器的影像處理系統及方法
CN115550572A (zh) 尾电流电路、像素模组、像素阵列及图像传感器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant