CN114650382B - 用于单斜率模/数转换器的具有dc切断装置的比较器级 - Google Patents

用于单斜率模/数转换器的具有dc切断装置的比较器级 Download PDF

Info

Publication number
CN114650382B
CN114650382B CN202111282891.0A CN202111282891A CN114650382B CN 114650382 B CN114650382 B CN 114650382B CN 202111282891 A CN202111282891 A CN 202111282891A CN 114650382 B CN114650382 B CN 114650382B
Authority
CN
China
Prior art keywords
transistor
coupled
stage
comparator
response
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111282891.0A
Other languages
English (en)
Other versions
CN114650382A (zh
Inventor
海老原弘知
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omnivision Technologies Inc
Original Assignee
Omnivision Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omnivision Technologies Inc filed Critical Omnivision Technologies Inc
Publication of CN114650382A publication Critical patent/CN114650382A/zh
Application granted granted Critical
Publication of CN114650382B publication Critical patent/CN114650382B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/123—Simultaneous, i.e. using one converter per channel but with common control or reference circuits for multiple converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/129—Means for adapting the input signal to the range the converter can handle, e.g. limiting, pre-scaling ; Out-of-range indication
    • H03M1/1295—Clamping, i.e. adjusting the DC level of the input signal to a predetermined value
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/56—Input signal compared with linear ramp

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Analogue/Digital Conversion (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

本申请案针对一种用于单斜率模/数转换器的具有DC切断装置的比较器级。一种比较器包含耦合在第一级与第三级之间的第二级。所述第二级包含第一晶体管，其经耦合以响应于经耦合以从所述第一级接收的第一输出信号而进行切换。所述第一晶体管经耦合以产生经耦合以由所述第三级接收的第二输出信号。第二晶体管耦合到所述第一晶体管。所述第一晶体管及所述第二晶体管耦合在第一供应电压与参考电压之间。所述第二级的第二级电流通过所述第一晶体管及所述第二晶体管而传导。所述第二晶体管经耦合以响应于经耦合以响应于所述第二输出信号而从所述第三级接收的第三输出信号而进行切换。

Description

用于单斜率模/数转换器的具有DC切断装置的比较器级
技术领域
本发明大体上涉及图像传感器，且特定来说但并非排他地，涉及一种供在图像传感器中的模/数转换中使用的比较器。
背景技术
图像传感器已变得无处不在并且现广泛用于数码相机、蜂窝式电话、安防摄像头以及医学、汽车及其它应用中。随着将图像传感器集成到较宽广范围的电子装置中，期望通过装置架构设计以及图像获取处理两者以尽可能多的方式(例如，分辨率、电力消耗、动态范围等)增强图像传感器的功能性、性能度量等等。
典型图像传感器响应于来自外部场景被入射在图像传感器上的图像光而操作。图像传感器包含具有光敏元件(例如，光电二极管)的像素阵列，所述光敏元件吸收入射图像光的一部分且在吸收图像光之后即刻产生图像电荷。由像素光生的图像电荷可测量为列位线上的依据入射图像光而变化的模拟输出图像信号。换句话说，所产生的图像电荷的量与图像光的强度成比例，所述图像光作为模拟图像信号从列位线读出并转换为提供表示外部场景的信息的数字值。
发明内容
在一个方面中，本申请案针对一种比较器，其包含耦合在第一级与第三级之间的第二级，其中所述第二级包括：第一晶体管，其经耦合以响应于经耦合以从所述第一级接收的第一输出信号，其中所述第一晶体管经耦合以产生经耦合以由所述第三级接收的第二输出信号；及第二晶体管，其耦合到所述第一晶体管，其中所述第一晶体管及所述第二晶体管耦合在第一供应电压与参考电压之间，其中所述第二级的第二级电流通过所述第一晶体管及所述第二晶体管而传导，其中所述第二晶体管经耦合以响应于经耦合以响应于所述第二输出信号而从所述第三级接收的第三输出信号而进行切换。
在另一方面中，本申请案针对一种成像系统，其包括：像素阵列，其用以接收图像光并作为响应而产生图像电荷电压信号；及读出电路系统，其经耦合以通过多个位线从所述像素阵列接收所述图像电荷电压信号并作为响应而提供来自所述多个位线中的每一者的位线信号的数字表示，所述读出电路系统包含比较器，其用以接收所述位线信号、将所述位线信号与来自斜坡产生器的斜坡信号进行比较并作为响应而将比较器输出电压提供到计数器以产生所述数字表示，其中所述比较器包含耦合在第一级与第三级之间的第二级，其中所述第二级包括：第一晶体管，其经耦合以响应于经耦合以从所述第一级接收的第一输出信号，其中所述第一晶体管经耦合以产生经耦合以由所述第三级接收的第二输出信号；及第二晶体管，其耦合到所述第一晶体管，其中所述第一晶体管及所述第二晶体管耦合在第一供应电压与参考电压之间，其中所述第二级的第二级电流通过所述第一晶体管及所述第二晶体管而传导，其中所述第二晶体管经耦合以响应于经耦合以响应于所述第二输出信号而从所述第三级接收的第三输出信号而进行切换。
附图说明
参考以下各图描述本发明的非限制性及非穷尽性实施例，其中除非另有规定，否则贯穿各个视图，相似元件符号指代相似部件。
图1A图解说明根据本发明的教示的具有读出电路系统的成像系统的一个实例，所述读出电路系统包含供与模/数转换器搭配使用的比较器的一个实例。
图1B是图解说明在图像传感器中的模/数转换期间与如图1A中所图解说明的比较器相关联的信号中的一些信号的时序图。
图2A图解说明展示比较器的实例的示意图，所述比较器具有供与图像传感器中的模/数转换器搭配使用的多个级。
图2B是图解说明在图像传感器中的模/数转换期间与如图2A中所图解说明的比较器相关联的信号中的一些信号的时序图。
图3A图解说明根据本发明的教示的展示比较器的实例的示意图，所述比较器具有供与图像传感器中的模/数转换器搭配使用的多个级。
图3B是根据本发明的教示的图解说明在图像传感器中的模/数转换期间与如图3A中所图解说明的比较器相关联的信号中的一些信号的时序图。
图3C是根据本发明的教示的图解说明在图像传感器中的模/数转换期间与如图3A中所图解说明的比较器相关联的一些额外信号的时序图。
图4A图解说明根据本发明的教示的展示比较器的另一实例的示意图，所述比较器具有供与图像传感器中的模/数转换器搭配使用的多个级。
图4B是根据本发明的教示的图解说明在图像传感器中的模/数转换期间与如图4A中所图解说明的比较器相关联的信号中的一些信号的时序图。
图5A图解说明根据本发明的教示的展示比较器的又另一实例的示意图，所述比较器具有供与图像传感器中的模/数转换器搭配使用的多个级。
图5B是根据本发明的教示的图解说明在自动归零周期期间及在图像传感器中的模/数转换期间与如图5A中所图解说明的比较器相关联的信号中的一些信号的时序图。
图6A图解说明根据本发明的教示的展示比较器的仍另一实例的示意图，所述比较器具有供与图像传感器中的模/数转换器搭配使用的多个级。
图6B是根据本发明的教示的图解说明在自动归零周期期间及在图像传感器中的模/数转换期间与如图6A中所图解说明的比较器相关联的信号中的一些信号的时序图。
遍及图式的数个视图，对应参考字符指示对应组件。所属领域的技术人员将了解，各图中的元件是为简单及清晰起见而图解说明的，且未必按比例绘制。举例来说，为帮助改进对本发明的各种实施例的理解，各图中的元件中的一些元件的尺寸可相对于其它元件而被放大。另外，通常未描绘在商业上可行的实施例中有用或必需的常见而众所周知的元件来促进对本发明的这些各种实施例的较不受阻挡的查看。
具体实施方式
本文中描述一种用于包含级的比较器的设备及系统的各种实例，所述级具有供在图像传感器模/数转换器中使用的DC切断装置。在以下描述中，陈述众多具体细节以提供对实例的透彻理解。然而，所属领域的技术人员将认识到，本文中所描述的技术可在不具有具体细节中的一或多者的情况下实践或者可利用其它方法、组件、材料等来实践。在其它例子中，未详细展示或描述众所周知的结构、材料或操作以避免使一些方面模糊。
贯穿本说明书对“一个实例”或“一个实施例”的提及意指结合所述实例所阐述的特定特征、结构或特性包含于本发明的至少一个实例中。因此，在本说明书通篇的各个位置中短语“在一个实例中”或“在一个实施例中”的出现未必全部指代同一实例。此外，在一或多个实例中可以任何适合方式组合所述特定特征、结构或特性。
为易于说明，本文中空间相对术语(例如“下面”、“下方”、“之上”、“之下”、“上方”、“上部”、“顶部”、“底部”、“左”、“右”、“中心”、“中间”等等)可用于描述一个元件或特征与另一元件或特征的关系，如各图中所图解说明。将理解，除各图中所描绘的定向之外，空间相对术语还打算涵盖装置在使用或操作中的不同定向。举例来说，如果旋转或翻转各图中的装置，那么描述为在其它元件或特征“下方”或“下面”或“之下”的元件将被定向在其它元件或特征“上方”。因此，示范性术语“下方”及“之下”可涵盖上方及下方定向两者。装置可以其它方式定向(旋转90度或以其它定向)且因此可解释本文中所使用的空间相对描述语。另外，还将理解，当元件被称为在两个其它元件“之间”时，所述元件可能是两个其它元件之间的唯一元件，或者还可能存在一或多个介入元件。
在本说明书通篇中，使用数个技术术语。这些术语将呈现其在其所属领域中的普通含义，除非本文中另外具体定义或其使用的上下文将另外清晰地暗示。应注意，在本文件中，可互换地使用元件名称及符号(例如，Si与硅)；然而，这两者具有等同含义。
图1A图解说明根据本发明的教示的具有读出电路系统106的成像系统的一个实例，所述读出电路系统包含供与模/数转换器搭配使用的比较器116的一个实例。如将论述，在各种实例中，根据本发明的实施例，比较器116是具有级的多级比较器，所述级具有DC切断装置。成像系统100包含像素阵列102、控制电路系统110、读出电路系统106及功能逻辑117。在一个实例中，像素阵列102是光电二极管二维(2D)阵列或图像传感器像素(例如，像素P1、P2、……、Pn)。如所图解说明，光电二极管被布置成若干行(例如，行R1到Ry)及若干列(例如，列C1到Cx)以获取人、地点、物体等的图像数据，所述图像数据接着可用于再现所述人、地点、物体等的2D图像。然而，在其它实例中，可了解，光电二极管/像素未必被布置成若干行及若干列，而是可采用其它配置。
在一个实例中，在像素阵列102中的每一图像传感器光电二极管/像素已获取其图像数据或图像电荷之后，所述图像数据由读出电路系统106读出并接着被转传送到功能逻辑117。读出电路系统106可经耦合以从像素阵列102中的多个光电二极管读出图像数据。在各种实例中，读出电路系统106可包含放大电路系统、模/数转换(ADC)电路系统或其它电路系统。在一些实施例中，对于读出列的位线112中的每一者，可包含斜坡产生器114、一或多个比较器116及一或多个计数器118。如下文将更详细论述，斜坡产生器114、比较器116及计数器118可用于包含于读出电路系统106中的相应模/数转换器(ADC)中以产生图像数据的数字表示。在实例中，功能逻辑117可耦合到读出电路系统106以简单地存储图像数据或甚至通过应用后图像效果(例如，剪裁、旋转、移除红眼、调整亮度、调整对比度或其它)操纵图像数据。在一个实例中，读出电路系统106可沿着列位线112一次读出一行图像数据(经图解说明)或者可使用多种其它技术(未经图解说明)读出图像数据，例如串行读出或同时对所有像素的全并行读出。
在一个实例中，包含于读出电路系统106中的ADC是单斜率ADC。举例来说，为了执行模/数转换，读出电路系统106可从斜坡产生器114接收斜坡信号。可由比较器116从斜坡产生器114接收斜坡信号，也可通过各别列位线112从像素阵列102的像素接收图像电荷。比较器116可基于对斜坡信号与图像电荷电压电平的比较而确定图像电荷的数字表示。在实例中，随着斜坡事件在来自斜坡产生器114的斜坡信号中开始，计数器118在模/数转换过程开始时开始计数。比较器116比较斜坡信号与图像电荷电压电平，并且当斜坡信号达到输入图像电荷电压电平时，比较器116的输出从第一状态转变到第二状态。换句话说，当比较器116检测来自斜坡产生器114的斜坡信号的电压电平何时等于来自位线112的图像电荷电压电平时，比较器116的输出的这个“双态切换点”会出现，并且因此比较器116的输出从第一状态(例如，逻辑“1”)双态切换到第二状态(例如，逻辑“0”)，或者反之亦然，这会使计数器118停止计数。然后，可从计数器118读出计数器值以确定来自位线112的图像电荷电压电平的数字表示。
在一个实例中，控制电路系统110耦合到像素阵列102以控制像素阵列102中的多个光电二极管的操作。举例来说，控制电路系统110可产生用于控制图像获取的快门信号。在一个实例中，快门信号是用于同时启用像素阵列102内的所有像素以在单个获取窗期间同时捕获其相应图像数据的全局快门信号。在另一实例中，快门信号是滚动快门信号，使得在连续获取窗期间顺序地启用每一行、每一列或每一群组像素。在另一实例中，图像获取与例如闪光灯等照明效果同步。
在一个实例中，成像系统100可包含于数码相机、移动电话、膝上型计算机等等中。另外，成像系统100可耦合到其它件硬件，例如处理器(一般用途或其它)、存储器元件、输出(USB端口、无线传输器、HDMI端口等)、照明/闪光灯、电输入(键盘、触控显示器、追踪垫、鼠标、麦克风等)及/或显示器。其它件硬件可将指令递送到成像系统100、从成像系统100提取图像数据或操纵由成像系统100供应的图像数据。
图1B是图解说明在图像传感器中的模/数转换期间与如图1A中所图解说明的斜坡产生器114、比较器116及计数器118相关联的信号中的一些信号的时序图。具体来说，图1B展示在单斜率模/数转换期间来自斜坡产生器114的斜坡信号、来自位线112的图像电荷电压电平、来自比较器116的输出电压Vout以及计数器118相对于时间的操作。如所展示，斜坡事件以斜坡114开始，这是因为当计数器118在图1B中的第一垂直虚线处开始计数时，斜坡信号开始斜变(例如，斜降)。这时，比较器Vout 116处于第一状态(例如，逻辑“高”或“1”)中，同时斜坡信号114的电压大于位线112的电压。
以图1B中所描绘的实例继续，一旦斜坡114等于或下降到小于由位线112指示的图像电荷电压电平的值，比较器Vout 116就在图1B中的第二垂直虚线处转变或“双态切换”到第二状态(例如，逻辑“低”或“0”)。这时，计数器118停止计数。在各种实例中，在计数器118已停止之后，所述计数器的值被读出并用于确定来自位线112的图像电荷电压电平的数字表示。然后，在各种实例中，可在下一模/数转换开始之前复位斜坡114、位线112、比较器Vout 116及计数器118。
图2A是展示比较器的实例的示意图，所述比较器具有供与图像传感器中的模/数转换器搭配使用的多个级。如实例中所展示，所述比较器包含耦合到第二级222的第一级220，所述第二级耦合到第三级224。第一级220包含晶体管226、晶体管228、晶体管230、晶体管232及晶体管234。晶体管226及228的源极耦合到供应电压。晶体管226及228的栅极耦合在一起并耦合到晶体管226的漏极。晶体管230的漏极耦合到晶体管226的漏极，且晶体管232的漏极耦合到晶体管228的漏极。晶体管234耦合在晶体管230及232的源极与参考电压之间。晶体管230的栅极经电容耦合以通过电容器C1接收斜坡214，且晶体管232的栅极经电容耦合以通过电容器C2接收位线212。晶体管228的漏极经配置以产生1st_out 240，所述1st_out是第一级220的输出。
第二级222包含晶体管246以及耦合在供应电压与参考电压之间的电流源248。晶体管246的栅极经耦合以接收1st_out 240。电流iAVDD2 276表示通过晶体管246的电流，且电流iGND2 278表示通过电流源248的电流。晶体管246的漏极经配置以产生2nd_out 254，所述2nd_out是第二级222的输出。应了解，第二级222将简单共同源极放大器用作第二级。
第三级224包含具有经耦合以接收2nd_out 254的输入的反相器266。反相器266的输出是比较器Vout 216的输出电压。
图2B是图解说明在图像传感器中的模/数转换期间与如图2A中所图解说明的比较器相关联的信号中的一些信号的时序图。在实例中，比较器用于单斜率ADC中，且比较器经配置以比较位线电压212与斜坡214。图2B展示在单斜率模/数转换期间相对于时间的1st_out 240电压、2nd_out 254电压、iAVDD2 276电流及iGND2 278电流的实例。如所展示，1st_out 240电压最初是正值，且2nd_out 254电压、iAVDD2 276电流及iGND2 278电流在模/数转换开始时大致为零。
如图2B中所描绘的实例中所展示，当1st_out 240电压随着比较器开始从第一状态转变或“双态切换”到第二状态而开始下降时，2nd_out 254电压、iAVDD2 276电流及iGND2 278电流作为响应全部开始上升。所述实例进一步展示，在比较器已从第一状态转变或“双态切换”到第二状态之后，2nd_out 254电压在如所展示的正电压下保持稳定，且iAVDD2 276电流及iGND2 278电流两者在约0.6～1μA的电流下保持稳定。
图2A-2B图解说明图2A中所展示的比较器的缺点之一是在比较器已转变或“双态切换”之前及之后存在电流差。具体来说，如以iAVDD2 276及iGND2 278电流所展示，第二级222电流在比较开始时大致为零，但在第二级222转变如所图解说明的状态之后会改变或增加。第二级222的这种电流改变可导致非想要H带。
为了在如图2B中所图解说明的比较器状态的转变之前及之后减少由第二级222的电流改变导致的非想要H带，一个解决方案可能出于电流补偿目的而将额外电流分支添加到第二级222。在这类解决方案中，在第二级222转变或“双态切换”之前，包含晶体管246及电流源248的第二级222的分支在补偿分支汲取电流的同时不会消耗电流。在第二级222转变或“双态切换”之后，包含晶体管246及电流源248的第二级222的分支在补偿分支不消耗电流的同时汲取电流。这样，通过第二级222传导的DC电流可在转变之前及之后保持大致不变。然而，这种方法的缺点是较大总体电流消耗，因为第二级222总是在第二级222转变或“双态切换”之前或之后消耗通过补偿分支或具有晶体管246及电流源248的分支的一些电流。
图3A图解说明根据本发明的教示的展示比较器的实例的示意图，所述比较器具有供与图像传感器中的模/数转换器搭配使用的多个级。应了解，图3A的所图解说明的实例性比较器可以是如图1A中所展示的比较器116的实例性实施方式，并且上文中所描述的经类似命名及编号的元件在下文经类似耦合并起作用。
如所展示，图3A中所图解说明的实例性比较器包含耦合到第二级322的第一级320，所述第二级耦合到第三级324。第一级320包含晶体管326、晶体管328、晶体管330、晶体管332、晶体管334、晶体管336及晶体管338。晶体管326及328的源极耦合到供应电压AVDD。在一个实例中，供应电压AVDD是等于大约2.8V的模拟供应电压。在其它实例中，应了解，供应电压AVDD可具有不同值。晶体管326及328的栅极耦合在一起并耦合到晶体管326的漏极。晶体管330的漏极耦合到晶体管326的漏极，且晶体管332的漏极耦合到晶体管328的漏极。晶体管334耦合在晶体管330及332的源极与参考电压之间。在一个实例中，参考电压大致等于接地。
晶体管330的栅极经电容耦合以通过电容器C1接收斜坡314，且晶体管332的栅极经电容耦合以通过电容器C2接收位线312。在图3A中所描绘的实例中，晶体管330的栅极处的电压被标记为Vinp 372，且晶体管332的栅极处的电压被标记为Vinn 374。晶体管328的漏极经配置以产生第一级输出信号1st_out 340的输出。晶体管336耦合在晶体管330的漏极与栅极之间，且晶体管338耦合在晶体管332的漏极与栅极之间。在所描绘实例中，晶体管336及338是经耦合以响应于第一级复位信号rst_1st_b 342而进行切换的第一自动归零晶体管及第二自动归零晶体管。在实例中，晶体管336及338是经配置以响应于来自第一级复位信号rst_1st_b 342的逻辑低值而接通的p沟道(例如，PMOS)晶体管。
如图3A中所描绘的实例图解说明第二级322包含晶体管346、晶体管348、晶体管350、晶体管352及存储电容器CS。晶体管346耦合到供应电压AVDD。晶体管346的栅极经耦合以接收并响应于来自第一级320的第一级输出信号1st_out 340。晶体管346经耦合以响应于第一级输出信号1st_out 340而产生第二级输出信号2nd_out 354。
晶体管348耦合到晶体管346，且晶体管350通过晶体管348耦合到晶体管346。在所描绘实例中，晶体管350的栅极经耦合以接收并响应于第三级输出信号3rd_out 368。如将论述，根据本发明的教示，晶体管350被配置为经耦合以响应于第三级输出信号3rd_out368而进行切换的DC切断装置。
如所展示，晶体管346、晶体管348及晶体管350耦合在供应电压AVDD与参考电压之间。存储电容器CS耦合在参考电压与晶体管348的栅极之间。在实例中，存储电容器CS经配置以对偏置电压Vbias进行取样并保持所述偏置电压，所述偏置电压经耦合以对晶体管348的栅极进行偏置。在实例中，晶体管352耦合在晶体管348的漏极与存储电容器CS之间以响应于第二级复位信号rst_2nd 356而提供从晶体管348的漏极取样并保持在存储电容器CS中的偏置电压Vbias。
电流iAVDD2 376表示通过晶体管346的电流，且电流iGND2 378表示通过晶体管350的电流。在操作中，第二级322的包含iAVDD2 376及iGND2 378的第二级电流通过晶体管346、晶体管348及晶体管350而传导。如下文将更详细论述，晶体管350是DC切断装置，这是因为所述晶体管响应于第三级输出信号3rd_out 368而断开，这会截断通过晶体管350的电流且因此响应于第三级输出信号3rd_out 368而截断第二级322的第二级电流。因此，根据本发明的教示，第二级322的包含iAVDD2 376及iGND2 378的第二级电流在切换晶体管346及晶体管350的转变之前及之后大致为零。
图3A中所描绘的实例图解说明第三级324包含晶体管358、晶体管360、晶体管362、晶体管364及缓冲器366。晶体管358及晶体管364耦合到供应电压DVDD。在一个实例中，供应电压DVDD是等于大约1.2V的数字供应电压。在其它实例中，应了解，供应电压DVDD可具有不同值。晶体管360耦合到晶体管358，且晶体管362耦合在晶体管360与参考电压之间。缓冲器366具有耦合到介于晶体管358与晶体管360之间的节点的输入。第三级输出信号3rd_out368产生于介于晶体管358与晶体管360之间的节点处。缓冲器366耦合在通过供应电压DVDD及参考电压提供的导轨之间。缓冲器366的输出是比较器Vout316的输出电压。晶体管358的栅极及晶体管360的栅极经耦合以接收并响应于第二级输出信号2nd_out 354。晶体管362的栅极及晶体管364的栅极经耦合以接收并响应于第三级启用信号3rd_en 370。
图3B是根据本发明的教示的图解说明在自动归零周期及图像传感器中的模/数转换期间与如图3A中所图解说明的比较器相关联的信号中的一些信号的时序图。在实例中，比较器用于单斜率ADC中，且比较器经配置以比较位线电压312与斜坡314。图3B的实例展示发生在第一垂直虚线与第二垂直虚线之间的比较器自动归零周期、发生在第四垂直虚线与第六垂直虚线之间的第一ADC周期以及发生在第七垂直虚线与第九垂直虚线之间的第二ADC周期。另外，图3B展示第一级复位信号rst_1st_b 342、第二级复位信号rst_2nd 356、第三级启用信号3rd_en 370、斜坡信号314、位线信号312、Vinn 374、Vinp 372、第一级输出信号1st_out 340、第二级输出信号2nd_out 354、第三级输出信号3rd_out 368及比较器输出Vout 316的实例。在所描绘实例中，应注意，第三级输出信号3rd_out 368及比较器输出Vout 316在所描绘实例中可用相同图表表示，这是因为在所描绘实例中，缓冲器366的输出依循耦合到缓冲器366的输入的第三级输出信号3rd_out 368。
如图3B中所描绘的实例中所展示，rst_1st_b 342及rst_2nd 356信号经配置以接通及关断晶体管336、338及352，以便在比较器自动归零周期期间将第一级320及第二级322自动归零。在rst_2nd 356转变为低之前，2nd_out 354输出是晶体管348及350的偏置电压。当rst_2nd 356为高时，晶体管352接通且晶体管348的栅极与漏极耦合在一起。以这种方式，与晶体管348的栅极电压相同的2nd_out 354电压经设定以使晶体管348汲取与晶体管346输出相同的电流(即，iAVDD2＝iGND2)。当rst_2nd 356转变转为低时，对偏置电压进行取样并保持所述偏置电压。在rst_1st_b 342及rst_2nd 356信号在自动归零周期中关断晶体管336、338及352之后，第一ADC周期发生。如所展示，在每一ADC周期开始时，第一级输出信号1st_out 340为高，这会关断晶体管346。其中，根据本发明的教示，晶体管346在每一ADC周期开始时关断，iAVDD2 376及通过第二级322的第二级电流在每一ADC周期开始时大致为零。
以所描绘实例继续，斜坡电压增加且接着在每一ADC周期期间开始斜降，如用斜坡314信号所指示。3rd_en 370在每一ADC周期期间为高，这会启用第三级324且在ADC周期期间会覆盖斜坡314信号的斜降周期。
在所描绘实例中，Vinp 372信号依循斜坡314信号，且Vinn 374信号依循位线312信号。如所展示，当Vinp 372信号在ADC周期期间斜降到小于或等于Vinn 374信号的值时，第一级输出信号1st_out 340接通晶体管346，这会使第二级输出信号2nd_out 354从低值转变为高值，从而会关断晶体管358并接通晶体管360。在3rd_en 370信号在第一ADC周期及第二ADC周期期间为高的情况下，比较器输出(例如，Vout 316)从第一状态转变或双态切换到第二状态，且第三级输出信号3rd_out 368响应于从低值转变为高值的第二级输出信号2nd_out 354而从高值转变为低值。
根据本发明的教示，随着第三级输出信号3rd_out 368从高值转变为低值，晶体管350被关断，这会在晶体管346接通之后截断iGND2 378电流及通过第二级322的第二级电流。因此，根据本发明的教示，晶体管350充当在比较器进行转变或双态切换之后防止第二级电流的DC切断装置。这样，根据本发明的教示，在ADC周期期间，响应于Vinp 372信号斜降到小于或等于Vinn 374信号的值，第二级电流在切换比较器中的晶体管的转变之前及之后大致为零。
图3C是根据本发明的教示的图解说明在图像传感器中的模/数转换期间与如图3A中所图解说明的比较器相关联的一些额外信号的时序图。特定来说，图3C中所图解说明的时序图展示在ADC周期期间第二级322中的电流消耗。在ADC周期开始时，第一级输出信号1st_out 340为高，这会关断第二级322的晶体管346。这样，iAVDD2 376为零，且第二级322中不存在DC电流。当Vinp 372信号斜降为小于或等于Vinn 374信号的值时，第一级输出信号1st_out 340下降，晶体管346接通并开始汲取iAVDD2 376电流以及iGND2 378电流，同时晶体管350仍接通。然而，根据本发明的教示，随着第二级输出信号2nd_out 354电压继续上升，第三级输出信号3rd_out 368继续下降且接着关断晶体管350，这会截断通过晶体管350的DC电流且因此截断通过第二级322的DC电流。
图4A图解说明根据本发明的教示的展示比较器的第二级及第三级的另一实例的示意图，所述比较器具有供与图像传感器中的模/数转换器搭配使用的多个级。应了解，图4A的所图解说明的实例性比较器可以是如图1A中所展示的比较器116的实例性实施方式，并且上文所描述的经类似命名及编号的元件在下文经类似耦合并起作用。也应了解，图4A中所图解说明的实例性比较器与图3A中所图解说明的实例性比较器共享相似性。
举例来说，图4A中所图解说明的实例性比较器包含耦合到第三级424的第二级422。第二级422包含晶体管446、晶体管448、晶体管450、晶体管452及存储电容器CS。晶体管446耦合到供应电压AVDD。晶体管446的栅极经耦合以接收并响应于第一级输出信号1st_out 440。应了解，第一级(图4A中未图解说明)响应于在每一ADC周期期间比较斜坡信号与位线信号而产生第一级输出信号1st_out 440。第一级输出信号1st_out 440经耦合以由第二级422接收。晶体管446经耦合以响应于第一级输出信号1st_out 440而产生第二级输出信号2nd_out 454。
晶体管448耦合到晶体管446，且晶体管450通过晶体管448耦合到晶体管446。在所描绘实例中，晶体管450的栅极经耦合以接收并响应于第三级输出信号3rd_out 468。因此，根据本发明的教示，晶体管450被配置为经耦合以响应于第三级输出信号3rd_out 468而进行切换的DC切断装置。
如所展示，晶体管446、晶体管448及晶体管450耦合在供应电压AVDD与参考电压之间。存储电容器CS耦合在参考电压与晶体管448的栅极之间。在实例中，存储电容器CS经配置以对偏置电压Vbias进行取样并保持所述偏置电压，所述偏置电压经耦合以对晶体管448的栅极进行偏置。在实例中，晶体管452耦合在晶体管448的漏极与存储电容器CS之间以响应于第二级复位信号rst_2nd 456而提供从晶体管448的漏极取样并保持在存储电容器CS中的偏置电压Vbias。
在操作中，第二级422的第二级电流通过晶体管446、晶体管448及晶体管450而传导。如将论述，晶体管450是DC切断装置，这是因为所述晶体管响应于来自第三级424的输出而断开，这会响应于来自第三级424的输出而截断第二级422的第二级电流。因此，根据本发明的教示，第二级422的第二级电流在比较器转变或双态切换之前及之后大致为零。
图4A中所描绘的实例图解说明第三级424包含晶体管458、晶体管460、晶体管462、晶体管480、反相器466、NAND门484及NAND门486。晶体管480耦合到供应电压DVDD，且晶体管458耦合到晶体管480。晶体管460耦合到晶体管458，且晶体管462耦合在晶体管460与参考电压之间。第三级输出信号3rd_out 468产生于介于晶体管458与晶体管460之间的节点处。晶体管462经耦合以进行切换或响应于第三级启用信号3rd_en 470，且晶体管480经耦合以进行切换或响应于第三级启用信号3rd_en_b 482的互补。NAND门484的第一输入耦合到介于晶体管458与晶体管460之间的节点。NAND门484的第二输入经耦合以接收第三级启用信号3rd_en 470。NAND门486的第一输入经耦合以响应于第三级启用信号3rd_en 470而从第一NAND门484的输出接收第三级输出信号3rd_out 468的互补。NAND门486的第二输入经耦合以接收反馈启用信号fb_en 488。因此，NAND门486的输出也经配置以响应于反馈启用信号fb_en 488及第三级启用信号3rd_en 470而重新产生第三级输出信号3rd_out 468。晶体管450经耦合以响应于经耦合以从NAND门486的输出接收的第三输出信号3rd_en 468而进行切换。反相器466具有耦合到NAND门484的输出的输入。反相器466耦合在由供应电压DVDD及参考电压提供的导轨之间。反相器466的输出经配置以提供比较器Vout 416的输出电压。
图4B是根据本发明的教示的图解说明在自动归零周期期间及在图像传感器中的模/数转换期间与如图4A中所图解说明的比较器相关联的信号中的一些信号的时序图。在实例中，比较器用于单斜率ADC中，且比较器经配置以比较位线电压与斜坡信号。图4B的实例展示发生在第三垂直虚线与第五垂直虚线之间的第一ADC周期以及发生在第六垂直虚线与第八垂直虚线之间的第二ADC周期。另外，图4B展示第二级复位信号rst_2nd 456、第三级启用信号3rd_en 470、第三级启用信号3rd_en_b 482的互补、反馈启用信号fb_en 488、第一级输出信号1st_out 440、第二级输出信号2nd_out 454、第三级输出信号3rd_out 468及比较器输出Vout 416的实例。在所描绘实例中，应注意，第三级输出信号3rd_out 468及比较器输出Vout 416在所描绘实例中可用相同图表表示，这是因为反相器466的输出依循第三级输出信号3rd_out 468。
如图4B中所描绘的实例中所展示，rst_2nd 456信号最初经配置以接通及关断晶体管452，这会在比较器自动归零周期期间将第二级422自动归零。类似于图3B中所描述的实例，当rst_2nd 456为高时，2nd_out 454经偏置以使通过晶体管448及450的电流与晶体管446的电流相同。当rst_2nd 456转变为低时。对2nd_out 454上的那个偏置电压进行取样并保持所述偏置电压。在每一ADC周期期间，在rst_2nd 456信号在自动归零周期中关断晶体管452之后，斜坡电压(未展示)增加且接着开始斜降。如所展示，在每一ADC周期开始时，第一级输出信号1st_out 440为高，这会关断晶体管446。根据本发明的教示，随着晶体管446在每一ADC周期开始时关断，通过第二级422的第二级电流在每一ADC周期开始时大致为零。
图4B中所描绘的实例展示，在每一ADC周期期间，3rd_en 470信号为高，互补信号3rd_en_b 482为低，且反馈启用信号fb_en 488为高，这会在如上文所论述的ADC周期期间启用第三级424并覆盖斜坡信号的斜降周期。也应注意，在图4B中所描绘的实例中，当3rd_en 470信号为低，互补信号3rd_en_b 482为高且反馈启用信号fb_en 488为低时，第三级输出信号3rd_out 468及Vout 416信号为低。在每一ADC周期开始时，当3rd_en 470信号为高，互补信号3rd_en_b 482为低且反馈启用信号fb_en 488为高时，第三级输出信号3rd_out468及Vout 416信号为高，直到比较器双态切换为止，这时，第二级输出信号2nd_out 454转变为高且第三级输出信号3rd_out 468及Vout 416信号转变为低。
特定来说，随着斜坡信号在ADC周期期间斜降到小于或等于位线信号的值，第一级输出信号1st_out 440下降并接通晶体管446，这会使第二级输出信号2nd_out 454从低值转变为高值，从而会关断晶体管458并接通晶体管460。在于第一ADC周期及第二ADC周期期间3rd_en 470信号为高、3rd_en_b 482信号为低且反馈启用信号fb_en 488为高的情况下，比较器输出(例如，Vout 416)从第一状态转变或双态切换到第二状态且第三级输出信号3rd_out 468响应于第二级输出信号2nd_out 454从低值转变为高值而从高值转变为低值。
根据本发明的教示，在晶体管446接通之后，在第三级输出信号3rd_out 468从高值转变为低值的情况下，晶体管450被关断，这会截断通过第二级422的第二级电流。因此，根据本发明的教示，晶体管450充当在比较器进行转变或双态切换之后防止第二级电流的DC切断装置。这样，根据本发明的教示，响应于在ADC周期期间斜坡信号斜降到小于或等于位线信号的值，第二级电流在切换比较器中的晶体管的转变之前及之后大致为零。
图5A图解说明根据本发明的教示的展示比较器的又另一实例的示意图，所述比较器具有供与图像传感器中的模/数转换器搭配使用的多个级。应了解，图5A的所图解说明的实例性比较器可以是如图1A中所展示的比较器116的实例性实施方式，且上文所描述的经类似命名及编号的元件在下文经类似耦合并起作用。也应了解，图5A中所图解说明的实例性比较器与图3A中所图解说明的实例性比较器及图4A中所图解说明的实例性比较器共享相似性。
举例来说，图5A中所图解说明的实例性比较器包含耦合到第二级522的第一级520，所述第二级耦合到第三级524。第一级520包含晶体管526、晶体管528、晶体管530、晶体管532、晶体管534、晶体管536、晶体管538、晶体管590及晶体管592。晶体管526、528及590的源极耦合到供应电压AVDD。晶体管526及528的栅极耦合在一起并耦合到晶体管526漏极。晶体管530的漏极耦合到晶体管526的漏极，且晶体管532的漏极耦合到晶体管528的漏极。晶体管534耦合在晶体管530及532的源极与参考电压之间。
晶体管530的栅极经电容耦合以通过电容器C1接收斜坡514，且晶体管532的栅极经电容耦合以通过电容器C2接收位线512。晶体管528的漏极经配置以响应于第一级输出启用信号1st_out_en_b 596而通过晶体管592产生第一级输出信号1st_out 540的输出。在所描绘实例中，晶体管592是p沟道晶体管(例如，PMOS)且第一级输出启用信号1st_out_en_b596因此响应于逻辑低值而接通晶体管592。在实例中，晶体管590经耦合以响应于第一级输出高信号1st_out_high_b 594而将第一级输出信号1st_out 540拉到高值(例如，AVDD)。在实例中，晶体管590是p沟道晶体管且第一级输出高信号1st_out_high_b 594因此响应于逻辑低值而接通晶体管590。
晶体管536耦合在晶体管530的漏极与栅极之间，且晶体管538耦合在晶体管532的漏极与栅极之间。在所描绘实例中，晶体管536及538是经耦合以响应于第一级复位信号rst_1st_b 542而进行切换的第一自动归零晶体管及第二自动归零晶体管。在实例中，晶体管536及538是经配置以响应于来自第一级复位信号rst_1st_b 542的逻辑低值而接通的p沟道晶体管。
图5A中所描绘的实例图解说明第二级522包含晶体管546、晶体管548、晶体管550、晶体管552及存储电容器CS。晶体管546耦合到供应电压AVDD。当晶体管590响应于第一级输出高信号1st_out_high_b 594而关断时，晶体管546的栅极经耦合以接收并响应于来自第一级520的第一级输出信号1st_out 540。晶体管546经耦合以响应于第一级输出信号1st_out 540而产生第二级输出信号2nd_out 554。
晶体管548耦合到晶体管546，且晶体管550通过晶体管548耦合到晶体管546。在所描绘实例中，晶体管550的栅极经耦合以接收并响应于第三级输出信号3rd_out 568。因此，根据本发明的教示，晶体管550被配置成经耦合以响应于第三级输出信号3rd_out 568而进行切换的DC切断装置。
如所展示，晶体管546、晶体管548及晶体管550耦合在供应电压AVDD与参考电压之间。存储电容器CS耦合在参考电压与晶体管548的栅极之间。在实例中，存储电容器CS经配置以对偏置电压Vbias进行取样并保持所述偏置电压，所述偏置电压经耦合以对晶体管548的栅极进行偏置。在实例中，晶体管552耦合在晶体管548的漏极与存储电容器CS之间以响应于第二级复位信号rst_2nd 556而提供从晶体管548的漏极取样并保持在存储电容器CS中的偏置电压Vbias。
在操作中，第二级522的第二级电流通过晶体管546、晶体管548及晶体管550而传导。如下文将更详细论述，晶体管550是DC切断装置，这是因为所述晶体管响应于第三级输出信号3rd_out 568而断开，这会响应于第三级输出信号3rd_out 568而截断第二级522的第二级电流。因此，根据本发明的教示，第二级522的第二级电流在切换晶体管546及晶体管550的转变之前及之后大致为零。
图5A中所描绘的实例图解说明第三级524包含晶体管558、晶体管560、晶体管562、晶体管564及缓冲器566。晶体管558及晶体管564耦合到供应电压DVDD。晶体管560耦合到晶体管558，且晶体管562耦合在晶体管560与参考电压之间。缓冲器566具有耦合到介于晶体管558与晶体管560之间的节点的输入。第三级输出信号3rd_out 568产生于晶体管558与晶体管560之间的节点处。缓冲器566耦合在由供应电压DVDD及参考电压提供的导轨之间。缓冲器566的输出是比较器Vout 516的输出电压。晶体管558的栅极及晶体管560的栅极经耦合以接收并响应于第二级输出信号2nd_out 554。晶体管562的栅极及晶体管564的栅极经耦合以接收并响应于第三级启用信号3rd_en 570。
图5B是根据本发明的教示的图解说明在自动归零周期期间及在图像传感器中的模/数转换期间与如图5A中所图解说明的比较器相关联的信号中的一些信号的时序图。特定来说，图5B展示第一级复位信号rst_1st_b 542、第二级复位信号rst_2nd 556、第一级输出高信号1st_out_high_b 594、第一级输出启用信号1st_out_en_b 596、斜坡信号Vramp514、第一级输出信号1st_out 540及第二级输出信号2nd_out 554的实例。
如所描绘实例中所展示，在图5B中的第一垂直虚线处，第一级复位信号rst_1st_b542转变为逻辑低电平且第二级复位信号rst_2nd 556转变为逻辑高电平。因此，这时，晶体管536及538经接通以将第一级520自动归零，并且晶体管552经接通以复位第二级522且对来自晶体管548的漏极的偏置电压值进行取样并将所述偏置电压值保持到晶体管548的栅极处的存储电容器CS中。当复位第二级522时，在图5B中标记“第二级消耗电流的周期”的周期期间，第二级522消耗电流且2nd_out 554输出晶体管548的偏置电压。当rst_2nd556转变为低时，对偏置电压进行取样并将所述偏置电压保持在电容器CS上。在这个配置中，在对偏置电压进行取样并保持所述偏置电压之后，1st_out 540被上拉到AVDD使得晶体管546断开且第二级522电流变为零。
这时，应注意，第一级输出高信号1st_out_high_b 594处于逻辑高电平下且第一级输出启用信号1st_out_en_b 596处于逻辑低电平下，使得这时晶体管590关断且晶体管592接通。这样，第一级输出信号1st_out 540的偏置电压经耦合以由第二级522接收，这会接通晶体管546并开始汲取偏置电流以复位第二级522。在晶体管546接通的情况下，晶体管548的栅极与漏极经电连接，2nd_out电压经设定以使晶体管548汲取与晶体管546相同的电流，使得可对偏置电压进行取样并将所述偏置电压从晶体管548的漏极保持到晶体管548的栅极处的存储电容器CS中。在第二垂直虚线处，在偏置电压已被取样并从晶体管548的漏极保持到存储电容器CS之后，第二级复位信号rst_2nd 556转变为逻辑低电平，这会关断晶体管552。在第三垂直虚线处，第一级输出高信号1st_out_high_b 594转变为逻辑低值，这会接通晶体管590，因此这会将第一级输出信号1st_out 540上拉到逻辑高AVDD，从而会关断第二级中的晶体管546，使得在如所论述的第二级自动归零周期期间在偏置电压已被取样并保持之后防止第二级522消耗电流。
以图5B中所描绘的实例继续，第一级复位信号rst_1st_b 542在第四垂直虚线处转变为逻辑高电平，这时，晶体管536及538被关断以完成第一级520的自动归零周期。斜坡信号Vramp 514在第五垂直虚线处升高以准备ADC操作。之后，第一级输出启用信号1st_out_en_b 596转变为低逻辑电平且第一级输出高信号1st_out_high_b 594转变为逻辑高电平，使得在第六垂直虚线处晶体管590被关断且晶体管592被接通。因此，第二级现在经启用以接收并响应于来自第一级520的第一级输出信号1st_out 540，这会使得当斜坡信号Vramp 514在第六垂直虚线之后斜降时针对比较器发生ADC操作，且当Vramp 514信号斜降到等于或小于位线512值的值时，2nd_out 554信号在第七垂直虚线处双态切换。
图6A图解说明根据本发明的教示的展示比较器的仍另一实例的示意图，所述比较器具有供与图像传感器中的模/数转换器搭配使用的多个级。应了解，图6A所图解说明的实例性比较器可以是如图1A中所展示的比较器116的实例性实施方式，且上文所描述的经类似命名及编号元件在下文经类似耦合并起作用。也了解，图6A中所图解说明的实例性比较器与图3A中所图解说明的实例性比较器、图4A中所图解说明的实例性比较器及图5A中所图解说明的实例性比较器共享相似性。
举例来说，图6A中所图解说明的实例性比较器包含耦合到第二级622的第一级620，所述第二级耦合到第三级624。第一级620包含晶体管626、晶体管628、晶体管630、晶体管632、晶体管634、晶体管636、晶体管638、晶体管690及晶体管692。晶体管626、628及690的源极耦合到供应电压AVDD。晶体管626及628的栅极耦合在一起并耦合到晶体管626的漏极。晶体管630的漏极耦合到晶体管626的漏极，且晶体管632的漏极耦合到晶体管628的漏极。晶体管634耦合在晶体管630及632的源极与参考电压之间。
晶体管630的栅极经电容耦合以通过电容器C1接收斜坡614，且晶体管632的栅极经电容耦合以通过电容器C2接收位线612。晶体管628的漏极经配置以响应于第一级输出启用信号1st_out_en_b 696而通过晶体管692产生第一级输出信号1st_out 640的输出。在所描绘实例中，晶体管692是p沟道晶体管(例如，PMOS)且第一级输出启用信号1st_out_en_b696因此响应于逻辑低值而接通晶体管692。在实例中，晶体管690经耦合以响应于第一级输出高信号1st_out_high_b 694而将第一级输出信号1st_out 640拉到高值(例如，AVDD)。在实例中，晶体管690是p沟道晶体管且第一级输出高信号1st_out_high_b 694因此响应于逻辑低值而接通晶体管690。
晶体管636耦合在晶体管630的漏极与栅极之间，且晶体管638耦合在晶体管632的漏极与栅极之间。在所描绘实例中，晶体管636及638是经耦合以响应于第一级复位信号rst_1st_b 642而进行切换的第一自动归零晶体管及第二自动归零晶体管。在实例中，晶体管636及638是经配置以响应于来自第一级复位信号rst_1st_b 642的逻辑低值而接通的p沟道晶体管。
图6A中所描绘的实例图解说明第二级622包含晶体管646、晶体管648、晶体管650、晶体管652及存储电容器CS。晶体管646耦合到供应电压AVDD。当晶体管690响应于第一级输出高信号1st_out_high_b 694而关断时，晶体管646的栅极经耦合以接收并响应于来自第一级620的第一级输出信号1st_out 640。晶体管646经耦合以响应于第一级输出信号1st_out 640而产生第二级输出信号2nd_out 654。
晶体管648耦合到晶体管646，且晶体管650通过晶体管648耦合到晶体管646。在所描绘实例中，晶体管650的栅极经耦合以接收并响应于第三级输出信号3rd_out 668。因此，根据本发明的教示，晶体管650被配置为经耦合以响应于第三级输出信号3rd_out 668而进行切换的DC切断装置。
如所展示，晶体管646、晶体管648及晶体管650耦合在供应电压AVDD与参考电压之间。存储电容器CS耦合在参考电压与晶体管648的栅极之间。在实例中，存储电容器CS经配置以对偏置电压Vbias进行取样并保持所述偏置电压，所述偏置电压经耦合以对晶体管648的栅极进行偏置。
图6A中所图解说明的实例性比较器与图5A中所图解说明的实例性比较器之间的一个不同之处在于，图6A中的晶体管耦合在存储电容器CS与在外部提供的第二级偏置信号vbias_2nd 698之间。这样，在外部提供的第二级偏置信号vbias_2nd 698经耦合以响应于第二级复位信号rst_2nd 656而非来自晶体管648的漏极而被取样并保持在存储电容器CS中。如下文将更详细图解说明，第二级622因此无需消耗电流来对偏置电压进行取样并将所述偏置电压保持到存储电容器CS中。
在操作中，第二级622的第二级电流通过晶体管646、晶体管648及晶体管650而传导。如下文将更详细论述，晶体管650是DC切断装置，这是因为所述晶体管响应于第三级输出信号3rd_out 668而断开，这会响应于第三级输出信号3rd_out 668而截断第二级622的第二级电流。因此，根据本发明的教示，第二级622的第二级电流在切换晶体管646及晶体管650的转变之前及之后大致为零。
图6A中所描绘的实例图解说明第三级624包含晶体管658、晶体管660、晶体管662、晶体管664及缓冲器666。晶体管658及晶体管664耦合到供应电压DVDD。晶体管660耦合到晶体管658，且晶体管662耦合在晶体管660与参考电压之间。缓冲器666具有耦合到介于晶体管658与晶体管660之间的节点的输入。第三级输出信号3rd_out 668产生于介于晶体管658与晶体管660之间的节点处。缓冲器666耦合在由供应电压DVDD及参考电压提供的导轨之间。缓冲器666的输出是比较器Vout 616的输出电压。晶体管658的栅极及晶体管660的栅极经耦合以接收并响应于第二级输出信号2nd_out 654。晶体管662的栅极及晶体管664的栅极经耦合以接收并响应于第三级启用信号3rd_en 670。
图6B是根据本发明的教示的图解说明在自动归零周期期间及在图像传感器中的模/数转换期间与图6A中所图解说明的比较器相关联的信号中的一些信号的时序图。特定来说，图6B展示第一级复位信号rst_1st_b 642、第二级复位信号rst_2nd 656、第一级输出高信号1st_out_high_b 694、第一级输出启用信号1st_out_en_b 696、斜坡信号Vramp 614及第一级输出信号1st_out 640的实例。
如所描绘实例中所展示，在图6B中的第一垂直虚线处，第一级复位信号rst_1st_b642转变为逻辑低电平且第二级复位信号rst_2nd 656转变为逻辑高电平。因此，这时，晶体管636及638被接通以将第一级620自动归零，并且晶体管652被接通以复位第二级622且对来自在外部提供的第二级偏置信号vbias_2nd 698的偏置电压值进行取样并将所述偏置电压值保持到晶体管648的栅极处的存储电容器CS中。
图6B中所图解说明的实例性时序图与图5B中所图解说明的实例性时序图之间的一个不同之处在于，第一级输出高信号1st_out_high_b 694处于逻辑低电平下且第一级输出启用信号1st_out_en_b 696处于逻辑高电平下，使得在第一垂直虚线处晶体管690被接通且晶体管692被关断。这样，第一级输出信号1st_out 640被拉高到AVDD，这会关断晶体管646。因此，第二级622在第二级自动归零周期期间不会消耗电流，同时rst_2nd 656处于逻辑高下，从而使得在外部提供的第二级偏置信号vbias_2nd 698能够被取样并保持到存储电容器CS中。然后，在第二垂直虚线处，在偏置电压已被取样并被保持到存储电容器CS中之后，第二级复位信号rst_2nd 656转变为逻辑低电平，这会关断晶体管652。
以图6B中所描绘的实例继续且类似于图5B中所描绘的实例，图6B中的第一级复位信号rst_1st_b 642在第四垂直虚线处转变为逻辑高电平，这时晶体管636及638被关断以完成第一级620的自动归零周期。斜坡信号Vramp 614在第五垂直虚线处上升以准备ADC操作。之后，第一级输出启用信号1st_out_en_b 696转变为低逻辑电平且第一级输出高信号1st_out_high_b 694转变为逻辑高电平，使得在第六垂直虚线处晶体管690被关断且晶体管692被接通。因此，现启用第二级以响应于来自第一级620的第一级输出信号1st_out640，这使得在第六垂直虚线之后当斜坡信号Vramp 614斜降时，ADC操作与比较器一起发生。
包含发明摘要中所描述内容的本发明的所图解说明实例的以上描述并非打算为穷尽性的或将本发明限制于所揭示的精确形式。虽然出于说明性目的而在本文中描述了本发明的特定实例，但如所属领域的技术人员将认识到，可在本发明的范围内做出各种修改。
可鉴于以上详细描述对本发明做出这些修改。所附权利要求书中所使用的术语不应理解为将本发明限制于本说明书中所揭示的特定实例。而是，本发明的范围将完全由所附权利要求书确定，所述权利要求书将根据所创建的权利要求解释原则来加以理解。

Claims (28)

1.一种比较器，其包含耦合在第一级与第三级之间的第二级，其中所述第二级包括：
第一晶体管，其耦合在所述第一级与所述第三级之间以响应于从所述第一级接收的第一输出信号而产生第二输出信号，并将所述第二输出信号输出至所述第三级；及
第二晶体管，其耦合到所述第一晶体管，其中所述第一晶体管及所述第二晶体管耦合在第一供应电压与参考电压之间，其中所述第二级的第二级电流通过所述第一晶体管及所述第二晶体管而传导，其中所述第二晶体管经耦合以响应于从所述第三级接收的第三输出信号而截断所述第二级的所述第二级电流，其中所述第三输出信号响应于所述第二输出信号而转变。
2.根据权利要求1所述的比较器，其中所述第二级电流在切换所述第一晶体管及所述第二晶体管的转变之前及之后大致为零。
3.根据权利要求1所述的比较器，其中所述第二级进一步包括第三晶体管，其耦合在所述第一晶体管与所述第二晶体管之间，其中所述第二级电流通过所述第一晶体管、所述第二晶体管及所述第三晶体管而传导。
4.根据权利要求3所述的比较器，其中所述第二级进一步包括：
存储电容器，其耦合在所述第三晶体管的栅极与所述参考电压之间；及
第四晶体管，其耦合在所述存储电容器与第二级偏置电压之间，其中所述第四晶体管经耦合以响应于第二级复位信号而进行切换。
5.根据权利要求4所述的比较器，其中所述第四晶体管耦合在所述存储电容器与所述第三晶体管的漏极之间，其中所述第三晶体管的所述漏极经耦合以提供所述第二级偏置电压。
6.根据权利要求1所述的比较器，其中所述第三级包括：
第五晶体管；及
第六晶体管，其耦合到所述第五晶体管，其中所述第五晶体管及所述第六晶体管耦合在第二供应电压与所述参考电压之间，其中所述第五晶体管及所述第六晶体管经耦合以响应于所述第二输出信号，其中所述第五晶体管及所述第六晶体管经耦合以在介于所述第五晶体管与所述第六晶体管之间的节点处产生所述第三输出信号。
7.根据权利要求6所述的比较器，其中所述第三级进一步包括：
第七晶体管，其耦合在所述第六晶体管与所述参考电压之间；
第八晶体管，其耦合在所述第二供应电压与介于所述第五晶体管与所述第六晶体管之间的所述节点之间，其中所述第七晶体管及所述第八晶体管经耦合以响应于第三级启用信号而进行切换；及
缓冲器，其耦合到介于所述第五晶体管与所述第六晶体管之间的所述节点以产生所述比较器的输出电压。
8.根据权利要求6所述的比较器，其中所述第三级进一步包括：
第七晶体管，其耦合在所述第六晶体管与所述参考电压之间，其中所述第七晶体管经耦合以响应于第三级启用信号而进行切换；
第一NAND门，其具有第一输入及第二输入，其中所述第一NAND门的所述第一输入耦合到介于所述第五晶体管与所述第六晶体管之间的所述节点，其中所述第一NAND门的所述第二输入经耦合以接收所述第三级启用信号；
第二NAND门，其具有第一输入及第二输入，其中所述第二NAND门的所述第一输入经耦合以响应于所述第三级启用信号而从所述第一NAND门的输出接收所述第三输出信号的互补，其中所述第二NAND门的所述第二输入经耦合以接收反馈启用信号，其中所述第二晶体管经耦合以响应于经耦合以响应于所述反馈启用信号而从所述第二NAND门的输出接收的所述第三输出信号而进行切换。
9.根据权利要求8所述的比较器，其中所述第三级进一步包括反相器，其经耦合以响应于所述第三级启用信号而从所述第一NAND门的所述输出接收所述第三输出信号的所述互补，以便产生所述比较器的输出电压。
10.根据权利要求8所述的比较器，其中所述第三级进一步包括第九晶体管，其耦合在所述第二供应电压与所述第五晶体管之间，其中所述第九晶体管经耦合以响应于所述第三级启用信号的互补而进行切换。
11.根据权利要求1所述的比较器，其进一步包括：
第十晶体管，其耦合在所述第一供应电压与所述第一晶体管的栅极之间，其中所述第十晶体管经耦合以响应于第一级输出高信号而进行切换；及
第十一晶体管，其耦合在所述第一级与所述第一晶体管的所述栅极之间，其中所述第一晶体管经耦合以响应于第一级输出启用信号而通过所述第十一晶体管接收所述第一输出信号。
12.根据权利要求1所述的比较器，其中所述第一级包括：
第十二晶体管，其耦合到所述第一供应电压；
第十三晶体管，其耦合到所述第一供应电压，其中所述第十二晶体管的栅极及漏极耦合到所述第十三晶体管的栅极；
第十四晶体管，其耦合到所述第十二晶体管，其中所述第十四晶体管的栅极耦合到所述比较器的第一输入；
第十五晶体管，其耦合到所述第十三晶体管，其中所述第十五晶体管的栅极耦合到所述比较器的第二输入，其中介于所述第十三晶体管与所述第十五晶体管之间的节点经耦合以产生所述第一输出信号；及
第十六晶体管，其耦合到耦合到所述第十四晶体管及所述第十五晶体管的节点，其中所述第十六晶体管耦合在耦合到所述第十四晶体管及所述第十五晶体管的所述节点与所述参考电压之间，其中所述第十六晶体管具有以第一级偏置电压进行偏置的经栅极耦合频调。
13.根据权利要求12所述的比较器，其中所述第一级进一步包括：
第一自动归零晶体管，其耦合在所述第十四晶体管的漏极与所述栅极之间；及
第二自动归零晶体管，其耦合在所述第十五晶体管的漏极与所述栅极之间，其中所述第一自动归零晶体管及所述第二自动归零晶体管经耦合以响应于第一级复位信号而进行切换。
14.根据权利要求12所述的比较器，
其中所述比较器的所述第一输入经耦合以从斜坡产生器接收斜坡信号，
其中所述比较器的所述第二输入经耦合以从像素阵列接收位线信号。
15.一种成像系统，其包括：
像素阵列，其用以接收图像光并作为响应而产生图像电荷电压信号；及
读出电路系统，其经耦合以通过多个位线从所述像素阵列接收所述图像电荷电压信号并作为响应而提供来自所述多个位线中的每一者的位线信号的数字表示，所述读出电路系统包含比较器，其用以接收所述位线信号、将所述位线信号与来自斜坡产生器的斜坡信号进行比较并作为响应而将比较器输出电压提供到计数器以产生所述数字表示，其中所述比较器包含耦合在第一级与第三级之间的第二级，其中所述第二级包括：
第一晶体管，其耦合在所述第一级与所述第三级之间以响应于从所述第一级接收的第一输出信号而产生第二输出信号，并将所述第二输出信号输出至所述第三级；及
第二晶体管，其耦合到所述第一晶体管，其中所述第一晶体管及所述第二晶体管耦合在第一供应电压与参考电压之间，其中所述第二级的第二级电流通过所述第一晶体管及所述第二晶体管而传导，其中所述第二晶体管经耦合以响应于从所述第三级接收的第三输出信号而截断所述第二级的所述第二级电流，其中所述第三输出信号响应于所述第二输出信号而转变。
16.根据权利要求15所述的成像系统，其中所述第二级电流在切换所述第一晶体管及所述第二晶体管的转变之前及之后大致为零。
17.根据权利要求15所述的成像系统，其中所述第二级进一步包括第三晶体管，其耦合在所述第一晶体管与所述第二晶体管之间，其中所述第二级电流通过所述第一晶体管、所述第二晶体管及所述第三晶体管而传导。
18.根据权利要求17所述的成像系统，其中所述第二级进一步包括：
存储电容器，其耦合在所述第三晶体管的栅极与所述参考电压之间；及
第四晶体管，其耦合在所述存储电容器与第二级偏置电压之间，其中所述第四晶体管经耦合以响应于第二级复位信号而进行切换。
19.根据权利要求18所述的成像系统，其中所述第四晶体管耦合在所述存储电容器与所述第三晶体管的漏极之间，其中所述第三晶体管的所述漏极经耦合以提供所述第二级偏置电压。
20.根据权利要求15所述的成像系统，其中所述第三级包括：
第五晶体管；及
第六晶体管，其耦合到所述第五晶体管，其中所述第五晶体管及所述第六晶体管耦合在第二供应电压与所述参考电压之间，其中所述第五晶体管及所述第六晶体管经耦合以响应于所述第二输出信号，其中所述第五晶体管及所述第六晶体管经耦合以在介于所述第五晶体管与所述第六晶体管之间的节点处产生所述第三输出信号。
21.根据权利要求20所述的成像系统，其中所述第三级进一步包括：
第七晶体管，其耦合在所述第六晶体管与所述参考电压之间；
第八晶体管，其耦合在所述第二供应电压与介于所述第五晶体管与所述第六晶体管之间的所述节点之间，其中所述第七晶体管及所述第八晶体管经耦合以响应于第三级启用信号而进行切换；及
缓冲器，其耦合到介于所述第五晶体管与所述第六晶体管之间的所述节点以产生所述比较器的输出电压。
22.根据权利要求20所述的成像系统，其中所述第三级进一步包括：
第七晶体管，其耦合在所述第六晶体管与所述参考电压之间，其中所述第七晶体管经耦合以响应于第三级启用信号而进行切换；
第一NAND门，其具有第一输入及第二输入，其中所述第一NAND门的所述第一输入耦合到介于所述第五晶体管与所述第六晶体管之间的所述节点，其中所述第一NAND门的所述第二输入经耦合以接收所述第三级启用信号；
第二NAND门，其具有第一输入及第二输入，其中所述第二NAND门的所述第一输入经耦合以响应于所述第三级启用信号而从所述第一NAND门的输出接收所述第三输出信号的互补，其中所述第二NAND门的所述第二输入经耦合以接收反馈启用信号，其中所述第二晶体管经耦合以响应于经耦合以响应于所述反馈启用信号而从所述第二NAND门的输出接收的所述第三输出信号而进行切换。
23.根据权利要求22所述的成像系统，其中所述第三级进一步包括反相器，其经耦合以响应于所述第三级启用信号而从所述第一NAND门的所述输出接收所述第三输出信号的所述互补，以便产生所述比较器的输出电压。
24.根据权利要求22所述的成像系统，其中所述第三级进一步包括第九晶体管，其耦合在所述第二供应电压与所述第五晶体管之间，其中所述第九晶体管经耦合以响应于所述第三级启用信号的互补而进行切换。
25.根据权利要求15所述的成像系统，其进一步包括：
第十晶体管，其耦合在所述第一供应电压与所述第一晶体管的栅极之间，其中所述第十晶体管经耦合以响应于第一级输出高信号而进行切换；及
第十一晶体管，其耦合在所述第一级与所述第一晶体管的所述栅极之间，其中所述第一晶体管经耦合以响应于第一级输出启用信号而通过所述第十一晶体管接收所述第一输出信号。
26.根据权利要求15所述的成像系统，其中所述第一级包括：
第十二晶体管，其耦合到所述第一供应电压；
第十三晶体管，其耦合到所述第一供应电压，其中所述第十二晶体管的栅极及漏极耦合到所述第十三晶体管的栅极；
第十四晶体管，其耦合到所述第十二晶体管，其中所述第十四晶体管的栅极耦合到所述比较器的第一输入；
第十五晶体管，其耦合到所述第十三晶体管，其中所述第十五晶体管的栅极耦合到所述比较器的第二输入，其中介于所述第十三晶体管与所述第十五晶体管之间的节点经耦合以产生所述第一输出信号；及
第十六晶体管，其耦合到耦合到所述第十四晶体管及所述第十五晶体管的节点，其中所述第十六晶体管耦合在耦合到所述第十四晶体管及所述第十五晶体管的所述节点与所述参考电压之间，其中所述第十六晶体管具有以第一级偏置电压进行偏置的经栅极耦合频调。
27.根据权利要求26所述的成像系统，其中所述第一级进一步包括：
第一自动归零晶体管，其耦合在所述第十四晶体管的漏极与所述栅极之间；及
第二自动归零晶体管，其耦合在所述第十五晶体管的漏极与所述栅极之间，其中所述第一自动归零晶体管及所述第二自动归零晶体管经耦合以响应于第一级复位信号而进行切换。
28.根据权利要求26所述的成像系统，
其中所述比较器的所述第一输入经耦合以从斜坡产生器接收斜坡信号，
其中所述比较器的所述第二输入经耦合以从像素阵列接收位线信号。
CN202111282891.0A 2020-12-18 2021-11-01 用于单斜率模/数转换器的具有dc切断装置的比较器级 Active CN114650382B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/127,499 2020-12-18
US17/127,499 US11206039B1 (en) 2020-12-18 2020-12-18 Comparator stage with DC cut device for single slope analog to digital converter

Publications (2)

Publication Number Publication Date
CN114650382A CN114650382A (zh) 2022-06-21
CN114650382B true CN114650382B (zh) 2023-06-02

Family

ID=78918421

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111282891.0A Active CN114650382B (zh) 2020-12-18 2021-11-01 用于单斜率模/数转换器的具有dc切断装置的比较器级

Country Status (3)

Country Link
US (1) US11206039B1 (zh)
CN (1) CN114650382B (zh)
TW (1) TWI782739B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120058337A (ko) * 2010-11-29 2012-06-07 삼성전자주식회사 Ｃｄｓ 회로, 이의 동작 방법, 및 이를 포함하는 장치들
CN111327849A (zh) * 2016-09-27 2020-06-23 豪威科技股份有限公司 用于双重斜波模/数转换器的比较器
CN111565047A (zh) * 2019-02-13 2020-08-21 豪威科技股份有限公司 单斜率模数转换器的比较器输出电路

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004153444A (ja) * 2002-10-29 2004-05-27 Renesas Technology Corp チョッパ型コンパレータ
JP4856186B2 (ja) * 2005-10-26 2012-01-18 エヌエックスピー ビー ヴィ 高速コンパレータ
TWI334687B (en) * 2006-10-31 2010-12-11 G Time Electronic Co Ltd A stable oscillator having a reference voltage independent from the temperature and the voltage source
JP4900200B2 (ja) * 2007-11-15 2012-03-21 ソニー株式会社 固体撮像素子、およびカメラシステム
US7741981B1 (en) * 2008-12-30 2010-06-22 Hong Kong Applied Science And Technology Research Institute Co., Ltd. Dual-use comparator/op amp for use as both a successive-approximation ADC and DAC
US8743258B2 (en) * 2010-11-29 2014-06-03 Samsung Electronics Co., Ltd. Correlated double sampling circuit, method thereof and devices having the same
GB2498529A (en) * 2012-01-17 2013-07-24 St Microelectronics Res & Dev Image sensor comprising positive feedback between a bias line and the output of multiple ADCs
JP2013172270A (ja) 2012-02-20 2013-09-02 Sony Corp 比較器、ａｄ変換器、固体撮像装置、カメラシステム、および電子機器
CN103096003B (zh) * 2013-02-07 2016-04-27 江苏思特威电子科技有限公司 成像装置及其成像方法
JP5880478B2 (ja) * 2013-03-29 2016-03-09 ソニー株式会社 コンパレータ、固体撮像素子、電子機器、および、駆動方法
JP5870954B2 (ja) * 2013-03-29 2016-03-01 ソニー株式会社 コンパレータ、固体撮像素子、電子機器、および、駆動方法
KR20150051422A (ko) * 2013-11-04 2015-05-13 에스케이하이닉스 주식회사 전류 보상 및 노이즈 제거 기능을 가지는 비교기 및 그를 이용한 아날로그-디지털 변환 장치
KR102245973B1 (ko) * 2014-02-17 2021-04-29 삼성전자주식회사 상관 이중 샘플링 회로 및 이를 포함하는 이미지 센서
KR102369625B1 (ko) * 2015-09-25 2022-03-03 삼성전자주식회사 아날로그-디지털 컨버터 및 이를 포함하는 이미지 센서
US9848140B2 (en) * 2016-03-31 2017-12-19 Omnivision Technologies, Inc. Horizontal banding reduction with ramp generator isolation in an image sensor
US9998131B1 (en) * 2016-12-14 2018-06-12 Taiwan Semiconductor Manufacturing Co., Ltd. Hybrid analog-to-digital converter
US9967505B1 (en) 2017-04-13 2018-05-08 Omnivision Technologies, Inc. Comparators for double ramp analog to digital converter
US10326955B1 (en) * 2018-01-16 2019-06-18 Omnivision Technologies, Inc. Image sensor readout circuitry including analog-to-digital conversion with hybrid counter structure
KR102677076B1 (ko) * 2019-02-28 2024-06-21 에스케이하이닉스 주식회사 저 밴딩 노이즈를 위한 비교 장치 및 그에 따른 씨모스 이미지 센서

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120058337A (ko) * 2010-11-29 2012-06-07 삼성전자주식회사 Ｃｄｓ 회로, 이의 동작 방법, 및 이를 포함하는 장치들
CN111327849A (zh) * 2016-09-27 2020-06-23 豪威科技股份有限公司 用于双重斜波模/数转换器的比较器
CN111565047A (zh) * 2019-02-13 2020-08-21 豪威科技股份有限公司 单斜率模数转换器的比较器输出电路

Also Published As

Publication number Publication date
TW202226765A (zh) 2022-07-01
US11206039B1 (en) 2021-12-21
TWI782739B (zh) 2022-11-01
CN114650382A (zh) 2022-06-21

Similar Documents

Publication Publication Date Title
CN107888850B (zh) 用于提供增加的模/数转换范围的成像系统和设备及方法
CN108737754B (zh) 双斜坡模/数转换器的比较器
CN111327849B (zh) 用于双重斜波模/数转换器的比较器
CN110121037B (zh) 具有双重转换增益读出的图像传感器
CN111698439B (zh) 具有减少的斜坡稳定时间的积分斜坡电路
CN112243099B (zh) 具有比较器的列放大器复位电路
CN111565047B (zh) 单斜率模数转换器的比较器输出电路
TWI766292B (zh) 縱行放大器重設電路
US11196949B2 (en) Subrange ADC for image sensor
CN114650382B (zh) 用于单斜率模/数转换器的具有dc切断装置的比较器级
CN114650381B (zh) 比较器和成像系统
US11770634B1 (en) Trimming control circuit for current integration ramp DAC settling assist circuit
US11659302B1 (en) Differential subrange ADC for image sensor
US20240291499A1 (en) Dynamic current control for column adc
US11750950B1 (en) Voltage domain global shutter readout circuit timing
US12114092B2 (en) Dual gain column structure for column power area efficiency
CN116915220A (zh) 局部斜坡缓冲器电路中的斜坡稳定辅助电路
CN116915255A (zh) 用于本地斜波缓冲器电路中斜波稳定辅助电路的校准电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant