CN111565047B - 单斜率模数转换器的比较器输出电路 - Google Patents

单斜率模数转换器的比较器输出电路 Download PDF

Info

Publication number
CN111565047B
CN111565047B CN202010088935.5A CN202010088935A CN111565047B CN 111565047 B CN111565047 B CN 111565047B CN 202010088935 A CN202010088935 A CN 202010088935A CN 111565047 B CN111565047 B CN 111565047B
Authority
CN
China
Prior art keywords
transistor
stage
coupled
output
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010088935.5A
Other languages
English (en)
Other versions
CN111565047A (zh
Inventor
海老原弘知
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Howe Technology Co ltd
Original Assignee
Howe Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Howe Technology Co ltd filed Critical Howe Technology Co ltd
Publication of CN111565047A publication Critical patent/CN111565047A/zh
Application granted granted Critical
Publication of CN111565047B publication Critical patent/CN111565047B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/18—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/56—Input signal compared with linear ramp
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/123—Simultaneous, i.e. using one converter per channel but with common control or reference circuits for multiple converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本申请涉及用于单斜率模数转换器的比较器输出电路。一种与比较器一起使用的输出电路包含第一晶体管，其控制端子被耦合以接收来自比较器的第一级的输出信号。第二晶体管耦合在第一晶体管和参考电压之间。第二晶体管具有被耦合以接收第一复位信号的控制端子。第二晶体管被耦合以在比较器的比较操作之前将第一晶体管和第二晶体管之间的第一晶体管的第一输出节点预充电到参考电压。输出级具有耦合到第一输出节点的输入节点。输出级被耦合以响应于第一输出节点在输出级的输出节点处生成输出电路的输出电压。

Description

单斜率模数转换器的比较器输出电路
背景信息
技术领域
本公开总体上涉及图像传感器，并且特别地但不排他地，涉及用于图像传感器中模数转换的比较器输出电路。
背景技术
图像传感器已经变得无处不在。它们广泛用于数码相机、手机、安全相机以及医疗、汽车和其他应用。用于制造图像传感器的技术继续飞速发展。例如，更高分辨率和更低功耗的要求鼓励了这些设备的进一步小型化和集成。
图像传感器通常接收像素阵列上的光，这在像素中生成电荷。光的强度可以影响每个像素中生成的电荷量，较高的强度生成较高的电荷量。基于与参考电压信号的比较，图像传感器可以将电荷转换成电荷的数字表示。该比较通常可以由比较器来执行，该比较器提供作为电荷的数字表示的输出。
具有三级的比较器通常用于CMOS图像传感器(CIS)中的单斜率模数转换器(ADC)。列级ADC广泛用于商业产品，因为这些ADC的面积、功耗和性能都非常均衡。除了列级ADC之外，面积和/或像素级ADC也可以用于图像传感器。应当理解，在列、区域和/或像素级ADC中，比较器需要很小，因为需要大量比较器。因此，随着图像传感器分辨率的增加，图像传感器中每个比较器的可用空间变得越来越有限。
发明内容
在一方面，本申请提供与比较器一起使用的输出电路，其包括：具有第一晶体管，其控制端子被耦合以接收来自比较器的第一级的输出信号；第二晶体管，其耦合在第一晶体管与参考电压之间，其中第二晶体管具有被耦合以接收第一复位信号的控制端子，其中第二晶体管被耦合以在比较器的比较操作之前将第一晶体管和第二晶体管之间的第一晶体管的第一输出节点预充电到参考电压；且输出级具有耦合到第一输出节点的输入节点，其中输出级被耦合以响应于第一输出节点在输出级的输出节点处生成输出电路的输出电压。
在另一方面，本申请提供成像系统，其包括：像素阵列，用于接收图像光并且作为响应生成图像电荷电压信号；及读出电路，其耦合以从像素阵列接收图像电荷电压信号并且作为响应提供图像电荷电压信号的数字表示，读出电路包含比较器，用于接收图像电荷，将图像电荷电压信号与参考电压进行比较，并且作为响应提供图像电荷电压信号的数字表示，其中比较器包括：第一级，被耦合以接收图像电荷和参考电压，并且作为响应提供第一级输出信号；第二级，包含：第一晶体管，具有被耦合以接收第一级输出信号的控制端子；以及第二晶体管，其耦合在第一晶体管和参考电压之间，其中第二晶体管具有被耦合以接收第一复位信号的控制端子，其中第二晶体管被耦合以在比较器的比较操作之前将在第一晶体管和第二晶体管之间的第一晶体管的第一输出节点预充电到参考电压；以及第三级，其具有耦合到第一输出节点的输入节点，其中第三级被耦合以响应于第一输出节点在第三级的输出节点处生成比较器的输出电压。
附图说明
参考以下附图描述本发明的非限制性和非穷尽性实施例，其中除非另有说明，否则在各个视图中，相同的附图标记指代相同的部件。
图1示出了根据本发明教导的成像系统的一个示例。
图2A示出了比较器的示例，该比较器具有与图像传感器中的模数转换器一起使用的输出级。
图2B是时序图，示出了在模数转换过程期间，如图2A中所示的比较器中的一些信号。
图3A是示出根据本发明教导的包含第二级和第三级的比较器的输出电路的一个示例的示意图。
图3B是时序图，示出了根据本发明教导的模数转换期间如图3A中所示的第二级和第三级中的一些信号。
图3C是时序图，示出当Vout设置为以较低电压转换时，Vout_2nd输出端的噪声会导致Vout的输出抖动变大。
图3D是时序图，示出当Vout设置为以较高电压转换时，Vout_2nd输出端的噪声会导致Vout的输出抖动较小。
图4A是示出根据本发明教导的包含第二级和第三级的比较器的输出电路的另一示例的示意图。
图4B是时序图，示出了根据本发明教导的模数转换期间如图4A中所示的第二级和第三级中的一些信号。
图4C是示出根据本发明教导的包含二极管的示例中的DVDD电压源的电源抑制比(PSRR)的图。
图4D示出了在不包含二极管的示例中DVDD电压源的电源抑制比(PSRR)的图。
图5A是示出根据本发明教导的包含第二级和第三级的比较器的输出电路的又一示例的示意图。
图5B是时序图，示出了根据本发明教导的模数转换期间如图5A中所示的第二级和第三级中的一些信号。
图6A是示出根据本发明教导的包含第二级和第三级的比较器的输出电路的再一示例的示意图。
图6B是时序图，示出了根据本发明教导的模数转换期间如图6A中所示的第二级和第三级中的一些信号。
在附图的几个视图中，相应的附图标记表示相应的部件。本领域技术人员将会理解，附图中的元件是为了简单和清楚而示出的，并且不一定是按比例绘制的。例如，图中一些元件的尺寸可能相对于其他元件被放大，以帮助提高对本发明各种实施例的理解。此外，在商业上可行的实施例中有用或必要的常见但众所周知的元件通常没有被描绘，以便于较少阻碍地观察本发明的这些不同实施例。
具体实施方式
本文描述了用于图像传感器模数转换器中与比较器一起使用的输出电路的装置和方法的示例。在以下描述中，阐述了许多具体细节以提供对示例的透彻理解。然而，相关领域的技术人员将认识到，本文描述的技术可以在没有一个或多个特定细节的情况下实施，或者用其他方法、组件、材料等实施。在其他情况下，没有详细示出或描述众所周知的结构、材料或操作，以避免模糊某些方面。
在整个说明书中，对“一个示例”或“一个实施例”的引用意味着结合该示例描述的特定特征、结构或特性被包含在本发明的至少一个示例中。因此，短语“在一个示例中”或“在一个实施例中”在整个说明书中不同地方的出现不一定都指同一示例。此外，特定特征、结构或特性可以以任何合适的方式结合在一个或多个示例中。
在整个说明书中，使用了几个术语。这些术语在它们所来自的领域中具有它们的普通含义，除非本文特别定义或者它们的使用上下文会明确地暗示不是这样。应当注意，在本文档中，元件名称和符号可以互换使用(例如，Si与硅)；然而，两者有着相同的含义。
图1示出了根据本公开实施例的成像系统100的一个示例。成像系统100包含像素阵列102、控制电路104、读出电路108和功能逻辑106。在一个示例中，像素阵列102是光电二极管或图像传感器像素(例如，像素P1、P2……Pn)的二维(2D)阵列。如图所示，光电二极管被排列成行(例如，行R1至Ry)和列(例如，列C1至Cx)，以获取人、地点、物体等的图像数据，然后这些图像数据可以用于呈现人、地点、物体等的2D图像。然而，光电二极管不必被排列成行和列，并且可以采取其他配置。
在一个示例中，在像素阵列102中的每个图像传感器光电二极管/像素已经获取其图像数据或图像电荷之后，图像数据被读出电路108读出，然后被传送到功能逻辑106。读出电路108可以被耦合以从像素阵列102中的多个光电二极管读出图像数据。在各种示例中，读出电路108可以包含放大电路、模数转换(ADC)电路或其他电路。在一些实施例中，可以为每个读出列包含一个或多个比较器112。例如，一个或多个比较器112可以包含在读出电路108中包含的相应模数转换器(ADC)中。功能逻辑106可以简单地存储图像数据，或者甚至通过应用后期图像效果(例如，裁剪、旋转、去除红眼、调节亮度、调节对比度等)来操纵图像数据。在一个示例中，读出电路108可以沿着读出列线(示出)一次读出一行图像数据，或者可以使用各种其他技术(未示出)读出图像数据，诸如同时串行读出或完全并行读出所有像素。
例如，为了执行ADC，读出电路108可以从斜坡发生器电路110接收参考电压VRAMP。比较器112可以接收VRAMP，该比较器也可以从像素阵列102的像素接收图像电荷。比较器112可以基于VRAMP与图像电荷电压电平的比较来确定图像电荷的数字表示。在一个示例中，当输入VRAMP电压达到输入图像电荷电压电平时，比较器112的输出电路从第一状态转换到第二状态。换句话说，当比较器112检测到参考电压电平VRAMP等于图像电荷电压电平时，比较器112的输出电路的“翻转点”(也可以称为设定点)可能发生，并且作为结果，比较器112的输出例如从逻辑“1”翻转到逻辑“0”，反之亦然。
在一个示例中，控制电路104耦合到像素阵列102，以控制像素阵列102中的多个光电二极管的操作。例如，控制电路104可以生成用于控制图像采集的快门信号。在一个示例中，快门信号是全局快门信号，用于同时使像素阵列102内的所有像素能够在单个采集窗口期间同时捕获它们各自的图像数据。在另一示例中，快门信号是滚动快门信号，使得每行、每列或每组像素在连续采集窗口期间被顺序启用。在另一示例中，图像采集与诸如闪光的照明效果同步。
在一个示例中，成像系统100可以包含在数码相机、手机、膝上型计算机等中。附加地，成像系统200可以耦合到其他硬件，诸如处理器(通用或其他)、存储元件、输出(USB端口、无线发射器、HDMI端口等)、照明/闪光、电输入(键盘、触摸显示器、跟踪板、鼠标、麦克风等)和/或显示器。其他硬件可以向成像系统100传递指令，从成像系统100提取图像数据，或者操纵由成像系统100提供的图像数据。
图2A是示出比较器212的一个示例的示意图。注意，图2A的比较器212可以是图1的比较器112的一个示例，并且下面引用的类似命名和编号的元件被耦合并且功能类似于上面描述的。如所描绘的示例中所示，比较器212包含第一级214，以及包含第二级216和第三级218的输出电路。比较器212的输出电路可以响应于在位_线输入端接收的图像电荷信号与在Vramp输入端接收的参考电压信号Vramp的比较，提供输出信号Vout。当提供接收到的图像电荷信号的数字表示时，成像系统100可以使用输出信号Vout。在图2A中所示的示例中，注意到区域220内的组件占据大面积，因此减小组件的尺寸对于单斜率ADC是重要的。注意，区域220被标记为包含AC耦合电容器236和238、第一级214中的差分对和第一级电流源以及输出电路的第二级216中的第二级输入和第二级电流源。
如所示示例中所示，比较器212的第一级214包含耦合在诸如大地的参考电压和两个NMOS输入晶体管224和226之间的NMOS尾晶体管222。NMOS尾晶体管222可以被认为是第一级电流源。两个NMOS输入晶体管224和226可以并联耦合在NMOS尾晶体管222和两个相应的PMOS晶体管228和230之间。两个PMOS晶体管228和230可以并联耦合在两个NMOS输入晶体管224和226与参考电压(可以是VDD)之间。在该示例中，两个PMOS晶体管228和230通过它们的栅极耦合在一起。PMOS晶体管228和230以及NMOS晶体管224和226可以被认为是差分对。
附加地，比较器212可以包含两个自动调零开关232和234，其耦合在两个NMOS输入晶体管224和226中相应一个的栅极和同一NMOS输入晶体管224和226的漏极侧之间。在一些实施例中，可以包含两个AC耦合电容器236和238，以将它们各自的输入Vramp和位_线电容耦合到两个NMOS输入晶体管224和226的栅极。在所描绘的示例中，NMOS晶体管224的栅极输入被标记为vinp，而NMOS晶体管226的栅极输入被标记为vinn。
比较器212可以被描述为具有参考电压输入侧和位线(例如，图像电荷)输入侧。参考电压输入侧可以接收参考电压Vramp，并且位线输入侧可以接收图像电荷电压信号位_线。参考电压输入侧可以包含NMOS输入晶体管224中的一个、自动调零开关232和PMOS晶体管228中的一个。在示出的示例中，参考电压输入侧的PMOS晶体管228的栅极耦合到同一晶体管228的漏极，这导致PMOS晶体管228和230的栅极都耦合到PMOS晶体管228的漏极。图像电荷输入侧可以包含NMOS晶体管226中的一个、自动调零开关234和PMOS晶体管230中的一个。NMOS尾晶体管222可以被耦合以在栅极端子处接收尾_偏置电压，并且NMOS尾晶体管222提供恒定电流。
在示出的示例中，第一级214从P晶体管230和N晶体管226之间的节点向输出电路提供输出Vout_1st，该输出电路在该示例中包含第二级216和第三级218。响应于从第一级214接收输出Vout_1st，第二级216向第三级218提供第二输出Vout_2nd。在该示例中，第三级218被示出为反相器250，以生成输出Vout。应当理解，在其他示例中，根据输出Vout的期望极性和/或Vout_2nd的极性，可以使用缓冲电路代替反相器250用于第三级218。
在操作中，第一级214可以响应于输入Vramp电压和位_线输入上的输入图像电荷电压信号之间的比较而被偏置为翻转(例如，改变Vout_1st的电平)。比较器212的第二级216包含可以被认为是第二级输入的输入PMOS晶体管240、参考输入晶体管244、电容器248和控制开关246。控制开关246耦合在参考输入晶体管244的栅极和漏极之间，以使其自动归零相同。控制开关246可以响应AZ_3信号而被使能，使得NMOS晶体管244的漏极和栅极短接在一起，使得NMOS晶体管244被偏置以汲取与PMOS输入晶体管240输出相同的电流。这样，电容器248可以被充电并被设置为偏置电压，利用该偏置电压，NMOS晶体管244汲取与PMOS输入设备240相同的电流。这样，参考输入晶体管244可以提供电压Vout_1st作为第二级216的复位点。第三级218具有输出节点，响应于在第三级218的输入节点处从Vout_2nd接收的输入，在该输出节点处生成Vout。
图2B是时序图，示出了在模数转换期间，如图2A中所示的比较器212中的一些信号。如图所示，Vramp信号在晶体管224的vinp输入端处接收，并且与在晶体管226的vinn输入端处接收的位_线信号进行比较。当vinp信号在时间T达到vinn信号时，第二级输入中的晶体管240开始导通，这使得Vout_2nd电压开始上升，并且iVDD_2nd电流在时间T之后尖峰，如图所示。图2B中所示的挑战中的一个发生在第二级216中的iVDD_2nd的电流变化。具体地，当比较器212如图所示在时间T开始翻转时，在iVDD_2nd中存在电流尖峰，其在电源线和/或地线上引起噪声，这也可能导致不希望的H-带。
如图所示，有许多因素会导致iVDD_2nd中的电流尖峰。一个因素是由第二级电流源的DC电流引起的，在所描绘的示例中，第二级电流源包含晶体管244和电容器248，第二级电流源被设置为被汲取。当Vout_2nd较低时，第二级电流源不汲取任何电流，但当Vout_2nd较高时，第二级电流源汲取电流，该电流设置为AZ_3变为较低时被汲取。另一个因素由第二级216的Vout_2nd输出上的电容充电所需的iVDD_2nd电流引起。因此，为了减少对耦合到Vout_2nd的电容充电所需的iVDD_2nd电流量，应当理解，第二级216的Vout_2nd输出上的电容应当尽可能小。
还应注意，另一种减少由导通第二级电流源引起的电流变化的方法是，在比较器作出决定之前，总是通过箝位Vout_2nd来保持第二级电流源接通，从而通过导通电流源没有电流变化。然而，这种方法的一个缺点是，由于第二电流源总是接通，所以电流消耗会更大。此外，第二级216的Vout_2输出上的电容以及电路面积不能减小，这也是有问题的。
图3A是示出根据本发明教导的包含第二级316和第三级318的比较器的输出电路的一个示例的示意图。应当理解，第二级316和第三级318是图2A的第二级216和第三级218的附加或替代示例，并且下面引用的类似命名和编号的元件被耦合并且功能类似于以上所描述。如图3A中所示，根据本发明的教导，减少第二级的面积、功耗和电流变化的一种方式是移除第二级电流源(即，图2A中的晶体管244和电容器248)，而是在模数转换之前对第二级316的输出Vout_2nd预充电(例如，将Vout_2nd预充电到大地)。
为了说明，图3A中描述的示例示出了第二级316包含耦合到第一电源电压AVDD(例如，2.8V)的PMOS晶体管342。晶体管342的控制端子或栅极端子被耦合以接收第二级使能信号2nd_en_b。PMOS晶体管340耦合到晶体管342。晶体管342配置为响应于第二级使能信号2nd_en_b将晶体管340耦合到第一电源电压AVDD。晶体管340的控制端子或栅极端子被耦合以接收来自第一级的输出Vout_1st。复位晶体管352耦合到晶体管340。第二级的输出Vout_2nd是晶体管340的输出节点，该晶体管是晶体管340和352之间的节点。晶体管352的控制端子或栅极被耦合以接收复位信号rst_vo2，以在模数转换之前将Vout_2nd输出预充电到大地。当不需要时，PMOS晶体管342用于切断电流iVDD_2nd。在一些配置中，可以移除PMOS晶体管342。在这种情况下，Vout_1st可以被控制为高，以关断晶体管342，从而切断电流iVDD_2nd。
第三级318是比较器的输出级。在所描绘的示例中，第三级318用反相器实现，该反相器包含耦合在第二电源电压DVDD(例如，1.2V)和大地之间的PMOS晶体管354和NMOS晶体管356。如图所示，在一个示例中，第二电源电压DVDD小于第一电源电压AVDD。晶体管354和356的控制端子或栅极端子是第三级318的输入节点，并且被耦合以接收第二级316的Vout_2nd输出，并且第三级354的输出节点配置为如图所示在晶体管354和356的漏极端子处生成比较器的Vout输出。在替代示例中，可以理解，输出级可以用缓冲电路而不是反相器电路来实现，并且仍然享受本发明教导的益处。
在操作中，所有第二级电流iVDD_2nd现在都可以用来给Vout_2nd电压充电，从而可以最小化第二级电流iVDD_2nd。此外，第二级316的Vout_2nd输出端处的电容现在可以减小，因为图2A中第二级216上最大的元件电流源现在已经被移除，使得Vout_2nd的布线现在可以由于如图2A中所示的电流源的移除而更短。此外，面积可以小得多，因为附加的晶体管342和352是开关，因此可以非常小，这减小了所需的面积。
图3B是时序图，示出了根据本发明教导的模数转换期间如图3A中所示的第二级316和第三级318中的一些信号。如图所示，在时间T1之前，2nd_en_b信号为高，这关断晶体管342并且禁用第二级316。此时，复位信号rst_vo2也为高，这在模数转换之前导通晶体管352以将Vout_2nd节点预充电到大地(GND)。因此，在模数转换之前，Vout_2nd输出和iVDD_2nd电流为零，并且第三级318的反相器的输出为高。
在时间T2，2nd_en_b信号从高转换到低，这使晶体管342导通以使能第二级316，因此输出级准备好接收来自第一级的信号以进行模数转换的比较。
在时间T3，响应比较器的比较操作，第一级输出(例如，Vout_1st)开始翻转，这导致Vout_2nd电压和iVDD_2nd电流在所示处开始上升。此外，根据本发明的教导，第三级Vout的反相器的输出从逻辑高转换为逻辑低，指示比较器已经翻转。
注意，如图3A中所示的示例性第二级316所呈现的挑战中的一个与第二级316的增益相关联，因此与影响第三级输出Vout的DVDD电压源的电源抑制比(PSRR)相关联。具体地，如图3B中所示，在时间T3，Vout_2nd电压和iVDD_2nd电流首先逐渐开始转换，使得转换的斜率开始较小，然后变得越来越大。
图3C-3D是时序图，示出了DVDD上的噪声如何影响Vout输出上的输出抖动的关系。具体地，图3C示出，当Vout设置为在较低的Vout_2nd输出电压下转换时，即当Vout_2nd输出电压的斜率或变化率较小时，DVDD处的噪声会导致Vout处的输出抖动变大。然而，图3D示出，当Vout设置为在较高的Vout_2nd输出电压下转换时，即当Vout_2nd输出电压的斜率或变化率较高时，DVDD处出现的相同噪声会导致Vout输出端的输出抖动较小。实际上，第三级输出Vout翻转时的精确时序变化受DVDD上的噪声或电压变化的影响，这取决于Vout设置为转换时Vout_2nd输出的电压的斜率或变化率。如图3C-3D中所示，根据本发明的教导，当Vout被设置为在更高的Vout_2nd电压下转换时，Vout处的输出抖动减小，因为在Vout_2nd电压中存在更高的变化率或斜率。
图4A是示出根据本发明教导的包含第二级416和第三级418的比较器的输出电路的另一示例的示意图。应当理解，第二级416和第三级418是图3A的第二级316和第三级318和/或图2A的第二级216和第三级218的附加或替代示例，并且下面引用的类似命名和编号的元件被耦合并且功能类似于以上所述的。此外，应当理解，图4A中所示的第二级416与图3A的第二级316有许多相似之处。图4A中所示的第二级416和图3A中所示的第二级316之间的一个区别是，图4A中所示的第二级416包含耦合在第二级416的Vout_2nd节点和输出级(即第三级418)的输入节点之间的NMOS二极管458。在该示例中，NMOS二极管458用二极管耦合的NMOS晶体管实现，其栅极端子耦合到其漏极端子。此外，附加晶体管460也耦合在第三级418的输入端和大地之间。晶体管460也响应复位信号rst_vo2而被切换，该复位信号用于在模数转换之前将NMOS晶体管458的Vout_dio输出节点预充电到大地(GND)。
应当理解，利用二极管耦合的NMOS晶体管458，当第三级418的输入节点处的信号达到第三级418的阈值电压时，Vout_2nd和Vout_dio的斜率较大，这导致输出级翻转，因此根据本发明的教导提高了DVDD电压源的电源抑制比(PSRR)。这是因为耦合到第三级输入节点的NMOS二极管458的Vout_dio输出的电压比第二级418的Vout_2nd输出低NMOS二极管458的阈值电压，该阈值电压为Vthn。结果，根据本发明的教导，第二级416的Vout_2nd输出端用于翻转第三级418的电压增加了NMOS二极管458的阈值电压Vthn，这将第三级418的翻转时序延迟到第二级416的Vout_2nd输出端的斜率较高时。
为了说明，图4B是示出在模数转换期间如图4A中所示的第二级416和第三级418中的一些信号的时序图。应当理解，图4B中所示的时序图与图3B中所示的时序图有许多相似之处。一个不同之处在于，图4B中的时序图示出，当第三级响应于比较器的比较操作在时间T3翻转时，Vout_2nd比Vout_dio(虚线)高大约NMOS二极管458的阈值电压Vthn。这样，当第三级418翻转时，Vout_2nd的电压更大，这因此在Vout_2nd信号的斜率更高时发生，这因此根据本发明的教导减少了第三级输出Vout的输出抖动。实际上，随着第三级418的翻转时序被延迟，Vout_2nd电压的斜率增加，因为当比较器翻转时，Vout_1st电压也随着时间减小，这导致第二级416电流iVDD_2nd随时间进一步增加。因此，第二级416的Vout_2nd输出的斜率随时间进一步增加，因为斜率由第二级电流iVDD_2nd超过第二级416的Vout_2nd输出上的电容确定。
这样，当第三级418翻转时，随着NMOS二极管458的添加，第二级电流iVDD_2nd变得更大，如图4A中所示。如上所述，Vout_2nd输出电压的斜率由第二级电流iVDD_2nd和第二级电容确定。此外，应当理解，包含第二级416的电路的优点中的一个是附加电容小。在NMOS二极管458导通之前，NMOS二极管458关断，并且Vout_2nd和Vout_dio节点断开，使得可以从第二输入设备440看到的总电容仅仅是Vout_2nd节点上的寄生电容。在NMOS二极管458导通之后，Vout_dio节点处的电压跟随Vout_2nd节点处的电压，使得栅极到源极电容Cgs和漏极到源极电容Cds由于米勒效应而看起来非常小。如果NMOS二极管458的主体接地，从Vout_2nd到Vout_dio的增益通常大约为85％。因此，NMOS二极管458的栅极至源极电容Cgs和漏极至源极电容Cds中仅有15％对Vout_2nd和Vout_dio的斜率有贡献。所有第二级电流iVDD_2nd用于改变Vout_2nd电压，以便第二级电流iVDD_2nd可以最小化。
图4C-4D是示出通过包含如图4A中所示的NMOS二极管458来改善DVDD电压源的电源抑制比PSRR的图。具体地，图4C示出了具有NMOS二极管458的DVDD的PSRR，而图4D示出了没有NMOS二极管458的DVDD的PSRR。如图所示，利用NMOS二极管458，DVDD PSRR提高了6dB。应当理解，根据本发明的教导，通过包含如图4A中所示的NMOS二极管458实现的技术可以应用于电压斜率随时间增加的系统。
图5A是示出根据本发明教导的包含第二级516和第三级518的比较器的输出电路的又一示例的示意图。应当理解，第二级516和第三级518是图4A的第二级416和第三级418和/或图3A的第二级316和第三级318和/或图2A的第二级216和第三级218的附加或替代示例，并且下面引用的类似命名和编号的元件被耦合并且功能类似于以上所述的。此外，应当理解，图5A中所示的第二级516和第三级518与图4A的第二级416和第三级418有许多相似之处。
图5A中所示的第三级518和图4A的第三级418之间的一个区别是，图5A中所示的第三级518被实现为具有一对串联耦合以生成输出级的Vout输出的反相器的缓冲电路。如图所示，包含PMOS晶体管568和NMOS晶体管570的附加反相器耦合在DVDD和大地GND之间。如图所示，PMOS晶体管568和NMOS晶体管570的栅极端子耦合到包含PMOS晶体管554和NMOS晶体管556的反相器的输出端。PMOS晶体管568和NMOS晶体管570的漏极端子被耦合以生成第三级518的Vout输出。
图5A中所示的第二级516和图4A的第二级416之间的一个区别在于，图5A中所示的第二级516包含耦合到输出级或第三级518的输入节点的附加反馈级572。在所描绘的示例中，反馈级572包含耦合在AVDD和大地GND之间的PMOS晶体管562和NMOS晶体管566。晶体管562的栅极端子耦合为响应于另一复位信号rst_vo3而被切换，并且晶体管566的栅极端子耦合到NMOS二极管558的Vout_dio输出节点。反馈级572还包含跨晶体管540耦合的PMOS晶体管564，如图所示，其被耦合以接收来自第一级的Vout_1st信号。PMOS晶体管564可以被认为是反馈晶体管，其漏极和源极端子耦合到晶体管540的相应漏极和源极端子。反馈级572的Vout_3rd输出节点耦合到反馈晶体管564的控制端子或栅极端子，以及输出级或第三级518的输入节点处的晶体管554和556的栅极端子。
在操作中，可以理解的是，如图所示，反馈晶体管564跨晶体管540耦合，如图所示，响应于Vout_3rd，正反馈被提供给第二级516。根据本发明的教导，当输出级的输入端的电压达到输出级的阈值电压以翻转输出级时，具有正反馈是增加Vout_2nd的电压斜率的另一种方式。二极管连接的NMOS晶体管558可以与反馈晶体管564提供的正反馈一起实现，以改善电路性能特性，诸如PSRR。特别地，反馈晶体管拉高Vout_2nd，使得Vout_2nd的电压斜率随着正反馈而显著增加。
为了说明，图5B是示出在模数转换期间如图5A中所示的第二级516和第三级518中的一些信号的时序图。应当理解，图5B中所示的时序图与图4B中所示的时序图有许多相似之处。一个不同之处在于，图5B中的时序图还示出了复位信号rst_vo3，该复位信号与复位信号rst_vo2同时切换，但是具有不同的极性，使得晶体管562将Vout_3rd电压预充电或拉高至AVDD，同时在时间T1之前将Vout_2nd和Vout_dio预充电或拉低至大地GND。在时间T2，响应于2nd_en_b信号使能第二级。图5B还示出了当比较器响应于比较器的比较操作而翻转时，由于正反馈，当比较器在时间T3翻转时，Vout_2nd的斜率增加。
在图5A中所描绘的示例中，没有从AVDD到GND的直流电流，并且所有的电流被用于对Vout_2nd或Vout_3rd充电，从而可以最小化第二级516电流。此外，当第三级518翻转时，Vout_3rd的电压斜率可以随着反馈级显著增加，从而可以提高第三级的PSRR。Vout_2nd或Vout_dio的电压斜率影响反馈级572的抗噪性。根据本发明的教导，通过使二极管连接NMOS晶体管558，当比较器翻转时，Vout_dio(虚线)的电压跟随Vout_2nd，使得反馈级572导通的时序被延迟，从而可以增加输入信号的电压斜率，这增加了反馈级的抗噪性。
图6A是示出根据本发明教导的包含第二级616和第三级618的比较器的输出电路的再一示例的示意图。应当理解，第二级616和第三级618是图5A的第二级516和第三级518和/或图4A的第二级416和第三级418和/或图3A的第二级316和第三级318和/或图2A的第二级216和第三级218的附加或替换示例，并且下面引用的类似命名和编号的元件被耦合并且功能类似于以上所述的。此外，应当理解，图6A中所示的第二级616与图4A的第二级416也有许多相似之处。
图6A中所示的第二级616和图4A的第二级416之间的一个区别在于，图6A中所示的第二级616还包含耦合到输出级或第三级618的输入节点的附加反馈级672。在所描绘的示例中，反馈级672包含耦合在第二电源电压DVDD和大地GND之间的PMOS晶体管676、PMOS晶体管678和NMOS晶体管680。晶体管676和680的控制端子或栅极端子被耦合以响应复位信号rst_vo2而被切换。在操作期间，晶体管678配置为将晶体管678从DVDD去耦，并且晶体管680配置为响应于复位信号rst_vo2将第三级618的输入节点耦合到大地。可以被认为是反馈晶体管的晶体管678的控制端子或栅极端子耦合到第三级618的Vout输出节点。晶体管678和680之间的节点耦合到输出级或第三级618的输入节点。NMOS晶体管674耦合在NMOS二极管晶体管658和输出级或第三级618的输入之间。晶体管674的控制端子或栅极端子连接到DVDD。
应当理解，图6A中所示的示例反馈级672是图5A中所示的反馈级572示例的替代。为了说明，图6B是示出在模数转换期间如图6A中所示的第二级616和第三级618中的一些信号的时序图。应当理解，图6B中所示的时序图与图5B中所示的时序图有许多相似之处。一个不同之处是，图6B中的时序图不再包含复位信号rst_vo3或Vout_3rd信号。然而，图6B仍然包含复位信号rst_vo2，该复位信号导通晶体管652、660和680，以在时间T1之前预充电或拉动标记为Vout_2nd和Vout_dio的节点，以及NMOS二极管晶体管658的输出端到大地GND。在时间T2，响应于2nd_en_b信号使能第二级。图6B还示出，当比较器在时间T3翻转时，Vout_2nd的斜率增加，该反馈是在比较器响应于比较器的比较操作而翻转时提供的，该比较操作发生在输出级或第三级618的输入端处的信号达到第三级的阈值电压时。
在图6A中所示的示例中，反馈晶体管678的电源电压是第二电源电压DVDD，而不是第一电源电压AVDD。在所描绘的示例中，第二电源电压DVDD(例如，1.2V)小于第一电源电压AVDD(例如，2.8V)。第三级618的翻转操作与先前描述的示例有许多相似之处。具体地，当第三级618的输入节点处的Vout_dio处的电压超过第三级618的阈值时，第三级618的Vout输出节点变低，这导通反馈晶体管678，该反馈晶体管更快地拉高Vout_dio节点，使得时间T3处的电压斜率可以增加。此外，根据本发明的教导，由于包含二极管连接的NMOS晶体管658，当比较器翻转时，Vout_dio(虚线)的电压跟随Vout_2nd，使得第三级618的时序被延迟，从而输入信号的电压斜率可以增加，这增加了抗噪性。
包含摘要中描述的内容在内的本发明示例的上述描述并不旨在穷举或将本发明限制于所公开的精确形式。虽然本文为了说明的目的描述了本发明的具体示例，但是如相关领域的技术人员将认识到的，在本发明的范围内各种修改是可能的。
根据以上详细描述，可以对本发明进行这些修改。在以下权利要求中使用的术语不应被解释为将本发明限制于说明书中公开的具体示例。相反，本发明的范围将完全由以下权利要求来确定，这些权利要求将根据权利要求解释的既定理论来解释。

Claims (26)

1.一种与比较器一起使用的输出电路，包括：
第一晶体管，其控制端子被耦合以接收来自所述比较器的第一级的输出信号，其中所述第一级被耦合以接收图像电荷电压信号和参考电压，并且作为响应提供所述输出信号；
第二晶体管，其耦合在所述第一晶体管和参考电压之间，其中所述第二晶体管具有被耦合以接收第一复位信号的控制端子，其中第二晶体管被耦合以在所述比较器的比较操作之前将在所述第一晶体管和所述第二晶体管之间的所述第一晶体管的第一输出节点预充电到所述参考电压；以及
输出级，其具有耦合到所述第一输出节点的输入节点，其中所述输出级被耦合以响应于所述第一输出节点在所述输出级的输出节点处生成所述输出电路的输出电压。
2.根据权利要求1所述的输出电路，还包括耦合在第一电源电压和所述第一晶体管之间的第三晶体管，其中所述第三晶体管具有被耦合以接收第一使能信号的控制端子，其中所述第三晶体管配置为在所述第一输出节点已经被预充电到所述参考电压之后并且在所述比较器的所述比较操作之前将所述第一晶体管耦合到所述第一电源电压。
3.根据权利要求2所述的输出电路，其中所述输出级包括耦合在第二电源电压和所述参考电压之间的反相器，其中所述第二电源电压小于所述第一电源电压，其中所述反相器被耦合以响应于所述第一输出节点生成所述输出电路的所述输出电压。
4.根据权利要求2所述的输出电路，其中所述输出级包括耦合在第二电源电压和所述参考电压之间的缓冲电路，其中所述第二电源电压小于所述第一电源电压，其中所述缓冲电路被耦合以响应于所述第一输出节点生成所述输出电路的所述输出电压。
5.根据权利要求1所述的输出电路，还包括耦合在所述输出级的所述第一输出节点和所述输入节点之间的二极管，其中所述二极管被耦合以在第一信号达到所述输出级的阈值电压时增加在所述输出级的所述输入节点处接收的所述第一信号的斜率。
6.根据权利要求5所述的输出电路，其中所述二极管包括二极管耦合的NMOS晶体管。
7.根据权利要求5所述的输出电路，还包括耦合在所述二极管的输出节点和所述参考电压之间的第四晶体管，其中所述第四晶体管具有被耦合以接收所述第一复位信号的控制端子，其中所述第四晶体管被耦合以在所述比较器的所述比较操作之前将所述二极管的所述输出节点预充电到所述参考电压。
8.根据权利要求5所述的输出电路，还包括耦合到所述输出级的所述输入节点的反馈级，其中所述反馈级被耦合为当所述第一信号达到所述输出级的所述阈值电压时，进一步增加在所述输出级的所述输入节点处接收的所述第一信号的所述斜率。
9.根据权利要求8所述的输出电路，其中所述反馈级包括：
第五晶体管，其耦合在所述输出级的所述输入节点和所述参考电压之间，其中所述第五晶体管具有耦合到所述二极管的所述输出节点的控制端子；以及
第六晶体管，其跨所述第一晶体管耦合，其中所述第六晶体管具有耦合到所述输出级的所述输入节点的控制端子，其中所述第六晶体管被耦合为响应于在所述输出级的所述输入节点处接收的所述第一信号而被使能，以在所述第一信号达到所述输出级的所述阈值电压时进一步增加在所述输出级的所述输入节点处接收的所述第一信号的所述斜率。
10.根据权利要求9所述的输出电路，还包括耦合在第一电源电压和所述输出级的所述输入节点之间的第七晶体管，其中所述第七晶体管具有被耦合以接收第二复位信号的控制端子，其中所述第七晶体管被耦合以在所述比较器的所述比较操作之前将所述输出级的所述输入节点预充电到所述第一电源电压。
11.根据权利要求10所述的输出电路，其中所述反馈级包括：
第八晶体管，其耦合在所述输出级的所述输入节点和所述参考电压之间，其中所述第八晶体管具有被耦合以接收所述第一复位信号的控制端子；以及
第九晶体管，其耦合到所述输出级的所述输入节点，其中第九晶体管具有耦合到所述输出级的所述输出节点的控制端子，其中当所述第一信号达到所述输出级的所述阈值电压时，所述第九晶体管被耦合以进一步增加在所述输出级的所述输入节点处接收的所述第一信号的所述斜率。
12.根据权利要求11所述的输出电路，还包括耦合在第二电源电压和所述第九晶体管之间的第十晶体管，其中所述第十晶体管配置为响应于所述第二复位信号将所述第九晶体管去耦到所述第二电源电压。
13.根据权利要求12所述的输出电路，还包括耦合在所述二极管的输出节点和所述输出级的所述输入节点之间的第十一晶体管，其中所述第十一晶体管具有连接到所述第二电源电压的控制端子。
14.一种成像系统，包括：
像素阵列，用于接收图像光并且作为响应生成图像电荷电压信号；以及
读出电路，其耦合以从所述像素阵列接收所述图像电荷电压信号，并且作为响应提供所述图像电荷电压信号的数字表示，所述读出电路包含比较器，用于接收所述图像电荷电压信号，将所述图像电荷电压信号与参考电压进行比较，并且作为响应提供所述图像电荷电压信号的所述数字表示，其中所述比较器包括：
第一级，被耦合以接收所述图像电荷电压信号和所述参考电压，并且作为响应提供第一级输出信号；
第二级，包含：
第一晶体管，具有被耦合以接收所述第一级输出信号的控制端子；以及
第二晶体管，其耦合在所述第一晶体管和参考电压之间，其中所述第二晶体管具有被耦合以接收第一复位信号的控制端子，其中第二晶体管被耦合以在所述比较器的比较操作之前将在所述第一晶体管和所述第二晶体管之间的所述第一晶体管的第一输出节点预充电到所述参考电压；以及
第三级，其具有耦合到所述第一输出节点的输入节点，其中所述第三级被耦合以响应于所述第一输出节点在所述第三级的输出节点处生成所述比较器的输出电压。
15.根据权利要求14所述的成像系统，其中所述第二级还包含耦合在第一电源电压和所述第一晶体管之间的第三晶体管，其中所述第三晶体管具有被耦合以接收第一使能信号的控制端子，其中所述第三晶体管配置为在所述第一输出节点已经被预充电到所述参考电压之后并且在所述比较器的所述比较操作之前将所述第一晶体管耦合到所述第一电源电压。
16.根据权利要求15所述的成像系统，其中所述第三级包括耦合在第二电源电压和所述参考电压之间的反相器，其中所述第二电源电压小于所述第一电源电压，其中所述反相器被耦合以响应于所述第一输出节点生成所述比较器的所述输出电压。
17.根据权利要求15所述的成像系统，其中所述第三级包括耦合在第二电源电压和所述参考电压之间的缓冲电路，其中所述第二电源电压小于所述第一电源电压，其中所述缓冲电路被耦合以响应于所述第一输出节点生成所述比较器的所述输出电压。
18.根据权利要求14所述的成像系统，其中所述第二级还包含耦合在所述第三级的所述第一输出节点和所述输入节点之间的二极管，其中当第一信号达到所述第三级的阈值电压时，所述二极管被耦合以增加在所述第三级的所述输入节点处接收的所述第一信号的斜率。
19.根据权利要求18所述的成像系统，其中所述二极管包括二极管耦合的NMOS晶体管。
20.根据权利要求18所述的成像系统，其中所述第二级还包含耦合在所述二极管的输出节点和所述参考电压之间的第四晶体管，其中所述第四晶体管具有被耦合以接收所述第一复位信号的控制端子，其中所述第四晶体管被耦合以在所述比较器的所述比较操作之前将所述二极管的所述输出节点预充电到所述参考电压。
21.根据权利要求18所述的成像系统，其中所述比较器还包含耦合到所述第三级的所述输入节点的反馈级，其中所述反馈级被耦合成当所述第一信号达到所述第三级的所述阈值电压时，进一步增加在所述第三级的所述输入节点处接收的所述第一信号的所述斜率。
22.根据权利要求21所述的成像系统，其中所述反馈级包括：
第五晶体管，其耦合在所述第三级的所述输入节点和所述参考电压之间，其中所述第五晶体管具有耦合到所述二极管的所述输出节点的控制端子；以及
第六晶体管，其跨所述第一晶体管耦合，其中所述第六晶体管具有耦合到所述第三级的所述输入节点的控制端子，其中所述第六晶体管被耦合为响应于在所述第三级的所述输入节点处接收的所述第一信号而被使能，以在所述第一信号达到所述第三级的所述阈值电压时进一步增加在所述第三级的所述输入节点处接收的所述第一信号的所述斜率。
23.根据权利要求22所述的成像系统，还包括耦合在第一电源电压和所述第三级的所述输入节点之间的第七晶体管，其中所述第七晶体管具有被耦合以接收第二复位信号的控制端子，其中所述第七晶体管被耦合以在所述比较器的所述比较操作之前将所述第三级的所述输入节点预充电到所述第一电源电压。
24.根据权利要求23所述的成像系统，其中所述反馈级包括：
第八晶体管，其耦合在所述第三级的所述输入节点和所述参考电压之间，其中所述第八晶体管具有被耦合以接收所述第一复位信号的控制端子；以及
第九晶体管，其耦合到所述第三级的所述输入节点，其中第九晶体管具有耦合到所述第三级的所述输出节点的控制端子，其中当所述第一信号达到所述第三级的所述阈值电压时，所述第九晶体管被耦合以进一步增加在所述第三级的所述输入节点处接收的所述第一信号的所述斜率。
25.根据权利要求24所述的成像系统，还包括耦合在第二电源电压和所述第九晶体管之间的第十晶体管，其中所述第十晶体管配置为响应于所述第二复位信号将所述第九晶体管去耦到所述第二电源电压。
26.根据权利要求25所述的成像系统，还包括耦合在所述二极管的输出节点和所述第三级的所述输入节点之间的第十一晶体管，其中所述第十一晶体管具有连接到所述第二电源电压的控制端子。
CN202010088935.5A 2019-02-13 2020-02-12 单斜率模数转换器的比较器输出电路 Active CN111565047B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/275,107 2019-02-13
US16/275,107 US10498322B1 (en) 2019-02-13 2019-02-13 Comparator output circuitry for single slope analog to digital converter

Publications (2)

Publication Number Publication Date
CN111565047A CN111565047A (zh) 2020-08-21
CN111565047B true CN111565047B (zh) 2021-08-31

Family

ID=68696110

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010088935.5A Active CN111565047B (zh) 2019-02-13 2020-02-12 单斜率模数转换器的比较器输出电路

Country Status (3)

Country Link
US (1) US10498322B1 (zh)
CN (1) CN111565047B (zh)
TW (1) TWI714453B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7222736B2 (ja) * 2019-02-04 2023-02-15 キヤノン株式会社 撮像素子及びその制御方法、及び撮像装置
JP7204694B2 (ja) * 2020-02-26 2023-01-16 キヤノン株式会社 比較器、ａｄ変換器、光電変換装置及び撮像システム
US11206039B1 (en) * 2020-12-18 2021-12-21 Omnivision Technologies, Inc. Comparator stage with DC cut device for single slope analog to digital converter
US11381771B1 (en) * 2020-12-18 2022-07-05 Omnivision Technologies, Inc. Comparator first stage clamp

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107872634A (zh) * 2016-09-27 2018-04-03 豪威科技股份有限公司 用于双重斜波模/数转换器的比较器
CN108206919A (zh) * 2016-12-20 2018-06-26 豪威科技股份有限公司 像素电路及成像系统
CN108270979A (zh) * 2016-12-20 2018-07-10 豪威科技股份有限公司 高动态范围像素电路及使用高动态范围像素电路的图像系统

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003272386A (ja) * 2002-03-20 2003-09-26 Mitsubishi Electric Corp Ｔｃａｍセル、ｔｃａｍセルアレイ、アドレス検索メモリおよびネットワークアドレス検索装置
JP4900200B2 (ja) * 2007-11-15 2012-03-21 ソニー株式会社 固体撮像素子、およびカメラシステム
US8823850B2 (en) * 2010-12-30 2014-09-02 Hynix Semiconductor Inc. Image processing system with on-chip test mode for column ADCs
JP5858695B2 (ja) * 2011-09-08 2016-02-10 キヤノン株式会社 固体撮像装置及び固体撮像装置の駆動方法
US8604838B2 (en) * 2011-12-12 2013-12-10 Texas Instruments Incorporated Comparator with improved time constant
JP2013172270A (ja) 2012-02-20 2013-09-02 Sony Corp 比較器、ａｄ変換器、固体撮像装置、カメラシステム、および電子機器
KR101965632B1 (ko) * 2012-09-07 2019-04-05 삼성전자 주식회사 아날로그-디지털 변환 회로, 이를 포함하는 이미지 센서, 및 그 동작 방법
CN105519096B (zh) * 2014-07-14 2021-02-19 索尼公司 比较器、ad转换器、固态成像器件、电子装置及比较器控制方法
FR3028702A1 (fr) * 2014-11-13 2016-05-20 Commissariat Energie Atomique Capteur d'images cmos a conversion analogique-numerique de type sigma-delta

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107872634A (zh) * 2016-09-27 2018-04-03 豪威科技股份有限公司 用于双重斜波模/数转换器的比较器
CN108206919A (zh) * 2016-12-20 2018-06-26 豪威科技股份有限公司 像素电路及成像系统
CN108270979A (zh) * 2016-12-20 2018-07-10 豪威科技股份有限公司 高动态范围像素电路及使用高动态范围像素电路的图像系统

Also Published As

Publication number Publication date
TW202038561A (zh) 2020-10-16
US10498322B1 (en) 2019-12-03
TWI714453B (zh) 2020-12-21
CN111565047A (zh) 2020-08-21

Similar Documents

Publication Publication Date Title
CN108737754B (zh) 双斜坡模/数转换器的比较器
CN111565047B (zh) 单斜率模数转换器的比较器输出电路
CN111327849B (zh) 用于双重斜波模/数转换器的比较器
CN107888850B (zh) 用于提供增加的模/数转换范围的成像系统和设备及方法
CN110121037B (zh) 具有双重转换增益读出的图像传感器
CN111698439B (zh) 具有减少的斜坡稳定时间的积分斜坡电路
WO2017174579A1 (en) Sample and hold based temporal contrast vision sensor
US9736411B2 (en) Image sensor pixel having multiple sensing node gains
CN108377348B (zh) 像素电路及图像感测系统
TWI766292B (zh) 縱行放大器重設電路
US20140016007A1 (en) Readout circuit, solid-state imaging apparatus, and method for driving readout circuit
US20150172580A1 (en) Column comparator system and method for comparing a ramping signal and an input signal
CN111225164B (zh) 图像传感器及成像系统
CN112243099B (zh) 具有比较器的列放大器复位电路
CN110022447B (zh) 成像系统、输出线电路及其快速稳定的方法
TWI813038B (zh) 比較器第一級箝位
US10715758B2 (en) Amplification circuit performing primary and secondary amplifications
CN114650382B (zh) 用于单斜率模/数转换器的具有dc切断装置的比较器级
JP2024000048A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant