TWI813038B - 比較器第一級箝位 - Google Patents

比較器第一級箝位 Download PDF

Info

Publication number
TWI813038B
TWI813038B TW110137898A TW110137898A TWI813038B TW I813038 B TWI813038 B TW I813038B TW 110137898 A TW110137898 A TW 110137898A TW 110137898 A TW110137898 A TW 110137898A TW I813038 B TWI813038 B TW I813038B
Authority
TW
Taiwan
Prior art keywords
transistor
coupled
stage
node
drain
Prior art date
Application number
TW110137898A
Other languages
English (en)
Other versions
TW202226756A (zh
Inventor
海老原弘知
許程成
Original Assignee
美商豪威科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商豪威科技股份有限公司 filed Critical 美商豪威科技股份有限公司
Publication of TW202226756A publication Critical patent/TW202226756A/zh
Application granted granted Critical
Publication of TWI813038B publication Critical patent/TWI813038B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude

Abstract

本發明揭示一種比較器，其包含一第一級，該第一級包含一第一輸出以產生回應於該第一級之第一輸入與第二輸入之一比較而在一上電壓位準與一下電壓位準之間轉變之一第一輸出信號。一第二級包含經耦合以自該第一級之該第一輸出接收該第一輸出信號之一輸入及經組態以回應於該第一輸出信號而產生一第二輸出信號之一第二輸出。一箝位電路包含一第一節點及一第二節點。該第一節點耦合至該第一級之該第一輸出且該第二節點耦合至一電源電壓。該箝位電路經組態以箝制該第一節點與該第二節點之間的一電壓差以箝制該第一輸出信號之一電壓擺動。

Description

比較器第一級箝位
本發明大體上係關於影像感測器，且特定言之但非排他地，係關於一種用於一影像感測器中之類比轉數位轉換之比較器。
影像感測器已無處不在且現廣泛用於數位相機、蜂巢式電話、安全相機以及醫療、汽車及其他應用中。隨著影像感測器整合至一更廣泛電子裝置中，期望透過裝置架構設計及影像獲取處理來依盡可能多方式(例如，解析度、功耗、動態範圍等等)增強其功能、效能指標及其類似者。
一典型影像感測器回應於來自一外部場景之影像光入射至影像感測器上而操作。影像感測器包含具有光敏元件(例如光電二極體)之一像素陣列，光敏元件吸收入射影像光之一部分且在吸收影像光之後產生影像電荷。由像素光生之影像電荷可量測為行位元線上依據入射影像光而變化之類比輸出影像信號。換言之，所產生之影像電荷量與影像光之強度成比例，影像光自行位元線讀出為類比影像信號且轉換成數位值以提供表示外部場景之資訊。
100:成像系統 102:像素陣列 104:像素單元 106:讀出電路系統 108:功能邏輯 110:控制電路系統 112:位元線 114:斜坡產生器 116:比較器 118:計數器 136:類比轉數位轉換器(ADC) 212:位元線 214:斜坡 216:比較器 220:第一級 222:第二級 224:箝位電路 226:電晶體 228:電晶體 230:電晶體 232:電晶體 234:電晶體 240:1st_out 246:電晶體 248:電晶體 254:2nd_out 256:第一節點 258:第二節點 272:Vinp 274:Vinn 312:位元線/位元線電壓 314:斜坡 316:比較器 320:第一級 322:第二級 324:箝位電路 326:電晶體 328:電晶體 330:電晶體 332:電晶體 334:電晶體 340:1st_out 346:電晶體 348:電晶體 354:2nd_out 356:第一節點 358:第二節點 372:Vinp 374:Vinn 412:位元線 414:斜坡 416A:比較器 416B:比較器 420:第一級 422:第二級 424N:箝位電路 424P:箝位電路 426:電晶體 428:電晶體 430:電晶體 432:電晶體 434:電晶體 440:1st_out 446:電晶體 448:電晶體 454:2nd_out 456:第一節點 458:第二節點 472:Vinp 474:Vinn 512:位元線 514:斜坡 516:比較器 520:第一級 522:第二級 524:箝位電路 526A:電晶體 526B:電晶體 528A:電晶體 528B:電晶體 530:電晶體 532:電晶體 534:電晶體 540:1st_out 546:電晶體 548:電晶體 554:2nd_out 556:第一節點 558:第二節點 572:Vinp 574:Vinn AVDD:電源電壓 C1:電容器 C2:電容器 C3:電容器 Vb1:偏壓電壓 Vb2:偏壓電壓
參考下圖描述本發明之非限制性及非窮盡性實施例，其中除非另有繪示，否則各個視圖中之相同元件符號指代相同零件。
圖1A繪示根據本發明之教示之具有包含用於一類比轉數位轉換器中之一比較器之一個實例之讀出電路系統之一成像系統之一個實例。
圖1B係繪示在一影像感測器中之一類比轉數位轉換期間與圖1A中所繪示之一比較器相關聯之一些信號之一時序圖。
圖2A繪示展示具有經組態以箝制一影像感測器之一類比轉數位轉換器中之比較器之一第一級輸出之一電壓擺幅之一箝位電路之一比較器之一實例的一示意圖。
圖2B係繪示在一影像感測器中之一類比轉數位轉換期間與圖2A中所繪示之一比較器相關聯之一些信號之一時序圖。
圖3A繪示展示根據本發明之教示之具有經組態以箝制一影像感測器之一類比轉數位轉換器中之比較器之一第一級輸出之一電壓擺幅之一箝位電路之一比較器之一實例的一示意圖。
圖3B係繪示根據本發明之教示之在一影像感測器中之一類比轉數位轉換期間與圖3A中所繪示之一比較器相關聯之一些信號之一時序圖。
圖4A繪示展示根據本發明之教示之具有經組態以箝制一影像感測器之一類比轉數位轉換器中之比較器之一第一級輸出之一電壓擺幅之一箝位電路之一比較器之另一實例的一示意圖。
圖4B繪示展示根據本發明之教示之具有經組態以箝制一影像感測器之一類比轉數位轉換器中之比較器之一第一級輸出之一電壓擺幅之一箝位電路之一比較器之又一實例的一示意圖。
圖5繪示展示根據本發明之教示之具有經組態以箝制一影像感測器之一類比轉數位轉換器中之比較器之一第一級輸出之一電壓擺幅之一箝位電路之一比較器之又一實例的一示意圖。
對應元件符號指示圖式之所有若干視圖中之對應元件。熟習此項技術者應瞭解，圖中之元件係為了簡單及清楚而繪示且並不一定按比例繪製。例如，圖中一些元件之尺寸可相對於其他元件放大以幫助促進本發明之各個實施例之理解。另外，通常不描繪在一商業可行實施例中有用或必要之常見但眾所周知之元件以促進本發明之此等各個實施例之一無障礙觀看。
本文中描述用於具有經組態以箝制一影像感測器之一類比轉數位轉換器中之比較器之一第一級輸出之一電壓擺幅之一箝位電路之一比較器之一設備及一系統之各個實例。在以下描述中，闡述許多具體細節以提供實例之一透徹理解。然而，相關技術者將認識到，可在沒有具體細節之一或多者之情況下或用其他方法、組件、材料等等實踐本文中所描述之技術。在其他例項中，未詳細展示或描述眾所周知之結構、材料或操作以免混淆某些態樣。
本說明書中參考「一個實例」或「一個實施例」意謂結合實例所描述之一特定特徵、結構或特性包含於本發明之至少一個實例中。因此，在本說明書各處出現之片語「在一個實例中」或「在一個實施例中」並不一定全部指代相同實例。此外，特定特徵、結構或特性可在一或多個實例中依任何合適方式組合。
為便於描述，空間相對術語(諸如「下面」、「下方」、「之上」、「之下」、「上方」、「上」、「頂部」、「底部」、「左」、「右」、「中心」、「中間」及其類似者)可在本文中用於描述一個元件或特徵相對於另一(些)元件或特徵之關係，如圖中所繪示。將理解，除圖中所描繪之定向之外，空間相對術語希望涵蓋裝置在使用或操作中之不同定向。例如，若圖中之裝置旋轉或翻轉，則經描述為在其他元件或特徵「下方」或「下面」或「之下」之元件將定向在其他元件或特徵「上方」。因此，例示性術語「下方」及「之下」可涵蓋上方及下方兩種定向。裝置可依其他方式定向(旋轉90度或依其他定向)且相應地解譯本文中所使用之空間相對描述詞。另外，亦應理解，當一元件指稱在兩個其他元件「之間」時，其可為兩個其他元件之間的唯一元件，或亦可存在一或多個介入元件。
在本說明書中，使用若干技術術語。此等術語將採用其所在技術領域中之一般含義，除非本文中具體定義或其使用背景另有明確暗示。應注意，元件名稱及符號在本文檔中可互換使用(例如Si對矽)；然而，兩者具有相同含義。
圖1A繪示根據本發明之教示之具有包含用於與一類比轉數位轉換器一起使用之一比較器116之一個實例之讀出電路系統106之一成像系統的一個實例。如將討論，在各個實例中，比較器116係根據本發明之一實施例之具有一箝位電路之一多級比較器，該箝位電路經組態以箝制箝位電路之一第一節點與一第二節點之間的一電壓差以箝制比較器之一第一級之一輸出信號之一電壓擺幅。
如圖1A中所展示，成像系統100包含像素陣列102、控制電路系統110、讀出電路系統106及功能邏輯108。在一個實例中，像素陣列102係光電二極體或影像感測器像素單元104 (例如像素單元P1、P2、…、Pn)之一二維(2D)陣列。如所繪示，光電二極體配置成列(例如列R1至Ry)及行(例如行C1至Cx)以獲取一人物、地點、物體等等之影像資料，其接著可用於再現人物、地點、物體等等之一2D影像。然而，在其他實例中，應瞭解，光電二極體/像素單元並不一定必須配置成列及行且可採用其他組態。
在一個實例中，在像素陣列102中之各影像感測器光電二極體/像素單元104獲取其影像資料或影像電荷之後，影像資料由讀出電路系統106讀出且接著傳送至功能邏輯108。讀出電路系統106可經耦合以透過位元線112自像素陣列102之像素單元104中之複數個光電二極體讀出影像資料。如下文將更詳細討論，一類比轉數位轉換器(ADC) 136包含於讀出電路系統106中以產生自像素陣列102讀出之類比影像資料之數位表示。在一個實例中，包含於讀出電路系統106中之ADC 136係一單斜率ADC，其包含一斜坡產生器114、一比較器116及一計數器118。在實例中，功能邏輯108可耦合至讀出電路系統106以儲存影像資料或甚至藉由應用後影像效果(例如裁剪、旋轉、去除紅眼、調整亮度、調整對比度或其他)來調處影像資料。在一個實例中，讀出電路系統106可沿行位元線112 (如所繪示)一次讀出一列影像資料或可使用各種其他技術(未繪示)讀出影像資料，諸如一串列讀出或同時對所有像素單元之一全並行讀出。
在所描繪實例之ADC 136中，一斜坡信號可由比較器116自斜坡產生器114接收，比較器116亦可透過一各自行位元線112自像素陣列102之一像素單元104接收影像電荷。ADC 136可基於比較器116之一比較來自斜坡產生器114之斜坡信號與來自位元線112之影像電荷電壓位準來判定影像電荷之一數位表示。在實例中，隨著一斜坡事件以來自斜坡產生器114之斜坡信號開始，計數器118在一類比轉數位轉換程序開始時開始計數。比較器116比較斜坡信號與影像電荷電壓位準，且當斜坡信號匹配輸入影像電荷電壓位準時，比較器116之輸出自一第一狀態轉變或翻轉至一第二狀態。換言之，比較器116之輸出之此翻轉點發生在比較器116偵測到來自斜坡產生器114之斜坡信號之電壓位準等於來自位元線112之影像電荷電壓位準時。因此，比較器116之輸出自一第一狀態(例如邏輯「1」)翻轉至一第二狀態(例如邏輯「0」)，或反之亦然，該第二狀態經組態以停止計數器118計數。接著可讀出來自計數器118之計數器值以判定來自位元線112之影像電荷電壓位準之數位表示。
在一個實例中，控制電路系統110耦合至像素陣列102以控制像素陣列102中複數個像素單元104之操作。例如，控制電路系統110可產生用於控制影像獲取之一快門信號。在一個實例中，快門信號係用於同時啟用像素陣列102內之所有像素單元104以在一單一獲取視窗期間同時捕獲其各自影像資料之一全域快門信號。在另一實例中，快門信號係一滾動快門信號，使得在連續獲取視窗期間依次啟用各行、列或群組之像素單元。在另一實例中，影像獲取與照明效果(諸如一閃光)同步。
在一個實例中，成像系統100可包含於一數位相機、蜂巢式電話、膝上型電腦或其類似者中。另外，成像系統100可耦合至其他硬體，諸如一處理器(通用或其他)、記憶體元件、輸出(USB埠、無線傳輸器、HDMI埠等等)、照明/閃光、電輸入(鍵盤、觸控螢幕、觸控板、滑鼠、麥克風等等)及/或顯示器。其他硬體可將指令傳送至成像系統100，自成像系統100提取影像資料，或調處由成像系統100供應之影像資料。
圖1B係繪示在一影像感測器中之一類比轉數位轉換期間與圖1A中所繪示之ADC 136之斜坡產生器114、比較器116及計數器118相關聯之一些信號之一時序圖。特定言之，圖1B展示來自斜坡產生器114之斜坡信號、來自位元線112之影像電荷電壓位準、來自比較器116之輸出電壓Vout及在由ADC 136之一單斜率類比轉數位轉換期間計數器118關於時間之操作。如所展示，當計數器118在圖1B中在第一垂直虛線處開始計數時，隨著斜坡信號開始斜變(例如斜降)，斜坡事件以斜坡114開始。此時，比較器Vout 116處於一第一狀態(例如邏輯「高」或「1」)，而斜坡信號114之電壓大於位元線112之電壓。
繼續圖1B中所描繪之實例，一旦斜坡114等於或下降至小於由位元線112指示之影像電荷電壓位準之一值，則比較器Vout 116在圖1B中之第二垂直虛線處轉變或翻轉至一第二狀態(例如邏輯「低」或「0」)。此時，計數器118停止計數。在各個實例中，計數器118之值在計數器118經停止之後讀出且用於判定來自位元線112之影像電荷電壓位準之數位表示。在各個實例中，斜坡114、位元線112、比較器Vout 116及計數器118接著可在下一類比轉數位轉換開始之前復位。
圖2A繪示展示具有經組態以箝制一影像感測器之一類比轉數位轉換器中之比較器之一第一級輸出之一電壓擺幅之一箝位電路之一比較器216之一實例的一示意圖。應瞭解，圖2A所繪示之實例比較器216可為圖1中所展示之比較器116之一實例實施方案，且上述類似命名及編號元件在下文類似地耦合及運行。
如圖2A中所描繪之實例中所展示，比較器216包含耦合至一第二級222之一第一級220。第一級220包含電晶體226、電晶體228、電晶體230、電晶體232及電晶體234。電晶體226及228之源極耦合至一電源電壓。電晶體226及228之閘極耦合在一起且耦合至電晶體226之汲極。電晶體230之汲極耦合至電晶體226之汲極，且電晶體232之汲極耦合至電晶體228之汲極。電晶體234耦合於電晶體230及232之源極與一參考電壓或接地之間。在實例中，電晶體234係其中電晶體234之閘極經耦合以接收一偏壓電壓Vb1之一第一級電流源且經偏壓以汲取一恆定電流。
在實例中，電晶體230係其中電晶體230之閘極經電容耦合以透過電容器Cl接收斜坡214之第一級220之一第一輸入裝置。電晶體232係其中電晶體232之閘極經電容耦合以透過電容器C2接收位元線212之第一級220之一第二輸入裝置。在圖2A中所描繪之實例中，電晶體230之閘極處之電壓經標記為Vinp 272，且電晶體232之閘極處之電壓經標記為Vinn 274。電晶體228之汲極經組態以產生1st_out 240，其係第一級220之輸出。在所描繪之實例中，一電容器C3耦合於1st_out 240與參考電壓或接地之間。
第二級222包括耦合於電源電壓與參考電壓或接地之間的一電晶體246及一電晶體248。電晶體246係其中電晶體246之閘極經耦合以接收1st_out 240之第二級222之一輸入裝置。在實例中，電晶體248係其中電晶體248之閘極經耦合以接收一偏壓電壓Vb2之一第二級電流源。電晶體246之汲極經組態以產生2nd_out 254，其係第二級222之輸出。在實例中，應瞭解，比較器216之輸出回應於2nd_out 254而產生。
圖2A中所描繪之實例亦繪示具有一第一節點256及一第二節點258之一箝位電路224。在實例中，箝位電路224用具有耦合至第一節點256之一源極及耦合至第二節點258之一閘極及汲極的一n通道二極體連接電晶體實施。箝位電路224之第一節點256耦合至1st_out 240且第二節點258耦合至電晶體226及228之閘極。在操作中，箝位電路224經組態以箝制第一節點256與第二節點258之間的一電壓差以箝制1st_out 240處輸出信號之一電壓擺幅。
特定言之，箝位電路224經組態以防止1st_out 240處之輸出信號電壓沉降太低。若沒有箝位電路224，則1st_out 224電壓會下降，直至第一級電流源234落入至線性區域中且電流源234之偏壓電流減小，其影響電源軌。應瞭解，限制1st_out 240處輸出電壓信號之電壓擺幅改良受一電源軌變化影響之h帶。當1st_out 240處之輸出信號電壓改變時，需要對1st_out 240上之電容充電，且充電電流會引起h帶。因此，限制電壓擺幅1st_out 240很重要。
應注意，圖2A之比較器216所呈現之挑戰之一者係由箝位電路224提供之1st_out 240處之輸出電壓信號上之箝位電壓沉降至不理想之一位準。特定言之，由圖2A之箝位電路224提供之箝位電壓係具有電晶體226及228之電流鏡之p通道電晶體之Vgs電壓(例如約0.8 V)與箝位電路224之n通道二極體連接電晶體之Vgs電壓(例如約0.9 V)之組合。理想地，1st_out 240處之輸出信號電壓將在第二級222翻轉之後立即被箝制，使得箝位電壓或電壓擺幅之下端接近p通道電晶體246之Vgs電壓。
圖2B係繪示在一影像感測器中之一類比轉數位轉換期間與圖2A中所繪示之一比較器216相關聯之一些信號之一時序圖。如所展示，比較器用於一單斜率ADC中且比較器經組態以比較位元線電壓212與一斜坡214。在實例中，Vinp 272電壓跟隨斜坡214且Vinn 274電壓跟隨位元線電壓212。圖2B亦展示在一單斜率類比轉數位轉換期間關於時間之1st_out 240電壓、2nd_out 254電壓及透過第二級之各自電晶體246及248之I(AVDD)及-I(AGND)電流之一實例。
如所描繪之實例中所展示，在第一垂直虛線之前，Vinp 272電壓最初大於Vinn 274電壓，1st_out 240電壓係一正電壓，2nd_out 254電壓實質上為零，且I(AVDD)及-I(AGND)電流係恆定的。
在第一垂直虛線之後，類比轉數位轉換開始且一斜坡事件以斜坡信號214開始，其在圖2B中繪示為Vinp 272開始朝向Vinn274電壓斜降。隨著Vinp 272電壓接近或臨近Vinn 274電壓，1st_out 240處之輸出電壓信號開始自初始較高值(例如第一狀態)轉變或擺動至一較低值(例如第二狀態)。同時，2nd_out 254值自較低實質上為零值轉變至一較高值。在轉變期間，I(AVDD)及-I(AGND)電流下降且接著在第二垂直虛線之後穩定回至恆定電流值。如先前所討論，1st_out 240之電壓擺幅由箝位電路224箝制至約等於具有電晶體226及228之電流鏡之p通道電晶體之Vgs電壓(例如約0.8 V)與箝位電路224之n通道二極體連接電晶體之Vgs電壓(例如約0.9 V)之組合之一箝位電壓。
圖3A繪示展示根據本發明之教示之具有經組態以箝制一影像感測器之一類比轉數位轉換器中之比較器之一第一級輸出之一電壓擺幅之一箝位電路之一比較器316之一實例的一示意圖。應瞭解，圖3A所繪示之實例比較器316可為圖1A中所展示之比較器116之一實例實施方案，且上述類似命名及編號元件在下文類似地耦合及運行。
如圖3A中所描繪之實例中所展示，比較器316包含耦合至一第二級322之一第一級320。第一級320包含電晶體326、電晶體328、電晶體330、電晶體332及電晶體334。電晶體326及328之源極耦合至一電源電壓(例如AVDD)。電晶體326及328之閘極耦合在一起且耦合至電晶體326之汲極。電晶體330之汲極耦合至電晶體326之汲極，且電晶體332之汲極耦合至電晶體328之汲極。電晶體334耦合於電晶體330及332之源極與一參考電壓或接地之間。在實例中，電晶體334係其中電晶體334之閘極經耦合以接收一偏壓電壓Vb1之一第一級電流源且經偏壓以汲取一恆定電流。
在實例中，電晶體330係其中電晶體330之閘極經電容耦合以透過電容器Cl接收斜坡314之第一級320之一第一輸入裝置。電晶體332係其中電晶體332之閘極經電容耦合以透過電容器C2接收位元線312之第一級320之一第二輸入裝置。在圖3A中所描繪之實例中，電晶體330之閘極處之電壓經標記為Vinp 372，且電晶體332之閘極處之電壓經標記為Vinn 374。電晶體328之汲極經組態以產生1st_out 340，其係第一級320之輸出。在所描繪之實例中，電容器C3耦合於1st_out 340與參考電壓或接地之間。
第二級322包含耦合於電源電壓與參考電壓或接地之間的一電晶體346及一電晶體348。電晶體346係其中電晶體346之閘極經耦合以接收1st_out 340之第二級322之一輸入裝置。在實例中，電晶體348係其中電晶體348之閘極經耦合以接收一偏壓電壓Vb2之一第二級電流源。電晶體346之汲極經組態以產生2nd_out 354，其係第二級322之輸出。在實例中，應瞭解，比較器316之輸出回應於2nd_out 354而產生。
圖3A中所描繪之實例亦繪示具有一第一節點356及一第二節點358之一箝位電路324。在實例中，箝位電路324用具有耦合至第一節點356之一閘極及汲極及耦合至第二節點358之一源極的一p通道二極體連接電晶體實施。箝位電路324之第一節點356耦合至1st_out 340且第二節點358耦合至2nd_out 354，當電晶體346接通時，2nd_out 354透過電晶體346耦合至電源電壓AVDD。在操作中，電晶體346在第二級322翻轉時接通，其將2nd_out 354電壓自實質上為零(例如第一狀態)轉變至實質上(或接近) AVDD (例如第二狀態)。
在操作中，箝位電路324經組態以箝制第一節點356與第二節點358之間的一電壓差以箝制1st_out 340處輸出信號之一電壓擺幅。依此方式，1st_out 340之電壓擺幅根據本發明之教示最小化。
應瞭解，在圖3A中所描繪之實例中，隨著第一級320及第二級322翻轉且隨著箝位電路324之p通道二極體連接電晶體接通，箝位電路324在電晶體346接通且2nd_out 354自低態轉變至高態之後立即箝制1st_out 340且限幅電壓可接近第二級322之臨限值電壓(例如其中第二級322翻轉之輸入)，因為p通道二極體連接電晶體箝位裝置亦係如電晶體346之PMOS電晶體，且因此具有幾乎相同於第二級322輸入裝置電晶體346之臨限值電壓Vth。
另外，應進一步瞭解，在第一級320及第二級322翻轉之前，確保箝位電路324之p通道二極體連接電晶體箝位裝置關斷，因為在比較之前，1st_out 340處於高於2nd_out 354之一電壓位準。因而，在一比較操作期間，在第一級320及第二級322翻轉之前，箝位電路324不會開始洩漏電流。
在一個實例中，應注意，由於箝位電路324之p通道二極體連接電晶體箝位裝置係PMOS電晶體，因此其主體連接至AVDD而非像一NMOS電晶體實例之情況一樣通常連接至接地，諸如圖2A中所繪示之實例。因而，圖3A之箝位電路324實例之p通道二極體連接電晶體箝位裝置有利於降低h帶及電源抑制比(PSRR)。特定言之，圖2A中所展示之1st_out 240與接地之間的電容(例如NMOS及寄生電容)並非較佳，因為其在1st_out 240自高態轉變至低態時增大充電電流。例如，在一NMOS箝位裝置之實例中，因為一NMOS電晶體之主體通常連接至接地，所以對地電容增大。
圖3B係繪示在一影像感測器中之一類比轉數位轉換期間與圖3A中所繪示之一比較器316相關聯之一些信號之一時序圖。在實例中，比較器用於一單斜率ADC中且比較器經組態以比較位元線電壓312與一斜坡314。在實例中，Vinp 372電壓跟隨斜坡314且Vinn 374電壓跟隨位元線電壓312。圖3B亦展示在一單斜率類比轉數位轉換期間關於時間之圖2A之比較器216之1st_out 240電壓及圖3A之比較器316之1st_out 340電壓及2nd_out 354電壓之一實例。
如所描繪之實例中所展示，在第一垂直虛線之前，Vinp 372電壓最初大於Vinn 374電壓，1st_out 340電壓係一正電壓，且2nd_out 354電壓實質上為零。
在第一垂直虛線之後，類比轉數位轉換開始且一斜坡事件以斜坡信號314開始，其在圖3B中繪示為Vinp 372開始朝向Vinn 374電壓斜降。隨著Vinp 372電壓在第二垂直虛線處接近或變成接近Vinn 374電壓，1st_out 240處之輸出電壓信號及1st_out 340處之輸出電壓信號開始自初始較高值(例如第一狀態)轉變或擺動至一較低值(例如第二狀態)。同時，隨著第一級220/320及第二級222/322翻轉，2nd_out 354值自實質為零之較低值轉變至一較高值。如實例中所展示，1st_out 340之電壓擺幅由箝位電路324箝制至大致等於低於2nd_out 354之箝位電路324之Vgs電壓之一箝位電壓，其小於圖2A之1st_out 240之電壓擺幅，因為1st_out 240之電壓擺幅之箝位電壓亦包含具有電晶體226及228之電流鏡之p通道電晶體之Vgs。因此，根據本發明之教示，由圖3A之箝位電路324提供之箝位電壓使1st_out 340之電壓擺幅比圖2A之1st_out 240之電壓擺幅減小。
圖4A繪示展示根據本發明之教示之具有經組態以箝制一影像感測器之一類比轉數位轉換器中之比較器之一第一級輸出之一電壓擺幅之一箝位電路之一比較器416A之另一實例的一示意圖。應瞭解，圖4A所繪示之實例比較器416A可為圖1A中所展示之比較器116之另一實例實施方案，且上述類似命名及編號元件在下文類似地耦合及運行。亦應瞭解，圖4A所繪示之實例比較器416A與圖3A所繪示之實例比較器316共用類似性。
例如，如圖4A中所描繪之實例中所展示，比較器416A包含耦合至一第二級422之一第一級420。第一級420包含電晶體426、電晶體428、電晶體430、電晶體432及電晶體434。電晶體426及428之源極耦合至一電源電壓。電晶體426及428之閘極耦合在一起且耦合至電晶體426之汲極。電晶體430之汲極耦合至電晶體426之汲極，且電晶體432之汲極耦合至電晶體428之汲極。電晶體434耦合於電晶體430及432之源極與一參考電壓或接地之間。在實例中，電晶體434係其中電晶體434之閘極經耦合以接收一偏壓電壓Vb1之一第一級電流源且經偏壓以汲取一恆定電流。
在實例中，電晶體430係其中電晶體430之閘極經電容耦合以透過電容器Cl接收斜坡414之第一級420之一第一輸入裝置。電晶體432係其中電晶體432之閘極經電容耦合以透過電容器C2接收位元線412之第一級420之一第二輸入裝置。在圖4A中所描繪之實例中，電晶體430之閘極處之電壓經標記為Vinp 472，且電晶體432之閘極處之電壓經標記為Vinn 474。電晶體428之汲極經組態以產生1st_out 440，其係第一級420之輸出。
第二級422包含耦合於電源電壓與參考電壓或接地之間的一電晶體446及一電晶體448。電晶體446係其中電晶體446之閘極經耦合以接收1st_out 440之第二級422之一輸入裝置。在實例中，電晶體448係其中電晶體448之閘極經耦合以接收一偏壓電壓Vb2之一第二級電流源。電晶體446之汲極經組態以產生2nd_out 454，其係第二級422之輸出。在實例中，應瞭解，比較器416A之輸出回應於2nd_out 454而產生。
圖4A中所描繪之實例亦繪示具有一第一節點456及一第二節點458之一箝位電路424P。在實例中，箝位電路424P用具有耦合至第一節點456之一閘極及汲極及耦合至第二節點458之一源極的一p通道二極體連接電晶體實施。箝位電路424P之第一節點456耦合至1st_out 440且第二節點458耦合至電源電壓AVDD。在操作中，電晶體446在第二級422翻轉時接通，其將2nd_out 454電壓自實質上為零(例如第一狀態)轉變至實質上或接近AVDD (例如第二狀態)。
在操作中，箝位電路424P經組態以箝制第一節點456與第二節點458之間的一電壓差以箝制1st_out 440處輸出信號之一電壓擺幅。依此方式，1st_out 440之電壓擺幅根據本發明之教示最小化。
如在圖4A中所描繪之實例中可瞭解，箝位電路424P之p通道二極體連接電晶體經組態為一被動裝置，其中箝位電路424P之p通道二極體連接電晶體之臨限值電壓Vth幾乎相同於第二級輸入裝置p通道電晶體446。因而，應注意，箝位電路424P之p通道二極體連接電晶體可在2nd_out 454翻轉之前開始洩漏電流，其會影響比較器416A之效能。
圖4B繪示展示根據本發明之教示之具有經組態以箝制一影像感測器之一類比轉數位轉換器中之比較器之一第一級輸出之一電壓擺幅之一箝位電路之一比較器416B之又一實例的一示意圖。應瞭解，圖4B所繪示之實例比較器416B可為圖1A中所展示之比較器116之另一實例實施方案，且上述類似命名及編號元件在下文類似地耦合及運行。應瞭解，圖4B所繪示之實例比較器416B與圖4A所繪示之實例比較器416A共用類似性。
例如，如圖4B中所描繪之實例中所展示，比較器416B包含耦合至一第二級422之一第一級420。第一級420包含電晶體426、電晶體428、電晶體430、電晶體432及電晶體434。電晶體426及428之源極耦合至一電源電壓。電晶體426及428之閘極耦合在一起且耦合至電晶體426之汲極。電晶體430之汲極耦合至電晶體426之汲極，且電晶體432之汲極耦合至電晶體428之汲極。電晶體434耦合於電晶體430及432之源極與一參考電壓或接地之間。在實例中，電晶體434係其中電晶體434之閘極經耦合以接收一偏壓電壓Vb1之一第一級電流源且經偏壓以汲取一恆定電流。
在實例中，電晶體430係其中電晶體430之閘極經電容耦合以透過電容器Cl接收斜坡414之第一級420之一第一輸入裝置。電晶體432係其中電晶體432之閘極經電容耦合以透過電容器C2接收位元線412之第一級420之一第二輸入裝置。在圖4B中所描繪之實例中，電晶體430之閘極處之電壓經標記為Vinp 472，且電晶體432之閘極處之電壓經標記為Vinn 474。電晶體428之汲極經組態以產生1st_out 440，其係第一級420之輸出。
第二級422包含耦合於電源電壓與參考電壓或接地之間的一電晶體446及一電晶體448。電晶體446係其中電晶體446之閘極經耦合以接收1st_out 440之第二級422之一輸入裝置。在實例中，電晶體448係其中電晶體448之閘極經耦合以接收一偏壓電壓Vb2之一第二級電流源。電晶體446之汲極經組態以產生2nd_out 454，其係第二級422之輸出。在實例中，應瞭解，比較器416A之輸出回應於2nd_out 454而產生。
圖4B中所描繪之實例還繪示具有一第一節點456及一第二節點458之一箝位電路424N。在實例中，箝位電路424N用具有耦合至第一節點456之一源極及耦合至第二節點458之一閘極及一汲極的一n通道二極體連接電晶體實施。箝位電路424N之第一節點456耦合至1st_out 440且第二節點458耦合至電源電壓AVDD。在操作中，電晶體446在第二級422翻轉時接通，其將2nd_out 454電壓自實質上為零(例如第一狀態)轉變至實質上或接近AVDD (例如第二狀態)。
在操作中，箝位電路424N經組態以箝制第一節點456與第二節點458之間的一電壓差以箝制1st_out 440處輸出信號之一電壓擺幅。依此方式，1st_out 440之電壓擺幅根據本發明之教示最小化。
如在圖4B中所描繪之實例中可瞭解，箝位電路424N之n通道二極體連接電晶體經組態為一被動裝置，其中箝位電路424N之n通道二極體連接電晶體之臨限值電壓Vth高於第二級輸入裝置p通道電晶體446之臨限值電壓Vth。然而，應注意，箝位電路424N的一n通道二極體連接電晶體之效能可因程序變化而變化。因此，在其中箝位電路424N之n通道二極體連接電晶體之臨限值電壓Vth較低且p通道電晶體446之臨限值電壓Vth較高之情形中，箝位電路424N之n通道二極體連接電晶體可在比較器416B做出一比較決定之前開始洩漏。
圖5繪示展示根據本發明之教示之具有經組態以箝制一影像感測器之一類比轉數位轉換器中之比較器之一第一級輸出之一電壓擺幅之一箝位電路之一比較器516之又一實例的一示意圖。應瞭解，圖5所繪示之實例比較器516可為圖1A中所展示之比較器116之另一實例實施方案，且上述類似命名及編號元件在下文類似地耦合及運行。亦應瞭解，圖5所繪示之實例比較器516與圖4B所繪示之實例比較器416B共用類似性。
例如，如圖5中所描繪之實例中所展示，比較器516包含耦合至一第二級522之一第一級520。第一級520包含：一第一分裂電晶體，其包含與一電晶體526B串聯耦合之一電晶體526A；一第二分裂電晶體，其包含與一電晶體528B串聯耦合之一電晶體528A；一電晶體530；一電晶體532；及一電晶體534。如所描繪之實例中所展示，電晶體526A之閘極耦合至第四電晶體526B之閘極及汲極，電晶體526A之源極耦合至一電源電壓，電晶體526A之汲極耦合至電晶體526B之源極，且電晶體526B之汲極耦合至電晶體530之源極。類似地，電晶體528A之閘極耦合至電晶體528B之閘極及電晶體526A及526B之閘極，電晶體528A之源極耦合至電源電壓，電晶體528A之汲極耦合至電晶體528B之源極，且電晶體528B之汲極耦合至第一級520之1st_out 540輸出及電晶體532之源極。電晶體534耦合於電晶體530及532之源極與一參考電壓或接地之間。在實例中，電晶體534係其中電晶體534之閘極經耦合以接收一偏壓電壓Vb1之一第一級電流源且經偏壓以汲取一恆定電流。
在實例中，電晶體530係其中電晶體530之閘極經電容耦合以透過電容器Cl接收斜坡514之第一級520之一第一輸入裝置。電晶體532係其中電晶體532之閘極經電容耦合以透過電容器C2接收位元線512之第一級520之一第二輸入裝置。在圖5中所描繪之實例中，電晶體530之閘極處之電壓經標記為Vinp 572，且電晶體532之閘極處之電壓經標記為Vinn 574。電晶體528B之汲極經組態以產生1st_out 540，其係第一級520之輸出。
第二級522包含耦合於電源電壓與參考電壓或接地之間的一電晶體546及一電晶體548。電晶體546係其中電晶體546之閘極經耦合以接收1st_out 540之第二級522之一輸入裝置。在實例中，電晶體548係其中電晶體548之閘極經耦合以接收一偏壓電壓Vb2之一第二級電流源。電晶體546之汲極經組態以產生2nd_out 554，其係第二級522之輸出。在實例中，應瞭解，比較器516之輸出回應於2nd_out 554而產生。
圖5中所描繪之實例亦繪示具有一第一節點556及一第二節點558之一箝位電路524。在實例中，箝位電路524用具有耦合至第一節點556之一源極及耦合至第二節點558之一汲極的一n通道電晶體實施。
圖5之箝位電路524與圖4B之箝位電路424N之間的一差異係為了防止箝位電路524之n通道電晶體在比較器516做出決定之前洩漏電流，箝位電路524之n通道電晶體之閘極電壓比圖4B之箝位電路424N之n通道二極體連接電晶體之閘極電壓減小。特定言之，圖5中所描繪之實例繪示箝位電路524之n通道電晶體之減小閘極電壓由第一分裂電晶體之p通道電晶體526A與526B之間的源極/汲極節點提供。
因此，在比較器516做出決定之前及在第二級522翻轉之前，用包含電晶體526A/526B及528A/528B之第一及第二分裂電晶體實施之p通道電流鏡汲取電流，使得箝位電路524之n通道電晶體之閘極電壓低於電源電壓(例如AVDD)以防止箝位電路524之n通道電晶體在2nd_out 554轉變至一高值之前洩漏電流。
然而，應瞭解，若箝位電路524之n通道電晶體之臨限值電壓Vth較大，則由箝位電路524提供之箝位電壓可較低(例如，與圖3A之箝位電路324相比)，使得箝位電路524效率較低。此外，箝位電路524之n通道電晶體之主體通常耦合至接地，其導致1st_out 540與電源電壓(例如AVDD)之間的電容較大。
本發明之所繪示實例之以上描述(包含[中文]中描述之內容)不意欲具窮舉性或將本發明限制於所揭示之精確形式。雖然本文中為了繪示而描述本發明之具體實例，但相關技術者將認識到，各種修改可在本發明之範疇內。
可鑑於以上詳細描述來對本發明進行此等修改。以下申請專利範圍中所使用之術語不應被解釋為將本發明限制於說明書中所揭示之特定實例。確切而言，本發明之範疇完全由根據申請專利範圍解譯之既定原則來解釋之以下申請專利範圍判定。
212:位元線
214:斜坡
216:比較器
220:第一級
222:第二級
224:箝位電路
226:電晶體
228:電晶體
230:電晶體
232:電晶體
234:電晶體
240:1st_out
246:電晶體
248:電晶體
254:2nd_out
256:第一節點
258:第二節點
272:Vinp
274:Vinn
AVDD:電源電壓
C1:電容器
C2:電容器
C3:電容器
Vb1:偏壓電壓
Vb2:偏壓電壓

Claims (18)

  1. 一種比較器，其包括：一第一級，其包含經耦合以接收一第一信號之一第一輸入、經耦合以接收一第二信號之一第二輸入及經組態以產生一第一輸出信號之一第一輸出，該第一輸出信號回應於該第一與第二輸入信號之一比較而在一上電壓位準與一下電壓位準之間轉變；一第二級，其具有經耦合以自該第一級之該第一輸出接收該第一輸出信號之一輸入，其中該第二級包含經組態以回應於該第一輸出信號而產生一第二輸出信號之一第二輸出；及一箝位電路，其具有一第一節點及一第二節點，其中該第一節點耦合至該第一級之該第一輸出且該第二節點耦合至一電源電壓，其中該箝位電路經組態以箝制該第一節點與該第二節點之間的一電壓差以箝制該第一輸出信號之一電壓擺幅，其中該第一級包括：一第一電晶體，其具有耦合至該電源電壓之一源極；一第二電晶體，其具有耦合至該電源電壓之一源極及耦合至該第一電晶體之一閘極及一汲極的一閘極，其中該第二電晶體之一汲極耦合至該第一級之該第一輸出以產生該第一輸出信號，其中該第一電晶體包括一第一分裂電晶體，該第一分裂電晶體包括與一第四電晶體串聯耦合之一第三電晶體，其中該第三電晶體之一閘極耦合至該第四電晶體之一閘極，該第三電晶體之一源極耦合至該電源電壓，該第三電晶體之一汲極耦合至該第四電晶體之一源極，且該第四 電晶體之一汲極耦合至該第一輸入裝置，其中該第二電晶體包括一第二分裂電晶體，該第二分裂電晶體包括與一第六電晶體串聯耦合之一第五電晶體，其中該第五電晶體之一閘極耦合至該第六電晶體之一閘極，該第五電晶體之一源極耦合至該電源電壓，該第五電晶體之一汲極耦合至該第六電晶體之一源極，且該第六電晶體之一汲極耦合至該第一級之該第一輸出及該第二輸入裝置。
  2. 如請求項1之比較器，其中該箝位電路包括耦合於該第一節點與該第二節點之間的一二極體連接電晶體。
  3. 如請求項2之比較器，其中該箝位電路之該二極體連接電晶體包括具有耦合至該第一節點之一閘極及汲極及耦合至該第二節點之一源極的一p通道二極體連接電晶體。
  4. 如請求項3之比較器，其中該第二級包括：一輸入裝置，其具有耦合至該電源電壓之一源極，其中該第二級之該輸入裝置之一閘極耦合至該第二級之該輸入，該第二級之該輸入裝置之一汲極耦合至該第二輸出；及一第二級偏壓電流源，其耦合至該第二級之該輸入裝置之該汲極。
  5. 如請求項4之比較器，其中當該第二級之該輸入裝置接通時，該箝位電路之該第二節點透過該第二級之該輸入裝置耦合至該電源電壓。
  6. 如請求項2之比較器，其中該箝位電路之該二極體連接電晶體係具有耦合至該第一節點之一源極及耦合至該第二節點之一閘極及一汲極的一n通道二極體連接電晶體。
  7. 如請求項1之比較器，其中該第一級進一步包括：一第一級偏壓電流源；一第一輸入裝置，其耦合於該第一電晶體之該汲極與該第一級偏壓電流源之間，其中該第一輸入裝置之一閘極耦合至該第一級之該第一輸入以接收該第一信號；及一第二輸入裝置，其耦合於該第二電晶體之該汲極與該第一級偏壓電流源之間，其中該第二輸入裝置之一閘極耦合至該第一級之該第二輸入以接收該第二信號。
  8. 如請求項1之比較器，其中該箝位電路包括具有耦合至該第一節點之一源極、耦合至該第二節點之一汲極及耦合至該第五電晶體之該汲極及該第六電晶體之該源極之一閘極的一n通道電晶體。
  9. 如請求項1之比較器，其中該比較器包含於包含於一成像系統中之一類比轉數位轉換器中，其中經耦合以由該第一級之該第一輸入接收之該第一信號係來自一斜坡產生器之一斜坡信號，其中經耦合以由該第一級之該第二輸入接收之該第二信號係來自耦 合至一像素陣列之一位元線之一位元線信號。
  10. 一種成像系統，其包括：一像素陣列，其用於接收影像光且回應於該影像光而產生影像電荷電壓信號；及讀出電路系統，其經耦合以透過複數個位元線自該像素陣列接收該影像電荷電壓信號且回應性地提供來自該複數個位元線之各者之一位元線信號之一數位表示，該讀出電路系統包含一比較器，該比較器用於接收該位元線信號、比較該位元線信號與來自一斜坡產生器之一斜坡信號及將一比較器輸出電壓提供至一計數器以回應性地產生該數字表示，其中該比較器包括：一第一級，其包含經耦合以接收該位元線信號之一第一輸入、經耦合以接收該斜坡信號之一第二輸入及經組態以產生一第一輸出信號之一第一輸出，該第一輸出信號回應於該第一與第二輸入信號之一比較而在一上電壓位準與一下電壓位準之間轉變；一第二級，其具有經耦合以自該第一級之該第一輸出接收該第一輸出信號之一輸入，其中該第二級包含經組態以回應於該第一輸出信號而產生一第二輸出信號之一第二輸出，其中提供至該計數器之該比較器輸出電壓回應於該第二輸出信號；及一箝位電路，其具有一第一節點及一第二節點，其中該第一節點耦合至該第一級之該第一輸出且該第二節點耦合至一電源電壓，其中該箝位電路經組態以箝制該第一節點與該第二節點之間的一電壓差以箝制該第一輸出信號之一電壓擺幅， 其中該第一級包括：一第一電晶體，其具有耦合至該電源電壓之一源極；一第二電晶體，其具有耦合至該電源電壓之一源極及耦合至該第一電晶體之一閘極及一汲極的一閘極，其中該第二電晶體之一汲極耦合至該第一級之該第一輸出以產生該第一輸出信號，其中該第一電晶體包括一第一分裂電晶體，該第一分裂電晶體包括與一第四電晶體串聯耦合之一第三電晶體，其中該第三電晶體之一閘極耦合至該第四電晶體之一閘極，該第三電晶體之一源極耦合至該電源電壓，該第三電晶體之一汲極耦合至該第四電晶體之一源極，且該第四電晶體之一汲極耦合至該第一輸入裝置，其中該第二電晶體包括一第二分裂電晶體，該第二分裂電晶體包括與一第六電晶體串聯耦合之一第五電晶體，其中該第五電晶體之一閘極耦合至該第六電晶體之一閘極，該第五電晶體之一源極耦合至該電源電壓，該第五電晶體之一汲極耦合至該第六電晶體之一源極，且該第六電晶體之一汲極耦合至該第一級之該第一輸出及該第二輸入裝置。
  11. 如請求項10之成像系統，其中該箝位電路包括耦合於該第一級之該第一輸出與該電源電壓之間的一二極體連接電晶體。
  12. 如請求項11之成像系統，其中該箝位電路之該二極體連接電晶體包括具有耦合至該第一節點之一閘極及一汲極及耦合至該第二節點之一源極的一p通道二極體連接電晶體。
  13. 如請求項12之成像系統，其中該第二級包括：一輸入裝置，其具有耦合至該電源電壓之一源極，其中該第二級之該輸入裝置之一閘極耦合至該第二級之該輸入，該第二級之該輸入裝置之一汲極耦合至該第二輸出；及一第二級偏壓電流源，其耦合至該第二級之該輸入裝置之該汲極。
  14. 如請求項13之成像系統，其中當該第二級之該輸入裝置接通時，該箝位電路之該第二節點透過該第二級之該輸入裝置耦合至該電源電壓。
  15. 如請求項11之成像系統，其中該箝位電路之該二極體連接電晶體包括具有耦合至該第一節點之一源極及耦合至該第二節點之一閘極及一汲極的一n通道二極體連接電晶體。
  16. 如請求項10之成像系統，其中該第一級進一步包括：一第一級偏壓電流源；一第一輸入裝置，其耦合於該第一電晶體之該汲極與該第一級偏壓電流源之間，其中該第一輸入裝置之一閘極耦合至該第一級之該第一輸入以接收該斜坡信號；及一第二輸入裝置，其耦合於該第二電晶體之該汲極與該第一級偏壓電流源之間，其中該第二輸入裝置之一閘極耦合至該第一級之該第二輸入以接收該位元線信號。
  17. 如請求項10之成像系統，其中該箝位電路包括具有耦合至該第一節 點之一源極、耦合至該第二節點之一汲極及耦合至該第五電晶體之該汲極及該第六電晶體之該源極之一閘極的一n通道電晶體。
  18. 如請求項10之成像系統，其中該比較器包含於包含於該讀出電路系統中之一類比轉數位轉換器中。
TW110137898A 2020-12-18 2021-10-13 比較器第一級箝位 TWI813038B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/127,524 US11381771B1 (en) 2020-12-18 2020-12-18 Comparator first stage clamp
US17/127,524 2020-12-18

Publications (2)

Publication Number Publication Date
TW202226756A TW202226756A (zh) 2022-07-01
TWI813038B true TWI813038B (zh) 2023-08-21

Family

ID=81992092

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110137898A TWI813038B (zh) 2020-12-18 2021-10-13 比較器第一級箝位

Country Status (3)

Country Link
US (1) US11381771B1 (zh)
CN (1) CN114650381B (zh)
TW (1) TWI813038B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220047029A (ko) * 2020-10-08 2022-04-15 삼성전자주식회사 비교 회로를 포함하는 아날로그-디지털 변환 회로 및 이를 포함하는 이미지 센서

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080024187A1 (en) * 2006-07-25 2008-01-31 Walker James T Fast dc coupled level translator
US20100289580A1 (en) * 2009-05-15 2010-11-18 Altasens, Inc. Operational trans-conductance amplifier with output clamp circuit
CN110190852A (zh) * 2019-06-12 2019-08-30 成都微光集电科技有限公司 一种高速比较器及其形成的模数转换器和读出电路
CN210578470U (zh) * 2019-11-28 2020-05-19 长鑫存储技术有限公司 比较器
CN111193881A (zh) * 2018-11-15 2020-05-22 爱思开海力士有限公司 低条带噪声的比较器及包括其的cmos图像传感器
CN111629161A (zh) * 2019-02-28 2020-09-04 爱思开海力士有限公司 比较器及包括该比较器的图像感测装置
TW202042544A (zh) * 2019-01-11 2020-11-16 香港商奕景科技（香港）有限公司 固態攝像裝置、固態攝像裝置的驅動方法、以及電子設備

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013172270A (ja) 2012-02-20 2013-09-02 Sony Corp 比較器、ａｄ変換器、固体撮像装置、カメラシステム、および電子機器
CN113660437A (zh) * 2016-08-22 2021-11-16 索尼半导体解决方案公司 光检测装置
US10079990B2 (en) 2016-09-27 2018-09-18 Omnivision Technologies, Inc. Comparator for double ramp analog to digital converter
US10431608B2 (en) * 2017-04-13 2019-10-01 Omnivision Technologies, Inc. Dual conversion gain high dynamic range readout for comparator of double ramp analog to digital converter
US9967505B1 (en) 2017-04-13 2018-05-08 Omnivision Technologies, Inc. Comparators for double ramp analog to digital converter
US10498322B1 (en) 2019-02-13 2019-12-03 Omnivision Technologies, Inc. Comparator output circuitry for single slope analog to digital converter

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080024187A1 (en) * 2006-07-25 2008-01-31 Walker James T Fast dc coupled level translator
US20100289580A1 (en) * 2009-05-15 2010-11-18 Altasens, Inc. Operational trans-conductance amplifier with output clamp circuit
CN111193881A (zh) * 2018-11-15 2020-05-22 爱思开海力士有限公司 低条带噪声的比较器及包括其的cmos图像传感器
TW202042544A (zh) * 2019-01-11 2020-11-16 香港商奕景科技（香港）有限公司 固態攝像裝置、固態攝像裝置的驅動方法、以及電子設備
CN111629161A (zh) * 2019-02-28 2020-09-04 爱思开海力士有限公司 比较器及包括该比较器的图像感测装置
CN110190852A (zh) * 2019-06-12 2019-08-30 成都微光集电科技有限公司 一种高速比较器及其形成的模数转换器和读出电路
CN210578470U (zh) * 2019-11-28 2020-05-19 长鑫存储技术有限公司 比较器

Also Published As

Publication number Publication date
CN114650381A (zh) 2022-06-21
CN114650381B (zh) 2023-10-17
US20220201231A1 (en) 2022-06-23
US11381771B1 (en) 2022-07-05
TW202226756A (zh) 2022-07-01

Similar Documents

Publication Publication Date Title
US10498999B2 (en) Comparator for double ramp analog to digital converter
TWI650022B (zh) 用於雙重斜波類比對數位轉換器之斜波信號產生器
US10334193B2 (en) Read-out circuits of image sensors and image sensors including the same
TWI709338B (zh) 具有雙重轉換增益讀出之影像感測器
CN111698439B (zh) 具有减少的斜坡稳定时间的积分斜坡电路
CN111565047B (zh) 单斜率模数转换器的比较器输出电路
US11108981B2 (en) Compact, low power, high resolution ADC per pixel for large area pixel detectors
TWI766292B (zh) 縱行放大器重設電路
TWI813038B (zh) 比較器第一級箝位
CN111225164B (zh) 图像传感器及成像系统
CN112243099B (zh) 具有比较器的列放大器复位电路
US20170048474A1 (en) Solid-state imaging device
CN105554421B (zh) 一种全局像元非线性补偿结构
US11206039B1 (en) Comparator stage with DC cut device for single slope analog to digital converter
US11968468B2 (en) Calibration circuit for ramp settling assist circuit in local ramp buffer circuit
US11722801B1 (en) Ramp settling assist circuit in local ramp buffer circuit
US20120194252A1 (en) Method of shifting auto-zero voltage in analog comparators
US20240040283A1 (en) Low power event driven pixels with active difference detection circuitry, and reset control circuits for the same
CN117135487A (zh) 电压域全局快门读出电路时序
KR20120046586A (ko) 비교기 및 그를 구비한 이미지 센싱장치