TW202042544A - 固態攝像裝置、固態攝像裝置的驅動方法、以及電子設備 - Google Patents

固態攝像裝置、固態攝像裝置的驅動方法、以及電子設備 Download PDF

Info

Publication number
TW202042544A
TW202042544A TW109100906A TW109100906A TW202042544A TW 202042544 A TW202042544 A TW 202042544A TW 109100906 A TW109100906 A TW 109100906A TW 109100906 A TW109100906 A TW 109100906A TW 202042544 A TW202042544 A TW 202042544A
Authority
TW
Taiwan
Prior art keywords
output
current
imaging device
state imaging
solid
Prior art date
Application number
TW109100906A
Other languages
English (en)
Other versions
TWI719801B (zh
Inventor
大高俊德
Original Assignee
香港商奕景科技（香港）有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 香港商奕景科技（香港）有限公司 filed Critical 香港商奕景科技（香港）有限公司
Publication of TW202042544A publication Critical patent/TW202042544A/zh
Application granted granted Critical
Publication of TWI719801B publication Critical patent/TWI719801B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/65—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to reset noise, e.g. KTC noise related to CMOS structures by techniques other than CDS
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Analogue/Digital Conversion (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

本揭露提供一種固態攝像裝置、固態攝像裝置的驅動方法、以及電子設備，該固態攝像裝置的配置於數位像素的AD轉換器的比較器可利用低電力、低峰值電流進行低電壓動作，且可在整個輸入範圍內實現高線性。比較器700由帶有鉗位二極體的兩段前置放大器710、720與兩個串聯電流控制反向器730、40構成，所有的分支受到電流控制。兩段的前置放大器710、720及與其相連的兩個連續的反向器730、740段均以實現低電力及低峰值電流的方式而受到電流控制。另外，使用偏置電流來控制比較器的帶寬，藉此，也可平衡雜訊與比較器速度，此對於多個比較器動作模式有益。

Description

固態攝像裝置、固態攝像裝置的驅動方法、以及電子設備
本發明涉及一種固態攝像裝置、固態攝像裝置的驅動方法、以及電子設備。
互補金屬氧化物半導體（Complementary Metal Oxide Semiconductor，CMOS）影像感測器已作為使用有光電轉換元件的固態攝像裝置（影像感測器）而被實際運用，該光電轉換元件檢測光並產生電荷。 CMOS影像感測器已廣泛用作數位相機、攝像機、監控相機、醫療用內視鏡、個人電腦（PC）、手機等便攜終端裝置（移動設備）等各種電子設備的一部分。
CMOS影像感測器在每個像素中帶有包括光電二極體（光電轉換元件）及浮動擴散層（FD：Floating Diffusion，浮置擴散層）的FD放大器，該CMOS影像感測器的主流讀取類型為行並聯輸出型，即，選擇像素陣列中的某一列，同時向行（column）輸出方向對這些列進行讀取。
另外，實際上已提出了列並聯輸出型CMOS影像感測器的各種像素信號讀取（輸出）電路。 其中，最先進的電路之一是每行（column）包括類比-數位轉換器（ADC（Analog digital converter）），將像素信號作為數位信號取出的電路（例如參照專利文獻1、2）。
在搭載有該行並聯ADC的CMOS影像感測器（行AD方式CMOS影像感測器）中，比較器（comparator）對所謂的RAMP波與像素信號進行比較，並利用後段的計數器進行數位相關雙取樣（Correlated Double Sampling，CDS），藉此，進行AD轉換。
但是，此種CMOS影像感測器雖可高速傳輸信號，但存在無法進行全域快門讀取的缺點。
相對於此，已提出了數位像素（pixel）傳感器，其在各像素中配置包含比較器的ADC（還配置記憶體部），可實現以同一時序對像素陣列部中的所有像素開始曝光與結束曝光的全域快門（例如參照專利文獻3、4）。
[專利文獻1]日本專利特開2005-278135號公報 [專利文獻2]日本專利特開2005-295346號公報 [專利文獻3]US 7164114 B2 FIG，4 [專利文獻4]US 2010/0181464 A1
[發明概要][本發明所要解決的技術問題] 而且，對於上述數位像素傳感器，要求ADC（類比-數位轉換器）與像素內的SRAM位元單元及若干個控制邏輯一起處於各像素中。 為了實現更高的空間分辨率，重要的是減小像素間距。SRAM位元單元例如在65nm製程的情況下，會佔用10位記憶體的像素面積的約30～40％，但SRAM位元單元會因40nm或22nm等更高度的邏輯製程而縮小。
因此，用於SRAM位元單元的區域已不再是主要的影響因素。相對於此，對於ADC所使用的電晶體，例如因為無法為了實現低輸入換算雜訊性能及大輸入共模範圍而容易地減小電晶體尺寸，所以ADC尺寸成為主導。
已知最小尺寸的ADC拓撲是單斜ADC，在DPS架構的情況下，像素側需要比較器，在像素陣列以外需要斜波（RAMP）信號產生器。 比較器用的電晶體通常需要比純粹的數位邏輯電路及SRAM位元單元更高的電壓，結果是最小尺寸W及L變得非常大。 因此，為了實現更小的像素間距，減小比較器的尺寸非常重要。
DPS的比較器所需的其他特性是低電力、低峰值電流。因為像素陣列的所有像素同時進行動作，所以低電力不可或缺。 例如，假設每個比較器消耗1μA且有1Mega個像素。在此情況下會消耗1A（＝1μA×1Mega）。 因為此消耗過大，所以為了恰當的ADC功能，不允許電源及接地線的IR壓降。另外，根據與有可能由像素陣列內的寄生二極體引起的閂鎖現象的緩和相同的理由，峰值電流必須低。
另一重要的特徵是低雜訊性能。典型而言，全域快門（Global Shutter，GS）像素會表現出比捲簾快門（Rolling Shutter，RS）像素更大的暗雜訊基底（noise floor）。暗雜訊基底高的主要理由在於主要的技術潮流中無GS CMOS影像感測器。
又一重要的特性是可否使用與SRAM位元單元相同的電源，為了能夠使用同一電源，必須進行低電壓動作。另外，在此情況下，能夠緩和薄層電阻足夠低的多餘的頂級金屬線的必要性，否則金屬線資源會不足。
最後，在整個輸入範圍內要求高線性。特別是在DPS像素的情況下，比較器的電源電壓降低至例如1.3V，而且閾值電壓因電晶體的製造差異而各不相同，電源電壓實質上降低。 若假設0.8V的輸入範圍，則僅能夠利用0.4V的餘量，但因為一部分的電晶體處於飽和區域外，所以通常難以在整個輸入範圍內獲得良好的線性。
另外，上述包括現有的數位像素傳感器的CMOS影像感測器雖可實現全域快門功能，但因為未實時地利用例如在累積期間從光電二極體溢出的電荷，所以在大動態範圍化、高幀率化方面存在極限。
另外，隨機雜訊是CMOS影像感測器的重要的性能指標，已知主要的隨機雜訊源有像素與AD轉換器。 一般而言，作為減少隨機雜訊的方法，已知有如下方法：藉由增大電晶體尺寸來減少閃爍雜訊（flicker noise），或者對比較器輸出附加電容，藉由減小頻帶來實現利用CDS過濾雜訊的效果。 但是，若僅使用各個方法，則存在如下缺點：因為能夠使用的面積小，所以無法充分地降低雜訊，結果為了滿足雜訊性能，像素間距增大。
另外，因為在各像素中配置包含比較器的ADC（還配置記憶體部），所以難以最大限度地擴大有效像素區域，從而難以最大限度地提高性價比。
本發明提供如下固態攝像裝置、固態攝像裝置的驅動方法及電子設備，該固態攝像裝置的配置於數位像素的AD轉換器的比較器可利用低電力、低峰值電流進行低電壓動作，且可在整個輸入範圍內實現高線性。 本發明提供如下固態攝像裝置、固態攝像裝置的驅動方法及電子設備，該固態攝像裝置的配置於數位像素的AD轉換器的比較器可利用低電力、低峰值電流進行低電壓動作，且可在整個輸入範圍內實現高線性，可實質上實現大動態範圍化、高幀率化。 另外，本發明提供如下固態攝像裝置、固態攝像裝置的驅動方法及電子設備，該固態攝像裝置的配置於數位像素的AD轉換器的比較器可利用低電力、低峰值電流進行低電壓動作，且可在整個輸入範圍內實現高線性，可實質上實現大動態範圍化、高幀率化，而且能夠降低雜訊，最大限度地擴大有效像素區域，並可最大限度地提高性價比。
本發明的第一觀點的固態攝像裝置包括：像素部，配置有進行光電轉換的像素；以及讀取部，從上述像素部的上述像素讀取像素信號，上述像素包含：光電轉換元件，在累積期間，累積藉由光電轉換產生的電荷；傳輸元件，可在上述累積期間後的傳輸期間傳輸上述光電轉換元件所累積的電荷；輸出節點，通過上述傳輸元件而被傳輸由上述光電轉換元件累積的電荷；輸出緩衝部，將上述輸出節點的電荷轉換為與電荷量對應的電壓信號，並輸出轉換後的電壓信號；以及比較器，為了類比-數位（AD）轉換而進行比較處理，上述比較處理是指對上述輸出緩衝部的電壓信號與參考電壓進行比較，並輸出數位化後的比較結果信號，上述比較器包含：第一放大器，包含差動放大部，上述差動放大部的一個電晶體的閘極被供應上述參考電壓，另一個電晶體的閘極被供應上述輸出緩衝部的上述電壓信號，上述差動放大部進行上述參考電壓與上述電壓信號的比較動作，在上述參考電壓與上述電壓信號達到同等位準時使輸出位準反轉且連接於電流可控的電流源；第二放大器，包含放大部，上述放大部為電流可控，且對上述第一放大器的反轉輸出進行位準反轉，並增大增益而加以輸出；第一反向器，電流可控，且對上述第二放大器的輸出進行反轉而加以輸出；以及第二反向器，電流可控，且對上述第二反向器的輸出進行反轉而加以輸出。
本發明的第二觀點是固態攝像裝置的驅動方法，該固態攝像裝置包括：像素部，配置有進行光電轉換的像素；以及讀取部，從上述像素部的上述像素讀取像素信號，上述像素包含：光電轉換元件，在累積期間，累積藉由光電轉換產生的電荷；傳輸元件，可在上述累積期間後的傳輸期間傳輸上述光電轉換元件所累積的電荷；輸出節點，通過上述傳輸元件而被傳輸由上述光電轉換元件累積的電荷；輸出緩衝部，將上述輸出節點的電荷轉換為與電荷量對應的電壓信號，並輸出轉換後的電壓信號；以及比較器，為了類比-數位（AD）轉換而進行比較處理，上述比較處理是指對上述輸出緩衝部的電壓信號與參考電壓進行比較，並輸出數位化後的比較結果信號，上述比較器包含：第一放大器，包含差動放大部，上述差動放大部的一個電晶體的閘極被供應上述參考電壓，另一個電晶體的閘極被供應上述輸出緩衝部的上述電壓信號，上述差動放大部進行上述參考電壓與上述電壓信號的比較動作，在上述參考電壓與上述電壓信號達到同等位準時使輸出位準反轉且連接於電流可控的電流源；第二放大器，包含放大部，上述放大部為電流可控，且對上述第一放大器的反轉輸出進行位準反轉，並增大增益而加以輸出；第一反向器，電流可控，且對上述第二放大器的輸出進行反轉而加以輸出；以及第二反向器，電流可控，且對上述第二反向器的輸出進行反轉而加以輸出，以實現低電力及低峰值電流的方式，對上述第一放大器、上述第二放大器、上述第一反向器及上述第二反向器進行電流控制，使用偏置電流來控制上述比較器的帶寬。
本發明的第三觀點的電子設備包括：固態攝像裝置；以及光學系統，使被拍攝體像在上述固態攝像裝置中成像，上述固態攝像裝置包含：像素部，配置有進行光電轉換的像素；以及讀取部，從上述像素部的上述像素讀取像素信號，上述像素包含：光電轉換元件，在累積期間，累積藉由光電轉換產生的電荷；傳輸元件，可在上述累積期間後的傳輸期間傳輸上述光電轉換元件所累積的電荷；輸出節點，通過上述傳輸元件而被傳輸由上述光電轉換元件累積的電荷；輸出緩衝部，將上述輸出節點的電荷轉換為與電荷量對應的電壓信號，並輸出轉換後的電壓信號；以及比較器，為了類比-數位（AD）轉換而進行比較處理，上述比較處理是指對上述輸出緩衝部的電壓信號與參考電壓進行比較，並輸出數位化後的比較結果信號，上述比較器包含：第一放大器，包含差動放大部，上述差動放大部的一個電晶體的閘極被供應上述參考電壓，另一個電晶體的閘極被供應上述輸出緩衝部的上述電壓信號，上述差動放大部進行上述參考電壓與上述電壓信號的比較動作，在上述參考電壓與上述電壓信號達到同等位準時使輸出位準反轉且連接於電流可控的電流源；第二放大器，包含放大部，上述放大部為電流可控，且對上述第一放大器的反轉輸出進行位準反轉，並增大增益而加以輸出；第一反向器，電流可控，且對上述第二放大器的輸出進行反轉而加以輸出；以及第二反向器，電流可控，且對上述第二反向器的輸出進行反轉而加以輸出。
[發明效果]根據本發明，配置於數位像素的AD轉換器的比較器可利用低電力、低峰值電流進行低電壓動作，且可在整個輸入範圍內實現高線性。 根據本發明，配置於數位像素的AD轉換器的比較器可利用低電力、低峰值電流進行低電壓動作，且可在整個輸入範圍內實現高線性，可實質上實現大動態範圍化、高幀率化。 另外，根據本發明，配置於數位像素的AD轉換器的比較器可利用低電力、低峰值電流進行低電壓動作，且可在整個輸入範圍內實現高線性，可實質上實現大動態範圍化、高幀率化，而且能夠降低雜訊，最大限度地擴大有效像素區域，並可最大限度地提高性價比。
以下，與圖式關聯地對本發明的實施方式進行說明。
（第一實施方式） 圖1是表示本發明第一實施方式的固態攝像裝置的結構例的方框圖。 在本實施方式中，固態攝像裝置10例如由包含數位像素（Digital Pixel）作為像素的CMOS影像感測器構成。
如圖1所示，該固態攝像裝置10包括作為攝像部的像素部20、垂直掃描電路（列掃描電路）30、輸出電路40及時序控制電路50作為主結構要素。 由這些結構要素中的例如垂直掃描電路30、輸出電路40及時序控制電路50構成像素信號的讀取部60。
在本第一實施方式中，固態攝像裝置10在像素部20中包含光電轉換讀取部、AD（類比數位）轉換部及記憶體部作為數位像素，從而構成為具有全域快門的動作功能的例如積層型的CMOS影像感測器。 在本第一實施方式的固態攝像裝置10中，如下文所詳述，各數位像素DP具有AD轉換功能，AD轉換部包括進行比較處理的比較器（comparator），該比較處理是指對光電轉換讀取部所讀取的電壓信號與參考電壓進行比較，並輸出數位化後的比較結果信號。 比較器在讀取部60的控制下，進行：第一比較處理，該第一比較處理是將與在累積期間從光電轉換元件溢出至輸出節點（浮置擴散層）的溢流電荷對應的電壓信號所相應的數位化後的第一比較結果信號輸出，以及第二比較處理，該第二比較處理是將與在累積期間後的傳輸期間傳輸至輸出節點的光電轉換元件的累積電荷對應的電壓信號所相應的數位化後的第二比較結果信號輸出。
而且，本第一實施方式的固態攝像裝置10採用了比較器的電路結構與控制技術，以可實現低電力、低峰值電流、低雜訊、低電壓及大輸入範圍。 本實施方式的比較器基本上包括：第一放大器，包含差動放大部，該差動放大部的一個電晶體的閘極被供應參考電壓，另一個電晶體的閘極被供應輸出緩衝部的電壓信號，該差動放大部進行參考電壓與電壓信號的比較動作，在參考電壓與電壓信號達到同等位準時使輸出位準反轉且連接於電流可控的電流源；第二放大器，包含放大部，該放大部的電流可控，對第一放大器的反轉輸出進行位準反轉，並增大增益（gain up）而加以輸出；第一反向器（inverter），電流可控，且對第二放大器的輸出進行反轉而加以輸出；以及第二反向器，電流可控，且對第二反向器的輸出進行反轉而加以輸出，以實現低電力及低峰值電流的方式，對第一放大器、第二放大器、第一反向器及第二反向器進行電流控制，使用偏置電流來控制比較器的帶寬。
以下，詳述固態攝像裝置10的各部分的結構及功能的概要，特別是像素部20及數位像素的結構及功能、與這些關聯的讀取處理、以及像素部20與讀取部60的積層構造等。
（像素部20及數位像素200的結構） 圖2是表示本發明第一實施方式的固態攝像裝置10的像素部的數位像素陣列的一例的圖。 圖3是表示本發明第一實施方式的固態攝像裝置10的像素的一例的電路圖。
如圖2所示，像素部20的多個數位像素200排列為N列M行的行列狀（矩陣狀）。 再者，在圖2中，為了簡化附圖而表示了由九個數位像素200配置為3行3行的行列狀（M＝3，N＝3的矩陣狀）的例子。
本第一實施方式的數位像素200的結構包含光電轉換讀取部（圖2中標記為PD）210、AD轉換部（圖2中標記為ADC）220及記憶體部（圖2中標記為MEM）230。 本第一實施方式的像素部20如下文所詳述，構成為第一基板110與第二基板120的積層型的CMOS影像感測器，但在本例中，如圖3所示，在第一基板110上形成有光電轉換讀取部210，在第二基板120上形成有AD轉換部220及記憶體部230。
數位像素200的光電轉換讀取部210的結構包含光電二極體（光電轉換元件）與像素內放大器。 具體而言，該光電轉換讀取部210包括例如光電轉換元件即光電二極體PD1。 相對於該光電二極體PD1，分別包括一個作為傳輸元件的傳輸電晶體TG1-Tr、一個作為重置元件的重置電晶體RST1-Tr、一個作為源極隨耦元件的源極隨耦電晶體SF1-Tr、一個作為電流源元件的電流電晶體IC1-Tr、一個作為輸出節點ND1的浮置擴散層FD1及一個讀取節點ND2。 這樣，第一實施方式的數位像素200的光電轉換讀取部210的結構包含傳輸電晶體TG1-Tr、重置電晶體RST1-Tr、源極隨耦電晶體SF1-Tr及電流電晶體IC1-Tr這四個電晶體（4Tr）。
而且，在本第一實施方式中，包含源極隨耦電晶體SF1-Tr、電流電晶體IC1-Tr及讀取節點ND2而構成輸出緩衝部211。
本第一實施方式的光電轉換讀取部210的輸出緩衝部211的讀取節點ND2連接於AD轉換部220的輸入部。 光電轉換讀取部210將作為輸出節點的浮置擴散層FD1的電荷轉換為與電荷量對應的電壓信號，並將轉換所得的電壓信號VSL輸出至AD轉換部220。
更具體而言，光電轉換讀取部210在AD轉換部220的第一比較處理期間PCMP1內，輸出與在累積期間PI內從光電轉換元件即光電二極體PD1溢出至作為輸出節點的浮置擴散層FD1的溢流電荷對應的電壓信號VSL。
而且，光電轉換讀取部210在AD轉換部220的第二比較處理期間PCMP2內，輸出與在累積期間PI後的傳輸期間PT內傳輸至作為輸出節點的浮置擴散層FD1的光電二極體PD1的累積電荷對應的電壓信號VSL。 光電轉換讀取部210在第二比較處理期間PCMP2內，將作為像素信號的讀取重置信號（信號電壓）（VRST）及讀取信號（信號電壓）（VSIG）輸出至AD轉換部220。
光電二極體PD1產生並累積與入射光量對應的量的信號電荷（此處為電子）。 以下，對信號電荷為電子且各電晶體為n型電晶體的情況進行說明，但信號電荷也可為電洞（hole），各電晶體也可為p型電晶體。 另外，本實施方式對於在多個光電二極體及傳輸電晶體之間共享各電晶體的情況也有效。
在各數位像素200中，使用嵌入型光電二極體（PPD）作為光電二極體（PD）。 在形成光電二極體（PD）的基板表面，存在由懸掛鍵等缺陷引起的表面能級，因此，會因熱能而產生大量的電荷（暗電流），導致無法讀取正確的信號。 嵌入型光電二極體（PPD）藉由將光電二極體（PD）的電荷累積部嵌入在基板內，可減少暗電流混入信號的情況。
光電轉換讀取部210的傳輸電晶體TG1-Tr連接在光電二極體PD1與浮置擴散層FD1之間，受到通過控制線施加至閘極的控制信號TG控制。 傳輸電晶體TG1-Tr在控制信號TG為高（H）位準的傳輸期間PT內被選擇而成為導通狀態，將由光電二極體PD1光電轉換並累積的電荷（電子）傳輸至浮置擴散層FD1。 再者，在光電二極體PD1及浮置擴散層FD1被重置為特定的重置電位後，傳輸電晶體TG1-Tr成為控制信號TG為低（L）位準的非導通狀態，光電二極體PD1達到累積期間PI，但此時，在入射光的強度（量）非常高的情況下，超過飽和電荷量的電荷會通過傳輸電晶體TG1-Tr下的溢流路徑，作為溢流電荷而溢出至浮置擴散層FD1。
重置電晶體RST1-Tr連接在電源電壓（或有時也稱為電源電位）VDD的電源線Vdd與浮置擴散層FD1之間，受到通過控制線施加至閘極的控制信號RST控制。 重置電晶體RST1-Tr在控制信號RST為H位準的重置期間被選擇而成為導通狀態，將浮置擴散層FD1重置為電源電壓VDD的電源線Vdd的電位。
作為源極隨耦元件的源極隨耦電晶體SF1-Tr的源極連接於讀取節點ND2，汲極側連接於電源線Vdd，閘極連接於浮置擴散層FD1。 在讀取節點ND2與基準電位VSS（例如GND）之間，連接有作為電流源元件的電流電晶體IC1-Tr的汲極、源極。電流電晶體IC1-Tr的閘極連接於控制信號VBNPIX的供應線。 而且，讀取節點ND2與AD轉換部220的輸入部之間的信號線LSGN1由作為電流源元件的電流電晶體IC1-Tr驅動。
圖4（A）及（B）是表示本發明第一實施方式的數位像素的主要部分即電荷累積傳輸系統的結構例的簡略剖視圖及溢流時的電勢圖。
各數位像素單元PXLC形成於包括受到光L照射的第一基板面1101側（例如背面側）及與該第一基板面1101側相向的一側的第二基板面1102側的基板（在本例中為第一基板110），並由分離層SPL分離。 而且，圖4的數位像素單元PLXC的結構包含形成光電轉換讀取部210的光電二極體PD1、傳輸電晶體TG1-Tr、浮置擴散層FD1、重置電晶體RST1-Tr、分離層SPL，而且包含未圖示的彩色濾光片部及微透鏡。
（光電二極體的結構） 光電二極體PD1是以如下方式形成，即，包含第一導電型（在本實施方式中為n型）半導體層（在本實施方式中為n層）2101，且具有對接收的光的光電轉換功能及電荷累積功能，該第一導電型（在本實施方式中為n型）半導體層（在本實施方式中為n層）2101是以嵌入至包括第一基板面1101側及與第一基板面1101側相向的一側的第二基板面1102側的半導體基板的方式形成。 在光電二極體PD1的與基板的法線正交的方向（X方向）上的側部，形成有第二導電型（在本實施方式中為p型）分離層SPL。
這樣，在本實施方式中，各數位像素單元PXLC使用嵌入型光電二極體（PPD）作為光電二極體（PD）。 在形成光電二極體（PD）的基板表面，存在由懸掛鍵等缺陷引起的表面能級，因此，會因熱能而產生大量的電荷（暗電流），導致無法讀取正確的信號。 嵌入型光電二極體（PPD）藉由將光電二極體（PD）的電荷累積部嵌入在基板內，可減少暗電流混入信號的情況。
圖4的光電二極體PD1是以如下方式構成，即，n層（第一導電型半導體層）2101在基板110的法線方向（圖中的正交坐標系的Z方向）上具有雙層構造。 在本例中，在第一基板面1101側形成有n-層2102，在該n-層2102的第二基板面1102側形成有n層2103，在該n層2103的第二基板面1102側形成有p+層2104及p層2105。 另外，在n-層2102的第一基板面1101側形成有p+層2106。 p+層2106不僅形成至光電二極體PD1，而且形成至分離層SPL，還同樣形成至其他數位像素單元PXLC。
再者，在該p +層2106的光入射側形成有彩色濾光片部，而且，與彩色濾光片部的光入射側即光電二極體PD1及分離層SPL的一部分對應地形成有微透鏡。
這些結構為一例，其可以是單層構造，另外，也可以是三層、四層以上的積層構造。
（X方向（行方向）上的分離層的結構） 對於圖4的X方向（行方向）上的p型分離層SPL，在與光電二極體PD1的n-層2102接觸的一側，即與基板的法線正交的方向（圖中的正交坐標系的X方向）上的右側部，形成有第一p層（第二導電型半導體層）2107。 而且，p型分離層SPL是以如下方式構成，即，在第一p層2107的X方向的右側，第二p層（第二導電型半導體層）2108在基板110的法線方向（圖中的正交坐標系的Z方向）上具有雙層構造。 在本例中，第二p層2108在第一基板面1101側形成有p-層2109，在該p-層2109的第二基板面1102側形成有p層2110。
這些結構為一例，其可以是單層構造，另外，也可以是三層、四層以上的積層構造。
在p型分離層SPL的第一p層2107及第二p-層2109的第一基板面1101側，形成有與光電二極體PD1相同的p+層2106。
以使溢流路徑OVP形成至p型分離層SPL的第一p層2107的第二基板面1102側的一部分的方式，延長地形成有n層2103。 而且，在n層2103的第二基板面1102側的p層2105上，隔著閘極絕緣膜而形成有傳輸電晶體TG1-Tr的閘極電極2111。 另外，在p型分離層SPL的第一p層2107的第二基板面1102側，形成有成為浮置擴散層FD1的n+層2112，與n+層2112相鄰地形成有成為重置電晶體RST1-Tr的通道形成區域的p層2113，與p層2113相鄰地形成有n+層2114。 而且，在p層2113上，隔著閘極絕緣膜而形成有閘極電極2115。
此種構造在入射光的強度（量）非常高的情況下，超過飽和電荷量的電荷會通過傳輸電晶體TG1-Tr下的溢流路徑OVP，作為溢流電荷而溢出至浮置擴散層FD1。
數位像素200的AD轉換部220發揮如下功能，即，將光電轉換讀取部210所輸出的類比的電壓信號VSL與保持特定斜率地發生變化的斜波波形或固定電壓的參考電壓VREF作比較，將該電壓信號VSL轉換為數位信號。
如圖3所示，AD轉換部220的結構包含比較器（COMP）221、輸入側耦合電容器C221、輸出側的負載電容器C222及重置開關SW-RST。
比較器221在作為第一輸入端子的反轉輸入端子（-）處被供應從光電轉換讀取部210的輸出緩衝部211輸出至信號線LSGN1的電壓信號VSL，在作為第二輸入端子的非反轉輸入端子（+）處被供應參考電壓VREF，從而進行對電壓信號VST與參考電壓VREF進行比較，並輸出數位化後的比較結果信號SCMP的比較處理。
比較器221的作為第一輸入端子的反轉輸入端子（-）連接著耦合電容器C221，藉由使第一基板110側的光電轉換讀取部210的輸出緩衝部211與第二基板1120側的AD轉換部220的比較器221的輸入部AC耦合，可降低雜訊，並在低照度時實現高SNR。
另外，比較器221在輸出端子與作為第一輸入端子的反轉輸入端子（-）之間連接有重置開關SW-RST，並在輸出端子與基準電位VSS之間連接有作為雜訊帶寬限制電容器的負載電容器C222。
基本上，在AD轉換部220中，從光電轉換讀取部210的輸出緩衝部211讀取至信號線LSGN1的類比信號（電位VSL）在比較器221中，與參考電壓VREF例如呈具有某斜率的線形地發生變化的斜率波形即斜波信號RAMP作比較。 此時，與比較器221同樣地配置於每行的未圖示的計數器進行動作，具有斜波波形的斜波信號RAMP與計數值逐一對應地發生變化，藉此，將電壓信號VSL轉換為數位信號。 基本上，AD轉換部220將參考電壓VREF（例如斜波信號RAMP）的變化從電壓的變化轉換為時間的變化，藉由在某週期（時脈）內計數該時間而轉換為數位值。 於是，當類比信號VSL與斜波信號RAMP（參考電壓VREF）相交時，比較器221的輸出反轉，停止計數器的輸入時脈，或將輸入已停止的時脈輸入至計數器，並將此時的計數器的值（資料）記憶於記憶體部230而完成AD轉換。 在以上的AD轉換期間結束後，各數位像素200的記憶體部230所儲存的資料（信號）從輸出電路40輸出至未圖示的信號處理電路，藉由特定的信號處理而產生二維圖像。
（比較器221中的第一比較處理及第二比較處理） 接著，本第一實施方式的AD轉換部220的比較器221在像素信號的讀取期間受到讀取部60驅動控制，以進行如下的兩個第一比較處理及第二比較處理。
在第一比較處理CMPR1中，比較器221在讀取部60的控制下，輸出將電壓信號VSL1數位化所得的第一比較結果信號SCMP1，該電壓信號VSL1與在累積期間PI內從光電轉換元件即光電二極體PD1溢出至輸出節點即浮置擴散層FD1的溢流電荷對應。 再者，也將該第一比較處理CMPR1的動作稱為時間戳記ADC模式的動作。
在第二比較處理CMPR2中，比較器221在讀取部60的控制下，輸出將電壓信號VSL2（VSIG）數位化所得的第二比較結果信號SCMP2，該電壓信號VSL2（VSIG）與在累積期間PI後的傳輸期間PT內傳輸至輸出節點即浮置擴散層FD1的光電二極體PD1的累積電荷對應。 實際上，在第二比較處理CMPR2中，在將與累積電荷對應的電壓信號VSL2（VSIG）數位化之前，將與重置時的浮置擴散層FD1的重置電壓對應的電壓信號VSL2（VRRT）數位化。 再者，也將該第二比較處理CMPR2的動作稱為線性ADC模式的動作。
再者，在本實施方式中，基本上，累積期間PI是光電二極體PD1及浮置擴散層FD1被重置為重置位準後，直到傳輸電晶體TG1-Tr切換為導通狀態而開始傳輸期間PT為止的期間。 第一比較處理CMPR1的期間PCMPR1是光電二極體PD1及浮置擴散層FD1被重置為重置位準後，直到傳輸期間PT開始之前，浮置擴散層FD1被重置為重置位準為止的期間。 第二比較處理CMPR2的期間PCMPR2是浮置擴散層FD1被重置為重置位準之後的期間，且包含傳輸期間PT後的期間的期間。
此處，進一步對第一比較處理CMPR1進行詳述。 圖5是用以對本實施方式的比較器221的第一比較處理CMPR1進行說明的圖。 在圖5中，橫軸表示時間，縱軸表示輸出節點即浮置擴散層FD1的電壓位準VFD。
關於浮置擴散層FD1的電壓位準VFD，在重置位準時，電荷量最少，電壓位準VFD達到最高的位準VFDini。 另一方面，在飽和狀態時，電荷量多，電壓位準VFD達到較低的位準VFDsat。 根據如上述的條件，將比較器221的參考電壓VREF1設定為固定在即將達到飽和狀態之前的非飽和狀態時的位準的電壓VREFsat，或者設定為從重置位準時的電壓位準VREFrst至電壓位準VREFsat的斜波電壓VREFramp。
在第一比較處理CMPR1時，若將如上述的參考電壓VREF1設定為VREFsat或VREFramp，則如圖5所示，越是在入射光的強度高的高照度時，電荷量越多，因此，比較器221的輸出發生翻轉（反轉）的時間越早。 在照度最高的例EXP1的情況下，比較器221的輸出在時刻t1處立即翻轉（反轉）。 在照度比例EXP1更低的例EXP2的情況下，比較器221的輸出在比時刻t1更遲的時刻t2處翻轉（反轉）。 在照度比例EXP2更低的例EXP3的情況下，比較器221的輸出在比時刻t2更遲的時刻t3處翻轉（反轉）。
這樣，比較器221在第一比較處理CMPR1中，輸出第一比較結果信號SCMP1，該第一比較結果信號SCMP1對應於與在累積期間PI的特定期間從光電二極體PD1向浮置擴散層FD1溢出的溢流電荷的量對應的時間。
更具體而言，比較器221在第一比較處理CMPR1中，可對應於與如下光位準（light level）之間的比較處理，該光位準從對應於溢流電荷開始從光電二極體PD1溢出至輸出節點即浮置擴散層FD1的最大取樣時間內的光電二極體PD1的特定閾值的信號位準，到在最小取樣時間內獲得的信號位準為止。
如上述，時間戳記ADC模式下的光轉換動作（Photo conversion operation）在累積期間PI內，隨著光-時間轉換（Light to time conversion）而被執行。 如圖5所示，對於非常亮的光，在重置激活期間之後，比較器221的輸出狀態立即反轉，其光位準對應於按照以下的時間說明的飽和信號（阱電容）。
（（FD飽和量×累積時間）/取樣期間）＋PD飽和量 例如，假設FD飽和：8Ke@150uV/e～FD電容的1.1fF、最小取樣時間：15nsec、累積時間：3msec。
該時間戳記ADC動作模式如上述，能夠涵蓋如下光位準，該光位準從對應於溢流電荷開始從光電二極體PD1溢出至輸出節點即浮置擴散層FD1的最大取樣時間內的光電二極體PD1的特定閾值的信號位準，到在最小取樣時間內獲得的信號位準為止。
圖6是用以對本實施方式的比較器221的第一比較處理CMPR1進行說明的圖，且是用以對參考電壓的其他模式例進行說明的圖。
參考電壓VREF可以是圖6中的（1）所示的保持特定斜率地發生變化的斜波波形（信號）RAMP或圖6中的（2）所示的固定電壓DC，另外，也可以是取得圖6中的（3）所示的對數（log）或圖6中的（4）所示的指數函數的值的電壓信號。
圖7是表示在本實施方式的比較器中輸入了各種參考電壓VREF的情況下的光時間轉換的狀態的圖。 在圖7中，橫軸表示取樣時間，縱軸表示溢流信號中的估算信號。
圖7表示了與基於所應用的光的性質（適應性）的溢流電荷（信號）對應的比較器221反轉的取樣時間。 在圖7中，表示了對於各種固定基準電壓DC1、DC2、DC3與斜波基準電壓VRAMP反轉的取樣時間。此處，使用了線性基準斜波。
若以上的進行針對已飽和的溢流電荷的第一比較處理CMPR1的時間戳記ADC模式的動作結束，則在使浮置擴散層FD1與比較器221重置後，過渡至進行針對非飽和電荷的第二比較處理CMPR2的線性ADC模式的動作。
圖8是表示本發明第一實施方式的數位像素的光響應涵蓋範圍的圖。 在圖8中，A表示時間戳記ADC模式動作的信號，B表示線性ADC模式動作的信號。
時間戳記ADC模式能夠具有對於非常亮的光的光響應，因此，線性ADC模式能夠具有從暗位準算起的光響應。例如，能夠實現120dB的動態範圍性能。 例如，如上述，光轉換範圍的飽和信號為900Ke。 線性ADC模式是應用了ADC的通常的讀取模式動作，因此，能夠從2e的雜訊位準涵蓋至8Ke的光電二極體PD1與浮置擴散層FD1的飽和為止。 線性ADC模式的涵蓋範圍能夠藉由新增的開關與電容而擴展至30Ke。
（比較器的結構例） 本第一實施方式的比較器221採用了電路結構與控制技術，以可實現低電力、低峰值電流、低雜訊、低電壓及大輸入範圍。 本實施方式的比較器221包括非級聯連接的第一放大器、第二放大器、第一反向器及第二反向器，並以實現低電力及低峰值電流的方式受到電流控制，使用偏置電流來控制帶寬。
以下，詳細地對具有本實施方式的特徵性結構的比較器221的結構、功能進行說明。 再者，在本實施方式中，第一導電型為p通道或n通道，第二導電型為n通道或p通道。 以下，對比較器附加符號700而進行說明。
圖9是表示本第一實施方式的比較器的結構例的電路圖。
比較器700如圖9所示，包括非級聯連接的第一放大器710、第二放大器720、第一反向器730、第二反向器740、鉗位用PMOS電晶體PT751及第一雜訊帶寬限制電容器C751。
第一放大器710包括p通道MOS（PMOS）電晶體PT711～PT713、n通道MOS（NMOS）電晶體NT711～NT713及作為自動歸零（auto zero）（AZ）位準的取樣電容的AZ電容器C711（CC）。
PMOS電晶體PT711的源極及PMOS電晶體PT712的源極連接於電源電位VDD。 PMOS電晶體PT711的汲極連接於NMOS電晶體NT711的汲極，由其連接點形成節點ND711。另外，PMOS電晶體PT711的汲極與閘極連接，其連接點連接於PMOS電晶體712的閘極。 PMOS電晶體PT712的汲極連接於NMOS電晶體NT712的汲極，由其連接點形成第一放大器210的輸出節點ND712。 NMOS電晶體NT711與NMOS電晶體NT712的源極彼此連接，其連接點連接於NMOS電晶體NT713的汲極。NMOS電晶體NT713的源極連接於基準電位（例如接地電位）GND。
NMOS電晶體NT712的閘極連接於電容器C711的第一電極，由其連接點形成節點ND713。而且，電容器C711的第二電極連接於類比信號VSL的輸入線。 另外，NMOS電晶體NT713的閘極連接於偏壓控制信號（閘極偏置電壓）VBNOTA的輸入線。 PMOS電晶體PT713的源極連接於節點ND712，汲極連接於節點ND713。 而且，PMOS電晶體PT713的閘極連接於因低位準而激活的信號AZ的輸入線。
在具有此種結構的第一放大器710中，由PMOS電晶體PT711、PT712構成電流鏡電路，由NMOS電晶體NT711、NT712構成將NMOS電晶體NT713作為電流源的差動電晶體對DTP。 另外，PMOS電晶體PT713作為AZ開關而發揮功能，電容器C711作為AZ位準的取樣電容而發揮功能。 而且，第一放大器710的輸出信號vout1從輸出節點ND712輸出至第二放大器720。
在本實施方式中，第一放大器710的輸出節點ND712連接著採用了二極體接法的鉗位用PMOS電晶體PT751（第一導電型場效電晶體）。 具體而言，PMOS電晶體PT751的源極連接於電源電位VDD，閘極及汲極連接於第一放大器710的輸出節點ND712。
第二放大器720包括PMOS電晶體PT721及NMOS電晶體NT721。
PMOS電晶體PT721的源極連接於電源電位VDD，閘極連接於第一放大器710的輸出節點ND712。 PMOS電晶體PT721的汲極連接於NMOS電晶體NT721的汲極，由其連接點形成輸出節點ND721。 NMOS電晶體NT721的源極連接於基準電位VSS（接地電位GND）。 而且，NMOS電晶體NT721的閘極連接於偏壓控制信號（閘極偏置電壓）VBNINV的輸入線。
在具有此種結構的第二放大器720中，由PMOS電晶體PT721構成輸入及放大電路。 另外，藉由NMOS電晶體NT721來控制電流。 第二放大器720作為放大部而發揮功能，該放大部對第一放大器710的反轉輸出進行位準反轉，增大增益並輸出至第一反向器730。
第一雜訊帶寬限制電容器C751的第一電極作為源極接地型放大器而連接於PMOS電晶體PT721的閘極（輸入），第二電極連接於基準電位VSS。 該電容器C751等效于將增益倍的電容連接於源極接地輸入。 看作第一放大器710的輸出的電容以PMOS電晶體PT721的增益被放大，因此，電容器C721的電容值可較小。 藉此，比較器700的頻帶利用小電容而大幅收窄。
第一反向器730包括形成反向器INV1的PMOS電晶體PT731及NMOS電晶體NT731、以及電流控制用NMOS電晶體NT732。 PMOS電晶體PT731及NMOS電晶體NT731的閘極彼此連接而形成輸入節點ND731，汲極彼此連接而形成輸出節點ND732。 PMOS電晶體PT731的源極連接於電源電位VDD，NMOS電晶體NT731的源極連接於電流控制用NMOS電晶體NT732的汲極，NMOS電晶體NT732的源極連接於基準電位VSS。 而且，NMOS電晶體NT732的閘極連接於偏壓控制信號（閘極偏置電壓）VBNINV的輸入線。
第二反向器740包括形成反向器INV2的PMOS電晶體PT741及NMOS電晶體NT741、以及電流控制用PMOS電晶體NT742。 PMOS電晶體PT741及NMOS電晶體NT741的閘極彼此連接而形成輸入節點ND741，汲極彼此連接而形成輸出節點ND742。 NMOS電晶體NT741的源極連接於基準電位VSS，PMOS電晶體PT741的源極連接於電流控制用PMOS電晶體PT732的汲極，PMOS電晶體PT742的源極連接於電源電位VDD。 而且，PMOS電晶體PT742的閘極連接於偏壓控制信號（閘極偏置電壓）VBPINV的輸入線。 第二反向器740的輸出節點ND742連接於比較器700（221）的輸出端子。
如上述，該比較器700（221）採用了電路結構與控制技術，以可實現低電力、低峰值電流、低雜訊、低電壓及大輸入範圍。以下，研究圖9的比較器700的電路結構等。
本實施方式的比較器700（221）構成為與和SRAM位元單元所使用的低電源電壓相同的低電源電壓的使用同樣地可實現小元件外形的接續兩段前置放大器的兩個受到電流控制的反向器730、740的簡單的跨導放大器（OTA）。 根據該結構，能夠使DC增益增加至對於12dB ADC分辨率足夠的～80dB為止。 另外，可利用低電力及低峰值電流實現大像素格式的陣列。
在第一放大器710中，使用了用以執行類比相關雙取樣的作為自動歸零（AZ）開關的PMOS電晶體PT713及AZ電容器C711（CC），該類比相關雙取樣藉由僅取得光子信號振幅位準，使輸入共模範圍在低電源電壓下最大化。 即，僅取得與浮置擴散層重置位準之差。另外，前置放大器的失調誤差（～100mVpp）被消除，在低非線性下進一步擴大輸入信號範圍。 另外，浮置擴散層重置雜訊與光電二極體像素源極隨耦器（SF）偏移被去除，有助於減少雜訊及擴大輸入範圍。 如上述，AZ電容器C711可實現低雜訊性能與低電壓、大輸入範圍動作。
兩段的前置放大器710、720及與其相連的兩個連續的反向器730、740段均以實現低電力及低峰值電流的方式而受到電流控制。 另外，使用偏置電流來控制比較器的帶寬，藉此，也可平衡雜訊與比較器速度，此對於多個比較器動作模式有益。
比較器700的最末段的第二反向器740受到PMOS電晶體PT742的PMOS電流源控制，NMOS電晶體NT741完全接通，可更快速且強力地從比較器向SRAM位元單元的字線（WL）傳輸低位準（接地位準），使得不會從能夠將連接於字線的存取電晶體阻斷的位元線（BL）覆蓋SRAM位元單元的內容，從而凍結ADC編碼。
另外，第一放大器710的輸出由採用了二極體接法的PMOS電晶體PT751鉗位。 在斜波信號RAMP因信號VINP而被初始化時，輸出與輸入擺幅無關地被鉗位於電源（1.3V）與接地（0V）的中間位準（0.6～0.8V）。該現象特定了從鉗位電壓至前置放大器的第二段的閾值電壓為止的擺幅範圍。 因此，受到鉗位的節點上的過渡電壓與輸入擺幅無關地變得相同，結果因為無輸入範圍依賴性，所以會實現高線性。
即，為了鉗位而採用了二極體接法的PMOS電晶體PT751限制與輸入擺幅無關地對過渡電壓進行調整的輸出信號vout1下的擺幅。始終從受到鉗位的電壓變化至第二放大器720的PMOS電晶體PT721的閾值電壓為止。該機制去除了輸入依賴性，因此會在整個輸入範圍內實現高線性。
圖10是用以對本第一實施方式的像素及比較器的動作進行說明的時序圖。
時刻T1～T2是自動歸零期間。第一放大器710的差動電晶體對DTP的另一個NMOS電晶體NT712的閘極的電壓vinm_vir穩定於根據斜波信號RAMP（VINP）設定的電壓Vaz。 若信號AZ切換為高位準，作為AZ開關的PMOS電晶體PT713切換為非導通狀態，則電壓vinm_vir會受到電荷注入與時脈饋通的影響。
在時刻T2～T3中，斜波電壓RAMP（VINP）被初始化為電壓Vrlo。第一放大器710的輸出信號vout1被鉗位，電壓不發生變化，因此，電壓voutm_vir不受影響。
在時刻T3～T4中，從光電二極體PD1向浮置擴散層FD1傳輸電荷，電壓vinm_vir也相應地被變更。但是，第一放大器710的輸出信號vout1停留在相同位置。
時刻T4～T6是斜波期間。若信號RAMP（VINP）橫穿電壓vinm_vir的Vx，則比較器700（221）的輸出SCMP（VCOMPOUT）會反轉，ADC編碼固定於記憶體（未圖示）。
再者，在圖10中，無論輸入擺幅如何，第一放大器710的輸出信號vout1均被鉗位於Vclp，從Vclp至前置放大器的第二段的閾值電壓為止的過渡波形Vth相同。
（記憶體部的結構） 記憶體部230由作為ADC記憶體的SRAM231形成，並在讀取部60的控制下，進行ADC編碼的寫入、讀取。
圖11（A）～（C）是表示作為ADC編碼記憶體的SRAM位元單元的一例的圖。
如圖11所示，ADC記憶體由SRAM位元單元構成，被提供ADC_CODE與其反轉信號（ADC_CODE_B）這兩個信號而執行讀取及寫入動作。 圖11中表示了10位元的ADC記憶體。 在通常的SRAM位元單元中，如圖11（C）所示，使用有標準的六個電晶體。
在比較器221中，利用第一比較處理CMPR1將與浮置擴散層FD1的溢流電荷對應的電壓信號數位化所得的第一比較結果信號SCMP1、及利用第二比較處理CMPR2將光電二極體PD1的累積電荷數位化所得的第二比較結果信號SCMP2關聯地作為數位資料而記憶於部230的SRAM231。 如上述，記憶體部230由SRAM構成，被供應數位轉換所得的信號，並能夠對應於光轉換符號而由像素陣列周邊的輸出電路40的外部IO緩衝器讀取。
圖12是表示本發明第一實施方式的固態攝像裝置10中的幀讀取序列的一例的圖。 此處，對固態攝像裝置10中的幀讀取方式的一例進行說明。 在圖12中，TS表示時間戳記ADC的處理期間，Lin表示線性ADC的處理期間。
如上述，溢流電荷在累積期間PI中累積於浮置擴散層FD1。時間戳記ADC模式在累積時間PI中進行動作。 實際上，時間戳記ADC模式在累積期間PI中，且直到浮置擴散層FD1被重置為止的期間內進行動作。 時間戳記ADC模式的動作結束後，轉變為線性ADC模式，讀取浮置擴散層FD1的重置時的信號（VRST），並以將數位信號儲存於記憶體部230的方式進行轉換。 而且，在累積期間PI結束後，在線性ADC模式下，讀取與光電二極體PD1的累積電荷對應的信號（VSIG），並以將數位信號儲存於記憶體部230的方式進行轉換。 所讀取的幀藉由從記憶體節點讀取數位信號資料而被執行，並經由具有此種MIPI資料格式（data format）的例如輸出電路40的IO緩衝器而被發送至固態攝像裝置10（影像感測器）的外部。能夠全域地對所有像素（pixel）陣列執行該動作。
另外，在像素部20中，所有像素同時使用重置電晶體RST1-Tr與傳輸電晶體TG1-Tr對光電二極體PD1進行重置，藉此，所有像素同時並行地開始曝光。另外，在特定的曝光期間（累積反饋PI）結束後，在AD轉換部220、記憶體部230中，對使用傳輸電晶體TG1-Tr從光電轉換讀取部輸出的輸出信號進行取樣，藉此，所有像素同時並行地結束曝光。藉此，以電子方式實現完整的快門動作。
垂直掃描電路30根據時序控制電路50的控制，在快門列及讀取列中，通過列掃描控制線來驅動數位像素200的光電轉換讀取部210。 垂直掃描電路30根據時序控制電路50的控制，對各數位像素200的比較器221供應按照第一比較處理CMPR1、第二比較處理CMPR2而設定的參考電壓VREF1、VREF2。 另外，垂直掃描電路30根據地址信號，輸出讀取信號的讀取列、與對光電二極體PD所累積的電荷進行重置的快門列的列地址的列選擇信號。
輸出電路40包含與像素部20的各數位像素200的記憶體輸出對應地配置的IO緩衝器41，並將從各數位像素200讀取的數位資料輸出至外部。
時序控制電路50產生像素部20、垂直掃描電路30、輸出電路40等的信號處理所需的時序信號。
在本第一實施方式中，讀取部60例如在全域快門模式時，進行從數位像素200讀取像素信號的讀取控制。
（固態攝像裝置10的積層構造） 其次，對本第一實施方式的固態攝像裝置10的積層構造進行說明。
圖13（A）及（B）是用以對本第一實施方式的固態攝像裝置10的積層構造進行說明的模式圖。 圖14是用以對本第一實施方式的固態攝像裝置10的積層構造進行說明的簡略剖視圖。
本第一實施方式的固態攝像裝置10具有第一基板（上基板）110與第二基板（下基板）120的積層構造。 固態攝像裝置10形成為在以例如晶圓級進行貼合後，藉由劃片而切割出的積層構造的攝像裝置。 在本例中，具有第一基板110與第二基板120積層而成的構造。
在第一基板110上，以其中央部為中心而形成有像素部20的各數位像素200的光電轉換讀取部210。 在第一基板110的光L的入射側即第一面111側形成有光電二極體PD，在該光電二極體PD的光入射側形成有微透鏡MCL或彩色濾光片。 在第一基板110的第二面側形成有傳輸電晶體TG1-Tr、重置電晶體RST1-Tr、源極隨耦電晶體SF1-Tr、電流電晶體IC1-Tr。
這樣，在本第一實施方式中，在第一基板110上，基本呈行列狀地形成有數位像素200的光電轉換讀取部210。
在第二基板120上，呈矩陣狀地形成有各數位像素200的AD轉換部220、記憶體部230。 另外，在第二基板120上，也可還形成垂直掃描電路30、輸出電路40及時序控制電路50。
在此種積層構造中，例如，如圖3所示，第一基板110的各光電轉換讀取部210的讀取節點ND2與第二基板120的各數位像素200的比較器221的反轉輸入端子（-）分別使用信號線LSGN1、微凸塊BMP或通孔（Die-to-Die Via）等進行電連接。 另外，在本實施方式中，第一基板110的各光電轉換讀取部210的讀取節點ND2與第二基板120的各數位像素200的比較器221的反轉輸入端子（-）藉由耦合電容器C221進行AC耦合。
（固態攝像裝置10的讀取動作） 以上，對固態攝像裝置10的各部分的特徵性結構及功能進行了說明。 其次，詳述本第一實施方式的固態攝像裝置10的數位像素200的像素信號的讀取動作等。
圖15是用以主要對本第一實施方式的固態攝像裝置的特定快門模式時的像素部的讀取動作進行說明的時序圖。 圖16（A）～（D）是表示用以主要對本第一實施方式的固態攝像裝置的特定快門模式時的像素部的讀取動作進行說明的動作序列及電勢轉變的圖。
首先，當開始讀取動作時，如圖18及圖19（A）所示，進行使各數位像素200的光電二極體PD1及浮置擴散層FD1重置的全域重置。 在全域重置中，所有像素同時將重置電晶體RST1-Tr與傳輸電晶體TG1-Tr在特定期間內保持為導通狀態，從而對光電二極體PD1及浮置擴散層FD1進行重置。接著，所有像素同時將重置電晶體RST1-Tr與傳輸電晶體TG1-Tr切換為非導通狀態，所有像素同時並行地開始曝光即累積電荷。
接著，如圖15及圖16（B）所示，對於溢流電荷的時間戳記（TS）ADC模式的動作開始。 溢流電荷在累積期間PI中累積於浮置擴散層FD1。時間戳記ADC模式在累積時間PI中進行動作，具體而言，在累積期間PI中的直到浮置擴散層FD1被重置為止的期間進行動作。
在時間戳記（TS）ADC模式下，光電轉換讀取部210對應於AD轉換部220的第一比較處理期間PCMP1，輸出與在累積期間PI內從光電二極體PD1溢出至作為輸出節點的浮置擴散層FD1的溢流電荷對應的電壓信號VSL1。 接著，在AD轉換部220的比較器221中進行第一比較處理CMPR1。比較器221在讀取部60的控制下，輸出將電壓信號VSL1所相應的數位化後的第一比較結果信號SCMP1，將與第一比較結果信號SCMP1對應的數位資料儲於存記憶體部230的記憶體231，其中該電壓信號VSL1對應於在累積期間PI中且直到浮置擴散層FD1被重置為止的期間內從光電二極體PD1溢出至輸出節點即浮置擴散層FD1的溢流電荷。
其次，如圖15及圖16（C）所示，對於溢流電荷的時間戳記（TS）ADC模式的動作結束，轉變為線性ADC模式，並過渡至浮置擴散層FD1的重置期間PR2。 在重置期間PR2中，重置電晶體RST1-Tr在特定期間內保持為導通狀態，浮置擴散層FD1被重置。讀取浮置擴散層FD1的重置時的信號（VRST），將數位信號儲存於記憶體部230的記憶體232。 接著，重置電晶體RST1-Tr切換為非導通狀態。在此情況下，累積期間PI繼續。
其次，如圖15及圖16（D）所示，累積期間PI結束，過渡至傳輸期間PT。 在傳輸期間PT中，傳輸電晶體TG1-Tr在特定期間內保持為導通狀態，光電二極體PD1的累積電荷傳輸至浮置擴散層FD1。
在線性（Lin）ADC模式下，光電轉換讀取部210對應於AD轉換部220的第二比較處理期間PCMP2，在累積期間PI結束後，輸出與從光電二極體PD1傳輸至作為輸出節點的浮置擴散層FD1的累積電荷對應的電壓信號VSL2。 接著，在AD轉換部220的比較器221中進行第二比較處理CMPR2。比較器221在讀取部60的控制下，輸出將電壓信號VSL2所相應的數位化後的第二比較結果信號SCMP2，將與第二比較結果信號SCMP2對應的數位資料儲存於記憶體部230的記憶體232，其中該電壓信號VSL2對應於在累積期間PI後，從光電二極體PD1傳輸至輸出節點即浮置擴散層FD1的累積電荷。
讀取至記憶體部230的信號藉由從記憶體節點讀取數位信號資料而被執行，並經由具有此種MIPI資料格式的例如輸出電路40的IO緩衝器而被發送至固態攝像裝置10（影像感測器）的外部。全域地對於所有像素（pixel）陣列執行該動作。
如以上的說明上述，根據本第一實施方式，固態攝像裝置10在像素部20中包含光電轉換讀取部210、AD轉換部220及記憶體部230作為數位像素，從而構成為具有全域快門的動作功能的例如積層型的CMOS影像感測器。 在本第一實施方式的固態攝像裝置10中，各數位像素200具有AD轉換功能，AD轉換部220包括進行比較處理的比較器221，該比較處理是指對光電轉換讀取部210所讀取的電壓信號與參考電壓進行比較，並輸出數位化後的比較結果信號。
本第一實施方式的比較器221（700）由帶有鉗位二極體的兩段前置放大器710、720與兩個串聯電流控制反向器730、40構成，所有的分支受到電流控制。 兩段的前置放大器710、720及與其相連的兩個連續的反向器730、740段均以實現低電力及低峰值電流的方式而受到電流控制。 另外，使用偏置電流來控制比較器的帶寬，藉此，也可平衡雜訊與比較器速度，此對於多個比較器動作模式有益。 比較器700的最末段的第二反向器740受到PMOS電晶體PT742的PMOS電流源控制，NMOS電晶體NT741完全接通，可更快速且強力地從比較器向SRAM位元單元的字線（WL）傳輸低位準（接地位準），使得不會從能夠將連接於字線的存取電晶體阻斷的位元線（BL）覆蓋SRAM位元單元的內容，從而能夠凍結ADC編碼。
另外，第一放大器710的輸出由採用了二極體接法的PMOS電晶體PT751鉗位。 在斜波信號RAMP因信號VINP而被初始化時，輸出與輸入擺幅無關地鉗位於電源（1.3V）與接地（0V）的中間位準（0.6～0.8V）。該現象特定了從鉗位電壓至前置放大器的第二段的閾值電壓為止的擺幅範圍。 因此，受到鉗位的節點上的過渡電壓與輸入擺幅無關地變得相同，結果因為無輸入範圍依賴性，所以會實現高線性。 即，為了鉗位而採用了二極體接法的PMOS電晶體PT751限制與輸入擺幅無關地對過渡電壓進行調整的輸出信號vout1下的擺幅。始終從受到鉗位的電壓變化至第二放大器720的PMOS電晶體PT721的閾值電壓為止。該機制去除了輸入依賴性，因此會在整個輸入範圍內實現高線性。 另外，第一雜訊帶寬限制電容器C751的第一電極作為源極接地型放大器而連接於PMOS電晶體PT721的閘極（輸入）。
因此，根據本第一實施方式，可使用低電源電壓。特別可為了減少金屬資源而應用與SRAM位元單元相同的電壓，可產生對於12dB ADC足夠的超過80dB的DC增益。 可對電流與峰值電流進行控制而啟用大格式的像素陣列。 可平衡動作速度與低雜訊性能。 比較器輸出的過渡時間僅受到NMOS電晶體影響，因此非常快，此會減少製造上的比較器輸出的變動。 可在大線性（1.3V中的1V以下）下實現大輸入範圍。
即，根據本第一實施方式，配置於數位像素的AD轉換器的比較器可利用低電力、低峰值電流進行低電壓動作，且可在整個輸入範圍內實現高線性。
另外，比較器221在讀取部60的控制下，進行：第一比較處理CMPR1，該第一比較處理CMPR1是將與在累積期間從光電二極體PD1溢出至輸出節點（浮置擴散層）FD1的溢流電荷對應的電壓信號所相應的數位化後的第一比較結果信號SCMP1輸出，以及第二比較處理CMPR2，該第二比較處理CMPR2是將與在累積期間後的傳輸期間傳輸至浮置擴散層FD1（輸出節點）的光電二極體PD1的累積電荷對應的電壓信號所相應的數位化後的第二比較結果信號SCMP2輸出。
因此，根據本第一實施方式的固態攝像裝置10，因為實時地利用在累積期間從光電二極體溢出的電荷，所以可實現大動態範圍化、高幀率化。 另外，根據本發明，可實質上實現大動態範圍化、高幀率化，而且能夠降低雜訊，最大限度地擴大有效像素區域，並可最大限度地提高性價比。
另外，根據本第一實施方式的固態攝像裝置10，能夠防止結構複雜化，並防止佈局上的面積效率下降。
另外，本第一實施方式的固態攝像裝置10具有第一基板（上基板）110與第二基板（下基板）120的積層構造。 因此，在本第一實施方式中，基本上僅利用NMOS系的元件來形成第一基板110側，以及利用像素陣列來最大限度地擴大有效像素區域，藉此，能夠最大限度地提高性價比。
（第二實施方式） 圖17是表示本第二實施方式的比較器的結構例的電路圖。
本第二實施方式的固態攝像裝置10A與上述第一實施方式的固態攝像裝置10的不同點如下述。 在本第二實施方式的固態攝像裝置10A中，從像素的輸出緩衝部211，在電壓信號VSL的對於第一放大器710的自動歸零電容器C711的輸入線連接著第二雜訊頻帶限制電容器C752。
像素的源極隨耦器輸出包括作為雜訊帶寬限制電容器而發揮功能的通常的1～2pF的寄生電容，但DPS像素的源極隨耦器輸出與未搭載這些寄生電容的典型的捲簾快門CMOS影像感測器不同。因此，頻率更高的雜訊譜會被傳輸至比較器，此整體上會增加比較器輸入換算雜訊。 因此，在本第二實施方式中，為了使雜訊衰減，從像素200的輸出緩衝部211，在電壓信號VSL的對於第一放大器710的自動歸零電容器C711的輸入線連接著第二雜訊頻帶限制電容器C752。 該光電二極體的像素雜訊帶寬限制電容器C752（CL2）被新增至低雜訊比較器的反轉輸入端子（負輸入端子）。該電容器C752會有效地使來自像素的源極隨耦器輸出的高頻雜訊衰減。
（第三實施方式） 圖18是表示本第三實施方式的比較器的結構例的電路圖。
本第三實施方式的固態攝像裝置10B與上述第二實施方式的固態攝像裝置10A的不同點如下述。 在本第三實施方式的固態攝像裝置10B中，差動電晶體對DTP的另一個NMOS電晶體NT713的閘極連接著第三雜訊頻帶限制電容器C753。
在本第三實施方式的比較器700B中，為了抑制AZ期間時的AZ開關電晶體雜訊，第三雜訊帶寬限制電容器C753的連接於節點ND713的寄生電容小，因此會表現出高電壓雜訊。 因此，新增第三雜訊帶寬限制電容器C753（CL3）會有效地減少AZ雜訊。
（第四實施方式） 圖19是表示本第四實施方式的比較器的結構例的電路圖。
本第四實施方式的固態攝像裝置10C與上述第一實施方式的固態攝像裝置10的不同點如下述。 在本第四實施方式的固態攝像裝置10C中，在作為列驅動器的垂直掃描電路30中表示了用以對比較器700進行電流控制的支持電路。
構成讀取部60的垂直掃描電路30包括：第一支持電路310，對形成第一放大器710的電流源的NMOS電晶體NT713的閘極電壓進行控制；第二支持電路320，對第二放大器720的電流控制用NMOS電晶體NT721的閘極電壓及第一反向器730的電流控制用NMOS電晶體NT732的閘極電壓進行控制；以及第三支持電路330，對第二反向器740的電流控制用PMOS電晶體PT742的閘極電壓進行控制。
第一支持電路310包括：第一控制節點CND1，連接于形成第一放大器710的電流源的NMOS電晶體NT713的閘極；電流鏡用NMOS電晶體NT311，源極連接於基準電位VSS，且閘極及汲極連接於第一控制節點CND1；第一電流源I311，連接在電流鏡用NMOS電晶體NT311的汲極與電源之間；以及第一阻斷開關SW1，連接在第一控制節點CND1與基準電位VSS之間，且用以選擇性地阻斷電流源I311。 本實施方式的第一支持電路310的用以選擇性地使偏置電流增加的開關SW-BST及電流源I312連接在第一控制節點CND1與電源電位VDD之間。
第二支持電路320包括：第二控制節點CND2，連接於第二放大器720的電流控制用NMOS電晶體NT721的閘極及第一反向器730的電流控制用NMOS電晶體NT732的閘極；電流鏡用NMOS電晶體NT321，源極連接於基準電位VSS，且閘極及汲極連接於第二控制節點CND2；第二電流源I321，連接在電源電位VDD與電流鏡用NMOS電晶體NT321的汲極之間；以及第二阻斷開關SW2，連接在第二控制節點CND2與基準電位VSS之間。
第三支持電路330包括：第三控制節點CND3，連接於第二反向器740的電流控制用PMOS電晶體PT742的閘極；電流鏡用PMOS電晶體PT331，源極連接於電源電位VDD，且閘極及汲極連接於第三控制節點CND3；第三電流源I331，連接在基準電位VSS與電流鏡用PMOS電晶體PT731的汲極之間；以及第三阻斷開關SW3，連接在第三控制節點CND3與電源電位VDD之間。
能夠藉由第一支持電路310、第二支持電路320及第三支持電路330來獨立地對比較器700（221）的各分支電流進行控制。 為了待機消耗電流而安裝開關SW1、SW2、SW3，以完全阻斷像素內的電流源。
配置於第一支持電路310的開關SW-BST為了作為輸入的低雜訊性能而使第一段的第一放大器710的偏置電流增加。 若跨導增加電流的增加量，則輸入換算電壓雜訊譜會減少。此能夠使用下式來表示。
[數學式1]
Figure 02_image001
在本第四實施方式中，比較器偏置電流產生在列驅動器內，為了減少待機電流而新增阻斷開關。 另外，在第一段的第一放大器710的偏置電流產生部新增電流增強開關，從而實現低雜訊性能。 因為能夠設定大電流鏡比，所以能夠正確地設定各分支的偏置電流。能夠藉由減少待機電流來減小運轉功率。只要增強第一段的電流，就可獲得低雜訊性能。
（第五實施方式） 圖20是用以對本發明第五實施方式的固態攝像裝置進行說明的圖，且是表示時間戳記ADC模式動作與線性ADC模式動作的選擇處理的一例的圖。
本第五實施方式的固態攝像裝置10D與上述第一實施方式的固態攝像裝置10的不同點如下述。 在第一實施方式的固態攝像裝置10中，時間戳記（TS）ADC模式動作與線性（Lin）ADC模式動作連續進行。
相對於此，在本第二實施方式的固態攝像裝置10D中，能夠根據照度而選擇性地進行時間戳記（TS）ADC模式動作與線性（Lin）ADC模式動作。
在圖20的例子中，在通常照度的情況下（ST1），時間戳記ADC模式動作與線性ADC模式動作連續進行（ST2）。 在並非為通常照度的照度非常（極其）高的情況下（ST1、ST3），因為電荷從光電二極體PD1溢流至浮置擴散層FD1的概率高，所以僅進行時間戳記ADC模式動作（ST4）。 在並非為通常照度且照度並非非常（極其）高，而是照度非常（極其）低的情況下（ST1、ST3、ST5），因為電荷從光電二極體PD1溢流至浮置擴散層FD1的概率極低，所以僅進行線性ADC模式動作（ST6）。
根據本第五實施方式，當然能夠獲得與上述第一實施方式的效果相同的效果，而且可實現讀取處理的高速化、低耗電化。
以上說明的固態攝像裝置10、10A、10B、10C、10D能夠作為攝像裝置而應用於數位相機或攝像機、便攜終端、或者監控用相機、醫療用內視鏡用相機等電子設備。
圖21是表示搭載有如下相機系統的電子設備的結構的一例的圖，該相機系統應用了本發明實施方式的固態攝像裝置。
如圖21所示，本電子設備100包括可應用本實施方式的固態攝像裝置10的CMOS影像感測器110。 而且，電子設備100包括將入射光引導至該CMOS影像感測器110的像素區域（使被拍攝體像成像）光學系統（透鏡等）120。 電子設備100包括對CMOS影像感測器310的輸出信號進行處理的信號處理電路（PRC）130。
信號處理電路130對CMOS影像感測器110的輸出信號實施特定的信號處理。 由信號處理電路130處理後的圖像信號可作為動態圖像而顯示在包含液晶顯示器等的監視器中，或也可輸出至印表機，另外，可採用各種形態，例如直接記錄於記憶卡等記憶媒體。
如上述，藉由搭載上述固態攝像裝置10、10A、10B、10C、10D作為CMOS影像感測器310，可提供高性能、小型、低成本的相機系統。 而且，能夠實現使用於在相機的設置條件方面存在安裝尺寸、可連接的線纜條數、線纜長度、設置高度等限制的用途的例如監控用相機、醫療用內視鏡用相機等電子設備。
10、10A、10B、10C.10D:固態攝像裝置 20:像素部 30:垂直掃描電路 40:輸出電路 50:時序控制電路 60:讀取部 100:電子設備 110:CMOS影像感測器 111:第一面 120:光學系統 130:信號處理電路（PRC） 200:數位像素 210、PD:光電轉換讀取部 211:輸出緩衝部 220:AD轉換部 221:比較器，:計數器 230、MEM:記憶體部 231:SRAM 310:第一支持電路 320:第二支持電路 330:第三支持電路 700:比較器 710:第一放大器 720:第二放大器 730:第一反向器 740:第二反向器 1101:第一基板面 1102:第二基板面 2101:n層（第一導電型半導體層） 2102:n-層 2103:n層 2104、2106:p+層 2105、2110、2113:p層 2107:第一p層 2108:第二p層 2109:p-層 2111、2115:閘極電極 2112、2114:n+層 ADC_CODE_B:反轉信號 AZ、VINP:信號 BL:位元線 BMP:微凸塊 CC、C711:AZ電容器 CL2、C752:第二雜訊頻帶限制電容器 CL3、C753:第三雜訊頻帶限制電容器 CND1:第一控制節點 CND2:第二控制節點 CND3:第三控制節點 C221:耦合電容器 C222:輸出側的負載電容器 C751:第一雜訊頻帶限制電容器 DC1、DC2、DC3:固定基準電壓 DTP:差動電晶體對 EXP1、EXP2、EXP3:例 FD、FD1:浮置擴散層 GND:接地電位 IC1-Tr:電流電晶體 INV1、INV2:反向器 I311、I312:電流源 I331:第三電流源 L:光 Lin:線性ADC的處理期間 LSGN1:信號線 MCL:微透鏡 ND1、ND712、ND721、ND732、ND742:輸出節點 ND2:讀取節點 ND711、ND713:節點 ND731、ND741:輸入節點 NT311、NT321:電流鏡用NMOS電晶體 NT711～NT713:n通道MOS（NMOS）電晶體 NT721、NT731、NT741:NMOS電晶體 NT732:電流控制用NMOS電晶體 OVP:溢流路徑 PCMPR1、PCMPR2:期間 PD1:光電二極體 PI:累積期間 PR2:重置期間 PT:傳輸期間 PT711～PT713:p通道MOS（PMOS）電晶體 PT721:PMOS電晶體 PT731、PT741、PT742、PT751:PMOS電晶體 PXLC:數位像素單元 RAMP:斜波信號 RST、TG:控制信號 RST_COMP: RST1-Tr:重置電晶體 SCMP、VCOMPOUT:輸出 SF1-Tr:源極隨耦電晶體 SPL:分離層 ST1～ST6:步驟 SW-RST:重置開關 SW1、SW2、SW3:開關 TG1-Tr:傳輸電晶體 TS:時間戳記ADC的處理期間 T1～T6:時刻 Vaz、vinm_vir、Vrlo:電壓 VBNOTA、VBNINV、VBPINV:偏壓控制信號（閘極偏置電壓） VDD:電源電壓 Vdd:電源線 VFDini:最高的位準 VFDsat:較低的位準 vout1:輸出信號 VRAMP:斜波基準電壓 VREF:參考電壓 VREFramp:斜波電壓 VREFrst、VREFsat:電壓位準 VSS:基準電位 VSL:電壓信號 Vth:過渡波形 WL:字線 X、Y、Z:方向
圖1是表示本發明第一實施方式的固態攝像裝置的結構例的方框圖。 圖2是表示本發明第一實施方式的固態攝像裝置的像素部的數位像素陣列的一例的圖。 圖3是表示本發明第一實施方式的固態攝像裝置的像素的一例的電路圖。 圖4是表示本發明第一實施方式的數位像素的主要部分即電荷累積傳輸系統的結構例的簡略剖視圖及溢流時的電勢圖。 圖5是用以對本實施方式的比較器的第一比較處理進行說明的圖。 圖6是用以對本實施方式的比較器的第一比較處理進行說明的圖，且是用以對參考電壓的其他模式例進行說明的圖。 圖7是表示在本實施方式的比較器中輸入了各種參考電壓的情況下的光時間轉換的狀態的圖。 圖8是表示本發明第一實施方式的數位像素的光響應涵蓋範圍的圖。 圖9是表示本第一實施方式的比較器的結構例的電路圖。 圖10是用以對本第一實施方式的像素及比較器的動作進行說明的時序圖。 圖11是表示作為ADC編碼記憶體的SRAM位元單元的一例的圖。 圖12是表示本發明第一實施方式的固態攝像裝置中的幀讀取序列的一例的圖。 圖13是用以對本第一實施方式的固態攝像裝置的積層構造進行說明的模式圖。 圖14是用以對本第一實施方式的固態攝像裝置的積層構造進行說明的簡略剖視圖。 圖15是用以主要對本第一實施方式的固態攝像裝置的特定快門模式時的像素部的讀取動作進行說明的時序圖。 圖16是表示用以主要對本第一實施方式的固態攝像裝置的特定快門模式時的像素部的讀取動作進行說明的動作序列及電勢轉變的圖。 圖17是表示本第二實施方式的比較器的結構例的電路圖。 圖18是表示本第三實施方式的比較器的結構例的電路圖。 圖19是表示本第四實施方式的比較器的結構例的電路圖。 圖20是用以對本發明第五實施方式的固態攝像裝置進行說明的圖，且是表示時間戳記ADC模式動作與線性ADC模式動作的選擇處理的一例的圖。 圖21是表示應用本發明實施方式的固態攝像裝置的電子設備的結構的一例的圖。
700:比較器
710:第一放大器
720:第二放大器
730:第一反向器
740:第二反向器
AZ:信號
C751:第一雜訊頻帶限制電容器
CC、C711:AZ電容器
DTP:差動電晶體對
INV1、INV2:反向器
ND1、ND712、ND721、ND732、ND742:輸出節點
ND2:讀取節點
ND711、ND713:節點
ND731、ND741:輸入節點
NT711~NT713:n通道MOS(NMOS)電晶體
NT721、NT731、NT741:NMOS電晶體
NT732:電流控制用NMOS電晶體
PT711~PT713:p通道MOS(PMOS)電晶體
PT721:PMOS電晶體
PT731、PT741、PT742、PT751:PMOS電晶體
RAMP:斜波信號
VBNOTA、VBNINV、VBPINV:偏壓控制信號(閘極偏置電壓)
VCOMPOUT:輸出
VDD:電源電壓
vinm_vir:電壓
vout1:輸出信號
VSL:電壓信號
VSS:基準電位

Claims (20)

  1. 一種固態攝像裝置，其包括： 像素部，配置有進行光電轉換的像素；以及 讀取部，從上述像素部的上述像素讀取像素信號， 上述像素包含： 光電轉換元件，在累積期間，累積藉由光電轉換產生的電荷； 傳輸元件，可在上述累積期間後的傳輸期間傳輸上述光電轉換元件所累積的電荷； 輸出節點，通過上述傳輸元件而被傳輸由上述光電轉換元件累積的電荷； 輸出緩衝部，將上述輸出節點的電荷轉換為與電荷量對應的電壓信號，並輸出轉換後的電壓信號；以及 比較器，為了類比-數位轉換而進行比較處理，上述比較處理是指對上述輸出緩衝部的電壓信號與參考電壓進行比較，並輸出數位化後的比較結果信號， 上述比較器包含： 第一放大器，包含差動放大部，上述差動放大部的一個電晶體的閘極被供應上述參考電壓，另一個電晶體的閘極被供應上述輸出緩衝部的上述電壓信號，並進行上述參考電壓與上述電壓信號的比較動作，在上述參考電壓與上述電壓信號達到同等位準時使輸出位準反轉且連接於電流可控的電流源； 第二放大器，包含放大部，上述放大部為電流可控，且對上述第一放大器的反轉輸出進行位準反轉，並增大增益而加以輸出； 第一反向器，電流可控，且對上述第二放大器的輸出進行反轉而加以輸出；以及 第二反向器，電流可控，且對上述第二反向器的輸出進行反轉而加以輸出。
  2. 如請求項1的固態攝像裝置，其中： 上述第一放大器包含： 差動電晶體對，一個電晶體的閘極被供應上述參考電壓，另一個電晶體的閘極被供應上述輸出緩衝部的上述電壓信號，且進行上述參考電壓與上述電壓信號的比較動作； 自動歸零開關，連接在上述差動電晶體對的上述另一個電晶體的閘極與汲極之間；以及 自動歸零電容器，連接於上述差動電晶體對的上述另一個電晶體的閘極。
  3. 如請求項2的固態攝像裝置，其中： 上述第二放大器包含： 第一導電型場效電晶體，作為輸入端子的閘極連接於上述第一放大器的輸出節點，且源極連接於電源電位；以及 第二導電型場效電晶體，汲極連接於上述第一導電型場效電晶體的汲極，由其連接節點形成上述第二放大器的輸出節點，且源極連接於基準電位， 上述第一放大器的上述差動電晶體對及上述電流源由第二導電型場效電晶體形成， 上述第一放大器的輸出節點連接著： 連接有採用了二極體接法的鉗位用第一導電型場效電晶體的電容器。
  4. 如請求項3的固態攝像裝置，其中： 上述第二放大器的上述第一導電型場效電晶體的閘極連接著第一雜訊頻帶限制電容器。
  5. 如請求項4的固態攝像裝置，其中： 在上述電壓信號的對於上述自動歸零電容器的輸入線連接著第二雜訊頻帶限制電容器。
  6. 如請求項3至5中任一項的固態攝像裝置，其中： 上述差動電晶體對的上述另一個電晶體的閘極連接著第三雜訊頻帶限制電容器。
  7. 如請求項3至6中任一項的固態攝像裝置，其中： 上述第一反向器： 包含閘極彼此連接而形成輸入節點，且汲極彼此連接而形成輸出節點的第一反向器用第一導電型場效電晶體及第一反向器用第二導電型場效電晶體；以及汲極連接於上述第一反向器用第二導電型場效電晶體的源極，且源極連接於基準電位的電流控制用第二導電型場效電晶體，上述第一反向器用第一導電型場效電晶體的源極連接於電源電位， 上述第二反向器： 包含閘極彼此連接而形成輸入節點，且汲極彼此連接而形成輸出節點的第二反向器用第一導電型場效電晶體及第二反向器用第二導電型場效電晶體；以及汲極連接於上述第二反向器用第一導電型場效電晶體的源極，且源極連接於電源電位的電流控制用第一導電型場效電晶體，上述第二反向器用第二導電型場效電晶體的源極連接於基準電位。
  8. 如請求項7的固態攝像裝置，其中： 上述讀取部包含： 第一支持電路，對形成上述第一放大器的上述電流源的第二導電型場效電晶體的閘極電壓進行控制； 第二支持電路，對上述第二放大器的上述電流控制用第二導電型場效電晶體的閘極電壓及上述第一反向器的上述電流控制用上述第二導電型場效電晶體的閘極電壓進行控制；以及 第三支持電路，對上述第二反向器的上述電流控制用第一導電型場效電晶體的閘極電壓進行控制。
  9. 如請求項8的固態攝像裝置，其中： 上述第一支持電路包含： 第一控制節點，連接于形成上述第一放大器的上述電流源的第二導電型場效電晶體的閘極； 電流鏡用第二導電型場效電晶體，源極連接於基準電位，且閘極及汲極連接於上述第一控制節點； 第一電流源，連接在上述電流鏡用第二導電型場效電晶體的汲極與電源之間；以及 第一阻斷開關，連接在上述第一控制節點與基準電位之間，用以選擇性地阻斷上述電流源， 上述第二支持電路包含： 第二控制節點，連接於上述第二放大器的電流控制用第二導電型場效電晶體的閘極及上述第一反向器的電流控制用上述第二導電型場效電晶體的閘極； 電流鏡用第二導電型場效電晶體，源極連接於基準電位，且閘極及汲極連接於上述第二控制節點； 第二電流源，連接在電源與上述電流鏡用第二導電型場效電晶體的汲極之間；以及 第二阻斷開關，連接在上述第二控制節點與基準電位之間， 上述第三支持電路包含： 第三控制節點，連接於上述第二反向器的電流控制用上述第一導電型場效電晶體的閘極； 電流鏡用第一導電型場效電晶體，源極連接於電源，且閘極及汲極連接於上述第三控制節點； 第三電流源，連接在基準電位與上述電流鏡用第一導電型場效電晶體的汲極之間；以及 第三阻斷開關，連接在上述第三控制節點與電源之間。
  10. 如請求項9的固態攝像裝置，其中： 上述第一支持電路的用以選擇性地使偏置電流增加的開關及電流源連接在上述第一控制節點與電源之間。
  11. 如請求項1至10中任一項的固態攝像裝置，其中： 上述像素包含記憶與上述比較器的比較結果信號對應的類比-數位編碼（ADC）資料的記憶體部， 上述記憶體部由SRAM形成，並在上述讀取部的控制下，進行ADC編碼的寫入、讀取。
  12. 如請求項1至11中任一項的固態攝像裝置，其中： 上述比較器在上述讀取部的控制下，進行： 第一比較處理，上述第一比較處理是將與在上述累積期間從上述光電轉換元件溢出至上述輸出節點的溢流電荷對應的上述電壓信號所相應的數位化後的第一比較結果信號輸出， 第二比較處理，上述第二比較處理是將與在上述累積期間後的上述傳輸期間傳輸至上述輸出節點的上述光電轉換元件的累積電荷對應的上述電壓信號所相應的數位化後的第二比較結果信號輸出。
  13. 如請求項12的固態攝像裝置，其中： 上述比較器在上述第一比較處理中， 輸出對應於與上述溢流電荷的量對應的時間的上述第一比較結果信號。
  14. 如請求項13的固態攝像裝置，其中： 上述比較器可在上述第一比較處理中，對應於如下光位準，即， 從上述溢流電荷開始從上述光電轉換元件溢出至上述輸出節點的最大取樣時間內的上述光電轉換元件的信號位準，到以最小取樣時間獲得的信號位準為止的光位準。
  15. 如請求項12至14中任一項的固態攝像裝置，其中： 上述累積期間是上述光電轉換元件及上述輸出節點被重置為重置位準後，直到上述傳輸元件切換為導通狀態而開始上述傳輸期間為止的期間， 上述第一比較處理的期間是上述光電轉換元件及上述輸出節點被重置為重置位準後，直到上述傳輸期間開始之前，上述輸出節點被重置為重置位準為止的期間， 上述第二比較處理的期間是上述輸出節點被重置為重置位準之後的期間，且包含上述傳輸期間後的期間的期間。
  16. 如請求項12至15中任一項的固態攝像裝置，其中： 上述讀取部以將上述第一比較處理與上述第二比較處理，根據照度而選擇性地進行的方式控制。
  17. 如請求項1至16中任一項的固態攝像裝置，其中： 上述像素包含： 作為上述輸出節點的浮置擴散層；以及 重置元件，在重置期間，將上述浮置擴散層重置為特定的電位， 上述輸出緩衝部包含： 源極隨耦元件，將上述浮置擴散層的電荷轉換為與電荷量對應的電壓信號，並輸出轉換後的信號；以及 電流源，連接於上述源極隨耦元件的源極。
  18. 如請求項1至17中任一項的固態攝像裝置，其中： 包含第一基板、與第二基板， 上述第一基板與上述第二基板具有通過連接部而連接的積層構造， 上述像素包含記憶與上述比較器的比較結果信號對應的類比-數位編碼（ADC）資料的記憶體部， 在上述第一基板， 至少形成有上述像素的上述光電轉換元件、上述傳輸元件、上述輸出節點及輸出緩衝部， 在上述第二基板， 至少形成有上述比較器、上述記憶體部及上述讀取部的至少一部分。
  19. 一種固態攝像裝置的驅動方法，其中，上述固態攝像裝置包括： 像素部，配置有進行光電轉換的像素；以及 讀取部，從上述像素部的上述像素讀取像素信號， 上述像素包含： 光電轉換元件，在累積期間，累積藉由光電轉換產生的電荷； 傳輸元件，可在上述累積期間後的傳輸期間傳輸上述光電轉換元件所累積的電荷； 輸出節點，通過上述傳輸元件而被傳輸由上述光電轉換元件累積的電荷； 輸出緩衝部，將上述輸出節點的電荷轉換為與電荷量對應的電壓信號，並輸出轉換後的電壓信號；以及 比較器，為了類比-數位轉換而進行比較處理，上述比較處理是指對上述輸出緩衝部的電壓信號與參考電壓進行比較，並輸出數位化後的比較結果信號， 上述比較器包含： 第一放大器，包含差動放大部，上述差動放大部的一個電晶體的閘極被供應上述參考電壓，另一個電晶體的閘極被供應上述輸出緩衝部的上述電壓信號，並進行上述參考電壓與上述電壓信號的比較動作，在上述參考電壓與上述電壓信號達到同等位準時使輸出位準反轉且連接於電流可控的電流源； 第二放大器，包含放大部，上述放大部為電流可控，且對上述第一放大器的反轉輸出進行位準反轉，並增大增益而加以輸出； 第一反向器，電流可控，且對上述第二放大器的輸出進行反轉而加以輸出；以及 第二反向器，電流可控，且對上述第二反向器的輸出進行反轉而加以輸出， 上述固態攝像裝置的驅動方法包含以下步驟： 以實現低電力及低峰值電流的方式，對上述第一放大器、上述第二放大器、上述第一反向器及上述第二反向器進行電流控制， 使用偏置電流來控制上述比較器的帶寬。
  20. 一種電子設備，其包括： 固態攝像裝置；以及 光學系統，使被拍攝體像在上述固態攝像裝置中成像， 上述固態攝像裝置包含： 像素部，配置有進行光電轉換的像素；以及 讀取部，從上述像素部的上述像素讀取像素信號， 上述像素包含： 光電轉換元件，在累積期間，累積藉由光電轉換產生的電荷； 傳輸元件，可在上述累積期間後的傳輸期間傳輸上述光電轉換元件所累積的電荷； 輸出節點，通過上述傳輸元件而被傳輸由上述光電轉換元件累積的電荷； 輸出緩衝部，將上述輸出節點的電荷轉換為與電荷量對應的電壓信號，並輸出轉換後的電壓信號；以及 比較器，為了類比-數位轉換而進行比較處理，上述比較處理是指對上述輸出緩衝部的電壓信號與參考電壓進行比較，並輸出數位化後的比較結果信號， 上述比較器包含： 第一放大器，包含差動放大部，上述差動放大部的一個電晶體的閘極被供應上述參考電壓，另一個電晶體的閘極被供應上述輸出緩衝部的上述電壓信號，並進行上述參考電壓與上述電壓信號的比較動作，在上述參考電壓與上述電壓信號達到同等位準時使輸出位準反轉且連接於電流可控的電流源； 第二放大器，包含放大部，上述放大部為電流可控，且對上述第一放大器的反轉輸出進行位準反轉，並增大增益而加以輸出； 第一反向器，電流可控，且對上述第二放大器的輸出進行反轉而加以輸出；以及 第二反向器，電流可控，且對上述第二反向器的輸出進行反轉而加以輸出。
TW109100906A 2019-01-11 2020-01-10 固態攝像裝置、固態攝像裝置的驅動方法、以及電子設備 TWI719801B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-003154 2019-01-11
JP2019003154A JP7338974B2 (ja) 2019-01-11 2019-01-11 固体撮像装置、固体撮像装置の駆動方法、および電子機器

Publications (2)

Publication Number Publication Date
TW202042544A true TW202042544A (zh) 2020-11-16
TWI719801B TWI719801B (zh) 2021-02-21

Family

ID=69157725

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109100906A TWI719801B (zh) 2019-01-11 2020-01-10 固態攝像裝置、固態攝像裝置的驅動方法、以及電子設備

Country Status (5)

Country Link
US (1) US11184571B2 (zh)
EP (1) EP3681147B1 (zh)
JP (1) JP7338974B2 (zh)
CN (1) CN111435976B (zh)
TW (1) TWI719801B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11683605B2 (en) 2021-02-04 2023-06-20 Egis Technology Inc. Image sensor chip and sensing method thereof
TWI813038B (zh) * 2020-12-18 2023-08-21 美商豪威科技股份有限公司 比較器第一級箝位

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11368639B2 (en) * 2019-09-30 2022-06-21 Canon Kabushiki Kaisha Photoelectric conversion apparatus, image capturing system, method for driving photoelectric conversion apparatus, and moving object
WO2021120632A1 (zh) * 2019-12-17 2021-06-24 神盾股份有限公司 指纹感测装置
EP3952289A1 (en) * 2020-08-06 2022-02-09 Gpixel NV Pixel and global shutter image sensor
US20220217295A1 (en) * 2021-01-05 2022-07-07 Facebook Technologies, Llc Image sub-sampling with a color grid array
KR20220134324A (ko) 2021-03-26 2022-10-05 삼성전자주식회사 이미지 센서
KR20220165006A (ko) * 2021-06-07 2022-12-14 삼성전자주식회사 내부 커패시터를 포함하는 픽셀을 포함하는 이미지 센서
WO2023039840A1 (zh) * 2021-09-17 2023-03-23 迪克创新科技有限公司 比较器及相关图像传感器及电子装置
CN114245039B (zh) * 2021-11-18 2022-11-11 北京领丰视芯科技有限责任公司 读出集成电路和红外成像仪
WO2024057732A1 (ja) * 2022-09-16 2024-03-21 ソニーセミコンダクタソリューションズ株式会社 撮像素子および電子機器

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6788237B1 (en) * 2001-03-30 2004-09-07 Pixim, Inc. Electrically and optically symmetrical analog-to-digital converter for digital pixel sensors
EP1298800A1 (en) * 2001-09-28 2003-04-02 STMicroelectronics Limited Ramp generator
KR100866950B1 (ko) * 2004-02-03 2008-11-05 삼성전자주식회사 Ｓ/ｎ비 향상을 위한 ｃｄｓ회로 및 상기 ｃｄｓ회로를이용한 신호변환방법
JP4107269B2 (ja) 2004-02-23 2008-06-25 ソニー株式会社 固体撮像装置
JP4243688B2 (ja) 2004-04-02 2009-03-25 国立大学法人静岡大学 増幅型固体撮像装置
TWI249947B (en) 2004-06-04 2006-02-21 Via Tech Inc Digital pixel sensor and operating method thereof
WO2005122556A1 (en) * 2004-06-07 2005-12-22 Canon Kabushiki Kaisha Image pickup device and image pickup system
US7391825B2 (en) * 2005-01-31 2008-06-24 Agere Systems Inc. Comparator circuit having reduced pulse width distortion
JP4524652B2 (ja) * 2005-07-06 2010-08-18 ソニー株式会社 Ａｄ変換装置並びに半導体装置
JP5407264B2 (ja) * 2008-10-09 2014-02-05 ソニー株式会社 固体撮像素子およびカメラシステム
US8158923B2 (en) 2009-01-16 2012-04-17 Raytheon Company Time-frequency fusion digital pixel sensor
JP4988883B2 (ja) * 2010-03-01 2012-08-01 株式会社半導体理工学研究センター コンパレータ回路
US8606051B2 (en) * 2010-08-16 2013-12-10 SK Hynix Inc. Frame-wise calibration of column-parallel ADCs for image sensor array applications
US8605173B2 (en) * 2010-08-16 2013-12-10 SK Hynix Inc. Differential column ADC architectures for CMOS image sensor applications
JP2012147339A (ja) * 2011-01-13 2012-08-02 Panasonic Corp 固体撮像装置、固体撮像装置を備えたカメラ及び固体撮像装置の駆動方法
WO2012144218A1 (ja) * 2011-04-22 2012-10-26 パナソニック株式会社 固体撮像装置および固体撮像装置の駆動方法
GB2515014B (en) * 2013-06-10 2020-06-17 Cmosis Bvba Analog-to-digital conversion
US10021331B2 (en) * 2014-07-14 2018-07-10 Sony Corporation Comparator, AD converter, solid-state imaging device, electronic apparatus, and method of controlling comparator
JP6371407B2 (ja) * 2014-11-12 2018-08-08 オリンパス株式会社 時間検出回路、ａｄ変換回路、および固体撮像装置
TWI669964B (zh) 2015-04-06 2019-08-21 日商新力股份有限公司 Solid-state imaging device, electronic device, and AD conversion device
TWI704811B (zh) 2015-07-27 2020-09-11 日商新力股份有限公司 固體攝像裝置及其控制方法、以及電子機器
US11240455B2 (en) 2016-07-28 2022-02-01 Sony Semiconductor Solutions Corporation Ad conversion device, ad conversion method, image sensor, and electronic apparatus
JP2018113637A (ja) * 2017-01-13 2018-07-19 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および電子機器
JP7029890B2 (ja) 2017-03-02 2022-03-04 ソニーセミコンダクタソリューションズ株式会社 撮像素子、撮像素子の制御方法、及び、電子機器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI813038B (zh) * 2020-12-18 2023-08-21 美商豪威科技股份有限公司 比較器第一級箝位
US11683605B2 (en) 2021-02-04 2023-06-20 Egis Technology Inc. Image sensor chip and sensing method thereof

Also Published As

Publication number Publication date
CN111435976B (zh) 2022-02-18
US11184571B2 (en) 2021-11-23
TWI719801B (zh) 2021-02-21
US20200228740A1 (en) 2020-07-16
JP2020113892A (ja) 2020-07-27
JP7338974B2 (ja) 2023-09-05
EP3681147A1 (en) 2020-07-15
CN111435976A (zh) 2020-07-21
EP3681147B1 (en) 2021-09-29

Similar Documents

Publication Publication Date Title
TWI719801B (zh) 固態攝像裝置、固態攝像裝置的驅動方法、以及電子設備
CN109769083B (zh) 固体摄像装置、固体摄像装置的驱动方法以及电子设备
CN111435975B (zh) 固态摄像装置、固态摄像装置的驱动方法、以及电子设备
US10694121B2 (en) Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus
US10574925B2 (en) Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus
CN109769097B (zh) 固体摄像装置、固体摄像装置的驱动方法以及电子设备
CN109561264B (zh) 固体摄像装置、固体摄像装置的驱动方法以及电子设备
CN109714551B (zh) 固体摄像装置、固体摄像装置的驱动方法以及电子设备
US9172893B2 (en) Solid-state imaging device and imaging apparatus
JP6995549B2 (ja) 固体撮像装置、固体撮像装置の駆動方法、および電子機器
JP6995550B2 (ja) 固体撮像装置、固体撮像装置の駆動方法、および電子機器
JP2006314025A (ja) 撮像装置と撮像装置用の電源供給方法
JP7338983B2 (ja) 固体撮像装置、固体撮像装置の駆動方法、および電子機器
TWI778847B (zh) 固體攝像裝置、固體攝像裝置的驅動方法、及電子設備
WO2012001870A1 (ja) 固体撮像装置