CN117135487A - 电压域全局快门读出电路时序 - Google Patents

电压域全局快门读出电路时序 Download PDF

Info

Publication number
CN117135487A
CN117135487A CN202310601212.4A CN202310601212A CN117135487A CN 117135487 A CN117135487 A CN 117135487A CN 202310601212 A CN202310601212 A CN 202310601212A CN 117135487 A CN117135487 A CN 117135487A
Authority
CN
China
Prior art keywords
transistor
level
time
signal
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310601212.4A
Other languages
English (en)
Inventor
傅玲
代铁军
高哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omnivision Technologies Inc
Original Assignee
Omnivision Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omnivision Technologies Inc filed Critical Omnivision Technologies Inc
Publication of CN117135487A publication Critical patent/CN117135487A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/53—Control of the integration time
    • H04N25/531—Control of the integration time by controlling rolling shutters in CMOS SSIS
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/53—Control of the integration time
    • H04N25/532—Control of the integration time by controlling global shutters in CMOS SSIS
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

本申请涉及电压域全局快门读出电路时序。全局快门读出电路包含像素启用信号及第一采样及保持SH信号，它们经配置以在全局转移时段期间在第一时间打开像素启用晶体管及第一存储晶体管。所述像素启用信号经配置以在第二时间开始转变到断开电平，并且在第三时间完成所述转变到所述断开电平以关闭所述像素启用晶体管。所述第一SH信号经配置以在所述第二及第三时间之后出现的第四时间开始转变到所述断开电平，并且在第五时间完成所述转变到所述断开电平以关闭所述第一存储晶体管。所述第四及第五时间之间的断开转变持续时间大于所述第一SH信号在所述第一时间的接通转变持续时间。

Description

电压域全局快门读出电路时序
技术领域
本公开大体上涉及图像传感器，且具体来说但非排他地，涉及一种用于从图像传感器读出图像数据的全局快门读出电路。
背景技术
图像传感器已变得随处可见。图像传感器广泛用于数码相机、蜂窝式电话、监控摄像头、医疗、汽车及其它应用中。用于制造图像传感器的技术一直在高速发展。举例来说，对较高分辨率及较低功率消耗的需求促进了这些装置的进一步小型化及集成。
图像传感器常规上接收在像素中生成电荷的像素阵列上的光。光的强度可影响在每个像素中生成的电荷量，其中较高强度生成较高电荷量。相关双采样(CDS)是一种与CMOS图像传感器(CIS)一起用于通过对来自图像传感器的图像数据进行采样并且去除从图像传感器的复位值读数中采样的非期望偏移来减少从图像传感器读出的图像中的噪声的技术。在全局快门CIS设计中，采样及保持开关用于采样及保持信号(SHS)读数，以及来自图像传感器的采样及保持复位(SHR)读数。控制采样及保持电路系统中的SHR及SHS开关，以对来自图像传感器的复位电平及信号电平进行采样。在完成全局采样之后，执行从图像传感器的读出以数字化采样的复位电平及信号电平。复位电平与信号电平之间的数字化差用于CDS计算以恢复真实图像信号。
发明内容
在一个方面中，本公开涉及一种全局快门读出电路，其包括：像素启用晶体管，其具有耦合到来自像素电路的位线的第一端子；源极跟随器晶体管，其具有耦合到所述像素启用晶体管的第二端子的栅极，使得所述像素启用晶体管耦合在所述位线与所述源极跟随器晶体管之间，其中所述像素启用晶体管的所述第一及第二端子响应于耦合到所述像素启用晶体管的第三端子的像素启用信号而耦合在一起；第一存储晶体管，其耦合到所述像素启用晶体管的所述第二端子及所述源极跟随器晶体管的所述栅极；第一存储电容器，其耦合到所述第一存储晶体管，其中所述第一存储电容器及所述源极跟随器晶体管的所述栅极经配置以响应于耦合到所述第一存储晶体管的栅极的第一采样及保持(SH)信号而耦合在一起；第二存储晶体管，其耦合到所述像素启用晶体管的所述第二端子及所述源极跟随器晶体管的所述栅极；及第二存储电容器，其耦合到所述第二存储晶体管，其中所述第二存储电容器及所述源极跟随器晶体管的所述栅极经配置以响应于耦合到所述第二存储晶体管的栅极的第二采样及保持(SH)信号而耦合在一起，其中所述像素启用信号经配置以在全局转移时段期间在第一时间转变到接通电平以打开所述像素启用晶体管，其中所述第一SH信号经配置以在所述第一时间转变到所述接通电平以打开所述第一存储晶体管，其中所述像素启用信号经配置以在第二时间开始转变到断开电平，其中所述像素启用信号经配置以在第三时间完成所述转变到所述断开电平以关闭所述像素启用晶体管，其中在所述第一时间之后出现所述第二及第三时间，其中所述第一SH信号经配置以在第四时间开始转变到所述断开电平，其中在所述第二及第三时间之后出现所述第四时间，其中所述第一SH信号经配置以在第五时间完成所述转变到所述断开电平以关闭所述第一存储晶体管，其中所述第一SH信号经配置以通过斜率控制从所述接通电平转变到所述断开电平，使得在所述第四时间之后出现所述第五时间，并且所述第四及第五时间之间的断开转变持续时间大于所述第一SH信号在所述第一时间从所述断开电平转变到所述接通电平的接通转变持续时间。
在一个方面中，本公开涉及一种成像系统，其包括：像素阵列，其包含多个像素电路；控制电路系统，其耦合到所述像素阵列以控制所述像素阵列的操作；及读出电路系统，其耦合到所述像素阵列以从所述像素阵列读出图像数据，其中所述读出电路系统包含多个全局快门读出电路，其中每个全局快门读出电路包括：像素启用晶体管，其具有耦合到来自所述像素电路中的一个的位线的第一端子；源极跟随器晶体管，其具有耦合到所述像素启用晶体管的第二端子的栅极，使得所述像素启用晶体管耦合在所述位线与所述源极跟随器晶体管之间，其中所述像素启用晶体管的所述第一及第二端子响应于耦合到所述像素启用晶体管的第三端子的像素启用信号而耦合在一起；第一存储晶体管，其耦合到所述像素启用晶体管的所述第二端子及所述源极跟随器晶体管的所述栅极；第一存储电容器，其耦合到所述第一存储晶体管，其中所述第一存储电容器及所述源极跟随器晶体管的所述栅极经配置以响应于耦合到所述第一存储晶体管的栅极的第一采样及保持(SH)信号而耦合在一起；第二存储晶体管，其耦合到所述像素启用晶体管的所述第二端子及所述源极跟随器晶体管的所述栅极；及第二存储电容器，其耦合到所述第二存储晶体管，其中所述第二存储电容器及所述源极跟随器晶体管的所述栅极经配置以响应于耦合到所述第二存储晶体管的栅极的第二采样及保持(SH)信号而耦合在一起，其中所述像素启用信号经配置以在全局转移时段期间在第一时间转变到接通电平以打开所述像素启用晶体管，其中所述第一SH信号经配置以在所述第一时间转变到所述接通电平以打开所述第一存储晶体管，其中所述像素启用信号经配置以在第二时间开始转变到断开电平，其中所述像素启用信号经配置以在第三时间完成所述转变到所述断开电平以关闭所述像素启用晶体管，其中在所述第一时间之后出现所述第二及第三时间，其中所述第一SH信号经配置以在第四时间开始转变到所述断开电平，其中在所述第二及第三时间之后出现所述第四时间，其中所述第一SH信号经配置以在第五时间完成所述转变到所述断开电平以关闭所述第一存储晶体管，其中所述第一SH信号经配置以通过斜率控制从所述接通电平转变到所述断开电平，使得在所述第四时间之后出现所述第五时间，并且所述第四及第五时间之间的断开转变持续时间大于所述第一SH信号在所述第一时间从所述断开电平转变到所述接通电平的接通转变持续时间。
附图说明
参考以下图式描述本发明的非限制性及非穷尽性的实施例，其中除非另外规定，否则各视图中相同的参考标号指代相同的部分。
图1说明根据本发明的教示的成像系统的一个实例。
图2展示根据本发明的教示的图像传感器中的像素电路及电压域全局快门读出电路的实例的示意图。
图3说明根据本公开的教示的在实例像素电路及电压域全局快门读出电路中的信号值的实例时序图。
图4说明根据本公开的教示的在实例像素电路及电压域全局快门读出电路中的信号值的另一实例时序图。
对应参考标号在图式的若干视图中指示对应组件。所属领域的技术人员将了解，图中的元件仅为简单及清晰起见而进行说明，但不一定按比例绘制。举例来说，图中的一些元件的尺寸可相对于其它元件放大以有助于增进对本发明的各种实施例的理解。而且，通常未描绘在商业可行的实施例中有用或必需的常见但众所周知的元件，以便呈现本发明的这些各种实施例的遮挡较少的视图。
具体实施方式
本文中描述涉及电压域全局快门读出电路时序的实例。在以下描述中，阐述众多具体细节以提供对实例的彻底理解。然而，相关领域的技术人员将认识到，可在没有所述特定细节中的一或多个的情况下或使用其它方法、组件、材料等实践本文所述的技术。在其它情况下，未展示或详细描述众所周知的结构、材料或操作以免使某些方面混淆。
在本说明书通篇中参考“一个实例”或“一个实施例”是指结合实例描述的特定特征、结构或特性包含于本发明的至少一个实例中。因此，贯穿本说明书在不同位置中出现的短语“在一个实例中”或“在一个实施例中”未必都是指同一个实例。此外，在一或多个实例中，可以任何合适的方式组合特定特征、结构或特性。
贯穿本说明书，使用若干技术术语。除非本文中特别定义，或其使用情境将明显另外表明，否则这些术语将采用其在其所出现的领域中的普通含义。应注意，元件名称及符号在整个本文档中可互换使用(例如Si对硅)；然而，两者具有相同含义。
在下文描述的各种实例中，公开改进的电压域全局读出电路时序的实例。在各种实例中，全局读出电路的读出具有改进的遮蔽性能以及改进的固定模式噪声性能。如将在各种实例中描述，在关闭采样及保持复位晶体管或采样及保持信号晶体管之前关闭像素启用晶体管，这使得实例全局快门读出电路中的位线电压能够首先在浮动扩散处进行采样，而无耦合失配。当到时间关闭采样及保持复位晶体管或采样及保持信号晶体管时，根据本发明的教示在第一及第二存储电容器处对全局快门读出电路中的浮动扩散电压进行采样，而不具有采样及保持复位晶体管或采样及保持信号晶体管与偏置电压Vb的失配耦合影响。在另一实例中，根据本发明的教示，像素启用晶体管也可通过斜率控制关闭，采样的黑色(例如，噪声)及信号电平的变化减少像素阵列中从左到右的变化或可变性。
为了说明，图1展示根据本发明的教示的具有像素阵列的成像系统100的一个实例，所述像素阵列具有以改进时序通过电压域全局快门读出电路读出的像素电路。具体来说，图1中所描绘的实例说明成像系统100，所述成像系统包含像素阵列102、位线112、控制电路110、读出电路106及功能逻辑108。在各种实例中，成像系统可实施为CMOS图像传感器(CIS)，所述CMOS图像传感器在一个实例中可呈堆叠芯片方案，所述堆叠芯片方案包含与逻辑裸片专用集成电路(ASIC)堆叠的像素裸片。在一个实例中，像素裸片可包含像素阵列102，并且ASIC裸片可包含根据本发明的教示的具有全局快门读出电路的读出电路系统，所述全局快门读出电路通过包含在像素级连接中的位线112耦合到像素阵列102。在一个实例中，除了读出电路系统106以及功能逻辑108之外，ASIC还可包含控制电路110。
在一个实例中，像素阵列102是二维(2D)阵列，包含布置成行(例如，R1到Ry)及列(例如，C1到Cx)的多个像素电路104(例如，P1、P2、…、Pn)以获取人、场所、物体等的图像数据，所述图像数据随后可用以呈现人、场所、物体等的图像。
在各种实例中，每个像素电路104可包含经配置以响应于入射光而光生图像电荷的一或多个光电二极管。将在一或多个光电二极管中生成的图像电荷转移到包含在每个像素电路104中的浮动扩散，所述浮动扩散可转换成图像信号，所述图像信号随后由读出电路106通过位线112从每个像素电路104读出。在各种实例中，读出电路106可经配置以通过列位线112读出图像信号。在各种实例中，读出电路106可包含可在模/数转换器中包含或以其它方式包含的全局快门读出电路、电流源、路由电路系统及比较器。
在实例中，由读出电路106中的模/数转换器生成的数字图像数据值随后可由功能逻辑108接收。功能逻辑108可简单地存储数字图像数据或者甚至通过应用后期图像效果(例如，裁剪、旋转、消除红眼、调整亮度、调整对比度或以其它方式)来操控数字图像数据。
在一个实例中，控制电路104耦合到像素阵列102以控制像素阵列102中的多个光电二极管的操作。举例来说，控制电路104可生成用于控制图像获取的全局快门信号。在其它实例中，图像获取与例如闪光等照明效果同步。
在一个实例中，成像系统100可包含在数码相机、手机、膝上型计算机等中。另外，成像系统100可耦合到硬件的其它零件，例如处理器(通用或以其它方式)、存储器元件、输出端(USB端口、无线发射器、HDMI端口等)、照明设备/闪光灯、电输入端(键盘、触摸显示器、轨迹垫、鼠标、麦克风等)及/或显示器。硬件的其它零件可将指令传递到成像系统100，从成像系统100提取图像数据或操控由成像系统100供应的图像数据。
图2展示根据本发明的教示的图像传感器中的像素电路204的实例及全局快门读出电路254的实例的示意图。应注意，图2的像素电路204可为图1中所描述的像素电路104中的一个的实例，并且下面参考的类似命名及编号的元件类似于如上所述耦合及起作用。
如在图2中描绘的实例中所示，像素电路204可包含在像素裸片226中，并且全局快门读出电路254可包含在ASIC裸片228中所包含的读出电路中。在一个实例中，像素电路204包含光电二极管214，所述光电二极管经耦合以响应于入射光而光生图像电荷。转移晶体管216经耦合以响应于转移信号TX而将光生图像电荷从光电二极管214转移到浮动扩散218。复位晶体管220耦合到像素电压电源(例如，PIXVD)以响应于复位信号RST而复位浮动扩散218。源极跟随器晶体管222的栅极经耦合以将浮动扩散218中的电荷转换成图像数据信号，所述图像数据信号经耦合以响应于行选择信号GS通过位线212通过行选择晶体管224输出。在利用相关双采样(CDS)的成像系统中，浮动扩散218上的电荷也在浮动扩散复位操作之后通过位线212读出以获得复位电平，并且浮动扩散218上的电荷也在将图像电荷转移到浮动扩散218之后通过位线212读出以获得信号电平。
继续所描绘的实例，全局快门读出电路254包含复位晶体管230，所述复位晶体管耦合在复位电压VD 256与来自像素电路204的位线212之间。在一个实例中，复位晶体管230经配置以响应于复位行控制信号RST_ROW而进行控制。如所描绘的实例中所示，像素启用晶体管236包含耦合到位线212及复位晶体管230的第一端子(例如，第一源极/漏极端子)。源极跟随器晶体管248包含耦合到像素启用晶体管236的第二端子(例如，第二源极/漏极端子)的栅极，使得像素启用晶体管236耦合在复位晶体管230与源极跟随器晶体管248之间。在一个实例中，像素启用晶体管236的第一及第二端子响应于耦合到像素启用晶体管236的第三端子(例如，栅极)的像素启用信号PIXEN而耦合在一起。
如图2中所示的实例中所示，第一存储晶体管240耦合到像素启用晶体管236的第二端子及源极跟随器晶体管248的栅极。第一存储电容器242耦合到第一存储晶体管240。如所展示，第二存储晶体管244还耦合到像素启用晶体管236的第二端子及源极跟随器晶体管248的栅极。第二存储电容器246耦合到第二存储晶体管244。如所描绘的实例中所示，第一存储晶体管240经配置以响应于采样及保持复位控制信号SHR而进行控制，并且第二存储晶体管244经配置以响应于采样及保持信号控制信号SHS而进行控制。
在实例中，行选择晶体管250耦合到源极跟随器晶体管248，使得源极跟随器晶体管248及行选择晶体管250耦合在电压电源(例如，AVD)与全局快门读出电路254的输出252之间。在操作中，行选择晶体管250耦合到源极跟随器晶体管248，以在来自全局快门读出电路254的输出252上生成输出信号。如所描绘的实例中所示，行选择晶体管250经配置以响应于行选择行信号RS_ROW而进行控制。
在所说明的实例中，如所展示，浮动扩散238耦合到像素启用晶体管236的第二端子、源极跟随器晶体管248的栅极、第一存储晶体管240及第二存储晶体管244。因此，第一存储晶体管240及第一存储电容器242耦合在浮动扩散238与参考电压(例如，VM)之间。类似地，第二存储晶体管244及第二存储电容器246耦合在浮动扩散238与参考电压VM之间。
在图2中描绘的实例中，全局快门读出电路254还包含耦合在像素启用晶体管236的第一端子与地面(例如，AGND)之间的偏置晶体管232。在实例中，共源共栅晶体管234耦合在像素启用晶体管236的第一端子与偏置晶体管232之间。在一个实例中，偏置晶体管232的栅极耦合到第一偏置电压Vb，并且共源共栅晶体管234的栅极耦合到第二偏置电压Vc。
图3说明根据本公开的教示的在实例像素电路及电压域全局快门读出电路中的信号值的实例时序图。应了解，图3中所描绘的信号可为在图2中所示的像素电路204及全局快门读出电路254中描绘的信号的实例，并且下面参考的类似命名及编号的元件在下文类似地耦合及起作用。
现在参考所描绘的实例，图3说明在全局快门读出电路254读出像素电路204期间的行选择信号GS 324、复位信号RST 320、转移信号TX 316、像素启用信号PIXEN 336、复位电压VD 356、复位行控制信号RST_ROW 330、采样及保持复位控制信号SHR 340、采样及保持信号控制信号SHS 344，及行选择行信号RS_ROW 350。如所描绘的实例中所示，全局快门读出电路254对像素电路204的读出包含全局预充电时段358、随后是滚动读出时段360、随后是全局放电时段362、随后是全局转移时段364。
在全局预充电时段358期间，应注意，行选择信号GS 324、像素启用信号PIXEN336、采样及保持复位控制信号SHR 340，及采样及保持信号控制信号SHS 344全部为零或断开，并且复位电压VD 356是恒定电压(例如，AVDD)。在所描绘的实例中，在全局预充电时段358期间，复位信号RST 320最初接通，然后转移信号TX 316是从断开转变到接通，此时光电二极管214及浮动扩散218复位。接下来，复位信号RST 320转变到断开，然后转移信号TX316转变到断开，此后复位信号RST 320转变回接通。
接下来，在滚动读出时段360期间，应注意，行选择信号GS 324及转移信号TX 316都为零或断开，并且复位信号RST 320是一或接通。如在滚动读出时段360期间所示，复位电压VD 356从恒定电压(例如，AVDD)变为接近黑电平的较低电压(例如，Vblk)，并且复位行控制信号RST_ROW 330打开，这又打开全局快门读出电路254中的复位晶体管230。接下来，行选择行信号RS_ROW 350打开，并且像素启用信号PIXEN 336打开，然后关闭。接下来，采样及保持复位控制信号SHR 340打开，然后关闭。接下来，像素启用信号PIXEN 336再次打开，然后关闭，随后采样及保持信号控制信号SHS 344打开，然后关闭。
接下来，在全局放电时段362期间，应注意，行选择信号GS 324、转移信号TX 316、复位行控制信号RST_ROW 330及行选择行信号RS_ROW 350全部为零或断开，复位信号RST320是一或接通，并且复位电压VD 356是恒定电压(例如，AVDD)。如在全局放电时段362期间所展示，像素启用信号PIXEN 336打开，然后采样及保持复位控制信号SHR 340及采样及保持信号控制信号SHS 344都打开，然后关闭。接下来，像素启用信号PIXEN 336然后关闭。
接下来，如在全局转移时段364中所示，行选择信号GS 324转变到一或接通，复位行控制信号RST_ROW 330从先前零或断开值增加。在一个实例中，复位行控制信号RST_ROW330在全局转移时段364开始时变为用于黑电平箝位的值。接下来，行选择行信号RS_ROW350转变到一或接通值。接下来，复位信号RST 320转变到零或断开值。
接下来，像素启用信号PIXEN 336经配置以在全局转移时段364期间在第一时间T1转变到接通电平以打开像素启用晶体管236。如实例中所示，采样及保持复位控制信号SHR340还经配置以转变到接通电平，以在第一时间T1打开第一存储晶体管240。接下来，像素启用信号PIXEN 336经配置以在第二时间T2开始转变到断开电平。如所描绘的实例中所示，像素启用信号PIXEN 336经配置以在第三时间T3完成转变到断开电平，以关闭像素启用晶体管236。应了解，在时间T2之后出现时间T3，并且在时间T1之后出现时间T2。在图3中所描绘的实例中，应了解，像素启用信号PIXEN 336完成从接通电平转变到断开电平的第二时间T2与第三时间T3之间基本上不存在延迟。
接下来，采样及保持复位控制信号SHR 340经配置以在第四时间T4开始转变到断开电平。应了解，在第二时间T2及第三时间T3之后出现第四时间T4。如所描绘的实例中所示，采样及保持复位控制信号SHR 340经配置以在第五时间T5完成转变到断开电平，以关闭第一存储晶体管240。此时，在第一存储晶体管242中对复位电平进行采样及保持。在所描绘的实例中，采样及保持复位控制信号SHR 340通过斜率控制从接通电平转变到断开电平，使得在第四时间T4之后出现第五时间T5，并且第四时间T4与第五时间T5之间的断开转变持续时间大于采样及保持复位控制信号SHR 340在第一时间T1从断开电平转变到接通电平的接通转变持续时间。在一个实例中，采样及保持复位控制信号SHR 340通过斜率控制在第四时间T4与第五时间T5之间从接通电平转变到断开电平可通过斜率控制电路实现，所述斜率控制电路控制采样及保持复位控制信号SHR 340的下降电压的斜率。
接下来，在第五时间T5之后，转移信号TX 316转变到接通值。因此，将光电二极管214中的图像电荷转移到浮动扩散。在一个实例中，复位行控制信号RST_ROW 330此时转变到信号箝位值。接下来，转移信号TX 316转变到断开值。
接下来，在全局转移时段364期间转移信号TX 316转变到断开值之后，像素启用信号PIXEN 336经配置以在第六时间T6转变到接通电平以打开像素启用晶体管236，并且采样及保持信号控制信号SHS 344经配置以在第六时间T6转变到接通电平以打开第二存储晶体管244。应了解，在第五时间T5之后并且在转移信号TX 316转变到断开值之后，出现第六时间T6。
接下来，像素启用信号PIXEN 336经配置以在第七时间开始转变到断开电平，然后像素启用信号PIXEN 336经配置以在第八时间T8完成转变到断开电平，以关闭像素启用晶体管236。应了解，在第六时间之后发生第七时间T7及第八时间T8。在图3中所描绘的实例中，应了解，像素启用信号PIXEN 336完成从接通电平转变到断开电平的第七时间T7与第八时间T8之间基本上不存在延迟。
接下来，采样及保持信号控制信号SHS 344经配置以在第九时间T9开始转变到断开电平。应了解，在第七时间T7及第八时间T8之后出现第九时间T9。在实例中，采样及保持信号控制信号SHS 344经配置以在第十时间T10完成转变到断开电平，以关闭第二存储晶体管244。此时，应了解，在第二存储晶体管244中采样及保持信号值。在所描绘的实例中，采样及保持信号控制信号SHS 344通过斜率控制从接通电平转变到断开电平，使得在第九时间T9之后出现第十时间T10，并且第九时间T9与第十时间T10之间的断开转变持续时间大于采样及保持信号控制信号SHR 344在第六时间T6从断开电平转变为接通电平的接通转变持续时间。在一个实例中，采样及保持信号控制信号SHS 344通过斜率控制在第九时间T9与第十时间T10之间从接通电平转变到断开电平可通过斜率控制电路实现，所述斜率控制电路控制采样及保持信号控制信号SHR 344的下降电压的斜率。
接下来，复位信号RST 320转变到接通值，然后行选择行信号RS_ROW 350转变到断开值，然后行选择信号GS 324转变到断开值。
图4说明根据本公开的教示的在实例像素电路及电压域全局快门读出电路中的信号值的另一实例时序图。应了解，图4中所描绘的信号可为在图2中所示的像素电路204及全局快门读出电路254中描绘的信号的额外实例，并且上文描述的类似命名及编号的元件在下文类似地耦合及起作用。应进一步了解，图4中所描绘的实例时序图与图3中所描绘的实例时序图共享相似性。
举例来说，图4说明在全局快门读出电路254读出像素电路204期间的行选择信号GS 424、复位信号RST 420、转移信号TX 416、像素启用信号PIXEN 436、复位电压VD 456、复位行控制信号RST_ROW 430、采样及保持复位控制信号SHR 440、采样及保持信号控制信号SHS 444，及行选择行信号RS_ROW 450。如所描绘的实例中所示，全局快门读出电路254对像素电路204的读出包含全局预充电时段458、随后是滚动读出时段460、随后是全局放电时段462、随后是全局转移时段464。
在全局预充电时段458期间，应注意，行选择信号GS 424、像素启用信号PIXEN436、采样及保持复位控制信号SHR 440，及采样及保持信号控制信号SHS 444全部为零或断开，并且复位电压VD 456是恒定电压(例如，AVDD)。在所描绘的实例中，在全局预充电时段458期间，复位信号RST 420最初接通，然后转移信号TX 416从断开转变到接通，此时光电二极管214及浮动扩散218复位。接下来，复位信号RST 420转变到断开，然后转移信号TX 416转换到断开，此后复位信号RST 420转变回接通。
接下来，在滚动读出时段460期间，应注意，行选择信号GS 424及转移信号TX 416都为零或断开，并且复位信号RST 420是一或接通。如在滚动读出时段460期间所示，复位电压VD 456从恒定电压(例如，AVDD)变为接近黑电平的较低电压(例如，Vblk)，并且复位行控制信号RST_ROW 430打开，这又打开全局快门读出电路254中的复位晶体管230。接下来，行选择行信号RS_ROW 450打开，并且像素启用信号PIXEN 436打开，然后关闭。接下来，采样及保持复位控制信号SHR 440打开，然后关闭。接下来，像素启用信号PIXEN 436再次打开，然后关闭，随后采样及保持信号控制信号SHS 444打开，然后关闭。
接下来，在全局放电时段462期间，应注意，行选择信号GS 424、转移信号TX 416、复位行控制信号RST_ROW 430及行选择行信号RS_ROW 450全部为零或断开，复位信号RST420是一或接通，并且电压VD 456是恒定电压(例如，AVDD)。如在全局放电时段462期间所展示，像素启用信号PIXEN 436打开，然后采样及保持复位控制信号SHR 440及采样及保持信号控制信号SHS 444都打开，然后关闭。接下来，像素启用信号PIXEN 436然后关闭。
接下来，如在全局转移时段464中所示，行选择信号GS 424转变到一或接通，复位行控制信号RST_ROW 430从先前零或断开值增加。在一个实例中，复位行控制信号RST_ROW430在全局转移时段464开始时增加到黑箝位值。接下来，行选择行信号RS_ROW 450转变成一或接通值。接下来，复位信号RST 420转变到零或断开值。
接下来，像素启用信号PIXEN 436经配置以在全局转移时段464期间在第一时间T1转变成接通电平以打开像素启用晶体管236。如实例中所示，采样及保持复位控制信号SHR440还经配置以转变到接通电平，以在第一时间T1打开第一存储晶体管240。接下来，像素启用信号PIXEN 436经配置以在第二时间T2开始转变到断开电平。如所描绘的实例中所示，像素启用信号PIXEN 436经配置以在第三时间T3完成转变到断开电平，以关闭像素启用晶体管236。
在所描绘的实例中，像素启用信号PIXEN 436通过斜率控制从接通电平转变到断开电平，使得在第二时间T2之后出现第三时间T3，并且在第二时间T2与第三时间T3之间的断开转变持续时间大于像素启用信号PIXEN 436在第一时间T1从断开电平转变到接通电平的接通转变持续时间。在一个实例中，像素启用信号PIXEN 436通过斜率控制在第二时间T2与第三时间T3之间从接通电平转变到断开电平可通过斜率控制电路实现，所述斜率控制电路控制像素启用信号PIXEN 436的下降电压的斜率。
接下来，采样及保持复位控制信号SHR 440经配置以在第四时间T4开始转变到断开电平。应了解，在第二时间T2及第三时间T3之后出现第四时间T4。如所描绘的实例中所示，采样及保持复位控制信号SHR 440经配置以在第五时间T5完成转变到断开电平，以关闭第一存储晶体管240。此时，在第一存储晶体管242中对复位电平进行采样及保持。在所描绘的实例中，采样及保持复位控制信号SHR 440通过斜率控制从接通电平转变到断开电平，使得在第四时间T4之后出现第五时间T5，并且第四时间T4与第五时间T5之间的断开转变持续时间大于采样及保持复位控制信号SHR 440在第一时间T1从断开电平转变到接通电平的接通转变持续时间。在一个实例中，采样及保持复位控制信号SHR 440通过斜率控制在第四时间T4与第五时间T5之间从接通电平转变到断开电平可通过斜率控制电路实现，所述斜率控制电路控制采样及保持复位控制信号SHR 440的下降电压的斜率。
接下来，在第五时间T5之后，转移信号TX 416转变到接通值。因此，将光电二极管214中的图像电荷转移到浮动扩散。在一个实例中，复位行控制信号RST_ROW 430转变到信号箝位值。接下来，转移信号TX 416转变到断开值。
接下来，在全局转移时段464期间转移信号TX 416转变成断开值之后，像素启用信号PIXEN 436经配置以在第六时间T6转变到接通电平以打开像素启用晶体管236，并且采样及保持信号控制信号SHS 444经配置以在第六时间T6转变到接通电平以打开第二存储晶体管244。应了解，在第五时间T5之后并且在转移信号TX 416转变到断开值之后，出现第六时间T6。
接下来，像素启用信号PIXEN 436经配置以在第七时间开始转变到断开电平，然后像素启用信号PIXEN 436经配置以在第八时间T8完成转变到断开电平，以关闭像素启用晶体管236。在所描绘的实例中，像素启用信号PIXEN 436通过斜率控制从接通电平转变到断开电平，使得在第七时间T7之后出现第八时间T8，并且在第七时间T7与第八时间T8之间的断开转变持续时间大于像素启用信号PIXEN 436在第六时间T6从断开电平转变到接通电平的接通转变持续时间。在一个实例中，像素启用信号PIXEN 436通过斜率控制在第七时间T7与第八时间T8之间从接通电平转变到断开电平可通过斜率控制电路实现，所述斜率控制电路控制像素启用信号PIXEN 436的下降电压的斜率。
接下来，采样及保持信号控制信号SHS 444经配置以在第九时间T9开始转变到断开电平。应了解，在第七时间T7及第八时间T8之后出现第九时间T9。在实例中，采样及保持信号控制信号SHS 444经配置以在第十时间T10完成转变到断开电平，以关闭第二存储晶体管244。此时，在第二存储电容器246中对信号电平进行采样及保持。在所描绘的实例中，采样及保持信号控制信号SHS 444通过斜率控制从接通电平转变到断开电平，使得在第九时间T9之后出现第十时间T10，并且第九时间T9与第十时间T10之间的断开转变持续时间大于采样及保持信号控制信号SHR 444在第六时间T6从断开电平转变到接通电平的接通转变持续时间。在一个实例中，采样及保持信号控制信号SHS 444通过斜率控制在第九时间T9与第十时间T10之间从接通电平转变到断开电平可通过斜率控制电路实现，所述斜率控制电路控制采样及保持信号控制信号SHR 444的下降电压的斜率。
接下来，复位信号RST 420转变到接通值，然后行选择行信号RS_ROW 450转变到断开值，然后行选择信号GS 424转变到断开值。
在以上图2到4中描述的在关闭采样及保持复位控制信号SHR 340/440及采样及保持信号控制信号SHS 344/444之前关闭像素启用信号PIXEN 336/436的各种实例中，应了解，与在关闭采样及保持复位控制信号SHR 340/440及采样及保持信号控制信号344/444之前未关闭像素启用信号PIXEN 336/436的传统实例相比，基本上改进遮蔽性能。在各种实例中，对遮蔽性能的改进通过在关闭信号时应用斜率控制来解决偏置电压Vb与采样及保持复位控制信号SHR 340/440及采样及保持信号控制信号SHS 344/444跨越像素阵列(例如，从左到右)的不同位置之间的耦合电容失配。
举例来说，当在关闭采样及保持复位控制信号SHR 340/440及采样及保持信号控制信号SHS 344/444之前关闭像素启用信号PIXEN 336/346时，位线212电压首先在浮动扩散238处采样，而不具有任何耦合失配。随后，当到时间关闭采样及保持复位控制信号SHR340/440或采样及保持信号控制信号SHS 344/444时，浮动扩散238电压最后在第一存储电容器242及第二存储电容器246处采样，而不具有从采样及保持复位控制信号SHR 340/440及采样及保持信号控制信号SHS 344/444到偏置电压Vb等的耦合失配影响。此外，在像素启用信号PIXEN 336/436通过如图4中所描述的斜率控制关闭的实例中，黑电平/复位及信号电压在像素阵列中从左到右及从上到下具有较小的变化。
另外，应注意，固定模式噪声也通过在上文的图2到4中描述的实例进行改进。举例来说，在像素启用信号PIXEN 336/436在全局转移时段364/464期间保持接通的实例中，全局快门读出电路254中的浮动扩散238因此保持通过位线212及行选择晶体管224耦合到像素电路204中的源极跟随器晶体管222的输出。在以斜率控制缓慢地关闭采样及保持复位控制信号SHR 340/440，及/或采样及保持信号控制信号SHS 344/444的实例中，大部分经采样及保持复位(SHR)及经采样及保持信号(SHS)的不匹配电子(例如，来自耦合及电荷注入两者)将由像素电路204中的源极跟随器晶体管222在全局转移期间吸收。然而，在滚动读出时段360/460期间，当采样及保持复位控制信号SHR 340/440，及/或采样及保持信号控制信号SHS 344/444打开(在不同时间)时，浮动扩散238耦合到第一及第二存储电容器242或246中的一个，因此将SHR及SHS不匹配空穴注入到第一及第二存储电容器242或246及浮动扩散238，这无法在全局转移时段364/464期间通过不匹配电子完全抵消。由于这种不一致的条件，在全局快门读出电路254的输出252处存在较大的固定模式噪声。
然而，在上文在图2到4中描述的实例中，在利用采样及保持复位控制信号340/440及/或采样及保持信号控制信号SHS 344/444的任何采样及保持操作之前，关闭像素启用信号PIXEN 336/436。因此，浮动扩散238在关闭像素启用信号PIXEN 336/436时是浮动的，而不是耦合到源极跟随器晶体管222并由所述源极跟随器晶体管吸收。因此，大部分SHR及SHS不匹配电子替代地由第一及第二存储电容器242或246采样。在滚动读出时段360/460期间，SHR及SHS不匹配空穴(由采样及保持复位控制信号SHR 340/440，及/或采样及保持信号控制信号SHS 344/444打开引起)注入到第一及第二存储电容器242或246及浮动扩散238中，并且在全局转移时段364期间将主要通过注入到第一及第二存储电容器242或246的不匹配电子(由采样及保持复位控制信号SHR 340/440，及/或采样及保持信号控制信号SHS 344/444关闭引起)抵消。因此，应了解，根据本发明的教示，当在全局转移期间关闭像素启用信号PIXEN 336/436时，浮动扩散238的相同浮动条件有助于在全局快门读出电路254的输出252处将固定模式噪声减少更大量。
对本发明的所说明实例的以上描述(包含摘要中所描述的内容)并不意图是穷尽性的或将本发明限制于所公开的精确形式。虽然本文中出于说明性目的描述了本发明的具体实例，但是各种修改在本发明的范围内是可能的，如相关领域的技术人员将认识到。
鉴于以上详细说明，可对本发明做出这些修改。所附权利要求书中使用的术语不应解释为将本发明限制于本说明书中所公开的具体实例。相反，本发明的范围应完全由所附权利要求书确定，应根据权利要求解释的已确立的原则来解释所附权利要求书。

Claims (24)

1.一种全局快门读出电路，其包括：
像素启用晶体管，其具有耦合到来自像素电路的位线的第一端子；
源极跟随器晶体管，其具有耦合到所述像素启用晶体管的第二端子的栅极，使得所述像素启用晶体管耦合在所述位线与所述源极跟随器晶体管之间，其中所述像素启用晶体管的所述第一及第二端子响应于耦合到所述像素启用晶体管的第三端子的像素启用信号而耦合在一起；
第一存储晶体管，其耦合到所述像素启用晶体管的所述第二端子及所述源极跟随器晶体管的所述栅极；
第一存储电容器，其耦合到所述第一存储晶体管，其中所述第一存储电容器及所述源极跟随器晶体管的所述栅极经配置以响应于耦合到所述第一存储晶体管的栅极的第一采样及保持SH信号而耦合在一起；
第二存储晶体管，其耦合到所述像素启用晶体管的所述第二端子及所述源极跟随器晶体管的所述栅极；及
第二存储电容器，其耦合到所述第二存储晶体管，其中所述第二存储电容器及所述源极跟随器晶体管的所述栅极经配置以响应于耦合到所述第二存储晶体管的栅极的第二采样及保持SH信号而耦合在一起，
其中所述像素启用信号经配置以在全局转移时段期间在第一时间转变到接通电平以打开所述像素启用晶体管，其中所述第一SH信号经配置以在所述第一时间转变到所述接通电平以打开所述第一存储晶体管，
其中所述像素启用信号经配置以在第二时间开始转变到断开电平，其中所述像素启用信号经配置以在第三时间完成所述转变到所述断开电平以关闭所述像素启用晶体管，其中在所述第一时间之后出现所述第二及第三时间，
其中所述第一SH信号经配置以在第四时间开始转变到所述断开电平，其中在所述第二及第三时间之后出现所述第四时间，其中所述第一SH信号经配置以在第五时间完成所述转变到所述断开电平以关闭所述第一存储晶体管，其中所述第一SH信号经配置以通过斜率控制从所述接通电平转变到所述断开电平，使得在所述第四时间之后出现所述第五时间，并且所述第四及第五时间之间的断开转变持续时间大于所述第一SH信号在所述第一时间从所述断开电平转变到所述接通电平的接通转变持续时间。
2.根据权利要求1所述的全局快门读出电路，
其中所述像素启用信号经配置以在第六时间转变到所述接通电平以打开所述像素启用晶体管，其中所述第二SH信号经配置以在所述第六时间转变到所述接通电平以打开所述第二存储晶体管，其中在所述第五时间之后出现所述第六时间，
其中所述像素启用信号经配置以在第七时间开始转变到所述断开电平，其中所述像素启用信号经配置以在第八时间完成所述转变到所述断开电平以关闭所述像素启用晶体管，其中在所述第六时间之后出现所述第七及第八时间，
其中所述第二SH信号经配置以在第九时间开始转变到所述断开电平，其中在所述第七及第八时间之后出现所述第九时间，其中所述第二SH信号经配置以在第十时间完成所述转变到所述断开电平以关闭所述第二存储晶体管，其中所述第二SH信号经配置以通过斜率控制从所述接通电平转变到所述断开电平，使得在所述第九时间之后出现所述第十时间，并且所述第九及第十时间之间的断开转变持续时间大于所述第二SH信号在所述第六时间从所述断开电平转变到所述接通电平的接通转变持续时间。
3.根据权利要求2所述的全局快门读出电路，
其中所述像素启用信号完成所述从所述接通电平转变到所述断开电平的第二时间与所述第三时间之间基本上不存在延迟，
其中所述像素启用信号完成所述从所述接通电平转变到所述断开电平的第七时间与所述第八时间之间基本上不存在延迟。
4.根据权利要求2所述的全局快门读出电路，
其中所述像素启用信号经配置以通过斜率控制从所述接通电平转变到所述断开电平，使得所述第二及第三时间之间的断开转变持续时间大于所述像素启用信号在所述第一时间从所述断开电平转变到所述接通电平的接通转变持续时间，
其中所述像素启用信号经配置以通过斜率控制从所述接通电平转变到所述断开电平，使得所述第七及第八时间之间的断开转变持续时间大于所述像素启用信号在所述第六时间从所述断开电平转变到所述接通电平的接通转变持续时间。
5.根据权利要求2所述的全局快门读出电路，其进一步包括：
复位晶体管，其耦合在复位电压与所述位线之间；及
行选择晶体管，其耦合到所述源极跟随器晶体管以从所述全局快门读出电路生成输出信号。
6.根据权利要求5所述的全局快门读出电路，其进一步包括浮动扩散，其中所述像素启用晶体管的所述第二端子、所述源极跟随器晶体管的所述栅极、所述第一存储晶体管及所述第二存储晶体管耦合到所述浮动扩散。
7.根据权利要求6所述的全局快门读出电路，其中所述第一存储晶体管及所述第一存储电容器耦合在所述浮动扩散与参考电压之间，其中所述第二存储晶体管及所述第二存储电容器耦合在所述浮动扩散与所述参考电压之间。
8.根据权利要求7所述的全局快门读出电路，其进一步包括耦合在所述像素启用晶体管的所述第一端子与地面之间的偏置晶体管。
9.根据权利要求8所述的全局快门读出电路，其进一步包括耦合在所述像素启用晶体管的所述第一端子与所述偏置晶体管之间的共源共栅晶体管。
10.根据权利要求9所述的全局快门读出电路，其中所述偏置晶体管的栅极耦合到第一偏置电压，其中所述共源共栅晶体管的栅极耦合到第二偏置电压。
11.根据权利要求6所述的全局快门读出电路，其中所述浮动扩散经配置以响应于关闭所述像素启用晶体管而浮动并且与所述位线解耦合。
12.根据权利要求11所述的全局快门读出电路，其中所述浮动扩散经配置以在所述第四及第五时间之间及在所述第九及第十时间之间浮动并且与所述位线解耦合。
13.一种成像系统，其包括：
像素阵列，其包含多个像素电路；
控制电路系统，其耦合到所述像素阵列以控制所述像素阵列的操作；及
读出电路系统，其耦合到所述像素阵列以从所述像素阵列读出图像数据，其中所述读出电路系统包含多个全局快门读出电路，其中每个全局快门读出电路包括：像素启用晶体管，其具有耦合到来自所述像素电路中的一个的位线的第一端子；
源极跟随器晶体管，其具有耦合到所述像素启用晶体管的第二端子的栅极，使得所述像素启用晶体管耦合在所述位线与所述源极跟随器晶体管之间，其中所述像素启用晶体管的所述第一及第二端子响应于耦合到所述像素启用晶体管的第三端子的像素启用信号而耦合在一起；
第一存储晶体管，其耦合到所述像素启用晶体管的所述第二端子及所述源极跟随器晶体管的所述栅极；
第一存储电容器，其耦合到所述第一存储晶体管，其中所述第一存储电容器及所述源极跟随器晶体管的所述栅极经配置以响应于耦合到所述第一存储晶体管的栅极的第一采样及保持SH信号而耦合在一起；
第二存储晶体管，其耦合到所述像素启用晶体管的所述第二端子及所述源极跟随器晶体管的所述栅极；及
第二存储电容器，其耦合到所述第二存储晶体管，其中所述第二存储电容器及所述源极跟随器晶体管的所述栅极经配置以响应于耦合到所述第二存储晶体管的栅极的第二采样及保持SH信号而耦合在一起，
其中所述像素启用信号经配置以在全局转移时段期间在第一时间转变到接通电平以打开所述像素启用晶体管，其中所述第一SH信号经配置以在所述第一时间转变到所述接通电平以打开所述第一存储晶体管，
其中所述像素启用信号经配置以在第二时间开始转变到断开电平，其中所述像素启用信号经配置以在第三时间完成所述转变到所述断开电平以关闭所述像素启用晶体管，其中在所述第一时间之后出现所述第二及第三时间，
其中所述第一SH信号经配置以在第四时间开始转变到所述断开电平，其中在所述第二及第三时间之后出现所述第四时间，其中所述第一SH信号经配置以在第五时间完成所述转变到所述断开电平以关闭所述第一存储晶体管，其中所述第一SH信号经配置以通过斜率控制从所述接通电平转变到所述断开电平，使得在所述第四时间之后出现所述第五时间，并且所述第四及第五时间之间的断开转变持续时间大于所述第一SH信号在所述第一时间从所述断开电平转变到所述接通电平的接通转变持续时间。
14.根据权利要求13所述的成像系统，
其中所述像素启用信号经配置以在第六时间转变到所述接通电平以打开所述像素启用晶体管，其中所述第二SH信号经配置以在所述第六时间转变到所述接通电平以打开所述第二存储晶体管，其中在所述第五时间之后出现所述第六时间，
其中所述像素启用信号经配置以在第七时间开始转变到所述断开电平，其中所述像素启用信号经配置以在第八时间完成所述转变到所述断开电平以关闭所述像素启用晶体管，其中在所述第六时间之后出现所述第七及第八时间，
其中所述第二SH信号经配置以在第九时间开始转变到所述断开电平，其中在所述第七及第八时间之后出现所述第九时间，其中所述第二SH信号经配置以在第十时间完成所述转变到所述断开电平以关闭所述第二存储晶体管，其中所述第二SH信号经配置以通过斜率控制从所述接通电平转变到所述断开电平，使得在所述第九时间之后出现所述第十时间，并且所述第九及第十时间之间的断开转变持续时间大于所述第二SH信号在所述第六时间从所述断开电平转变到所述接通电平的接通转变持续时间。
15.根据权利要求14所述的成像系统，
其中所述像素启用信号完成所述从所述接通电平转变到所述断开电平的第二时间与所述第三时间之间基本上不存在延迟，
其中所述像素启用信号完成所述从所述接通电平转变到所述断开电平的第七时间与所述第八时间之间基本上不存在延迟。
16.根据权利要求14所述的成像系统，
其中所述像素启用信号经配置以通过斜率控制从所述接通电平转变到所述断开电平，使得所述第二及第三时间之间的断开转变持续时间大于所述像素启用信号在所述第一时间从所述断开电平转变到所述接通电平的接通转变持续时间，
其中所述像素启用信号经配置以通过斜率控制从所述接通电平转变到所述断开电平，使得所述第七及第八时间之间的断开转变持续时间大于所述像素启用信号在所述第六时间从所述断开电平转变到所述接通电平的接通转变持续时间。
17.根据权利要求14所述的成像系统，其中每个全局快门读出电路进一步包括：
复位晶体管，其耦合在复位电压与所述位线之间；及
行选择晶体管，其耦合到所述源极跟随器晶体管以从所述全局快门读出电路生成输出信号。
18.根据权利要求17所述的成像系统，其中每个全局快门读出电路进一步包括浮动扩散，其中所述像素启用晶体管的所述第二端子、所述源极跟随器晶体管的所述栅极、所述第一存储晶体管及所述第二存储晶体管耦合到所述浮动扩散。
19.根据权利要求18所述的成像系统，其中所述第一存储晶体管及所述第一存储电容器耦合在所述浮动扩散与参考电压之间，其中所述第二存储晶体管及所述第二存储电容器耦合在所述浮动扩散与所述参考电压之间。
20.根据权利要求19所述的成像系统，其中每个全局快门读出电路进一步包括耦合在所述像素启用晶体管的所述第一端子与地面之间的偏置晶体管。
21.根据权利要求20所述的成像系统，其中每个全局快门读出电路进一步包括耦合在所述像素启用晶体管的所述第一端子与所述偏置晶体管之间的共源共栅晶体管。
22.根据权利要求21所述的成像系统，其中所述偏置晶体管的栅极耦合到第一偏置电压，其中所述共源共栅晶体管的栅极耦合到第二偏置电压。
23.根据权利要求18所述的成像系统，其中所述浮动扩散经配置以响应于关闭所述像素启用晶体管而浮动并且与所述位线解耦合。
24.根据权利要求23所述的成像系统，其中所述浮动扩散经配置以在所述第四及第五时间之间及在所述第九及第十时间之间浮动并且与所述位线解耦合。
CN202310601212.4A 2022-05-26 2023-05-25 电压域全局快门读出电路时序 Pending CN117135487A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/804,238 2022-05-26
US17/804,238 US11750950B1 (en) 2022-05-26 2022-05-26 Voltage domain global shutter readout circuit timing

Publications (1)

Publication Number Publication Date
CN117135487A true CN117135487A (zh) 2023-11-28

Family

ID=87882662

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310601212.4A Pending CN117135487A (zh) 2022-05-26 2023-05-25 电压域全局快门读出电路时序

Country Status (3)

Country Link
US (1) US11750950B1 (zh)
CN (1) CN117135487A (zh)
TW (1) TW202404338A (zh)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2487943A (en) 2011-02-09 2012-08-15 St Microelectronics Res & Dev A CMOS pixel sensor with local analogue storage in each pixel circuit for capturing frames in quick succession
US9865632B2 (en) * 2015-03-23 2018-01-09 Tower Semiconductor Ltd. Image sensor pixel with memory node having buried channel and diode portions formed on N-type substrate
CN114958738A (zh) * 2015-06-09 2022-08-30 淋巴-淋巴细胞活化技术公司 用于生产TCRγδ+T细胞的方法
US10225499B2 (en) * 2016-04-11 2019-03-05 Semiconductor Components Industries, Llc Backside illuminated global shutter pixel with active reset
US10531034B2 (en) * 2016-09-08 2020-01-07 Grass Valley Canada Shared photodiode reset in a 5 transistor-four shared pixel
US10116891B2 (en) 2016-10-07 2018-10-30 Stmicroelectronics (Research & Development) Limited Image sensor having stacked imaging and digital wafers where digital wafer has stacked capacitors and logic circuitry
US10250832B1 (en) * 2018-05-02 2019-04-02 Smartsens Technology (Cayman) Co., Ltd. Stacked rolling shutter and global shutter image sensor with knee self point calibration
US11165983B1 (en) 2020-10-08 2021-11-02 Omnivision Technologies, Inc. Data readout with active reset feedback amplifier for stacked image sensor
KR20230006674A (ko) * 2021-07-01 2023-01-11 삼성전자주식회사 이미지 센서, 그것을 포함하는 이미지 장치 및 그것의 동작 방법
FR3126172B1 (fr) * 2021-08-12 2024-01-19 St Microelectronics Crolles 2 Sas Capteur photosensible et procédé d’acquisition d’un signal optique correspondant

Also Published As

Publication number Publication date
TW202404338A (zh) 2024-01-16
US11750950B1 (en) 2023-09-05

Similar Documents

Publication Publication Date Title
US10615190B2 (en) Dual conversion gain high dynamic range readout for comparator of double ramp analog to digital converter
CN110121037B (zh) 具有双重转换增益读出的图像传感器
TW201921660A (zh) 用於低暗電流浮動擴散之裝置及方法
US20130256510A1 (en) Imaging device with floating diffusion switch
CN115314647B (zh) 用于横向溢出图像传感器的暗电流/白像素装置及方法
TWI669938B (zh) 影像感測器預充電升壓
CN112995548B (zh) 多栅极横向溢出积分电容器传感器
CN110505421B (zh) 具有全局快门的宽动态范围图像传感器和捕获图像的方法
TW201644266A (zh) 用於低雜訊影像感測器之斜波產生器
US9998696B2 (en) Image sensor floating diffusion boosting by transfer gates
CN111225164B (zh) 图像传感器及成像系统
US11716547B2 (en) Sample and hold switch driver circuitry with slope control
CN114025109B (zh) 具有帧级别黑色电平校准的图像传感器
US11750950B1 (en) Voltage domain global shutter readout circuit timing
US11381771B1 (en) Comparator first stage clamp
US11729529B1 (en) Voltage domain global shutter readout circuit
US11206039B1 (en) Comparator stage with DC cut device for single slope analog to digital converter
TW202412506A (zh) 電壓域全域快門讀出電路
US11722801B1 (en) Ramp settling assist circuit in local ramp buffer circuit
US11770634B1 (en) Trimming control circuit for current integration ramp DAC settling assist circuit
US11968468B2 (en) Calibration circuit for ramp settling assist circuit in local ramp buffer circuit
US20220191416A1 (en) Pixel level expandable memory array for voltage domain global shutter
CN109951659B (zh) 一种cmos图像传感器及其读出电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication