CN109951659B

CN109951659B - 一种cmos图像传感器及其读出电路

Info

Publication number: CN109951659B
Application number: CN201711384262.2A
Authority: CN
Inventors: 张旭龙; 王飞; 裴学用
Original assignee: BYD Co Ltd
Current assignee: BYD Semiconductor Co Ltd
Priority date: 2017-12-20
Filing date: 2017-12-20
Publication date: 2020-08-25
Anticipated expiration: 2037-12-20
Also published as: CN109951659A

Abstract

本发明属于图像传感器技术领域，提供了一种CMOS图像传感器及其读出电路。在本发明中，通过采用包括多个由第一采样模块、第二采样模块以及电压转换模块组成的读出子电路的CMOS图像传感器读出电路，使得第一采样模块先对像素单元输出端复位电平进行采样，之后第二采样模块对像素单元输出的信号电平进行采样，同时第二采样模块向浮空节点进行预充电，之后电压转换模块分别将采样的信号电平转换和复位电平转换为信号电压和复位电压，并输出至模拟信号处理电路，以便于模拟信号处理电路将两者做差得到像素电压。该读出电路消除了每列像素单元所接的读出子电路之间引入的FPN，并且电路结构简单化、实用化。

Description

一种CMOS图像传感器及其读出电路

技术领域

本发明属于图像传感器技术领域，尤其涉及一种CMOS图像传感器及其读出电路。

背景技术

图像传感器是用来将光信号转换成电信号的半导体芯片。目前现有的图像传感器主要有两种：CMOS(Complementary Metal-Oxide-Semiconductor)图像传感器和电荷耦合器件(Charge Coupled Device，CCD)图像传感器。由于CMOS图像传感器具有功耗低、体积小、集成度高、动态范围宽等优点，并且可以与当前的制造工艺兼容，而且具有高度系统整合的条件，因此CMOS图像传感器已经得到越来越广泛的应用。

目前，在由一行多列的像素阵列构成的一维CMOS图像传感器中，其每列像素阵列的输出端连接有读出电路(相关双采样电路)，该读出电路在像素阵列的配合下通过存储控制信号对像素阵列中所有列的输出信号进行采样，以将复位信号reset和积分信号signal读出到采样电容上，然后通过读出控制信号将采样电容上signal对应的电荷和reset对应的电荷转化成相应的电压，并依次读出至模拟信号处理(analog signal processing，ASP)电路，ASP将两个电压相减，以得到消除噪声后的电压，进而根据该电压得到扫码数据。

然而，由于每列像素阵列接入的读出电路均包括两个源跟随器，而两个源跟随器的阈值电压容易因CMOS工艺制造过程中的不均匀呈现随机性失配，因此，每列像素阵列所接入的读出电路之间将会出现不同的差异，如此将引入新的固定模式噪声(Fixed PatternNoise，FPN)。

综上所述，现有CMOS图像传感器的读出电路存在容易产生新的FPN的问题。

发明内容

本发明的目的在于提供一种CMOS图像传感器及其读出电路，旨在解决现有CMOS图像传感器的读出电路存在容易产生新的FPN的问题。

本发明是这样实现的，一种CMOS图像传感器的读出电路，连接在像素阵列与模拟信号处理电路之间，所述像素阵列包括多列像素单元，所述读出电路包括多个结构相同的读出子电路，每个所述读出子电路与每列所述像素单元一一对应连接，并且每个所述读出子电路包括：第一采样模块、第二采样模块以及电压转换模块；

所述第一采样模块的输入端与所述第二采样模块的输入端共接于所述像素单元的输出端，所述第一采样模块的控制端接收第一控制信号，所述第二采样模块的控制端接收第二控制信号，所述第一采样模块的输出端与所述第二采样模块的输出端共接形成浮空节点，并且所述浮空节点与所述电压转换模块的输入端连接，所述电压转换模块的输出端与所述模拟信号处理电路的输入端连接，并且所述电压转换模块的控制端接收第三控制信号；

所述第一采样模块在所述第一控制信号的作用下对所述像素单元输出的复位电平进行采样，所述第二采样模块在预设时间后在第二控制信号的作用下对所述像素单元输出的信号电平进行采样，并将所述信号电平输出至所述浮空节点；

在所述第二控制信号有效时，所述电压转换模块在所述第三控制信号的作用下将采样的信号电平转换为信号电压后输出至所述模拟信号处理电路；在所述第一控制信号有效时，所述电压转换模块在所述第三控制信号的作用下将采样的复位电平转换为复位电压后输出至所述模拟信号处理电路，所述模拟信号处理电路将所述复位电压与所述信号电压做差以得到像素电压。

本发明的另一目的在于提供一种CMOS图像传感器，所述CMOS图像传感器包括上述的读出电路。

在本发明中，通过采用包括多个由第一采样模块、第二采样模块以及电压转换模块组成的读出子电路的CMOS图像传感器读出电路，使得第一采样模块先对像素单元输出端复位电平进行采样，之后第二采样模块对像素单元输出的信号电平进行采样，同时第二采样模块向浮空节点进行预充电，之后电压转换模块分别将采样的信号电平转换和复位电平转换为信号电压和复位电压，并输出至模拟信号处理电路，以便于模拟信号处理电路将两者做差得到像素电压。该读出电路通过预先根据信号电平向浮空节点进行预充电，使得每列像素单元所接的读出子电路可共用电压转化模块，避免每列像素单元所接的读出子电路产生随机性失配问题，进而消除了每列像素单元所接的读出子电路之间的差异，从而使得每列像素单元所接的读出子电路之间不会引入新的FPN，并且该电路结构简单，进而解决了现有CMOS图像传感器的读出电路存在容易产生新的FPN的问题。

附图说明

图1是本发明一实施例所提供的CMOS图像传感器的读出电路的模块结构示意图；

图2是本发明一实施例所提供的CMOS图像传感器的读出电路的电路结构示意图；

图3是本发明一实施例所提供的CMOS图像传感器的读出电路的工作时序示意图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

以下结合具体附图对本发明的实现进行详细的描述：

图1示出了本发明一实施例所提供的CMOS图像传感器的读出电路10的模块结构，为了便于说明，仅示出了与本实施例相关的部分，详述如下：

如图1所示，本发明实施例所提供的CMOS图像传感器的读出电路10连接在像素阵列20与模拟信号处理电路30之间，像素阵列20包括多列像素单元(图中未示出)，读出电路10包括多个结构相同的读出子电路100(图中以两个为例)，每个读出子电路100与每列像素单元一一对应连接，并且每个读出子电路100包括：第一采样模块1001、第二采样模块1002以及电压转换模块1003。

其中，第一采样模块1001的输入端与第二采样模块1002的输入端共接于像素单元的输出端，第一采样模块1001的控制端接收第一控制信号，第二采样模块1002的控制端接收第二控制信号，第一采样模块1001的输出端与第二采样模块1002的输出端共接形成浮空节点P，并且浮空节点P与电压转换模块1003的输入端连接，电压转换模块1003的输出端与模拟信号处理电路30的输入端连接，并且电压转换模块1003的控制端接收第三控制信号。

具体的，第一采样模块1001在第一控制信号的作用下对像素单元输出的复位电平进行采样，第二采样模块1002在预设时间后在第二控制信号的作用下对像素单元输出的信号电平进行采样，并将信号电平输出至浮空节点P。

在第二控制信号有效时，电压转换模块1003在第三控制信号的作用下将采样的信号电平转换为信号电压后输出至模拟信号处理电路30；在第一控制信号有效时，电压转换模块1003在第三控制信号的作用下将采样的复位电平转换为复位电压后输出至模拟信号处理电路30，模拟信号处理电路30将复位电压与信号电压做差以得到像素电压。

具体实施时，第一采样模块1001在对像素单元输出的复位电平进行采样指的是读出电路10中子读出电路100对与之对应连接的列像素单元的输出进行的第一次采样，也就是说此时第一采样模块1001采样的是像素单元输出的复位信号，而第二采样模块1002在对像素单元输出的信号电平进行采样则指的是读出电路10中子读出电路100对与之对应连接的列像素单元的输出进行的第二次采样，即此时第二采样模块1002采样的是像素单元输出的像素积分后的图像信号。

当子读出电路100对像素单元完成了两次采样之后，电压转换模块1003将两次采样的电荷转换为电压，并对转换后的电压做差，得到的差值即为最终有用的像素电压，后端电压根据该像素电压得到相应的像素信息。其中，根据像素电压得到相应的像素信息的处理过程与现有技术中的相同，此处不再赘述。

需要说明的是，在本发明实施例中，预设时间是预先设置的，其可以根据电路需要进行设置，此处不做具体限制，另外每个子读出电路100在对与之相连接的列像素单元的输出信号进行采样时的采样时间是相同的，即每个子读出电路100在对像素单元进行采样时是多列同时进行的，而每个子读出电路100在对每列像素单元的采样结果进行读出时则是逐列进行的。

此外，本发明实施例提供的读出电路10中的每个子读出电路100将信号电平输出至浮空节点P的目的是根据信号电平对浮空节点P进行预充电，以使得每个子读出电路100在对两次采样结果进行读出时浮空节点P的电压无较大差异，甚至相同。

在本实施例中，该读出电路10通过根据信号电平向浮空节点P进行预充电，使得电压转换模块1003在对两次采样结果进行读出时浮空节点P的电压无较大差异，甚至相同，以此消除浮空节点P在两次读出时的电压差异所导致的干扰，消除了每列像素单元所接的读出子电路之间的差异，进而使得每列像素单元所接的读出子电路100之间不会引入新的FPN。

进一步的，作为本发明一优选实施方式，在第一采样模块1001对复位电平进行采样的同时，第一采样模块1001将复位电平输出至浮空节点P。

其中，在本发明实施例中，由于第二采样模块1002在对像素单元输出的信号电平进行采样时，同时会将信号电平输出之浮空节点P，以对浮空节点P进行预充电，如此将使得第二采样模块1002的采样电容在第二采样模块1002停止采样时发生电荷注入效应，因此，为了抵消第二采样模块1002的采样电容的电荷注入效应，可在第一采样模块1001对复位电平进行采样时，同时将复位电平输出至浮空节点P。

进一步的，如图1所示，第一控制信号包括第一控制子信号shr与第二控制子信号cenr，第二控制信号包括第三控制子信号shs与第四控制子信号cens。

当第一控制子信号shr与第二控制子信号cenr均有效时，第一采样模块1001对复位电平进行采样，并将复位电平输出至浮空节点P；当第三控制子信号shs与第四控制子信号cens均有效时，第二采样模块1002对信号电平进行采样，并将信号电平输出至浮空节点P；当第四控制子信号cens有效，且第三控制子信号shs无效时，电压转换模块1003在第三控制信号cen的作用下将采样的信号电平转换为信号电压；当第二控制子信号cenr有效，且第一控制子信号shr无效时，电压转换模块1003在第三控制信号的作用下将采样的复位电平转换为复位电压。

具体的，在本发明实施例中，第一控制子信号shr与第二控制子信号cenr均有效指的是第一控制子信号shr与第二控制子信号cenr同为高电平；第三控制子信号shs与第四控制子信号cens均有效指的是第三控制子信号shs与第四控制子信号cens同为高电平；第四控制子信号cens有效，且第三控制子信号shs无效指的是第四控制子信号cens为高电平，且第三控制子信号shs为低电平；第二控制子信号cenr有效，且第一控制子信号shr无效指的是第二控制子信号cenr为高电平，且第一控制子信号shr为低电平。

需要说明的是，在本发明实施例中，信号有效指的是信号处于高电平，而信号无效则指的是信号处于低电平时，当然本领域技术人员应该理解的是，在其他实施例中，信号有效也可以为信号处于低电平，而信号无效则为信号处于高电平，具体可根据采样模块的结构而定。

进一步的，作为本发明一优选实施方式，如图2所示，第一采样模块1001包括：第一开关元件M1、第一采样电容C1以及第二开关元件M2。

其中，第一开关元件M1的输入端为第一采样模块1001的输入端，第一开关元件M1的输出端与第一采样电容C1的第一端以及第二开关元件M2的输入端连接，第一采样电容C1的第二端接地电平VSS，第二开关元件M2的输出端为第一采样模块1001的输出端，第一开关元件M1的控制端与第二开关元件M2的控制端构成了第一采样模块1001的控制端，并且第一开关元件M1的控制端接收第一控制子信号shr，第二开关元件M2的控制端接收第二控制子信号cenr。

具体实施时，第一开关元件M1和第二开关元件M2采用传输门实现，传输门的输入端为第一开关元件M1的输入端和第二开关元件M2的输入端，该传输门的输出端为第一开关元件M1的输出端和第二开关元件M2的输出端，该传输门的控制端为第一开关元件M1和第二开关元件M2的控制端。

需要说明的是，在本发明其他实施例中，第一开关元件M1和第二开关元件M2也可以采用其他具有开关控制作用的器件实现，其包括但不限于三极管、场效应管。

进一步的，作为本发明一优选实施方式，如图2所示，第二采样模块1002包括：第三开关元件M3、第二采样电容C2以及第四开关元件M4。

其中，第三开关元件M3的输入端为第二采样模块1002的输入端，第三开关元件M3的输出端与第二采样电容C2的第一端以及第四开关元件M4的输入端连接，第二采样电容C2的第二端接地电平VSS，第四开关元件M4的输出端为第二采样模块1002的输出端，第三开关元件M3的控制端与第四开关元件M4的控制端构成了第二采样模块1002的控制端，并且第三开关元件M3的控制端接收第三控制子信号shs，第四开关元件M4的控制端接收第四控制子信号cens。

具体实施时，第三开关元件M3和第四开关元件M4采用传输门实现，传输门的输入端为第三开关元件M3的输入端和第四开关元件M4的输入端，该传输门的输出端为第三开关元件M3的输出端和第四开关元件M4的输出端，该传输门的控制端为第三开关元件M3和第四开关元件M4的控制端。

需要说明的是，在本发明其他实施例中，第三开关元件M3和第四开关元件M4也可以采用其他具有开关控制作用的器件实现，其包括但不限于三极管、场效应管。

进一步的，作为本发明一优选实施方式，如图2所示，电压转换模块1003包括：电压跟随器OPA与第五开关元件M5。

其中，电压跟随器OPA的正相输入端为电压转换模块1003的输入端，电压跟随器OPA的负相输入端与电压跟随器OPA的输出端以及第五开关元件M5的输入端连接，第五开关元件M5的输出端为电压转换模块1003的输出端，第五开关元件M5的控制端为电压转换模块1003的控制端。

具体实施时，第五开关元件M5采用传输门实现，传输门的输入端为第五开关元件M5的输入端，该传输门的输出端为第五开关元件M5的输出端，该传输门的控制端为第五开关元件M5的控制端。需要说明的是，在本发明其他实施例中，第五开关元件M5也可以采用其他具有开关控制作用的器件实现，其包括但不限于三极管、场效应管；此外，采用电压跟随器OPA实现电压转换只是本发明一优选实施方式，其可以选用其它与电压跟随器OPA的功能相同的器件进行替代，此处不做具体限制。

下面以图2所示的电路和图3所示的信号时序为例对本发明所提供的CMOS图像传感器的读出电路10的工作原理作具体说明，详述如下：

如图2和图3所示，在t1阶段，第三控制子信号shs、第四控制子信号cens以及第三控制信号cen同为低电平，第一控制子信号shr和第二控制子信号cenr同为高电平，此时第三开关元件M3、第四开关元件M4以及第五开关元件M5关闭，而第一开关元件M1和第二开关元件M2打开。当第一开关元件M1打开时，第一采样电容C1对像素单元输出的复位电平进行采样，以将采样结果存储在第一采样电容C1中；同时第二开关元件M2打开时，像素单元输出的复位电平输出至浮空节点P，以使得第二开关元件M2关闭时对第一采样电容C1进行电荷注入。

在t2阶段，第三控制子信号shs、第四控制子信号cens以及第三控制信号cen持续低电平，而第一控制子信号shr和第二控制子信号cenr均由高电平转换为低电平，此时第一开关元件M1至第五开关元件M5均关闭。

经过t2阶段的预设时间后，当读出子电路100处于t3阶段时，第三控制子信号shs和第四控制子信号cens均由低电平转换为高电平，而第一控制子信号shr、第二控制子信号cenr以及第三控制信号cen持续低电平状态，此时第三开关元件M3和第四开关元件M4打开，第一开关元件M1、第二开关元件M2以及第五开关元件M5持续关闭。当第三开关元件M3打开，第二采样电容C2对像素单元输出的信号电平进行采样，以将采样结果存储在第二采样电容C2中；同时第四开关元件M4打开时，像素单元输出的信号电平输出至浮空节点P，以对浮空节点P进行预充电。

在t4阶段，第三控制子信号shs和第四控制信号cens均由高电平转换为低电平，而第一控制子信号shr、第二控制子信号cenr以及第三控制信号cen持续低电平状态，此时第三开关元件M3和第四开关元件M4由之前的打开状态转换为关闭状态，而第一开关元件M1、第二开关元件M2以及第五开关元件M5持续之前的关闭状态。

需要说明的是，由于第四开关元件M4在由打开状态到关闭状态时，第二采样电容C2将会发生电荷注入，因此，本发明实施例提供的读出电路10在通过信号电平对浮空节点P进行预充电时，提前将复位电平输出至浮空节点P，以在第二开关元件M2关闭对第一采样电容C1进行电荷注入，进而可以通过第二开关元件M2关闭时注入至第一采样电容C1的电荷抵消在第四开关元件M4在由打开状态到关闭状态时对第二采样电容C2的电荷注入效应。

在t5阶段，第四控制子信号cens和第三控制信号cen由低电平转换为高电平，第一控制子信号shr、第二控制子信号cenr以及第三控制子信号shs持续为低电平，此时第一开关元件M1至第三开关元件M3持续关闭状态，而第四开关元件M4和第五开关元件M5打开。当第四开关元件M4打开后，存储在第二采样电容C2的采样结果输出至浮空节点P，即被采样的信号电平输出至浮空节点P，而第五开关元件M5的打开，使得电压跟随器OPA将浮空节点P的被采样的信号电平转换为电压后输出至后端电路，此时子读出电路100的输出为Vsig。

在t6阶段，第四控制子信号cens由高电平转换为低电平，第二控制子信号cenr由低电平转换为高电平，第三控制信号cen持续高电平，第一控制子信号shr和第三控制子信号shs持续为低电平，此时第一开关元件M1和第三开关元件M3持续关闭状态，第四开关元件M4由打开状态转换为关闭状态，第二开关元件M2由关闭状态转换为打开状态，而第五开关元件M5持续打开状态。当第二开关元件M2打开后，存储在第一采样电容C1的采样结果输出至浮空节点P，即被采样的复位电平输出至浮空节点P，而第五开关元件M5的打开，使得电压跟随器OPA将浮空节点P的被采样的复位电平转换为电压后输出至后端电路，此时子读出电路100的输出电压为Vret。

当后端电路即模拟信号处理电路30(请参考图1)接收到输出电压Vsig和输出电压Vret之后，模拟信号处理电路30将输出电压Vret和输出电压Vsig做差，以得到有效的像素电压Vret-Vsig。

请进一步参考图2，假设第一采样电容C1和第二采样电容C2的容值相同，那么根据浮空节点P的电荷守恒可知：

V_sig0×C1+V_p×C2＝V_sig×(C1+C2) (1)；

V_ret0×C1+V_sig×C2＝V_ret×(C1+C2) (2)；

其中，V_sig0是第二采样电容C2对像素单元输出的信号电平进行采样时，存储在第二采样电容C2上的电压，C1是第二采样电容C2的容值，V_p是浮空节点P预充电的电压值，C2是浮空节点P的寄生电容大小，即浮空节点P的对地电容大小，V_sig为输出电压Vsig的电压值；V_ret0是第一采样电容C1对像素单元输出的复位电平进行采样时，存储在第一采样电容C1上的电压，C1是第一采样电容C1的容值，V_ret为输出电压Vsig的电压值。

将上述公式(2)和公式(1)相减，则得到：

(V_ret0-V_sig0)×C1+(V_sig-V_p)×C2＝(V_ret-V_sig)×(C1+C2) (3)；

对公式(3)进行变化处理，可进一步得到：

在该公式(4)中，V_ret-V_sig为像素电压Vret-Vsig的大小，并且由公式(4)可以看出，每列像素单元所接入的读出子电路100在对像素单元的输出进行读出时，均会在浮空节点P产生

部分，而由于每列像素单元输出的信号不同，因此，每列像素单元接入的读出子电路100在浮空节点P产生

部分将会不同，如此将导致每列像素单元接入的读出子电路100之间产生新的FPN。

为了消除上述的每列像素单元接入的读出子电路100之间产生新的FPN，则需要每列像素单元接入的读出子电路100在浮空节点P产生

部分为零，即

因此需要V_p＝V_sig，而本发明提供的读出电路10中与每个列像素单元连接的读出子电路100，在对每列像素单元的信号电平进行采样的时候，同时会对浮空节点P进行预充电，以使浮空节点P的电压V_p等于第二采样电容C2对像素单元输出的信号电平进行采样时，存储在第二采样电容C2上的电压V_sig0，并且在对电压V_sig0进行读出时，由于浮空节点P的电压V_p与该电压V_sig0相等，因此，第二采样电容C2上的电压V_sig0不会向P点进行分配，如此使得电压跟随器OPA在对第二采样电容C2上的电压V_sig0进行读出时，电压跟随器OPA的输出电压V_sig与电压V_sig0相等，而由于浮空节点P的电压V_p与该电压V_sig0，则最终浮空节点P的电压V_p等于输出电压V_sig，进而使得

中的

如此将可有效消除每列像素单元接入的读出子电路100之间产生新的FPN。

需要注意的是，在本发明实施例中，图2所示的电路和图3所示的信号时序只是读出电路10中的一个读出子电路100的电路和其控制信号的工作时序，而对于读出电路10中的多个读出子电路100而言，每个读出子电路100的电路结构与图2所示的相同，并且每个读出子电路100的控制信号的工作时序在采样阶段相同，读出阶段不同，即每个读出子电路100的控制信号的工作时序在t1至t3阶段相同，t4至t6阶段不同，在t4至t6阶段，后一列像素单元所接入的子读出电路100的控制信号的工作时序在前一列像素单元所接入的子读出电路100的控制信号的工作时序上延迟一个时钟周期，此处不做具体描述。

在本实施例中，每列像素单元连接的子读出电路100通过对浮空节点P进行预充电，以使得每列像素单元接入的读出子电路100在浮空节点P产生

部分为零，消除了每列像素单元所接的读出子电路之间100的差异，进而消除了每列像素单元接入的读出子电路100之间产生的新的FPN，并且电路结构简单、成本低。

进一步地，本发明还提供了一种CMOS图像传感器，该CMOS图像传感器包括CMOS图像传感器的读出电路10。需要说明的是，由于本发明实施例所提供的CMOS图像传感器的读出电路10和图1至图3所的读出电路10相同，因此，本发明实施例所提供的CMOS图像传感器的读出电路10的具体工作原理，可参考前述关于图1至图3的详细描述，此处不再赘述。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims

1.一种CMOS图像传感器的读出电路，连接在像素阵列与模拟信号处理电路之间，所述像素阵列包括多列像素单元，其特征在于，所述读出电路包括多个结构相同的读出子电路，每个所述读出子电路与每列所述像素单元一一对应连接，并且每个所述读出子电路包括：第一采样模块、第二采样模块以及电压转换模块；

2.根据权利要求1所述的读出电路，其特征在于，在所述第一采样模块对所述复位电平进行采样的同时，所述第一采样模块将所述复位电平输出至所述浮空节点。

3.根据权利要求2所述的读出电路，其特征在于，所述第一控制信号包括第一控制子信号与第二控制子信号，所述第二控制信号包括第三控制子信号与第四控制子信号；

当所述第一控制子信号与所述第二控制子信号均有效时，所述第一采样模块对所述复位电平进行采样，并将所述复位电平输出至所述浮空节点；

当所述第三控制子信号与所述第四控制子信号均有效时，所述第二采样模块对所述信号电平进行采样，并将所述信号电平输出至所述浮空节点；

当所述第四控制子信号有效，且所述第三控制子信号无效时，所述电压转换模块在所述第三控制信号的作用下将所述采样的信号电平转换为所述信号电压；

当所述第二控制子信号有效，且所述第一控制子信号无效时，所述电压转换模块在所述第三控制信号的作用下将所述采样的复位电平转换为所述复位电压。

4.根据权利要求3所述的读出电路，其特征在于，所述第一采样模块包括：第一开关元件、第一采样电容以及第二开关元件；

所述第一开关元件的输入端为所述第一采样模块的输入端，所述第一开关元件的输出端与所述第一采样电容的第一端以及所述第二开关元件的输入端连接，所述第一采样电容的第二端接低电平，所述第二开关元件的输出端为所述第一采样模块的输出端，所述第一开关元件的控制端与所述第二开关元件的控制端构成了所述第一采样模块的控制端，并且第一开关元件的控制端接收所述第一控制子信号，第二开关元件的控制端接收所述第二控制子信号。

5.根据权利要求4所述的读出电路，其特征在于，所述第二采样模块包括：第三开关元件、第二采样电容以及第四开关元件；

所述第三开关元件的输入端为所述第二采样模块的输入端，所述第三开关元件的输出端与所述第二采样电容的第一端以及所述第四开关元件的输入端连接，所述第二采样电容的第二端接低电平，所述第四开关元件的输出端为所述第二采样模块的输出端，所述第三开关元件的控制端与所述第四开关元件的控制端构成了所述第二采样模块的控制端，并且第三开关元件的控制端接收所述第三控制子信号，第四开关元件的控制端接收所述第四控制子信号。

6.根据权利要求5所述的读出电路，其特征在于，所述第一开关元件、所述第二开关元件、所述第三开关元件以及所述第四开关元件均为传输门。

7.根据权利要求1至6任一项所述的读出电路，其特征在于，所述电压转换模块包括：电压跟随器与第五开关元件；

所述电压跟随器的正相输入端为所述电压转换模块的输入端，所述电压跟随器的负相输入端与所述电压跟随器的输出端以及所述第五开关元件的输入端连接，所述第五开关元件的输出端为所述电压转换模块的输出端，所述第五开关元件的控制端为所述电压转换模块的控制端。

8.根据权利要求7所述的读出电路，其特征在于，所述第五开关元件为传输门。

9.一种CMOS图像传感器，其特征在于，所述CMOS图像传感器包括如权利要求1至8任一项所述的读出电路。