CN107872634A - 用于双重斜波模/数转换器的比较器 - Google Patents

用于双重斜波模/数转换器的比较器 Download PDF

Info

Publication number
CN107872634A
CN107872634A CN201710872237.2A CN201710872237A CN107872634A CN 107872634 A CN107872634 A CN 107872634A CN 201710872237 A CN201710872237 A CN 201710872237A CN 107872634 A CN107872634 A CN 107872634A
Authority
CN
China
Prior art keywords
voltage
comparator
coupled
input
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710872237.2A
Other languages
English (en)
Other versions
CN107872634B (zh
Inventor
海老原弘知
杨征
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omnivision Technologies Inc
Original Assignee
Omnivision Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omnivision Technologies Inc filed Critical Omnivision Technologies Inc
Priority to CN202010127093.XA priority Critical patent/CN111327849B/zh
Publication of CN107872634A publication Critical patent/CN107872634A/zh
Application granted granted Critical
Publication of CN107872634B publication Critical patent/CN107872634B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

本申请案涉及一种用于双重斜波模/数转换器的比较器。本文中描述用于具有经增加模/数转换范围及经减少噪声的图像传感器的设备及方法。实例性方法可包含：停用比较器的第一自动归零开关，所述第一自动归零开关经耦合以将所述比较器的参考电压输入自动归零；调整提供到所述比较器的所述参考电压输入的斜波电压的自动归零偏移电压；及停用所述比较器的第二自动归零开关，所述第二自动归零开关经耦合以将所述比较器的位线输入自动归零。

Description

用于双重斜波模/数转换器的比较器
技术领域
本发明一般来说涉及图像传感器，且特定来说但不排他地涉及图像传感器的经增加模/数转换范围。
背景技术
图像传感器已变得无所不在。其广泛地用于数码静态相机、蜂窝式电话、安全摄像机以及医学、汽车及其它应用中。用于制造图像传感器的技术一直继续快速地进展。举例来说，较高分辨率及较低功率消耗的需求已促进了这些装置的进一步小型化及集成。
图像传感器常规地在像素阵列上接收光，此在像素中产生电荷。所述光的强度可影响在每一像素中产生的电荷量，其中较高强度产生较高电荷量。所述电荷可由所述图像传感器基于与参考电压信号的比较而转换成所述电荷的数字表示。所述比较可常规地由比较器执行，所述比较器提供输出作为所述电荷的所述数字表示。然而，所述比较器可能将噪声注入到所述输出中。另外，所述比较器的输出可影响到输入且导致一些错误。
发明内容
本发明的方面涉及一种方法，所述方法包括：停用比较器的第一自动归零开关，所述第一自动归零开关经耦合以将所述比较器的参考电压输入自动归零；调整提供到所述比较器的所述参考电压输入的斜波电压的自动归零偏移电压；及停用所述比较器的第二自动归零开关，所述第二自动归零开关经耦合以将所述比较器的位线输入自动归零。
在本发明的另一方面中，一种比较器包括第一级，所述第一级经耦合以将参考电压与图像电荷电压信号进行比较且作为响应而提供第一输出，所述第一级包含：第一及第二NMOS输入晶体管，其耦合在启用晶体管与相应第一及第二共源共栅装置之间，其中所述第一及第二NMOS输入晶体管的栅极经耦合以分别接收所述参考电压及所述图像电荷电压信号；第一自动归零开关，其耦合在所述第一NMOS输入晶体管的所述栅极与第一节点之间，所述第一节点形成于所述第一NMOS输入晶体管与所述第一共源共栅装置之间；及第二自动归零开关，其耦合在所述第二NMOS输入晶体管的所述栅极与第二节点之间，所述第二节点形成于第二共源共栅装置与第二PMOS晶体管之间，其中所述第二节点为所述第一级的输出，其中所述第一及第二NMOS输入晶体管在所述比较器的自动归零操作周期期间所耦合的所述第一及第二节点之间的电压差减少在所述比较器的ADC操作周期期间发生的回扫量。
在本发明的又一方面中，一种成像系统包括：像素阵列，其用以接收图像光且作为响应而产生图像电荷电压信号；读出电路，其经耦合以从所述像素阵列接收所述图像电荷电压信号且作为响应而提供所述图像电荷电压信号的数字表示，所述读出电路包含比较器以接收所述图像电荷、将所述图像电荷电压信号与参考电压进行比较且作为响应而提供所述图像电荷电压信号的所述数字表示，其中所述比较器包括：第一级，其经耦合以接收所述图像电荷及所述参考电压且作为响应而提供第一输出；及第二级，其经耦合以接收所述第一输出且作为响应而提供所述图像电荷电压信号的所述数字表示，所述第二级包括：输入，其经耦合以接收所述第一输出；第一电容器，其经耦合以存储第二级参考电压；参考电压输入，其耦合到所述输入，且进一步在栅极处耦合到所述第一电容器；及第一控制开关，其耦合在所述输入与所述第一级的第三节点之间，且其中所述第一电容器响应于所述第一控制开关经启用而被充电到基于所述第一级的所述第三节点上的电压的电压。
附图说明
参考以下各图描述本发明的非限制性及非穷尽性实例，其中除非另有规定，否则在所有各个视图中相似参考编号指代相似部件。
图1图解说明根据本发明的实施例的成像系统的一个实例。
图2A是根据本发明的实施例的比较器。
图2B是根据本发明的实施例的实例性时序图。
图2C是根据本发明的实施例的实例性时序图。
图3A是根据本发明的实施例的比较器的实例性示意图。
图3B是根据本发明的实施例的实例性时序图。
图4A是根据本发明的实施例的比较器的示意图。
图4B是根据本发明的实施例的说明性时序图。
图5是根据本发明的实施例的比较器的实例性示意图。
贯穿图式的数个视图，对应参考编号指示对应组件。技术人员将了解，各图中的元件是为简单及清晰起见而图解说明的，且未必按比例绘制。举例来说，为帮助改进对本发明的各种实施例的理解，各图中的元件中的一些元件的尺寸可能相对于其它元件被放大。而且，通常不描绘商业上可行的实施例中有用或必需的常见而为人熟知的元件以便促进对本发明的这些各种实施例的较不受阻碍的观看。
具体实施方式
本文中描述用于具有经增加模/数转换范围及经减少噪声的图像传感器的设备及方法的实例。在以下描述中，陈述众多特定细节以提供对实例的透彻理解。然而，相关技术领域的技术人员将认识到，本文中所描述的技术可在不具有所述特定细节中的一或多者的情况下实践或者可借助其它方法、组件、材料等来实践。在其它实例中，未详细展示或描述众所周知的结构、材料或操作以避免使一些方面模糊。
在本说明书通篇中对“一个实例”或“一个实施例”的提及意指结合实例所描述的特定特征、结构或特性包含于本发明的至少一个实例中。因此，在本说明书通篇的各个位置中短语“在一个实例中”或“在一个实施例中”的出现未必全部指代同一实例。此外，在一或多个实例中可以任何适合方式组合所述特定特征、结构或特性。
贯穿本说明书，使用数个技术术语。这些术语将呈现其在其所属技术中的普通含义，除非本文中另外具体定义或其使用的上下文将另外清晰地暗示。应注意，在本文件中，元件名称及符号可互换使用(例如，Si与硅)；然而，其两者具有相同含义。
图1图解说明根据本发明的实施例的成像系统100的一个实例。成像系统100包含像素阵列102、控制电路104、读出电路108及功能逻辑106。在一个实例中，像素阵列102为光电二极管或图像传感器像素(例如，像素P1、P2…、Pn)的二维(2D)阵列。如所图解说明，光电二极管被布置成若干行(例如，行R1到Ry)及若干列(例如，列C1到Cx)以获取人、地点、物体等的图像数据，所述图像数据可接着用于再现所述人、地点、物体等的2D图像。然而，光电二极管不必须布置成若干行及若干列且可采取其它配置。
在一个实例中，在像素阵列102中的每一图像传感器光电二极管/像素已获取其图像数据或图像电荷之后，所述图像数据由读出电路108读出并接着传送到功能逻辑106。读出电路108可经耦合以从像素阵列102中的多个光电二极管读出图像数据。在各种实例中，读出电路108可包含放大电路、模/数(ADC)转换电路或其它电路。在一些实施例中，可针对读出列中的每一者包含一或多个比较器112。举例来说，一或多个比较器112可包含于读出电路108中所包含的相应模/数转换器(ADC)中。功能逻辑106可仅仅存储所述图像数据或甚至通过应用后图像效应(例如，裁剪、旋转、移除红眼、调整亮度、调整对比度或其它)来操纵所述图像数据。在一个实施例中，读出电路108可沿着读出列线一次读出一行图像数据(所图解说明)或可使用各种其它技术(未图解说明)读出所述图像数据，例如串行读出或同时全并行读出所有像素。
为执行ADC，举例来说，读出电路108可从斜波发生器电路110接收参考电压VRAMP。VRAMP可由比较器112接收，比较器112也可从像素阵列102的像素接收图像电荷。比较器112可基于VRAMP与图像电荷电压电平的比较而确定图像电荷的数字表示。信号VRAMP可取决于ADC操作的定时而处于各种电压电平，且可用于在图像电荷由读出电路108接收(例如，读取)之前将比较器112的输入自动归零，例如，正规化。在一些实施例中，VRAMP可在将输入自动归零时增加，此可提供在信号比较期间使用的电压范围的增加(举例来说)。在一些实施例中，VRAMP可在将输入归零时减小，此可确保输入装置在饱和区域中操作。举例来说，输入可为NMOS晶体管。尽管斜波发生器110经展示为成像系统100的单独块，但斜波发生器110可包含于其它块(例如列读出电路108或电压发生器块(未展示))中。
在一些实施例中，比较器112可包含第一级中的共源共栅装置，所述共源共栅装置可响应于包含比较器112的ADC的模拟增益而选择性地经启用。举例来说，所述共源共栅装置可在模拟增益为低时经绕过，且在模拟增益为高时经启用。共源共栅装置及如何耦合位线输入的自动归零开关可影响比较器112的偏压。此外，比较器112可为具有经调整偏压方案的双级比较器。所述经调整偏压方案可结果为自动归零电压的调整及对第二级的“翻转点”的改变(举例来说)。自动归零电压的调整或更精确地说如何耦合自动归零开关可保证共源共栅装置及输入装置在“翻转点”处处于饱和区域中，此可减少比较器112所经历的回扫量，且可减少噪声。回扫可产生噪声，所述噪声可传播到比较器的VRAMP及位线输入上。也可称为设定点的“翻转点”可为比较器112的输出从“0”改变到“1”的参考电压电平(举例来说)。
在一个实例中，控制电路104耦合到像素阵列102以控制像素阵列102中的多个光电二极管的操作。举例来说，控制电路104可产生用于控制图像获取的快门信号。在一个实例中，所述快门信号为用于同时启用像素阵列102内的所有像素以在单一获取窗期间同时捕获其相应图像数据的全局快门信号。在另一实例中，快门信号为滚动快门信号使得在连续获取窗期间顺序地启用像素的每一行、列或群组。在另一实例中，图像获取与例如闪光灯等照明效果同步。
在一个实例中，成像系统100可包含于数码相机、移动电话、膝上型计算机或类似物中。另外，成像系统200可耦合到其它硬件，例如处理器(通用或其它)、存储器元件、输出(USB端口、无线发射器、HDMI端口等)、照明/闪光灯、电输入(键盘、触摸显示器、跟踪垫、鼠标、麦克风等)及/或显示器。其它硬件/软件可将指令递送到成像系统200、从成像系统200提取图像数据或操纵由成像系统200供应的图像数据。
图2A是根据本发明的实施例的比较器212。比较器212可为比较器112的实例。比较器212可响应于在位线输入上接收的图像电荷信号与在VRAMP输入上接收的参考电压信号VRAMP的比较而提供输出信号。举例来说，所述输出信号可提供所接收图像电荷信号的数字表示。在一些实施例中，比较器212可包含于模/数转换器(ADC)中。
比较器212的所图解说明实施例包含耦合在参考电压(在一些实例中为接地)与两个NMOS输入晶体管214A及214B之间的NMOS尾晶体管216。两个NMOS输入晶体管214A、214B可并联耦合在NMOS尾晶体管216与两个相应共源共栅装置218之间。共源共栅装置218可耦合在NMOS输入晶体管214A、214B与两个PMOS晶体管220之间。两个PMOS晶体管220可并联耦合在共源共栅装置218与参考电压(举例来说，VDD)之间。两个PMOS晶体管220可通过其栅极进一步耦合在一起以形成电流镜。另外，比较器212可包含耦合在两个NMOS输入晶体管214A、214B的相应者的栅极与位于共源共栅装置218与PMOS晶体管220之间的节点之间的两个自动归零开关，AZQ1及AZQ2。在一些实施例中，两个噪声过滤电容器(CINREF及CINBL)可经包含以将其相应输入以电容方式耦合到两个NMOS输入晶体管214A、214B的栅极。
比较器212可经描述为具有参考电压输入侧及位线(例如，图像数据)输入侧。参考电压输入侧可接收参考电压VRAMP，且位线输入侧可接收图像电荷电压信号。参考电压输入侧可包含NMOS输入晶体管214A、自动归零开关AZQ1、共源共栅装置218中的一者及PMOS晶体管220中的一者。参考电压输入侧的PMOS晶体管的栅极可耦合到同一晶体管的漏极，此可引起两个PMOS晶体管的栅极耦合到漏极。图像电荷输入侧可包含NMOS晶体管214B、自动归零开关AZQ2、共源共栅装置218中的一者及PMOS晶体管220中的一者。
NMOS尾晶体管可经耦合以在栅极处接收TAIL BIAS信号以将恒定电流供应到NMOS输入晶体管214A、214B。
共源共栅装置218可包含两个PMOS及两个NMOS晶体管，其中PMOS及NMOS晶体管像通过栅极一样耦合(举例来说)。NMOS晶体管可在其栅极端子上耦合到偏压电压CASC BIAS。PMOS晶体管可经耦合以在其栅极端子上接收控制信号CASC_EN。通过选择性地启用/停用共源共栅装置218的PMOS晶体管，可调制跨越共源共栅装置218的电压降。举例来说，当启用共源共栅装置218时，PMOS晶体管可处于“关断”状态中，借此驱迫所有电流流动穿过NMOS晶体管且引起跨越共源共栅装置218的较大电压降。由于NMOS晶体管处于饱和区域中，因此共源共栅装置的源极电压为NMOS晶体管的CASC_BIAS–Vgs，且不取决于VOUT电压，例如，比较器212的输出，此允许共源共栅装置218减少从VOUT到“VINBL”及“VINRAMP”的回扫。相反地，当停用(例如，绕过)共源共栅装置218时，PMOS晶体管可处于“接通”状态中，借此为电流流动提供额外路径，此可引起跨越共源共栅装置218存在较低或无电压降，使得共源共栅装置不影响比较器212的操作或对比较器212的操作具有减少的影响。
共源共栅装置218可经耦合以接收控制信号CASC_EN，控制信号CASC_EN可用于启用/停用共源共栅装置218。可响应于ADC的模拟增益或电压范围而执行共源共栅装置218的启用/停用。举例来说，如果ADC的模拟增益为低且需要较大电压范围，那么可绕过(例如，停用)共源共栅装置218。相反地，如果比较器212的模拟增益为高且所需电压范围为小，那么可启用共源共栅装置218。共源共栅装置218的启用/停用可影响NMOS输入晶体管214A、214B的漏极上的电压。影响NMOS输入晶体管214A、214B的漏极上的电压可影响其源极-漏极电压Vds，此可影响其操作区域。进一步地，如果在高增益下不启用共源共栅装置218，那么从VOUT到NMOS输入晶体管214A、214B的栅极的回扫可在比较器212中产生噪声。
在操作中，比较器212可在ADC操作期间将位线输入上的图像电荷信号的电压电平与VRAMP参考信号的电压电平进行比较。举例来说，在ADC期间(例如，在图2B的t5与t6之间)VRAMP信号的电压范围可用于确定图像电荷电平。然而，在ADC之前，到比较器的输入(例如，VRAMP及位线)可经正规化(例如，自动归零)到基本电压电平，所述基本电压电平可在本文中称为自动归零电压电平。分别提供到AZQ1及AZQ2的栅极的控制信号XAZ_1及XAZ_2可在执行ADC操作之前将NMOS输入晶体管214A、214B的栅极与位于其相应共源共栅装置218与PMOS晶体管220之间的节点耦合/解耦。将NMOS输入晶体管214A、214B的栅极上的电压正规化可将输入驱迫到相同电压电平以便从ADC操作移除任何错误或噪声。
在一些实施例中，增加自动归零电压电平可允许比较器212确定较大图像电荷电压信号值，所述较大图像电荷电压信号值可引起ADC的电压范围增加。增加自动归零电压电平的一个技术可为在比较器212的自动归零操作期间增加VRAMP的电压。举例来说，可在正规化比较器212时(例如在停用AZQ1之后但在停用AZQ2之前)增加VRAMP的电压电平。图2B中提供此情况的实例。增加自动归零电压可引起比较器212的电压范围的增加，因为自动归零电压电平与最小输入电压电平之间的电压差可增加，此可引起比较器212的电压范围的增加。自动归零电压可在(举例来说)比较器212的模拟增益为低且停用共源共栅装置218时增加。
在一些实施例中，在正规化期间减小VRAMP可增加NMOS输入晶体管214A、214B的Vds，此可确保其在饱和区域中操作。自动归零电压可在停用AZQ1之后但在停用AZQ2之前减小。自动归零电压可在(举例来说)比较器212的模拟增益为高且启用共源共栅装置时减小。在一些实施例中，VRAMP在自动归零操作期间增加/减小的电压量可与“VDD–CASC BIAS+Vgs_casc–Vgsp–Vthn+Vmargin”成比例，其中CASC BIAS为NMOS共源共栅装置的栅极电压，Vgs_casc为NMOS共源共栅装置的Vgs，Vgsp为PMOS晶体管220的Vgs，Vthn为NMOS输入装置214的阈值电压，且Vmargin为输入装置的某一电压裕度。实例性电压裕度可为大约100mV。
图2B是根据本发明的实施例的实例性时序图200。时序图200将用于图解说明在模拟增益为低时比较器212的实例性操作。时序图200展示三个操作周期，例如自动归零周期、斜波偏移周期及ADC周期。一般来说，斜波发生器(例如斜波发生器110)可在自动归零周期期间增加ADC比较器(例如比较器212)的自动归零电压。
在时间t1之前，控制自动归零开关AZQ1及AZQ2的控制信号XAZ_1及XAZ_2可处于低电平，借此启用AZQ1及AZQ2。因此，NMOS输入晶体管214A、214B的栅极可耦合到自动归零电压(如上文所论述)。在时间t1处，自动归零周期开始，其包含控制信号XAZ_1转变到高逻辑电平。XAZ_1信号的转变到高可停用AZQ1。因此，NMOS输入晶体管214A的栅极可与位于共源共栅装置218中的相应一者与PMOS晶体管220中的相应一者之间的节点解耦。进一步地，NMOS输入晶体管214A的栅极可现在经耦合以接收VRAMP。
在时间t2处，VRAMP的电压电平可增加与NMOS输入晶体管214A、214B的阈值电压Vth成比例的量。VRAMP的增加量可在本文中称为AZ偏移。
在时间t3处，控制信号XAZ_2可转变为高，从而停用AZQ2。因此，比较器212的位线输入可现在准备好接收图像电荷电压信号。在时间t3处，自动归零周期结束，且斜波偏移周期可开始。在时间t4处，斜波偏移电压可添加到VRAMP。举例来说，斜波偏移电压可使VRAMP增加到上部操作电压。
在时间t5(其可结束斜波偏移周期且开始ADC周期)处，VRAMP可开始以负斜波减小，举例来说，直到时间t6为止。在ADC周期期间，比较器212可将位线输入上的图像电荷电压信号与VRAMP参考电压信号进行比较以确定图像电荷信号的数字表示。在一些实施例中，可多次执行ADC周期，使得可从图像电荷信号消除噪声。
举例来说，可在ADC的模拟增益为低时发生AZ偏移添加到VREF。也应注意，CASC_EN信号在时序图200期间保持为低，当比较器的输出电压VOUT为高时此使共源共栅装置的PMOS晶体管保持处于“接通”状态中。当比较器的输出电压VOUT为低时，共源共栅装置218的NMOS晶体管可由于在其栅极端子上接收的CASC BIAS而处于“接通”状态中。因此共源共栅装置218的电阻总是为低且因此共源共栅装置218不会影响到比较器的操作。
图2C是根据本发明的实施例的实例性时序图205。时序图205将用于图解说明在模拟增益为高时比较器212的实例性操作。时序图205类似于时序图200，惟AZ偏移为负而非正且共源共栅装置218经启用除外。
在时间t2处，VRAMP可减小AZ偏移，所述AZ偏移可为与“VDD–CASC BIAS+Vgs_casc–Vgsp–Vthn+Vmargin”成比例的电压，其中CASC BIAS为NMOS共源共栅装置的栅极电压，Vgs_casc为NMOS共源共栅装置的Vgs，Vgsp为PMOS晶体管220的Vgs，Vthn为NMOS输入装置214的阈值电压，且Vmargin为输入装置的某一电压裕度。实例性电压裕度可为大约100mV。VRAMP的减小可增加NMOS输入装置214A、214B的Vds，此可确保NMOS输入晶体管214A、214B在“翻转点”周围在饱和区域中操作。另外，Vds可受共源共栅装置218的启用影响。举例来说，由于启用共源共栅装置218，因此NMOS输入晶体管214A、214B的漏极上的电压可由于跨越共源共栅装置218的电压降而减小。
图3A是根据本发明的实施例的比较器312的实例性示意图。比较器312可为比较器112及/或212的实例。比较器312可接收电压参考信号VRAMP及位线输入上的图像电荷电压信号且在VOUT上提供图像电荷电压信号的数字表示。在一些实施例中，可多次(举例来说两次)将图像电荷电压信号与VRAMP进行比较，以消除图像电荷电压信号中的任何噪声(举例来说)。
比较器312的所图解说明实施例包含第一级332及第二级330。第一级332可经耦合以在位线输入上接收图像电荷电压信号且进一步经耦合以在VRAMP输入(例如，参考电压输入)上接收VRAMP。第一级332可将第一输出VOUT_1提供到第二级330，第二级330作为响应而可将第二输出VOUT_2提供到可选缓冲器。可选缓冲器的输出可提供输出VOUT。第一级332可经偏压以基于VRAMP与位线输入上的图像电荷电压信号之间的比较而翻转，例如，改变VOUT_1的电平。第二级330可具有基于第一级332的电压VON的设定点，例如，翻转点。VON上的电压(其可基于PMOS晶体管320的AVDD及栅极到源极电压)可存储于第二级330的电容器上，此为第二级330设定点提供参考电压。
第一级332的所图解说明实施例包含PMOS晶体管320、共源共栅装置318、NMOS输入晶体管314A及314B、NMOS尾晶体管316以及自动归零开关AZQ1及AZQ2。PMOS晶体管320可包含在其栅极处耦合在一起且并联耦合于参考电压(表示为AVDD的高参考电压)与节点VON及VOP之间的两个PMOS晶体管。进一步地，PMOS晶体管320可在栅极耦合到节点VON的情况下形成电流镜。共源共栅装置318可耦合在节点VON及VOP与节点VON_CASC及VOP_CASC之间。NMOS输入晶体管314A可耦合在节点VON_CASC与NMOS尾晶体管316之间。NMOS输入晶体管314B可耦合在节点VOP_CASC与NMOS尾晶体管316之间。
共源共栅装置318包含两个PMOS及两个NMOS晶体管，其中PMOS及NMOS晶体管像通过栅极一样耦合(举例来说)。NMOS晶体管中的一者及PMOS晶体管中的一者耦合在节点VON与VON_CASC之间且另一PMOS晶体管及NMOS晶体管耦合在VOP与VOP_CASC之间，如图3A中所展示。NMOS晶体管的栅极可耦合到偏压电压CASCBIAS，此可使NMOS晶体管在第二级的翻转点周围在饱和区域中操作。PMOS晶体管的栅极可经耦合以接收控制信号CASC_EN，控制信号CASC_EN可启用/停用共源共栅装置318的PMOS晶体管。启用/停用共源共栅装置318可影响节点VON与VON_CASC之间的电压差及节点VOP与VOP_CASC之间的电压差。另外，共源共栅装置318的启用/停用可基于ADC的模拟增益。举例来说，如果VRAMP信号的斜率为高使得ADC的增益为低，那么可停用共源共栅装置318。相反地，如果VRAMP信号的斜率为低使得ADC的增益为高，那么可启用共源共栅装置318。
自动归零开关AZQ1及AZQ2可耦合在分别NMOS输入晶体管314A及314B的栅极与分别节点VON_CASC及VOP_CASC之间。自动归零开关AZQ1及AZQ2可经启用以将其相应NMOS输入晶体管314A、314B的栅极耦合到相应节点VON_CASC及VOP_CASC。启用开关会将其相应NMOS输入晶体管314A、314B的栅极电压自动归零(例如，正规化)到相应节点上的电压。
NMOS输入晶体管314A、314B可经耦合以分别接收VRAMP及图像电荷电压信号。第一级332可在ADC周期期间基于位线输入上的图像电荷电压信号与VRAMP的比较而改变VOUT_1的值。VOUT_1可提供到第二级330。
第二级330的所图解说明实施例包含输入PMOS晶体管338、参考输入晶体管342、电容器340及三个控制开关334、336及AZQ3。虽然三个控制开关334、336及AZQ3与第二级330相关联，但控制开关也可为第一级332的一部分，或不与分别第一级332或第二级330具体相关联的单独控制电路的一部分。控制开关334可耦合在输入晶体管338的栅极与第一级332的节点VON之间。控制开关336可耦合到输入晶体管338的栅极及节点VOP，节点VOP也提供第一级332的VOUT_1。AZQ3可耦合到参考输入晶体管342的栅极以将所述栅极自动归零。在一些实施例中，控制开关334及336可为使其栅极经耦合以接收控制信号的PMOS晶体管，且控制开关AZQ3可为类似地耦合的NMOS晶体管。
控制开关334可响应于控制信号XBIAS_EN而经启用/停用，且控制开关336可响应于控制信号BIAS_EN而经启用/停用。控制信号XBIAS_EN可在所述控制信号处于低电压(举例来说)时启用开关334，此可将节点VON上的电压耦合到PMOS输入晶体管338的栅极。相反地，控制信号BIAS_EN可在所述控制信号处于低电压(举例来说)时启用开关334，此可将节点VOP上的电压耦合到PMOS输入晶体管338的栅极。一般来说，不可同时启用控制开关334及336以便控制PMOS输入晶体管338的栅极上的电压。
第二级330的翻转点或设定点可基于第一级332的节点VON上的电压。(如本文中所使用，提及节点上的电压可表述为仅仅提及节点自身。)举例来说，控制信号XBIAS_EN可启用控制开关334以将节点VON上的电压提供到PMOS输入晶体管338的栅极，且PMOS输入晶体管338输出对应于其Vgs、VON-VDD的电流。另外，可启用控制开关AZQ3，使得NMOS晶体管342的漏极及栅极经短接且NMOS晶体管342的栅极可经偏压以汲取与PMOS输入晶体管338输出相同的电流。且电容器340可被充电到偏压电压，在VON连接到其栅极时NMOS晶体管342借助所述偏压电压汲取与PMOS输入装置338相同的电流。以此方式，参考输入晶体管342可提供电压VON作为第二级330的复位点。举例来说，第二级330可在输入(例如，VOUT_1)降到VON以下时翻转。如果到第二级的输入电压高于VON，那么PMOS输入晶体管338的输出电流可小于由NMOS晶体管342汲取的电流，因此VOUT_2变低。相反地，如果到第二级的输入电压低于VON，那么VOUT_2变高，因为由NMOS晶体管汲取的电流可小于来自PMOS输入晶体管338的输出电流。
到第二级的输入(例如，VOUT_1)可响应于由控制开关336接收的控制信号BIAS_EN而提供到PMOS输入晶体管338的栅极。控制信号BIAS_EN可在斜波偏移周期期间且在控制信号XAZ_1及XAZ_2两者已停用其相应自动归零开关AZQ1、AZQ2之后启用控制开关336。由比较器312接收的各种控制信号可由成像系统控制电路(例如控制电路104)提供。
在自动归零操作周期期间，例如，当启用AZQ2且停用AZQ1时，VOP_CASC的电压电平可与VINRAMP的电压电平成比例，因为VOP_CASC可经设定以使位线侧上的NMOS输入装置314B及共源共栅装置318上的电流相等。进一步地，可在自动归零周期期间启用开关334及336两者以确保可为电流镜的PMOS装置330从VOP及VON汲取几乎相同电流量。如此，NMOS输入装置314A及314B的Vgs可为基本上相等的。因此，NMOS输入晶体管314B可在自动归零周期期间且也在ADC周期期间(例如，当比较器312翻转时)处于饱和中。进一步地，如果PMOS晶体管320的Vgs小于共源共栅装置318中的NMOS晶体管的Vth，那么共源共栅装置318中的NMOS晶体管可在ADC周期期间处于饱和区域中，且因此VOP_CASC的电压可不取决于VOUT_1而改变。一般来说，如果输入NMOS晶体管314B的漏极电压改变，那么其可通过NMOS晶体管314B的栅极-漏极电容传播到VINBL，这可致使从VOUT_1到VINBL的回扫为大的。在启用共源共栅装置318的情况下，由于连接到NMOS输入晶体管314B的漏极的VOP_CASC稳定在第二级的翻转点周围，因此突跳量可减小。
在此实施例中，在第二级330的自动归零(其可发生在启用控制开关334且停用控制开关336时)期间，第二级330的输入可耦合到VON。或者，可在自动归零期间启用控制开关334及336两者。即使启用控制开关334、336两者，VON电压也可不改变，因为位线侧上的PMOS电流镜320及共源共栅装置318可具有大输出电阻。以此方式，第一级332的参考侧及位线侧上的电流可基本上相等，且因此VINRAMP及VINBL可类似地基本上相等。如所述，此耦合可将第二级330的翻转点设定到VON，例如，节点VON上的电压。当比较器314在将VRAMP与位线上的输入进行比较时做出决定(例如，翻转)时，将翻转点设定到VON可迫使共源共栅装置318处于饱和区域中，或至少接近于饱和区域。因此，从VOP到VINBL的任何回扫在数据转换(例如，翻转)期间可为最小的，因为从VOP到VOP_CASC的电压增益可为最小的。
应注意，第二级330也可包含于比较器212中。举例来说，包含具有比较器212的第二级330可影响比较器212的设定点。
图3B是根据本发明的实施例的说明性时序图300。时序图300将用于图解说明比较器312的实例性操作。另外，时序图300可图解说明在模拟增益为高且VRAMP信号的电压摆动为小(此可引起共源共栅装置318的启用)时的比较器312。因此，节点VON_CASC及VOP_CASC上的电压可为共源共栅装置中的NMOS晶体管的AVDD-Vgs且分别低于VON及VOP上的电压。
在时间t1之前，控制信号XAZ_3可处于高电平，此可启用自动归零开关AZQ3。启用AZQ3可将电容器340耦合在参考电压(举例来说，接地)与NMOS晶体管342的漏极之间。进一步地，控制信号XBIAS_EN可处于低电平，此可启用控制开关334。因此，VON可耦合到第二级330输入，例如，PMOS输入晶体管338的栅极，且PMOS晶体管338取决于VON电压而将电流输出到VOUT_2。另外，NMOS晶体管342可从VOUT_2汲取与338相同的电流，因为栅极及漏极由AZQ3短接。
在时间t1处，控制信号XAZ_3可转变为低，此可停用AZQ3。因此，电容器340可与VOUT_2解耦。如此，到第二级的偏压电压经取样且保持到电容340，且第二级可在到PMOS338的输入电压等于VON时经设定以翻转。
在时间t2之前，控制信号XAZ_1及XAZ_2可两者均处于低电平，此可启用相应自动归零开关AZQ1、AZQ2。如此，可将NMOS输入晶体管314A、314B自动归零。举例来说，NMOS输入晶体管314A可通过耦合到VON_CASC而自动归零，而NMOS输入晶体管314B可通过耦合到VOP_CASC而自动归零。在时间t2处，控制信号XAZ_1可转变为高，此可停用AZQ1。在时间t2之后，NMOS输入晶体管314A可经耦合以接收VRAMP。
在时间t3处，控制信号XAZ_2可转变为高，此可停用AZQ2。在时间t3之后，NMOS输入晶体管314B可经耦合以接收位线上的信号，例如，图像电荷电压信号。
在时间t4处，斜波偏移电压可施加到VRAMP，此可至少出现在VINRAMP上。可执行将斜波偏移电压添加到VRAMP以将VRAMP增加到最大电平。可由斜波发生器110提供的VRAMP(举例来说)可使VRAMP增加斜波偏移电压量。
进一步地，在时间t4处或在时间t4后不一会儿，控制信号XBIAS_EN转变为高以停用控制开关334。因此，PMOS输入晶体管338可与VON解耦。在时间t4之前，BIAS_EN可为高的，如图3B中所展示，但也可为低的，如上文在自动归零期间所论述。进一步地，在时间t4处或在时间t4后不一会儿，控制信号BIAS_EN可转变为低，此可启用控制开关336。如此，到第二级(例如，PMOS输入晶体管338)的输入可经耦合以接收第一级332的输出，例如，VOUT_1。进一步地，由于VINRAMP高于VINBL，因此VOUT可处于高逻辑电平。
在时间t5处，VRAMP可开始负斜波以确定比较器314的输出可在何处从高逻辑电平翻转到低逻辑电平。在时间t6处，VOUT_1可等于VON，第二级340参考电压，此可致使VOUT翻转为低。t5与t6之间的时间可转换成图像电荷信号的数字表示。时间t7可为负斜波的结束。可再次(例如时间t8及t9)对相同图像电荷电压信号执行ADC操作，例如，负斜波周期。举例来说，执行多个ADC操作可允许噪声被消除。或者，ADC操作可在不从像素(例如，光电二极管)读出的情况下针对暗信号且针对图像电荷电压信号单独经执行且减去所述信号以移除ADC或比较器312的偏移。
图4A是根据本发明的实施例的比较器412的示意图。比较器412可为比较器112、212及/或312的实例。比较器412可类似于比较器312，惟如何耦合自动归零开关的差异除外。因此，将为简洁起见而仅论述两个比较器312与412之间的差异。对于比较器412，自动归零开关AZQ2可耦合到节点VOP而非节点VOP_CASC，然而自动归零开关AZQ1可耦合到VON_CASC。举例来说，此改变可增加自动归零的可调整电压范围，且因此可施加AZ OFFSET(举例来说，如同比较器112)以增加电压范围。
共源共栅装置418可响应于ADC的模拟增益而经启用/停用。举例来说，共源共栅装置418可在模拟增益为高时经启用，且在模拟增益为低时经停用。共源共栅装置418的启用/停用可影响节点VON与VON_CASC及节点VOP与VOP_CASC之间的电压差。举例来说，当由于ADC的模拟增益为高且因此所需电压范围为小而启用共源共栅装置418时，那么VON_CASC及VOP_CASC可小于相应节点VON及VOP上的电压。如此，NMOS输入晶体管414A的栅极及漏极两者可耦合到VON_CASC，此可致使NMOS输入晶体管414A在启用自动归零开关AZQ1时处于饱和中。
然而，在低增益下，可停用共源共栅装置418使得VON_CASC等于VON。因此，当启用AZQ1时NMOS输入晶体管414A的栅极及漏极两者可耦合到VON。如此，VIN斜波电压可比在高增益实例中高，此可增加比较器414的电压范围。
自动归零开关AZQ2可耦合到VOP，且因此在启用AZQ2时(例如，在自动归零周期期间)VOP可为与VINBL(其可与VINRAMP几乎相同)几乎相同的电压，此归因于从VOP到VINBL的负反馈。如此，NMOS输入晶体管414B可在自动归零周期期间且也在ADC周期期间(例如，当比较器翻转时)处于饱和中。另外，如果PMOS晶体管420的Vgs小于共源共栅装置418中的NMOS晶体管的Vth，那么共源共栅装置418中的NMOS晶体管可在ADC周期期间处于饱和区域中且因此VOP_CASC的电压不取决于VOUT_1而改变。一般来说，如果输入NMOS 414B的漏极电压改变，那么其可通过NMOS晶体管414B的栅极漏极电容传播到VINBL且因此从VOUT_1到VINBL的回扫可为大的。在启用共源共栅装置418的情况下，由于连接到NMOS输入晶体管414B的漏极的VOP_CASC稳定在第二级的翻转点周围，因此可减小回扫量。
在第二级430的自动归零(其可发生在启用控制开关434且停用控制开关436时)期间，第二级430的输入耦合到VON。如上所述的此耦合将第二级430的翻转点设定到VON，例如，节点VON上的电压。当比较器414在将VRAMP与位线上的输入进行比较时做出决定(例如，翻转)时，将翻转点设定到VON可迫使共源共栅装置418处于饱和区域中，或至少接近于饱和区域。因此，从VOP到VINBL的任何回扫在数据转换(例如，翻转)期间可为最小的，因为从VOP到VOP_CASC的电压增益可为最小的。
图4B是根据本发明的实施例的实例性时序图400。时序图400将用于图解说明比较器412的实例性操作。然而，应注意，比较器412也可根据时序图300操作，且鉴于时序图400的操作为非限制性的。时序图400图解说明由比较器412接收的控制信号的改变，及在比较器412的操作的一部分期间输入及输出上的各种改变。一般来说，时序图400图解说明在第一级432的输入的自动归零操作期间VRAMP的增加，所述增加可导致增加比较器412的操作范围。
由于ADC的模拟增益为高且VRAMP的电压摆动为小，因此可通过使控制信号CASC_EN处于高电平而启用共源共栅装置418。启用共源共栅装置418可提供跨越共源共栅装置418的电压降，此可引起节点VON_CASC及VOP_CASC上的电压低于相应节点VON及VOP。由于共源共栅装置418中的NMOS晶体管在第二级的翻转点周围处于饱和区域中，因此VOP_CASC的电压可不再取决于VOP上的电压，从VOUT_1到VINBL且也到VINRAMP的回扫可减小。
在时间t1之前，控制信号XAZ_3可为高，从而引起自动归零开关AZQ3的启用。另外，控制信号XBIAS_EN可为低，从而引起控制开关434的启用。因此，电压VON可耦合到PMOS输入晶体管438以便将电容器440充电到偏压电压以将第二级翻转电压设定为电压VON。应注意，VON在时间t1之前可为恒定电压电平，所述恒定电压电平可基于PMOS晶体管420中的一者的AVDD减Vgs。此恒定电压可用于产生偏压电压以设定第二级的翻转点且偏压电压可存储于电容器440上以提供第二级430的恒定非时变参考电压。
另外，在时间t1之前，启用自动归零开关AZQ1及AZQ2，因此将输入节点VINRAMP及VINBL正规化(例如，自动归零)到基本电压。举例来说，基本电压可为分别在节点VON_CASC及VOP上的电压。在时间t1处，控制信号XAZ_1转变为高，此停用自动归零开关AZQ1。就在时间t1之后但在时间t2之前，VRAMP增加AZ偏移电压量，此出现在VINRAMP输入上。在一些实施例中，AZ偏移电压可小于NMOS输入晶体管414A、414B的Vth。AZ偏移电压可由斜波发生器(例如斜波发生器110)产生，所述斜波发生器也可提供VRAMP。由于从VOP到VINBL的负反馈，VINBL及VINRAMP的电压可几乎相同，因此AZ偏移电压也可添加到电压VINRAMP及VINBL两者且自动归零电压可增加。举例来说，自动归零电压的增加可增加比较器412的电压范围。
在时间t2处，控制信号XAZ_2可转变为高，此停用自动归零开关AZQ2。因此，举例来说，位线侧输入可处于从位线接收图像电荷电压信号的状态中。另外，在时间t2处，控制信号XBIAS_EN转变为高以停用控制开关434。因此，电压VON可与PMOS输入晶体管438解耦。同时，控制信号BIAS_EN可转变为低以启用控制开关436。因此，第一级432的输出(VOUT_1)可耦合到PMOS输入晶体管438。
进一步在时间t2处，斜波偏移电压可施加到VRAMP，此可将VRAMP增加到最大电压电平。VRAMP可在ADC操作期间从最大电压电平线性下降。可由斜波发生器提供的VRAMP的增加可传播到VINRAMP。在VRAMP的负斜波部分(例如，ADC部分)期间，比较器412确定在位线输入上接收的图像电荷电压信号的数字表示，且作为响应而提供所述数字表示。可对相同图像电荷信号再次执行ADC操作。举例来说，执行多个ADC操作可允许噪声被消除。替代地或另外，ADC操作可在不从像素(例如，光电二极管)读出的情况下针对暗信号且针对图像电荷电压信号单独经执行，且减去两个读数以移除ADC或比较器412的偏移。
图5是根据本发明的实施例的比较器512的实例性示意图。比较器512可为比较器112、212、312及412的实例。比较器512可因包含局部取样电路550而与本文中所论述的其它比较器不同。举例来说，局部取样电路550可减少H条带噪声。进一步地，举例来说，比较器512可根据时序图300及/或400操作以减少图像传感器中的H条带噪声。
局部取样电路550可将CASC BIAS提供到共源共栅装置518而非共源共栅装置518耦合到CASC BIAS。如果共源共栅装置直接耦合到CASC BIAS，那么可出现H条带。H条带可由偏压电压线上的波动(归因于比较器在不同时间处翻转)导致。应注意，读出电路108可包含针对每一读出列(例如，位线)的比较器，所述读出列可全部耦合到偏压电压。举例来说，读取较暗信号的比较器可比读取较亮信号的比较器翻转得快。当比较器翻转时，其偏压电压(例如AVDD)可至少部分地由于将CASC BIAS耦合到VOP及VOP_CASC且进一步由于偏压电压线的有效阻抗而受干扰。如果CASC BIAS可经取样且局部地保持在每一比较器处，那么可在ADC周期期间阻止对CASC BIAS的任何干扰传播于全局偏压线上。因此，局部取样电路550可将局部CASC BIAS提供到共源共栅装置518，共源共栅装置518可与全局偏压线解耦。
局部取样电路550的所图解说明实施例包含控制开关552及电容器554。可为PMOS晶体管的控制开关可经耦合以在栅极处接收控制信号XAZ_1，且进一步在源极处接收偏压电压CASC BIAS。控制开关552的漏极可耦合到共源共栅装置518的NMOS晶体管的栅极。可耦合在共源共栅装置518的NMOS晶体管的栅极与接地之间的电容器554可在启用控制开关552时被充电到CASC BIAS。进一步地，由于响应于XAZ_1而启用/停用局部取样电路550，因此电容器554可在自动归零操作期间经耦合，且可在ADC操作期间与全局偏压线解耦，借此来自CASC BIAS的噪声不传播穿过共源共栅装置且也在比较器512翻转时庇护全局偏压线以免遭由共源共栅装置518导致的干扰。举例来说，任何干扰传播穿过共源共栅装置518可限于电容器554及/或控制开关552。
包含发明摘要中所描述内容的本发明的所图解说明实例的以上描述并非打算为穷尽性的或将本发明限制于所揭示的精确形式。尽管出于说明性目的而在本文中描述了本发明的特定实例，但如所属领域的技术人员将认识到，可在本发明的范围内做出各种修改。
可鉴于以上详细说明对本发明做出这些修改。所附权利要求书中所使用的术语不应理解为将本发明限制于本说明书中所揭示的特定实施例。而是，本发明的范围将完全由所附权利要求书来确定，所述权利要求书将根据所创建的权利要求解释原则来加以理解。

Claims (21)

1.一种方法，其包括：
停用比较器的第一自动归零开关，所述第一自动归零开关经耦合以将所述比较器的参考电压输入自动归零；
调整提供到所述比较器的所述参考电压输入的斜波电压的自动归零偏移电压；及
停用所述比较器的第二自动归零开关，所述第二自动归零开关经耦合以将所述比较器的位线输入自动归零。
2.根据权利要求1所述的方法，其中调整提供到所述比较器的所述参考电压输入的所述斜波电压的所述自动归零偏移电压包括：
响应于所述比较器具有低模拟增益而增加所述斜波电压的所述自动归零偏移电压。
3.根据权利要求2所述的方法，其中响应于所述比较器具有低模拟增益而增加所述斜波电压的所述自动归零偏移电压包括：
使所述斜波电压的所述自动归零偏移电压增加与所述比较器的NMOS输入晶体管的阈值电压成比例的量，其中所述NMOS输入晶体管为所述参考电压及位线输入。
4.根据权利要求1所述的方法，其中调整提供到所述比较器的所述参考电压输入的所述斜波电压的所述自动归零偏移电压包括：
响应于所述比较器具有高模拟增益而减小所述斜波电压的所述自动归零偏移电压。
5.根据权利要求4所述的方法，其进一步包括：
启用所述比较器的共源共栅装置，其中所述共源共栅装置耦合在所述参考电压及位线输入与一对PMOS晶体管之间。
6.根据权利要求4所述的方法，其中响应于所述比较器具有高模拟增益而减小所述斜波电压的所述自动归零偏移电压包括：
减小所述斜波电压的所述自动归零偏移电压以致使所述比较器的NMOS输入晶体管的漏极到源极电压增加，其中所述NMOS输入晶体管为所述参考电压及位线输入。
7.根据权利要求1所述的方法，其中所述第一自动归零开关耦合在所述参考电压输入的栅极与位于PMOS晶体管与共源共栅装置之间的节点之间，其中所述参考电压输入为NMOS晶体管，且其中所述共源共栅装置耦合在所述参考电压输入与所述PMOS晶体管之间，且
其中所述第二自动归零开关耦合在所述位线输入的栅极与位于PMOS晶体管与共源共栅装置之间的节点之间，其中所述位线输入为NMOS晶体管，且其中所述共源共栅装置耦合在所述位线输入与所述PMOS晶体管之间。
8.根据权利要求1所述的方法，其中所述第一自动归零开关耦合在所述参考电压输入的栅极与位于所述参考电压输入与共源共栅装置之间的节点之间，其中所述参考电压输入为NMOS晶体管，且其中所述共源共栅装置耦合在所述参考电压输入与PMOS晶体管之间，
其中所述第二自动归零开关耦合在所述位线输入的栅极与位于位线输入与共源共栅装置之间的节点之间，其中所述位线输入为NMOS晶体管，且其中所述共源共栅装置耦合在所述位线输入与PMOS晶体管之间，且
其中调整提供到所述比较器的所述参考电压输入的所述斜波电压的所述自动归零偏移电压包括：
响应于所述比较器具有低模拟增益而增加所述斜波电压的所述自动归零偏移电压。
9.一种比较器，其包括：
第一级，其经耦合以将参考电压与图像电荷电压信号进行比较且作为响应而提供第一输出，所述第一级包含：
第一及第二NMOS输入晶体管，其耦合在启用晶体管与相应第一及第二共源共栅装置之间，其中所述第一及第二NMOS输入晶体管的栅极经耦合以分别接收所述参考电压及所述图像电荷电压信号；
第一自动归零开关，其耦合在所述第一NMOS输入晶体管的所述栅极与第一节点之间，所述第一节点形成于所述第一NMOS输入晶体管与所述第一共源共栅装置之间；及
第二自动归零开关，其耦合在所述第二NMOS输入晶体管的所述栅极与第二节点之间，所述第二节点形成于第二共源共栅装置与第二PMOS晶体管之间，其中所述第二节点为所述第一级的输出，
其中所述第一及第二NMOS输入晶体管在所述比较器的自动归零操作周期期间所耦合的所述第一及第二节点之间的电压差减少在所述比较器的ADC操作周期期间发生的回扫量。
10.根据权利要求9所述的比较器，其进一步包括经耦合以接收所述第一输出且作为响应而提供第二输出的第二级，所述第二级包含：
PMOS输入晶体管，其经耦合以在栅极处接收所述第一输出；
第一电容器，其经耦合以存储第二级参考电压；
参考电压输入，其在漏极处耦合到所述PMOS输入晶体管，且进一步在栅极处耦合到所述第一电容器；及
第一控制开关，其耦合在所述PMOS输入晶体管的所述栅极与所述第一级的第三节点之间，其中所述第一级的所述第三节点形成于所述第一共源共栅装置与第一PMOS晶体管之间，且
其中所述第一电容器响应于所述第一控制开关经启用而被充电到基于所述第一级的所述第三节点上的电压的电压。
11.根据权利要求9所述的比较器，其中所述第一及第二共源共栅装置包含NMOS晶体管，所述NMOS晶体管通过其源极及漏极耦合到PMOS晶体管，且其中所述NMOS晶体管的栅极耦合在一起，且其中所述PMOS晶体管的栅极经耦合以接收第一控制信号。
12.根据权利要求11所述的比较器，其中所述NMOS晶体管的所述栅极耦合到高参考电压。
13.根据权利要求11所述的比较器，其中所述NMOS晶体管的所述栅极通过局部取样电路耦合到共源共栅偏压电压，所述局部取样电路可控制以在模/数操作期间将所述NMOS晶体管的所述栅极与所述共源共栅偏压电压解耦。
14.根据权利要求9所述的比较器，其中所述第一及第二共源共栅装置经耦合以响应于所述比较器具有低模拟增益而被停用。
15.根据权利要求9所述的比较器，其中所述第一及第二共源共栅装置经耦合以响应于所述比较器具有高模拟增益而被启用。
16.一种成像系统，其包括：
像素阵列，其用以接收图像光且作为响应而产生图像电荷电压信号；
读出电路，其经耦合以从所述像素阵列接收所述图像电荷电压信号且作为响应而提供所述图像电荷电压信号的数字表示，所述读出电路包含比较器以接收所述图像电荷、将所述图像电荷电压信号与参考电压进行比较且作为响应而提供所述图像电荷电压信号的所述数字表示，其中所述比较器包括：
第一级，其经耦合以接收所述图像电荷及所述参考电压且作为响应而提供第一输出；及
第二级，其经耦合以接收所述第一输出且作为响应而提供所述图像电荷电压信号的所述数字表示，所述第二级包括：
输入，其经耦合以接收所述第一输出；
第一电容器，其经耦合以存储第二级参考电压；
参考电压输入，其耦合到所述输入，且进一步在栅极处耦合到所述第一电容器；及
第一控制开关，其耦合在所述输入与所述第一级的第三节点之间，且
其中所述第一电容器响应于所述第一控制开关经启用而被充电到基于所述第一级的所述第三节点上的电压的电压。
17.根据权利要求16所述的成像系统，其中所述第一级包括：
第一及第二NMOS输入晶体管，其耦合在启用晶体管与相应第一及第二共源共栅装置之间，其中所述第一及第二NMOS输入晶体管的栅极经耦合以分别接收所述参考电压及所述图像电荷电压信号；
第一自动归零开关，其耦合在所述第一NMOS输入晶体管的所述栅极与第一节点之间，所述第一节点形成于所述第一NMOS输入晶体管与所述第一共源共栅装置之间；及
第二自动归零开关，其耦合在所述第二NMOS输入晶体管的所述栅极与第二节点之间，所述第二节点形成于第二共源共栅装置与第二PMOS晶体管之间，其中所述第二节点为所述第一级的输出。
18.根据权利要求17所述的成像系统，其中所述第一及第二NMOS输入晶体管在所述比较器的自动归零操作周期期间所耦合的所述第一及第二节点之间的电压差减少在所述比较器的ADC操作周期期间发生的回扫量。
19.根据权利要求16所述的成像系统，其进一步包括经耦合以提供所述参考电压的斜波发生器。
20.根据权利要求16所述的成像系统，其中第二级输入为经耦合以接收所述第一输出且在栅极处耦合到所述第三节点的PMOS晶体管。
21.根据权利要求20所述的成像系统，其中所述第二级进一步包含第一及第二控制开关，所述第一及第二控制开关分别经耦合以控制所述PMOS晶体管的所述栅极的耦合以接收所述第一输出及耦合到所述第三节点。
CN201710872237.2A 2016-09-27 2017-09-25 一种用于操作比较器的方法 Active CN107872634B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010127093.XA CN111327849B (zh) 2016-09-27 2017-09-25 用于双重斜波模/数转换器的比较器

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/277,648 2016-09-27
US15/277,648 US10079990B2 (en) 2016-09-27 2016-09-27 Comparator for double ramp analog to digital converter

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202010127093.XA Division CN111327849B (zh) 2016-09-27 2017-09-25 用于双重斜波模/数转换器的比较器

Publications (2)

Publication Number Publication Date
CN107872634A true CN107872634A (zh) 2018-04-03
CN107872634B CN107872634B (zh) 2021-01-15

Family

ID=61686922

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202010127093.XA Active CN111327849B (zh) 2016-09-27 2017-09-25 用于双重斜波模/数转换器的比较器
CN201710872237.2A Active CN107872634B (zh) 2016-09-27 2017-09-25 一种用于操作比较器的方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202010127093.XA Active CN111327849B (zh) 2016-09-27 2017-09-25 用于双重斜波模/数转换器的比较器

Country Status (3)

Country Link
US (3) US10079990B2 (zh)
CN (2) CN111327849B (zh)
TW (1) TWI648987B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110389328A (zh) * 2018-04-16 2019-10-29 宁波飞芯电子科技有限公司 基于动态门限电压的像素单元与光电调制方法及其应用
CN110957999A (zh) * 2018-09-27 2020-04-03 台湾积体电路制造股份有限公司 用于比较器的电路和用于减少比较器中的反冲噪声方法
CN111384927A (zh) * 2018-12-28 2020-07-07 安华高科技股份有限公司 高速接收器
CN111565047A (zh) * 2019-02-13 2020-08-21 豪威科技股份有限公司 单斜率模数转换器的比较器输出电路
CN111629161A (zh) * 2019-02-28 2020-09-04 爱思开海力士有限公司 比较器及包括该比较器的图像感测装置

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201725900A (zh) * 2016-01-06 2017-07-16 原相科技股份有限公司 影像感測器及使用其的影像擷取裝置
US10079990B2 (en) * 2016-09-27 2018-09-18 Omnivision Technologies, Inc. Comparator for double ramp analog to digital converter
US10181858B1 (en) * 2017-11-30 2019-01-15 National Instruments Corporation Auto-zero algorithm for reducing measurement noise in analog-to-digital systems over a wide range of sampling rates
TWI826459B (zh) * 2018-07-09 2023-12-21 日商索尼半導體解決方案公司 比較器及攝像裝置
JP2021193760A (ja) * 2018-09-26 2021-12-23 ソニーセミコンダクタソリューションズ株式会社 撮像素子及び光検出素子
US10734985B2 (en) 2018-12-17 2020-08-04 Qualcomm Incorporated Comparators for power and high-speed applications
US11025241B2 (en) * 2018-12-20 2021-06-01 Samsung Electronics Co., Ltd. Comparator circuit and mobile device
US10819936B2 (en) * 2019-02-13 2020-10-27 Omnivision Technologies, Inc. Bias circuit for use with divided bit lines
KR20220033550A (ko) * 2020-09-07 2022-03-17 삼성전자주식회사 이미지 센서
US11381771B1 (en) 2020-12-18 2022-07-05 Omnivision Technologies, Inc. Comparator first stage clamp
US11206039B1 (en) 2020-12-18 2021-12-21 Omnivision Technologies, Inc. Comparator stage with DC cut device for single slope analog to digital converter

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050024245A1 (en) * 2003-07-17 2005-02-03 Ji-Jon Sit Micropower logarithmic analog to digital conversion system and method with offset and temperature compensation
CN103986440A (zh) * 2013-02-11 2014-08-13 全视科技有限公司 具有偏移电压移除的带隙参考电路
CN104079841A (zh) * 2013-03-29 2014-10-01 索尼公司 比较器、固态成像器件、电子装置及驱动方法
CN104601908A (zh) * 2013-10-30 2015-05-06 爱思开海力士有限公司 差分放大器和使用差分放大器的双模式比较器
US9055250B2 (en) * 2010-11-29 2015-06-09 Samsung Electronics Co., Ltd. Correlated double sampling circuit, method thereof and devices having the same
US20150237274A1 (en) * 2014-02-17 2015-08-20 Samsung Electronics Co., Ltd. Correlated double sampling circuit and image sensor including the same
CN205510016U (zh) * 2015-12-31 2016-08-24 杭州士兰微电子股份有限公司 逐次逼近模数转换器和传感信号处理装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5886659A (en) * 1996-08-21 1999-03-23 California Institute Of Technology On-focal-plane analog-to-digital conversion for current-mode imaging devices
DE60237966D1 (de) * 2001-02-27 2010-11-25 Broadcom Corp Schnelle komparatoren mit verriegelungsstufe
US6795117B2 (en) * 2001-11-06 2004-09-21 Candela Microsystems, Inc. CMOS image sensor with noise cancellation
JP4725608B2 (ja) * 2008-07-03 2011-07-13 ソニー株式会社 比較器、比較器の校正方法、固体撮像素子、およびカメラシステム
JP2011250554A (ja) * 2010-05-26 2011-12-08 Sony Corp 電源回路、集積回路装置、固体撮像装置および電子機器
US8730364B2 (en) 2010-11-09 2014-05-20 Omnivision Technologies, Inc. Image sensor with pipelined column analog-to-digital converters
JP2012124774A (ja) * 2010-12-09 2012-06-28 Advantest Corp Ａｄ変換装置およびｄａ変換装置
US8933385B2 (en) * 2012-07-06 2015-01-13 Omnivision Technologies, Inc. Hybrid analog-to-digital converter having multiple ADC modes
KR101965632B1 (ko) * 2012-09-07 2019-04-05 삼성전자 주식회사 아날로그-디지털 변환 회로, 이를 포함하는 이미지 센서, 및 그 동작 방법
US8957994B2 (en) 2013-03-15 2015-02-17 Samsung Electronics Co., Ltd. CDS circuit and analog-digital converter using dithering, and image sensor having same
US9906745B2 (en) * 2013-12-12 2018-02-27 Cista System Corp. Column comparator system and method for comparing a ramping signal and an input signal
US9444481B1 (en) * 2015-10-19 2016-09-13 Texas Instruments Incorporated Analog to digital converter
US10079990B2 (en) * 2016-09-27 2018-09-18 Omnivision Technologies, Inc. Comparator for double ramp analog to digital converter
US9774811B1 (en) * 2016-09-27 2017-09-26 Omnivision Technologies, Inc. Ramp signal generator for double ramp analog to digital converter

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050024245A1 (en) * 2003-07-17 2005-02-03 Ji-Jon Sit Micropower logarithmic analog to digital conversion system and method with offset and temperature compensation
US9055250B2 (en) * 2010-11-29 2015-06-09 Samsung Electronics Co., Ltd. Correlated double sampling circuit, method thereof and devices having the same
CN103986440A (zh) * 2013-02-11 2014-08-13 全视科技有限公司 具有偏移电压移除的带隙参考电路
CN104079841A (zh) * 2013-03-29 2014-10-01 索尼公司 比较器、固态成像器件、电子装置及驱动方法
CN104601908A (zh) * 2013-10-30 2015-05-06 爱思开海力士有限公司 差分放大器和使用差分放大器的双模式比较器
US20150237274A1 (en) * 2014-02-17 2015-08-20 Samsung Electronics Co., Ltd. Correlated double sampling circuit and image sensor including the same
CN205510016U (zh) * 2015-12-31 2016-08-24 杭州士兰微电子股份有限公司 逐次逼近模数转换器和传感信号处理装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110389328A (zh) * 2018-04-16 2019-10-29 宁波飞芯电子科技有限公司 基于动态门限电压的像素单元与光电调制方法及其应用
CN110389328B (zh) * 2018-04-16 2021-04-23 宁波飞芯电子科技有限公司 基于动态门限电压的像素单元与光电调制方法及其应用
CN110957999A (zh) * 2018-09-27 2020-04-03 台湾积体电路制造股份有限公司 用于比较器的电路和用于减少比较器中的反冲噪声方法
CN110957999B (zh) * 2018-09-27 2023-10-13 台湾积体电路制造股份有限公司 用于比较器的电路和用于减少比较器中的反冲噪声方法
CN111384927A (zh) * 2018-12-28 2020-07-07 安华高科技股份有限公司 高速接收器
CN111384927B (zh) * 2018-12-28 2021-08-10 安华高科技股份有限公司 高速接收器
CN111565047A (zh) * 2019-02-13 2020-08-21 豪威科技股份有限公司 单斜率模数转换器的比较器输出电路
CN111565047B (zh) * 2019-02-13 2021-08-31 豪威科技股份有限公司 单斜率模数转换器的比较器输出电路
CN111629161A (zh) * 2019-02-28 2020-09-04 爱思开海力士有限公司 比较器及包括该比较器的图像感测装置
US11330214B2 (en) 2019-02-28 2022-05-10 SK Hynix Inc. Comparator and image sensing device including the same

Also Published As

Publication number Publication date
CN111327849A (zh) 2020-06-23
TW201826779A (zh) 2018-07-16
US10079990B2 (en) 2018-09-18
US20180324378A1 (en) 2018-11-08
US20180324379A1 (en) 2018-11-08
CN107872634B (zh) 2021-01-15
CN111327849B (zh) 2022-05-24
US10498999B2 (en) 2019-12-03
US10326958B2 (en) 2019-06-18
TWI648987B (zh) 2019-01-21
US20180091752A1 (en) 2018-03-29

Similar Documents

Publication Publication Date Title
CN107872634A (zh) 用于双重斜波模/数转换器的比较器
CN108737754B (zh) 双斜坡模/数转换器的比较器
US10356351B1 (en) Image sensor with dual conversion gain readout
US10498322B1 (en) Comparator output circuitry for single slope analog to digital converter
US7310252B2 (en) Closed-loop high voltage booster
CN112087586B (zh) 列放大器复位电路
US20120153131A1 (en) Solid-state image pickup device
JP2009290628A (ja) 固体撮像装置
US9967505B1 (en) Comparators for double ramp analog to digital converter
US20100238335A1 (en) Clamp circuit and solid-state image sensing device having the same
KR20060048839A (ko) 반도체 장치 및 카메라
CN110022447B (zh) 成像系统、输出线电路及其快速稳定的方法
US10715758B2 (en) Amplification circuit performing primary and secondary amplifications
JP6733540B2 (ja) 半導体集積回路および撮像装置
CN111757025A (zh) 电子装置
KR20060066612A (ko) 반도체 장치 및 카메라
US11206039B1 (en) Comparator stage with DC cut device for single slope analog to digital converter
US20090225208A1 (en) Solid-State Image Sensing Device, Amplification Method, and Imaging Apparatus

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant