KR20060048839A

KR20060048839A - 반도체 장치 및 카메라

Info

Publication number: KR20060048839A
Application number: KR1020050068740A
Authority: KR
Inventors: 료이치 나가요시; 노부히코 무토
Original assignee: 마쯔시다덴기산교 가부시키가이샤
Priority date: 2004-07-29
Filing date: 2005-07-28
Publication date: 2006-05-18
Also published as: JP2006042140A; EP1622261A2; JP4519558B2; EP1622261A3; US20060038903A1; EP1622261B1

Abstract

본 발명은, 광대역화 시의 소비 전류의 증대 및 게인 저하를 억제할 수 있는 반도체 장치를 제공한다.

소스 폴로워 앰프와 제1 제어 회로를 가지는 반도체 장치(1)로서, 소스 폴로워 앰프는, 소스가 상호 접속된, 소스를 출력으로 하는 복수의 드라이브 트랜지스터(D2a, D2b)와, 상기 복수의 드라이브 트랜지스터(D2a, D2b)에 접속되는 로드 트랜지스터(L2)를 포함하고, 제1 제어 회로(스위칭 트랜지스터(S, T))는, 소스 폴로워 앰프로의 입력 신호의 주파수 대역에 따라서, 상기 복수의 드라이브 트랜지스터를 선택적으로 기능시킨다.

Description

반도체 장치 및 카메라{SEMICONDUCTOR DEVICE AND CAMERA}

도 1은 종래의 반도체 장치를 도시하는 회로도,

도 2는 도 1에 도시되는 반도체 장치(900)의 2단째와 3단째의 로드 트랜지스터의 게이트 바이어스(LG)를 -5∼0V까지 나눈 경우의 출력을 도시하는 도면,

도 3은 도 1에 도시되는 반도체 장치(900)의 2단째 소비 전류를 도시하는 도면,

도 4는 도 1에 도시되는 반도체 장치(900)의 3단째 소비 전류를 도시하는 도면,

도 5는 도 1에 도시되는 반도체 장치(900)의 3㏈ 다운 주파수를 도시하는 도면,

도 6은 본 발명의 실시형태 1에 관한 반도체 장치의 구성을 도시하는 회로도,

도 7은 후단 소스 폴로워 앰프에서의 드라이브 트랜지스터의 개수를 제어하는 회로의 변형예를 도시하는 도면,

도 8은 후단 소스 폴로워 앰프에서의 드라이브 트랜지스터의 개수를 제어하는 회로의 다른 변형예를 도시하는 도면,

도 9는 후단 소스 폴로워 앰프에서의 드라이브 트랜지스터의 개수를 제어하 는 회로의 또 다른 변형예를 도시하는 도면,

도 10은 본 발명의 실시형태 2에 관한 반도체 장치의 구성을 도시하는 회로도,

도 11은 실시형태 1, 2의 반도체 장치를 이용한 카메라의 구성을 도시하는 도면이다.

<도면의 주요부분에 대한 부호의 설명>

1, 2 : 반도체 장치

D1, D2a, D2b : 드라이브 트랜지스터

L1, L2, L2a, L2b : 로드 트랜지스터

S, T, U, V : 스위칭 트랜지스터

본 발명은, 고체 촬상 소자의 앰프 장치 등에 적합한 소스 폴로워 앰프를 가지는 반도체 장치 및 카메라에 관한 것이다.

최근, 휴대전화기 등의 휴대 단말 장치에서는, CCD 이미지 센서나, MOS 이미지 센서 등에 의해 구성되는 디지털 카메라가 탑재되어 있고, 이 디지털 카메라에 의해, 정지화상이나 동화상을 촬영할 수 있도록 되어 있다. 이 경우, 동화상 촬영 시의 화소 신호에 대해서는, 복수의 화상을 연속적으로 촬영하기 위해서 그 화소 신호의 주파수를 높이는 것이 요구되지만, 정지화상 촬영 시에는, 그 화소 신호의 주파수는 낮아도 된다. 이 때문에, 예를 들어, 동일 CCD에서 구동 주파수를 가변으로 하는 경우에, 앰프 노이즈와 소비 전력의 관점에서 소스 폴로워 앰프의 주파수 대역 폭을 필요한 최소한으로 억제하는 것이 바람직하다. 이 때문에, 종단을 포함하는 후단의 로드 트랜지스터의 게이트 전극에 인가하는 바이어스를 가변으로 함으로써 컨덕턴스를 변화시켜, 주파수 대역폭을 조정하는 반도체 장치가 종래부터 생각되고 있다(예컨대, 특허문헌 1 참조).

도 1은, 종래의 반도체 장치를 도시하는 회로도이다.

도 1에 도시되는 바와 같이, 종래의 반도체 장치(900)는, 3단의 소스 폴로워 앰프로 구성된다. 1단째(초단) 소스 폴로워 앰프는, 드라이브 트랜지스터(D1)와, 로드 트랜지스터(L1)로 구성되고, 2단째(종단의 1개 앞의 단) 소스 폴로워 앰프는, 드라이브 트랜지스터(D2)와, 로드 트랜지스터(L2)로 구성되며, 3단째(종단) 소스 폴로워 앰프는, 드라이브 트랜지스터(D3)와, 로드 트랜지스터(L3)로 구성된다. 또한, 이들 드라이브 트랜지스터(D1, D2, D3) 및 로드 트랜지스터(L1, L2, L3)는, MOS 트랜지스터로 구성된다.

각 단 소스 폴로워 앰프에서의 드라이브 트랜지스터(D1, D2, D3)의 드레인은, 전원 공급 단자(VDD)에 각각 접속된다. 또한, 각 단 소스 폴로워 앰프에서의 로드 트랜지스터(L1, L2, L3)의 소스는, 접지 단자(GND)에 각각 접속된다.

1단째 소스 폴로워 앰프에서의 드라이브 트랜지스터(D1)의 소스는, 로드 트랜지스터(L1)의 드레인에 접속되는 동시에, 2단째 소스 폴로워 앰프에서의 드라이브 트랜지스터(D2)의 게이트에 접속된다. 드라이브 트랜지스터(D1)의 게이트는, 동화상 촬영 시 및 정지화상 촬영 시에 있어서의 화소 신호가 입력되는 입력 단자(Vin)에 접속된다.

2단째 소스 폴로워 앰프에서의 드라이브 트랜지스터(D2)의 소스는, 로드 트랜지스터(L2)의 드레인과 접속되는 동시에, 3단째 소스 폴로워 앰프에서의 드라이브 트랜지스터(D3)의 게이트에 접속된다.

3단째 소스 폴로워 앰프에서의 드라이브 트랜지스터(D3)의 소스는, 로드 트랜지스터(L3)의 드레인과 접속되는 동시에, 신호를 외부로 추출하기 위해서 출력 단자(Vout)에 접속된다.

또한, 1단째 소스 폴로워 앰프에서의 로드 트랜지스터(L1)의 게이트는, 접지 단자(GND)에 접속된다. 이에 대하여, 2단째, 3단째 소스 폴로워 앰프에서의 로드 트랜지스터(L2, L3)의 게이트에는, 입력 단자(Vin)에 입력되는 신호의 주파수 대역에 따른 가변의 바이어스 전압(LG)이 공통으로 인가된다.

이와 같이 구성된 반도체 장치(900)에서는, 바이어스 전압(LG)의 오르내림에 의해, 소비 전력과 대역을 연속적으로 변경할 수 있게 되어 있다.

여기서, 1단 소스 폴로워 앰프에서, 드라이브 트랜지스터(D)의 이동도를 μD, 게이트 폭을 WD, 게이트 길이를 LD, 게이트 용량을 CoxD, 임계값 전압을 VtD, 입력 전압을 Vi, 출력 전압을 Vo라고 하면, 드라이브 트랜지스터(D)의 상호 컨덕턴스(gmD)는, (1)식으로 표현된다.

gmD=μD·CoxD·(WD/LD)·(Vi-Vo-VtD) …(1)

또한, 소스 폴로워 앰프의 출력의 부하 용량을 C라고 하면, 증폭율이 직류 성분의 증폭율과 비교하여 3㏈ 저하하는 주파수로서 정의되는 대역(ft)은, (2)식으로 표현된다.

ft=2·π·gmD/C …(2)

또, 부하 용량(C)은, 다음 단 드라이브 트랜지스터 입력 용량이나, 배선 용량 등으로 이루어져 있다. 또한, 종단은 외부 회로와 접속되기 때문에, 타단보다 부하 용량이 커진다.

또한, 로드 트랜지스터(L)의 이동도를 μL, 게이트 폭을 WL, 게이트 길이를 LL, 게이트 용량을 CoxL, 임계값 전압을 VtL, 게이트 소스간의 전압을 VgsL이라고 하면, 소비 전류(I)는, 정류 전압으로서 기능하고 있는 로드 트랜지스터(L)에 의해 결정되고, (3)식으로 표현된다.

I=(1/2)·μL·CoxL·(WL/LL)·(VgsL-VtL)² …(3)

또한, 드라이브 트랜지스터(D)의 백 게이트의 상호 컨덕턴스를 gmb, 드라이브 트랜지스터(D)의 컨덕턴스를 gdsD, 로드 트랜지스터(L)의 컨덕턴스를 gdsL이라고 하면, 게인(G)은, (4)식으로 표현된다.

G=gmD/(gmD+gmb+gdsD+gdsL) …(4)

또한, (4)식에 (1)식, (3)식을 대입할 때, 분모의 WD의 계수를 a, WL의 계수를 b, 분자의 WD의 계수를 c라고 하면, 게인(G)은, (5)식으로 표현될 수 있다.

G=(c·WD)/(a·WD+b·WL) …(5)

또한, 소스 폴로워 앰프의 출력 전압(Vo)의 동작점은, 드라이브 트랜지스터 (D)와 로드 트랜지스터(L)의 저항비로 결정된다.

일반적으로, 소스 폴로워 앰프는, 출력 임피던스 저감을 위해, 출력 신호의 외부 추출부에 몇 단인가 겹쳐서 이용된다.

이러한 다단 소스 폴로워 앰프에서는, 가장 앞 단으로부터 순차적으로 드라이브 트랜지스터(D)의 WD/LD를 크게 하는 것에 의해 (1)식에 나타내는 gmD를 크게 함으로써, 후단으로 갈수록 부하 용량이 커진다는 사실에 대하여, (2)식에 나타내는 대역이 거의 일정해지도록 한다(대역 일정화 기술).

단, 그 경우에는, 드라이브 트랜지스터(D)의 WD/LD만 커지면, 동작점이 어긋나기 때문에, 로드 트랜지스터(L)의 WL/LL도 증가시키므로, (3)식보다도 소비 전류가 증가한다. 또한, 소비 전류는 후단으로 갈수록 커져 간다.

따라서, 정지화상을 촬상하는 경우에는, 여분의 전류는 후단 부근에서 절약하는 것이 효율적이다.

그런데, 소비 전류를 저감하는 방법 중 하나로서, 후단의 로드 트랜지스터의 게이트 바이어스를 가변으로 함으로써, 소비 전류와 대역을 조절하는 방법이 있다.

소비 전류는, (3)식에 따라서 게이트 바이어스에 의해 변경할 수 있음을 알 수 있다. 대역은, 전류가 변화하면 소스 폴로워 앰프의 출력의 동작점(Vo)이 변화하여, 상호 컨덕턴스가 변화하기 때문에, (2)식으로부터 변경할 수 있음을 알 수 있다. 이 경우에는, 게인과 동작점도 변화하기 때문에, 양자의 변화가 허용 범위 내에서 가변이 되지만, 이후에 도 2~도 5에서 도시하는 바와 같이 이 변화는 작기 때문에, 상당히 넓은 범위에 걸쳐 가변이 된다. 또한, 선형성에 관해서는, 동작점 이 지나치게 낮거나 지나치게 높으면, 입출력 특성의 선형 영역이 감소하지만, 다단 앰프의 동작점은 일반적으로 후단으로 갈수록 낮아지기 때문에, 후단 근처의 로드 트랜지스터 게이트를 가변으로 한 경우에, 동작점이 높은 쪽의 선형성의 리미트를 고려할 필요는 없다. 낮은 쪽의 리미트는, 전술한 바와 같이 동작점의 변화가 작기 때문에, 상당히 넓은 범위에서 가변할 수 있다. 이 때문에, 3단 소스 폴로워 앰프로 대역을 저하시킨 경우에는, 같은 대역의 앰프를 2단으로 구성하는 것보다도 소비 전류를 작게 할 수 있다.

이는, 3단으로 하면, 종단이 아닌 2단째의 부하 용량이 작아지기(종단의 부하 용량은 외부 용량이 되므로 크다) 때문에, 2단째를 종단으로 하는 경우보다도 소비 전류를 작게 할 수 있기 때문이다. 더욱이, 3단째의 드라이브 트랜지스터의 상호 컨덕턴스가, 대역 일정화 기술의 기재 내용으로부터 명확하게 알 수 있는 바와 같이, 2단째의 드라이브 트랜지스터보다도 큰 것, 즉, 전술의 (2)식에서 정해지는 대역이 2단으로 구성된 경우보다도 커지는 것에 의해, 그 여유만큼 소비 전류를 작게 할 수 있기 때문이다.

여기서, 종래의 반도체 장치(900)의 특성을 검증한다. 각 트랜지스터의 게이트 폭(㎛)/게이트 길이(㎛)는, 드라이브 트랜지스터에 대해서는 1단째부터 8/4, 80/4 및 800/4.5, 로드 트랜지스터에 대해서는 1단째부터 10/26, 110/10, 및 150/10이다.

2단째와 3단째의 로드 트랜지스터의 게이트 바이어스(LG)를 -5∼0V까지 변화시킨 경우의 출력을 도 2에, 2단째 소비 전류를 도 3에, 3단째 소비 전류를 도 4 에, 3㏈ 다운 주파수를 도 5에 도시한다.

3㏈ 다운 주파수는, 도 5를 참조하면, -5V일 때에 43㎒이고, 0V일 때에 145㎒이다. 그 때 소비 전류는 각각, 1㎃, 10㎃로 되어 있다. 게인이나 동작점의 변동은, 허용 범위이다. 또한, 2단의 소스 폴로워 앰프의 특성과 비교하면, 동 대역에서 소비 전류가 5㎃에서 1㎃로 저감하고 있음을 알 수 있다.

〈특허문헌 1〉 일본 특허 제2795314호 공보(제1-10페이지, 도 5)

그러나, 종래의 반도체 장치에서는, 후단 소스 폴로워 앰프에서의 로드 트랜지스터의 게이트에 인가하는 바이어스 전압을 높여 광대역화하면, 로드 트랜지스터의 드레인 컨덕턴스가 커져, 소비 전류가 증대하는 동시에, 후단 소스 폴로워 앰프의 동작점이 저하하여 게인이 내려간다는 첫 번째 문제점이 있다.

또한, 후단 소스 폴로워 앰프에서의 로드 트랜지스터의 전류 저감만으로 상호 컨덕턴스를 저하시켜 협대역화하면, 동작점이 변동하는 동시에, 오로지 신호의 하강 시간에 그 효과가 한정되기 때문에, 신호의 상승 시간과의 언밸런스가 발생하여, 고주파 성분을 완전히 제거할 수 없다는 두 번째 문제점이 있다.

그래서, 본 발명은 상술한 기술적 과제를 해결하여, 광대역화 시의 소비 전류의 증대 및 게인 저하를 억제할 수 있는 반도체 장치를 제공하는 것을 제1 목적으로 한다.

또한, 동작점의 변동을 억제하는 동시에, 신호의 상승 시간과 하강 시간의 언밸런스를 억제할 수 있는 반도체 장치를 제공하는 것을 제2 목적으로 한다.

상기 제1 목적을 달성하기 위해서, 본 발명에 관한 반도체 장치에서는, 소스 폴로워 앰프와 제1 제어 회로를 갖는 반도체 장치로서, 상기 소스 폴로워 앰프는, 소스가 상호 접속된, 소스를 출력으로 하는 복수의 드라이브 트랜지스터와, 상기 복수의 드라이브 트랜지스터에 접속되는 로드 트랜지스터를 포함하고, 상기 제1 제어 회로는, 상기 소스 폴로워 앰프로의 입력 신호의 주파수 대역에 따라서, 상기 복수의 드라이브 트랜지스터를 선택적으로 기능시키는 것을 특징으로 한다.

이에 의해, 입력 신호를 구동하는 드라이브 트랜지스터의 개수를 늘림으로써, 드라이브 트랜지스터의 실효 게이트 폭(WD)이 증가하고, (1)식에 의해, 드라이브 트랜지스터의 상호 컨덕턴스(gmD)가 증가한다. 여기서 상호 컨덕턴스가 증가하면, (2)식에 의해, 대역 주파수(ft)가 증가한다. 이 때문에, 전류를 증가시키지 않고, 대역을 넓힐 수 있다. 또한, 드라이브 트랜지스터의 상호 컨덕턴스(gmD)가 증가하여, 드라이브 트랜지스터(D)의 백 게이트의 상호 컨덕턴스(gmb), 드라이브 트랜지스터(D)의 컨덕턴스(gdsD), 로드 트랜지스터(L)의 컨덕턴스(gdsL)가 상대적으로 작아져, (4)식으로부터 게인(G)이 커져, 향상할 수 있다.

또한, 본 발명에 관한 반도체 장치에서는, 상기 제1 제어 회로는, 상기 복수의 드라이브 트랜지스터의 각각의 게이트에 상기 입력 신호를 입력하는지의 여부에 따라서, 상기 복수의 드라이브 트랜지스터를 선택적으로 기능시키는 것을 특징으로 할 수 있다.

이에 의해, 간단한 구성으로 대역을 넓히거나 좁히고, 게인을 올리거나 내릴 수 있다.

또한, 본 발명에 관한 반도체 장치에서는, 상기 각 드라이브 트랜지스터는, 또한 게이트끼리 각각 접속되고, 상기 제1 제어 회로는, 상기 각 드라이브 트랜지스터의 드레인-소스간 전류의 차단 여부에 따라서, 상기 복수의 드라이브 트랜지스터를 선택적으로 기능시키는 것을 특징으로 할 수 있다.

이에 의해서도, 간단한 구성으로 대역을 넓히거나 좁히고, 게인을 올리거나 내릴 수 있다.

또한, 본 발명에 관한 반도체 장치에서는, 상기 제1 제어 회로는, 상기 각 드라이브 트랜지스터의 드레인에 전원 전압을 공급할 것인지, 상기 소스의 출력 전압을 공급할 것인지에 따라서, 상기 복수의 드라이브 트랜지스터를 선택적으로 기능시키는 것을 특징으로 하여도 된다.

또한, 본 발명에 관한 반도체 장치에서는, 상기 제1 제어 회로는, 상기 각 드라이브 트랜지스터의 드레인-소스간에 접속되는 스위칭 트랜지스터를 가지고, 상기 스위칭 트랜지스터를 도통시킬 것인지 차단시킬 것인지에 따라서, 상기 복수의 드라이브 트랜지스터를 선택적으로 기능시키는 것을 특징으로 할 수도 있다.

또한, 본 발명에 관한 반도체 장치에서는, 상기 제1 제어 회로는, 상기 각 드라이브 트랜지스터의 드레인과 전원 공급 단자의 사이에 접속되는 스위칭 트랜지스터를 가지고, 상기 스위칭 트랜지스터를 도통시킬 것인지 차단시킬 것인지에 따라서, 상기 복수의 드라이브 트랜지스터를 선택적으로 기능시키는 것을 특징으로 할 수도 있다.

또한, 상기 제2 목적을 달성하기 위해서, 본 발명에 관한 반도체 장치에서는, 상기 로드 트랜지스터는, 병렬로 접속되는 복수의 로드 트랜지스터를 포함하는 것을 특징으로 한다.

이에 의해, 소스 폴로워 앰프의 동작점의 변동을 줄일 수 있다. 또한, 각 드라이브 트랜지스터의 상호 컨덕턴스 및 각 드라이브 트랜지스터에 대한 각 로드 트랜지스터의 합성 상호 컨덕턴스를 큰 값으로 유지할 수 있어, 신호의 상승 시간 및 하강 시간을 빠르게 할 수 있다. 따라서, 신호의 상승 시간과 하강 시간의 언밸런스를 제어할 수도 있다.

또, 본 발명에 관한 반도체 장치에서는, 상기 반도체 장치는, 상기 소스 폴로워 앰프로의 입력 신호의 주파수 대역에 따라서, 상기 복수의 로드 트랜지스터를 선택적으로 기능시키는 제2 제어 회로를 더 구비하는 것을 특징으로 할 수 있다.

이에 의해, 간단한 구성으로 동작점을 일정하게 유지하여, 신호의 상승 시간과 하강 시간의 언밸런스를 억제할 수 있다.

또한, 본 발명에 관한 반도체 장치에서는, 상기 제2 제어 회로는, 상기 복수의 로드 트랜지스터의 드레인-소스간 전류의 차단 여부에 따라서, 상기 복수의 로드 트랜지스터를 선택적으로 기능시키는 것을 특징으로 할 수도 있다.

또, 상기 기재의 반도체 장치를 구비하는 것을 특징으로 하는 카메라로서 구성할 수 있다.

이하, 본 발명의 실시형태에 관해서, 도면을 이용하여 상세히 설명한다.

(실시형태 1)

도 6은, 본 발명의 실시형태 1에 관한 반도체 장치의 구성을 도시하는 회로도이다. 또한, 동 도면에서, 종래예와 동일하거나 혹은 같은 부분에는, 동일 부호가 부여되어 있다.

도 6에 도시되는 바와 같이, 본 발명의 실시형태 1에 관한 반도체 장치(1)는, 2단의 소스 폴로워 앰프로 구성된다.

1단째(초단) 소스 폴로워 앰프는, 드라이브 트랜지스터(D1)와, 로드 트랜지스터(L1)로 구성되고, 제2단(종단) 소스 폴로워 앰프는, 복수(도시 2개)의 드라이브 트랜지스터(D2a, D2b)와, 로드 트랜지스터(L2)와, 스위칭 트랜지스터(S, T)로 구성된다. 또한, 이들 드라이브 트랜지스터(D1, D2a, D2b), 로드 트랜지스터(L1, L2) 및 스위칭 트랜지스터(S, T)는, MOS 트랜지스터로 구성된다.

각 단 소스 폴로워 앰프에서의 드라이브 트랜지스터(D1, D2, D3)의 드레인은, 전원 공급 단자(VDD)에 각각 접속된다. 또한, 각 단 소스 폴로워 앰프에서의 로드 트랜지스터(L1, L2)의 소스는, 접지 단자(GND)에 각각 접속된다.

1단째 소스 폴로워 앰프에서의 드라이브 트랜지스터(D1)의 소스는, 로드 트랜지스터(L1)의 드레인에 접속되는 동시에, 2단째 소스 폴로워 앰프에서의 드라이브 트랜지스터(D2a)의 게이트에 접속되고, 또한 스위칭 트랜지스터(T)를 통하여 드라이브 트랜지스터(D2b)의 게이트에 접속된다. 드라이브 트랜지스터(D1)의 게이트는, 동화상 촬영 시 및 정지화상 촬영 시의 화소 신호가 입력되는 입력 단자(Vin)에 접속된다.

2단째 소스 폴로워 앰프에서의 드라이브 트랜지스터(D2a, D2b)의 소스는, 로 드 트랜지스터(L2)의 드레인에 각각 접속되는 동시에, 출력 단자(Vout)에 각각 접속된다. 드라이브 트랜지스터(D2b)의 게이트는, 스위칭 트랜지스터(S)를 통하여 접지된다.

또한, 스위칭 트랜지스터(T, S)의 게이트에 하이 레벨 혹은 로드 트랜지스터 레벨의 제어 신호(SG, TG)가 적절히 인가되어, 초단 소스 폴로워 앰프의 출력을 드라이브 트랜지스터(D2a) 단독으로 구동하거나, 드라이브 트랜지스터(D2a, D2b) 양쪽으로 구동함으로써, 소비 전력과 대역을 연속적으로 변경할 수 있게 되어 있다.

또, 로드 트랜지스터(L1, L2)의 게이트에는, 입력 단자(Vin)에 입력되는 신호의 주파수 대역에 따른 가변의 바이어스 전압(LG)을 인가할 수 있어, 이 바이어스 전압(LG)에 의해, 소비 전력과 대역을 연속적으로 변경할 수 있게 되어 있으나, 여기에서는, 바이어스 전압이 고정되어 있는 것으로 하여 설명한다.

즉, 이 반도체 장치(1)를 종래의 반도체 장치(900)와 비교하면, 소스 폴로워 앰프가 3단에서 2단으로 변경되었을 뿐만 아니라, 종단 소스 폴로워 앰프의 드라이브 트랜지스터가 적절히 양쪽으로 동작시키는 점이 크게 상이하다. 또, 제어 신호(SG, TG)에 관해서는, 반도체 장치(1) 외부에서 생성하여 인가하여도 되고, 반도체 장치(1) 내부에서 생성하여 인가하여도 된다.

즉, 정지화상 촬영 시에는, 제어 신호(SG)를 하이 레벨로, 제어 신호(TG)를 로우 레벨로 함으로써, 스위칭 트랜지스터(T)를 차단하는 동시에, 스위칭 트랜지스터(S)를 도통시킨다. 이에 의해, 후단 소스 폴로워 앰프에 대해서는, 드라이브 트랜지스터(D2b)의 동작을 정지시키고, 드라이브 트랜지스터(D2a)만을 동작시켜, 2단 째의 소스 폴로워 앰프의 대역 및 소비 전류를 낮춘다.

이에 대하여, 동화상 촬영 등으로 화소 신호의 주파수가 높아진 경우에는, 제어 신호(SG)를 로우 레벨로, 제어 신호(TG)를 하이 레벨로 함으로써, 스위칭 트랜지스터(T)를 도통하는 동시에, 스위칭 트랜지스터(S)를 차단시킨다. 이에 의해서, 드라이브 트랜지스터(D2a, D2b)를 병렬 접속 상태로 하고, 양 드라이브 트랜지스터(D2a, D2b)에서 초단 소스 폴로워 앰프의 출력을 구동한다.

이에 의해, 입력 신호를 구동하는 드라이브 트랜지스터의 개수를 늘림으로써, 드라이브 트랜지스터의 실효 게이트 폭(WD)이 증가하여, (1)식에 의해, 드라이브 트랜지스터의 상호 컨덕턴스(gmD)가 증가한다. 여기서 상호 컨덕턴스가 증가하면, (2)식에 의해, 대역 주파수(ft)가 증가한다. 이 때문에, 전류를 증가시키지 않고, 대역을 넓힐 수 있다. 또한, 드라이브 트랜지스터의 상호 컨덕턴스(gmD)가 증가하고, 드라이브 트랜지스터(D)의 백 게이트의 상호 컨덕턴스(gmb), 드라이브 트랜지스터(D)의 컨덕턴스(gdsD), 로드 트랜지스터(L)의 컨덕턴스(gdsL)가 상대적으로 작아져, (4)식으로부터 게인(G)이 커져, 향상할 수 있다.

또한, 간단한 구성으로 대역을 넓히거나 좁히고, 게인을 올리거나 내릴 수 있다.

또, 상기 실시형태 1에서는 반도체 장치(1)를 2단의 소스 폴로워 앰프로 구성하였으나, 1단의 소스 폴로워 앰프로 구성하여도 되고, 3단 이상의 소스 폴로워 앰프로 구성하여도 된다. 이 경우, 어느 하나의 단에서, 복수의 드라이브 트랜지스터로 구성하면 된다.

또한, 상기 실시형태 1에서는 후단 소스 폴로워 앰프만을 복수의 드라이브 트랜지스터로 구성하였으나, 초단 소스 폴로워 앰프에 관해서도, 복수의 드라이브 트랜지스터로 구성하여도 된다. 즉, 모든 단의 소스 폴로워 앰프에서, 복수의 드라이브 트랜지스터로 구성하도록 하여도 된다.

또한, 상기 실시형태 1에서는 후단 소스 폴로워 앰프의 드라이브 트랜지스터를 2개로 구성하였으나, 3개 이상의 드라이브 트랜지스터로 구성하여도 된다.

또한, 상기 실시형태 1에서는, 바이어스 전압(LG)을 일정한 것으로 하여 설명하였으나, 공통 또는 개별적으로 가변으로 하여, 대역을 바꾸거나, 소비 전류를 바꾸도록 하여도 된다. 이 경우, 이 바이어스 전압(LG)은, 반도체 장치(1) 외부에서 생성하여 인가하여도 되고, 반도체 장치(1) 내부에서 생성하여 인가하여도 된다.

또, 상기 실시형태 1에서는 드라이브 트랜지스터(D2a)의 게이트와 드라이브 트랜지스터(D2b)의 게이트의 사이에 스위칭 트랜지스터(T)를 설치하고, 또한 드라이브 트랜지스터(D2b)의 게이트와 접지 단자(GND)의 사이에 스위칭 트랜지스터(T)를 설치하여, 스위칭 트랜지스터(S, T)의 온 오프로 종단 소스 폴로워 앰프의 드라이브 트랜지스터를 D2a만으로 하거나, D2a, D2b의 양쪽으로 하도록 하였으나, 즉, 복수의 드라이브 트랜지스터의 각각의 게이트에 입력 신호를 입력하는지의 여부에 따라서, 복수의 드라이브 트랜지스터를 선택적으로 기능시키도록 하였으나, 다른 구성으로 종단 소스 폴로워 앰프의 드라이브 트랜지스터를 D2a만으로 하거나, D2a, D2b의 양쪽으로 하도록 하여도 된다. 즉, 각 드라이브 트랜지스터의 드레인-소스 간 전류의 차단 여부에 따라서, 복수의 드라이브 트랜지스터를 선택적으로 기능시키도록 하여도 된다.

예를 들어, 도 7에 도시되는 바와 같이, 스위칭 트랜지스터(S, T)를 없애고, 드라이브 트랜지스터(D1, D2a)의 소스를 전원 공급 단자(VDD1)에 접속하고, 드라이브 트랜지스터(D2b)의 소스를 다른 전원 공급 단자(VDD2)에 접속하여, 전원 공급 단자(VDD2)에 전압(VDD)를 공급함으로써 종단 소스 폴로워 앰프의 드라이브 트랜지스터를 D2a, D2b의 양쪽으로 하고, 출력(Vout)과 같은 값의 전압을 전원 공급 단자(VDD2)에 인가함으로써 드라이브 트랜지스터를 D2b를 차단하고, 종단 소스 폴로워 앰프의 드라이브 트랜지스터를 D2a만으로 하도록 하여도 된다. 이 경우, 도 8에 도시되는 바와 같이, 드라이브 트랜지스터(D2b)의 드레인-소스간에 스위칭 트랜지스터(U)를 설치하여, 스위칭 트랜지스터(U)의 오프에서 드라이브 트랜지스터(D2b)를 능동화상하고, 스위칭 트랜지스터(U)의 온에서 드라이브 트랜지스터(D2b)를 불능동화상하도록 하여도 된다.

또한, 도 9에 도시되는 바와 같이, 전원 전압 공급 단자(VDD2)와 드라이브 트랜지스터(D2b)의 드레인의 사이에 스위칭 트랜지스터(V)를 설치하여, 스위칭 트랜지스터(V)의 ON에 의해 전원 전압(VDD)을 공급하여 드라이브 트랜지스터(D2b)를 능동화상하고, 스위칭 트랜지스터(V)의 OFF에 의해 전원 전압(VDD)을 차단하여 드라이브 트랜지스터(D2b)를 불능동화상하도록 하여도 된다.

(실시형태 2)

이어서 본 발명의 실시형태 2에 관한 반도체 장치에 대하여 설명한다.

도 10은, 본 발명의 실시형태 2에 관한 반도체 장치의 구성을 도시하는 회로도이다. 또, 동 도면에서, 종래예 및 실시형태 1과 동일하거나 혹은 같은 부분에는, 같은 번호가 부여되어 있다.

이 실시형태 2의 반도체 장치(2)가 실시형태 1과 상이한 점은, 2단째 소스 폴로워 앰프의 로드 트랜지스터가 복수(도시 2개)개로 구성되어 있는 점에 있다. 즉, 제2단(종단) 소스 폴로워 앰프의 로드 트랜지스터가 로드 트랜지스터(L2a)와, 이 로드 트랜지스터(L2a)에 병렬로 접속되는 로드 트랜지스터(L2b)로 구성된다.

즉, 도 10에 도시되는 바와 같이, 반도체 장치(2)는, 2단의 소스 폴로워 앰프와, 2단째 소스 폴로워 앰프의 드라이브 트랜지스터(L2a)에 병렬로 접속되는 드라이브 트랜지스터(L2b)로 구성된다.

1단째(초단) 소스 폴로워 앰프는, 드라이브 트랜지스터(D1)와, 로드 트랜지스터(L1)로 구성되고, 2단째 소스 폴로워 앰프는, 드라이브 트랜지스터(D2)와, 로드 트랜지스터(L2a, L2b)와, 스위칭 트랜지스터(S, T)로 구성된다. 또, 이들 드라이브 트랜지스터(D1, D2a, D2b), 로드 트랜지스터(L1, L2a, L2b) 및 스위칭 트랜지스터(S, T)는, MOS 트랜지스터로 구성된다.

각 단 소스 폴로워 앰프의 드라이브 트랜지스터(D1, D2a, D2b)의 드레인은, 전원 공급 단자(VDD)에 각각 접속된다. 또한, 각 단 소스 폴로워 앰프의 로드 트랜지스터(L1, L2a, L2b)의 소스는, 접지 단자(GND)에 각각 접속된다.

1단째 소스 폴로워 앰프에서의 드라이브 트랜지스터(D1)의 소스는, 로드 트랜지스터(L1)의 드레인에 접속되는 동시에, 2단째 소스 폴로워 앰프에서의 드라이 브 트랜지스터(D2a)의 게이트에 접속되고, 또한 스위칭 트랜지스터(T)를 통하여 드라이브 트랜지스터(D2b)의 게이트에 접속된다. 드라이브 트랜지스터(D1)의 게이트는, 동화상 촬영 시 및 정지화상 촬영 시에서 있어서의 화소 신호가 입력되는 입력 단자(Vin)에 접속된다.

2단째 소스 폴로워 앰프의 드라이브 트랜지스터(D2a, D2b)의 소스는, 로드 트랜지스터(L2a, L2b)의 드레인에 각각 접속되는 동시에, 신호를 외부로 추출하기 위한 출력 단자(Vout)에 접속된다. 드라이브 트랜지스터(D2b)의 게이트는, 스위칭 트랜지스터(S)를 통하여 접지된다.

또한, 스위칭 트랜지스터(T, S)의 게이트에 하이 레벨 혹은 로우 레벨의 제어 신호(SG, TG)가 적절히 인가되어, 초단 소스 폴로워 앰프의 출력을 드라이브 트랜지스터(D2a) 단독으로 구동하거나, 드라이브 트랜지스터(D2a, D2b) 양쪽으로 구동함으로써, 소비 전력과 대역을 연속적으로 변경할 수 있도록 되어 있다.

또, 로드 트랜지스터(L1, L2a, L2b)의 게이트에는, 입력 단자(Vin)에 입력되는 신호의 주파수 대역에 따른 가변의 바이어스 전압(LGa, LGb)을 개별적으로 인가할 수 있어, 이 바이어스 전압(LGa, LGb)에 의해, 소비 전력과 대역을 연속적으로 변경할 수 있게 되어 있으나, 여기에서는, 바이어스 전압이 고정되어 있는 것으로 하여 설명한다.

즉, 이 반도체 장치(2)를 종래의 반도체 장치(900)와 비교하면, 소스 폴로워 앰프가 3단에서 2단으로 변경되었을 뿐만 아니라, 종단 소스 폴로워 앰프의 드라이브 트랜지스터가 적절히 양쪽으로 동작하고, 로드 트랜지스터가 양쪽으로 동작하는 점이 크게 다르다. 또, 제어 신호(SG, TG)에 관해서는, 반도체 장치(2) 외부에서 생성하여 인가하여도 되고, 반도체 장치(2) 내부에서 생성하여 인가하여도 된다.

즉, 정지화상 촬영 시에는, 제어 신호(SG)를 하이 레벨로, 제어 신호(TG)를 로우 레벨로 함으로써, 스위칭 트랜지스터(T)를 차단하는 동시에, 스위칭 트랜지스터(S)를 도통시킨다. 이에 의해, 후단 소스 폴로워 앰프에 관해서는, 드라이브 트랜지스터(D2b)의 동작을 정지시키고, 드라이브 트랜지스터(D2a)만을 동작시켜, 2단째 소스 폴로워 앰프의 대역 및 소비 전류를 낮춘다. 이 때, 로드 트랜지스터(L2a, L2b)는 양쪽으로 동작하고 있다.

이에 대하여, 동화상 촬영 등으로 화소 신호의 주파수가 높아진 경우에는, 제어 신호(SG)를 로우 레벨로, 제어 신호(TG)를 하이 레벨로 함으로써, 스위칭 트랜지스터(T)를 도통하는 동시에, 스위칭 트랜지스터(S)를 차단시킨다. 이에 의해서, 드라이브 트랜지스터(D2a, D2b)를 병렬 접속의 상태로 하여, 양 드라이브 트랜지스터(D2a, D2b)에서 초단 소스 폴로워 앰프의 출력을 구동한다. 이 때, 로드 트랜지스터(L2a, L2b)는 양쪽으로 동작하고 있다.

이에 의해, 입력 신호를 구동하는 드라이브 트랜지스터의 개수를 늘림으로써, 드라이브 트랜지스터의 실효 게이트 폭(WD)이 증가하고, (1)식에 의해, 드라이브 트랜지스터의 상호 컨덕턴스(gmD)가 증가한다. 여기서 상호 컨덕턴스가 증가하면, (2)식에 의해, 대역 주파수(ft)가 증가한다. 이 때문에, 전류를 증가시키지 않고, 대역을 넓힐 수 있다. 또한, 드라이브 트랜지스터의 상호 컨덕턴스(gmD)가 증가하고, 드라이브 트랜지스터(D)의 백 게이트의 상호 컨덕턴스(gmb), 드라이브 트랜지스터(D)의 컨덕턴스(gdsD), 로드 트랜지스터(L)의 컨덕턴스(gdsL)가 상대적으로 작아져, (4)식으로부터 게인(G)이 커져, 향상할 수 있다.

또한 로드 트랜지스터가 양쪽으로 동작하고 있으므로, 소스 폴로워 앰프의 동작점의 변동을 줄일 수 있다. 또한, 각 드라이브 트랜지스터의 상호 컨덕턴스 및 각 드라이브 트랜지스터에 대한 각 로드 트랜지스터의 합성 상호 컨덕턴스를 큰 값으로 유지할 수 있어, 신호의 상승 시간 및 하강 시간을 빠르게 할 수 있다. 따라서, 간단한 구성으로, 신호의 상승 시간과 하강 시간의 언밸런스를 억제할 수도 있다.

또, 상기 실시형태 2에서도, 반도체 장치(2)를 2단의 소스 폴로워 앰프로 구성하였으나, 1단의 소스 폴로워 앰프로 구성하여도 되고, 3단 이상의 소스 폴로워 앰프로 구성하여도 된다. 이 경우, 어느 하나의 단에서, 복수의 드라이브 트랜지스터 및 로드 트랜지스터로 구성하면 된다.

또한, 상기 실시형태 2에서는 후단 소스 폴로워 앰프만을 복수의 드라이브 트랜지스터 및 로드 트랜지스터로 구성하였으나, 초단 소스 폴로워 앰프에 관해서도, 복수의 드라이브 트랜지스터 및 로드 트랜지스터로 구성하여도 된다. 즉, 모든 단에서, 복수의 드라이브 트랜지스터 및 로드 트랜지스터로 구성하도록 하여도 된다.

또한, 상기 실시형태 2에서는 후단 소스 폴로워 앰프의 드라이브 트랜지스터 및 로드 트랜지스터를 2개로 구성하였으나, 각각 3개 이상의 드라이브 트랜지스터 및 로드 트랜지스터로 구성하여도 된다.

또, 상기 실시형태 2에서는, 바이어스 전압(LGa, LGb)을 일정한 것으로 하여 설명하였지만, 공통 또는 개별적으로 가변으로 하여, 대역을 바꾸거나, 소비 전류를 바꾸도록 하여도 된다. 이 경우, 이 바이어스 전압(LGa, LGb)은, 반도체 장치(2) 외부에서 생성하여 인가하여도 되고, 반도체 장치(2) 내부에서 생성하여 인가하여도 된다.

또한, 상기 실시형태 2에서는 로드 트랜지스터(L2a, L2b)를 상시 양쪽으로 동작시키도록 하였으나, 드라이브 트랜지스터(D2a, D2b)의 동작에 맞추어, 로드 트랜지스터(L2a, L2b)를 양쪽으로 동작시키거나, 로드 트랜지스터(L2a)만을 동작시키는 것과 같은 제어 회로를 설치하도록 하여도 된다. 즉, 소스 폴로워 앰프로의 입력 신호의 주파수 대역에 따라서, 복수의 로드 트랜지스터를 선택적으로 기능시키는 제2 제어 회로를 구비하도록 하여도 된다. 이에 의해, 간단한 구성으로 동작점을 일정하게 유지하여, 신호의 상승 시간과 하강 시간의 언밸런스를 억제할 수 있다.

이 경우, 제2 제어 회로는, 복수의 로드 트랜지스터의 드레인-소스간 전류의 차단 여부에 따라서, 상기 복수의 로드 트랜지스터를 선택적으로 기능시키는 구성으로 할 수 있다. 구체적으로는, 예컨대, 출력 단자(Vout)와 로드 트랜지스터(L2a)의 드레인의 사이에 설치되어, 하이 레벨의 신호를 도통시키고, 로우 레벨의 신호를 차단하는 스위칭 트랜지스터로 제2 제어 회로를 구성하여도 된다.

또, 상기한 반도체 장치(1, 2)를 촬상 소자 등의 전자 부품에 실장하고, 상기 전자부품을 이용하여 카메라를 구성하여, 반도체 장치(1, 2)와 같은 작용, 효과 를 얻도록 하여도 된다.

도 11은, 상술한 실시형태 1, 2의 반도체 장치를 이용한 카메라의 구성을 도시하는 도면이다.

도 11에 도시되는 바와 같이 카메라(400)는, 피사체의 광학상을 촬상 소자에 결상시키는 렌즈(401)와, 렌즈(401)를 통과한 광학상의 광학 처리를 행하는 미러나, 셔터 등의 광학계(402)와, 상기한 반도체 장치를 실장한 MOS형 촬상 소자(403)와, 신호 처리부(410)와, 타이밍 제어부(411) 등을 구비한다. 타이밍 제어부(411)는, MOS형 촬상 소자(403)로부터 출력되는 필드 스루의 신호와 출력 신호의 차분을 취하는 CDS 회로(404)와, CDS 회로(404)로부터 출력되는 OB 레벨의 신호를 검출하는 OB 클램프 회로(405)와, OB 레벨과 유효 화소의 신호 레벨의 차분을 취하여, 그 차분의 게인을 조정하는 GCA(406)와, GCA(406)로부터 출력된 아날로그 신호를 디지털 신호로 변환하는 ADC(407) 등으로 구성된다. 타이밍 제어부(411)는, ADC(407)으로부터 출력된 디지털 신호에 신호 처리를 실시하는 동시에, 구동 타이밍의 제어를 행하는 DSP(408)와, DSP(408)의 지시에 따라, MOS형 촬상 소자(403)에 대하여 다양한 구동 펄스를 다양한 타이밍으로 발생시키는 TG(409) 등으로 구성된다.

이와 같이 구성된 카메라(400)에 의하면, 상기 반도체 장치를 실장한 MOS형 촬상 소자(403)에 의해서, 동화상 촬영 시에는, 전류를 증가시키지 않고, 대역을 넓히고, 반대로, 정지화상 촬영 시에는, 대역을 좁히면서, 증폭률을 향상한 카메라를 실현할 수 있다.

또한, 여기에서는 촬상 소자로서 MOS형을 이용한 경우에 관해서 설명하였으 나, CCD형이어도 된다.

(산업상 이용가능성)

본 발명은, 소스 폴로워 앰프를 가지는 반도체 장치 및 상기 반도체 장치를 구비하는 카메라에 적합하고, 예컨대, 이미지 센서, 디지털 스틸 카메라, 카메라 장착 휴대전화기, 노트북 컴퓨터에 구비되는 카메라, 정보처리기기에 접속되는 카메라 유닛 등에 적합하다.

이상의 설명으로부터 명확히 알 수 있는 바와 같이, 본 발명에 관한 반도체 장치에 의하면, 상기 제1 제어 회로는, 상기 소스 폴로워 앰프로의 입력 신호의 주파수 대역에 따라서, 상기 복수의 드라이브 트랜지스터를 선택적으로 기능시키므로, 드라이브 트랜지스터의 실효 게이트 폭(W)이 증가되어, 드라이브 트랜지스터의 상호 컨덕턴스가 증가되기 때문에, 전류를 증가시키지 않고, 대역을 넓힐 수 있고, 더욱이, 게인도 향상시킬 수 있다는 효과가 있다. 또한, 드라이브 트랜지스터에 접속되는 복수의 로드 트랜지스터가 복수이므로, 소스 폴로워 앰프의 동작점의 변동을 줄일 수 있다. 또한, 각 드라이브 트랜지스터의 상호 컨덕턴스 및 각 드라이브 트랜지스터에 대한 각 로드 트랜지스터의 합성 상호 컨덕턴스를 큰 값으로 유지할 수 있어, 신호의 상승 시간 및 하강 시간을 빠르게 할 수 있다. 따라서, 신호의 상승 시간과 하강 시간의 언밸런스를 억제할 수도 있다.

따라서, 본 발명에 의해, 정지화상 촬영 시 및 동화상 촬영 시에 따라서 적응적으로 대역을 넓히거나 좁히고, 소비 전류를 늘리거나 줄이는 것이 가능한 반도 체 장치를 제공하는 것이 가능해져, 디지털 카메라가 보급된 오늘날에 있어서의 본원 발명의 실용적 가치는 매우 높다.

Claims

소스 폴로워 앰프와 제1 제어 회로를 가지는 반도체 장치로서,

상기 소스 폴로워 앰프는, 소스가 상호 접속된, 소스를 출력으로 하는 복수의 드라이브 트랜지스터와, 상기 복수의 드라이브 트랜지스터에 접속되는 로드 트랜지스터를 포함하고,

상기 제1 제어 회로는, 상기 소스 폴로워 앰프로의 입력 신호의 주파수 대역에 따라서, 상기 복수의 드라이브 트랜지스터를 선택적으로 기능시키는 것을 특징으로 하는 반도체 장치.
제1항에 있어서, 상기 제1 제어 회로는, 상기 복수의 드라이브 트랜지스터의 각각의 게이트에 상기 입력 신호를 입력하는지의 여부에 따라서, 상기 복수의 드라이브 트랜지스터를 선택적으로 기능시키는 것을 특징으로 하는 반도체 장치.
제1항에 있어서, 상기 각 드라이브 트랜지스터는, 또한 게이트끼리 각각 접속되고,

상기 제1 제어 회로는, 상기 각 드라이브 트랜지스터의 드레인-소스간 전류의 차단 여부에 따라서, 상기 복수의 드라이브 트랜지스터를 선택적으로 기능시키는 것을 특징으로 하는 반도체 장치.
제3항에 있어서, 상기 제1 제어 회로는, 상기 각 드라이브 트랜지스터의 드레인에 전원 전압을 공급하는지, 상기 소스의 출력 전압을 공급하는지에 따라서, 상기 복수의 드라이브 트랜지스터를 선택적으로 기능시키는 것을 특징으로 하는 반도체 장치.
제3항에 있어서, 상기 제1 제어 회로는, 상기 각 드라이브 트랜지스터의 드레인-소스간에 접속되는 스위칭 트랜지스터를 가지고, 상기 스위칭 트랜지스터를 도통시킬 것인지 차단시킬 것인지에 따라서, 상기 복수의 드라이브 트랜지스터를 선택적으로 기능시키는 것을 특징으로 하는 반도체 장치.
제3항에 있어서, 상기 제1 제어 회로는, 상기 각 드라이브 트랜지스터의 드레인과 전원 공급 단자의 사이에 접속되는 스위칭 트랜지스터를 가지고, 상기 스위칭 트랜지스터를 도통시킬 것인지 차단시킬 것인지에 따라서, 상기 복수의 드라이브 트랜지스터를 선택적으로 기능시키는 것을 특징으로 하는 반도체 장치.
제1항에 있어서, 상기 로드 트랜지스터는, 병렬로 접속되는 복수의 로드 트랜지스터를 포함하는 것을 특징으로 하는 반도체 장치.
제7항에 있어서, 상기 반도체 장치는, 상기 소스 폴로워 앰프로의 입력 신호의 주파수 대역에 따라서, 상기 복수의 로드 트랜지스터를 선택적으로 기능시키는 제2 제어 회로를 더 구비하는 것을 특징으로 하는 반도체 장치.
제8항에 있어서, 상기 제2 제어 회로는, 상기 복수의 로드 트랜지스터의 드레인-소스간 전류의 차단 여부에 따라서, 상기 복수의 로드 트랜지스터를 선택적으로 기능시키는 것을 특징으로 하는 반도체 장치.
제1항 내지 제9항 중 어느 한 항에 기재된 반도체 장치를 구비하는 것을 특징으로 하는 카메라.