JPH0823478A - 固体撮像装置の出力回路 - Google Patents

固体撮像装置の出力回路

Info

Publication number
JPH0823478A
JPH0823478A JP6157525A JP15752594A JPH0823478A JP H0823478 A JPH0823478 A JP H0823478A JP 6157525 A JP6157525 A JP 6157525A JP 15752594 A JP15752594 A JP 15752594A JP H0823478 A JPH0823478 A JP H0823478A
Authority
JP
Japan
Prior art keywords
output
terminal
output circuit
transistor
drive transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP6157525A
Other languages
English (en)
Inventor
Makoto Kawai
河合  誠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP6157525A priority Critical patent/JPH0823478A/ja
Publication of JPH0823478A publication Critical patent/JPH0823478A/ja
Withdrawn legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】 消費電力の低減された固体撮像装置の出力回
路を提供する。 【構成】 固体撮像装置の出力回路は、出力電源(1)
と、画像入力信号が与えられるゲート(5)を有するド
ライブトランジスタ(2)と、出力電源(1)およびド
ライブトランジスタ(2)の間に接続されたスイッチン
グ手段(7)と、ドライブトランジスタ(2)の出力を
受ける出力端子(4)とを含み、スイッチング手段
(7)は、画像信号をリセットさせるクロック期間(4
0)に対応して出力電源(1)とドライブトランジスタ
(2)との間の電気的接続を遮断する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、固体撮像装置の出力回
路に関し、特に、固体撮像装置の出力回路の消費電力の
低減に関するものである。
【0002】
【従来の技術】図13において、従来の固体撮像装置の
ソースフォロア出力回路の一例が示されている。この出
力回路は、出力電源(Vdd)1と、ドライブトランジ
スタ2と、負荷トランジスタ3とを含んでいる。ドライ
ブトランジスタ2の第1と第2の導通端子は、それぞれ
出力電源1と出力端子(Vout)4に接続されてい
る。ドライブトランジスタ2のゲート端子5には、画像
入力信号(Vin)が与えられる。負荷トランジスタ3
の第1と第2の導通端子は、それぞれドライブトランジ
スタ2の第2の導通端子と接地端子とに接続されてい
る。負荷トランジスタ3のゲート端子6には、ソースフ
ォロア出力回路の動作点を決めるためのDCバイアス信
号(Vg)が与えられる。
【0003】ドライブトランジスタ2のゲート端子5
は、水平CCD32から画像信号電荷を受取るフローテ
ィングディヒュージョン31に接続されている。水平C
CD32は、光によって生じた画像信号電荷を1画素ご
とに順次フローティングディヒュージョン31へ転送す
る。リセットクロック信号(φR)20は、1画素の画
像信号がフローティングディヒュージョン31からドラ
イブトランジスタ2のゲート端子5へ与えられるたびご
とに、フローティングディヒュージョン31をリセット
電源33と電気的に接続させる。すなわち、フローティ
ングディヒュージョン31は、水平CCD32から受取
った1画素の画像信号をドライブトランジスタ2のゲー
ト電極5へ伝えた後に、リセットクロック信号20とリ
セット電源33によってリセットされる。
【0004】図14は、図13に示された固体撮像装置
の出力回路におけるいくつかの信号のタイミングチャー
トを示している。図14(A)は、リセットクロック信
号20を表わしており、リセット期間40が一定の周期
で表われている。
【0005】図14(B)は、出力端子4から出力され
る出力電圧波形を表わしている。フローティングディヒ
ュージョン31がリセット電源33の電圧レベルにリセ
ットされるとき、出力電圧波形にリセットクロック信号
の漏れが生じ、リセットノイズ40aが出力される。そ
の後、フローティングディヒュージョン31はリセット
状態となり、出力電圧波形は一定期間一定のレベルにな
り、この期間はフィードスルー期間41と呼ばれる。さ
らにその後、水平CCD32から1画素分の画像信号電
荷がフローティングディヒュージョン31に転送されれ
ば、その信号電荷の量に比例して出力電圧波形のレベル
が変化する。この画像信号電荷の量に比例する電圧レベ
ルの期間はデータ期間42と呼ばれる。以上の動作が画
素ごとに繰り返えされることによって、全画素の出力信
号が得られる。
【0006】一方、出力端子4からの出力信号を受取る
外部の信号処理回路では、出力レベル基準となるフィー
ドスルー期間41の電圧レベルとデータ期間42の電圧
レベルとの差が求められ、純粋に光によって生じた信号
レベルを求める相関二重サンプリングが行なわれるのが
一般的である。
【0007】
【発明が解決しようとする課題】以上からわかるよう
に、外部の信号処理回路においてリセットノイズ40a
は不用なものであるが、従来の固体撮像装置の出力回路
においては、図14(C)に示されているようにリセッ
トノイズ期間40aにおいても出力回路に電流が流され
ており、不要な電力が消費されている。
【0008】このような従来技術における課題に鑑み、
本発明の目的は、消費電力の低減された固体撮像装置の
出力回路を提供することである。
【0009】
【課題を解決するための手段】本発明の第1の態様によ
る固体撮像装置のソースフォロア出力回路は、出力電源
と;画像入力信号が与えられるゲート端子を有するドラ
イブトランジスタと;出力電源とドライブトランジスタ
の第1の導通端子との間に接続されたスイッチング手段
と;ドライブトランジスタの第2の導通端子に接続され
た出力端子とを含み;スイッチング手段は、画像信号が
リセットされるクロック期間に対応して、出力電源とド
ライブトランジスタとの間の電気的接続を遮断すること
を特徴としている。
【0010】本発明の第2の態様による固体撮像装置の
ソースフォロア出力回路は、出力電源と;出力電源に接
続された第1の導通端子および画像入力信号が与えられ
るゲート端子を有するドライブトランジスタと;ドライ
ブトランジスタの第2の導通端子に接続された出力端子
と;ドライブトランジスタの第2導通端子に接続された
第1の導通端子を有する負荷トランジスタと;負荷トラ
ンジスタの第2の導通端子に接続された接地端子とを含
み;負荷トランジスタのゲート端子には画像信号をリセ
ットさせるクロック期間に対応したクロック期間を有す
るクロック信号が与えられ、それによって、負荷トラン
ジスタはリセットの期間に対応してドライブトランジス
タと接地端子との間の電気的接続を遮断することを特徴
としている。
【0011】本発明の第3の態様による固体撮像装置の
ソースフォロア出力回路は、出力電源と;出力電源に接
続されたスイッチング手段と;スイッチング手段に接続
された第1の導通端子および画像入力信号が与えられる
ゲート端子を有するドライブトランジスタと;ドライブ
トランジスタの第2の導通端子に接続された出力端子
と;ドライブトランジスタの第2導通端子に接続された
第1の導通端子を有する負荷トランジスタと;負荷トラ
ンジスタの第2の導通端子に接続された接地端子とを含
み;スイッチング手段と負荷トランジスタのゲート端子
とには画像信号をリセットさせるクロック期間に対応し
たクロック期間を有するクロック信号が与えられ、それ
によって、スイッチング手段と前記負荷トランジスタと
は、リセット期間に対応して、それぞれ出力電源と前記
ドライブトランジスタとの間およびドライブトランジス
タと接地端子との間の電気的接続を遮断することを特徴
としている。
【0012】
【作用】本発明の第1の態様による固体撮像装置のソー
スフォロア出力回路においては、スイッチング手段が、
画像信号をリセットさせるクロック期間に対応して、出
力電源とドライブトランジスタとの間の電気的接続を遮
断するので、ソースフォロア出力回路の消費電力を低減
させることができる。
【0013】本発明の第2の態様による固体撮像装置の
ソースフォロア出力回路においては、負荷トランジスタ
のゲート端子には画像信号をリセットさせるクロック期
間に対応したクロック期間を有するクロック信号が与え
られ、それによって、負荷トランジスタはリセット期間
に対応してドライブトランジスタと接地端子との間の電
気的接続を遮断するので、ソースフォロア出力回路の消
費電力が低減され得る。
【0014】本発明の第3の態様による固体撮像装置の
ソースフォロア出力回路においては、スイッチング手段
と負荷トランジスタのゲート端子とには画像信号をリセ
ットさせるクロック期間に対応したクロック期間を有す
るクロック信号が与えられ、それによって、スイッチン
グ手段と負荷トランジスタとは、リセット期間に対応し
て、それぞれ出力電源とドライブトランジスタの間およ
びドライブトランジスタと接地端子との間の電気的接続
を遮断するので、ソースフォロア出力回路の消費電力が
より確実に低減され得る。
【0015】
【実施例】図1は、本発明の一実施例による固体撮像装
置のソースフォロア出力回路を示している。この出力回
路は、出力電源(Vdd)1と、ドライブトランジスタ
2と、負荷トランジスタ3と、さらにスイッチング手段
7を含んでいる。このスイッチング手段7として、たと
えば1つのトランジスタが用いられ得る。スイッチング
トランジスタ7の第1と第2の導通端子は、それぞれ出
力電源1とドライブトランジスタ2の第1の導通端子に
接続されている。ドライブトランジスタの第2の導通端
子は、出力端子(Vout)4と負荷トランジスタ3の
第1の導通端子とに接続されている。負荷トランジスタ
3の第2の導通端子は、接地端子に接続されている。ド
ライブトランジスタ2のゲート端子には、画像信号入力
(Vin)が与えられる。負荷トランジスタ3のゲート
端子6には、ソースフォロア出力回路の動作点を決める
ためのDCバイアス信号(Vg)が与えられる。スイッ
チングトランジスタ7のゲート端子には、たとえばリセ
ットクロック信号(φR)20が反転された反転リセッ
トクロック信号(/φR)21が与えられる。
【0016】図2において、図1のソースフォロア出力
回路の動作を説明するためのタイミングチャートが示さ
れている。スイッチングトランジスタ7のゲート端子に
は、図2(A)に示されているようなリセット信号20
の反転された反転リセット信号21が与えられる。
【0017】スイッチングトランジスタ7が常に導通状
態にあれば、図14(B)と同様な図2(B)に示され
ているように、リセットノイズ40aとフィールドスル
ー期間41とデータ期間42を含む出力電圧波形が出力
端子4から出力されることになる。
【0018】しかし、実際にはスイッチングトランジス
タ7のゲート端子に反転リセットクロック信号21が与
えられるので、リセット期間40に対応してスイッチン
グトランジスタ7が非導通状態になる。したがって、図
2(C)に示されているように、リセットノイズ期間4
0aにおいて出力回路に流れる電流は0になり、出力回
路の消費電力が低減され得る。
【0019】なお、図1の実施例ではスイッチングトラ
ンジスタ7のゲート端子に反転リセットクロック信号2
1が与えられる場合が説明されたが、その反転リセット
クロック信号に対応する他のクロック信号を外部のクロ
ック発生器から与えてもよいことは言うまでもない。
【0020】図3は、本発明のもう1つの実施例による
固体撮像装置のソースフォロア出力回路を示している。
図3の出力回路は図13のものに類似しているが、負荷
トランジスタ3のゲート端子6が、反転リセットクロッ
ク信号21に接続されている。この出力回路において
は、図2(B)に示されたリセットノイズ期間40a
に、負荷トランジスタ3が非導通状態になる。すなわ
ち、ドライブトランジスタ2は、リセットノイズ期間4
0aにおいて接地端子から電気的に遮断されることにな
る。したがって、図3の出力回路においても、図2
(C)に示されているようにリセットノイズ期間40a
において回路電流が流れず、回路の消費電力が低減され
得ることが理解されよう。
【0021】図4は、本発明のさらに他の実施例による
ソースフォロア出力回路を示している。図4の出力回路
は、図1の出力回路と図3の出力回路を組合わせたもの
に相当している。すなわち、図4の出力回路において
は、出力電源1とドライブトランジスタ2との間にスイ
ッチングトランジスタ7が接続されて、そのスイッチン
グトランジスタ7のゲート端子に反転リセットクロック
信号21が与えられるのみならず、ドライブトランジス
タ2と接地端子との間に接続された負荷トランジスタ3
のゲート端子も反転リセットクロック信号21に接続さ
れている。したがって、図2(B)に示されているよう
なリセットノイズ期間40aにおいて、スイッチングト
ランジスタ7と負荷トランジスタ3とが非導通状態にな
り、ドライブトランジスタ2は出力電源1から電気的に
遮断されるのみならず、接地端子からも電気的に遮断さ
れることになる。すなわち、図4の出力回路において
は、リセットノイズ期間40aにおける回路電流がより
確実に阻止され、出力回路の消費電力が確実に低減され
得ることが理解されよう。
【0022】ところで、前述のような実施例において
は、リセットノイズ期間40aに出力回路電流が停止さ
せられるので、出力電圧レベルが大きく変化することが
予想される。
【0023】図5は、出力電源電圧が12Vで平均出力
電圧レベルが約8Vであると仮定した場合の出力電圧波
形のいくつかの変化の例を示している。図5における各
々のグラフにおいて、横軸は時間を表わし、縦軸は出力
電圧を表わしている。図5(A)のグラフは図13に示
された先行技術による出力回路における電圧変化を示し
ており、その出力電圧は約7Vから9Vまでの比較的小
さな範囲内で変化している。しかし、図1に示された実
施例による出力回路においては、リセットノイズ期間4
0aにおいてドライブトランジスタ2と出力電源1との
間の電気的接続がスイッチングトランジスタ7によって
遮断されるので、出力電圧波形は図5(B)に示されて
いるようにリセットノイズ期間40aにおいて急激に0
Vに近づくと予想される。また、図3の実施例による出
力回路においては、ドライブトランジスタ2と接地端子
との間の電気的接続がリセットノイズ期間40aにおい
て負荷トランジスタ3によって遮断されるので、出力電
圧波形は図5(C)に示されているように、出力電源電
圧からドライブトランジスタ1のしきい値を引いた電圧
である約11Vへ急激に近づくと予想される。さらに、
図4に示された実施例による出力回路の出力電圧波形
は、出力端子4に接続される外部回路の入力インピーダ
ンスに依存するが、図5(B)または(C)のグラフの
いずれかに類似して変化するであろうことが予想され
る。
【0024】図5(B)または(C)に示されているよ
うに図5(A)の場合に比べて出力電圧が大きく変化す
る場合、外部信号処理回路の耐電圧やダイナミックレン
ジなどの設計に関して制限が生じる可能性がある。した
がって、出力回路からの出力電圧における不所望に大き
な変化を防止することが望まれる。
【0025】図6はこのような要望を満たすべくさらに
他の実施例による出力回路を示しており、これらの出力
回路においては出力電圧波形における不所望に大きな電
圧変化が防止される。
【0026】図6(A)の出力回路は図1のものに類似
しているが、ドライブトランジスタ2と出力端子4との
間に電位固定回路が接続されている。この電位固定回路
は、第1の付加的なスイッチング手段50と、第2の付
加的なスイッチング手段51と、一定電圧源52を含ん
でいる。第1と第2の付加的なスイッチング手段50お
よび51として、スイッチングトランジスタを用いるこ
とができる。一定電圧源52は、出力回路の出力電圧波
形における平均レベルに相当する電圧を有する電源であ
る。第1の付加的なスイッチングトランジスタ50の第
1および第2の導通端子は、それぞれドライブトランジ
スタ2の第2の導通端子と出力端子4とに接続されてい
る。第2の付加的なスイッチングトランジスタ51の第
1および第2の導通端子は、それぞれ出力端子4と一定
電圧源52とに接続されている。第1の付加的なスイッ
チングトランジスタ50のゲート端子には反転リセット
クロック信号21が与えられ、第2の付加的なスイッチ
ングトランジスタ51のゲート端子にはリセットクロッ
ク信号20が与えられる。
【0027】したがって、リセット期間40において反
転リセットクロック信号21がローレベルにされると
き、ドライブトランジスタ2と出力電源1との間の電気
的接続がスイッチングトランジスタ7によって遮断され
るのでドライブトランジスタ2の第2の導通端子におけ
る電位が0Vに向けて大きく変化するが、それと同時に
第1の付加的なスイッチングトランジスタ50も非導通
状態になるので、ドライブトランジスタ2の第2の導通
端子における大きな電圧変化は出力端子4には伝わらな
い。他方、このリセット期間40においてリセットクロ
ック信号20がハイレベルになるので第2の付加的なス
イッチングトランジスタ51が導通状態となり、出力端
子4には一定電圧源52の電圧が現われることになる。
この一定電圧源52の電圧を図5(A)のグラフにおけ
る平均電圧程度に設定しておけば、出力端子4における
不所望に大きな電圧変化を防止し得ることが理解されよ
う。
【0028】図6(B)は図3の出力回路に電位固定回
路が追加された実施例を示しており、図6(C)は図4
の出力回路に電位固定回路が追加された実施例を示して
いる。図6(B)および(C)の実施例において追加さ
れた電位固定回路は、図6(A)に示された出力回路に
おける電位固定回路と同じものである。したがって、図
6(B)および(C)の実施例による出力回路において
も、図6(A)の場合と同様に、不所望に大きな電位変
化が出力端子4に現われることを防止し得ることが理解
されよう。
【0029】図7において、出力電圧レベルが不所望に
大きく変化することを防止し得るさらに他の実施例によ
る出力回路が示されている。図7(A)の出力回路は図
1のものに類似しているが、ドライブトランジスタ2と
出力端子4との間に電位保持回路が設けられている。こ
の電位保持回路は付加的なスイッチング手段50とコン
デンサ53を含んでいる。付加的なスイッチング手段5
0として、トランジスタを用いることができる。付加的
なスイッチングトランジスタ50の第1および第2の導
通端子は、それぞれドライブトランジスタ2の第2の導
通端子と出力端子4とに接続されている。コンデンサ5
3は、出力端子4に接続されている。付加的なスイッチ
ングトランジスタ50のゲート端子には、反転リセット
クロック信号21が与えられる。
【0030】図8は、図7(A)の出力回路の動作を説
明するためのタイミングチャートを示している。図8
(A)はリセットクロック信号20と反転リセットクロ
ック信号21を示し、図8(B)は図13に示された従
来の出力回路における出力電圧波形を示し、そして図8
(C)は図7(A)の出力回路における出力電圧波形を
示している。
【0031】図7(A)の出力回路において、リセット
期間40以外のフィードスルー期間41とデータ期間4
2においてはスイッチングトランジスタ7と付加的なス
イッチングトランジスタ50のいずれもが導通状態にあ
るので、ドライブトランジスタ2の第2の導通端子にお
ける電位がそのまま出力端子4に現われる。したがっ
て、データ期間42においては、コンデンサ53がその
データ期間の出力電圧レベルに充電される。次に、リセ
ットノイズ期間40になれば、スイッチングトランジス
タ7が非導通状態になってドライブトランジスタ2の第
2の導通端子における電位が大きく変化するが、付加的
なスイッチングトランジスタ50も非導通状態であるの
でその大きな電位変化は出力端子4に伝達されない。一
方、そのリセット期間40において、コンデンサ53に
充電された電圧レベルが出力端子4に現われることにな
る。その結果、図8(C)に示されているように、リセ
ットノイズ期間40aにおいては直前のデータ期間42
の電圧レベルとほぼ同じ電圧レベルが出力端子4に現わ
れることになる。すなわち、図7(A)の出力回路は、
出力端子4において出力電圧が不所望に大きく変化する
ことを防止し得るのが理解されよう。
【0032】図7(B)は図3の出力回路に電位保持回
路を追加した出力回路を示し、図7(C)は図4の出力
回路に電位保持回路を追加した出力回路を示している。
図7(B)および(C)における電位保持回路は、図7
(A)におけるものと同じである。したがって、図7
(B)および(C)に示された出力回路においても、図
7(A)の出力回路と同様に、出力端子4において出力
電圧波形が不所望に大きな変化を含むことを防止し得る
のが理解されよう。
【0033】ところで、以上の実施例においては、図3
の実施例を除けば出力回路は少なくとも1つのスイッチ
ングトランジスタを含んでいる。ここで、固体撮像装置
の出力はアナログ信号であるので、スイッチングクロッ
ク信号20または21の立上がり時や立下がり時にノイ
ズが混入し、アナログ出力信号のS/N比が劣化する可
能性のあることが懸念される。
【0034】図9のタイミングチャートに示されている
ように、一般にスイッチングトランジスタのゲートにク
ロック信号が印加されれば、クロック信号の立上がりや
立下がり時にスパイク状のノイズが発生する。たとえ
ば、図9(A)に示されているようなリセットクロック
信号20がスイッチングトランジスタに印加されれば、
図9(B)に示されているようなスパイク状のノイズ7
0が発生する。同様に、図9(C)に示されているよう
な反転リセットクロック信号21がスイッチングトラン
ジスタに印加されれば、図9(D)に示されているよう
なスパイクノイズ71が発生する。
【0035】図10は、このようなスパイクノイズによ
るアナログ出力信号のS/N比の劣化を防止するため
に、本発明のさらに他の実施例による出力回路を示して
いる。図10(A)の出力回路は、図1のものと類似し
ているが、ドライブトランジスタ2と出力電源1との間
に接続されたスイッチング手段7として、並列接続され
た逆極性チャンネルの2つのトランジスタを含むスイッ
チングトランジスタ60が用いられている。スイッチン
グトランジスタ60の1つのゲート端子には反転リセッ
トクロック信号21が与えられ、もう1つのゲート端子
にはリセットクロック信号20が与えられる。このよう
な相補型スイッチングトランジスタ60においては、ク
ロック信号20が印加されることによって図9(B)に
示されているようなスパイクノイズ70が生じるが、リ
セットクロック信号20と同時に印加される反転リセッ
トクロック信号21によって図9(D)に示されている
ような逆極性のスパイクノイズ71が生じる。したがっ
て、相補型スイッチングトランジスタ60においては、
互いに逆極性のスパイクノイズ70と71が打消し合う
ことになり、スイッチングクロック信号の立上がり時や
立下がり時にアナログ出力信号内にノイズが混入される
ことを防止し得るのが理解されよう。
【0036】図10(B)に示された出力回路は図4の
ものに類似しているが、スイッチング手段7として図1
0(A)の場合と同様に相補型スイッチングトランジス
タ60が用いられている。したがって、この図10
(B)の出力回路においても、図10(A)の場合と同
様にアナログ出力信号内にスイッチングノイズが混入す
ることを防止し得るのが理解されよう。
【0037】図11は、本発明のさらに他の実施例によ
る出力回路を示している。図11(A),(B)および
(C)に示された出力回路は、それぞれ図6(A),
(B)および(C)に示された出力回路に類似している
が、図11に示された出力回路においては、第1のスイ
ッチング手段7,第1の付加的なスイッチング手段50
および第2の付加的なスイッチング手段51として、そ
れぞれ相補的なスイッチングトランジスタ60,61お
よび62が用いられている。付加的なスイッチング手段
として用いられている相補的なスイッチングトランジス
タ61と62も、図10(A)において用いられている
相補的スイッチングトランジスタ60と同様なものであ
る。したがって、図11に示されている各々の出力回路
においても、アナログ出力信号内にスイッチングノイズ
が混入することを防止し得るのが理解されよう。
【0038】図12は、本発明のさらに他の実施例によ
る出力回路を示している。図12(A),(B)および
(C)に示された出力回路は、それぞれ図7(A),
(B)および(C)に示された出力回路に類似している
が、図12に示された出力回路においては、スイッチン
グ手段7および付加的なスイッチング手段50として、
それぞれ相補的にスイッチングトランジスタ60および
61が用いられている。したがって、図12に示された
出力回路の各々においても、アナログ出力信号内にスイ
ッチングノイズが混入することを防止し得るのが理解さ
れよう。
【0039】
【発明の効果】以上のように、本発明によれば、固体撮
像装置の出力回路において画像入力信号のリセット期間
に出力回路の電流を停止させるスイッチング手段が設け
られているので、消費電力が低減された固体撮像装置の
出力回路を提供することができる。
【図面の簡単な説明】
【図1】 本発明の一実施例による固体撮像装置の出力
回路を示す回路図である。
【図2】 図1の出力回路における動作を説明するため
のタイミングチャートである。
【図3】 本発明のもう1つの実施例による出力回路を
示す回路図である。
【図4】 本発明のさらに他の実施例による出力回路を
示す回路図である。
【図5】 出力回路における出力電圧波形の変化を示す
グラフである。
【図6】 本発明のさらに他の実施例による出力回路を
示す回路図である。
【図7】 本発明のさらに他の実施例による出力回路を
示す回路図である。
【図8】 図7に示された出力回路の動作を説明するた
めのタイミングチャートである。
【図9】 スイッチングトランジスタに与えられるクロ
ック信号の立上がり時と立下がり時に生じるスパイクノ
イズを説明するためのタイミングチャートである。
【図10】 本発明のさらに他の実施例による出力回路
を示す回路図である。
【図11】 本発明のさらに他の実施例による出力回路
を示す回路図である。
【図12】 本発明のさらに他の実施例による出力回路
を示す回路図である。
【図13】 従来の固体撮像装置の出力回路を示す回路
図である。
【図14】 図13に示された従来の出力回路の動作を
説明するためのタイミングチャートである。
【符号の説明】
1 出力電源、2 ドライブトランジスタ、3 負荷ト
ランジスタ、4 出力端子、5 ドライブトランジスタ
2のゲート端子、6 負荷トランジスタ3のゲート端
子、7 スイッチングトランジスタ、20 リセットク
ロック信号、21反転リセットクロック信号、31 フ
ローティングディヒュージョン、32水平CCD、33
リセット電源、40 リセット期間、40a リセッ
トノイズ期間、41 フィードスルー期間、42 デー
タ期間、50,51 付加的スイッチングトランジス
タ、53 コンデンサ、60,61,62 相補的スイ
ッチングトランジスタ、70,71 スパイクノイズ信
号。

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 固体撮像装置の出力回路であって、 出力電源と、 画像入力信号が与えられるゲート端子を有するドライブ
    トランジスタと、 前記出力電源と前記ドライブトランジスタの第1の導通
    端子との間に接続されたスイッチング手段と、 前記ドライブトランジスタの第2の導通端子に接続され
    た出力端子とを含み、 前記スイッチング手段は、前記画像信号をリセットさせ
    るクロック期間に対応して、前記出力電源と前記ドライ
    ブトランジスタとの間の電気的接続を遮断することを特
    徴とする固体撮像装置の出力回路。
  2. 【請求項2】 固体撮像装置の出力回路であって、 出力電源と、 前記出力電源に接続された第1の導通端子および画像入
    力信号が与えられるゲート端子を有するドライブトラン
    ジスタと、 前記ドライブトランジスタの第2の導通端子に接続され
    た出力端子と、 前記ドライブトランジスタの前記第2導通端子に接続さ
    れた第1の導通端子を有する負荷トランジスタと、 前記負荷トランジスタの第2の導通端子に接続された接
    地端子とを含み、 前記負荷トランジスタのゲート端子には前記画像信号を
    リセットさせるクロック期間に対応したクロック期間を
    有するクロック信号が与えられ、それによって、前記負
    荷トランジスタは前記リセットの期間に対応して前記ド
    ライブトランジスタと前記接地端子との間の電気的接続
    を遮断することを特徴とする固体撮像装置の出力回路。
  3. 【請求項3】 固体撮像装置の出力回路であって、 出力電源と、 前記出力電源に接続されたスイッチング手段と、 前記スイッチング手段に接続された第1の導通端子およ
    び画像入力信号が与えられるゲート端子を有するドライ
    ブトランジスタと、 前記ドライブトランジスタの第2の導通端子に接続され
    た出力端子と、 前記ドライブトランジスタの前記第2導通端子に接続さ
    れた第1の導通端子を有する負荷トランジスタと、 前記負荷トランジスタの第2の導通端子に接続された接
    地端子とを含み、 前記スイッチング手段と前記負荷トランジスタのゲート
    端子とには前記画像信号をリセットさせるクロック期間
    に対応したクロック期間を有するクロック信号が与えら
    れ、それによって、前記スイッチング手段と前記負荷ト
    ランジスタとは、前記リセット期間に対応して、それぞ
    れ前記出力電源と前記ドライブトランジスタとの間およ
    び前記ドライブトランジスタと前記接地端子との間の電
    気的接続を遮断することを特徴とする固体撮像装置の出
    力回路。
  4. 【請求項4】 前記画像入力信号の前記リセット期間に
    同期して所定の電位を印加する電位固定回路が前記ドラ
    イブトランジスタの前記第2導通端子と前記出力端子と
    の間に設けられていることを特徴とする請求項1ないし
    3のいずれかの項に記載された固体撮像装置の出力回
    路。
  5. 【請求項5】 前記電位固定回路は、前記ドライブトラ
    ンジスタの前記第2導通端子と前記出力端子との間に接
    続された第1の付加的なスイッチング手段と、前記出力
    端子に接続された第2の付加的なスイッチング手段と、
    前記第2の付加的なスイッチング手段に接続された定電
    圧源とを含むことを特徴とする請求項4に記載の固体撮
    像装置の出力回路。
  6. 【請求項6】 前記画像入力信号の前記リセット期間に
    同期して、当該リセット期間直前の画像データ期間の出
    力電位を保持する電位保持回路が前記ドライブトランジ
    スタの前記第2導通端子と前記出力端子との間に設けら
    れていることを特徴とする請求項1ないし3のいずれか
    の項に記載された固体撮像装置の出力回路。
  7. 【請求項7】 前記電位保持回路は、前記ドライブトラ
    ンジスタの前記第2導通端子と前記出力端子との間に接
    続された第1の付加的なスイッチング手段と、前記出力
    端子に接続されたコンデンサとを含むことを特徴とする
    請求項6に記載の固体撮像装置の出力回路。
  8. 【請求項8】 前記スイッチング手段は、極性が相補的
    で並列接続された2つのトランジスタを含むことを特徴
    とする請求項1,3,5または7のいずれかの項に記載
    された固体撮像装置の出力回路。
JP6157525A 1994-07-08 1994-07-08 固体撮像装置の出力回路 Withdrawn JPH0823478A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6157525A JPH0823478A (ja) 1994-07-08 1994-07-08 固体撮像装置の出力回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6157525A JPH0823478A (ja) 1994-07-08 1994-07-08 固体撮像装置の出力回路

Publications (1)

Publication Number Publication Date
JPH0823478A true JPH0823478A (ja) 1996-01-23

Family

ID=15651581

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6157525A Withdrawn JPH0823478A (ja) 1994-07-08 1994-07-08 固体撮像装置の出力回路

Country Status (1)

Country Link
JP (1) JPH0823478A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006042140A (ja) * 2004-07-29 2006-02-09 Matsushita Electric Ind Co Ltd 半導体装置およびカメラ
US7212241B2 (en) 2001-05-09 2007-05-01 Sony Corporation Solid-state imaging device and method for driving the same
US7363561B2 (en) * 2004-04-30 2008-04-22 Infineon Technologies Ag Method and circuit arrangement for resetting an integrated circuit

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7212241B2 (en) 2001-05-09 2007-05-01 Sony Corporation Solid-state imaging device and method for driving the same
US7710478B2 (en) 2001-05-09 2010-05-04 Sony Corporation Solid-state imaging device and method for driving the same
US7363561B2 (en) * 2004-04-30 2008-04-22 Infineon Technologies Ag Method and circuit arrangement for resetting an integrated circuit
JP2006042140A (ja) * 2004-07-29 2006-02-09 Matsushita Electric Ind Co Ltd 半導体装置およびカメラ
JP4519558B2 (ja) * 2004-07-29 2010-08-04 パナソニック株式会社 半導体装置およびカメラ

Similar Documents

Publication Publication Date Title
JP3998465B2 (ja) ボルテージホロワ及びそのオフセットキャンセル回路並びに液晶表示装置及びそのデータドライバ
US7196568B2 (en) Input circuit, display device and information display apparatus
KR100509714B1 (ko) 저노이즈,저전력cmos상관이중샘플러
KR20070076434A (ko) 고체 촬상장치
US6342782B1 (en) Power supply device for driving liquid crystal, liquid crystal device and electronic equipment using the same
WO1986007213A1 (en) Back bias generator
US20060001752A1 (en) CMOS image sensor for reducing kTC noise, reset transistor control circuit used in the image sensor and voltage switch circuit used in the control circuit
JPH0332267B2 (ja)
US20230096575A1 (en) Image sensing device having a mirroring circuit suitable for compensating an operating current
US7123231B2 (en) Driving circuit for liquid crystal display
US6784931B1 (en) Amplification type solid state imaging device
US5206553A (en) Clamping circuit
US4809307A (en) Charge transfer device capacitor coupled output
US7280144B2 (en) Solid-state image sensing device with reduced leak current
JPH0823478A (ja) 固体撮像装置の出力回路
US8130307B2 (en) Drive circuit and driving method for charge transfer unit and charge transfer system
KR100450479B1 (ko) 데드락 없는 전력회로
JPS6295800A (ja) 集積回路用制御方法及び装置
US10700674B1 (en) Differential comparator circuit
US5065056A (en) Clamping circuit
KR20170094832A (ko) 단위 픽셀 장치 및 그 동작 방법과 그를 이용한 씨모스 이미지 센서
GB2441161A (en) A CMOS output driver with a slew rate which does not depend on supply voltage
JP2002149247A (ja) 昇圧システム及びこれを備えた撮像装置
JPS58181321A (ja) 固体走査回路
US6861724B2 (en) Semiconductor integrated circuit

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20011002