KR100450479B1 - 데드락 없는 전력회로 - Google Patents

데드락 없는 전력회로 Download PDF

Info

Publication number
KR100450479B1
KR100450479B1 KR10-2002-0005720A KR20020005720A KR100450479B1 KR 100450479 B1 KR100450479 B1 KR 100450479B1 KR 20020005720 A KR20020005720 A KR 20020005720A KR 100450479 B1 KR100450479 B1 KR 100450479B1
Authority
KR
South Korea
Prior art keywords
field effect
voltage
circuit
switching
effect transistors
Prior art date
Application number
KR10-2002-0005720A
Other languages
English (en)
Other versions
KR20020064211A (ko
Inventor
가쯔자와미쯔유끼
Original Assignee
엔이씨 일렉트로닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔이씨 일렉트로닉스 가부시키가이샤 filed Critical 엔이씨 일렉트로닉스 가부시키가이샤
Publication of KR20020064211A publication Critical patent/KR20020064211A/ko
Application granted granted Critical
Publication of KR100450479B1 publication Critical patent/KR100450479B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices

Abstract

펄스 발생기 (11) 는 저전력 전압 (VDD) 으로부터 펄스 트레인 (CK91-CK93) 을 발생하고, 고전력 전압 (VLCD) 만큼 높은 펄스 트레인 (CK1 내지 CK3) 및 펄스 트레인들 (CK1 내지 CK3) 에 동상인 부속 트레인들 (CK21 내지 CK23) 이 부스팅 콘덴서 (30) 와 축적 콘덴서 (31/32/33) 사이에 병렬로 접속된 제 1 스위칭 회로 (10) 및 제 2 스위칭 회로 (20) 에 공급되도록 펄스 트레인들 (CK91-CK93) 을 레벨 시프터 (12) 및 부속 레벨 시프터 (14) 로 공급하고; 전하들은 저전력 전압 (VDD) 을 고전력 전압 (VLCD) 으로 부스팅하기 위해 부스팅 콘덴서 (30) 와 축적 콘덴서 (31/32/33) 사이에서 선택적으로 이동하고; 고전력 전압 (VLCD) 로 인한 부적절한 전압강하로 인하여 레벨 시프터에서 데드락 (deadlock) 이 발생할 경우에도, 제 2 스위칭 회로 (20) 는 부스팅 콘덴서 (30) 가 연속적으로 저전력 전압 (VDD) 를 부스팅하여 데드락으로부터 레벨 시프터 (12) 를 회복할 수 있게 한다.

Description

데드락 없는 전력회로{POWER CIRCUIT FREE FROM DEADLOCK}
본 발명은 전력회로에 관한 것이고, 특히, 예를들어, 전압 레벨을 증대시키는 부스터 (booster) 같은 전력회로에 관한 것이다.
통상, 전자장치는 전위레벨이 상이한 복수의 전원을 필요로 한다. 예를들어, 핸드폰에는 액정표시판이 제공되며, 구동회로는 액정표시판상에 그림 및 문자 이미지를 발생시킨다. 구동회로는 내장 마이크로컴퓨터 시스템의 일부를 형성하며, 내장 마이크로 컴퓨터 시스템의 다른 부품들에 분배되는 전압과 전위레벨이 상이한 전력 전압을 필요로 한다. 다른 부품들에 대한 전력 전압은 3볼트 내지 5볼트이다. 한편, 액정표시판의 구동회로에는 8볼트와 15볼트 사이의 전압이 필요하다. 따라서, 전위레벨에 있어서, 다른 부품들에 분배된 전력 전압보다 구동 회로에 대한 전력 전압이 더 높다. 고전력 전압이 핸드폰 내부에서 발생된다. 부스터가 핸드폰에 구비되어, 저전력 전압을 내부적으로 고전력 전압으로 승압한다.
낮은 전력 소비는 핸드폰의 중요한 기술적 목표이다. 마이크로컴퓨터 시스템의 다른 부품들에는 현재 1.5볼트의 전원이 공급된다. 1.5볼트로부터 고전력 전압이 승압된다. 도 1 은 종래의 부스터의 회로 구성을 나타낸다. 1.5볼트의 저전력 전압 (VDD) 이 상기 전위 범위내의 고전력 전압 VLCD 로 승압되지만, 고전력 전압 (VLCD) 은 다음 설명에서는 간단히 3볼트라고 가정한다.
종래의 부스터는 기본적으로 펄스 발생기 (11), 레벨 시프터 (12), 충전펌프 회로 (93) 로 구성된다. 저전력 전압 (VDD) 이 펄스 발생기 (11) 및 충전펌프 회로 (93) 에 접속된다. 펄스 발생기 (11) 는 레벨 시프터 (12) 에 접속되고, 펄스 트레인들 (CK91-CK93) 을 레벨 시프터 (12) 의 입력 노드들에 공급한다. 펄스 트레인들 (CK91-CK93) 은 전위레벨이 저전력 전압 (VDD) 만큼의 높이이다. 펄스 트레인들 (CK91-CK93) 은 위상이 서로 다르다 (도 2). 펄스 트레인 (CK92) 은 펄스 트레인 (CK91) 이 감퇴한 후 상승하고, 다음 펄스 트레인 (CK93) 은 펄스 트레인 (CK92) 이 감퇴한 후에 상승한다. 펄스 트레인 (CK91) 은 펄스 트레인 (CK93) 이 감퇴한 후 상승한다. 따라서, 펄스 트레인들 (CK91-CK93) 은 결코 서로 겹쳐지지 않는다.
레벨 시프터 (12) 의 출력 노드들은 충전 펌프 회로 (93) 의 제어 노드들에 접속되고, 충전 펌프 회로 (93) 의 출력 노드는 레벨 시프터 (12) 의 입력 노드에 접속된다. 충전 펌프 회로 (93) 는 레벨 시프터 (12) 로부터 공급된 펄스 트레인들 (CK91-CK93) 에 의한 제어하에서 저전력 전압 (VDD) 를 고전력 전압 (VLCD) 까지 끌어올린다. 고전력 전압 (VLCD) 이 구동회로 (도면에 미도시) 에 공급되고, 레벨 시프터 (12) 로 피드백된다. 레벨 시프터 (12) 는 펄스 트레인들 (CK91-CK93) 의 하이 레벨을 1.5볼트로부터 3볼트로 변화시키고, 펄스 트레인들 (CK1 내지 CK3) 을 발생시킨다. 또한, 펄스 트레인들 (CK91-CK93) 은 위상에 있어서 서로 다르고, 도 2 에 나타나는 바와 같이 결코 겹쳐지지 않는다.
도 3 은 충전 펌프 회로 (93) 의 회로 구성을 나타낸다. 충전펌프 회로 (93) 은 레귤레이터 (regulator) (40), 스위칭 유닛 (41), 스위칭 전계 효과 트랜지스터들 (101-106), 및 콘덴서들 (30-33) 을 포함한다. 저전력 전압 (VDD) 이 레귤레이터 (40) 및 스위칭 유닛 (41) 에 공급된다. 레귤레이터 (40) 는 저전력 전압 (VDD) 으로부터 일정한 저전력 전압을 발생한다. 이 예에서, 일정한 전압은 1 볼트이다. 스위칭 전계 효과 트랜지스터들 (101-106) 은 스위칭 네트워크를 형성하고, 콘덴서들 (30-33) 은 스위칭 네트워크를 통해 선택적으로 접속된다. 스위칭 유닛 (41) 은 상승 동작을 시작하는 시점에서 턴-온되고, 콘덴서 (33) 는 저전력 전압 (VDD) 으로 충전된다. 펄스 트레인들 (CK1-CK3) 은 스위칭 전계 효과 트랜지스터들 (101-106) 의 게이트 전극들에 선택적으로 공급된다. 펄스 트레인들 (CK1-CK3) 이 하이 레벨로 상승될 때, 관련된 스위칭 전계 효과 트랜지스터들 (101-106) 은 턴-온되고, 소스 노드들 및 드레인 노드들 사이의 전위레벨을 릴레이 시킨다. 스위칭 전계 효과 트랜지스터들 (101-106) 은 관련 펄스 트레인들 (CK1-CK3) 의 펄스 감퇴시에 턴-오프된다. 따라서, 이하 상세히 설명하는 바와 같이, 스위칭 전계 효과 트랜지스터들 (101-106) 은 펄스 트레인들 (CK91-CK93) 에 응답하여 온 상태와 오프 상태 사이에서 선택적으로 변화하여, 콘덴서들 (30-33) 을 접속 및 접속 해제하며, 고전압들 (VCL1, VCL2, 및 VCL3) 이 승압 동작을 통해 발생된다.
도 4 는 스위칭 전계 효과 트랜지스터들 (101-106) 을 나타낸다. n-채널 인핸스먼트형 전계 효과 트랜지스터들 (52) 은 각각의 스위칭 전계 효과 트랜지스터들 (101-106) 에 대응한다. n-채널 인핸스먼트형 전계 효과 트랜지스터들 (52) 은 게이트 전극 (G), 드레인 노드 (D), 및 소스 노드 (S) 를 갖는다. 펄스 트레인들 (CK1, CK2 또는 CK3) 이 게이트 전극 (G) 에 공급되고, 전압선들 (A 및 B) 은 각각 드레인 노드 (D) 및 소스 노드 (S) 에 접속된다. 펄스 트레인 (CK1) 이 n-채널 인핸스먼트형 전계 효과 트랜지스터 (52) 가 펄스 트레인들 (CK91, CK92 또는 CK93) 이 소스 노드 (S) 와 드레인 노드 (D) 사이에 전도성 채널을 발생시키도록 할 때, 전압선 (B) 은 전압선 (A) 에 전기적으로 접속된다. 펄스 트레인들 (CK1, CK2 또는 CK3) 이 소스 노드 (S) 와 드레인 노드 (D) 사이로부터 전도성 채널을 제거할 때, 전압선 (A) 은 전압선 (B) 으로부터 전기적으로 분리된다. 따라서, n-채널 인핸스먼트형 전계 효과 트랜지스터들 (52) 은 스위치로서 기능한다.
이하, 회로 동작에 관하여 설명한다. 상승 동작 전에, 스위칭 유닛 (41) 이 오픈되고, 콘덴서들 (32 및 33) 은 접지 레벨에 있다. 레귤레이터 (40) 는 1볼트의 전압 레벨을 출력하고, 출력전압을 콘덴서 (31) 의 상부 전극에 공급한다. "VCL1", "VCL2", 및 "VCL3" 는 콘덴서 (31, 32 및 33) 의 상부 전극의 전위레벨을 나타낸다.
처음에, 스위칭 유닛 (41) 이 턴-온된다. 그 후, 저전력 전압 (VDD) 이 스위칭 유닛 (41) 을 통해 콘덴서 (33) 의 상부전극에 전달되고, 콘덴서 전극 (33) 의 상부전극이 저전력 전압 (VDD; 도 5) 으로 충전된다. 저전력 전압 (VDD) 은 레벨 시프터 (12) 로 피드백된다. 스위칭 전계 효과 트랜지스터들 (101-106) 은 계속 턴-오프되어 있고, 레귤레이터 (40) 는 출력 전압을 1볼트로 유지시킨다.
상승 동작이 시작할 때, 스위칭 유닛 (41) 은 턴-오프되고, 펄스 트레인 (CK1) 이 하이 레벨로 변화된다. 그 후, 스위칭 전계 효과 트랜지스터들 (101내지 102) 은 턴-온되고, 스위칭 전계 효과 트랜지스터 (101내지102) 는 접지 레벨을 전달시키고, 레귤레이터 (40) 의 전압을 콘덴서 (30) 의 하부전극 (b) 및 상부전극 (a) 에 출력한다. 그 결과, 콘덴서 (31) 는, 도 5 에서 나타낸 바와 같이, 상부전극에서의 전위레벨을 1볼트 쪽으로 상승시킨다. 펄스 트레인 (CK1) 이 감퇴하고, 스위칭 전계 효과 트랜지스터들 (101 내지 102) 이 턴-오프된다. 따라서, 레귤레이터 (40) 의 출력 전압이 콘덴서 (30) 에 저장된다.
펄스 트레인 (CK2) 이 하이 레벨로 상승한다. 스위칭 전계 효과 트랜지스터들 (103내지 104) 은 턴-온된다. 레귤레이터 (40) 의 출력전압은 스위칭 전계 효과 트랜지스터 (103) 를 통해 전달되고, 레귤레이터 (40) 는 하부전극 (b) 을 접지 레벨로부터 그 출력전압으로 상승시킨다. 그 후, 상부전극에서의 전위레벨이 상승되고, 상승된 전압이 스위칭 전계 효과 트랜지스터 (104) 를 통해 콘덴서 (32) 의 상부전극으로 전달된다. 콘덴서 (32) 는 전위레벨 (VCL2) 을 상승된 전위레벨로 상승시킨다. 펄스 트레인 (CK2) 이 감퇴되고, 스위칭 전계 효과 트랜지스터들 (103-104) 이 턴-오프된다. 상승된 전위레벨이 콘덴서 (32) 에 저장된다.
클록 트레인 (CK3) 이 하이 레벨로 변화되고, 스위칭 전계 효과 트랜지스터들 (105내지 106) 이 턴-온된다. 상승된 전위레벨은 스위칭 전계 효과 트랜지스터들 (105) 을 통해 콘덴서 (32) 의 상부전극으로부터 콘덴서 (30) 의 하부 전극 (b) 으로 전달되고, 콘덴서 (30) 는 상부전극 (a) 을 다시 상승시킨다. 더 높은 전위레벨이 스위칭 전계 효과 트랜지스터들 (106) 을 통해 상부전극으로부터 콘덴서 (33) 의 상부전극에 전달되고, 콘덴서 (33) 의 상부 전극은 저전력 전압 (VDD) 으로부터 더 높은 전위레벨로 상승된다. 상부전극에서 전위레벨은 예를 들어, 더 높은 전위레벨은 레벨시프터 (12) 에 피드백되고, 레벨 시프터 (12) 는 펄스 트레인 (CK1) 의 하이 레벨을 CK3 로 상승시킨다. 펄스 트레인 (CK3) 은 감퇴되고, 스위칭 전계 효과 트랜지스터들 (105및 106) 은 턴-오프된다. 그 후, 더 높은 전위레벨이 콘덴서 (33) 에 저장된다.
상기의 상승동작은 반복되고, 도 5 에서 나타나는 바와 같이, 전위레벨들 (VLC1, VLC2, 및 VLC3) 이 점진적으로 증가된다. 결국, 전위레벨들 (VLC1, VLC2, 및 VLC3) 은 1볼트, 2볼트, 및 3볼트에 이르게 된다.
그러나, 종래의 부스터는 안정성이 열악하다는 문제점이 있다. 레벨 시프터 (12) 는 펄스 트레인 (CK91 내지 CK93) 으로부터 펄스 트레인 (CK1 내지 CK3) 을 발생시키고, 펄스 트레인 (CK1 내지 CK3) 의 하이 레벨을 더 높은 전위레벨, 예를 들어, VLC3 및 VCLD 로 조정한다. 그러나, 전위레벨 (VCL3) 이 바람직하지 않게 임계레벨 아래로 떨어지는 경우, 레벨 시프터 (12) 는 펄스 트레인 (CK1 내지 CK3) 을 중단시키고 데드락 (deadlock) 에 들어간다. 예를들어, 임계레벨은 1.2볼트이다. 도 6 은 데드락을 예시한다. 전위레벨 (VLCD) 이 80㎲전에 임계레벨보다 낮게 되며, 데드락이 레벨 시프터 (12) 에 발생한다. 펄스 트레인 (CK91 내지 CK93) 이 레벨 시프터 (12) 에 계속 공급되지만, 레벨 시프터 (12) 는 펄스 트레인 (CK1 내지 CK3) 을 중단한다.
데드락의 원인들중 하나는 고전력전압 (VLCD) 을 위한 전력공급라인상의 외부 노이즈이고, 또 다른 원인은 콘덴서 (33) 로부터의 전기 충전의 누설이다. 저전력 전압 (VDD) 이 펄스 트레인 (CK3) 의 펄스 상승시에 스위칭 전계 효과 트랜지스터 (106) 를 통해 콘덴서 (33) 의 상부전극으로부터 방전되기 때문에, 상승 동작이 안정한 출력 레벨, 예를들어 1볼트에 도달하기 전에 시작된다면, 데드락이 발생한다. 데드락이 발생할 때, 종래의 부스터는 부스팅 동작을 다시 시작한다. 종래의 부스터가 액정표시판에 대한 구동회로에 포함되는 경우에, 액정표시판이 그림과 이미지들을 발생할 수 없다.
이상에서 설명된 바와 같이, 제조업자들은 임계레벨에 대한 여유가 더 작은 저전력 전압 (VLCD) 으로 구동되는 액정표시유닛에 노력을 집중한다. 전력 전압 (VLCD) 이 낮을 수록, 임계레벨에 다한 여유가 더 작아진다는 것을 의미한다.이것은 레벨 시프터에서 데드락이 훨씬 발생하기 쉽다는 것을 의미한다. 다른 한편, 제조업자들이 전력전압 (VLCD) 및 임계레벨을 크게 유지한다면, 제조업자들은 여전히 액정표시유닛의 큰 전력소비를 겪게 된다.
따라서, 본 발명의 중요한 목적은 상승된 전압레벨과 임계레벨 사이의 여유가 작은 상황에서 안정한 부스터를 제공하는 것이다.
도 1 은 종래의 부스터의 회로 구성을 나타내는 회로도.
도 2 는 종래의 부스터에서 발생된 펄스 트레인들의 파형들을 나타내는 도면.
도 3 은 종래의 부스터에 포함된 충전 펌프 회로의 회로 구성을 나타내는 회로도.
도 4 는 종래의 충전펌프 회로에서, 각각 스위칭 전계 효과 트랜지스터로서 기능하는 n-채널 인핸스먼트형 전계 효과 트랜지스터 (n-channel enhancement type field effect transistor) 를 나타내는 도면.
도 5 는 종래의 부스터 회로에서 콘덴서들의 상부전극에서 전위레벨들을 나타내는 도면.
도 6 은 레벨 시프터의 데드락 (deadlock) 시에 펄스 트레인들 및 전위레벨을 나타내는 도면.
도 7 은 본 발명에 따른 부스터의 회로 구성을 나타내는 블록도.
도 8 은 본 발명에 따른 부스터에 포함된 충전 펌프 회로의 회로 구성을 나타내는 회로도.
도 9 는 데드락으로부터의 회복시 전압선들의 전위레벨들을 나타내는 그래프.
도 10 은 본 발명에 따른 또 다른 부스터에서 이용되는 트랜스퍼 게이트의 회로 구성을 나타내는 회로도.
도 11 은 본 발명에 따른 또 다른 부스터에 이용되는 병렬 회로의 회로 구성을 나타내는 회로도.
도 12 는 본 발명에 따른 부스터에 이용되는 병렬 회로의 회로 구성을 나타내는 회로도.
도 13 은 본 발명에 따른 부스터에 이용되는 부스터의 비도핑 전계 효과 트랜지스터의 심볼을 나타내는 도면.
도 14 는 본 발명에 따른 또 다른 부스터에 이용되는 병렬 회로의 회로 구성을 나타내는 회로도.
*도면의 주요부분에 대한 설명
11 : 펄스 발생기
13 : 충전 펌프 회로
14 : 레벨 시프터
20 : 스위칭 회로
40 : 레귤레이터
51 : p-채널 인핸스먼트형 전계 효과 트랜지스터
52 : n-채널 인핸스먼트형 전계 효과 트랜지스터
53 : 인버터
상기의 목적을 달성하기 위해, 본 발명은 충전 펌프 회로의 통상의 스위칭회로에 부속 스위칭 회로를 병렬로 연결하여, 펄스 트레인의 부속 세트에 응답하여 발생된 고전력 전압으로 레벨 시프터가 데드락으로부터 복구되도록 하는 것을 제안한다.
본 발명의 일 양태에 따르면,
제 1 다상 펄스 신호를 발생시키는 펄스 트레인들의 소스;
펄스 트레인들의 소스에 접속되고, 제 1 전압이 공급되고, 제 1 다상 펄스 신호로부터의 제 1 전압과 거의 동일한 제 1 레벨과 제 2 레벨 사이에서 변화된 제 2 다상 펄스 신호를 발생시키는 레벨 시프터; 및
제 2 전압이 공급되고, 부스팅 콘덴서, 복수의 축적 콘덴서, 및 부스팅 콘덴서와 축적 콘덴서 사이에 접속되는 제 1 스위칭 회로를 구비하고, 제 2 다상 펄스 신호에 응답하여 부스팅 콘덴서를 복수의 축적 콘덴서에 선택적으로 접속시켜서 제 1 전압이 제 2 전압으로부터 발생되도록 하는 충전펌프회로를 구비하는, 제 1 다상 펄스 신호를 발생시키는 펄스 트레인들의 소스를 포함하는 제 1 전압보다 더 안정된 제 2 전압으로부터 제 1 전압을 발생하는 전력 회로에 있어서,
제 2 다상 펄스 신호와 동상인 제 3 다상 펄스 신호를 발생하기 위해 시간 지연을 도입하며 펄스 트레인들의 소스에 접속된 지연회로를 더 포함하고,
충전 펌프 회로는 부스팅 콘덴서과 축적 콘덴서들 사이의 제 1 스위칭 회로에 병렬로 접속되고, 제 3 다상 펄스 신호에 응답하여 부스팅 콘덴서를 축적 콘덴서들에 선택적으로 접속하는 제 2 스위칭 회로를 더 포함하는 것을 특징으로 하는 전력회로가 제공된다.
제 1 실시예
첨부 도면과 관련하여 부스터의 특징들 및 이점들을 보다 구체적으로 설명한다.
도면중 도 7 과 관련하여, 본 발명을 구현하는 부스터는 기본적으로 펄스 발생기 (11), 레벨 시프터 (12), 부속 레벨 시프터 (14), 및 충전 펌프 회로 (13) 를 포함한다. 저전력 전압 (VDD) 은 펄스 발생기 (11) 및 펌프 회로 (13) 뿐만 아니라 부속 레벨 시프터 (14) 에 공급되고, 레벨 시프터 (12) 에는 고전력 전압 (VLCD) 이 공급된다. 예를들어, 저전력 전압 (VDD) 은 내부 전력으로부터 발생되고, 고전력 (VLCD) 보다 훨씬 더 안정적이다.
펄스 발생기 (11) 는 저전력 전압 (VDD) 으로부터 펄스 트레인들 (CK91 내지 CK93) 을 발생시키고, 레벨 시프터 (12) 및 부속 레벨 시프터 (14) 에 펄스 트레인들 (CK91 내지 CK93) 을 공급한다. 펄스 발생기 (11) 는 로우 레벨과 하이 레벨 사이에서 펄스 트레인들 (CK91 내지 CK93) 의 전위레벨을 변화시키고, 하이 레벨은 저전력전압 (VDD) 과 거의 동일하다. 펄스 트레인들 (CK91 내지 CK93) 은 결코 서로 겹쳐지지 않는다. 이 경우, 펄스 트레인들 (CK91 내지 CK93) 은 1.5볼트의 펄스 높이를 갖는다.
레벨 시프터 (12) 는 종래의 부스터에 구비된 것과 유사하다. 레벨 시프터 (12) 는 펄스 트레인들 (CK91 내지 CK93) 에 응답하여, 펄스 트레인들 (CK1 내지 CK3) 을 발생시킨다. 레벨 시프터 (12) 는 펄스 트레인들 (CK1 내지 CK3) 의 하이 레벨을 저전력 전압 (VDD) 으로부터 고전력 전압 (VLCD) 으로 변화시키고, 펄스 트레인들 (CK1 내지 CK3) 을 충전 펌프 회로 (13) 에 공급한다. 시간 지연 (time lag) 이 펄스 트레인들 (CK91 내지 CK93) 과 펄스 트레인들 (CK1 내지 CK3) 간에 도입된다. 펄스 트레인들 (CK1 내지 CK3) 은 서로 겹쳐지지 않는다.
또한, 부속 레벨 시프터 (14) 는 펄스 트레인들 (CK91 내지 CK93) 에 응답하여, 부속 펄스 트레인들 (CK21 내지 CK23) 을 발생시킨다. 펄스 트레인들 (CK21 내지 CK23) 은 저전력 전압 레벨 (VDD) 과 거의 동일한 하이 레벨을 갖는다. 따라서, 펄스 트레인들 (CK21 내지 CK23) 은 1.5볼트와 거의 동일한 펄스 높이를 갖는다. 부속 레벨 시프터 (14) 는 예를 들면, 펄스 트레인들 (CK91 내지 CK93) 과 펄스 트레인들 (CK21 내지 CK23) 사이의 펄스 트레인들의 전달로 시간 지연이 도입할 것이 기대된다. 즉, 부속 레벨 시프터 (14) 는 레벨 시프터 (12) 에 의해 시간 지연이 불가피하게 도입되는 한, 시간 지연을 도입한다. 이는 부속 레벨 시프터 (14) 가 펄스 트레인들 (CK21 내지 CK23) 이 펄스 트레인들 (CK1 내지 CK3) 과 동상이 되도록 하는 것을 의미한다. 따라서, 부속 레벨 시프터 (14) 는 펄스 트레인들 (CK1 내지 CK3) 과 펄스 트레인들 (CK21 내지 CK23) 간의 동기화를 위해 부스터에 포함된다. 이 경우, 부속 레벨 시프터 (14) 에 의해 도입된 시간 지연이 레벨 시프터 (12) 에 의해 불가피하게 도입된 시간 지연과 동일하도록 하기 위해서, 부속 레벨 시프터 (14) 는 회로 구성에 있어서 레벨 시프터 (12) 와 유사하다.
부속 레벨 시프터 (14) 는 지연 회로로 대체될 수 있다. 즉, 펄스 트레인들 (CK91 내지 CK93) 은 지연회로에 의해 지연되고, 지연된 펄스 트레인들은 펄스 트레인들 (CK21 내지 CK23) 로서 지연회로로부터 충전 펌프 회로 (13) 에 공급된다. 물론, 지연회로는 시간 지연이 레벨 시프터 (12) 에 의해 불가피하게 도입되는 한, 시간 지연을 도입하도록 설계된다.
펄스 트레인들 (CK1 내지 CK3) 및 펄스 트레인들 (CK21 내지 CK23) 의 2 세트가 충전 펌프 회로 (13) 에 공급되고, 충전 펌프 회로 (13) 는 펄스 트레인들 (CK1 내지 CK3) 또는 (CK21 내지 CK23) 에 응답하여 저전력 전압 (VDD) 을 고전력 전압 (VLCD) 으로 상승시킨다.
도 8 은 충전 펌프 회로 (13) 의 회로 구성을 보여준다. 충전 펌프 회로 (13) 는 부스팅 콘덴서 (30), 축적 콘덴서 (31, 32, 및 33), 부스팅 콘덴서 (30) 와 축적 콘덴서 (31, 32, 및 33) 사이에 접속된 통상의 스위칭 회로 (10), 역시 부스팅 콘덴서 (30)와 축적 콘덴서들 (31, 32, 및 33) 사이에 접속된 부속 스위칭 회로 (20), 레귤레이터 (40) 및 스위칭 유닛 (41) 을 포함한다. 펄스 트레인들 (CK1 내지 CK3) 의 세트가 통상의 스위칭 회로 (10) 에 공급되고, 펄스 트레인들 (CK21 내지 CK23) 의 다른 세트가 부속 스위칭 회로 (20) 에 공급된다. 부속 스위칭 회로 (20) 가 충전 펌프 회로 (93) 와 충전 펌프 회로 (13) 간의 차이점이다.
저전력 전압 (VDD) 이 레귤레이터 (40) 및 스위칭 유닛 (41) 에 공급된다. 레귤레이터 (40) 는 저전력 전압 (VDD) 으로부터 안정된 출력 전압을 발생시키며, 안정된 출력 전압은 저전력 전압 (VDD) 보다 낮다. 축적 콘덴서들 (31, 32, 및 33) 는 각각의 축적 전극들 및 각각의 반대쪽 전극들을 갖는다. 반대쪽 전극들은 접지되고, 축적 전극들은 전압선들 (VLC1, VLC2, 및 VLC3) 각각에 접속된다. 전압선 (VLC1) 은 레귤레이터 (40) 의 출력 노드에 접속되고, 축적 콘덴서 (31) 는 레귤레이터 (40) 의 안정한 충전 전압으로 충전된다.
반면, 부스팅 콘덴서 (30) 는 축적 콘덴서 (31, 32 및 33) 의 축적전극에 선택적으로 접속되는 2개의 전극 (a 및 b) 을 갖는다. 2개의 전극들 (a/b) 은 통상의 스위칭 회로 또는 부속 스위칭 회로를 통해 전압선들 (VLC1/VLC2/VLC3) 및 접지선 (GND) 에 선택적으로 접속된다.
통상의 스위칭 회로 (10) 는 스위칭 전계 효과 트랜지스터들 (101-106) 에 의해 구현된다. 스위칭 전계 효과 트랜지스터 (101-106) 은 종래의 부스터 (도 4) 의 것과 유사하다. 스위칭 전계 효과 트랜지스터 (101-102) 은 전극 (b) 와 접지선 (GND) 사이, 전압선 (VLC1) 과 전극 (a) 사이, 전압선 (VLC1) 과 전극 (b) 사이, 전극 (a) 과 전압선 (VLC2) 사이, 전극 (b) 과 전압선 (VLC2) 사이, 전극 (a) 와 전압선 (VLC3) 사이에 각각 접속된다. 펄스 트레인들 (CK1, CK2, 및 CK3) 이 스위칭 전계 효과 트랜지스터 (101및 102) 의 게이트 전극들, 스위칭 전계 효과 트랜지스터 (103및 104) 의 게이트 전극들, 및 스위칭 전계 효과 트랜지스터들 (105및 106) 의 게이트 전극들의 각각에 공급된다.
또한, 부속 스위칭 회로 (20) 는 스위칭 전계 효과 트랜지스터 (201-206) 에 의해 구현되고, 스위칭 트랜지스터 (201-206) 는 게이트 전극 (도 4) 에 나타난 n-채널 인핸스먼트형이다. 스위칭 전계 효과 트랜지스터 (201-206) 는 스위칭 전계 효과 트랜지스터들 (101-106) 에 병렬로 접속된다. 즉, 스위칭 전계 효과 트랜지스터들 (201-206) 은 전극 (b) 와 접지선 (GND) 사이, 전압선 (VLC1) 과 전극 (a) 사이, 전압선 (VLC1) 과 전극 (b) 사이, 전극 (a) 과 전압선 (VLC2) 사이, 전극 (b) 과 전압선 (VLC2) 사이, 전극 (a) 와 전압선 (VLC3) 사이에 각각 접속된다. 펄스 트레인들 (CK21, CK22, 및 CK23) 이 스위칭 전계 효과 트랜지스터들 (201및 202) 의 게이트 전극들, 스위칭 전계 효과 트랜지스터들 (203및 204) 의 게이트 전극들, 및 스위칭 전계 효과 트랜지스터들 (205및 206) 의 게이트 전극들의 각각에 공급된다. 이상에서 설명된 바와 같이, 펄스 트레인들 (CK21 내지 CK23) 은 펄스 트레인들 (CK1 내지 CK3) 과 각각 동상이다. 펄스 트레인들 (CK21 내지 CK23 및 CK1 내지 CK3) 은 스위칭 전계 효과 트랜지스터들 (201및 202) 이 각각 스위칭 전계 효과 트랜지스터들 (101및 102) 로 동시에 턴-온 및 턴-오프되도록 한다.
스위칭 유닛 (41) 은 저전력 전압원 (VDD) 과 전압선 (VLC3) 사이에 접속되고, 부스팅 동작의 개시 시점에 즉시 닫힌다.
레귤레이터 (40) 는 축적 콘덴서 (31) 를 안정한 출력 전압으로 충전시키는 것으로 가정된다. 처음에, 스위칭 유닛 (41) 이 턴-온된다. 그 후, 저전력 전압 (VDD) 이 스위칭 유닛 (41) 을 통해 콘덴서 (33) 의 축적 전극에 전달되고, 저전력 전압 (VDD) 은 축적 콘덴서 (33) 에 저장된다. 스위칭 전계 효과 트랜지스터들 (101내지 106및 201내지 206) 이 턴-오프되고, 저전력 레벨 (VDD) 이 레벨 시프터 (12) 로 피드백된다.
부스팅 동작이 시작될 때, 스위칭 유닛 (41) 이 턴-오프되고, 펄스 트레인들 (CK1 내지 CK21) 이 각각의 하이 레벨로 변화된다. 그 후, 스위칭 전계 효과 트랜지스터 (101과 106및 201과 206) 이 턴-온되고, 스위칭 전계 효과 트랜지스터 (101과 201및 102과 202) 은 접지 레벨 및 안정한 출력을 부스팅 콘덴서 (30) 의 전극 (b) 및 전극 (a) 에 전달시킨다. 그 결과, 축적 콘덴서 (31) 는 안정한 출력 전압 쪽으로 전극의 전위레벨을 상승시킨다. 펄스 트레인들 (CK1 및 CK21) 이 감퇴되고, 스위칭 전계 효과 트랜지스터들 (101과 106)및 스위칭 전계 효과 트랜지스터들 (201과 206) 이 턴-오프된다. 안정한 출력 전압이 축적 콘덴서 (30) 에 저장된다.
그후, 펄스 트레인들 (CK2 및 CK22) 은 각각 하이 레벨로 상승한다. 그 후, 스위칭 전계 효과 트랜지스터들 (103및 104) 및 스위칭 전계 효과 트랜지스터들 (203및 204) 이 턴-온된다. 안정한 스위칭 전계 효과 트랜지스터들 (103및 203) 을 통해 출력 전압이 전압선 (VCL1) 으로부터 전극 (b) 에 전달되고, 접지 레벨로부터 안정한 출력전압으로 전극 (b) 의 전위레벨을 상승시킨다. 그후, 전극 (a) 의 전위레벨이 부스팅되고, 부스팅된 전압은 스위칭 전계 효과 트랜지스터들 (104및 204) 및 전압선 (VCL2) 을 콘덴서 (32) 의 축적 전극에 통해 전달된다. 펄스 트레인들 (CK2 및 CK22) 이 쇠퇴하고, 스위칭 전계 효과 트랜지스터들 (103/104및 203/204) 이 턴-오프된다. 따라서, 부스팅된 전위레벨은 콘덴서 (32) 에 저장된다.
이 후, 클록 트레인들 (CK3 및 CK23) 이 각각의 하이 레벨로 변화되고, 스위칭 전계 효과 트랜지스터들 (105/106) 및 스위칭 전계 효과 트랜지스터들 (205/206) 이 턴-온된다. 부스팅된 전위레벨은 스위칭 전계 효과 트랜지스터들 (105및 205) 을 통해 콘덴서 (32) 의 축적 전극으로부터 부스팅 콘덴서 (30) 의 전극 (b) 로 전달되고, 부스팅 콘덴서 (30) 는 다시 다른 전극 (a) 의 전위레벨을 부스팅시킨다. 더 부스팅되어 있는 전위레벨은 스위칭 전계 효과 트랜지스터들 (105및 205) 을 통해 전극 (a) 으로부터 콘덴서 (33) 의 축적 전극으로 전달되고, 부스팅 콘덴서 (30) 는 콘덴서 (33) 의 축적 전극의 전위레벨을 상승시킨다. 축적 전극의 전위레벨, 예를들어, 더 부스팅된 전위레벨은 레벨 시프터 (12) 에 피드백되고, 레벨 시프터 (12) 는 펄스 트레인들 (CK1 내지 CK3) 의 하이 레벨을 상승시킨다. 펄스 트레인들 (CK3 및 CK23) 이 쇠퇴하고, 스위칭 전계 효과 트랜지스터들 (105및 105) 및 스위칭 트랜지스터들 (201및 205) 이 턴-오프된다. 그 후, 더 부스팅된 전위레벨은 콘덴서 (33) 에 저장된다.
이상에서 설명된 부스팅 동작이 반복되고, 전압선들 (VLC1, VLC2, 및 VLC3) 상의 전위레벨이 종래의 부스터에서의 그것들과 유사한 정도로 점진적으로 증가된다. 전압선들 (VLC1/VLC2) 및 전극 (b) 상의 전위레벨이 스위칭 전계 효과 트랜지스터 (211내지 206) 의 문턱값에 의한 펄스 트레인들 (CK21 내지 CK23) 의 하이 레벨보다 높은 어떤 전위레벨을 초과할 때, 스위칭 전계 효과 트랜지스터 (201내지 206) 는 펄스 트레인 (CK21 내지 CK23) 에 응답하고, 전압선들 (VLC1/VLC2) 및 전극 (b) 상의 전위레벨이 스위칭 전계 효과 트랜지스터 (201내지 206) 를 오프 상태로 유지한다. 전하들만이 스위칭 전계 효과 트랜지스터 (101내지 106) 로 대체된다. 따라서, 부스터는 바람직하지 않은 전압강하 (voltage drop) 가 없을 때에, 저전력 전압 (VDD) 으로부터 고전력 전압 (VLCD) 을 발생한다.
고전력 전압 (VLCD) 이 바람직하지 않게 1.1볼트로 강하된다고 가정하면, 고전력 전압 (VLCD) 은 레벨 시프터 (12) 의 임계레벨 예를들면, 1.2볼트보다 낮아지고, 데드락이 발생한다. 그러나, 전압강하는 부속 레벨 시프터 (14) 에는 어떤 영향도 미치지 않는다. 부속 레벨 시프터 (14) 는 펄스 트레인 (CK21 내지 CK23) 을 더 발생시키고, 그것들을 부속 스위칭 회로 (20) 에 공급한다.
펄스 트레인 (CK21) 이 하이 레벨로 변화할 때, 스위칭 전계 효과 트랜지스터 (201및 202) 가 턴-온되고, 부스팅 콘덴서 (30) 의 전극들 (b/a) 에 각각 접지 레벨 및 안정한 출력전압을 재생하고, 그 후, 펄스 트레인 (CK22 및 CK23) 에 대응하여 축적 전극 (32/33) 과 부스팅 콘덴서 (30) 사이에 전하들이 재생된다. 부스팅 동작은 반복되고, 부스팅 콘덴서 (30) 는 점진적으로 전압선 (VLC1, VLC2, 및 VLC3) 상의 전위레벨들을 상승시킨다.
고전력 전압 (VLCD) 은 임계레벨을 초과할 때, 레벨 시프터 (12) 는 펄스 트레인들 (CK1 내지 CK3) 의 발생을 재시작하고, 그것들에 통상의 스위칭 회로 (10) 을 공급한다. 스위칭 전계 효과 트랜지스터들 (101내지 106) 은 스위칭 전계 효과 트랜지스터 (201내지 206) 뿐만 아니라 스위칭 전계 효과 트랜지스터 (101내지 106) 를 통해 부스팅 동작에 다시 참여하고, 전하들이 부스팅 콘덴서 (30) 과 축적 콘덴서들 (32/33) 사이에 재생된다.
전압선 (VCL2/VCL3) 및 전극 (b) 상의 전위레벨이 문턱값에 의한 펄스 트레인들 (CK21 내지 CK23) 의 하이 레벨보다 높은 어떤 전위레벨을 초과한다. 그 후, 스위칭 전계 효과 트랜지스터들 (201내지 206) 은 펄스 트레인들 (CK21 내지 CK23) 에 응답하지 않고, 스위칭 전계 효과 트랜지스터들 (101내지 106) 만이 부스팅 동작에 참여한다. 저전력 전압 (VDD), 고전력 전압 (VLCD), 레귤레이터 (40) 의 안정한 출력 전압은 각각 1.5볼트, 3볼트, 1볼트라고 가정된다. 데드락이 발생할 때, 레벨 시프터 (12) 는 펄스 트레인들 (CK1 내지 CK3) 을 중단하고, 전압선 (VCL3) 상의 전위레벨이 감퇴한다. 그러나, 부속 스위칭 회로 (20) 는 부스팅 동작을 유지한다. 전압선 (VCL2/VCL3) 상의 전위레벨들이 전압강하로부터 회복된다.
이상의 설명으로부터 이해할 수 있듯이, 펄스 트레인들 (CK1 내지 CK3 및 CK21 내지 CK23) 의 2개의 세트가 레벨 시프터 (12/14) 로부터 충전 펌프 (13) 에서 부스팅 동작을 위한 관련된 스위칭 회로 (10/20) 에 공급된다. 충전 펌프 (13) 이 임계레벨 이상의 고전력 전압을 레벨 시프터 (12) 에 공급할 때, 부속 레벨 시프터 (14) 는 관련 스위칭 회로 (20) 가 중복이다. 그러나, 레벨 시프터 (12) 가 데드락에 기인하여 펄스 트레인들 (CK1 내지 CK3) 을 중단할 때도, 부속 레벨 시프터 (14) 는 펄스트레인들 (CK21 내지 CK23) 을 스위칭 회로 (20) 에 공급하고, 부스팅 콘덴서 (30) 및 축적 콘덴서 (31 내지 33) 는 부스팅 동작을 계속한다. 이 결과들은 레벨 시프터 (12) 가 데드락으로부터 회복되어, 펄스 트레인들 (CK1 내지 CK3) 을 재시작하도록 한다. 따라서, 부속 레벨 시프터들 (14) 및 스위칭 회로 (20) 가 고전력 전압 (VLCD) 의 안정성을 향상시킨다. 제조업자들이 고전력 전압 (VLCD) 와 회로 레벨 사이의 여유를 감소시키지만, 본 발명에 따른 부스터는 안정적으로 고전력 전압 (VLCD) 의 발생을 계속한다.
단지 지연회로, 예를 들면, 부속 레벨 시프터 (14) 및 스위칭 회로 (20) 를 종래의 부스터에 부가함으로써, 안정성이 달성된다. 부속 레벨 시프터 (14) 및 스위칭 회로 (20) 는 단지 반도체 칩상의 좁은 영역을 점유한다. 따라서, 제조업자들은 반도체 칩을 희생시키지 않고, 부스터의 안정성을 강화할 수 있다.
제 2 실시예
또한, 본 발명을 구체화하는 또 다른 실시예는 주로 펄스 발생기, 레벨 시프터, 지연회로, 예를 들면, 부속 레벨 시프터 및 충전 펌프 회로를 포함한다. 펄스 발생기, 레벨 시프터, 및 지연회로는 펄스 발생기 (11), 레벨 시프터 (12), 및 부속 레벨 시프터 (14) 와 각각 유사하고, 더 이상의 설명이 이하에 포함된다.
회로 구성에 있어서, 충전 펌프 회로는 충전 펌프 회로 (13) 와 유사하고, 부스팅 콘덴서, 축적 콘덴서들, 및 2개의 서로 평행으로 배치된 스위칭 회로들을 포함한다. 2개의 스위칭 회로들은 트랜스퍼 게이트들, p-채널 인핸스먼트형 전계 효과 트랜지스터 (51) 의 병렬 결합들, 및 스위칭 전계 효과 트랜지스터 (206) 를 제외한 도 10 의 인버터 (53) 에 의해 수반되는 n-채널 인핸스먼트형 전계 효과 트랜지스터 (52) 로 구현된다. 스위칭 전계 효과 트랜지스터 (206) 은 n-채널 인핸스먼트형 전계 효과 트랜지스터 (52) 에 의해 구현된다. 이것은 전압선 (VLC3) 상의 고전력 전압 (VLCD) 이 p-채널 인핸스먼트형 전계 효과 트랜지스터 (51) 하이 레벨의 부속 펄스 트레인의 존재시에는 턴-오프된다는 사실에 기인한다.
p-채널 인핸스먼트형 전계 효과 트랜지스터 (51) 가 작은 문턱값을 갖는다면, n-채널 인핸스먼트형 전계 효과 트랜지스터들은 스위칭 전계 효과 트랜지스터들 (211내지 206) 로서 이용될 수 있다. 즉, 트랜스퍼 게이트들이 온-상태와 오프-상태 사이에서 확실히 변화될 수 있는 한, 트랜스퍼 게이트들은 스위칭 전계 효과 트랜지스터드로 이용될 수 있다.
또한, p-채널 인핸스먼트형 전계 효과 트랜지스터 (51) 는 예를 들면, 스위칭 전계 효과 트랜지스터 (204) 에 직렬로 결합된 2개의 p-채널 인핸스먼트형 전계 효과 트랜지스터들 (51) 로 대체될 수 있다. p-채널 인핸스먼트형 전계 효과 트랜지스터 (51) 에서, 백 게이트 또는 n-형 웰은 전위레벨에 있어 다른 곳 보다 더 높은 소스 또는 드레인 영역에 접속될 것이다. 스위칭 전계 효과 트랜지스터 (20) 는 전압선 (VLC2) 과 전극 (a) 사이에 접속된다.
전극 (a) 은 전압선 (VLC2) 및 전압선 (VLC3) 에 선택적으로 접속되며, 소스 영역은 드레인 영역에 비하여 더 높거나 또는 더 낮다. 즉, 어느 영역이 다른 영역 보다 더 높은가를 결정하는 것은 불가능하다. 그들 사이에 서로 공유된 공통 영역에 대향하는 영역에 각각 p-채널 인핸스먼트형 전계 효과 트랜지스터의 백게이트가 접속된다. 따라서, p-채널 인핸스먼트형 전계 효과 트랜지스터 (51) 의 사용상 몇가지 제한이 존재한다.
전압선 (A 및 B) 에 병렬 조합을 접속하고, 레벨 시프터 (12) 및 인버터 (53) 로부터 n-채널 인핸스먼트형 전계 효과 트랜지스터 (52) 및 p-채널 인핸스먼트형 전계 효과 트랜지스터 (51) 까지 각각 펄스 트레인 (CK1/CK2/CK3 또는 CK21/CK22/CK23) 및 보상 펄스 트레인을 공급한다. 펄스 트레인이 하이 레벨까지 상승하면, 보상 트레인은 감퇴하고 n-채널 인핸스먼트형 전계 효과 트랜지스터 (52) 및 p-채널 인핸스먼트형 전계 효과 트랜지스터 (51) 가 동시에 턴온된다. 한편, 펄스 트레인이 높은 수준까지 감퇴하면, 보상 펄스 트레인이 상승하고 n-채널 인핸스먼트형 전계 효과 트랜지스터 (52) 및 p-채널 인핸스먼트형 전계 효과 트랜지스터 (51) 가 동시에 턴-오프된다. 전압선 (A 및 B) 은 전극 (a/b) 에 접속된 전압선 (VLC1/VLC2/VLC3), 접지선 (GND) 및 전압선을 나타낸다.
제 2 실시예를 실행하는 부스터는 도 7 및 8 에 나타낸 부스터와 유사하게 작동하며, 제 1 실시예의 모든 이점을 달성한다. 트랜스퍼 게이트는 n-채널 인핸스먼트형 전계 효과 트랜지스터보다 채널 저항이 더 낮아, 전위 강하없이 부스팅 콘덴서 (30) 와 축적 콘덴서 (31/32/33) 사이의 전위 레벨을 지연시킨다.
제 3 실시예
본 발명을 구현하는 또 다른 부스터는 펄스 발생기, 레벨 시프터, 지연회로, 즉, 부속 레벨 시프터, 및 충전 펌프 회로를 기본적으로 포함한다. 펄스 발생기, 레벨 시프터 및 지연회로는 각각 펄스 발생기 (11), 레벨 시프터 (12) 및 부속 레벨 시프터 (14) 와 유사하여, 이하 세부 설명은 생략한다.
충전 펌프 회로는 충전 펌프 회로 (13) 의 회로 배치와 유사하고, 서로 병렬 배치된 부스팅 콘덴서, 축적 콘덴서 및 2 개의 스위칭 회로를 포함한다. 스위칭 전계 효과 트랜지스터 (10 및 20) 를 제외한 도 11 에 나타낸 병렬 회로에 의해 2 개의 스위칭 회로가 실행된다. 병렬 회로는 상호 병렬 결합된 n-채널 인핸스먼트형 전계 효과 트랜지스터 (52) 및 n-채널 비도핑 전계 효과 트랜지스터 (54) 로 이루어진다. 전압선 (A 및 B) 사이에 병렬 회로 (52/54) 를 접속하고, n-채널 인핸스먼트형 전계 효과 트랜지스터 (52) 의 게이트 전극뿐만 아니라, n-채널 비도핑 전계 효과 트랜지스터 (54) 의 게이트 전극에 펄스 트레인 (CK1/CK2/CK3 또는 CK21/CK22/CK23) 을 공급한다.
n-유형 도펀트 불순물의 채널 도핑 단계를 포함하는 공정에 의해 n-채널 인핸스먼트형 전계 효과 트랜지스터 (52) 를 제조한다. n-채널 인핸스먼트형 전계 효과 트랜지스터는 0 보다 더 큰 임계값을 가진다. 그러나, n-채널 비도핑 전계 효과 트랜지스터는 0 정도의 임계값을 가진다. n-채널 비도핑 전계 효과 트랜지스터는 병렬 회로의 채널 저항을 감소시킨다. 상술한 바와 같이, 스위칭 트랜지스터 (101및 201) 는 n-채널 인핸스먼트형 전계 효과 트랜지스터에 의해 실행된다. 스위칭 트랜지스터 (101및 201) 도 병렬 회로에 의해 실행되는 경우, 전극 (b) 에 접속된 전압선은 전기적으로 n-채널 비도핑 전계 효과 트랜지스터를 통하여 접지 배선 (GND) 에 항상 접속되고, 부스팅 콘덴서 (30) 는 전위 레벨을 부스팅할 수 없다.
제 3 실시예를 실행하는 부스터는 제 1 실시예와 유사하게 작동하며, 모든 이점을 달성한다. 병렬 회로 (52/54) 는 전압선 (A 및 B) 사이의 저항을 감소시키고 부스팅 동작을 가속한다.
제 4 실시예
또한, 본 발명을 구현하는 또 다른 부스터는 펄스 발생기, 레벨 시프터, 지연회로, 즉 부속 레벨 시프터 및 충전 펌프 회로를 기본적으로 포함한다. 펄스 발생기, 레벨 시프터 및 지연회로는 각각 펄스 발생기 (11), 레벨 시프터 (12) 및 부속 레벨 시프터 (14) 와 유사하여, 이하 세부 설명은 생략한다.
충전 펌프 회로는 충전 펌프 회로 (13) 의 회로 배치와 유사하여, 서로 병렬 배치된 부스팅 콘덴서, 축적 콘덴서 및 2 개의 스위칭 회로를 포함한다. 2 개의 스위칭 회로는 도 12 에 나타낸 스위칭 전계 효과 트랜지스터 (101, 201및 206) 를 제외한 병렬 회로에 의해 실행된다. 병렬 회로는 트랜스퍼 게이트 즉 p-채널 인핸스먼트형 전계 효과 트랜지스터 (51), n-채널 인핸스먼트형 전계 효과 트랜지스터 (52) 및 인버터 (53) 의 병렬 조합, 및 트랜스퍼 게이트에 병렬 결합된 비도핑 전계효과 트랜지스터 (54) 로 이루어진다. 또한, p-채널 인핸스먼트형 전계 효과 트랜지스터 (51) 는 상기의 제한하에 있다.
전압선 (A 및 B) 사이에 병렬 회로 (51/52/54) 를 접속하고, p-채널 인핸스먼트형 전계 효과 트랜지스터 (51) 의 게이트 전극뿐만 아니라, n-채널 비도핑/n-채널 인핸스먼트형 전계 효과 트랜지스터 (54/52) 의 게이트 전극에 펄스 트레인 (CK1/CK2/CK3 또는 CK21/CK22/CK23) 및 보상 펄스 트레인을 공급한다.
제 4 실시예를 실행하는 부스터는 제 1 실시예와 유사하게 동작하며, 제 3 실시예의 이점을 달성한다.
제 5 실시예
또한, 본 발명을 구현하는 또 다른 실시예는 펄스 발생기, 레벨 시프터, 지연회로 즉, 부속 레벨 시프터, 및 충전 펌프 회로를 기본적으로 포함한다. 펄스 발생기, 레벨 시프터 및 지연회로는 각각 펄스 발생기 (11), 레벨 시프터 (12) 및 부속 레벨 시프터 (14) 와 유사하여, 이하 세부 설명은 생략한다.
충전 펌프 외로는 충전 펌프 회로 (13) 의 회로 배치와 유사하고, 서로 병렬 배치된 부스팅 콘덴서, 축적 콘덴서, 및 제 2 스위칭 회로를 포함한다. 2 개의 스위칭 회로는 스위칭 전계 효과 트랜지스터 (101및 201) 를 제외한 도 13 에 나타낸 n-채널 비도핑 전계 효과 트랜지스터 (54) 에 의해 실행된다. 부스터는 제 1 실시예와 유사하게 동작한다. n-채널 비도핑 전계 효과 트랜지스터 (54) 는 스위칭 회로 (10/20) 의 단순한 회로 배치를 희생하지 않고도 고속 스위칭 동작을 달성한다.
제 6 실시예
또한, 본 발명을 구현하는 또 다른 부스터는 펄스 발생기, 레벨 시프터, 지연회로, 즉, 부속 레벨 시프터, 및 충전 펌프 회로를 기본적으로 포함한다. 펄스 발생기, 레벨 시프터 및 지연회로는 펄스 발생기 (11), 레벨 시프터 (12) 및 부속 레벨 시프터 (14) 에 각각 유사하고, 이하에서는 더 이상 설명하지 않는다.
충전 펌프 회로는 회로 구성에 있어서 충전 펌프 회로 (13) 와 유사하고, 부스팅 콘덴서, 축적 콘덴서, 및 서로에 대하여 병렬로 배열된 2 개의 스위칭 회로를 포함한다. 2 개의 스위칭 회로는 스위칭 전계효과 트랜지스터 (101, 201및 206) 을 제외하고 도 14 에 도시된 병렬 회로에 의해 구현된다. 병렬 회로는 p-채널 인핸스먼트형 전계효과 트랜지스터 (51), n-채널 비도핑 전계효과 트랜지스터 (54), 및 인버터 (53) 로 이루어진다. 또한, p-채널 인핸스먼트형 전계효과 트랜지스터 (51) 는 앞에서 설명한 제한을 갖는다.
p-채널 인핸스먼트형 전계 효과 트랜지스터 (51) 및 n-채널 비도핑 전계 효과 트랜지스터 (54) 는 서로에 대하여 병렬이고 전압선 (A 및 B) 사이에 접속된다. 펄스 트레인 (CK1/CK2/CK3 또는 CK21/CK22/CK23) 이 n-채널 비도핑 전계효과 트랜지스터 (54) 및 인버터 (53) 의 게이트 전극에 공급되고, 인버터 (53) 는 부속 펄스 트레인을 p-채널 인핸스먼트형 전계 효과 트랜지스터 (51) 에 공급한다.
제 6 실시형태를 구현하는 부스터는 제 1 실시형태에 유사하게 동작하고, 제 3 실시형태의 이점을 달성한다.
부속 스위칭 회로 (20) 는 부스팅 콘덴서 (30) 와 축적 콘덴서
(31/32/33) 사이의 정류 스위칭 회로에 병렬로 접속하고, 부속 스위칭 회로의 스위칭 트랜지스터는 안정된 전력전압으로부터 발생된 펄스 트레인 (CK 21-CK23) 에 의해 게이트된다. 레벨 시프터 (12) 가 데드락으로 인하여 펄스 트레인 (CK1/CK2/CK3) 을 중단할 때, 부속 스위칭 회로는 부스팅 콘덴서 (30) 와 축적 콘덴서 (31/32/33) 사이의 전기 충전을 릴레이시켜 충전 펌프 회로 (13) 가 고전력 전압 VLCD 이 부적절한 전압강하로부터 회복될 수 있게 한다. 따라서, 레벨 시프터 (12) 는 데드락으로부터 즉시 회복되고, 본 발명에 따른 부스터는 액정표시판의 드라이버 회로와 같은 목적지로 고전력 전압을 안정되게 공급한다. 제조업자가 고전력 전압을 낮출 때도, 본 발명에 따른 부스터는 안정되고 데드락이 없게된다.
본 발명의 특정 실시형태를 도시하고 설명하였으나, 본 발명의 정신 및 범위를 일탈함이 없이 다양한 변화 및 변경이 수행될 수 있다.
예를 들어, 충전 펌프 회로 (13) 는 3 개 이상의 스테이지, 즉 3 개 이상의 축적 콘덴서를 가질 수 있다. 이 경우, 통상의 스위칭 회로와 부속 스위칭 회로는 제 1 실시형태의 것보다 큰 스위칭 전계효과 트랜지스터로 이루어진다.
저전력전압 (VDD) 및 고전력 전압 (VLCD) 은 결코 1.5 볼트 및 3 볼트로 제한되지 않는다. 본 발명은 저전압으로부터 고전압을 발생하는 임의의 부스터에 적용할 수 있다.
본 발명에 따른 부스터는 임의의 종류의 전자 또는 전기 시스템에 적용가능하다. 다시말해, 적용분야는 액정 표시 유닛에 제한되는 것이 아니다.
레귤레이터는 복수의 안정된 전압들을 축적 콘덴서에 선택적으로 공급할 수있다. 충전 펌프 회로는 거기에 공급되는 안정된 전압에 따라서 전압을 셋업하고 셋다운할 수 있다.
스위칭 전계효과 트랜지스터들 중의 선택된 하나는 p-채널 인핸스먼트형 전계 효과 트랜지스터에 의해 구현될 수 있다.
마지막으로, 출력 펄스 트레임이 레벨 시프터의 펄스 트레인에 동상이면, 임의의 종류의 지연회로가 부스터 또는 전력 회로에 대하여 사용될 수 있다.
상승된 전압레벨과 임계레벨 사이의 여유가 작은 상황에서 안정된 부스터를 얻을 수 있다.

Claims (12)

  1. 제 1 다상 펄스 신호 (CK91-CK93) 를 발생시키는 펄스 트레인 소스 (11) ;
    상기 펄스 트레인 소스 (11) 에 접속되어, 상기 제 1 전압 (VLCD) 이 공급되고, 상기 제 1 다상 펄스 신호 (CK91-CK93) 로부터 상기 제 1 전압과 거의 동일한 제 2 레벨과 제 1 레벨 사이에서 변화되는 제 2 다상 펄스 신호 (CK1-CK3) 를 발생시키는 레벨 시프터 (12); 및
    상기 제 2 전압 (VDD) 이 공급되고, 부스팅 콘덴서 (30), 복수의 축적 콘덴서들 (31/32/33), 및 상기 부스팅 콘덴서 (30) 와 상기 축적 콘덴서들 (31/32/33) 사이에 접속되고 상기 제 2 다상 펄스 신호 (CK1-CK3) 에 응답하여 상기 부스팅 콘덴서 (30) 를 상기 축적 콘덴서 (31/32/33) 에 선택적으로 접속하여 상기 제 1 전압 (VLCD) 이 상기 제 2 전압 (VDD) 으로부터 발생되도록 하는 제 1 스위칭 회로 (10) 를 포함하는 충전 펌프 회로 (13) 를 구비하는, 제 1 전압보다 안정한 제 2 전압 (VDD) 으로부터 상기 제 1 전압 (VLCD) 을 발생시키는 전력회로로서,
    상기 펄스 트레인 소스 (11) 에 접속되어, 상기 제 2 다상 펄스 신호 (CK1-CK3) 와 동상인 제 3 다상 펄스 신호 (CK21-CK23) 를 발생시키기 위해 시간 지연을 도입하는 지연회로 (14) 를 더 포함하고,
    상기 충전 펌프 회로 (13) 는 상기 부스팅 콘덴서 (30) 과 상기 축적 콘덴서들 (31/32/33) 사이에서 상기 제 1 스위칭 회로 (10) 에 병렬로 접속되고, 상기 제 3 다상 펄스 신호 (CK21/CK22/CK23) 에 응답하여 상기 부스팅 콘덴서 (30) 를 상기 축적 콘덴서들 (31/32/33) 에 선택적으로 접속하는 제 2 스위칭 회로를 더 포함하는 것을 특징으로 하는 전력회로.
  2. 제 1 항에 있어서,
    상기 충전 펌프 회로는 상기 제 1 전압이 상기 제 2 전압보다 더 높도록 상기 제 2 전압 (VDD) 을 상기 제 1 전압 (VLCD) 으로 부스팅하는 것을 특징으로 하는 전력회로.
  3. 제 1 항에 있어서,
    상기 충전 펌프 회로 (13) 는, 상기 제 2 전압 (VDD) 이 공급되는 입력 노드, 및 상기 축적 콘덴서들중 하나 (31) 에 접속되어, 안정한 전압을 상기 축적 콘덴서중의 하나 (31) 에 공급하는 출력 노드를 갖는 레귤레이터 (40); 및
    상기 제 2 전압 (VDD) 의 소스와, 상기 축적 콘덴서들중 또 다른 하나 (33) 사이에 접속되어, 그 내부에서 실현되는 동작의 초기 단계에서 상기 축적 콘덴서들중 상기 또 다른 하나 (33) 에 상기 제 2 전압 (VDD) 을 공급하는, 스위칭 유닛 (41) 을 더 포함하는 것을 특징으로 하는 전력회로.
  4. 제 3 항에 있어서,
    상기 안정된 전압은 상기 제 2 전압 (VDD) 보다 낮고, 상기 충전 펌프 회로 (13) 는 부스팅 콘덴서 (30) 에서의 부스팅 동작을 통해 제 2 전압 (VDD) 을 상기 제 1 전압 (VLCD) 으로 부스팅하는 것을 특징으로 하는 전력회로.
  5. 제 1 항에 있어서,
    상기 레벨 시프터와 회로 구성에 있어서 유사한 또 다른 레벨 시프터 (14) 는 상기 지연회로로서 기능하는 것을 특징으로 하는 전력회로.
  6. 제 1 항에 있어서,
    상기 제 1 스위칭 회로 (10) 는, 상기 제 2 다상 펄스 신호의 제 1 펄스 트레인들 (CK1/CK2/CK3) 이 선택적으로 공급되고 상기 제 3 다상 펄스 신호의 제 2 펄스 트레인들 (CK21/CK22/CK23) 이 선택적으로 공급되는 상기 제 2 스위칭 회로 (20) 의 제 2 스위칭 구성부들 (201-206) 과 그 수에 있어서 동일한 제 1 스위칭 구성부들 (101-106) 을 갖고, 상기 제 1 스위칭 구성부 (101-106) 는 상기 제 2 스위칭 구성부들 (201-206) 과 각각 쌍을 이루는 것을 특징으로 하는 전력회로.
  7. 제 6 항에 있어서,
    상기 제 1 및 제 2 스위칭 구성부들은 각각 n-채널 인핸스먼트형 전계 효과 트랜지스터들 (52) 에 의해 구현되는 것을 특징으로 하는 전력회로.
  8. 제 6 항에 있어서,
    상기 제 1 및 제 2 스위칭 구성부들은 n-채널 인핸스먼트형 전계 효과 트랜지스터들 (52) 과 각각 n-채널 인핸스먼트형 전계 효과 트랜지스터들 (52) 을 갖는 트랜스퍼 회로들, 상기 n-채널 인핸스먼트형 전계 효과 트랜지스터들 (52) 에 병렬로 접속된 p-채널 인핸스먼트형 전계 효과 트랜지스터들 (51), 및 상기 p-채널 인핸스먼트형 전계 효과 트랜지스터에 상기 펄스 트레인을 공급하기 위해 상기 n-채널 인핸스먼트형 전계 효과 트랜지스터들 (52) 에 공급되는 제 1 또는 제 2 펄스 트레인에 부속 펄스 트레인을 발생시키는 인버터 (53) 에 의해 선택적으로 구현되는 것을 특징으로 하는 전력회로.
  9. 제 6 항에 있어서,
    상기 제 1 및 제 2 스위칭 구성부들은 0 보다 큰 소정의 문턱값을 갖는 n-채널 인핸스먼트형 전계 효과 트랜지스터들 (52), 및 0 과 거의 동일한 문턱값을 갖는 n-채널형 비도핑 전계 효과 트랜지스터 (54) 에 의해 선택적으로 구현되고, 제 1 펄스 트레인 또는 제 2 펄스 트레인은 상기 n-채널 인핸스먼트형 전계 효과 트랜지스터들 (52) 의 게이트 전극 (G) 및 상기 n-채널형 비도핑 전계 효과 트랜지스터 (54) 의 게이트 전극 (G) 에 공급되는 것을 특징으로 하는 전력회로.
  10. 제 7 항에 있어서,
    상기 제 1 및 제 2 스위칭 구성부 각각 상기 n-채널 인핸스먼트형 전계 효과 트랜지스터들 (52) 에 병렬로 접속된, 0 과 거의 동일한 문턱값을 갖는 n-채널 유형 비도핑 전계 효과 트랜지스터 (54) 를 더 갖고, 제 1 펄스 트레인 또는 제 2 펄스 트레인은 상기 n-채널 인핸스먼트형 전계 효과 트랜지스터들 (52) 의 게이트 전극 (G) 및 상기 n-채널형 비도핑 전계 효과 트랜지스터 (54) 의 게이트 전극 (G) 에 공급되는 것을 특징으로 하는 전력회로.
  11. 제 8 항에 있어서,
    상기 각각의 트랜스퍼 회로는 상기 n-채널 인핸스먼트형 전계 효과 트랜지스터들 (52) 에 병렬로 접속된, 0 과 거의 동일한 문턱값을 갖는 n-채널형 비도핑 전계 효과 트랜지스터 (54) 를 더 갖고, 제 1 펄스 트레인 또는 제 2 펄스 트레인은 n-채널형 비도핑 전계 효과 트랜지스터 (54) 의 게이트 전극 (G) 에 공급되는 것을 특징으로 하는 전력회로.
  12. 제 6 항에 있어서,
    상기 제 1 및 제 2 스위칭 구성부들은, n-채널 인핸스먼트형 전계 효과 트랜지스터들 (52), p-채널 인핸스먼트형 전계 효과 트랜지스터 (51) 를 각각 갖는 병렬회로, 상기 p-채널 인핸스먼트형 전계 효과 트랜지스터 (51) 에 병렬로 접속된 n-채널 유형 비도핑 전계 효과 트랜지스터 (54), 및 상기 p-채널 인핸스먼트형 전계 효과 트랜지스터의 게이트 전극에 상기 펄스 트레인을 공급하기 위해 상기 n-채널형 비도핑 전계 효과 트랜지스터들의 게이트 전극에 공급되는 제 1 및 제 2 펄스 트레인에 부속 펄스 트레인을 발생시키는 인버터 (53) 를 각각 갖는 병렬 회로들에 의해 선택적으로 구현되는 것을 특징으로 하는 전력회로.
KR10-2002-0005720A 2001-01-31 2002-01-31 데드락 없는 전력회로 KR100450479B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001023995A JP3430155B2 (ja) 2001-01-31 2001-01-31 電源昇圧回路
JPJP-P-2001-00023995 2001-01-31

Publications (2)

Publication Number Publication Date
KR20020064211A KR20020064211A (ko) 2002-08-07
KR100450479B1 true KR100450479B1 (ko) 2004-10-01

Family

ID=18889203

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0005720A KR100450479B1 (ko) 2001-01-31 2002-01-31 데드락 없는 전력회로

Country Status (4)

Country Link
EP (1) EP1233504A3 (ko)
JP (1) JP3430155B2 (ko)
KR (1) KR100450479B1 (ko)
CN (1) CN1369952A (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4042627B2 (ja) * 2003-05-20 2008-02-06 ソニー株式会社 電源電圧変換回路およびその制御方法、ならびに表示装置および携帯端末
KR100959780B1 (ko) * 2003-09-08 2010-05-27 삼성전자주식회사 액정 표시 장치와, 이의 구동 장치 및 방법
JP4265631B2 (ja) * 2006-08-10 2009-05-20 ソニー株式会社 電源回路、表示装置、および携帯端末
JP5198163B2 (ja) * 2008-06-19 2013-05-15 ラピスセミコンダクタ株式会社 昇圧回路
CN102035414B (zh) * 2010-12-13 2013-03-20 成都成电硅海科技股份有限公司 多电压等级的开关电源控制系统
TWI588638B (zh) * 2015-11-09 2017-06-21 智原科技股份有限公司 電壓調整器的防鎖死電路及其相關電源系統
CN105810171B (zh) * 2016-05-31 2018-04-20 昆山龙腾光电有限公司 放大反向电路及液晶显示装置
CN108226812A (zh) * 2018-01-17 2018-06-29 环胜电子(深圳)有限公司 自动式电源测试系统

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5397931A (en) * 1993-03-31 1995-03-14 Texas Instruments Deutschland Gmbh Voltage multiplier
KR0149220B1 (ko) * 1994-12-27 1998-12-01 김주용 챠지 펌프 회로
GB2324423B (en) * 1997-04-16 1999-07-21 Lsi Logic Corp Charge pump

Also Published As

Publication number Publication date
CN1369952A (zh) 2002-09-18
EP1233504A3 (en) 2005-01-26
KR20020064211A (ko) 2002-08-07
JP3430155B2 (ja) 2003-07-28
JP2002233133A (ja) 2002-08-16
EP1233504A2 (en) 2002-08-21

Similar Documents

Publication Publication Date Title
US4621315A (en) Recirculating MOS charge pump
US5912560A (en) Charge pump circuit for voltage boosting in integrated semiconductor circuits
US6960955B2 (en) Charge pump-type booster circuit
US6075404A (en) Substrate biasing circuit and semiconductor integrated circuit device
US5828095A (en) Charge pump
US7368969B2 (en) Level shift circuit and semiconductor device
US5491432A (en) CMOS Differential driver circuit for high offset ground
JPH01164264A (ja) 電圧増倍器集積回路と整流器素子
KR950003911B1 (ko) 기판 바이어스 발생장치
US5412257A (en) High efficiency N-channel charge pump having a primary pump and a non-cascaded secondary pump
US5646571A (en) Output buffer circuits
KR100450479B1 (ko) 데드락 없는 전력회로
US7342437B2 (en) Charge pump circuit
KR19980071017A (ko) 충전 펌프 회로 및 논리 회로
US8072257B2 (en) Charge pump-type voltage booster circuit and semiconductor integrated circuit device
JP3698550B2 (ja) ブースト回路及びこれを用いた半導体装置
US6995602B2 (en) Charge pump system
US5338988A (en) Voltage converting circuit with low consumption driver
US6424202B1 (en) Negative voltage generator for use with N-well CMOS processes
CN111210786B (zh) 移位寄存器单元、栅极驱动电路、显示基板和显示装置
US6249151B1 (en) Inverter for outputting high voltage
US5798915A (en) Progressive start-up charge pump and method therefor
US6177829B1 (en) Device for improving the switching efficiency of an integrated circuit charge pump
JP2000003598A (ja) ブースト回路及びこれを備える半導体記憶装置
US6738273B2 (en) Charge pump drive signal recovery circuit

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120821

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20130822

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150819

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20160818

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20170822

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee