TWI782739B - 用於單斜率類比至數位轉換器之具有直流切斷裝置的比較器級 - Google Patents

用於單斜率類比至數位轉換器之具有直流切斷裝置的比較器級 Download PDF

Info

Publication number
TWI782739B
TWI782739B TW110137264A TW110137264A TWI782739B TW I782739 B TWI782739 B TW I782739B TW 110137264 A TW110137264 A TW 110137264A TW 110137264 A TW110137264 A TW 110137264A TW I782739 B TWI782739 B TW I782739B
Authority
TW
Taiwan
Prior art keywords
transistor
coupled
stage
signal
comparator
Prior art date
Application number
TW110137264A
Other languages
English (en)
Other versions
TW202226765A (zh
Inventor
海老原弘知
Original Assignee
美商豪威科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商豪威科技股份有限公司 filed Critical 美商豪威科技股份有限公司
Publication of TW202226765A publication Critical patent/TW202226765A/zh
Application granted granted Critical
Publication of TWI782739B publication Critical patent/TWI782739B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/123—Simultaneous, i.e. using one converter per channel but with common control or reference circuits for multiple converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/129—Means for adapting the input signal to the range the converter can handle, e.g. limiting, pre-scaling ; Out-of-range indication
    • H03M1/1295—Clamping, i.e. adjusting the DC level of the input signal to a predetermined value
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/56—Input signal compared with linear ramp

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Analogue/Digital Conversion (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

一種比較器包含耦合在一第一級與一第三級之間的一第二級。該第二級包含一第一電晶體，該第一電晶體經耦合以回應於經耦合以自該第一級接收之一第一輸出信號而進行切換。該第一電晶體經耦合以產生經耦合以由該第三級接收之一第二輸出信號。一第二電晶體耦合至該第一電晶體。該第一電晶體及該第二電晶體耦合在一第一供應電壓與一參考電壓之間。該第二級之一第二級電流經由該第一電晶體及該第二電晶體而傳導。該第二電晶體經耦合以回應於一第三輸出信號而進行切換，該第三輸出信號經耦合以回應於該第二輸出信號而自該第三級接收。

Description

用於單斜率類比至數位轉換器之具有直流切斷裝置的比較器級
本發明一般而言係關於影像感測器，且特定而言但並非排它地，關於一種供在一影像感測器中之類比至數位轉換中使用之比較器。
影像感測器已變得無處不在並且現以廣泛用於數位相機、蜂巢式電話、安防攝像頭以及醫學、汽車及其他應用中。隨著將影像感測器整合至一較寬廣範圍之電子裝置中，可期望經由裝置架構設計以及影像獲取處理兩者以儘可能多之方式( 例如，解析度、電力消耗、動態範圍 等)增強影像感測器之功能性、效能度量等等。
一典型影像感測器回應於來自一外部場景被入射在影像感測器上之影像光而操作。影像感測器包含具有光敏元件( 例如，光電二極體)之一像素陣列，該等光敏元件吸收入射影像光之一部分且在吸收影像光之後旋即產生影像電荷。由像素光生之影像電荷可量測為行位元線上的依據入射影像光而變化之一類比輸出影像信號。換言之，所產生之影像電荷之量與影像光之強度成比例，該影像光作為類比影像信號自行位元線讀出並轉換為提供表示外部場景之資訊之數位值。
本文中闡述一種用於包含一級之一比較器之一設備及系統的各種實例，該級具有供在一影像感測器類比至數位轉換器中使用之一DC切斷裝置。在以下闡述中，陳述眾多具體細節以提供對實例之一透徹理解。然而，熟習此項技術者將認識到，本文中所闡述之技術可在不具有具體細節中之一或多者的情況下實踐或者可利用其他方法、組件、材料等來實踐。在其他例項中，未詳細展示或闡述眾所周知之結構、材料或操作以避免使某些態樣模糊。
貫穿本說明書對「一項實例」或「一項實施例」之提及意指結合該實例所闡述之一特定特徵、結構或特性包含於本發明之至少一項實例中。因此，在本說明書通篇之各個位置中片語「在一項實例中」或「在一項實施例中」之出現未必全部係指同一實例。此外，在一或多個實例中可以任何適合方式組合該等特定特徵、結構或特性。
本文中可出於易於闡述目的而使用諸如「下面」、「下方」、「之上」、「之下」、「上方」、「上部」、「頂部」、「底部」、「左」、「右」、「中心」、「中間」及諸如此類之空間相對術語來描述一個元件或特徵相對於另一元件或特徵之關係，如各圖中所圖解說明。將理解，除各圖中所繪示之定向之外，空間相對術語亦意欲涵蓋裝置在使用或操作中之不同定向。舉例而言，若旋轉或翻轉各圖中之裝置，則闡述為在其他元件或特徵「下方」或「下面」或「之下」的元件將被定向在其他元件或特徵「上方」。因此，例示性術語「下方」及「之下」可涵蓋上方及下方兩者之一定向。裝置可以其他方式定向(旋轉90度或以其他定向)且因此可解釋本文中所使用之空間相對闡述語。另外，亦將理解，當一元件被稱為在兩個其他元件「之間」時，該元件可係兩個其他元件之間的唯一元件，或者亦可能存在一或多個介入元件。
在本說明書通篇中，使用了數個技術術語。此等術語將呈現其在其所屬領域中之普通含義，除非本文中另外具體定義或其使用之內容脈絡將另外清晰地暗示。應注意，在本文件中，可互換地使用元件名稱及符號(例如，Si與矽)；然而，此兩者具有等同含義。
圖1A圖解說明根據本發明之教示的具有讀出電路系統106之一成像系統之一項實例，該讀出電路系統包含供與一類比至數位轉換器搭配使用之一比較器116之一項實例。如將論述，在各種實例中，根據本發明之實施例，比較器116係具有一級之一個多級比較器，該級具有一DC切斷裝置。成像系統100包含像素陣列102、控制電路系統110、讀出電路系統106及功能邏輯117。在一項實例中，像素陣列102係一光電二極體二維(2D)陣列或影像感測器像素( 例如，像素P1、P2、……、Pn)。如所圖解說明，光電二極體被配置成若干列( 例如，列R1至Ry)及若干行( 例如，行C1至Cx)以獲取一人、地點、物體等之影像資料，該影像資料接著可用於再現該人、地點、物體等之一個2D影像。然而，在其他實例中，可瞭解，光電二極體/像素未必被配置成若干列及若干行，而是可採用其他組態。
在一項實例中，在像素陣列102中之每一影像感測器光電二極體/像素已獲取其影像資料或影像電荷之後，該影像資料由讀出電路系統106讀出並接著被轉傳送至功能邏輯117。讀出電路系統106可經耦合以從像素陣列102中之複數個光電二極體經過位元線112讀出影像資料。在各種實例中，讀出電路系統106可包含放大電路系統、類比至數位轉換(ADC)電路系統或其他。在某些實施例中，對於讀出行之位元線112中之每一者，可包含一斜坡產生器114、一或多個比較器116及一或多個計數器118。如下文將更詳細論述，斜坡產生器114、比較器116及計數器118可用於包含於讀出電路系統106中之一各別類比至數位轉換器(ADC)中以產生影像資料的數位表示。在實例中，功能邏輯117可耦合至讀出電路系統106以簡單地儲存影像資料或甚至藉由應用後影像效應( 例如，剪裁、旋轉、移除紅眼、調整亮度、調整對比度或其他)來操縱影像資料。在一項實例中，讀出電路系統106可沿著行位元線112一次讀出一列影像資料(經圖解說明)或者可使用多種其他技術(未經圖解說明)讀出影像資料，諸如一串行讀出或同時對所有像素之一完全並行讀出。
在一項實例中，包含於讀出電路系統106中之ADC係一單斜率ADC。舉例而言，為了執行類比至數位轉換，讀出電路系統106可自斜坡產生器114接收一斜坡信號。可由比較器116自斜坡產生器114接收斜坡信號，亦可經由一各別行位元線112自像素陣列102之一像素接收影像電荷。比較器116可基於對斜坡信號與影像電荷電壓位準之一比較而判定影像電荷之一數位表示。在實例中，隨著一斜坡事件在來自斜坡產生器114之斜坡信號中開始，計數器118在一類比至數位轉換程序開始時開始計數。比較器116比較斜坡信號與影像電荷電壓位準，並且當斜坡信號達到輸入影像電荷電壓位準時，比較器116之輸出自一第一狀態轉變至一第二狀態。換言之，當比較器116偵測來自斜坡產生器114之斜坡信號之電壓位準何時等於來自位元線112之影像電荷電壓位準時，比較器116之輸出之此「雙態切換點」會出現，並且因此比較器116之輸出自一第一狀態( 例如，邏輯「1」)雙態切換至一第二狀態( 例如，邏輯「0」)，或者反之亦然，此會使計數器118停止計數。然後，可自計數器118讀出計數器值以判定來自位元線112之影像電荷電壓位準之數位表示。
在一項實例中，控制電路系統110耦合至像素陣列102以控制像素陣列102中複數個光電二極體之操作。舉例而言，控制電路系統110可產生用於控制影像獲取之一快門信號。在一項實例中，快門信號係用於同時啟用像素陣列102內之所有像素以在單一獲取窗期間同時捕獲其各別影像資料之一全域快門信號。在另一實例中，快門信號係一滾動快門信號，使得在連續獲取窗期間依序啟用每一列、每一行或每一群組像素。在另一實例中，影像獲取與諸如一閃光燈等照明效應同步。
在一項實例中，成像系統100可包含於一數位相機、行動電話、膝上型電腦及諸如此類中。另外，成像系統100可耦合至其他件硬體，諸如一處理器(一般用途或其他)、記憶體元件、輸出(USB埠、無線傳輸器、HDMI埠等)、照明/閃光燈、電輸入(鍵盤、觸控顯示器、追蹤墊、滑鼠、麥克風等)及/或顯示器。其他件硬體可將指令遞送至成像系統100、自成像系統100擷取影像資料或操縱由成像系統100供應之影像資料。
圖1B係圖解說明在一影像感測器中之一類比至數位轉換期間與如 圖 1A中所圖解說明之斜坡產生器114、比較器116及計數器118相關聯的信號中之某些信號之一時序圖。具體而言， 圖 1B展示在一單斜率類比至數位轉換期間來自斜坡產生器114之斜坡信號、來自位元線112之影像電荷電壓位準、來自比較器116之輸出電壓Vout以及計數器118相對於時間之操作。如所展示，斜坡事件以斜坡114開始，此乃因當計數器118在 圖 1B中之第一垂直虛線處開始計數時，斜坡信號開始斜變( 例如，斜降)。此時，比較器Vout 116處於一第一狀態( 例如，邏輯「高」或「1」)中，同時斜坡信號114之電壓大於位元線112之電壓。
繼續 圖 1B中所繪示之實例，一旦斜坡114等於或下降至小於由位元線112指示之影像電荷電壓位準之一值，比較器Vout 116便在 圖 1B中之第二垂直虛線處轉變或「雙態切換」至一第二狀態( 例如，邏輯「低」或「0」)。此時，計數器118停止計數。在各種實例中，在計數器118已停止之後，該計數器之值被讀出並用於判定來自位元線112之影像電荷電壓位準之數位表示。然後，在各種實例中，可在下一類比至數位轉換開始之前重設斜坡114、位元線112、比較器Vout 116及計數器118。
圖2A係展示一比較器之一實例之一示意圖，該比較器具有供與一影像感測器中之一類比至數位轉換器搭配使用之多個級。如實例中所展示，該比較器包含耦合至一第二級222之一第一級220，該第二級耦合至一第三級224。第一級220包含電晶體226、電晶體228、電晶體230、電晶體232及電晶體234。電晶體226及228之源極耦合至一供應電壓。電晶體226及228之閘極耦合在一起並耦合至電晶體226之汲極。電晶體230之汲極耦合至電晶體226之汲極，且電晶體232之汲極耦合至電晶體228之汲極。電晶體234耦合在電晶體230及232之源極與一參考電壓之間。電晶體230之閘極經電容耦合以經由電容器C1接收斜坡214，且電晶體232之閘極經電容耦合以經由電容器C2接收位元線212。電晶體228之汲極經組態以產生1st_out 240，該1st_out係第一級220之輸出。
第二級222包含一電晶體246以及耦合在供應電壓與參考電壓之間的一電流源248。電晶體246之閘極經耦合以接收1st_out 240。電流iAVDD2 276表示經由電晶體246之電流，且電流iGND2 278表示經由電流源248之電流。電晶體246之汲極經組態以產生2nd_out 254，該2nd_out係第二級222之輸出。應瞭解，第二級222將一簡單共同源極放大器用作第二級。
第三級224包含具有經耦合以接收2nd_out 254之一輸入之一反相器266。反相器266之輸出係比較器Vout 216之輸出電壓。
圖2B係圖解說明在一影像感測器中之一類比至數位轉換期間與如 圖 2A中所圖解說明之比較器相關聯的信號中之某些信號之一時序圖。在實例中，比較器用於一單斜率ADC中，且比較器經組態以比較位元線電壓212與一斜坡214。 圖 2B展示在一單斜率類比至數位轉換期間相對於時間之1st_out 240電壓、2nd_out 254電壓、iAVDD2 276電流及iGND2 278電流之一實例。如所展示，1st_out 240電壓最初係一正值，且2nd_out 254電壓、iAVDD2 276電流及iGND2 278電流在類比至數位轉換開始時實質上係零。
如 圖 2B中所繪示之實例中所展示，當1st_out 240電壓隨著比較器開始自一第一狀態轉變或「雙態切換」至一第二狀態而開始下降時，2nd_out 254電壓、iAVDD2 276電流及iGND2 278電流作為回應全部開始上升。該實例進一步展示，在比較器已自第一狀態轉變或「雙態切換」至第二狀態之後，2nd_out 254電壓在如所展示之一正電壓下保持穩定，且iAVDD2 276電流及iGND2 278電流兩者在約0.6 µA至1 µA之一電流下保持穩定。
圖2A 至圖2B圖解說明 圖 2A中所展示之比較器之缺點之一係在比較器已轉變或「雙態切換」之前及之後存在一電流差。具體而言，如以iAVDD2 276及iGND2 278電流所展示，第二級222電流在比較開始時實質上係零，但在第二級222轉變如所圖解說明之狀態之後會改變或增加。第二級222之此電流改變可導致非想要H帶。
為了在如 圖 2B中所圖解說明之比較器狀態之轉變之前及之後減少由第二級222之電流改變導致之非想要H帶，一個解決方案可能出於電流補償目的而將一額外電流分支添加至第二級222。在此一解決方案中，在第二級222轉變或「雙態切換」之前，包含電晶體246及電流源248之第二級222之分支在補償分支汲取電流的同時不會消耗電流。在第二級222轉變或「雙態切換」之後，包含電晶體246及電流源248之第二級222之分支在補償分支不消耗電流的同時汲取電流。如此，經由第二級222傳導之DC電流可在轉變之前及之後保持實質上不變。然而，此方法之一缺點係較大總體電流消耗，此乃因第二級222總是在第二級222轉變或「雙態切換」之前或之後消耗經由補償分支或具有電晶體246及電流源248之分支之某些電流。
圖3A圖解說明根據本發明之教示的展示一比較器之一實例之一示意圖，該比較器具有供與一影像感測器中之一類比至數位轉換器搭配使用之多個級。應瞭解， 圖 3A所圖解說明之實例性比較器可係如 圖 1A中所展示之比較器116之一實例性實施方案，且上文所闡述之經類似命名及編號元件在下文經類似耦合並起作用。
如所展示， 圖3A中所圖解說明之實例性比較器包含耦合至一第二級322之一第一級320，該第二級耦合至一第三級324。第一級320包含電晶體326、電晶體328、電晶體330、電晶體332、電晶體334、電晶體336及電晶體338。電晶體326及328之源極耦合至一供應電壓AVDD。在一項實例中，供應電壓AVDD係等於大約2.8 V之一類比供應電壓。在其他實例中，應瞭解，供應電壓AVDD可具有一不同值。電晶體326及328之閘極耦合在一起並耦合至電晶體326之汲極。電晶體330之汲極耦合至電晶體326之汲極，且電晶體332之汲極耦合至電晶體328之汲極。電晶體334耦合在電晶體330及332之源極與一參考電壓之間。在一項實例中，參考電壓實質上等於接地。
電晶體330之閘極經電容耦合以經由電容器C1接收斜坡314，且電晶體332之閘極經電容耦合以經由電容器C2接收位元線312。在 圖 3A中所繪示之實例中，電晶體330之閘極處之電壓被標記為Vinp 372，且電晶體332之閘極處之電壓被標記為Vinn 374。電晶體328之汲極經組態以產生第一級輸出信號1st_out 340之輸出。電晶體336耦合在電晶體330之汲極與閘極之間，且電晶體338耦合在電晶體332之汲極與閘極之間。在所繪示實例中，電晶體336及338係經耦合以回應於一第一級重設信號rst_1st_b 342而進行切換的第一自動歸零電晶體及第二自動歸零電晶體。在實例中，電晶體336及338係經組態以回應於來自第一級重設信號rst_1st_b 342之一邏輯低值而接通的p通道( 例如，PMOS)電晶體。
圖3A中所繪示之實例圖解說明第二級322包含電晶體346、電晶體348、電晶體350、電晶體352及一儲存電容器C S。電晶體346耦合至供應電壓AVDD。電晶體346之閘極經耦合以接收並回應於來自第一級320之第一級輸出信號1st_out 340。電晶體346經耦合以回應於第一級輸出信號1st_out 340而產生一第二級輸出信號2nd_out 354。
電晶體348耦合至電晶體346，且電晶體350經由電晶體348耦合至電晶體346。在所繪示實例中，電晶體350之閘極經耦合以接收並回應於一第三級輸出信號3rd_out 368。如將論述，根據本發明之教示，電晶體350被組態為經耦合以回應於第三級輸出信號3rd_out 368而進行切換之一DC切斷裝置。
如所展示，電晶體346、電晶體348及電晶體350耦合在供應電壓AVDD與參考電壓之間。儲存電容器C S耦合在參考電壓與電晶體348之閘極之間。在實例中，儲存電容器C S經組態以對一偏壓電壓Vbias進行取樣並保持該偏壓電壓，該偏壓電壓經耦合以加偏壓於電晶體348之閘極。在實例中，電晶體352耦合在電晶體348之汲極與儲存電容器C S之間以回應於一第二級重設信號rst_2nd 356而提供自電晶體348之汲極取樣並保持在儲存電容器C S中之偏壓電壓Vbias。
電流iAVDD2 376表示經由電晶體346之電流，且電流iGND2 378表示經由電晶體350之電流。在操作中，第二級322的包含iAVDD2 376及iGND2 378之一第二級電流經由電晶體346、電晶體348及電晶體350而傳導。如下文將更詳細論述，電晶體350係一DC切斷裝置，此乃因該電晶體回應於第三級輸出信號3rd_out 368而斷開，此會截斷經由電晶體350之電流且因此回應於第三級輸出信號3rd_out 368而截斷第二級322之第二級電流。因此，根據本發明之教示，第二級322的包含iAVDD2 376及iGND2 378之第二級電流在切換電晶體346及電晶體350之轉變之前及之後實質上係零。
圖3A中所繪示之實例圖解說明第三級324包含電晶體358、電晶體360、電晶體362、電晶體364及緩衝器366。電晶體358及電晶體364耦合至供應電壓DVDD。在一項實例中，供應電壓DVDD係等於大約1.2 V之一數位供應電壓。在其他實例中，應瞭解，供應電壓DVDD可具有一不同值。電晶體360耦合至電晶體358，且電晶體362耦合在電晶體360與參考電壓之間。緩衝器366具有耦合至介於電晶體358與電晶體360之間的一節點之一輸入。第三級輸出信號3rd_out 368產生於介於電晶體358與電晶體360之間的節點處。緩衝器366耦合在由供應電壓DVDD及參考電壓提供之導軌之間。緩衝器366之輸出係比較器Vout 316之輸出電壓。電晶體358之閘極及電晶體360之閘極經耦合以接收並回應於第二級輸出信號2nd_out 354。電晶體362之閘極及電晶體364之閘極經耦合以接收並回應於一第三級啟用信號3rd_en 370。
圖3B係根據本發明之教示的圖解說明在一自動歸零週期及一影像感測器中之一類比至數位轉換期間與如 圖 3A中所圖解說明之比較器相關聯的信號中之某些信號之一時序圖。在實例中，比較器用於一單斜率ADC中，且比較器經組態以比較位元線電壓312與一斜坡314。 圖 3B之實例展示發生在第一垂直虛線與第二垂直虛線之間的一比較器自動歸零週期、發生在第四垂直虛線與第六垂直虛線之間的一第一ADC週期以及發生在第七垂直虛線與第九垂直虛線之間的一第二ADC週期。另外， 圖3B展示第一級重設信號rst_1st_b 342、第二級重設信號rst_2nd 356、第三級啟用信號3rd_en 370、斜坡信號314、位元線信號312、Vinn 374、Vinp 372、第一級輸出信號1st_out 340、第二級輸出信號2nd_out 354、第三級輸出信號3rd_out 368及比較器輸出Vout 316之一實例。在所繪示實例中，應注意，第三級輸出信號3rd_out 368及比較器輸出Vout 316在所繪示實例中可用相同圖表表示，此乃因在所繪示實例中，緩衝器366之輸出依循耦合至緩衝器366之輸入之第三級輸出信號3rd_out 368。
如 圖 3B中所繪示之實例中所展示，rst_1st_b 342及rst_2nd 356信號經組態以接通及關斷電晶體336、338及352，以便在比較器自動歸零週期期間將第一級320及第二級322自動歸零。在rst_2nd 356轉變為低之前，2nd_out 354輸出係電晶體348及350之偏壓電壓。當rst_2nd 356係高的時，電晶體352接通且電晶體348之閘極與汲極耦合在一起。以此方式，與電晶體348之閘極電壓相同的2nd_out 354電壓經設定以使電晶體348汲取與電晶體346輸出相同的電流( 亦即，iAVDD2＝iGND2)。當rst_2nd 356轉變轉為低時，對偏壓電壓進行取樣並保持該偏壓電壓。在rst_1st_b 342及rst_2nd 356信號在自動歸零週期中關斷電晶體336、338及352之後，第一ADC週期發生。如所展示，在每一ADC週期開始時，第一級輸出信號1st_out 340係高的，此會關斷電晶體346。其中，根據本發明之教示，電晶體346在每一ADC週期開始時關斷，iAVDD2 376及經由第二級322之第二級電流在每一ADC週期開始時實質上係零。
繼續所繪示實例，斜坡電壓增加且接著在每一ADC週期期間開始斜降，如用斜坡314信號所指示。3rd_en 370在每一ADC週期期間係高的，此會啟用第三級324且在ADC週期期間會覆蓋斜坡314信號之斜降週期。
在所繪示實例中，Vinp 372信號依循斜坡314信號，且Vinn 374信號依循位元線312信號。如所展示，當Vinp 372信號在ADC週期期間斜降至小於或等於Vinn 374信號之一值時，第一級輸出信號1st_out 340接通電晶體346，此會使第二級輸出信號2nd_out 354自一低值轉變為一高值，從而會關斷電晶體358並接通電晶體360。在3rd_en 370信號在第一ADC週期及第二ADC週期期間係高的情況下，比較器輸出( 例如，Vout 316)自一第一狀態轉變或雙態切換至一第二狀態，且第三級輸出信號3rd_out 368回應於自低值轉變為一高值之第二級輸出信號2nd_out 354而自一高值轉變為一低值。
根據本發明之教示，隨著第三級輸出信號3rd_out 368自高值轉變為低值，電晶體350關斷，此會在電晶體346接通之後截斷iGND2 378電流及經由第二級322之第二級電流。因此，根據本發明之教示，電晶體350充當在比較器進行轉變或雙態切換之後防止第二級電流之一DC切斷裝置。如此，根據本發明之教示，在ADC週期期間，回應於Vinp 372信號斜降至小於或等於Vinn 374信號之值，第二級電流在切換比較器中之電晶體之轉變之前及之後實質上係零。
圖3C係根據本發明之教示的圖解說明在一影像感測器中之一類比至數位轉換期間與如 圖 3A中所圖解說明之一比較器相關聯的某些額外信號之一時序圖。特定而言， 圖 3C中所圖解說明之時序圖展示在一ADC週期期間第二級322中之電流消耗。在ADC週期開始時，第一級輸出信號1st_out 340係高的，此會關斷第二級322之電晶體346。如此，iAVDD2 376係零，且第二級322中不存在DC電流。當Vinp 372信號斜降為小於或等於Vinn 374信號之一值時，第一級輸出信號1st_out 340下降，電晶體346接通並開始汲取iAVDD2 376電流以及iGND2 378電流，同時電晶體350仍接通。然而，根據本發明之教示，隨著第二級輸出信號2nd_out 354電壓繼續上升，第三級輸出信號3rd_out 368繼續下降且接著關斷電晶體350，此會截斷經由電晶體350之DC電流且因此截斷經由第二級322之DC電流。
圖4A圖解說明根據本發明之教示的展示一比較器之第二級及第三級之另一實例之一示意圖，該比較器具有供與一影像感測器中之一類比至數位轉換器搭配使用之多個級。應瞭解， 圖 4A所圖解說明之實例性比較器可係如 圖 1A中所展示之比較器116之一實例性實施方案，且上文所闡述之經類似命名及編號元件在下文經類似耦合並起作用。亦應瞭解， 圖 4A中所圖解說明之實例性比較器與 圖 3A中所圖解說明之實例性比較器共用相似性。
舉例而言， 圖4A中所圖解說明之實例性比較器包含耦合至一第三級424之一第二級422。第二級422包含電晶體446、電晶體448、電晶體450、電晶體452及一儲存電容器C S。電晶體446耦合至供應電壓AVDD。電晶體446之閘極經耦合以接收並回應於第一級輸出信號1st_out 440。應瞭解，一第一級( 圖 4A中未圖解說明)回應於在每一ADC週期期間比較一斜坡信號與一位元線信號而產生第一級輸出信號1st_out 440。第一級輸出信號1st_out 440經耦合以由第二級422接收。電晶體446經耦合以回應於第一級輸出信號1st_out 440而產生一第二級輸出信號2nd_out 454。
電晶體448耦合至電晶體446，且電晶體450經由電晶體448耦合至電晶體446。在所繪示實例中，電晶體450之閘極經耦合以接收並回應於一第三級輸出信號3rd_out 468。因此，根據本發明之教示，電晶體450被組態為經耦合以回應於第三級輸出信號3rd_out 468而進行切換之一DC切斷裝置。
如所展示，電晶體446、電晶體448及電晶體450耦合在供應電壓AVDD與參考電壓之間。儲存電容器C S耦合在參考電壓與電晶體448之閘極之間。在實例中，儲存電容器C S經組態以對一偏壓電壓Vbias進行取樣並保持該偏壓電壓，該偏壓電壓經耦合以加偏壓於電晶體448之閘極。在實例中，電晶體452耦合在電晶體448之汲極與儲存電容器C S之間以回應於一第二級重設信號rst_2nd 456而提供自電晶體448之汲極取樣並保持在儲存電容器C S中之偏壓電壓Vbias。
在操作中，第二級422之一第二級電流經由電晶體446、電晶體448及電晶體450而傳導。如將論述，電晶體450係一DC切斷裝置，此乃因該電晶體回應於來自第三級424之一輸出而斷開，此會回應於來自第三級424之輸出而截斷第二級422之第二級電流。因此，根據本發明之教示，第二級422之第二級電流在比較器轉變或雙態切換之前及之後實質上係零。
圖4A中所繪示之實例圖解說明第三級424包含電晶體458、電晶體460、電晶體462、電晶體480、反相器466、NAND閘484及NAND閘486。電晶體480耦合至供應電壓DVDD，且電晶體458耦合至電晶體480。電晶體460耦合至電晶體458，且電晶體462耦合在電晶體460與參考電壓之間。第三級輸出信號3rd_out 468產生於介於電晶體458與電晶體460之間的節點處。電晶體462經耦合以進行切換或回應於第三級啟用信號3rd_en 470，且電晶體480經耦合以進行切換或回應於第三級啟用信號3rd_en_b 482之一互補。一NAND閘484之一第一輸入耦合至介於電晶體458與電晶體460之間的節點。NAND閘484之一第二輸入經耦合以接收第三級啟用信號3rd_en 470。一NAND閘486之一第一輸入經耦合以回應於第三級啟用信號3rd_en 470而自第一NAND閘484之一輸出接收第三級輸出信號3rd_out 468之一互補。NAND閘486之一第二輸入經耦合以接收一回饋啟用信號fb_en 488。因此，NAND閘486之輸出亦經組態以回應於回饋啟用信號fb_en 488及第三級啟用信號3rd_en 470而重新產生第三級輸出信號3rd_out 468。電晶體450經耦合以回應於經耦合以自NAND閘486之輸出接收之第三輸出信號3rd_en 468而進行切換。反相器466具有耦合至NAND閘484之輸出的一輸入。反相器466耦合在由供應電壓DVDD及參考電壓提供之導軌之間。反相器466之輸出經組態以提供比較器Vout 416之輸出電壓。
圖4B係根據本發明之教示的圖解說明在一自動歸零週期期間及在一影像感測器中之一類比至數位轉換期間與如 圖 4A中所圖解說明之一比較器相關聯的信號中之某些信號之一時序圖。在實例中，比較器用於一單斜率ADC中，且比較器經組態以比較一位元線電壓與一斜坡信號。 圖 4B之實例展示發生在第三垂直虛線與第五垂直虛線之間的一第一ADC週期以及發生在第六垂直虛線與第八垂直虛線之間的一第二ADC週期。另外， 圖4B展示第二級重設信號rst_2nd 456、第三級啟用信號3rd_en 470、第三級啟用信號3rd_en_b 482之互補、回饋啟用信號fb_en 488、第一級輸出信號1st_out 440、第二級輸出信號2nd_out 454、第三級輸出信號3rd_out 468及比較器輸出Vout 416之一實例。在所繪示實例中，應注意，第三級輸出信號3rd_out 468及比較器輸出Vout 416在所繪示實例中可用相同圖表表示，此乃因反相器466之輸出依循第三級輸出信號3rd_out 468。
如 圖 4B中所繪示之實例中所展示，rst_2nd 456信號最初經組態以接通及關斷電晶體452，此會在一比較器自動歸零週期期間將第二級422自動歸零。類似於 圖 3B中所闡述之實例，當rst_2nd 456係高的時，加偏壓於2nd_out 454以使經由電晶體448及450之電流與經由電晶體446之電流相同。當rst_2nd 456轉變為低時，對2nd_out 454上之彼偏壓電壓進行取樣並保持該偏壓電壓。在每一ADC週期期間，在rst_2nd 456信號在自動歸零週期中關斷電晶體452之後，斜坡電壓(未展示)增加且接著開始斜降。如所展示，在每一ADC週期開始時，第一級輸出信號1st_out 440係高的，此會關斷電晶體446。根據本發明之教示，隨著電晶體446在每一ADC週期開始時關斷，經由第二級422之第二級電流在每一ADC週期開始時實質上係零。
圖4B中所繪示之實例展示，在每一ADC週期期間，3rd_en 470信號係高的，互補信號3rd_en_b 482係低的，且回饋啟用信號fb_en 488係高的，此會在如上文所論述之ADC週期期間啟用第三級424並覆蓋斜坡信號之斜降週期。亦應注意，在 圖 4B中所繪示之實例中，當3rd_en 470信號係低的，互補信號3rd_en_b 482係高的且回饋啟用信號fb_en 488係低的時，第三級輸出信號3rd_out 468及Vout 416信號係低的。在每一ADC週期開始時，當3rd_en 470信號係高的，互補信號3rd_en_b 482係低的且回饋啟用信號fb_en 488係高的時，第三級輸出信號3rd_out 468及Vout 416信號係高的，直至比較器雙態切換為止，此時，第二級輸出信號2nd_out 454轉變為高且第三級輸出信號3rd_out 468及Vout 416信號轉變為低。
特定而言，隨著斜坡信號在ADC週期期間斜降至小於或等於位元線信號之一值，第一級輸出信號1st_out 440下降並接通電晶體446，此會使第二級輸出信號2nd_out 454自一低值轉變為一高值，從而會關斷電晶體458並接通電晶體460。在於第一ADC週期及第二ADC週期期間3rd_en 470信號係高的，3rd_en_b 482信號係低的且回饋啟用信號fb_en 488係高的情況下，比較器輸出( 例如，Vout 416)自一第一狀態轉變或雙態切換至一第二狀態且第三級輸出信號3rd_out 468回應於第二級輸出信號2nd_out 454自低值轉變為一高值而自一高值轉變為一低值。
根據本發明之教示，在電晶體446接通之後，在第三級輸出信號3rd_out 468自高值轉變為低值的情況下，電晶體450關斷，此會截斷經由第二級422之第二級電流。因此，根據本發明之教示，電晶體450充當在比較器進行轉變或雙態切換之後防止第二級電流之一DC切斷裝置。如此，根據本發明之教示，回應於在ADC週期期間斜坡信號斜降至小於或等於位元線信號之值，第二級電流在切換比較器中之電晶體之轉變之前及之後實質上係零。
圖5A圖解說明根據本發明之教示的展示一比較器之又另一實例之一示意圖，該比較器具有供與一影像感測器中之一類比至數位轉換器搭配使用之多個級。應瞭解， 圖 5A所圖解說明之實例性比較器可係如 圖 1A中所展示的比較器116之一實例性實施方案，且上文所闡述的經類似命名及編號元件在下文經類似耦合並起作用。亦應瞭解， 圖 5A中所圖解說明之實例性比較器與 圖 3A中所圖解說明之實例性比較器及 圖 4A中所圖解說明之實例性比較器共用相似性。
舉例而言， 圖5A中所圖解說明之實例性比較器包含耦合至一第二級522之一第一級520，該第二級耦合至一第三級524。第一級520包含電晶體526、電晶體528、電晶體530、電晶體532、電晶體534、電晶體536、電晶體538、電晶體590及電晶體592。電晶體526、528及590之源極耦合至一供應電壓AVDD。電晶體526及528之閘極耦合在一起並耦合至電晶體526之汲極。電晶體530之汲極耦合至電晶體526之汲極，且電晶體532之汲極耦合至電晶體528之汲極。電晶體534耦合在電晶體530及532之源極與一參考電壓之間。
電晶體530之閘極經電容耦合以經由電容器C1接收斜坡514，且電晶體532之閘極經電容耦合以經由電容器C2接收位元線512。電晶體528之汲極經組態以回應於一第一級輸出啟用信號1st_out_en_b 596而經由電晶體592產生第一級輸出信號1st_out 540之輸出。在所繪示實例中，電晶體592係一p通道電晶體( 例如，PMOS)且第一級輸出啟用信號1st_out_en_b 596因此回應於一邏輯低值而接通電晶體592。在實例中，電晶體590經耦合以回應於一第一級輸出高信號1st_out_high_b 594而將第一級輸出信號1st_out 540拉至一高值( 例如，AVDD)。在實例中，電晶體590係一p通道電晶體且第一級輸出高信號1st_out_high_b 594因此回應於一邏輯低值而接通電晶體590。
電晶體536耦合在電晶體530之一汲極與閘極之間，且電晶體538耦合在電晶體532之一汲極與閘極之間。在所繪示實例中，電晶體536及538係經耦合以回應於一第一級重設信號rst_1st_b 542而進行切換之第一自動歸零電晶體及第二自動歸零電晶體。在實例中，電晶體536及538係經組態以回應於來自第一級重設信號rst_1st_b 542之一邏輯低值而接通的p通道電晶體。
圖5A中所繪示之實例圖解說明第二級522包含電晶體546、電晶體548、電晶體550、電晶體552及一儲存電容器C S。電晶體546耦合至供應電壓AVDD。當電晶體590回應於第一級輸出高信號1st_out_high_b 594而關斷時，電晶體546之閘極經耦合以接收並回應於來自第一級520之第一級輸出信號1st_out 540。電晶體546經耦合以回應於第一級輸出信號1st_out 540而產生一第二級輸出信號2nd_out 554。
電晶體548耦合至電晶體546，且電晶體550經由電晶體548耦合至電晶體546。在所繪示實例中，電晶體550之閘極經耦合以接收並回應於一第三級輸出信號3rd_out 568。因此，根據本發明之教示，電晶體550被組態成經耦合以回應於第三級輸出信號3rd_out 568而進行切換之一DC切斷裝置。
如所展示，電晶體546、電晶體548及電晶體550耦合在供應電壓AVDD與參考電壓之間。儲存電容器C S耦合在參考電壓與電晶體548之閘極之間。在實例中，儲存電容器C S經組態以對一偏壓電壓Vbias進行取樣並保持該偏壓電壓，該偏壓電壓經耦合以加偏壓於電晶體548之閘極。在實例中，電晶體552耦合在電晶體548之汲極與儲存電容器C S之間以回應於一第二級重設信號rst_2nd 556而提供自電晶體548之汲極取樣並保持在儲存電容器C S中之偏壓電壓Vbias。
在操作中，第二級522之一第二級電流經由電晶體546、電晶體548及電晶體550而傳導。如下文將更詳細論述，電晶體550係一DC切斷裝置，此乃因該電晶體回應於第三級輸出信號3rd_out 568而斷開，此會回應於第三級輸出信號3rd_out 568而截斷第二級522之第二級電流。因此，根據本發明之教示，第二級522之第二級電流在切換電晶體546及電晶體550之轉變之前及之後實質上係零。
圖5A中所繪示之實例圖解說明第三級524包含電晶體558、電晶體560、電晶體562、電晶體564及緩衝器566。電晶體558及電晶體564耦合至供應電壓DVDD。電晶體560耦合至電晶體558，且電晶體562耦合在電晶體560與參考電壓之間。緩衝器566具有耦合至介於電晶體558與電晶體560之間的一節點之一輸入。第三級輸出信號3rd_out 568產生於介於電晶體558與電晶體560之間的節點處。緩衝器566耦合在由供應電壓DVDD及參考電壓提供之導軌之間。緩衝器566之輸出係比較器Vout 516之輸出電壓。電晶體558之閘極及電晶體560之閘極經耦合以接收並回應於第二級輸出信號2nd_out 554。電晶體562之閘極及電晶體564之閘極經耦合以接收並回應於一第三級啟用信號3rd_en 570。
圖5B係根據本發明之教示的圖解說明在一自動歸零週期期間及在一影像感測器中之一類比至數位轉換期間與如 圖 5A中所圖解說明之一比較器相關聯的信號中之某些信號之一時序圖。特定而言， 圖 5B展示第一級重設信號rst_1st_b 542、第二級重設信號rst_2nd 556、第一級輸出高信號1st_out_high_b 594、第一級輸出啟用信號1st_out_en_b 596、斜坡信號Vramp 514、第一級輸出信號1st_out 540及第二級輸出信號2nd_out 554之一實例。
如所繪示實例中所展示，在 圖 5B中之第一垂直虛線處，第一級重設信號rst_1st_b 542轉變為一邏輯低位準且第二級重設信號rst_2nd 556轉變為一邏輯高位準。因此，此時，電晶體536及538經接通以將第一級520自動歸零，並且電晶體552經接通以重設第二級522且對來自電晶體548之汲極之偏壓電壓值進行取樣並將該偏壓電壓值保持至電晶體548之閘極處之儲存電容器C S中。當重設第二級522時，在 圖 5B中標記「第二級消耗電流之週期」之週期期間，第二級522消耗電流且2nd_out 554輸出電晶體548之偏壓電壓。當rst_2nd 556轉變為低時，對偏壓電壓進行取樣並將該偏壓電壓保持在電容器C S上。在此組態中，在對偏壓電壓進行取樣並保持該偏壓電壓之後，1st_out 540被上拉至AVDD使得電晶體546斷開且第二級522電流變為零。
此時，應注意，第一級輸出高信號1st_out_high_b 594處於一邏輯高位準下且第一級輸出啟用信號1st_out_en_b 596處於一邏輯低位準下，使得此時電晶體590關斷且電晶體592接通。如此，第一級輸出信號1st_out 540之偏壓電壓經耦合以由第二級522接收，此會接通電晶體546並開始汲取偏壓電流以重設第二級522。在電晶體546接通的情況下，電晶體548之閘極與汲極經電連接，2nd_out電壓經設定以使電晶體548汲取與電晶體546相同之電流，使得可對一偏壓電壓進行取樣並將該偏壓電壓自電晶體548之汲極保持至電晶體548之閘極處之儲存電容器C S中。在第二垂直虛線處，在偏壓電壓已被取樣並自電晶體548之汲極保持至儲存電容器C S之後，第二級重設信號rst_2nd 556轉變為一邏輯低位準，此會關斷電晶體552。在第三垂直虛線處，第一級輸出高信號1st_out_high_b 594轉變為一邏輯低值，此會接通電晶體590，因此此會將第一級輸出信號1st_out 540上拉至一邏輯高AVDD，從而關斷第二級中之電晶體546，使得在如所論述的第二級自動歸零週期期間在偏壓電壓已被取樣並保持之後防止第二級522消耗電流。
繼續 圖 5B中所繪示之實例，第一級重設信號rst_1st_b 542在第四垂直虛線處轉變為一邏輯高位準，此時，電晶體536及538被關斷以完成第一級520之自動歸零週期。斜坡信號Vramp 514在第五垂直虛線處上升以準備ADC操作。之後，第一級輸出啟用信號1st_out_en_b 596轉變為低邏輯位準且第一級輸出高信號1st_out_high_b 594轉變為邏輯高位準，使得在第六垂直虛線處電晶體590關斷且電晶體592接通。因此，第二級現在經啟用以接收並回應於來自第一級520之第一級輸出信號1st_out 540，此會使得當斜坡信號Vramp 514在第六垂直虛線之後斜降時針對比較器發生ADC操作，且當Vramp 514信號斜降至等於或小於位元線512值的一值時，2nd_out 554信號在第七垂直虛線處進行雙態切換。
圖6A圖解說明根據本發明之教示的展示一比較器之仍另一實例之一示意圖，該比較器具有供與一影像感測器中之一類比至數位轉換器搭配使用之多個級。應瞭解， 圖 6A所圖解說明之實例性比較器可係如 圖 1A中所展示之比較器116之一實例性實施方案，且上文所闡述之經類似命名及編號元件在下文經類似耦合並起作用。亦應瞭解， 圖 6A中所圖解說明之實例性比較器與 圖 3A中所圖解說明之實例性比較器、 圖 4A中所圖解說明之實例性比較器及 圖 5A中所圖解說明之實例性比較器共用相似性。
舉例而言， 圖6A中所圖解說明之實例性比較器包含耦合至一第二級622之一第一級620，該第二級耦合至一第三級624。第一級620包含電晶體626、電晶體628、電晶體630、電晶體632、電晶體634、電晶體636、電晶體638、電晶體690及電晶體692。電晶體626、628及690之源極耦合至一供應電壓AVDD。電晶體626及628之閘極耦合在一起並耦合至電晶體626之汲極。電晶體630之汲極耦合至電晶體626之汲極，且電晶體632之汲極耦合至電晶體628之汲極。電晶體634耦合在電晶體630及632之源極與一參考電壓之間。
電晶體630之閘極經電容耦合以經由電容器C1接收斜坡614，且電晶體632之閘極經電容耦合以經由電容器C2接收位元線612。電晶體628之汲極經組態以回應於一第一級輸出啟用信號1st_out_en_b 696而經由電晶體692產生第一級輸出信號1st_out 640之輸出。在所繪示實例中，電晶體692係一p通道電晶體( 例如，PMOS)且第一級輸出啟用信號1st_out_en_b 696因此回應於一邏輯低值而接通電晶體692。在實例中，電晶體690經耦合以回應於第一級輸出高信號1st_out_high_b 694而將第一級輸出信號1st_out 640拉至一高值( 例如，AVDD)。在實例中，電晶體690係一p通道電晶體且第一級輸出高信號1st_out_high_b 694因此回應於一邏輯低值而接通電晶體690。
電晶體636耦合在電晶體630之一汲極與閘極之間，且電晶體638耦合在電晶體632之一汲極與閘極之間。在所繪示實例中，電晶體636及638係經耦合以回應於一第一級重設信號rst_1st_b 642而進行切換之第一自動歸零電晶體及第二自動歸零電晶體。在實例中，電晶體636及638係經組態以回應於來自第一級重設信號rst_1st_b 642之一邏輯低值而接通的p通道電晶體。
圖6A中所繪示之實例圖解說明第二級622包含電晶體646、電晶體648、電晶體650、電晶體652及一儲存電容器C S。電晶體646耦合至供應電壓AVDD。當電晶體690回應於第一級輸出高信號1st_out_high_b 694而關斷時，電晶體646之閘極經耦合以接收並回應於來自第一級620之第一級輸出信號1st_out 640。電晶體646經耦合以回應於第一級輸出信號1st_out 640而產生一第二級輸出信號2nd_out 654。
電晶體648耦合至電晶體646，且電晶體650經由電晶體648耦合至電晶體646。在所繪示實例中，電晶體650之閘極經耦合以接收並回應於一第三級輸出信號3rd_out 668。因此，根據本發明之教示，電晶體650被組態為經耦合以回應於第三級輸出信號3rd_out 668而進行切換之一DC切斷裝置。
如所展示，電晶體646、電晶體648及電晶體650耦合在供應電壓AVDD與參考電壓之間。儲存電容器C S耦合在參考電壓與電晶體648之閘極之間。在實例中，儲存電容器C S經組態以對一偏壓電壓Vbias進行取樣並保持該偏壓電壓，該偏壓電壓經耦合以加偏壓於電晶體648之閘極。
圖6A中所圖解說明之實例性比較器與 圖 5A中所圖解說明之實例性比較器之間的一個不同之處在於， 圖6A中之電晶體耦合在儲存電容器C S與一在外部提供的第二級偏壓信號vbias_2nd 698之間。如此，在外部提供的第二級偏壓信號vbias_2nd 698經耦合以回應於一第二級重設信號rst_2nd 656而非來自電晶體648之汲極而被取樣並保持在儲存電容器C S中。如下文將更詳細圖解說明，第二級622因此無需消耗電流來對一偏壓電壓進行取樣並將該偏壓電壓保持至儲存電容器C S中。
在操作中，第二級622之一第二級電流經由電晶體646、電晶體648及電晶體650而傳導。如下文將更詳細論述，電晶體650係一DC切斷裝置，此乃因該電晶體回應於第三級輸出信號3rd_out 668而斷開，此會回應於第三級輸出信號3rd_out 668而截斷第二級622之第二級電流。因此，根據本發明之教示，第二級622之第二級電流在切換電晶體646及電晶體650之轉變之前及之後實質上係零。
圖6A中所繪示之實例圖解說明第三級624包含電晶體658、電晶體660、電晶體662、電晶體664及緩衝器666。電晶體658及電晶體664耦合至供應電壓DVDD。電晶體660耦合至電晶體658，且電晶體662耦合在電晶體660與參考電壓之間。緩衝器666具有耦合至介於電晶體658與電晶體660之間的一節點之一輸入。第三級輸出信號3rd_out 668產生於介於電晶體658與電晶體660之間的節點處。緩衝器666耦合在由供應電壓DVDD及參考電壓提供之導軌之間。緩衝器666之輸出係比較器Vout 616之輸出電壓。電晶體658之閘極及電晶體660之閘極經耦合以接收並回應於第二級輸出信號2nd_out 654。電晶體662之閘極及電晶體664之閘極經耦合以接收並回應於一第三級啟用信號3rd_en 670。
圖6B係根據本發明之教示的圖解說明在一自動歸零週期期間及在一影像感測器中之一類比至數位轉換期間與 圖 6A中所圖解說明之一比較器相關聯的信號中之某些信號之一時序圖。特定而言， 圖 6B展示第一級重設信號rst_1st_b 642、第二級重設信號rst_2nd 656、第一級輸出高信號1st_out_high_b 694、第一級輸出啟用信號1st_out_en_b 696、斜坡信號Vramp 614及第一級輸出信號1st_out 640之一實例。
如所繪示實例中所展示，在 圖 6B中之第一垂直虛線處，第一級重設信號rst_1st_b 642轉變為一邏輯低位準且第二級重設信號rst_2nd 656轉變為一邏輯高位準。因此，此時，電晶體636及638接通以將第一級620自動歸零，並且電晶體652接通以重設第二級622且對來自在外部提供的第二級偏壓信號vbias_2nd 698之偏壓電壓值進行取樣並將該偏壓電壓值保持至電晶體648之閘極處之儲存電容器C S中。
圖6B中所圖解說明之實例性時序圖與 圖 5B中所圖解說明之實例性時序圖之間的一個不同之處在於，第一級輸出高信號1st_out_high_b 694處於一邏輯低位準下且第一級輸出啟用信號1st_out_en_b 696處於一邏輯高位準下，使得在第一垂直虛線處電晶體690接通且電晶體692關斷。如此，第一級輸出信號1st_out 640被拉高至AVDD，此會關斷電晶體646。因此，第二級622在第二級自動歸零週期期間不會消耗電流，同時rst_2nd 656處於一邏輯高下，從而使得在外部提供的第二級偏壓信號vbias_2nd 698能夠被取樣並保持至儲存電容器C S中。然後，在第二垂直虛線處，在偏壓電壓已被取樣並被保持至儲存電容器C S中之後，第二級重設信號rst_2nd 656轉變為一邏輯低位準，此會關斷電晶體652。
繼續 圖 6B中所繪示之實例且類似於 圖 5B中所繪示之實例， 圖6B中之第一級重設信號rst_1st_b 642在第四垂直虛線處轉變為一邏輯高位準，此時電晶體636及638關斷以完成第一級620之自動歸零週期。斜坡信號Vramp 614在第五垂直虛線處上升以準備ADC操作。之後，第一級輸出啟用信號1st_out_en_b 696轉變為低邏輯位準且第一級輸出高信號1st_out_high_b 694轉變為邏輯高位準，使得在第六垂直虛線處電晶體690關斷且電晶體692接通。因此，現啟用第二級以回應於來自第一級620之第一級輸出信號1st_out 640，此使得在第六垂直虛線之後當斜坡信號Vramp 614斜降時，ADC操作與比較器一起發生。
包含發明摘要中所闡述內容的本發明之所圖解說明實例之以上闡述並非意欲係窮盡性的或將本發明限制於所揭示之精確形式。雖然出於說明性目的而在本文中闡述了本發明之特定實例，但如熟習此項技術者將認識到，可在本發明之範疇內做出各種修改。
可鑒於以上詳細闡述對本發明做出此等修改。以下申請專利範圍中所使用之術語不應理解為將本發明限制於本說明書中所揭示之特定實例。而是，本發明之範疇將完全由以下申請專利範圍判定，該申請專利範圍將根據所創建之請求項解釋原則來加以理解。
100:成像系統 102:像素陣列 106:讀出電路系統 110:控制電路系統 112:位元線/行位元線 114:斜坡/斜坡信號/斜坡產生器 116:比較器/比較器輸出電壓 117:功能邏輯 118:計數器 212:位元線/位元線電壓 214:斜坡 216:比較器 220:第一級 222:第二級 224:第三級 226:電晶體 228:電晶體 230:電晶體 232:電晶體 234:電晶體 240:輸出 246:電晶體 248:電流源 254:輸出 266:反相器 276:電流 278:電流 312:位元線/位元線電壓/位元線信號 314:斜坡/斜坡信號 316:比較器/比較器輸出 320:第一級 322:第二級 324:第三級 326:電晶體 328:電晶體 330:電晶體 332:電晶體 334:電晶體 336:電晶體 338:電晶體 340:第一級輸出信號 342:第一級重設信號 346:電晶體 348:電晶體 350:電晶體 352:電晶體 354:第二級輸出信號 356:第二級重設信號 358:電晶體 360:電晶體 362:電晶體 364:電晶體 366:緩衝器 368:第三級輸出信號 370:第三級啟用信號 372:電壓 374:電壓 376:電流 378:電流 416:比較器/比較器輸出 422:第二級 424:第三級 440:第一級輸出信號 446:電晶體 448:電晶體 450:電晶體 452:電晶體 454:第二級輸出信號 456:第二級重設信號 460:電晶體 462:電晶體 466:反相器 468:第三輸出信號/第三級輸出信號 470:第三級啟用信號 480:電晶體 482:互補信號/第三級啟用信號 484:NAND閘 486:NAND閘 488:回饋啟用信號 512:位元線 514:斜坡/斜坡信號 516:比較器 520:第一級 522:第二級 526:電晶體 528:電晶體 524:第三級 530:電晶體 532:電晶體 534:電晶體 536:電晶體 538:電晶體 540:第一級輸出信號 542:第一級重設信號 546:電晶體 548:電晶體 550:電晶體 552:電晶體 554:第二級輸出信號 556:第二級重設信號 558:電晶體 560:電晶體 562:電晶體 564:電晶體 566:緩衝器 568:第三級輸出信號 570:第三級啟用信號 590:電晶體 592:電晶體 594:第一級輸出高信號 596:第一級輸出啟用信號 612:位元線 614:斜坡/斜坡信號 616:比較器 620:第一級 622:第二級 624:第三級 626:電晶體 628:電晶體 630:電晶體 632:電晶體 634:電晶體 636:電晶體 638:電晶體 640:第一級輸出信號 642:第一級重設信號 646:電晶體 648:電晶體 650:電晶體 652:電晶體 654:第二級輸出信號 656:第二級重設信號 658:電晶體 660:電晶體 662:電晶體 664:電晶體 666:緩衝器 668:第三級輸出信號 670:第三級啟用信號 690:電晶體 692:電晶體 694:第一級輸出高信號 696:第一級輸出啟用信號 698:在外部提供的第二級偏壓信號 1st_out:第一級輸出信號 1st_out_high_b:第一級輸出高信號 1st_out_en_b:第一級輸出啟用信號 2nd_out:第二級輸出信號 3rd_en:第三輸出信號/第三級啟用信號 3rd_en_b:互補信號/第三級啟用信號 3rd_out:第三級輸出信號 AVDD:供應電壓 C1-Cx:行 C1:電容器 C2:電容器 C S:電容器/儲存電容器 DVDD:供應電壓 fb_en:回饋啟用信號 iGND2:電流 iAVDD2:電流 P1-Pn:像素 R1-Ry:列 rst_1st_b:第一級重設信號 rst_2nd:第二級重設信號 Vbias:偏壓電壓 vbias_2nd:在外部提供的第二級偏壓信號 Vinp:電壓 Vinn:電壓 Vout:輸出電壓 Vramp:斜坡信號
參考以下各圖闡述本發明之非限制性及非窮盡性實施例，其中除非另有規定，否則貫穿各個視圖，相似元件符號係指相似部件。
圖1A圖解說明根據本發明之教示的具有讀出電路系統之一成像系統之一項實例，該讀出電路系統包含供與一類比至數位轉換器搭配使用之一比較器之一項實例。
圖1B係圖解說明在一影像感測器中之一類比至數位轉換期間與如 圖 1A中所圖解說明之一比較器相關聯的信號中之某些信號之一時序圖。
圖2A圖解說明展示一比較器之一實例之一示意圖，該比較器具有供與一影像感測器中之一類比至數位轉換器搭配使用之多個級。
圖2B係圖解說明在一影像感測器中之一類比至數位轉換期間與如 圖 2A中所圖解說明之一比較器相關聯的信號中之某些信號之一時序圖。
圖3A圖解說明根據本發明之教示的展示一比較器之一實例之一示意圖，該比較器具有供與一影像感測器中之一類比至數位轉換器搭配使用之多個級。
圖3B係根據本發明之教示的圖解說明在一影像感測器中之一類比至數位轉換期間與如 圖 3A中所圖解說明之一比較器相關聯的信號中之某些信號之一時序圖。
圖3C係根據本發明之教示的圖解說明在一影像感測器中之一類比至數位轉換期間與如 圖 3A中所圖解說明之一比較器相關聯的某些額外信號之一時序圖。
圖4A圖解說明根據本發明之教示的展示一比較器之另一實例之一示意圖，該比較器具有供與一影像感測器中之一類比至數位轉換器搭配使用之多個級。
圖4B係根據本發明之教示的圖解說明在一影像感測器中之一類比至數位轉換期間與如 圖 4A中所圖解說明之一比較器相關聯的信號中之某些信號之一時序圖。
圖5A圖解說明根據本發明之教示的展示一比較器之又另一實例之一示意圖，該比較器具有供與一影像感測器中之一類比至數位轉換器搭配使用之多個級。
圖5B係根據本發明之教示的圖解說明在一自動歸零週期期間及在一影像感測器中之一類比至數位轉換期間與如 圖 5A中所圖解說明之一比較器相關聯的信號中之某些信號之一時序圖。
圖6A圖解說明根據本發明之教示的展示一比較器之仍另一實例之一示意圖，該比較器具有供與一影像感測器中之一類比至數位轉換器搭配使用之多個級。
圖6B係根據本發明之教示的圖解說明在一自動歸零週期期間及在一影像感測器中之一類比至數位轉換期間與如 圖 6A中所圖解說明之一比較器相關聯的信號中之某些信號之一時序圖。
遍及圖式之數個視圖，對應參考字符指示對應組件。熟習此項技術者將瞭解，各圖中之元件係為簡單及清晰起見而圖解說明的，且未必按比例繪製。舉例而言，為幫助改良對本發明之各種實施例之理解，各圖中之元件中之某些元件之尺寸可相對於其他元件而被放大。另外，通常未繪示在一商業上可行之實施例中有用或必需之常見而眾所周知之元件來促進對本發明之此等各種實施例之一較不受阻擋的查看。
312:位元線/位元線電壓/位元線信號 314:斜坡/斜坡信號 316:比較器/比較器輸出 320:第一級 322:第二級 324:第三級 326:電晶體 328:電晶體 330:電晶體 332:電晶體 334:電晶體 336:電晶體 338:電晶體 340:第一級輸出信號 342:第一級重設信號 346:電晶體 348:電晶體 350:電晶體 352:電晶體 354:第二級輸出信號 356:第二級重設信號 358:電晶體 360:電晶體 362:電晶體 364:電晶體 366:緩衝器 368:第三級輸出信號 370:第三級啟用信號 372:電壓 374:電壓 376:電流 378:電流 1st_out:第一級輸出信號 2nd_out:第二級輸出信號 3rd_en:第三輸出信號/第三級啟用信號 3rd_out:第三級輸出信號 AVDD:供應電壓 C1:電容器 C2:電容器 C S:電容器/儲存電容器 DVDD:供應電壓 iGND2:電流 iAVDD2:電流 rst_1st_b:第一級重設信號 rst_2nd:第二級重設信號 Vbias:偏壓電壓 Vinp:電壓 Vinn:電壓 Vout:輸出電壓

Claims (28)

  1. 一種比較器，其包含耦合在一第一級與一第三級之間的一第二級，其中該第二級包括：一第一電晶體，其經耦合以回應於經耦合以自該第一級接收之一第一輸出信號，其中該第一電晶體經耦合以產生經耦合以由該第三級接收之一第二輸出信號；及一第二電晶體，其耦合至該第一電晶體，其中該第一電晶體及該第二電晶體耦合在一第一供應電壓與一參考電壓之間，其中該第二級之一第二級電流經由該第一電晶體及該第二電晶體而傳導，其中該第二電晶體經耦合以回應於一第三輸出信號而進行切換，該第三輸出信號經耦合以回應於該第二輸出信號而自該第三級接收。
  2. 如請求項1之比較器，其中該第二級電流在切換該第一電晶體及該第二電晶體之轉變之前及之後實質上係零。
  3. 如請求項1之比較器，其中該第二級進一步包括一第三電晶體，該第三電晶體耦合在該第一電晶體與該第二電晶體之間，其中該第二級電流經由該第一電晶體、該第二電晶體及該第三電晶體而傳導。
  4. 如請求項3之比較器，其中該第二級進一步包括：一儲存電容器，其耦合在該第三電晶體之一閘極與該參考電壓之間；及 一第四電晶體，其耦合在該儲存電容器與一第二級偏壓電壓之間，其中該第四電晶體經耦合以回應於一第二級重設信號而進行切換。
  5. 如請求項4之比較器，其中該第四電晶體耦合在該儲存電容器與該第三電晶體之一汲極之間，其中該第三電晶體之該汲極經耦合以提供該第二級偏壓電壓。
  6. 如請求項1之比較器，其中該第三級包括：一第五電晶體；及一第六電晶體，其耦合至該第五電晶體，其中該第五電晶體及該第六電晶體耦合在一第二供應電壓與該參考電壓之間，其中該第五電晶體及該第六電晶體經耦合以回應於該第二輸出信號，其中該第五電晶體及該第六電晶體經耦合以在介於該第五電晶體與該第六電晶體之間的一節點處產生該第三輸出信號。
  7. 如請求項6之比較器，其中該第三級進一步包括：一第七電晶體，其耦合在該第六電晶體與該參考電壓之間；一第八電晶體，其耦合在該第二供應電壓與介於該第五電晶體與該第六電晶體之間的該節點之間，其中該第七電晶體及該第八電晶體經耦合以回應於一第三級啟用信號而進行切換；及一緩衝器，其耦合至介於該第五電晶體與該第六電晶體之間的該節點以產生該比較器之一輸出電壓。
  8. 如請求項6之比較器，其中該第三級進一步包括：一第七電晶體，其耦合在該第六電晶體與該參考電壓之間，其中該第七電晶體經耦合以回應於一第三級啟用信號而進行切換；一第一NAND閘，其具有一第一輸入及一第二輸入，其中該第一NAND閘之該第一輸入耦合至介於該第五電晶體與該第六電晶體之間的該節點，其中該第一NAND閘之該第二輸入經耦合以接收該第三級啟用信號；一第二NAND閘，其具有一第一輸入及第二輸入，其中該第二NAND閘之該第一輸入經耦合以回應於該第三級啟用信號而自該第一NAND閘之一輸出接收該第三輸出信號之一互補，其中該第二NAND閘之該第二輸入經耦合以接收一回饋啟用信號，其中該第二電晶體經耦合以回應於該第三輸出信號而進行切換，該第三輸出信號經耦合以回應於該回饋啟用信號而自該第二NAND閘之一輸出接收。
  9. 如請求項8之比較器，其中該第三級進一步包括一反相器，該反相器經耦合以回應於該第三級啟用信號而自該第一NAND閘之該輸出接收該第三輸出信號之該互補，以便產生該比較器之一輸出電壓。
  10. 如請求項8之比較器，其中該第三級進一步包括一第九電晶體，該第九電晶體耦合在該第二供應電壓與該第五電晶體之間，其中該第九電晶體經耦合以回應於該第三級啟用信號之一互補而進行切換。
  11. 如請求項1之比較器，其進一步包括： 一第十電晶體，其耦合在該第一供應電壓與該第一電晶體之一閘極之間，其中該第十電晶體經耦合以回應於一第一級輸出高信號而進行切換；及一第十一電晶體，其耦合在該第一級與該第一電晶體之該閘極之間，其中該第一電晶體經耦合以回應於一第一級輸出啟用信號而經由該第十一電晶體接收該第一輸出信號。
  12. 如請求項1之比較器，其中該第一級包括：一第十二電晶體，其耦合至該第一供應電壓；一第十三電晶體，其耦合至該第一供應電壓，其中該第十二電晶體之一閘極及汲極耦合至該第十三電晶體之一閘極；一第十四電晶體，其耦合至該第十二電晶體，其中該第十四電晶體之一閘極耦合至該比較器之一第一輸入；一第十五電晶體，其耦合至該第十三電晶體，其中該第十五電晶體之一閘極耦合至該比較器之一第二輸入，其中介於該第十三電晶體與該第十五電晶體之間的一節點經耦合以產生該第一輸出信號；及一第十六電晶體，其耦合至一節點，該節點耦合至該第十四電晶體及該第十五電晶體，其中該第十六電晶體耦合在耦合至該第十四電晶體及該第十五電晶體之該節點與該參考電壓之間，其中該第十六電晶體具有以一第一級偏壓電壓加偏壓之一經閘極耦合頻調。
  13. 如請求項12之比較器，其中該第一級進一步包括：一第一自動歸零電晶體，其耦合在該第十四電晶體之一汲極與該閘 極之間；及一第二自動歸零電晶體，其耦合在該第十五電晶體之一汲極與該閘極之間，其中該第一自動歸零電晶體及該第二自動歸零電晶體經耦合以回應於一第一級重設信號而進行切換。
  14. 如請求項12之比較器，其中該比較器之該第一輸入經耦合以自一斜坡產生器接收一斜坡信號，其中該比較器之該第二輸入經耦合以自一像素陣列接收一位元線信號。
  15. 一種成像系統，其包括：一像素陣列，其用以接收影像光並作為回應而產生影像電荷電壓信號；及讀出電路系統，其經耦合以經由複數個位元線自該像素陣列接收該等影像電荷電壓信號並作為回應而提供來自該複數個位元線中之每一者之一位元線信號之一數位表示，該讀出電路系統包含一比較器，該比較器用以接收該位元線信號、比較該位元線信號與來自一斜坡產生器之一斜坡信號並作為回應而將一比較器輸出電壓提供至一計數器以產生該數位表示，其中該比較器包含耦合在一第一級與一第三級之間的一第二級，其中該第二級包括：一第一電晶體，其經耦合以回應於經耦合以自該第一級接收之一第一輸出信號，其中該第一電晶體經耦合以產生經耦合以由該第三級 接收之一第二輸出信號；及一第二電晶體，其耦合至該第一電晶體，其中該第一電晶體及該第二電晶體耦合在一第一供應電壓與一參考電壓之間，其中該第二級之一第二級電流經由該第一電晶體及該第二電晶體而傳導，其中該第二電晶體經耦合以回應於一第三輸出信號而進行切換，該第三輸出信號經耦合以回應於該第二輸出信號而自該第三級接收。
  16. 如請求項15之成像系統，其中該第二級電流在切換該第一電晶體及該第二電晶體之轉變之前及之後實質上係零。
  17. 如請求項15之成像系統，其中該第二級進一步包括一第三電晶體，該第三電晶體耦合在該第一電晶體與該第二電晶體之間，其中該第二級電流經由該第一電晶體、該第二電晶體及該第三電晶體而傳導。
  18. 如請求項17之成像系統，其中該第二級進一步包括：一儲存電容器，其耦合在該第三電晶體之一閘極與該參考電壓之間；及一第四電晶體，其耦合在該儲存電容器與一第二級偏壓電壓之間，其中該第四電晶體經耦合以回應於一第二級重設信號而進行切換。
  19. 如請求項18之成像系統，其中該第四電晶體耦合在該儲存電容器與該第三電晶體之一汲極之間，其中該第三電晶體之該汲極經耦合以提供該第二級偏壓電壓。
  20. 如請求項15之成像系統，其中該第三級包括：一第五電晶體；及一第六電晶體，其耦合至該第五電晶體，其中該第五電晶體及該第六電晶體耦合在一第二供應電壓與該參考電壓之間，其中該第五電晶體及該第六電晶體經耦合以回應於該第二輸出信號，其中該第五電晶體及該第六電晶體經耦合以在介於該第五電晶體與該第六電晶體之間的一節點處產生該第三輸出信號。
  21. 如請求項20之成像系統，其中該第三級進一步包括：一第七電晶體，其耦合在該第六電晶體與該參考電壓之間；一第八電晶體，其耦合在該第二供應電壓與介於該第五電晶體與該第六電晶體之間的該節點之間，其中該第七電晶體及該第八電晶體經耦合以回應於一第三級啟用信號而進行切換；及一緩衝器，其耦合至介於該第五電晶體與該第六電晶體之間的該節點以產生該比較器之一輸出電壓。
  22. 如請求項20之成像系統，其中該第三級進一步包括：一第七電晶體，其耦合在該第六電晶體與該參考電壓之間，其中該第七電晶體經耦合以回應於一第三級啟用信號而進行切換；一第一NAND閘，其具有一第一輸入及一第二輸入，其中該第一NAND閘之該第一輸入耦合至介於該第五電晶體與該第六電晶體之間的該節點，其中該第一NAND閘之該第二輸入經耦合以接收該第三級啟用信 號；一第二NAND閘，其具有一第一輸入及第二輸入，其中該第二NAND閘之該第一輸入經耦合以回應於該第三級啟用信號而自該第一NAND閘之一輸出接收該第三輸出信號之一互補，其中該第二NAND閘之該第二輸入經耦合以接收一回饋啟用信號，其中該第二電晶體經耦合以回應於該第三輸出信號而進行切換，該第三輸出信號經耦合以回應於該回饋啟用信號而自該第二NAND閘之一輸出接收。
  23. 如請求項22之成像系統，其中該第三級進一步包括一反相器，該反相器經耦合以回應於該第三級啟用信號而自該第一NAND閘之該輸出接收該第三輸出信號之該互補，以便產生該比較器之一輸出電壓。
  24. 如請求項22之成像系統，其中該第三級進一步包括一第九電晶體，該第九電晶體耦合在該第二供應電壓與該第五電晶體之間，其中該第九電晶體經耦合以回應於該第三級啟用信號之一互補而進行切換。
  25. 如請求項15之成像系統，其進一步包括：一第十電晶體，其耦合在該第一供應電壓與該第一電晶體之一閘極之間，其中該第十電晶體經耦合以回應於一第一級輸出高信號而進行切換；及一第十一電晶體，其耦合在該第一級與該第一電晶體之該閘極之間，其中該第一電晶體經耦合以回應於一第一級輸出啟用信號而經由該第十一電晶體接收該第一輸出信號。
  26. 如請求項15之成像系統，其中該第一級包括：一第十二電晶體，其耦合至該第一供應電壓；一第十三電晶體，其耦合至該第一供應電壓，其中該第十二電晶體之一閘極及汲極耦合至該第十三電晶體之一閘極；一第十四電晶體，其耦合至該第十二電晶體，其中該第十四電晶體之一閘極耦合至該比較器之一第一輸入；一第十五電晶體，其耦合至該第十三電晶體，其中該第十五電晶體之一閘極耦合至該比較器之一第二輸入，其中介於該第十三電晶體與該第十五電晶體之間的一節點經耦合以產生該第一輸出信號；及一第十六電晶體，其耦合至一節點，該節點耦合至該第十四電晶體及該第十五電晶體，其中該第十六電晶體耦合在耦合至該第十四電晶體及該第十五電晶體之該節點與該參考電壓之間，其中該第十六電晶體具有以一第一級偏壓電壓加偏壓之一經閘極耦合頻調。
  27. 如請求項26之成像系統，其中該第一級進一步包括：一第一自動歸零電晶體，其耦合在該第十四電晶體之一汲極與該閘極之間；及一第二自動歸零電晶體，其耦合在該第十五電晶體之一汲極與該閘極之間，其中該第一自動歸零電晶體及該第二自動歸零電晶體經耦合以回應於一第一級重設信號而進行切換。
  28. 如請求項26之成像系統， 其中該比較器之該第一輸入經耦合以自該斜坡產生器接收該斜坡信號，其中該比較器之該第二輸入經耦合以自該像素陣列接收該位元線信號。
TW110137264A 2020-12-18 2021-10-07 用於單斜率類比至數位轉換器之具有直流切斷裝置的比較器級 TWI782739B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/127,499 US11206039B1 (en) 2020-12-18 2020-12-18 Comparator stage with DC cut device for single slope analog to digital converter
US17/127,499 2020-12-18

Publications (2)

Publication Number Publication Date
TW202226765A TW202226765A (zh) 2022-07-01
TWI782739B true TWI782739B (zh) 2022-11-01

Family

ID=78918421

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110137264A TWI782739B (zh) 2020-12-18 2021-10-07 用於單斜率類比至數位轉換器之具有直流切斷裝置的比較器級

Country Status (3)

Country Link
US (1) US11206039B1 (zh)
CN (1) CN114650382B (zh)
TW (1) TWI782739B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200406989A (en) * 2002-10-29 2004-05-01 Renesas Tech Corp Chopper comparator
TW200719594A (en) * 2005-10-26 2007-05-16 Koninkl Philips Electronics Nv High speed comparator
US20080100389A1 (en) * 2006-10-31 2008-05-01 Ying-Feng Wu Comparator with self-biased reference voltage for an oscillator
US20100164761A1 (en) * 2008-12-30 2010-07-01 Hong Kong Applied Science & Technology Research Institute Company Limited Dual-use comparator/op amp for use as both a successive-approximation adc and dac

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4900200B2 (ja) * 2007-11-15 2012-03-21 ソニー株式会社 固体撮像素子、およびカメラシステム
KR101710481B1 (ko) * 2010-11-29 2017-02-28 삼성전자주식회사 Ｃｄｓ 회로, 이의 동작 방법, 및 이를 포함하는 장치들
US8743258B2 (en) * 2010-11-29 2014-06-03 Samsung Electronics Co., Ltd. Correlated double sampling circuit, method thereof and devices having the same
GB2498529A (en) * 2012-01-17 2013-07-24 St Microelectronics Res & Dev Image sensor comprising positive feedback between a bias line and the output of multiple ADCs
JP2013172270A (ja) 2012-02-20 2013-09-02 Sony Corp 比較器、ａｄ変換器、固体撮像装置、カメラシステム、および電子機器
CN103096003B (zh) * 2013-02-07 2016-04-27 江苏思特威电子科技有限公司 成像装置及其成像方法
JP5870954B2 (ja) * 2013-03-29 2016-03-01 ソニー株式会社 コンパレータ、固体撮像素子、電子機器、および、駆動方法
JP5880478B2 (ja) * 2013-03-29 2016-03-09 ソニー株式会社 コンパレータ、固体撮像素子、電子機器、および、駆動方法
KR20150051422A (ko) * 2013-11-04 2015-05-13 에스케이하이닉스 주식회사 전류 보상 및 노이즈 제거 기능을 가지는 비교기 및 그를 이용한 아날로그-디지털 변환 장치
KR102245973B1 (ko) * 2014-02-17 2021-04-29 삼성전자주식회사 상관 이중 샘플링 회로 및 이를 포함하는 이미지 센서
KR102369625B1 (ko) * 2015-09-25 2022-03-03 삼성전자주식회사 아날로그-디지털 컨버터 및 이를 포함하는 이미지 센서
US9848140B2 (en) * 2016-03-31 2017-12-19 Omnivision Technologies, Inc. Horizontal banding reduction with ramp generator isolation in an image sensor
US10079990B2 (en) * 2016-09-27 2018-09-18 Omnivision Technologies, Inc. Comparator for double ramp analog to digital converter
US9998131B1 (en) * 2016-12-14 2018-06-12 Taiwan Semiconductor Manufacturing Co., Ltd. Hybrid analog-to-digital converter
US9967505B1 (en) 2017-04-13 2018-05-08 Omnivision Technologies, Inc. Comparators for double ramp analog to digital converter
US10326955B1 (en) * 2018-01-16 2019-06-18 Omnivision Technologies, Inc. Image sensor readout circuitry including analog-to-digital conversion with hybrid counter structure
US10498322B1 (en) * 2019-02-13 2019-12-03 Omnivision Technologies, Inc. Comparator output circuitry for single slope analog to digital converter
KR20200105187A (ko) * 2019-02-28 2020-09-07 에스케이하이닉스 주식회사 저 밴딩 노이즈를 위한 비교 장치 및 그에 따른 씨모스 이미지 센서

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200406989A (en) * 2002-10-29 2004-05-01 Renesas Tech Corp Chopper comparator
TW200719594A (en) * 2005-10-26 2007-05-16 Koninkl Philips Electronics Nv High speed comparator
US20080100389A1 (en) * 2006-10-31 2008-05-01 Ying-Feng Wu Comparator with self-biased reference voltage for an oscillator
US20100164761A1 (en) * 2008-12-30 2010-07-01 Hong Kong Applied Science & Technology Research Institute Company Limited Dual-use comparator/op amp for use as both a successive-approximation adc and dac

Also Published As

Publication number Publication date
US11206039B1 (en) 2021-12-21
TW202226765A (zh) 2022-07-01
CN114650382A (zh) 2022-06-21
CN114650382B (zh) 2023-06-02

Similar Documents

Publication Publication Date Title
CN107872634B (zh) 一种用于操作比较器的方法
TWI709338B (zh) 具有雙重轉換增益讀出之影像感測器
TW201811020A (zh) 用於在單斜率類比至數位轉換器中重設擴展減少之主動重設電路
TWI766292B (zh) 縱行放大器重設電路
US9041842B2 (en) Image sensor pixel cell readout architecture
US11108981B2 (en) Compact, low power, high resolution ADC per pixel for large area pixel detectors
CN111565047B (zh) 单斜率模数转换器的比较器输出电路
TW201842762A (zh) 具有有著可變偏壓及增加輸出信號範圍之放大器的成像感測器
TW202220203A (zh) 用於橫向溢流整合電容器(lofic)讀出影像感測器的自動歸零技術
US20100238335A1 (en) Clamp circuit and solid-state image sensing device having the same
US10811448B2 (en) Solid-state imaging device
CN112243099B (zh) 具有比较器的列放大器复位电路
US20120199723A1 (en) Solid-state imaging device
US20150189203A1 (en) Solid state imaging device and method of driving solid state imaging device
TWI782739B (zh) 用於單斜率類比至數位轉換器之具有直流切斷裝置的比較器級
TWI813038B (zh) 比較器第一級箝位
CN105554421B (zh) 一种全局像元非线性补偿结构
Lee et al. A CMOS image sensor with reset level control using dynamic reset current source for noise suppression
US11750950B1 (en) Voltage domain global shutter readout circuit timing
US20240171875A1 (en) Image sensors having data converters with low noise comparators
TW202348022A (zh) 局部斜坡緩衝電路中之斜坡穩定輔助電路
TW202348023A (zh) 用於在局域斜坡緩衝器電路中之斜坡穩定輔助電路的校準電路
CN117479035A (zh) 具有无源差分差异检测电路系统及其复位控制电路的低功率事件驱动像素