JP2008509636A - オートズーム式傾斜型ad変換器 - Google Patents
オートズーム式傾斜型ad変換器 Download PDFInfo
- Publication number
- JP2008509636A JP2008509636A JP2007525677A JP2007525677A JP2008509636A JP 2008509636 A JP2008509636 A JP 2008509636A JP 2007525677 A JP2007525677 A JP 2007525677A JP 2007525677 A JP2007525677 A JP 2007525677A JP 2008509636 A JP2008509636 A JP 2008509636A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- comparator
- amplitude
- input
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims description 13
- 238000005070 sampling Methods 0.000 claims description 6
- 239000003990 capacitor Substances 0.000 claims description 5
- 230000001960 triggered effect Effects 0.000 claims 1
- 101100113692 Caenorhabditis elegans clk-2 gene Proteins 0.000 description 9
- 101100328957 Caenorhabditis elegans clk-1 gene Proteins 0.000 description 8
- 238000010586 diagram Methods 0.000 description 5
- 230000000295 complement effect Effects 0.000 description 3
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
- H03M1/16—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps
- H03M1/162—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in a single stage, i.e. recirculation type
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/50—Analogue/digital converters with intermediate conversion to time interval
- H03M1/56—Input signal compared with linear ramp
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Manipulation Of Pulses (AREA)
Abstract
Description
背景技術
技術分野
オンチップのアナログ・デジタル変換器(ADC)は、現在、システムを単純化し、システムの消費電力を低減し、システムの重量を軽減するために利用されている。更に、COMSイメージセンサは、オンチップADCの集積が簡単にできるため、可視画像応用分野に広く受入れられている。CMOSイメージセンサは、一般に、受動的又は能動的なセンサであって、特に並列処理に適した画素センサ(APS)のアレイからなる。前記ADCのアーキテクチャは、1チップあたり1つのADCで構成されるものから、1画素あたり1つのADCで構成するものまであり得る。1チップあたり1つのADCは、高速で動作する。一方、1画素あたりのADCは、フレーム・レートで動作する。有効な妥協点として、カラム(column)あたり1つのADCを有することが見出されている。このような方法をとった場合、約10マイクロ秒のオーダーで、カラムの幅に適合し、かつ、行(ロウ、row)の繰り返しレートで動作するADCが必要とされる。
従って、本発明の主要な目的は、ダイナミック・コンバータを利用してアナログ・デジタル変換器を改良することにある。
発明の詳細な説明
Pave = CV2f (1)
Pave = K×f (2)
ここで、K = CV2とする。
コンパレータは、図5に示すVramp電圧88のランプ値を継続的にサンプリングし、符号85で示す入力V(Cs)と比較する。ただし、コンパレータは、スイッチがオンの間だけ、速く動作すればよい。上述のとおり、符号90で示す周波数f1の低周波クロック信号を用いて、時点pt1で対象とする領域に自動的にズームする。対象とする領域に達すると、符号94で示す周波数f2の高周波クロック信号Clk2を用いてADCの分解能を上げる。
P'ave = K×f1 + (1/T)×(1/f1)×f2×K (3)
式中、TはADCのデジタル化時間、f2は高速クロックClk2の周波数で2m/T(mはビット数に相当)、f1は低速クロック(Clk1)の周波数f1を表し、KはCV2に相当する。
f2に代入すると、P'aveは以下のように表すことができる。
P'ave = K×f1 + (1/T)×(1/f1)×2m/T×K (4)
式(4)をf1で微分して最小値を求めることにより、以下の式が得られる。
d(P'ave)/df1 = K - K2m/T2f 1 2 = 0 (5)
ここで、
f1 = 2m/2/T (6)
である。
式(6)を式(4)に代入すると、次のようになる。
P'ave = K2m/2/T + K2mT/T22m/2 = K(2×2m/2)/T (7)
元の消費電力に対する割合は、以下のように式(7)を式(4)で割ることによって算出することができる。
P'ave/Pave×100% = K(2×2m/2)/T×T/K(2m)×100% = 2/(2m/2)×100% (8)
Claims (16)
- 第1のクロック周波数を有し、かつ、比較的少量の電力を消費するクロック信号を、信号比較時間のある期間中に印加し、
第2のクロック周波数を有し、かつ、比較的大量の電力を消費するクロック信号を、信号比較時間の他の期間中に印加するステップからなり、
クロック信号に応答して作動するラッチ型ダイナミック・コンパレータの電力消費を低減する方法。 - 第1の周波数は、第2の周波数よりも低い請求項1の方法。
- 第1の周波数は、対象とする領域であって比較的低い分解能の領域を決定するために用いられ、第2の周波数は、対象とする領域であって比較的高い分解能の領域を決定するために用いられる請求項2の方法。
- ダイナミック・コンパレータがアナログ・デジタル変換器の一部を形成し、第1のクロック周波数は対象とする領域である第1の分解能領域を決定するために用いられ、第2のクロック周波数は対象とする領域である第2の分解能領域を決定するために印加される請求項1の方法。
- 第1のクロック周波数は第2のクロック周波数より低く、対象とする第1の分解能領域は比較的低い分解能の領域であり、対象とする第2の分解能領域は比較的高い分解能の領域である請求項4の方法。
- 前記アナログ・デジタル変換器は傾斜型変換器からなり、前記ダイナミック・コンパレータは第1及び第2の信号入力ターミナルを含んでなり、入力信号のサンプルを第1の前記入力ターミナルに印加し、振幅変動信号を第2の前記入力ターミナルに印加し、振幅変動信号の振幅が入力信号のサンプルの振幅と実質的に等しくなるとき、第1のクロック周波数から第2のクロック周波数に切り替えて、対象とする低分解能領域から対象とする高分解能領域に切り替えるステップをさらに備える請求項5の方法。
- 振幅変動信号はランプ電圧信号であり、ランプ電圧信号が入力信号のサンプルと実質的に等しくなる時、コンパレータはリセット状態からラッチ状態に切り替わる請求項6の方法。
- コンパレータをラッチ状態からリセット状態に切り替えるため、帰還信号を出力ターミナルから第1のターミナルに印加するステップをさらに含む請求項7の方法。
- 入力信号は、CMOSイメージセンサからのピクセル出力信号である請求項8の方法。
- イメージセンサは、受動的又は能動的なピクセルセンサのアレイを備える請求項9の方法。
- 実質的に一定の振幅を有する第1の入力信号を受け取るための第1の入力ターミナル、変動振幅を有する第2の入力信号を受け取るための第2の入力ターミナル、変動振幅を有する前記入力信号の振幅が実質的に一定振幅の前記入力信号の振幅以上になるときラッチされた値(latched value)に切り替わるような振幅を有する出力信号を供給する少なくとも1つの出力ターミナルと、第1及び第2のクロック信号を受け取るクロック信号入力ターミナルとを有し、クロック信号入力ターミナルに印加されたクロック信号に応答するラッチ型コンパレータ回路と、
第2の入力信号の振幅が第1の入力信号の振幅より低いときには前記コンパレータに比較的低い周波数の第1のクロック信号を印加し、第2の入力が実質的に第1の入力信号の振幅以上になるときには比較的高い周波数の第2のクロック信号を印加するための回路と、
出力ターミナルから第1の入力ターミナルに連結され、ラッチされた値(latched value)への切り替えの後に前記コンパレータ回路をリセットするための帰還回路とを備えるアナログ・デジタル変換器用コンパレータ。 - 変動振幅を有する前記入力信号がランプ信号である請求項11のダイナミック信号コンパレータ。
- 第1の入力ターミナルの両端に接続される信号サンプリングコンデンサを含むサンプル・ホールド回路をさらに備える請求項12のダイナミック信号コンパレータ。
- 帰還回路は、少なくとも1つの出力ターミナルと第1の入力ターミナルとの間に接続され、かつ、出力信号のラッチされた値(latched value)によってトリガーされて前記コンパレータをリセットする双安定スイッチ回路を備える請求項12のダイナミック信号コンパレータ。
- 第1及び第2のクロック信号を印加する回路は、双安定スイッチ回路から出力される信号によって制御される請求項15のダイナミック信号コンパレータ。
- 双安定スイッチ回路がフリップ・フロップ回路からなる請求項15のダイナミック信号コンパレータ。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US59957004P | 2004-08-09 | 2004-08-09 | |
US60/599,570 | 2004-08-09 | ||
US11/179,604 US7129880B2 (en) | 2004-08-09 | 2005-07-13 | Auto-zoom sloped ADC |
US11/179,604 | 2005-07-13 | ||
PCT/US2005/027871 WO2006020508A2 (en) | 2004-08-09 | 2005-08-08 | Auto-zoom sloped adc |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008509636A true JP2008509636A (ja) | 2008-03-27 |
JP4785848B2 JP4785848B2 (ja) | 2011-10-05 |
Family
ID=35756885
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007525677A Expired - Fee Related JP4785848B2 (ja) | 2004-08-09 | 2005-08-08 | オートズーム式傾斜型ad変換器 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7129880B2 (ja) |
EP (1) | EP1782538B1 (ja) |
JP (1) | JP4785848B2 (ja) |
KR (1) | KR20070058488A (ja) |
AU (1) | AU2005273991A1 (ja) |
WO (1) | WO2006020508A2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010200302A (ja) * | 2009-02-26 | 2010-09-09 | Advantest Corp | ラッチ機能付きコンパレータおよびそれを用いた試験装置 |
KR20180114480A (ko) * | 2017-04-10 | 2018-10-18 | 삼성전자주식회사 | 이미지 센서 및 이를 포함하는 이미지 처리 장치 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2421376B (en) * | 2004-12-15 | 2007-01-10 | Micron Technology Inc | Ramp generators for imager analog-to-digital converters |
ITRM20050353A1 (it) * | 2005-07-04 | 2007-01-05 | Micron Technology Inc | Amplificatore di rilevazione di piu' bit a bassa potenza. |
KR100871828B1 (ko) | 2007-01-29 | 2008-12-03 | 삼성전자주식회사 | 히스테리시스 특성을 이용한 싱글 슬로프 adc와 그 변환 방법, 및 상기 싱글 슬로프 adc를 구비하는 cmos 이미지 센서 |
GB0806427D0 (en) * | 2008-04-09 | 2008-05-14 | Cmosis Nv | Parallel analog-to-digital conversion in pixel arrays |
US8446309B2 (en) * | 2009-02-19 | 2013-05-21 | Cmosis Nv | Analog-to-digital conversion in pixel arrays |
KR101118576B1 (ko) | 2010-11-10 | 2012-02-27 | 주식회사 하이닉스반도체 | 아날로그 디지털 변환기 |
JP5868065B2 (ja) * | 2011-08-05 | 2016-02-24 | キヤノン株式会社 | 撮像装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4349887A (en) * | 1980-08-22 | 1982-09-14 | Rca Corporation | Precise digitally programmed frequency source |
US4771279A (en) * | 1987-07-10 | 1988-09-13 | Silicon Graphics, Inc. | Dual clock shift register |
DE59006315D1 (de) * | 1990-03-23 | 1994-08-04 | Itt Ind Gmbh Deutsche | Schaltung zur automatischen Verstärkungsregelung in MOS-Technik. |
US6137432A (en) * | 1998-11-04 | 2000-10-24 | I C Media Corporation | Low-power column parallel ADC in CMOS image sensors |
EP1447736A1 (fr) * | 2003-02-06 | 2004-08-18 | STMicroelectronics | Microprocesseur comprenant des modes de fonctionnement à faible consommation électrique |
-
2005
- 2005-07-13 US US11/179,604 patent/US7129880B2/en active Active
- 2005-08-08 EP EP05783063A patent/EP1782538B1/en not_active Not-in-force
- 2005-08-08 AU AU2005273991A patent/AU2005273991A1/en not_active Abandoned
- 2005-08-08 KR KR1020077005459A patent/KR20070058488A/ko not_active Application Discontinuation
- 2005-08-08 JP JP2007525677A patent/JP4785848B2/ja not_active Expired - Fee Related
- 2005-08-08 WO PCT/US2005/027871 patent/WO2006020508A2/en active Application Filing
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010200302A (ja) * | 2009-02-26 | 2010-09-09 | Advantest Corp | ラッチ機能付きコンパレータおよびそれを用いた試験装置 |
KR20180114480A (ko) * | 2017-04-10 | 2018-10-18 | 삼성전자주식회사 | 이미지 센서 및 이를 포함하는 이미지 처리 장치 |
US10931898B2 (en) | 2017-04-10 | 2021-02-23 | Samsung Electronics Co., Ltd. | Image sensor having a time calculator and image processing device including the same |
KR102295526B1 (ko) * | 2017-04-10 | 2021-08-30 | 삼성전자 주식회사 | 이미지 센서 및 이를 포함하는 이미지 처리 장치 |
US11363220B2 (en) | 2017-04-10 | 2022-06-14 | Samsung Electronics Co., Ltd. | Image sensor having a time calculator and image processing device including the same |
Also Published As
Publication number | Publication date |
---|---|
JP4785848B2 (ja) | 2011-10-05 |
WO2006020508A3 (en) | 2006-06-08 |
US7129880B2 (en) | 2006-10-31 |
EP1782538A4 (en) | 2010-03-17 |
AU2005273991A1 (en) | 2006-02-23 |
EP1782538B1 (en) | 2012-06-20 |
WO2006020508A2 (en) | 2006-02-23 |
US20060028360A1 (en) | 2006-02-09 |
EP1782538A2 (en) | 2007-05-09 |
KR20070058488A (ko) | 2007-06-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4785848B2 (ja) | オートズーム式傾斜型ad変換器 | |
US10681294B2 (en) | Solid-state imaging device and camera system | |
US9232166B2 (en) | Photoelectric conversion apparatus, method for driving the same, and photoelectric conversion system using first and second analog-to-digital converters to convert analog signal from respective plural electrical signal supply units based on signal change | |
JP4683436B2 (ja) | 光検出装置 | |
JP5224942B2 (ja) | 固体撮像装置 | |
KR101814661B1 (ko) | 연산 증폭기 회로, 이를 포함하는 이미지 센서, 및 연산 증폭기의 주파수 응답 보상 방법 | |
US7224390B2 (en) | CMOS image sensor with voltage control circuit | |
US7683814B2 (en) | Constant current source, ramp voltage generation circuit, and A/D converter | |
US20180226962A1 (en) | Comparator, solid-state imaging device, electronic apparatus, and driving method | |
US20130206961A1 (en) | Solid-state image sensing device | |
JP2005223918A (ja) | 相関二重サンプリング回路、及び相関二重サンプリング回路を利用した信号変換方法 | |
JP2005218117A (ja) | ランプ信号発生回路 | |
US8450673B2 (en) | Pixel circuit, imaging integrated circuit, and method for image information acquisition | |
US20130235240A1 (en) | Imaging device, imaging system, and driving method of imaging device | |
CN102624393B (zh) | 用于列并行单斜率adc的具有动态偏置的级联比较器 | |
US11528441B2 (en) | Solid-state imaging device, AD-converter circuit and current compensation circuit | |
US9160948B2 (en) | Replica noise generator using pixel modeling and ramp signal generator including the same | |
US8723099B2 (en) | Solid-state imaging apparatus | |
US10805568B2 (en) | Ramp signal generation device and CMOS image sensor using the same | |
CN109361883B (zh) | 像素读出电路及图像传感器 | |
US10187598B2 (en) | Circuit for reading-out voltage variation of floating diffusion area, method thereof and CMOS image sensor using the same | |
Lee et al. | Low-Power Single-Slope ADC with a Replica Comparator for Always-on CIS Applications | |
CN117425095A (zh) | 一种比较电路、读出电路、图像传感器及时序控制方法 | |
JP2005079942A (ja) | 固体撮像装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080731 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110411 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110419 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110523 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110614 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110712 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4785848 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140722 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |