KR101118576B1

KR101118576B1 - 아날로그 디지털 변환기

Info

Publication number: KR101118576B1
Application number: KR1020100111659A
Authority: KR
Inventors: 손영철
Original assignee: 주식회사 하이닉스반도체
Priority date: 2010-11-10
Filing date: 2010-11-10
Publication date: 2012-02-27
Also published as: US8531327B2; US20120112940A1

Abstract

아날로그 디지털 변환기가 개시된다. 아날로그 디지털 변환기는 서로 다른 주파수를 가지는 복수의 클럭 신호 중에서 조도에 상응하는 소정 클럭 신호를 제공하는 클럭 제어부와, 클럭 제어부로부터 제공된 소정 클럭 신호에 상응하여 카운트를 수행하고 입력된 픽셀신호와 램프신호의 비교 결과 신호가 생성되는 시점의 카운트값을 저장하는 신호 변환부를 포함한다. 따라서, 인간의 시지각적 특성에 최적화된 신호 변환을 수행할 수 있고, 다이나믹 레인지를 확장할 수 있다.

Description

아날로그 디지털 변환기{Analog to digital conveter}

본 발명은 아날로그 디지털 변환기에 관한 것으로, 더욱 상세하게는 이미지 센서용 단일 기울기 아날로그 디지털 변환기에 관한 것이다.

이미지 촬상 장치는 광학 영상을 전기적인 신호로 변환시키는 반도체 장치로서, 주로 전하 결합 소자(CCD: Charge Coupled Device)와 CMOS 이미지 센서(CIS: CMOS Image Sensor)가 널리 사용되고 있다.

CMOS 이미지 센서는 CCD를 이용한 이미지 촬상 장치에 비해 일반적인 CMOS 공정을 사용하여 제작할 수 있기 때문에 경제적이며, 아날로그 디지털 변환 장치를 하나의 칩에 집적할 수 있으므로 집적화에 유리하다. 또한, 이미지 센서는 저전력 및 저전압 설계가 가능해짐에 따라 낮은 전력 소비가 요구되는 이동 전화기 및 디지털 카메라 등에 널리 사용되고 있다.

CMOS 이미지 센서는 빛에 따라 반응하는 액티브 픽셀 센서(APS: Active Pixel Sensor)로부터 출력되는 아날로그 신호를 디지털 신호로 변환시키기 위한 고해상도의 아날로그 디지털 변환 장치를 필요로 한다.

CMOS 이미지 센서에서 아날로그 디지털 변환은 칩(chip) 단위, 열(column) 단위 또는 픽셀(pixel) 단위로 수행될 수 있고, 이 중에서 열 단위 아날로그 디지털 변환기는 프레임 속도, 해상도, 전력 소모, 확장성의 측면에서 장점이 있기 때문에 상업용으로 주로 사용되고 있다.

도 1은 일반적인 단일 기울기 ADC의 구조를 나타내는 블록도이고, 도 2는 도 1에 도시한 단일 기울기 ADC의 동작을 설명하기 위한 그래프이다.

도 1 및 도 2를 참조하면, 단일 기울기 ADC(10)는 램프신호 생성부(11), 비교기(13), 펄스 생성부(15), 카운터(17) 및 레지스터(19)를 포함한다.

비교기(13)는 픽셀 어레이의 해당 픽셀로부터 제공된 픽셀 신호(Vsig)와 램프 신호 생성부(11)로부터 제공된 램프 신호(Vramp)를 비교하여 비교 결과를 출력한다. 여기서, 램프 신호(Vramp)는 미리 설정된 기울기를 가지고 감소하거나 증가한다.

펄스 생성부(15)는 비교기(13)로부터 제공된 비교 결과 신호(Comp)에 기초하여 매우 짧은 펄스 신호(Pulse_out)를 생성하여 레지스터(19)에 제공한다.

카운터(17)는 비교기(13)의 동작과 동시에 미리 설정된 주파수를 가지는 클럭 신호(CLK)에 상응하여 카운팅을 수행하고, 카운터(17)에 의해 카운팅된 카운트 값은 레지스터(19)에 제공된다.

레지스터(19)는 펄스 생성부(15)로부터 펄스 신호(Pulse_out)가 제공되는 시점에 카운터(17)로부터 제공된 카운트값을 래치하여 저장한다.

상술한 바와 같은 종래의 단일 기울기 ADC는 픽셀 신호의 전압 레벨에 상관없이 선형적으로 아날로그 디지털 변환을 수행하기 때문에 인간의 시지각적 특성에 최적화된 변환을 수행할 수 없는 단점이 있다.

즉, 인간의 눈은 일반적으로 낮은 조도에서는 민감하고 높은 조도에서는 둔감한 특성이 있으나, 상기한 종래의 단일 기울기 ADC는 선형적으로 신호 변환을 수행하기 때문에 저조도에서는 데이터가 누락되고 고조도에서는 포화상태가 되도록 하여 이미지 센서의 다이나믹 레인지(dynamic range)를 감소시킨다.

상기한 단점을 극복하기 위한 본 발명의 목적은 인간의 시지각적인 특성에 최적화되고, 다이나믹 레인지를 넓힐 수 있는 아날로그 디지털 변환을 수행하는 아날로그 디지털 변환기를 제공하는 것이다.

본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.

상술한 본 발명의 목적을 달성하기 위한 본 발명의 일 측면에 따른 아날로그 디지털 변환기는 서로 다른 주파수를 가지는 복수의 클럭 신호 중에서 조도에 상응하는 소정 클럭 신호를 제공하는 클럭 제어부 및 상기 클럭 제어부로부터 제공된 상기 소정 클럭 신호에 상응하여 카운트를 수행하고 입력된 픽셀신호와 램프신호의 비교 결과 신호가 생성되는 시점에 카운트된 카운트값을 저장하는 신호 변환부를 포함한다.

또한, 상술한 본 발명의 목적을 달성하기 위한 본 발명의 다른 측면에 따른 아날로그 디지털 변환기는 특정 주파수를 가지는 클럭 신호를 조도에 따라 소정 주파수로 분주하여 상기 소정 주파수를 가지는 클럭 신호를 제공하는 클럭 제어부 및 상기 클럭 제어부로부터 제공된 상기 소정 주파수를 가지는 클럭 신호에 상응하여 카운트를 수행하고 입력된 픽셀신호와 램프신호의 비교 결과 신호가 생성되는 시점에 카운트된 카운트값을 저장하는 신호 변환부를 포함한다.

상술한 바와 같은 아날로그 디지털 변환기에 따르면, 저조도에서는 주파수가 높은 클럭 신호를 카운터에 제공하여 빠른 속도로 카운트를 수행하고 고조도에서는 주파수가 낮은 클럭 신호를 카운터에 제공하여 느린 속도로 카운트를 수행함으로써, 저조도에서는 높은 감도로 아날로그 디지털 변환을 수행하고, 고조도에서는 낮은 감도로 아날로그 디지털 변환을 수행한다.

따라서, 인간이 시각적으로 민감하게 반응하는 저조도에서는 촬상된 이미지를 더욱 세밀하고 정밀하게 표시하고, 인간이 시각적으로 둔감하게 반응하는 고조도에서는 이미지를 단순하게 표시함으로써, 인간의 시지각적 특성에 최적화된 아날로그 디지털 변환을 수행할 수 있고, 다이나믹 레인지를 더욱 확장할 수 있다.

도 1은 일반적인 단일 기울기 아날로그 디지털 변환기의 구조를 나타내는 블록도이다.
도 2는 도 1에 도시한 아날로그 디지털 변환기의 동작을 설명하기 위한 그래프이다.
도 3은 본 발명의 일 실시예에 따른 아날로그 디지털 변환기의 구성을 나타내는 블록도이다.
도 4는 도 3에 도시한 아날로그 디지털 변환기의 동작을 나타내는 타이밍도이다.
도 5는 도 3에 도시한 아날로그 디지털 변환기와 종래의 아날로그 디지털 변환기의 동작을 비교하기 위한 타이밍도이다.
도 6은 본 발명의 다른 실시예에 따른 아날로그 디지털 변환기의 구성을 나타내는 블록도이다.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세하게 설명하고자 한다.

그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.

제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 및/또는 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다.

어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가진 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.

이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 본 발명을 설명함에 있어 전체적인 이해를 용이하게 하기 위하여 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.

도 3은 본 발명의 일 실시예에 따른 아날로그 디지털 변환기의 구성을 나타내는 블록도이고, 도 4는 도 3에 도시한 아날로그 디지털 변환기의 동작을 나타내는 타이밍도이다.

도 3 및 도 4를 참조하면, 아날로그 디지털 변환기(100)는 클럭 제어부(110) 및 신호 변환부(150)를 포함한다.

클럭 제어부(110)는 조도에 따라 서로 다른 주파수를 가지는 복수의 클럭 신호 중 어느 하나의 클럭 신호를 신호 변환부(150)에 제공한다. 여기서, 상기 조도는 픽셀 신호(예를 들면, 픽셀 전압)의 크기를 의미한다.

신호 변환부(150)는 미리 설정된 램프 신호와 픽셀 어레이(미도시)로부터 입력된 픽셀 신호를 비교하여 비교 결과 신호를 생성하며, 상기 클럭 제어부(110)로부터 제공된 클럭 신호에 기초하여 카운트를 수행하고 상기 비교 결과 신호가 생성된 시점의 카운트 값을 레지스터에 저장한다.

구체적으로, 클럭 제어부(110)는 클럭 생성부(111), 멀티플렉서(113) 및 제어부(115)를 포함할 수 있다.

클럭 생성부(111)는 서로 다른 주파수를 가지는 복수의 클럭 신호(CLK1, CLK2, CLK3)를 생성하여 멀티플렉서(113)의 입력에 제공한다.

멀티플렉서(113)는 클럭 생성부(111)와 카운터(157) 사이에 설치되고 제어부(115)의 선택 제어 신호(Sel)에 상응하여 클럭 생성부(111)로부터 제공된 복수의 클럭 신호 중 어느 하나의 클럭 신호를 카운터(157)에 제공한다.

제어부(115)는 미리 설정된 조도 레벨에 상응하여 선택 제어 신호(Sel)를 멀티플렉서(113)에 제공함으로써 멀티플렉서(113)의 선택동작을 제어한다. 예를 들어, 아날로그 디지털 변환기(100)의 해상도가 10비트이고, 조도에 따라 서로 다른 주파수를 가지는 세 개의 클럭 신호(CLK1, CLK2, CLK3) 중 어느 하나의 클럭 신호에 상응하여 카운터(157)가 카운팅 동작을 수행하는 것으로 가정하면, 카운트 구간은 조도에 따라 세 개의 구간으로 구분될 수 있고, 제어부(115)는 구분된 각 카운트 구간별(또는 조도 구간별)로 서로 다른 주파수를 가지는 클럭 신호가 카운터(157)에 제공될 수 있도록 선택 제어 신호(Sel)를 멀티플렉서(113)에 제공하여 멀티플렉서(113)의 선택동작을 제어한다.

예를 들어, 도 4에 도시한 바와 같이 카운트 구간을 저조도에서 고조도의 순서로 제1 구간, 제2 구간 및 제3 구간으로 구분한 경우, 제어부(115)는 멀티플렉서(113)의 입력 선택 동작을 제어하여 가장 조도가 낮은 제1 구간에서는 주파수가 제일 높은 제1 클럭신호(CLK1)가 카운터(157)에 제공되고, 제2 구간에서는 제1 클럭신호(CLK1)보다 주파수가 낮은 제2 클럭신호(CLK2)가 카운터(157)에 제공되며, 가장 조도가 높은 제3 구간에서는 제2 클럭신호(CLK2)보다 주파수가 낮은 제3 클럭신호(CLK3)가 카운터(157)에 제공되도록 선택 제어 신호(Sel)를 멀티플렉서(113)에 제공함으로써, 저조도일 때는 감도를 높이기 위해 카운팅을 빠르게 수행하고 고조도일 때는 감도를 낮추기 위해 카운팅을 느리게 수행하도록 하여 인간의 시지각적 특성에 보다 적합한 아날로그 디지털 변환이 수행되도록 한다.

신호 변환부(150)는 램프신호 생성부(151), 비교부(153), 펄스 생성부(155), 카운터(157) 및 레지스터(159)를 포함할 수 있다.

램프신호 생성부(151)는 미리 설정된 기울기를 가지는 램프 신호(Vramp)를 생성하여 비교부(153)에 제공한다.

비교부(153)는 램프신호 생성부(151)로부터 제공된 램프 신호(Vramp) 및 픽셀 어레이의 해당 픽셀로부터 제공된 픽셀 신호(Vsig)를 비교하여 비교 결과 신호(Comp)를 출력한다.

펄스 생성부(155)는 비교부(153)로부터 제공된 비교 결과 신호(Comp)에 기초하여 펄스 신호(Pulse)를 생성하고 생성된 펄스 신호(Pulse)를 레지스터(159)에 제공한다.

카운터(157)는 멀티플렉서(113)를 통해 제공된 클럭 신호에 상응하여 카운팅 동작을 수행하고 카운트된 값을 레지스터(159)에 제공한다. 여기서, 카운터(157)는 미리 설정된 비트수(예를 들면 10비트)로 카운팅을 수행한다.

레지스터(159)는 펄스 생성부(155)로부터 펄스 신호(Pulse)가 제공되는 시점에 카운터(157)로부터 제공된 카운트 값을 래치하여 저장한다.

도 3에 도시한 본 발명의 일 실시예에 따른 아날로그 디지털 변환기(100)에서 펄스 생성부(155)는 구비되지 않을 수도 있고, 펄스 생성부(155)가 구비되지 않는 경우 비교부(153)의 출력은 레지스터(159)에 직접적으로 제공되고, 레지스터(159)는 비교부(153) 출력의 상승 에지(rising edge) 또는 하강 에지(falling edge)에 동기되어 카운터(157)로부터 제공된 카운트 값을 저장할 수 있다.

도 5는 도 3에 도시한 아날로그 디지털 변환기와 종래의 아날로그 디지털 변환기의 동작을 비교하기 위한 타이밍도이다.

도 5를 참조하면, 가장 조도가 낮은 제1 구간에서 본 발명의 실시예에 따른 아날로그 디지털 변환기는 4개의 카운트값을 포함하고 있으나, 종래의 아날로그 디지털 변환기는 2개의 카운트값을 포함하고 있다.

즉, 본 발명의 일 실시예에 따른 아날로그 디지털 변환기는 조도가 낮은 제1 구간에서는 픽셀 신호에 대해 4가지의 디지털 값으로 표현하기 때문에 종래의 아날로그 디지털 변환기 보다 저조도에서 좀 더 정밀하게 이미지를 표현할 수 있고, 이로인해 인간의 시지각적 특성에 더욱 적합한 신호 변환을 수행할 수 있다.

또한, 조도가 가장 높은 제3 구간에서 종래의 아날로그 디지털 변환기가 4개의 카운트값을 포함하는데 반하여 본 발명의 일 실시예에 따른 아날로그 디지털 변환기는 두 개의 카운트값을 포함하고 있다.

인간의 눈은 고조도에서는 둔감한 특성을 가지기 때문에 고조도에서 종래의 아날로그 디지털 변환기처럼 높은 감도를 가지도록 신호 변환을 수행한다 하더라도 인간의 눈은 이를 구별하지 못하기 때문에 결과적으로 데이터를 낭비하는 결과를 초래한다.

따라서, 도 5에 도시한 바와 같이 본 발명의 일 실시예에 따른 아날로그 디지털 변환기는 저조도에서는 높은 감도로 아날로그 디지털 변환을 수행하고 고조도에서는 낮은 감도로 아날로그 디지털 변환을 수행하여 다이나믹 레인지를 넓게하고, 인간의 시지각적 특성에 최적화된 신호 변환을 수행한다.

도 6은 본 발명의 다른 실시예에 따른 아날로그 디지털 변환기의 구성을 나타내는 블록도이다.

도 6을 참조하면, 본 발명의 다른 실시예에 따른 아날로그 디지털 변환기(100a)는 클럭 제어부(120) 및 신호 변환부(150)를 포함한다.

클럭 제어부(120)는 조도에 따라 서로 다른 주파수를 가지는 복수의 클럭 신호 중 어느 하나의 클럭 신호를 신호 변환부(150)에 제공한다.

신호 변환부(150)는 미리 설정된 램프 신호와 픽셀 어레이(미도시)로부터 입력된 픽셀 신호를 비교하여 비교 결과 신호를 생성하며, 상기 클럭 제어부(120)로부터 제공된 클럭 신호에 기초하여 카운트를 수행하고, 비교 결과 신호가 생성된 시점의 카운트 값을 레지스터(159)에 저장한다.

구체적으로, 클럭 제어부(125)(120)는 클럭 생성부(121), 분주부(123) 및 제어부(125)를 포함할 수 있다.

클럭 생성부(121)는 미리 설정된 특정 주파수를 가지는 클럭 신호를 생성하여 분주부(123)에 제공한다.

분주부(123)는 제어부(125)로부터 제공된 분주 제어 신호에 상응하여 클럭 생성부(121)로부터 제공된 특정 주파수의 클럭 신호를 소정 비율로 분주하여 분주된 클럭 신호(CLKn)를 카운터(157)에 제공한다. 여기서, 분주부(123)는 제어부(125)의 분주 제어 신호(Freq)에 상응하여 다양한 비율로 상기 특정 주파수의 클럭 신호를 분주할 수 있다.

제어부(125)는 미리 설정된 조도 레벨에 상응하여 분주 제어 신호(Freq)를 분주부(123)에 제공함으로써 분주부(123)의 분주 동작을 제어한다. 아날로그 디지털 변환기(100a)의 해상도가 10비트고, 조도에 따라 서로 다른 주파수를 가지는 세 개의 클럭 신호에 따라 카운터(157)가 카운팅 동작을 수행하는 경우, 카운트 구간은 조도에 따라 세 개의 구간으로 구분될 수 있고, 제어부(125)는 구분된 각 카운트 구간별 또는 조도 구간별로 서로 다른 클럭 신호가 카운터(157)에 제공될 수 있도록 분주 제어 신호(Freq)를 분주부(123)에 제공하여 분주부(123)의 분주 동작을 제어한다.

예를 들어, 카운트 구간이 도 4에 도시된 바와 같이 저조도에서 고조도의 순서로 제1 구간, 제2 구간 및 제3 구간으로 구분한 경우, 제어부(125)는 분주부(123)의 분주 동작을 제어하여 가장 조도가 낮은 제1 구간에서는 주파수가 제일 높은 제1 클럭신호가 카운터(157)에 제공되고, 제2 구간에서는 제1 클럭신호보다 주파수가 낮은 제2 클럭신호가 카운터(157)에 제공되며, 가장 조도가 높은 제3 구간에서는 제2 클럭신호보다 주파수가 낮은 제3 클럭신호가 카운터(157)에 제공되도록 분주 제어 신호를 분주부(123)에 제공함으로써, 저조도일 때는 감도를 높이기 위해 카운팅을 빠르게 수행하고 고조도일 때는 감도를 낮추기 위해 카운팅을 느리게 수행하도록 하여 인간의 시지각적 특성에 보다 적합한 아날로그 디지털 변환이 수행되도록 한다.

카운터(157)는 분주부(123)를 통해 제공된 클럭 신호에 상응하여 카운팅 동작을 수행하고 카운트된 값을 레지스터(159)에 제공한다. 여기서, 카운터(157)는 미리 설정된 비트수(예를 들면 10비트)로 카운팅을 수행한다.

레지스터(159)는 펄스 생성부(155)로부터 펄스 신호가 제공되는 시점에 카운터(157)로부터 제공된 카운트값을 래치하여 저장한다.

도 6에 도시한 본 발명의 일 실시예에 따른 아날로그 디지털 변환기에서 펄스 생성부(155)는 구비되지 않을 수도 있다. 펄스 생성부(155)가 구비되지 않는 경우 비교부(153)의 출력은 레지스터(159)에 직접적으로 제공되고, 레지스터(159)는 비교부(153) 출력의 상승 에지(rising edge) 또는 하강 에지(falling edge)에 동기되어 카운터(157)로부터 제공된 카운트 값을 저장할 수 있다.

이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

110 : 클럭 제어부 111 : 클럭 생성부
113 : 멀티 플렉서 115 : 제어부
150 : 신호 변환부 151 : 램프신호 생성부
153 ; 비교부 155 : 펄스 생성부
157 : 카운터 159 : 레지스터

Claims

서로 다른 주파수를 가지는 복수의 클럭 신호 중에서 조도에 상응하는 소정 클럭 신호를 제공하는 클럭 제어부; 및
상기 클럭 제어부로부터 제공된 상기 소정 클럭 신호에 상응하여 카운트를 수행하고, 입력된 픽셀신호와 램프신호의 비교 결과 신호가 생성되는 시점에 카운트된 카운트값을 저장하는 신호 변환부를 포함하는 아날로그 디지털 변환기.
제1항에 있어서, 상기 클럭 제어부는
카운트가 수행되는 전체 카운트 구간을 조도에 따라 적어도 두 개의 영역으로 구분하고 구분된 각각의 영역에서 서로 다른 주파수를 가지는 클럭 신호를 제공하는 것을 특징으로 하는 아날로그 디지털 변환기.
제2항에 있어서, 상기 클럭 제어부는
제1 조도를 가지는 제1 카운트 구간에서는 제1 클럭 신호를 제공하고, 상기 제1 조도보다 조도가 높은 제2 카운트 구간에서는 상기 제1 클럭 신호보다 주파수가 낮은 제2 클럭 신호를 제공하는 것을 특징으로 하는 아날로그 디지털 변환기.
제1항에 있어서, 상기 클럭 제어부는
상기 서로 다른 주파수를 가지는 복수의 클럭 신호을 생성하는 클럭 생성부;
상기 복수의 클럭 신호를 입력으로 제공받고 선택 제어 신호에 상응하여 상기 복수의 클럭 신호 중 어느 하나의 클럭 신호를 출력하는 멀티플렉서; 및
조도에 따라 미리 설정된 카운트 구간 별로 서로 다른 주파수를 가지는 클럭 신호가 제공되도록 상기 멀티플렉서에 상기 선택 제어 신호를 제공하는 제어부를 포함하는 것을 특징으로 하는 아날로그 디지털 변환기.
제1항에 있어서, 상기 신호 변환부는
소정 기울기를 가지는 상기 램프신호를 생성하는 램프신호 생성부;
상기 램프신호와 상기 입력된 픽셀신호를 비교하여 상기 비교 결과 신호를 출력하는 비교부;
상기 클럭 제어부로부터 제공된 상기 소정 클럭 신호에 상응하여 카운트를 수행하는 카운터; 및
상기 비교 결과 신호가 생성되는 시점에 상기 카운터로부터 제공된 카운트값을 저장하는 레지스터를 포함하는 것을 특징으로 하는 아날로그 디지털 변환기.
특정 주파수를 가지는 클럭 신호를 조도에 따라 소정 주파수로 분주하여 상기 소정 주파수를 가지는 클럭 신호를 제공하는 클럭 제어부; 및
상기 클럭 제어부로부터 제공된 상기 소정 주파수를 가지는 클럭 신호에 상응하여 카운트를 수행하고 입력된 픽셀신호와 램프신호의 비교 결과 신호가 생성되는 시점에 카운트된 카운트값을 저장하는 신호 변환부를 포함하는 아날로그 디지털 변환기.
제6항에 있어서, 상기 클럭 제어부는
카운트가 수행되는 전체 카운트 구간을 조도에 따라 적어도 두 개의 영역으로 구분하고 구분된 각각의 영역에서 서로 다른 주파수를 가지는 클럭 신호를 제공하는 것을 특징으로 하는 아날로그 디지털 변환기.
제7항에 있어서, 상기 클럭 제어부는
제1 조도를 가지는 제1 카운트 구간에서는 제1 클럭 신호를 제공하고, 상기 제1 조도보다 조도가 높은 제2 카운트 구간에서는 상기 제1 클럭 신호보다 주파수가 낮은 제2 클럭 신호를 제공하는 것을 특징으로 하는 아날로그 디지털 변환기.
제6항에 있어서, 상기 클럭 제어부는
상기 특정 주파수를 가지는 클럭 신호를 생성하는 클럭 생성부;
상기 특정 주파수를 가지는 클럭 신호를 제공받고 분주 제어 신호에 상응하여 상기 특정 주파수를 가지는 클럭 신호를 상기 소정 주파수를 가지는 클럭 신호로 분주하는 분주부; 및
조도에 따라 미리 설정된 카운트 구간 별로 서로 다른 주파수를 가지는 클럭 신호가 제공되도록 상기 분주부에 상기 분주 제어 신호를 제공하는 제어부를 포함하는 것을 특징으로 하는 아날로그 디지털 변환기.