KR20170062169A - 전력 소모 감소를 위한 카운팅 장치 및 그를 이용한 아날로그-디지털 변환 장치와 씨모스 이미지 센서 - Google Patents

전력 소모 감소를 위한 카운팅 장치 및 그를 이용한 아날로그-디지털 변환 장치와 씨모스 이미지 센서 Download PDF

Info

Publication number
KR20170062169A
KR20170062169A KR1020150167655A KR20150167655A KR20170062169A KR 20170062169 A KR20170062169 A KR 20170062169A KR 1020150167655 A KR1020150167655 A KR 1020150167655A KR 20150167655 A KR20150167655 A KR 20150167655A KR 20170062169 A KR20170062169 A KR 20170062169A
Authority
KR
South Korea
Prior art keywords
counting
unit
control unit
control
signal
Prior art date
Application number
KR1020150167655A
Other languages
English (en)
Other versions
KR102332942B1 (ko
Inventor
이돈구
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020150167655A priority Critical patent/KR102332942B1/ko
Priority to US15/181,146 priority patent/US9930282B2/en
Publication of KR20170062169A publication Critical patent/KR20170062169A/ko
Priority to US15/894,402 priority patent/US10148899B2/en
Application granted granted Critical
Publication of KR102332942B1 publication Critical patent/KR102332942B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/76Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H04N5/369
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/71Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75Circuitry for providing, modifying or processing image signals from the pixel array
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K21/00Details of pulse counters or frequency dividers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/1205Multiplexed conversion systems
    • H03M1/123Simultaneous, i.e. using one converter per channel but with common control or reference circuits for multiple converters
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/616Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/76Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/76Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

본 기술은 카운팅 장치 및 그를 이용한 아날로그-디지털 변환 장치와 씨모스 이미지 센서에 관한 것으로, 카운팅 수를 줄여 소모되는 전력을 감소시키기 위한 카운팅 장치 및 그를 이용한 아날로그-디지털 변환 장치와 씨모스 이미지 센서를 제공한다. 이러한 카운팅 장치는, 비교부로부터의 이웃하는 두 출력 신호에 따라 '두 픽셀 신호의 공통 값과 차이 값'을 카운팅하도록 제어하기 위한 카운팅 제어부; 상기 카운팅 제어부의 제어에 따라 '두 픽셀 신호의 공통 값과 차이 값'에 해당하는 구간 동안 제어부로부터의 클럭을 카운팅하기 위한 카운팅부; 및 상기 제어부의 제어에 따라 상기 카운팅부로부터의 카운팅 정보와 상기 카운팅 제어부로부터의 연산 정보를 각각 저장하기 위한 메모리부를 포함할 수 있다.

Description

전력 소모 감소를 위한 카운팅 장치 및 그를 이용한 아날로그-디지털 변환 장치와 씨모스 이미지 센서{COUNTING APPARATUS FOR POWER CONSUMPTION REDUCTION, AND ANALOG-DIGITAL CONVERTING APPARATUS AND CMOS IMAGE SENSOR THEREOF USING THAT}
본 발명의 몇몇 실시예들은 씨모스 이미지 센서(CIS : CMOS(Complementary Metal Oxide Semiconductor) Image Sensor)에 관한 것으로, 더욱 상세하게는 소모되는 전력을 감소시키기 위한 카운팅 장치 및 그를 이용한 아날로그-디지털 변환 장치와 씨모스 이미지 센서에 관한 것이다.
일반적으로 씨모스 이미지 센서(CIS)에서 사용되는 아날로그-디지털 변환 장치(ADC)는 컬럼 패러럴 형태의 아날로그-디지털 변환 장치(Column-parallel ADC)이다. 이러한 컬럼 패러럴 아날로그-디지털 변환 장치는 하나의 디지털-아날로그 변환 장치(DAC, 즉, 램프 신호 발생 장치)와 복수 개의 비교기(Comparator), 및 각각의 비교기에 연결된 복수 개의 n 비트 카운터와 복수 개의 n 비트 메모리로 이루어진다.
이때, 비교기는 각각 연결된 픽셀(Pixel)로부터의 픽셀 신호(즉, 픽셀 전압)와 램프 신호 발생 장치(디지털-아날로그 변환 장치)로부터의 램프 신호(즉, 기준 전압)을 비교하여 카운터(Counter)의 동작을 컨트롤한다.
그에 따라, 카운터는 비교기의 출력 신호에 따라 제어되고, 입력되는 클럭 신호를 카운팅한다. 그리고 메모리는 아날로그-디지털 변환 장치를 통해 변환된 픽셀 신호의 디지털 데이터 값을 저장하고 유지시켜 줌으로써, 디지털 데이터가 리드아웃(Readout)되는 동안 동시에 카운터가 동작할 수 있도록 한다.
이러한 동작 과정에서 비교기와 카운터는 서로 독립적으로 움직인다. 이때, 카운터에서 소모되는 전력은 카운팅되는 수에 따라 증가하며, 카운팅되는 수를 줄일 수 있다면 카운터에서의 소모 전력을 감소시킬 수 있을 것이다.
본 발명의 실시예는 카운팅 수를 줄여 소모되는 전력을 감소시키기 위한 카운팅 장치 및 그를 이용한 아날로그-디지털 변환 장치와 씨모스 이미지 센서를 제공한다.
본 발명의 일 실시예에 따른 카운팅 장치는, 비교부로부터의 이웃하는 두 출력 신호에 따라 '두 픽셀 신호의 공통 값과 차이 값'을 카운팅하도록 제어하기 위한 카운팅 제어부; 상기 카운팅 제어부의 제어에 따라 '두 픽셀 신호의 공통 값과 차이 값'에 해당하는 구간 동안 제어부로부터의 클럭을 카운팅하기 위한 카운팅부; 및 상기 제어부의 제어에 따라 상기 카운팅부로부터의 카운팅 정보와 상기 카운팅 제어부로부터의 연산 정보를 각각 저장하기 위한 메모리부를 포함할 수 있다.
본 발명의 일 실시예에 따른 아날로그-디지털 변환 장치는, 픽셀 어레이로부터 출력되는 픽셀 신호를 각각 상호상관 이중 샘플링(CDS)하기 위한 상호상관 이중 샘플링부; 상기 상호상관 이중 샘플링부로부터 출력되는 각 픽셀 신호의 값과 램프 신호 발생 장치로부터 인가되는 램프 신호의 값을 비교하기 위한 비교부; 상기 비교부로부터의 이웃하는 두 출력 신호에 따라 '두 픽셀 신호의 공통 값과 차이 값'을 카운팅하도록 제어하기 위한 카운팅 제어부; 상기 카운팅 제어부의 제어에 따라 '두 픽셀 신호의 공통 값과 차이 값'에 해당하는 구간 동안 제어부로부터의 클럭을 카운팅하기 위한 카운팅부; 및 상기 제어부의 제어에 따라 상기 카운팅부로부터의 카운팅 정보와 상기 카운팅 제어부로부터의 연산 정보를 각각 저장하기 위한 메모리부를 포함할 수 있다.
본 발명의 일 실시예에 따른 씨모스 이미지 센서는, 입사광에 상응하는 픽셀 신호를 출력하기 위한 픽셀 어레이; 제어부의 제어에 따라 상기 픽셀 어레이 내의 픽셀을 로우 라인별로 선택하여 제어하기 위한 로우 디코더; 상기 제어부의 제어에 따라 램프 신호를 발생하기 위한 램프 신호 발생 장치; 상기 픽셀 어레이로부터 출력되는 픽셀 신호를 각각 상호상관 이중 샘플링(CDS)하기 위한 상호상관 이중 샘플링부; 상기 상호상관 이중 샘플링부로부터 출력되는 각 픽셀 신호의 값과 상기 램프 신호 발생 장치로부터 인가되는 램프 신호의 값을 비교하기 위한 비교부; 상기 비교부로부터의 이웃하는 두 출력 신호에 따라 '두 픽셀 신호의 공통 값과 차이 값'을 카운팅하도록 제어하기 위한 카운팅 제어부; 상기 카운팅 제어부의 제어에 따라 '두 픽셀 신호의 공통 값과 차이 값'에 해당하는 구간 동안 상기 제어부로부터의 클럭을 카운팅하기 위한 카운팅부; 상기 제어부의 제어에 따라 상기 카운팅부로부터의 카운팅 정보와 상기 카운팅 제어부로부터의 연산 정보를 각각 저장하기 위한 메모리부; 상기 로우 디코더와 상기 램프 신호 발생 장치와 상기 카운팅부와 상기 메모리부와 컬럼 리드아웃 회로의 동작을 제어하기 위한 상기 제어부; 상기 메모리부의 데이터를 상기 제어부의 제어에 따라 출력하기 위한 상기 컬럼 리드아웃 회로; 및 상기 컬럼 리드아웃 회로로부터의 카운팅 정보를 연산 정보에 따라 연산하여 픽셀 데이터를 출력하기 위한 연산부를 포함할 수 있다.
본 발명의 다른 실시예에 따른 카운팅 장치는, 비교부로부터의 '이웃하는 동일 색의 컬럼에 따른 두 출력 신호'에 따라 '두 픽셀 신호의 공통 값과 차이 값'을 카운팅하도록 제어하기 위한 카운팅 제어부; 상기 카운팅 제어부의 제어에 따라 '두 픽셀 신호의 공통 값과 차이 값'에 해당하는 구간 동안 상기 제어부로부터의 클럭을 카운팅하기 위한 카운팅부; 및 상기 제어부의 제어에 따라 상기 카운팅부로부터의 카운팅 정보와 상기 카운팅 제어부로부터의 연산 정보를 각각 저장하기 위한 메모리부를 포함할 수 있다.
본 발명의 다른 실시예에 따른 아날로그-디지털 변환 장치는, 픽셀 어레이로부터 출력되는 픽셀 신호를 각각 상호상관 이중 샘플링(CDS)하기 위한 상호상관 이중 샘플링부; 상기 상호상관 이중 샘플링부로부터 출력되는 각 픽셀 신호의 값과 상기 램프 신호 발생 장치로부터 인가되는 램프 신호의 값을 비교하기 위한 비교부; 상기 비교부로부터의 '이웃하는 동일 색의 컬럼에 따른 두 출력 신호'에 따라 '두 픽셀 신호의 공통 값과 차이 값'을 카운팅하도록 제어하기 위한 카운팅 제어부; 상기 카운팅 제어부의 제어에 따라 '두 픽셀 신호의 공통 값과 차이 값'에 해당하는 구간 동안 상기 제어부로부터의 클럭을 카운팅하기 위한 카운팅부; 및 상기 제어부의 제어에 따라 상기 카운팅부로부터의 카운팅 정보와 상기 카운팅 제어부로부터의 연산 정보를 각각 저장하기 위한 메모리부를 포함할 수 있다.
본 발명의 다른 실시예에 따른 씨모스 이미지 센서는, 입사광에 상응하는 픽셀 신호를 출력하기 위한 픽셀 어레이; 제어부의 제어에 따라 상기 픽셀 어레이 내의 픽셀을 로우 라인별로 선택하여 제어하기 위한 로우 디코더; 상기 제어부의 제어에 따라 램프 신호를 발생하기 위한 램프 신호 발생 장치; 상기 픽셀 어레이로부터 출력되는 픽셀 신호를 각각 상호상관 이중 샘플링(CDS)하기 위한 상호상관 이중 샘플링부; 상기 상호상관 이중 샘플링부로부터 출력되는 각 픽셀 신호의 값과 상기 램프 신호 발생 장치로부터 인가되는 램프 신호의 값을 비교하기 위한 비교부; 상기 비교부로부터의 '이웃하는 동일 색의 컬럼에 따른 두 출력 신호'에 따라 '두 픽셀 신호의 공통 값과 차이 값'을 카운팅하도록 제어하기 위한 카운팅 제어부; 상기 카운팅 제어부의 제어에 따라 '두 픽셀 신호의 공통 값과 차이 값'에 해당하는 구간 동안 상기 제어부로부터의 클럭을 카운팅하기 위한 카운팅부; 상기 제어부의 제어에 따라 상기 카운팅부로부터의 카운팅 정보와 상기 카운팅 제어부로부터의 연산 정보를 각각 저장하기 위한 메모리부; 상기 로우 디코더와 상기 램프 신호 발생 장치와 상기 카운팅부와 상기 메모리부와 컬럼 리드아웃 회로의 동작을 제어하기 위한 상기 제어부; 상기 메모리부의 데이터를 상기 제어부의 제어에 따라 출력하기 위한 상기 컬럼 리드아웃 회로; 및 상기 컬럼 리드아웃 회로로부터의 카운팅 정보를 연산 정보에 따라 연산하여 픽셀 데이터를 출력하기 위한 연산부를 포함할 수 있다.
본 발명의 실시예에 따르면, 카운터의 카운팅 수를 줄임으로써, 카운터에서 소모되는 전력을 감소시킬 수 있는 효과가 있다.
도 1은 본 발명의 실시예에 대한 이해를 돕기 위한 씨모스 이미지 센서(CIS)의 구조를 나타내는 회로도,
도 2는 본 발명의 실시예에 대한 이해를 돕기 위한 씨모스 이미지 센서의 구조에서 2개 컬럼에 대해 확대한 회로도,
도 3 및 도 4는 본 발명의 실시예에 대한 이해를 돕기 위한 씨모스 이미지 센서의 타이밍도,
도 5는 본 발명의 일 실시예에 따른 카운팅 장치 및 그에 따른 아날로그-디지털 변환 장치와 씨모스 이미지 센서의 회로도,
도 6은 본 발명의 일 실시예에 따른 카운팅 장치 및 그에 따른 아날로그-디지털 변환 장치의 구조에서 2개 컬럼에 대해 확대한 회로도,
도 7a는 본 발명의 일 실시예에 따른 카운팅 제어기의 진리표를 나타내는 도면,
도 7b는 본 발명의 일 실시예에 따른 카운팅 제어기의 구성도,
도 8 및 도 9는 본 발명의 일 실시예에 따른 씨모스 이미지 센서의 타이밍도,
도 10은 본 발명의 다른 실시예에 따른 카운팅 장치 및 그에 따른 아날로그-디지털 변환 장치와 씨모스 이미지 센서의 회로도이다.
본 발명을 설명함에 있어서 본 발명과 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에 그 상세한 설명을 생략하기로 한다. 이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
그리고 명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때 이는 "직접적으로 연결"되어 있는 경우뿐만 아니라 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한, 어떤 부분이 어떤 구성요소를 "포함" 또는 "구비"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함하거나 구비할 수 있는 것을 의미한다. 또한, 명세서 전체의 기재에 있어서 일부 구성요소들을 단수형으로 기재하였다고 해서, 본 발명이 그에 국한되는 것은 아니며, 해당 구성요소가 복수 개로 이루어질 수 있음을 알 것이다.
도 1은 본 발명의 실시예에 대한 이해를 돕기 위한 씨모스 이미지 센서(CIS)의 구조를 나타내는 회로도로서, 일반적인 컬럼 패러럴(Column Parallel) 구조의 씨모스 이미지 센서를 나타내고 있다.
도 1에 도시된 바와 같이, 본 발명의 실시예에 대한 이해를 돕기 위한 씨모스 이미지 센서는, 입사광에 상응하는 픽셀 신호를 출력하기 위한 픽셀 어레이(10)와, 제어부(80, 예를 들어, 타이밍 제너레이터)의 제어에 따라 픽셀 어레이(10) 내의 픽셀을 로우 라인별로 각각 선택하여 그 동작을 제어하기 위한 로우 디코더(20)와, 제어부(80)의 제어에 따라 램프 신호를 발생하기 위한 램프 신호 발생 장치(90)와, 픽셀 어레이(10)로부터 출력되는 픽셀 신호를 각각 상호상관 이중 샘플링(CDS : Correlated Double Sampling)하기 위한 상호상관 이중 샘플링부(30)와, 상호상관 이중 샘플링부(30)로부터 출력되는 각 픽셀 신호의 값과 램프 신호 발생 장치(90)로부터 인가되는 램프 신호의 값을 비교하기 위한 비교부(40)와, 비교부(40)로부터의 각 출력 신호에 따라 제어부(80)로부터의 클럭을 카운팅하기 위한 카운팅부(50)와, 제어부(80)의 제어에 따라 카운팅부(50)로부터의 카운팅 정보를 각각 저장하기 위한 메모리부(60)와, 로우 디코더(20)와 램프 신호 발생 장치(90)와 카운팅부(50)와 메모리부(60)와 컬럼 리드아웃 회로(70)의 동작을 제어하기 위한 제어부(80), 및 메모리부(60)의 데이터를 제어부(80)의 제어에 따라 순차적으로 픽셀 데이터(PXDATA)로 출력하기 위한 컬럼 리드아웃 회로(70)를 포함한다.
이때, 일반적으로 씨모스 이미지 센서에서는 픽셀 자체적으로 가지고 있는 옵셋(Offset) 값을 제거하기 위해 광신호가 입사되기 전과 후의 픽셀 신호(픽셀 출력 전압)를 비교하여 실제로 입사광에 의한 픽셀 신호만을 측정할 수 있도록 하며, 이러한 기법을 상호상관 이중 샘플링(CDS : Correlated Double Sampling)이라고 한다. 이러한 기능을 수행하는 블럭이 상호상관 이중 샘플링부(30)이다.
이때, 상호상관 이중 샘플링부(30)는 복수의 상호상관 이중 샘플러를 포함하고, 비교부(40)는 복수의 비교기를 포함하며, 카운팅부(50)는 복수의 카운터를 포함하고, 메모리부(60)는 복수의 메모리를 포함한다. 즉, 상호상관 이중 샘플러와 비교기와 카운터와 메모리가 각 칼럼별로 구비된다.
다음으로, 2개의 상호상관 이중 샘플러와 비교기와 카운터와 메모리의 동작(아날로그-디지털 변환 동작)을 예를 들어 살펴보면, 다음과 같다.
도 2는 본 발명의 실시예에 대한 이해를 돕기 위한 씨모스 이미지 센서의 구조에서 2개 컬럼에 대해 확대한 회로도이다.
먼저, 제 1 상호상관 이중 샘플러(31)는 픽셀 어레이(10)의 제 1 컬럼으로부터 출력되는 픽셀 신호를 상호상관 이중 샘플링하여 제 1 픽셀 신호(PX1)를 출력한다. 그리고 제 2 상호상관 이중 샘플러(32)는 픽셀 어레이(10)의 제 2 컬럼으로부터 출력되는 픽셀 신호를 상호상관 이중 샘플링하여 제 2 픽셀 신호(PX2)를 출력한다.
그러면, 제 1 비교기(41)는 제 1 상호상관 이중 샘플러(31)로부터 출력되는 제 1 픽셀 신호(PX1)를 일측 단자로 입력받고, 램프 신호 발생 장치(90)로부터 인가되는 램프 신호(RAMP)를 타측 단자로 입력받아 두 신호의 값을 비교하여 제 1 비교 신호(COMP1)를 출력한다. 그리고 제 2 비교기(42)는 제 2 상호상관 이중 샘플러(32)로부터 출력되는 제 2 픽셀 신호(PX2)를 일측 단자로 입력받고, 램프 신호 발생 장치(90)로부터 인가되는 램프 신호를 타측 단자로 입력받아 두 신호의 값을 비교하여 제 2 비교 신호(COMP2)를 출력한다.
이때, 램프 신호(RAMP)는 시간이 경과함에 따라 전압 레벨이 감소하는 신호이기 때문에, 결국 각 비교기에 입력되는 두 신호의 값이 일치하는 시점이 생기게 된다. 이렇게 일치하는 시점을 지나게 되면서 각 비교기에서 출력되는 비교 신호의 값에 반전이 일어난다.
그에 따라, 제 1 카운터(51)는 램프 신호가 하강하는 시점부터 제 1 비교기(41)로부터 출력되는 제 1 비교 신호(COMP1)가 반전되는 순간까지 제어부(80)로부터의 클럭(CLK)을 카운팅하여 제 1 카운팅 정보(DATA1)를 출력한다. 그리고 제 2 카운터(52)는 램프 신호가 하강하는 시점부터 제 2 비교기(42)로부터 출력되는 제 2 비교 신호(COMP2)가 반전되는 순간까지 제어부(80)로부터의 클럭(CLK)을 카운팅하여 제 2 카운팅 정보(DATA2)를 출력한다. 여기서, 각각의 카운터는 제어부(80)로부터의 리셋 신호(RST)에 따라 초기화된다.
그러면, 제 1 메모리(61)는 제어부(80)로부터의 로드 신호(LOAD)에 따라 제 1 카운터(51)로부터의 제 1 카운팅 정보(DATA1)를 저장하고 있다가 컬럼 리드아웃 회로(70)로 출력(OUT1)한다. 그리고 제 2 메모리(62)는 제어부(80)로부터의 로드 신호(LOAD)에 따라 제 2 카운터(52)로부터의 제 2 카운팅 정보(DATA2)를 저장하고 있다가 컬럼 리드아웃 회로(70)로 출력(OUT2)한다.
이처럼, 제 1 및 제 2 비교기는 램프 신호 발생 장치로부터의 램프 신호(RAMP)와 제 1 및 제 2 상호상관 이중 샘플러로부터의 제 1 및 제 2 픽셀 신호(PX1, PX2)를 각각 비교하여 램프 신호가 제 1 픽셀 신호(PX1)보다 더 낮아질 경우 제 1 비교 신호(COMP1)를 하강시키고, 램프 신호가 제 2 픽셀 신호(PX2)보다 더 낮아질 경우 제 2 비교 신호(COMP2)를 하강시킨다. 제 1 및 제 2 카운터는 각각 제 1 및 제 2 비교 신호에 따라 클럭 신호의 카운팅 여부를 결정한다. 제 1 및 제 2 카운터의 출력은 상응하는 제 1 및 제 2 메모리로 연결되며, 로드 신호에 따라 메모리에 저장된다. 이러한 씨모스 이미지 센서는 각 컬럼마다 구비된 상호상관 이중 샘플러, 비교기, 카운터, 메모리가 각각 독립적으로 동작하는 구조로 되어 있다. 각 컬럼에서 출력되는 값은 컬럼 리드아웃 회로를 통해 순차적으로 출력된다.
도 3 및 도 4는 본 발명의 실시예에 대한 이해를 돕기 위한 씨모스 이미지 센서의 타이밍도로서, 2개의 상호상관 이중 샘플러에서 출력되는 제 1 및 제 2 픽셀 신호(PX1, PX2)에 대한 동작 타이밍을 나타내는 도면이다.
여기서, 제 2 픽셀 신호(PX2)의 크기는 도 3 및 도 4에서 서로 동일하다고 가정한다.
먼저, 제 1 및 제 2 카운터(51, 52)는 제어부(80)로부터의 리셋 신호(RST)에 따라 초기화된다. 그리고 제 1 및 제 2 비교기(42, 42)는 제 1 및 제 2 비교 신호(COMP1, COMP2)를 하이 상태로 출력하고 있다.
이때, 램프 신호(RAMP)가 움직임, 즉 램프 신호가 하강하는 시점과 동시에 제어부(80)로부터 제 1 및 제 2 카운터(51, 52)로 클럭(CLK)이 입력된다.
그리고 제 1 및 제 2 비교기는 램프 신호와 제 1 및 제 2 픽셀 신호(PX1, PX2)를 각각 비교하여 램프 신호가 제 2 픽셀 신호(PX2)보다 더 낮아지는 시점과 동시에 제 2 비교 신호(COMP2)를 로우 상태로 하강시키고, 램프 신호가 제 1 픽셀 신호(PX1)보다 더 낮아지는 시점과 동시에 제 1 비교 신호(COMP1)를 로우 상태로 하강시킨다.
그리고 제 1 카운터(51)는 램프 신호가 하강하는 시점부터 제 1 비교 신호(COMP1)가 하강하는 시점까지 클럭(CLK)을 카운팅하여 제 1 카운팅 정보(DATA1)를 출력하고, 제 2 카운터(52)는 램프 신호가 하강하는 시점부터 제 2 비교 신호(COMP2)가 하강하는 시점까지 클럭(CLK)을 카운팅하여 제 2 카운팅 정보(DATA2)를 출력한다.
램프 신호의 하강이 끝난 후, 로드 신호(LOAD)에 의해 제 1 및 제 2 카운터(51, 52)로부터의 제 1 및 제 2 카운팅 정보(DATA1, DATA2)가 상응하여 연결된 제 1 및 제 2 메모리(61, 62)에 저장된다. 이때, 도 3의 경우 최종적으로 제 1 메모리(61)에 저장되는 제 1 카운팅 정보(DATA1)는 "A"이고, 제 2 메모리(62)에 저장되는 제 2 카운팅 정보(DATA2)는 "B"이다. 한편, 도 4의 경우 최종적으로 제 1 메모리(61)에 저장되는 제 1 카운팅 정보(DATA1)는 "C"이고, 제 2 메모리(62)에 저장되는 제 2 카운팅 정보(DATA2)는 "B"이다.
이와 같이 동일한 크기의 제 2 픽셀 신호(PX2)가 아날로그-디지털 변환 장치를 의해 변환된 디지털 코드인 제 2 카운팅 정보(DATA2)는 이웃한 제 1 픽셀 신호(PX1)가 변하더라도 일정한 값을 유지한다. 즉, 각 칼럼의 아날로그-디지털 변환 장치는 이웃한 픽셀 신호와는 관련 없이 직접 연결된 픽셀 신호에 의해서만 디지털 코드가 결정된다.
그런데, 상기와 같은 씨모스 이미지 센서의 구조에서는 2개의 카운터(Counter)가 각각 동작하기 때문에 각각의 픽셀 신호의 크기가 낮을수록(즉, 각각의 픽셀에 입사되는 빛이 강할수록) 카운터의 카운팅 수가 증가하게 된다. 즉, 토글링(Toggling) 수가 증가하게 되는데, 이는 곧바로 카운터의 전력 소모 증가를 의미한다.
따라서 본 발명의 일 실시예에서는 2개의 카운터가 각각 독립적으로 동작하지 않고, 2개의 카운터 중 하나의 카운터가 2개의 픽셀 신호에 대해 공통되는 값을 카운팅하고 다른 하나의 카운터가 2개의 픽셀 신호 간의 차이 값만을 카운팅함으로써, 전체적인 카운팅 수를 감소시켜 카운터에서 소모되는 전력을 감소시킬 수 있다. 이를 도 5 내지 도 10을 참조하여 상세히 설명하기로 한다.
도 5는 본 발명의 일 실시예에 따른 카운팅 장치 및 그에 따른 아날로그-디지털 변환 장치와 씨모스 이미지 센서의 회로도이다.
도 5에 도시된 바와 같이, 본 발명의 일 실시예에 따른 씨모스 이미지 센서는, 입사광에 상응하는 픽셀 신호를 출력하기 위한 픽셀 어레이(10)와, 제어부(80)의 제어에 따라 픽셀 어레이(10) 내의 픽셀을 로우 라인별로 각각 선택하여 그 동작을 제어하기 위한 로우 디코더(20)와, 제어부(80)의 제어에 따라 램프 신호를 발생하기 위한 램프 신호 발생 장치(90)와, 픽셀 어레이(10)로부터 출력되는 픽셀 신호를 각각 상호상관 이중 샘플링(CDS)하기 위한 상호상관 이중 샘플링부(30)와, 상호상관 이중 샘플링부(30)로부터 출력되는 각 픽셀 신호의 값과 램프 신호 발생 장치(90)로부터 인가되는 램프 신호의 값을 비교하기 위한 비교부(40)와, 비교부(40)로부터의 이웃하는 두 출력 신호에 따라 '두 픽셀 신호의 공통 값과 차이 값'을 카운팅하도록 제어하기 위한 카운팅 제어부(100)와, 카운팅 제어부(100)의 제어에 따라 '두 픽셀 신호의 공통 값과 차이 값'에 해당하는 구간 동안 제어부(80)로부터의 클럭을 카운팅하기 위한 카운팅부(110)와, 제어부(80)의 제어에 따라 카운팅부(110)로부터의 카운팅 정보와 카운팅 제어부(100)로부터의 연산 정보를 각각 저장하기 위한 메모리부(120)와, 로우 디코더(20)와 램프 신호 발생 장치(90)와 카운팅부(110)와 메모리부(120)와 컬럼 리드아웃 회로(70)의 동작을 제어하기 위한 제어부(80), 메모리부(120)의 데이터를 제어부(80)의 제어에 따라 출력하기 위한 컬럼 리드아웃 회로(70), 및 컬럼 리드아웃 회로(70)로부터의 카운팅 정보를 연산 정보에 따라 연산하여 순차적으로 픽셀 데이터(PXDATA)를 출력하기 위한 연산부(130)를 포함한다.
이때, 상호상관 이중 샘플링부(30)는 각 칼럼별로 상호상관 이중 샘플러를 포함하고, 비교부(40)도 각 칼럼별로 복수의 비교기를 포함하며, 카운팅 제어부(100)는 이웃하는 두 칼럼당 하나의 카운팅 제어기를 포함하고, 카운팅부(110)는 각 칼럼별로 카운터를 포함하며, 메모리부(120)는 이웃하는 두 칼럼당 3개의 메모리를 포함한다.
다음으로, 각 상호상관 이중 샘플러와 카운팅 제어기와 비교기와 카운터와 메모리의 동작(아날로그-디지털 변환 동작)을 예를 들어 살펴보면, 다음과 같다.
도 6은 본 발명의 일 실시예에 따른 카운팅 장치 및 그에 따른 아날로그-디지털 변환 장치의 구조에서 2개 컬럼에 대해 확대한 회로도이다.
도 6에 도시된 제 1 및 제 2 상호상관 이중 샘플러(31, 32)와 제 1 및 제 2 비교기(41, 42)는 그 구성 및 동작이 도 2에서 설명한 바와 동일하므로, 여기서는 더 이상 설명하지 않기로 한다. 다만, 제 1 및 제 2 비교기(41, 42)에서 출력되는 제 1 및 제 2 비교 신호(COMP1, COMP2)가 카운팅 제어기(101)로 연결된다.
그러면, 카운팅 제어기(101)는 제 1 및 제 2 비교기(41, 42)로부터의 제 1 및 제 2 비교 신호(COMP1, COMP2)에 따라 '두 픽셀 신호의 공통 값과 차이 값'을 카운팅하도록 하기 위한 제 1 및 제 2 카운팅 제어신호(CNT_EN1, CNT_EN2)를 제 1 및 제 2 카운터(111, 112)로 출력하고, 연산 방식을 지시하는 연산 정보(SIGN)를 제 3 메모리(122)로 출력한다. 즉, 카운팅 제어기(101)는 제 1 및 제 2 비교 신호(COMP1, COMP2)를 논리곱 연산, 배타적 논리합 연산, 및 래치하여 '두 픽셀 신호의 공통 값과 차이 값'을 카운팅하도록 하기 위한 제 1 및 제 2 카운팅 제어신호(CNT_EN1, CNT_EN2)와 연산 방식을 지시하는 연산 정보(SIGN)를 발생시킨다(도 7a 및 도 7b에서 상세히 후술하기로 함).
그에 따라, 제 1 및 제 2 카운터(111, 112)는 제 1 및 제 2 비교 신호(COMP1, COMP2) 대신에 카운팅 제어기(101)로부터 출력되는 제 1 및 제 2 카운팅 제어신호(CNT_EN1, CNT_EN2)에 의해 동작 여부가 결정된다. 즉, 제 1 카운터(111)는 램프 신호가 하강하는 시점부터 카운팅 제어기(101)로부터 출력되는 제 1 카운팅 제어신호(CNT_EN1)가 반전되는 순간까지 제어부(80)로부터의 클럭(CLK)을 카운팅하여 제 1 카운팅 정보(DATA1)를 출력한다. 그리고 제 2 카운터(112)는 카운팅 제어기(101)로부터 출력되는 제 2 카운팅 제어신호(CNT_EN2)가 하이 상태(HI)인 구간 동안 제어부(80)로부터의 클럭(CLK)을 카운팅하여 제 2 카운팅 정보(DATA2)를 출력한다. 여기서, 각각의 카운터는 제어부(80)로부터의 리셋 신호(RST)에 따라 초기화된다.
그러면, 제 1 메모리(121)는 제어부(80)로부터의 로드 신호(LOAD)에 따라 제 1 카운터(111)로부터의 제 1 카운팅 정보(DATA1)를 저장하고 있다가 컬럼 리드아웃 회로(70)로 출력(OUT1)한다. 그리고 제 2 메모리(123)는 제어부(80)로부터의 로드 신호(LOAD)에 따라 제 2 카운터(112)로부터의 제 2 카운팅 정보(DATA2)를 저장하고 있다가 컬럼 리드아웃 회로(70)로 출력(OUT2)한다. 그리고 제 3 메모리(122)는 제어부(80)로부터의 로드 신호(LOAD)에 따라 카운팅 제어기(101)로부터의 연산 정보(SIGN)를 저장하고 있다가 컬럼 리드아웃 회로(70)로 출력(OUT3)한다. 이때, 제 3 메모리(122)는 예를 들어 1비트 메모리로 구현할 수 있다.
이처럼, 각 메모리에서 출력되는 제 1 및 제 2 카운팅 정보(DATA1, DATA2)와 연산 정보(SIGN)는 컬럼 리드아웃 회로(70)에 의해 순차적으로 연산부(130, Arithmetic Logic)로 출력된다.
그러면, 연산부(130)는 제 1 및 제 2 카운팅 정보와 연산 정보(OUT1, OUT2, OUT3)를 입력받아 제 1 및 제 2 카운팅 정보를 연산 정보에 따라 연산하여 제 1 및 제 2 픽셀 데이터(PXDATA1, PXDATA2)로 변환하여 출력한다. 여기서, 그 연산 방식을 살펴보면, 1비트 크기인 OUT3의 값을 반대로 뒤집은 코드를 OUT3_b라고 할 경우, 제 1 픽셀 신호(PX1)의 디지털 코드인 제 1 픽셀 데이터(PXDATA1)는 OUT1+OUT3_b×OUT2가 되고, 제 2 픽셀 신호(PX1)의 디지털 코드인 제 2 픽셀 데이터(PXDATA2)는 OUT1+OUT3×OUT2가 된다.
도 7a는 본 발명의 일 실시예에 따른 카운팅 제어기(101)의 진리표를 나타내는 도면으로, 제 1 및 제 제 2 비교 신호(COMP1, COMP2)의 논리 상태에 따른 제 1 및 제 2 카운팅 제어신호(CNT_EN1, CNT_EN2)의 논리 상태를 나타내는 도표이다.
도 7a에 도시된 바와 같이, 제 1 카운팅 제어신호(CNT_EN1)는 제 1 및 제 2 비교 신호(COMP1, COMP2) 중 어느 하나라도 로우 상태(LO)일 경우 로우 출력이 된다. 그리고 제 2 카운팅 제어신호(CNT_EN2)는 제 1 및 제 2 비교 신호(COMP1, COMP2)가 서로 다를 경우에만 하이 출력이 된다.
한편, 연산 정보(SIGN)는 제 1 카운팅 제어신호(CNT_EN1)가 하강하고 제 2 카운팅 제어신호(CNT_EN2)가 상승하는 시점에 결정되며, 제 1 및 제 2 비교 신호(COMP1, COMP2) 중 먼저 하강하는 신호가 어떤 신호인지에 따라 로우 상태(LO)를 유지하거나, 아니면 하이 상태(HI)로 변경되어 출력된다. 즉, 연산 정보(SIGN)는 제 1 비교 신호(COMP1)가 먼저 하강하면 하이 상태(HI)로 변경되어 출력되고, 제 2 비교 신호(COMP2)가 먼저 하강하면 로우 상태(LO)를 유지한다.
도 7b는 본 발명의 일 실시예에 따른 카운팅 제어기(101)의 구성도이다.
도 7b에 도시된 바와 같이, 본 발명의 일 실시예에 따른 카운팅 제어기(101)는, 제 1 및 제 2 비교기(41, 42)로부터의 제 1 및 제 2 비교 신호(COMP1, COMP2)를 논리곱 연산하여 '두 픽셀 신호의 공통 값'을 카운팅하도록 제 1 카운팅 제어신호(CNT_EN1)를 제 1 카운터(111)로 출력하기 위한 논리곱 게이트(102), 제 1 및 제 2 비교기(41, 42)로부터의 제 1 및 제 2 비교 신호(COMP1, COMP2)를 배타적 논리합 연산하여 '두 픽셀 신호의 차이 값'을 카운팅하도록 제 2 카운팅 제어신호(CNT_EN1)를 제 2 카운터(112)로 출력하기 위한 배타적 논리합 게이트(103), 및 제 1 및 제 2 비교기(41, 42)로부터의 제 1 및 제 2 비교 신호(COMP1, COMP2)의 하강 순서에 따라 연산 정보(SIGN)를 결정하여 제 3 메모리(122)로 출력하기 위한 래치(104)를 포함한다.
도 8 및 도 9는 본 발명의 일 실시예에 따른 씨모스 이미지 센서의 타이밍도로서, 2개의 상호상관 이중 샘플러에서 출력되는 제 1 및 제 2 픽셀 신호(PX1, PX2)에 대한 동작 타이밍을 나타내는 도면이다.
여기서, 도 8 및 도 9의 제 1 및 제 2 픽셀 신호(PX1, PX2)의 크기는 각각 도 3 및 도 4의 제 1 및 제 2 픽셀 신호(PX1, PX2)의 크기와 서로 동일하다고 가정한다.
먼저, 제 1 및 제 2 카운터(111, 112)는 제어부(80)로부터의 리셋 신호(RST)에 따라 초기화된다. 그리고 제 1 및 제 2 비교기(42, 42)는 제 1 및 제 2 비교 신호(COMP1, COMP2)를 하이 상태로 출력하고 있다.
이때, 램프 신호(RAMP)가 움직임, 즉 램프 신호가 하강하는 시점과 동시에 제어부(80)로부터 제 1 및 제 2 카운터(111, 112)로 클럭(CLK)이 입력된다.
그리고 제 1 및 제 2 비교기(42, 42)는 램프 신호와 제 1 및 제 2 픽셀 신호(PX1, PX2)를 각각 비교하여 램프 신호가 제 2 픽셀 신호(PX2)보다 더 낮아지는 시점과 동시에 제 2 비교 신호(COMP2)를 로우 상태로 하강시키고, 램프 신호가 제 1 픽셀 신호(PX1)보다 더 낮아지는 시점과 동시에 제 1 비교 신호(COMP1)를 로우 상태로 하강시킨다.
그리고 카운팅 제어기(101)는 제 1 및 제 2 비교 신호(COMP1, COMP2) 중 어느 하나라도 로우 상태일 경우 제 1 카운팅 제어신호(CNT_EN1)를 로우 상태로 출력하고 그 외의 경우 하이 상태로 출력한다. 그리고 카운팅 제어기(101)는 제 1 및 제 2 비교 신호(COMP1, COMP2)가 서로 다를 경우에만 제 2 카운팅 제어신호(CNT_EN2)를 하이 상태로 출력하고 그 외의 경우 로우 상태로 출력한다. 또한, 카운팅 제어기(101)는 제 1 카운팅 제어신호(CNT_EN1)가 하강하고 제 2 카운팅 제어신호(CNT_EN2)가 상승하는 시점에 연산 정보(SIGN)를 결정하되, 제 1 비교 신호(COMP1)가 제 2 비교 신호(COMP2)보다 먼저 하강하면 연산 정보(SIGN)를 하이 상태로 변경하여 출력하고, 제 2 비교 신호(COMP2)가 제 1 비교 신호(COMP1)보다 먼저 하강하면 로우 상태를 유지한다.
그리고 제 1 카운터(111)는 램프 신호가 하강하는 시점부터 제 1 카운팅 제어신호(CNT_EN1)가 하강하는 시점까지 클럭(CLK)을 카운팅하여 제 1 카운팅 정보(DATA1)를 출력하고, 제 2 카운터(112)는 제 2 카운팅 제어신호(CNT_EN2)가 하이 상태인 구간 동안 클럭(CLK)을 카운팅하여 제 2 카운팅 정보(DATA2)를 출력한다.
여기까지의 동작을 도 8을 참조하여 정리하여 살펴보면, 램프 신호가 하강하는 시점부터 제 1 및 제 2 카운터(111, 112)로 클럭(CLK)이 입력되며, 제 1 카운팅 제어신호(CNT_EN1)만 하이 상태인 상황이므로 제 1 카운팅 제어신호(CNT_EN1)가 입력되는 제 1 카운터(111)만 동작한다. 제 1 및 제 2 픽셀 신호(PX1, PX2) 중 먼저 램프 신호와 동일한 크기가 되는 신호는 제 2 픽셀 신호(PX2)이다. 이때, 제 2 비교 신호(COMP2)의 상태가 하이 상태에서 로우 상태로 변경되며, 그에 따라 제 1 카운팅 제어신호(CNT_EN1)도 하이 상태에서 로우 상태로 변경되므로 제 1 카운팅 제어신호(CNT_EN1)가 입력되는 제 1 카운터(111)는 카운팅을 중단한다. 이와 동시에 제 2 카운팅 제어신호(CNT_EN2)는 로우 상태에서 하이 상태로 변경되고, 그에 따라 제 2 카운팅 제어신호(CNT_EN2)가 입력되는 제 2 카운터(112)가 동작을 시작한다. 제 1 및 제 2 비교 신호(COMP1, COMP2) 중 먼저 로우 상태가 되는 신호는 제 2 비교 신호(COMP2)이므로, 연산 정보(SIGN)는 로우 상태를 유지한다. 이후, 제 1 픽셀 신호(PX1)와 램프 신호가 동일한 크기가 되면 제 1 비교 신호(COMP1)가 로우 상태로 변경되고, 그에 따라 제 2 카운팅 제어신호(CNT_EN2)도 로우 상태로 변경되므로 제 2 카운팅 제어신호(CNT_EN2)가 입력되는 제 2 카운터(112)는 카운팅을 중단한다.
램프 신호의 하강이 끝난 후, 로드 신호(LOAD)에 의해 제 1 및 제 2 카운터(111, 112)로부터의 제 1 및 제 2 카운팅 정보(DATA1, DATA2)가 상응하여 연결된 제 1 및 제 2 메모리(121, 123)에 저장되고, 카운팅 제어기(101)로부터의 연산 정보(SIGN)도 제 3 메모리(122)에 저장된다. 이때, 도 8의 경우 최종적으로 제 1 메모리(121)에 저장되는 제 1 카운팅 정보(DATA1)는 "B"이고, 제 2 메모리(123)에 저장되는 제 2 카운팅 정보(DATA2)는 "D"이며, 제 3 메모리(122)에 저장되는 연산 정보(SIGN)는 로우 값(0)이 된다. 따라서 연산부(130)를 통해 출력되는 제 1 픽셀 데이터(PXDATA1)는 'B+1×D=B+D'가 되고, 제 2 픽셀 데이터(PXDATA2)는 'B+0×D=B'가 된다. 한편, 도 9의 경우 최종적으로 제 1 메모리(121)에 저장되는 제 1 카운팅 정보(DATA1)는 "C"이고, 제 2 메모리(123)에 저장되는 제 2 카운팅 정보(DATA2)는 "E"이며, 제 3 메모리(122)에 저장되는 연산 정보(SIGN)는 하이 값(1)이 된다. 따라서 연산부(130)를 통해 출력되는 제 1 픽셀 데이터(PXDATA1)는 'C+0×E=C'가 되고, 제 2 픽셀 데이터(PXDATA2)는 'C+1×E=C+E'가 된다.
상기와 같이 제 2 픽셀 신호(PX2)의 크기가 동일한 경우에도 제 1 픽셀 신호(PX1)의 크기에 따라 제 2 카운팅 정보(DATA2)가 변하게 된다. 하지만, 제 2 카운팅 제어신호(CNT_EN2)의 길이는 제 1 비교 신호(COMP1)와 제 2 비교 신호(COMP2)의 차이이기 때문에 'B+D=A', 'C+E=B'가 되어, 결국 제 1 및 제 2 픽셀 데이터(PXDATA1, PXDATA2)는 도 1의 기존 구조와 같은 값을 가진다.
한편, 카운터는 동작하는 길이(카운팅 수)에 비례하여 카운팅 동작에 의한 전력 소모가 증가한다. 도 3과 도 8을 비교하였을 경우 2개의 카운터가 동작하는 총 카운팅 수는 각각 'A+B=2×B+D'와 'B+D'가 되므로, 본 발명에 따른 실시예에서의 카운터의 전력 소모가 B 길이만큼 감소한다. 도 4와 도 9를 비교하였을 경우 2개의 카운터가 동작하는 총 카운팅 수는 'C+B=2×C+E'와 'C+E'가 되므로, 본 발명에 따른 실시예에서의 카운터의 전력 소모가 C 길이만큼 감소한다.
그리고 제 1 및 제 2 픽셀 신호(PX1, PX2) 중 하나가 0일 경우 소모되는 전력은 도 1의 기존 구조와 동일하며 이득이 없다. 하지만, 제 1 및 제 2 픽셀 신호(PX1, PX2)가 동일한 경우 소모되는 전력은 도 1의 기존 구조의 절반이 되므로 가장 큰 이득을 얻을 수 있다.
도 10은 본 발명의 다른 실시예에 따른 카운팅 장치 및 그에 따른 아날로그-디지털 변환 장치와 씨모스 이미지 센서의 회로도이다.
씨모스 이미지 센서(CIS)에서 일반적으로 사용하는 픽셀 구조인 베이어 패턴(Bayer Pattern)에서는 동일한 색에 해당하는 픽셀이 1컬럼씩 건너뛰면서 배치되어 있다. 일반적으로 씨모스 이미지 센서를 사용하여 이미지를 획득하는 경우 이웃한 동일한 색에 해당하는 픽셀에 입사되는 빛의 양은 거의 차이가 없게 된다. 그러므로 본 발명의 다른 실시예에서 1개의 카운팅 제어기에 연결되는 2개의 비교기 출력을 이웃하는 동일 색의 컬럼으로 변경하여 줄 경우 제 1 픽셀 신호(PX1)와 제 2 픽셀 신호(PX2)는 거의 동일한 크기를 가지게 되므로, 카운터의 소모 전력을 감소시킬 수 있다.
도 10에 도시된 바와 같이, 본 발명의 다른 실시예에 따른 씨모스 이미지 센서는, 입사광에 상응하는 픽셀 신호를 출력하기 위한 픽셀 어레이(10)와, 제어부(80)의 제어에 따라 픽셀 어레이(10) 내의 픽셀을 로우 라인별로 각각 선택하여 그 동작을 제어하기 위한 로우 디코더(20)와, 제어부(80)의 제어에 따라 램프 신호를 발생하기 위한 램프 신호 발생 장치(90)와, 픽셀 어레이(10)로부터 출력되는 픽셀 신호를 각각 상호상관 이중 샘플링(CDS)하기 위한 상호상관 이중 샘플링부(30)와, 상호상관 이중 샘플링부(30)로부터 출력되는 각 픽셀 신호의 값과 램프 신호 발생 장치(90)로부터 인가되는 램프 신호의 값을 비교하기 위한 비교부(40)와, 비교부(40)로부터의 '이웃하는 동일 색의 컬럼에 따른 두 출력 신호'에 따라 '두 픽셀 신호의 공통 값과 차이 값'을 카운팅하도록 제어하기 위한 카운팅 제어부(100)와, 카운팅 제어부(100)의 제어에 따라 '두 픽셀 신호의 공통 값과 차이 값'에 해당하는 구간 동안 제어부(80)로부터의 클럭을 카운팅하기 위한 카운팅부(110)와, 제어부(80)의 제어에 따라 카운팅부(110)로부터의 카운팅 정보와 카운팅 제어부(100)로부터의 연산 정보를 각각 저장하기 위한 메모리부(120)와, 로우 디코더(20)와 램프 신호 발생 장치(90)와 카운팅부(110)와 메모리부(120)와 컬럼 리드아웃 회로(70)의 동작을 제어하기 위한 제어부(80), 메모리부(120)의 데이터를 제어부(80)의 제어에 따라 출력하기 위한 컬럼 리드아웃 회로(70), 및 컬럼 리드아웃 회로(70)로부터의 카운팅 정보를 연산 정보에 따라 연산하여 순차적으로 픽셀 데이터(PXDATA)를 출력하기 위한 연산부(130)를 포함한다.
이때, 본 발명의 다른 실시예에서는 픽셀 데이터(PXDATA)의 출력 순서를 컬럼 순으로 재조정하기 위하여, 일예로 컬럼 리드아웃 회로(70)에서 연산부(130)로의 출력 라인의 연결을 컬럼 순으로 조정하여 구현할 수 있다.
그 외의 구성 및 동작은 전술한 일 실시예와 동일하므로 여기서는 더 이상 설명하지 않기로 한다.
이상과 같이 본 발명은 비록 한정된 실시 예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시 예에 한정되는 것은 아니며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 치환, 변형 및 변경이 가능하다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
10 : 픽셀 어레이 20 : 로우 디코더
30 : 상호상관 이중 샘플링부 40 : 비교부
70 : 컬럼 리드아웃 회로 80 : 제어부
90 : 램프 신호 발생 장치 100 : 카운팅 제어부
110 : 카운팅부 120 : 메모리부
130 : 연산부

Claims (20)

  1. 비교부로부터의 이웃하는 두 출력 신호에 따라 '두 픽셀 신호의 공통 값과 차이 값'을 카운팅하도록 제어하기 위한 카운팅 제어부;
    상기 카운팅 제어부의 제어에 따라 '두 픽셀 신호의 공통 값과 차이 값'에 해당하는 구간 동안 제어부로부터의 클럭을 카운팅하기 위한 카운팅부; 및
    상기 제어부의 제어에 따라 상기 카운팅부로부터의 카운팅 정보와 상기 카운팅 제어부로부터의 연산 정보를 각각 저장하기 위한 메모리부
    를 포함하는 카운팅 장치.
  2. 제 1항에 있어서,
    상기 카운팅 제어부는, 두 컬럼당 하나의 카운팅 제어기를 구비하고,
    상기 카운팅 제어기는,
    상기 비교부로부터의 이웃하는 두 출력 신호를 논리곱 연산하여 '두 픽셀 신호의 공통 값'을 카운팅하도록 제 1 카운팅 제어신호를 출력하기 위한 논리곱 게이트;
    상기 비교부로부터의 이웃하는 두 출력 신호를 배타적 논리합 연산하여 '두 픽셀 신호의 차이 값'을 카운팅하도록 제 2 카운팅 제어신호를 출력하기 위한 배타적 논리합 게이트; 및
    상기 비교부로부터의 이웃하는 두 출력 신호의 하강 순서에 따라 연산 정보를 결정하여 출력하기 위한 결정 수단
    을 포함하는 카운팅 장치.
  3. 제 2항에 있어서,
    상기 카운팅부는,
    상기 카운팅 제어기로부터 출력되는 제 1 및 제 2 카운팅 제어신호에 의해 동작 여부가 결정되는, 카운팅 장치.
  4. 제 2항에 있어서,
    상기 카운팅부는, 각 컬럼마다 하나의 카운터를 구비하되,
    램프 신호가 하강하는 시점부터 상기 카운팅 제어기로부터 출력되는 제 1 카운팅 제어신호가 반전되는 순간까지 상기 제어부로부터의 클럭을 카운팅하여 제 1 카운팅 정보를 출력하기 위한 제 1 카운터; 및
    상기 카운팅 제어기로부터 출력되는 제 2 카운팅 제어신호가 하이 상태인 구간 동안 상기 제어부로부터의 클럭을 카운팅하여 제 2 카운팅 정보를 출력하기 위한 제 2 카운터
    를 포함하는 카운팅 장치.
  5. 제 4항에 있어서,
    상기 메모리부는, 두 컬럼당 3개의 메모리를 구비하되,
    상기 제어부로부터의 로드 신호에 따라 상기 제 1 카운터로부터의 제 1 카운팅 정보를 저장하고 있다가 출력하기 위한 제 1 메모리;
    상기 제어부로부터의 로드 신호에 따라 상기 제 2 카운터로부터의 제 2 카운팅 정보를 저장하고 있다가 출력하기 위한 제 2 메모리; 및
    상기 제어부로부터의 로드 신호에 따라 상기 카운팅 제어기로부터의 연산 정보를 저장하고 있다가 출력하기 위한 제 3 메모리
    를 포함하는 카운팅 장치.
  6. 제 1항에 있어서,
    상기 카운팅 제어부는, 두 컬럼당 하나의 카운팅 제어기를 구비하고,
    상기 카운팅 제어기는,
    상기 비교부로부터의 이웃하는 두 출력 신호 중 어느 하나라도 로우 상태일 경우 제 1 카운팅 제어신호를 로우 상태로 출력하고,
    상기 비교부로부터의 이웃하는 두 출력 신호가 서로 다를 경우에 제 2 카운팅 제어신호를 하이 상태로 출력하며,
    제 1 카운팅 제어신호가 하강하고 제 2 카운팅 제어신호가 상승하는 시점에 연산 정보를 결정하되, 상기 비교부로부터의 이웃하는 두 출력 신호의 하강 순서에 따라 연산 정보를 하이 상태로 변경하여 출력하거나 로우 상태로 유지하는, 카운팅 장치.
  7. 픽셀 어레이로부터 출력되는 픽셀 신호를 각각 상호상관 이중 샘플링(CDS)하기 위한 상호상관 이중 샘플링부;
    상기 상호상관 이중 샘플링부로부터 출력되는 각 픽셀 신호의 값과 램프 신호 발생 장치로부터 인가되는 램프 신호의 값을 비교하기 위한 비교부;
    상기 비교부로부터의 이웃하는 두 출력 신호에 따라 '두 픽셀 신호의 공통 값과 차이 값'을 카운팅하도록 제어하기 위한 카운팅 제어부;
    상기 카운팅 제어부의 제어에 따라 '두 픽셀 신호의 공통 값과 차이 값'에 해당하는 구간 동안 제어부로부터의 클럭을 카운팅하기 위한 카운팅부; 및
    상기 제어부의 제어에 따라 상기 카운팅부로부터의 카운팅 정보와 상기 카운팅 제어부로부터의 연산 정보를 각각 저장하기 위한 메모리부
    를 포함하는 아날로그-디지털 변환 장치.
  8. 제 7항에 있어서,
    상기 카운팅 제어부는, 두 컬럼당 하나의 카운팅 제어기를 구비하고,
    상기 카운팅 제어기는,
    상기 비교부로부터의 이웃하는 두 출력 신호 중 어느 하나라도 로우 상태일 경우 제 1 카운팅 제어신호를 로우 상태로 출력하고,
    상기 비교부로부터의 이웃하는 두 출력 신호가 서로 다를 경우에 제 2 카운팅 제어신호를 하이 상태로 출력하며,
    제 1 카운팅 제어신호가 하강하고 제 2 카운팅 제어신호가 상승하는 시점에 연산 정보를 결정하되, 상기 비교부로부터의 이웃하는 두 출력 신호의 하강 순서에 따라 연산 정보를 하이 상태로 변경하여 출력하거나 로우 상태로 유지하는, 아날로그-디지털 변환 장치.
  9. 입사광에 상응하는 픽셀 신호를 출력하기 위한 픽셀 어레이;
    제어부의 제어에 따라 상기 픽셀 어레이 내의 픽셀을 로우 라인별로 선택하여 제어하기 위한 로우 디코더;
    상기 제어부의 제어에 따라 램프 신호를 발생하기 위한 램프 신호 발생 장치;
    상기 픽셀 어레이로부터 출력되는 픽셀 신호를 각각 상호상관 이중 샘플링(CDS)하기 위한 상호상관 이중 샘플링부;
    상기 상호상관 이중 샘플링부로부터 출력되는 각 픽셀 신호의 값과 상기 램프 신호 발생 장치로부터 인가되는 램프 신호의 값을 비교하기 위한 비교부;
    상기 비교부로부터의 이웃하는 두 출력 신호에 따라 '두 픽셀 신호의 공통 값과 차이 값'을 카운팅하도록 제어하기 위한 카운팅 제어부;
    상기 카운팅 제어부의 제어에 따라 '두 픽셀 신호의 공통 값과 차이 값'에 해당하는 구간 동안 상기 제어부로부터의 클럭을 카운팅하기 위한 카운팅부;
    상기 제어부의 제어에 따라 상기 카운팅부로부터의 카운팅 정보와 상기 카운팅 제어부로부터의 연산 정보를 각각 저장하기 위한 메모리부;
    상기 로우 디코더와 상기 램프 신호 발생 장치와 상기 카운팅부와 상기 메모리부와 컬럼 리드아웃 회로의 동작을 제어하기 위한 상기 제어부;
    상기 메모리부의 데이터를 상기 제어부의 제어에 따라 출력하기 위한 상기 컬럼 리드아웃 회로; 및
    상기 컬럼 리드아웃 회로로부터의 카운팅 정보를 연산 정보에 따라 연산하여 픽셀 데이터를 출력하기 위한 연산부
    를 포함하는 씨모스 이미지 센서.
  10. 제 9항에 있어서,
    상기 카운팅 제어부는, 두 컬럼당 하나의 카운팅 제어기를 구비하고,
    상기 카운팅 제어기는,
    상기 비교부로부터의 이웃하는 두 출력 신호 중 어느 하나라도 로우 상태일 경우 제 1 카운팅 제어신호를 로우 상태로 출력하고,
    상기 비교부로부터의 이웃하는 두 출력 신호가 서로 다를 경우에 제 2 카운팅 제어신호를 하이 상태로 출력하며,
    제 1 카운팅 제어신호가 하강하고 제 2 카운팅 제어신호가 상승하는 시점에 연산 정보를 결정하되, 상기 비교부로부터의 이웃하는 두 출력 신호의 하강 순서에 따라 연산 정보를 하이 상태로 변경하여 출력하거나 로우 상태로 유지하는, 씨모스 이미지 센서.
  11. 비교부로부터의 '이웃하는 동일 색의 컬럼에 따른 두 출력 신호'에 따라 '두 픽셀 신호의 공통 값과 차이 값'을 카운팅하도록 제어하기 위한 카운팅 제어부;
    상기 카운팅 제어부의 제어에 따라 '두 픽셀 신호의 공통 값과 차이 값'에 해당하는 구간 동안 상기 제어부로부터의 클럭을 카운팅하기 위한 카운팅부; 및
    상기 제어부의 제어에 따라 상기 카운팅부로부터의 카운팅 정보와 상기 카운팅 제어부로부터의 연산 정보를 각각 저장하기 위한 메모리부
    를 포함하는 카운팅 장치.
  12. 제 11항에 있어서,
    상기 카운팅 제어부는, 두 컬럼당 하나의 카운팅 제어기를 구비하고,
    상기 카운팅 제어기는,
    상기 비교부로부터의 '이웃하는 동일 색의 컬럼에 따른 두 출력 신호'를 논리곱 연산하여 '두 픽셀 신호의 공통 값'을 카운팅하도록 제 1 카운팅 제어신호를 출력하기 위한 논리곱 게이트;
    상기 비교부로부터의 '이웃하는 동일 색의 컬럼에 따른 두 출력 신호'를 배타적 논리합 연산하여 '두 픽셀 신호의 차이 값'을 카운팅하도록 제 2 카운팅 제어신호를 출력하기 위한 배타적 논리합 게이트; 및
    상기 비교부로부터의 '이웃하는 동일 색의 컬럼에 따른 두 출력 신호'의 하강 순서에 따라 연산 정보를 결정하여 출력하기 위한 결정 수단
    을 포함하는 카운팅 장치.
  13. 제 12항에 있어서,
    상기 카운팅부는,
    상기 카운팅 제어기로부터 출력되는 제 1 및 제 2 카운팅 제어신호에 의해 동작 여부가 결정되는, 카운팅 장치.
  14. 제 12항에 있어서,
    상기 카운팅부는, 각 컬럼마다 하나의 카운터를 구비하되,
    램프 신호가 하강하는 시점부터 상기 카운팅 제어기로부터 출력되는 제 1 카운팅 제어신호가 반전되는 순간까지 상기 제어부로부터의 클럭을 카운팅하여 제 1 카운팅 정보를 출력하기 위한 제 1 카운터; 및
    상기 카운팅 제어기로부터 출력되는 제 2 카운팅 제어신호가 하이 상태인 구간 동안 상기 제어부로부터의 클럭을 카운팅하여 제 2 카운팅 정보를 출력하기 위한 제 2 카운터
    를 포함하는 카운팅 장치.
  15. 제 14항에 있어서,
    상기 메모리부는, 두 컬럼당 3개의 메모리를 구비하되,
    상기 제어부로부터의 로드 신호에 따라 상기 제 1 카운터로부터의 제 1 카운팅 정보를 저장하고 있다가 출력하기 위한 제 1 메모리;
    상기 제어부로부터의 로드 신호에 따라 상기 제 2 카운터로부터의 제 2 카운팅 정보를 저장하고 있다가 출력하기 위한 제 2 메모리; 및
    상기 제어부로부터의 로드 신호에 따라 상기 카운팅 제어기로부터의 연산 정보를 저장하고 있다가 출력하기 위한 제 3 메모리
    를 포함하는 카운팅 장치.
  16. 제 11항에 있어서,
    상기 카운팅 제어부는, 두 컬럼당 하나의 카운팅 제어기를 구비하고,
    상기 카운팅 제어기는,
    상기 비교부로부터의 '이웃하는 동일 색의 컬럼에 따른 두 출력 신호' 중 어느 하나라도 로우 상태일 경우 제 1 카운팅 제어신호를 로우 상태로 출력하고,
    상기 비교부로부터의 '이웃하는 동일 색의 컬럼에 따른 두 출력 신호'가 서로 다를 경우에 제 2 카운팅 제어신호를 하이 상태로 출력하며,
    제 1 카운팅 제어신호가 하강하고 제 2 카운팅 제어신호가 상승하는 시점에 연산 정보를 결정하되, 상기 비교부로부터의 '이웃하는 동일 색의 컬럼에 따른 두 출력 신호'의 하강 순서에 따라 연산 정보를 하이 상태로 변경하여 출력하거나 로우 상태로 유지하는, 카운팅 장치.
  17. 픽셀 어레이로부터 출력되는 픽셀 신호를 각각 상호상관 이중 샘플링(CDS)하기 위한 상호상관 이중 샘플링부;
    상기 상호상관 이중 샘플링부로부터 출력되는 각 픽셀 신호의 값과 상기 램프 신호 발생 장치로부터 인가되는 램프 신호의 값을 비교하기 위한 비교부;
    상기 비교부로부터의 '이웃하는 동일 색의 컬럼에 따른 두 출력 신호'에 따라 '두 픽셀 신호의 공통 값과 차이 값'을 카운팅하도록 제어하기 위한 카운팅 제어부;
    상기 카운팅 제어부의 제어에 따라 '두 픽셀 신호의 공통 값과 차이 값'에 해당하는 구간 동안 상기 제어부로부터의 클럭을 카운팅하기 위한 카운팅부; 및
    상기 제어부의 제어에 따라 상기 카운팅부로부터의 카운팅 정보와 상기 카운팅 제어부로부터의 연산 정보를 각각 저장하기 위한 메모리부
    를 포함하는 아날로그-디지털 변환 장치.
  18. 제 17항에 있어서,
    상기 카운팅 제어부는, 두 컬럼당 하나의 카운팅 제어기를 구비하고,
    상기 카운팅 제어기는,
    상기 비교부로부터의 '이웃하는 동일 색의 컬럼에 따른 두 출력 신호' 중 어느 하나라도 로우 상태일 경우 제 1 카운팅 제어신호를 로우 상태로 출력하고,
    상기 비교부로부터의 '이웃하는 동일 색의 컬럼에 따른 두 출력 신호'가 서로 다를 경우에 제 2 카운팅 제어신호를 하이 상태로 출력하며,
    제 1 카운팅 제어신호가 하강하고 제 2 카운팅 제어신호가 상승하는 시점에 연산 정보를 결정하되, 상기 비교부로부터의 '이웃하는 동일 색의 컬럼에 따른 두 출력 신호'의 하강 순서에 따라 연산 정보를 하이 상태로 변경하여 출력하거나 로우 상태로 유지하는, 아날로그-디지털 변환 장치.
  19. 입사광에 상응하는 픽셀 신호를 출력하기 위한 픽셀 어레이;
    제어부의 제어에 따라 상기 픽셀 어레이 내의 픽셀을 로우 라인별로 선택하여 제어하기 위한 로우 디코더;
    상기 제어부의 제어에 따라 램프 신호를 발생하기 위한 램프 신호 발생 장치;
    상기 픽셀 어레이로부터 출력되는 픽셀 신호를 각각 상호상관 이중 샘플링(CDS)하기 위한 상호상관 이중 샘플링부;
    상기 상호상관 이중 샘플링부로부터 출력되는 각 픽셀 신호의 값과 상기 램프 신호 발생 장치로부터 인가되는 램프 신호의 값을 비교하기 위한 비교부;
    상기 비교부로부터의 '이웃하는 동일 색의 컬럼에 따른 두 출력 신호'에 따라 '두 픽셀 신호의 공통 값과 차이 값'을 카운팅하도록 제어하기 위한 카운팅 제어부;
    상기 카운팅 제어부의 제어에 따라 '두 픽셀 신호의 공통 값과 차이 값'에 해당하는 구간 동안 상기 제어부로부터의 클럭을 카운팅하기 위한 카운팅부;
    상기 제어부의 제어에 따라 상기 카운팅부로부터의 카운팅 정보와 상기 카운팅 제어부로부터의 연산 정보를 각각 저장하기 위한 메모리부;
    상기 로우 디코더와 상기 램프 신호 발생 장치와 상기 카운팅부와 상기 메모리부와 컬럼 리드아웃 회로의 동작을 제어하기 위한 상기 제어부;
    상기 메모리부의 데이터를 상기 제어부의 제어에 따라 출력하기 위한 상기 컬럼 리드아웃 회로; 및
    상기 컬럼 리드아웃 회로로부터의 카운팅 정보를 연산 정보에 따라 연산하여 픽셀 데이터를 출력하기 위한 연산부
    를 포함하는 씨모스 이미지 센서.
  20. 제 19항에 있어서,
    상기 카운팅 제어부는, 두 컬럼당 하나의 카운팅 제어기를 구비하고,
    상기 카운팅 제어기는,
    상기 비교부로부터의 '이웃하는 동일 색의 컬럼에 따른 두 출력 신호' 중 어느 하나라도 로우 상태일 경우 제 1 카운팅 제어신호를 로우 상태로 출력하고,
    상기 비교부로부터의 '이웃하는 동일 색의 컬럼에 따른 두 출력 신호'가 서로 다를 경우에 제 2 카운팅 제어신호를 하이 상태로 출력하며,
    제 1 카운팅 제어신호가 하강하고 제 2 카운팅 제어신호가 상승하는 시점에 연산 정보를 결정하되, 상기 비교부로부터의 '이웃하는 동일 색의 컬럼에 따른 두 출력 신호'의 하강 순서에 따라 연산 정보를 하이 상태로 변경하여 출력하거나 로우 상태로 유지하는, 씨모스 이미지 센서.
KR1020150167655A 2015-11-27 2015-11-27 전력 소모 감소를 위한 카운팅 장치 및 그를 이용한 아날로그-디지털 변환 장치와 씨모스 이미지 센서 KR102332942B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020150167655A KR102332942B1 (ko) 2015-11-27 2015-11-27 전력 소모 감소를 위한 카운팅 장치 및 그를 이용한 아날로그-디지털 변환 장치와 씨모스 이미지 센서
US15/181,146 US9930282B2 (en) 2015-11-27 2016-06-13 Counting apparatus, analog-to-digital converter and image sensor including the same
US15/894,402 US10148899B2 (en) 2015-11-27 2018-02-12 Counting apparatus, analog-to-digital converter and image sensor including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150167655A KR102332942B1 (ko) 2015-11-27 2015-11-27 전력 소모 감소를 위한 카운팅 장치 및 그를 이용한 아날로그-디지털 변환 장치와 씨모스 이미지 센서

Publications (2)

Publication Number Publication Date
KR20170062169A true KR20170062169A (ko) 2017-06-07
KR102332942B1 KR102332942B1 (ko) 2021-12-01

Family

ID=58777627

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150167655A KR102332942B1 (ko) 2015-11-27 2015-11-27 전력 소모 감소를 위한 카운팅 장치 및 그를 이용한 아날로그-디지털 변환 장치와 씨모스 이미지 센서

Country Status (2)

Country Link
US (2) US9930282B2 (ko)
KR (1) KR102332942B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102507188B1 (ko) * 2018-02-06 2023-03-09 에스케이하이닉스 주식회사 램프 신호 발생 장치 및 그를 이용한 씨모스 이미지 센서
US11894855B2 (en) * 2021-10-11 2024-02-06 Teledyne Flir Commercial Systems, Inc. Analog-to-digital converter calibration systems and methods
WO2024061925A1 (en) * 2022-09-22 2024-03-28 Sony Semiconductor Solutions Corporation Photon counting circuitry and photon counting method

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030088323A (ko) * 2002-05-14 2003-11-19 삼성전자주식회사 자동적으로 오프 셋을 조정할 수 있는 신호변환회로 및 그방법
KR20090017444A (ko) * 2007-08-13 2009-02-18 소니 가부시끼 가이샤 고체 촬상 소자 및 카메라 시스템
JP2013070240A (ja) * 2011-09-22 2013-04-18 Sony Corp 固体撮像装置、固体撮像装置の制御方法および固体撮像装置の制御プログラム

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6512546B1 (en) * 1998-07-17 2003-01-28 Analog Devices, Inc. Image sensor using multiple array readout lines
JP2001285717A (ja) * 2000-03-29 2001-10-12 Toshiba Corp 固体撮像装置
JP2002016839A (ja) * 2000-06-30 2002-01-18 Minolta Co Ltd 固体撮像装置
JP4231322B2 (ja) * 2003-04-08 2009-02-25 パナソニック株式会社 固体撮像装置及び撮像方法
JP4193768B2 (ja) * 2004-07-16 2008-12-10 ソニー株式会社 データ処理方法並びに物理量分布検知の半導体装置および電子機器
JP4380439B2 (ja) * 2004-07-16 2009-12-09 ソニー株式会社 データ処理方法およびデータ処理装置並びに物理量分布検知の半導体装置および電子機器
KR100716736B1 (ko) * 2005-05-18 2007-05-14 삼성전자주식회사 서브 샘플링 모드에서 고 프레임 레이트를 지원하는 칼럼아날로그-디지털 변환 장치 및 그 방법
JP4682750B2 (ja) * 2005-08-22 2011-05-11 ソニー株式会社 Da変換装置
JP4717099B2 (ja) * 2007-05-16 2011-07-06 シャープ株式会社 アナログ−ディジタル変換器、固体撮像装置および電子情報機器
US7671317B2 (en) * 2007-07-25 2010-03-02 Panasonic Corporation Physical quantity detecting apparatus and method for driving the same
JP4389981B2 (ja) * 2007-08-06 2009-12-24 ソニー株式会社 固体撮像装置、固体撮像装置のアナログ−デジタル変換方法および撮像装置
JP4946761B2 (ja) * 2007-09-28 2012-06-06 ソニー株式会社 固体撮像素子およびカメラシステム
TWI399088B (zh) * 2007-10-12 2013-06-11 Sony Corp 資料處理器,固態成像裝置,成像裝置,及電子設備
JP5053869B2 (ja) * 2008-01-10 2012-10-24 キヤノン株式会社 固体撮像装置、撮像システム、及び固体撮像装置の駆動方法
KR101504515B1 (ko) 2008-02-01 2015-03-20 삼성전자주식회사 카운터 어레이 및 이를 포함하는 이미지 센서
JP4774064B2 (ja) * 2008-02-07 2011-09-14 シャープ株式会社 A/d変換回路及び固体撮像装置
JP2010226375A (ja) * 2009-03-23 2010-10-07 Fujifilm Corp 撮像装置及び固体撮像素子の駆動方法
JP5375277B2 (ja) * 2009-04-02 2013-12-25 ソニー株式会社 固体撮像装置、撮像装置、電子機器、ad変換装置、ad変換方法
US8605173B2 (en) * 2010-08-16 2013-12-10 SK Hynix Inc. Differential column ADC architectures for CMOS image sensor applications
KR101191916B1 (ko) 2010-11-17 2012-10-17 에스케이하이닉스 주식회사 이미지 센싱장치 및 그 구동방법
KR101758090B1 (ko) * 2010-12-06 2017-07-17 삼성전자주식회사 이미지 센서 및 이미지 센서를 포함하는 카메라 시스템
JP2012204842A (ja) * 2011-03-23 2012-10-22 Olympus Corp 固体撮像装置
JPWO2012144199A1 (ja) * 2011-04-22 2014-07-28 パナソニック株式会社 固体撮像装置および撮像装置
JP5901186B2 (ja) * 2011-09-05 2016-04-06 キヤノン株式会社 固体撮像装置及びその駆動方法
JP5871531B2 (ja) * 2011-09-08 2016-03-01 キヤノン株式会社 撮像装置、撮像システム
JP5425156B2 (ja) * 2011-10-07 2014-02-26 キヤノン株式会社 Ad変換器、光電変換装置、および撮像システム
CN104115211B (zh) * 2012-02-14 2017-09-22 金泰克斯公司 高动态范围成像系统
CN102595066B (zh) * 2012-03-05 2013-07-24 天津大学 低功耗数字域累加cmos-tdi图像传感器
WO2013179615A1 (ja) * 2012-05-29 2013-12-05 パナソニック株式会社 ランプ生成回路及び固体撮像装置
JP5978771B2 (ja) * 2012-05-31 2016-08-24 ソニー株式会社 信号処理装置および方法、撮像素子、並びに、撮像装置
JP2013255101A (ja) * 2012-06-07 2013-12-19 Olympus Corp 撮像装置
TW201408065A (zh) * 2012-08-08 2014-02-16 Novatek Microelectronics Corp 影像感測器及其行類比數位轉換器
JP2014050042A (ja) * 2012-09-03 2014-03-17 Toshiba Corp 画像処理装置及び固体撮像装置
US9658170B2 (en) * 2013-06-26 2017-05-23 Kla-Tencor Corporation TDI imaging system with variable voltage readout clock signals
CN103500747B (zh) * 2013-09-30 2017-01-25 京东方科技集团股份有限公司 阵列基板、阵列基板驱动方法和显示装置
JP2015171135A (ja) * 2014-03-07 2015-09-28 株式会社東芝 固体撮像装置
KR102114906B1 (ko) * 2014-08-25 2020-05-25 에스케이하이닉스 주식회사 디지털 카운터
JP2017055248A (ja) * 2015-09-09 2017-03-16 ルネサスエレクトロニクス株式会社 撮像素子
KR102527110B1 (ko) * 2016-05-23 2023-05-03 에스케이하이닉스 주식회사 아날로그-디지털 변환 장치 및 그 동작 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030088323A (ko) * 2002-05-14 2003-11-19 삼성전자주식회사 자동적으로 오프 셋을 조정할 수 있는 신호변환회로 및 그방법
KR20090017444A (ko) * 2007-08-13 2009-02-18 소니 가부시끼 가이샤 고체 촬상 소자 및 카메라 시스템
JP2013070240A (ja) * 2011-09-22 2013-04-18 Sony Corp 固体撮像装置、固体撮像装置の制御方法および固体撮像装置の制御プログラム

Also Published As

Publication number Publication date
US20170155859A1 (en) 2017-06-01
US10148899B2 (en) 2018-12-04
KR102332942B1 (ko) 2021-12-01
US20180167574A1 (en) 2018-06-14
US9930282B2 (en) 2018-03-27

Similar Documents

Publication Publication Date Title
KR102694967B1 (ko) 아날로그-디지털 변환 장치 및 그에 따른 씨모스 이미지 센서
KR20190097704A (ko) 비교 장치 및 그에 따른 씨모스 이미지 센서
US10097781B2 (en) Analog-to-digital converter and operating method thereof
KR101934260B1 (ko) 이미지 센서
US10681297B2 (en) Single-slope comparison device with low-noise, and analog-to-digital conversion device and CMOS image sensor including the same
US20110122274A1 (en) Ddr counter circuits, analog to digital converters, image sensors and digital imaging systems including the same
JP2007243324A (ja) 固体撮像装置
KR20120062383A (ko) 이미지 센서 및 이미지 센서를 포함하는 카메라 시스템
JP2014146849A (ja) 撮像装置、その駆動方法、及び撮像システム
US9848154B2 (en) Comparator with correlated double sampling scheme and operating method thereof
US10498992B2 (en) Single-slope comparison device with low-noise, and analog-to-digital conversion device and CMOS image sensor including the same
KR20170124668A (ko) 비교 장치 및 그 동작 방법과 그를 이용한 씨모스 이미지 센서
KR20170062169A (ko) 전력 소모 감소를 위한 카운팅 장치 및 그를 이용한 아날로그-디지털 변환 장치와 씨모스 이미지 센서
KR102514432B1 (ko) 비교 장치 및 그 동작 방법과 그를 이용한 씨모스 이미지 센서
US10057517B2 (en) Analog-digital converting device and method, and image sensor including the same
KR101695275B1 (ko) 아날로그-디지털 변환 장치, 이를 포함하는 이미지 센싱 장치 및 방법
KR102617441B1 (ko) 아날로그-디지털 변환 장치 및 그 동작 방법
US10057527B2 (en) Analog-digital converter and method, and image sensor including the same
KR101647102B1 (ko) 2-스텝 아날로그-디지털 변환 회로, 이의 동작 방법, 및 상기 2-스텝 아날로그-디지털 변환 회로를 포함하는 장치들
JP2009278500A (ja) A/d変換器、a/d変換方法、およびa/d変換器もしくはa/d変換方法を備えた固体撮像装置
KR102003909B1 (ko) 픽셀 신호 처리 장치 및 그를 이용한 씨모스 이미지 센서
KR20120040857A (ko) 아날로그 디지털 컨버터 및 이를 포함하는 이미지 센서
CN110418089B (zh) 模数转换器以及图像传感器
CN102624392A (zh) 在模拟比较器中将自动归零电压移位的方法
JP5293052B2 (ja) 固体撮像素子

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right