KR20170124668A - 비교 장치 및 그 동작 방법과 그를 이용한 씨모스 이미지 센서 - Google Patents

비교 장치 및 그 동작 방법과 그를 이용한 씨모스 이미지 센서 Download PDF

Info

Publication number
KR20170124668A
KR20170124668A KR1020160054048A KR20160054048A KR20170124668A KR 20170124668 A KR20170124668 A KR 20170124668A KR 1020160054048 A KR1020160054048 A KR 1020160054048A KR 20160054048 A KR20160054048 A KR 20160054048A KR 20170124668 A KR20170124668 A KR 20170124668A
Authority
KR
South Korea
Prior art keywords
signal
ramp signal
comparison
selecting
pixel
Prior art date
Application number
KR1020160054048A
Other languages
English (en)
Inventor
김태규
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020160054048A priority Critical patent/KR20170124668A/ko
Priority to US15/441,399 priority patent/US10728483B2/en
Publication of KR20170124668A publication Critical patent/KR20170124668A/ko

Links

Images

Classifications

    • H04N5/378—
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/709—Circuitry for control of the power supply
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/74—Circuitry for scanning or addressing the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H04N5/37455—
    • H04N5/376—

Abstract

본 기술은 비교 장치 및 그 동작 방법과 그를 이용한 씨모스 이미지 센서에 관한 것으로, 고속의 데이터 변환 속도를 가지며 소모 전력을 감소시킬 수 있는 비교 장치 및 그 동작 방법과 그를 이용한 씨모스 이미지 센서를 제공한다. 이러한 비교 장치는, 상승 램프 신호 또는 하강 램프 신호와 픽셀 신호를 비교하기 위한 비교 블럭; 픽셀 신호가 입력되는 제 1 입력단과 상기 비교 블럭의 부입력단 사이에 구비되어 상호상관 이중 샘플링(CDS)을 수행하기 위한 상호상관 이중 샘플링 블럭; 상승 램프 신호가 입력되는 제 2 입력단과 상기 비교 블럭의 정입력단 사이에 구비된 제 2 스위치; 하강 램프 신호가 입력되는 제 3 입력단과 상기 비교 블럭의 정입력단 사이에 구비된 제 3 스위치; 및 상기 비교 블럭으로부터의 비교 신호에 따라 상기 제 2 또는 제 3 스위치를 제어하기 위한 제 2 또는 제 3 스위치 제어 신호를 출력하기 위한 피드백 제어부를 포함할 수 있다.

Description

비교 장치 및 그 동작 방법과 그를 이용한 씨모스 이미지 센서{COMPARATOR AND OPERATING METHOD, AND CMOS IMAGE SENSOR THEREOF USING THAT}
본 발명의 몇몇 실시예들은 씨모스 이미지 센서(CIS : CMOS(Complementary Metal Oxide Semiconductor) Image Sensor)에 관한 것으로, 더욱 상세하게는 고속 및 저전력의 비교 장치 및 그 동작 방법과 그를 이용한 씨모스 이미지 센서에 관한 것이다.
일반적으로, 씨모스(CMOS) 공정으로 구현되는 씨모스 이미지 센서(CIS)는 기타 경쟁 제품에 비하여 저전력 소모, 저렴한 가격 및 소형 사이즈의 장점으로 인하여 빠르게 시장을 넓혀가고 있다. 특히, 씨모스 이미지 센서는 경쟁 제품에 비하여 상대적으로 부족하였던 화질 개선을 통해 점차 고해상도, 및 고속의 프레임 레이트(Frame Rate)를 요구하는 비디오 영역까지 그 응용 범위를 확장해 나가고 있다.
이때, 씨모스 이미지 센서가 기본적으로 고해상도를 구현하면서 고속의 프레임 레이트를 가지기 위해서는 아날로그-디지털 변환(ADC) 특성의 개선이 중요하다.
그런데, 종래의 아날로그-디지털 변환 방식은 데이터를 변환하는데 최대로 소요되는 시간을 감소시키기 어렵고, 그에 따라 소모 전력도 증가하는 단점을 가지고 있다.
본 발명의 실시예는 고속의 데이터 변환 속도를 가지며 소모 전력을 감소시킬 수 있는 비교 장치 및 그 동작 방법과 그를 이용한 씨모스 이미지 센서를 제공한다.
본 발명의 실시예에 따른 비교 장치는, 상승 램프 신호 또는 하강 램프 신호와 픽셀 신호를 비교하기 위한 비교 블럭; 픽셀 신호가 입력되는 제 1 입력단과 상기 비교 블럭의 부입력단 사이에 구비되어 상호상관 이중 샘플링(CDS)을 수행하기 위한 상호상관 이중 샘플링 블럭; 상승 램프 신호가 입력되는 제 2 입력단과 상기 비교 블럭의 정입력단 사이에 구비된 제 2 스위치; 하강 램프 신호가 입력되는 제 3 입력단과 상기 비교 블럭의 정입력단 사이에 구비된 제 3 스위치; 및 상기 비교 블럭으로부터의 비교 신호에 따라 상기 제 2 또는 제 3 스위치를 제어하기 위한 제 2 또는 제 3 스위치 제어 신호를 출력하기 위한 피드백 제어부를 포함할 수 있다.
본 발명의 실시예에 따른 비교 장치의 동작 방법은, (a) 초기화 동작을 수행하는 단계; (b) 상승 램프 신호 또는 하강 램프 신호를 선택하기 위한 제어 신호를 발생하는 단계; 및 (c) 상기 발생된 제어 신호에 따라 상승 램프 신호 또는 하강 램프 신호를 선택하여 비교 동작을 수행하는 단계를 포함할 수 있다.
본 발명의 실시예에 따른 씨모스 이미지 센서는, 입사광에 상응하는 픽셀 신호를 출력하기 위한 픽셀 어레이; 제어부의 제어에 따라 상기 픽셀 어레이 내의 픽셀을 로우 라인별로 선택하여 제어하기 위한 로우 디코더; 상기 제어부의 제어에 따라 상승 램프 신호 및 하강 램프 신호를 발생하기 위한 램프 신호 발생 장치; 상기 램프 신호 발생 장치로부터 인가되는 상승 램프 신호 또는 하강 램프 신호의 값을 선택하여 상기 픽셀 어레이로부터 출력되는 각 픽셀 신호의 값과 비교하기 위한 비교부; 상기 비교부로부터의 각 출력 신호에 따라 상기 제어부로부터의 클럭을 카운팅하기 위한 카운팅부; 상기 제어부의 제어에 따라 상기 카운팅부로부터의 카운팅 정보를 각각 저장하기 위한 메모리부; 상기 로우 디코더와 상기 램프 신호 발생 장치와 상기 카운팅부와 상기 메모리부와 컬럼 리드아웃 회로의 동작을 제어하기 위한 상기 제어부; 및 상기 메모리부의 데이터를 상기 제어부의 제어에 따라 출력하기 위한 상기 컬럼 리드아웃 회로를 포함할 수 있다.
본 발명의 실시예에 따르면, 종래 기술에 비하여 최대 2배 이상 빠른 고속의 데이터 변환 속도를 가지며, 그에 따라 소모 전력을 감소시켜 저전력으로 구현할 수 있는 효과가 있다.
도 1a는 본 발명의 실시예에 대한 이해를 돕기 위한 씨모스 이미지 센서의 구성도,
도 1b는 도 1a에 도시된 씨모스 이미지 센서에서의 아날로그-디지털 변환 타이밍도,
도 2a는 본 발명의 실시예에 따른 씨모스 이미지 센서의 구성도,
도 2b는 도 2a에 도시된 씨모스 이미지 센서에서의 아날로그-디지털 변환 타이밍도,
도 3a는 본 발명의 실시예에 따른 비교 장치의 구성도,
도 3b 및 도 3c는 도 3a에 도시된 비교 장치의 제어 신호 타이밍을 나타내는 도면,
도 3d는 도 3a에 도시된 비교 장치의 동작 방법에 대한 흐름도이다.
본 발명을 설명함에 있어서 본 발명과 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에 그 상세한 설명을 생략하기로 한다. 이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
그리고 명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때 이는 "직접적으로 연결"되어 있는 경우뿐만 아니라 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한, 어떤 부분이 어떤 구성요소를 "포함" 또는 "구비"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함하거나 구비할 수 있는 것을 의미한다. 또한, 명세서 전체의 기재에 있어서 일부 구성요소들을 단수형으로 기재하였다고 해서, 본 발명이 그에 국한되는 것은 아니며, 해당 구성요소가 복수 개로 이루어질 수 있음을 알 것이다.
도 1a는 본 발명의 실시예에 대한 이해를 돕기 위한 씨모스 이미지 센서(CIS)의 구성도로서, 일반적인 싱글 슬로프 아날로그-디지털 변환 장치(Single Slope Analog to Digital Converter)를 이용하여 구현한 컬럼 패러럴(Column Parallel) 구조의 씨모스 이미지 센서를 나타내고 있다. 그리고 도 1b는 도 1a에 도시된 씨모스 이미지 센서에서의 아날로그-디지털 변환 타이밍도이다.
도 1a에 도시된 바와 같이, 본 발명의 실시예에 대한 이해를 돕기 위한 씨모스 이미지 센서는, 입사광에 상응하는 픽셀 신호(VPIXEL1, VPIXEL2)를 출력하기 위한 픽셀 어레이(10)와, 제어부(80, 예를 들어, 타이밍 제너레이터)의 제어에 따라 픽셀 어레이(10) 내의 픽셀을 로우 라인별로 각각 선택하여 그 동작을 제어하기 위한 로우 디코더(20)와, 제어부(80)의 제어에 따라 램프 신호를 발생하기 위한 램프 신호 발생 장치(30)와, 램프 신호 발생 장치(30)로부터 인가되는 램프 신호의 값과 픽셀 어레이(10)로부터 출력되는 각 픽셀 신호의 값을 비교하기 위한 비교부(40)와, 비교부(40)로부터의 각 출력 신호에 따라 제어부(80)로부터의 클럭을 카운팅하기 위한 카운팅부(50)와, 제어부(80)의 제어에 따라 카운팅부(50)로부터의 카운팅 정보를 각각 저장하기 위한 메모리부(60)와, 로우 디코더(20)와 램프 신호 발생 장치(30)와 카운팅부(50)와 메모리부(60)와 컬럼 리드아웃 회로(70)의 동작을 제어하기 위한 제어부(80), 및 메모리부(60)의 데이터를 제어부(80)의 제어에 따라 순차적으로 픽셀 데이터(PXDATA)로 출력하기 위한 컬럼 리드아웃 회로(70)를 포함한다.
여기서, 일반적으로 씨모스 이미지 센서에서는 픽셀 자체적으로 가지고 있는 오프셋(Offset) 값을 제거하기 위해 광신호가 입사되기 전과 후의 픽셀 신호(픽셀 출력 전압)를 비교하여 실제로 입사광에 의한 픽셀 신호만을 측정할 수 있도록 하며, 이러한 기법을 상호상관 이중 샘플링(CDS : Correlated Double Sampling)이라고 한다. 이러한 상호상관 이중 샘플링 동작은 비교부(40)에서 수행된다.
이때, 비교부(40)는 복수의 비교 장치를 포함하며, 카운팅부(50)는 복수의 카운터를 포함하고, 메모리부(60)는 복수의 메모리를 포함한다. 즉, 비교 장치와 카운터와 메모리가 각 컬럼별로 구비된다.
다음으로, 하나의 비교 장치와 카운터와 메모리의 동작을 예를 들어 살펴보면, 다음과 같다.
먼저, 첫 번째의 비교 장치(41)는 픽셀 어레이(10)의 제 1 컬럼으로부터 출력되는 픽셀 신호를 일측 단자로 입력받고, 램프 신호 발생 장치(30)로부터 인가되는 램프 신호(VRAMP)를 타측 단자로 입력받아 두 신호의 값을 비교하여 비교 신호를 출력한다.
이때, 램프 신호(VRAMP)는 초기화 시작 이후에 시간이 경과함에 따라 일정한 크기로 전압 레벨이 감소하는 신호이기 때문에, 결국 각 비교 장치에 입력되는 두 신호의 값이 일치하는 시점이 생기게 된다. 이렇게 일치하는 시점을 지나게 되면서 각 비교 장치에서 출력되는 비교 신호의 값에 반전이 일어난다.
그에 따라, 첫 번째의 카운터(51)는 램프 신호가 하강하는 시점부터 비교 장치(41)로부터 출력되는 비교 신호가 반전되는 순간까지 제어부(80)로부터의 클럭을 카운팅하여 카운팅 정보를 출력한다. 여기서, 각각의 카운터는 제어부로부터의 리셋 신호에 따라 초기화된다.
그러면, 첫 번째의 메모리(61)는 제어부(80)로부터의 로드 신호에 따라 카운터(51)로부터의 카운팅 정보를 저장하고 있다가 컬럼 리드아웃 회로(70)로 출력한다.
상기와 같은 아날로그-디지털 변환 방식에서는 데이터를 아날로그-디지털 변환하는데 최대로 걸리는 시간이 데이터 값에 의해 결정되며, 이러한 데이터 변환 시간(TTOTAL)은 하기의 [수학식 1]과 같다.
Figure pat00001
여기서, △V1 = VRAMP - VDMAX이고, △V2 = VDMAX - VDMIN이며, △Vstep은 램프 신호가 하강할 때의 한 스텝을 의미한다. 그리고 VDMAX는 아날로그-디지털 변환에서 데이터를 변환하는 총량의 범위 중 가장 큰 값을 의미하고, VDMIN는 아날로그-디지털 변환에서 데이터를 변환하는 총량의 범위 중 가장 작은 값을 의미한다.
그런데, 상기와 같은 아날로그-디지털 변환 방식은 데이터를 변환하는데 최대로 소요되는 시간을 감소시키기 어렵고, 그에 따라 소모 전력도 증가하는 단점을 가지고 있다.
따라서 본 발명의 실시예에서는 종래의 아날로그-디지털 변환 방식에 비하여 최대 2배 이상 빠른 고속의 데이터 변환 속도를 가지며, 그에 따라 소모 전력을 감소시켜 저전력으로 구현할 수 있으며, 이를 도 2a 내지 도 3b를 참조하여 상세히 설명하기로 한다.
도 2a는 본 발명의 실시예에 따른 씨모스 이미지 센서의 구성도이고, 도 2b는 도 2a에 도시된 씨모스 이미지 센서에서의 아날로그-디지털 변환 타이밍도이다.
도 2a에 도시된 바와 같이, 본 발명의 실시예에 따른 씨모스 이미지 센서는, 입사광에 상응하는 픽셀 신호(VPIXEL)를 출력하기 위한 픽셀 어레이(10)와, 제어부(80, 예를 들어, 타이밍 제너레이터)의 제어에 따라 픽셀 어레이(10) 내의 픽셀을 로우 라인별로 각각 선택하여 그 동작을 제어하기 위한 로우 디코더(20)와, 제어부(80)의 제어에 따라 상승 램프 신호(+VRAMP) 및 하강 램프 신호(-VRAMP)를 발생하기 위한 램프 신호 발생 장치(30)와, 램프 신호 발생 장치(30)로부터 인가되는 상승 램프 신호(+VRAMP) 또는 하강 램프 신호(-VRAMP)의 값을 선택하여 픽셀 어레이(10)로부터 출력되는 각 픽셀 신호의 값과 비교하기 위한 비교부(40)와, 비교부(40)로부터의 각 출력 신호에 따라 제어부(80)로부터의 클럭을 카운팅하기 위한 카운팅부(50)와, 제어부(80)의 제어에 따라 카운팅부(50)로부터의 카운팅 정보를 각각 저장하기 위한 메모리부(60)와, 로우 디코더(20)와 램프 신호 발생 장치(30)와 카운팅부(50)와 메모리부(60)와 컬럼 리드아웃 회로(70)의 동작을 제어하기 위한 제어부(80), 및 메모리부(60)의 데이터를 제어부(80)의 제어에 따라 순차적으로 픽셀 데이터(PXDATA)로 출력하기 위한 컬럼 리드아웃 회로(70)를 포함한다.
이때, 비교부(40)는 복수의 비교 장치를 포함하며, 카운팅부(50)는 복수의 카운터를 포함하고, 메모리부(60)는 복수의 메모리를 포함한다. 즉, 비교 장치와 카운터와 메모리가 각 컬럼별로 구비된다.
다음으로, 하나의 비교 장치와 카운터와 메모리의 동작을 예를 들어 살펴보면, 다음과 같다.
먼저, 첫 번째의 비교 장치(41)는 픽셀 어레이(10)의 제 1 컬럼으로부터 출력되는 픽셀 신호를 일측 단자로 입력받고, 램프 신호 발생 장치(30)로부터 인가되는 상승 램프 신호(+VRAMP) 및 하강 램프 신호(-VRAMP) 중 어느 하나를 스위치 제어 신호에 따라 선택하여 타측 단자로 입력받아 두 신호의 값을 비교하여 비교 신호를 출력한다.
이때, 상승 램프 신호(+VRAMP) 및 하강 램프 신호(-VRAMP)는 초기화 시작 이후에 일정 시간이 경과하기 전까지는 동일한 전압 레벨을 가지며, 그 전압 레벨은 (VDMAX + VDMIN)/2로 설정된다. 그리고 상승 램프 신호(+VRAMP)는 초기화 시작 이후에 일정 시간이 경과함에 따라 일정한 크기로 전압 레벨이 증가하는 신호이고, 하강 램프 신호(-VRAMP)는 초기화 시작 이후에 일정 시간이 경과함에 따라 일정한 크기로 전압 레벨이 감소하는 신호이기 때문에, 결국 각 비교 장치에 입력되는 상승 램프 신호(+VRAMP) 또는 하강 램프 신호(-VRAMP) 중 선택된 신호의 값과 픽셀 신호의 값이 일치하는 시점이 생기게 된다. 이렇게 일치하는 시점을 지나게 되면서 각 비교 장치에서 출력되는 비교 신호의 값에 반전이 일어난다.
그에 따라, 첫 번째의 카운터(51)는 램프 신호가 상승 또는 하강하는 시점부터 비교 장치(41)로부터 출력되는 비교 신호가 반전되는 순간까지 제어부(80)로부터의 클럭을 카운팅하여 카운팅 정보를 출력한다. 여기서, 각각의 카운터는 제어부로부터의 리셋 신호에 따라 초기화된다.
그러면, 첫 번째의 메모리(61)는 제어부(80)로부터의 로드 신호에 따라 카운터(51)로부터의 카운팅 정보를 저장하고 있다가 컬럼 리드아웃 회로(70)로 출력한다.
상기와 같은 본 발명의 실시예에 따른 아날로그-디지털 변환 방식에서는 데이터를 아날로그-디지털 변환하는데 소요되는 최대 시간이 종래의 아날로그-디지털 변환 방식에 비하여 절반 이상 감소하게 된다. 이러한 데이터 변환 시간(TTOTAL)은 하기의 [수학식 2]와 같이 결정된다.
Figure pat00002
여기서, △V3 = VRAMP - VDMAX 또는 △V3 = (VDMAX - VDMIN)/2로 나타낼 수 있으며, △Vstep은 램프 신호가 상승 또는 하강할 때의 한 스텝을 의미한다. 그리고 VDMAX는 아날로그-디지털 변환에서 데이터를 변환하는 총량의 범위 중 가장 큰 값을 의미하고, VDMIN는 아날로그-디지털 변환에서 데이터를 변환하는 총량의 범위 중 가장 작은 값을 의미한다.
도 3a는 본 발명의 실시예에 따른 비교 장치의 구성도이고, 도 3b 및 도 3c는 도 3a에 도시된 비교 장치의 제어 신호 타이밍을 나타내는 도면이며, 도 3d는 도 3a에 도시된 비교 장치의 동작 방법에 대한 흐름도이다. 여기서, 도 3b는 픽셀 신호(VPIXEL)가 기준 전압(예를 들어, 초기화 시작 이후에 일정 시간이 경과하기 전까지 입력되는 램프 신호)보다 클 때의 제어 신호 타이밍을 나타내며, 도 3c는 픽셀 신호가 기준 전압보다 작을 때의 제어 신호 타이밍을 나타내고 있다.
도 3a에 도시된 바와 같이, 본 발명의 실시예에 따른 비교 장치는, 상승 램프 신호(+VRAMP) 및 하강 램프 신호(-VRAMP) 중 선택된 어느 하나의 신호와 픽셀 신호를 비교하기 위한 비교 블럭(310), 픽셀 신호가 입력되는 제 1 입력단과 비교 블럭(310)의 부입력단(-) 사이에 구비되어 상호상관 이중 샘플링(CDS)을 수행하기 위한 상호상관 이중 샘플링 블럭(320), 상승 램프 신호가 입력되는 제 2 입력단과 비교 블럭(310)의 정입력단(+) 사이에 구비된 제 2 스위치(S2), 하강 램프 신호가 입력되는 제 3 입력단과 비교 블럭(310)의 정입력단(+) 사이에 구비된 제 3 스위치(S3), 및 비교 블럭(310)으로부터의 비교 신호에 따라 제 2 또는 제 3 스위치(S2, S3)를 제어하기 위한 제 2 또는 제 3 스위치 제어 신호를 출력하기 위한 피드백 제어부(330)를 포함한다.
이때, 도 3a에 도시된 비교 장치는 초기화 후에 상승 램프 신호 또는 하강 램프 신호를 선택하기 위한 제어 신호에 따라 상승 램프 신호 또는 하강 램프 신호를 선택하여 비교 동작을 수행한다. 즉, 픽셀 신호와 기준 전압을 비교하여 픽셀 신호가 기준 전압보다 크면 상승 램프 신호를 선택하기 위한 제어 신호를 발생하여 상승 램프 신호를 선택하여 비교 동작을 수행하고, 픽셀 신호가 기준 전압보다 작으면 하강 램프 신호를 선택하기 위한 제어 신호를 발생하여 하강 램프 신호를 선택하여 비교 동작을 수행한다.
그리고 예를 들어, 비교 블럭(310)은 비교기, 제 1 스위치(S1) 및 증폭기를 이용하여 구현하거나 비교기 및 제 1 스위치(S1)를 이용하여 구현할 수 있고, 상호상관 이중 샘플링 블럭(320)은 제 1 커패시터(C1)를 이용하여 구현하거나 제 1 커패시터(C1), 제 2 커패시터 및 스위치를 이용하여 구현할 수 있으며, 이는 공기 기술이므로 여기서는 더 이상 설명하지 않기로 한다.
다음으로, 도 3a 내지 도 3d를 참조하여 비교 장치의 동작 과정을 살펴보면 다음과 같다.
이때, 비교 장치의 전체적인 동작 과정은 초기화 동작→제어 신호 발생 동작→램프 신호 선택 및 비교 동작의 순서로 동작한다.
먼저, 비교 장치는 초기화 동작을 수행한다(410). 즉, 비교 장치는 픽셀 신호와 기준 전압(예를 들어, 초기화 시작 이후에 일정 시간이 경과하기 전까지 입력되는 램프 신호)을 비교하여 비교 신호를 출력한다. 이를 좀 더 상세히 살펴보면, 제 1 및 2 스위치(S1, S2)가 온되고, 제 3 스위치(S3)가 오프된다. 제 1 커패시터(C1)에는 제 1 입력단을 통해 입력되는 픽셀 신호의 값이 저장되고, 제 2 스위치(S2)가 온됨으로 인하여 제 2 입력단을 통하여 비교 블럭(310)의 정입력단(+)으로 상승 램프 신호가 입력된다. 그러면, 비교 블럭(310)은 픽셀 신호와 기준 전압을 비교하여 비교 신호를 피드백 제어부(330)로 출력한다.
이후, 비교 장치는 상승 램프 신호 또는 하강 램프 신호를 선택하기 위한 제어 신호를 발생한다(420). 즉, 비교 장치는 픽셀 신호와 기준 전압의 비교 결과, 픽셀 신호가 기준 전압보다 크면 상승 램프 신호를 선택하기 위한 제어 신호를 발생하고, 픽셀 신호가 기준 전압보다 작으면 하강 램프 신호를 선택하기 위한 제어 신호를 발생한다. 이를 좀 더 상세히 살펴보면, 제 1 스위치(S1)가 오프된다. 제 2 스위치(S2)가 온되어 있고 제 3 스위치(S3)가 오프되어 있는 상태에서 피드백 제어부(330)는 픽셀 신호(픽셀 출력 전압)와 기준 전압의 크기를 비교한 결과, 픽셀 신호가 기준 전압보다 크면 상승 램프 신호를 선택하기 위한 제어 신호(즉, S2 제어 신호)를 발생하고, 픽셀 신호가 기준 전압보다 작으면 하강 램프 신호를 선택하기 위한 제어 신호(즉, S3 제어 신호)를 발생한다. 한편, 이때에 카운터 및 메모리에서는 최상위 비트(MSB)의 데이터를 획득하여 저장한다.
이후, 비교 장치는 제어 신호에 따라 상승 램프 신호 또는 하강 램프 신호를 선택하여 비교 동작을 수행한다(430). 즉, 비교 장치는 상승 램프 신호를 선택하기 위한 제어 신호(즉, S2 제어 신호)에 따라 상승 램프 신호를 선택하여 비교 동작을 수행하거나, 하강 램프 신호를 선택하기 위한 제어 신호(즉, S3 제어 신호)에 따라 하강 램프 신호를 선택하여 비교 동작을 수행한다. 이를 좀 더 상세히 살펴보면, 제 1 스위치(S1)는 오프되어 있는 상태이다. 상승 램프 신호를 선택하기 위한 S2 제어 신호(예를 들어, 로우 신호)가 발생하면, 제 2 스위치(S2)가 온되어 있고 제 3 스위치(S3)가 오프되어 있는 상태에서 제 2 입력단을 통하여 비교 블럭(310)의 정입력단(+)으로 상승 램프 신호가 입력된다. 그러면, 비교 블럭(310)은 픽셀 신호와 상승 램프 신호를 비교하여 비교 신호를 피드백 제어부(330)로 출력한다. 한편, 하강 램프 신호를 선택하기 위한 S3 제어 신호(예를 들어, 하이 신호)가 발생하면 제 2 스위치(S2)가 오프되고 제 3 스위치(S3)가 온됨으로 인하여 제 3 입력단을 통하여 비교 블럭(310)의 정입력단(+)으로 하강 램프 신호가 입력된다. 그러면, 비교 블럭(310)은 픽셀 신호와 하강 램프 신호를 비교하여 비교 신호를 피드백 제어부(330)로 출력한다. 한편, 이때에 카운터 및 메모리에서는 상승 램프 신호가 선택된 경우 업 카운팅을 수행하여 데이터 변환 동작을 수행하고, 하강 램프 신호가 선택된 경우 다운 카운팅을 수행하여 데이터 변환 동작을 수행하여 데이터를 저장한다.
전술한 본 발명의 실시예에 따른 비교 장치와 다른 실시예를 살펴보면, 전술한 비교 장치에 있어서, 제 3 스위치(S3)와 비교 블럭(310)의 정입력단(+) 사이에 구비된 커패시터를 더 포함하여 구현할 수도 있다.
이상과 같이 본 발명은 비록 한정된 실시 예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시 예에 한정되는 것은 아니며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 치환, 변형 및 변경이 가능하다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
310 : 비교 블럭 320 : 상호상관 이중 샘플링 블럭
330 : 피드백 제어부

Claims (15)

  1. 상승 램프 신호 또는 하강 램프 신호와 픽셀 신호를 비교하기 위한 비교 블럭;
    픽셀 신호가 입력되는 제 1 입력단과 상기 비교 블럭의 부입력단 사이에 구비되어 상호상관 이중 샘플링(CDS)을 수행하기 위한 상호상관 이중 샘플링 블럭;
    상승 램프 신호가 입력되는 제 2 입력단과 상기 비교 블럭의 정입력단 사이에 구비된 제 2 스위치;
    하강 램프 신호가 입력되는 제 3 입력단과 상기 비교 블럭의 정입력단 사이에 구비된 제 3 스위치; 및
    상기 비교 블럭으로부터의 비교 신호에 따라 상기 제 2 또는 제 3 스위치를 제어하기 위한 제 2 또는 제 3 스위치 제어 신호를 출력하기 위한 피드백 제어부
    를 포함하는 비교 장치.
  2. 제 1항에 있어서,
    상기 비교 장치는,
    초기화 후에 상승 램프 신호 또는 하강 램프 신호를 선택하기 위한 제어 신호에 따라 상승 램프 신호 또는 하강 램프 신호를 선택하여 비교 동작을 수행하는, 비교 장치.
  3. 제 2항에 있어서,
    상기 비교 장치는,
    픽셀 신호와 기준 전압을 비교하여 픽셀 신호가 기준 전압보다 크면 상승 램프 신호를 선택하기 위한 제어 신호를 발생하여 상승 램프 신호를 선택하여 비교 동작을 수행하고, 픽셀 신호가 기준 전압보다 작으면 하강 램프 신호를 선택하기 위한 제어 신호를 발생하여 하강 램프 신호를 선택하여 비교 동작을 수행하는, 비교 장치.
  4. 제 1항에 있어서,
    상기 제 3 스위치와 상기 비교 블럭의 정입력단 사이에 구비된 커패시터
    를 더 포함하는 비교 장치.
  5. 제 1항에 있어서,
    상기 비교 블럭은 비교기 및 제 1 스위치를 이용하여 구현되고,
    상기 상호상관 이중 샘플링 블럭은 제 1 커패시터를 이용하여 구현된, 비교 장치.
  6. (a) 초기화 동작을 수행하는 단계;
    (b) 상승 램프 신호 또는 하강 램프 신호를 선택하기 위한 제어 신호를 발생하는 단계; 및
    (c) 상기 발생된 제어 신호에 따라 상승 램프 신호 또는 하강 램프 신호를 선택하여 비교 동작을 수행하는 단계
    를 포함하는 비교 장치의 동작 방법.
  7. 제 6항에 있어서,
    상기 (a) 단계는,
    픽셀 신호와 기준 전압을 비교하여 비교 신호를 출력하는, 비교 장치의 동작 방법.
  8. 제 6항에 있어서,
    상기 (b) 단계는,
    픽셀 신호가 기준 전압보다 크면 상승 램프 신호를 선택하기 위한 제어 신호를 발생하고, 픽셀 신호가 기준 전압보다 작으면 하강 램프 신호를 선택하기 위한 제어 신호를 발생하는, 비교 장치의 동작 방법.
  9. 제 6항에 있어서,
    상기 (c) 단계는,
    상승 램프 신호를 선택하기 위한 제어 신호에 따라 상승 램프 신호를 선택하여 비교 동작을 수행하거나, 하강 램프 신호를 선택하기 위한 제어 신호에 따라 하강 램프 신호를 선택하여 비교 동작을 수행하는, 비교 장치의 동작 방법.
  10. 입사광에 상응하는 픽셀 신호를 출력하기 위한 픽셀 어레이;
    제어부의 제어에 따라 상기 픽셀 어레이 내의 픽셀을 로우 라인별로 선택하여 제어하기 위한 로우 디코더;
    상기 제어부의 제어에 따라 상승 램프 신호 및 하강 램프 신호를 발생하기 위한 램프 신호 발생 장치;
    상기 램프 신호 발생 장치로부터 인가되는 상승 램프 신호 또는 하강 램프 신호의 값을 선택하여 상기 픽셀 어레이로부터 출력되는 각 픽셀 신호의 값과 비교하기 위한 비교부;
    상기 비교부로부터의 각 출력 신호에 따라 상기 제어부로부터의 클럭을 카운팅하기 위한 카운팅부;
    상기 제어부의 제어에 따라 상기 카운팅부로부터의 카운팅 정보를 각각 저장하기 위한 메모리부;
    상기 로우 디코더와 상기 램프 신호 발생 장치와 상기 카운팅부와 상기 메모리부와 컬럼 리드아웃 회로의 동작을 제어하기 위한 상기 제어부; 및
    상기 메모리부의 데이터를 상기 제어부의 제어에 따라 출력하기 위한 상기 컬럼 리드아웃 회로
    를 포함하는 씨모스 이미지 센서.
  11. 제 10항에 있어서,
    상기 비교부의 각 컬럼마다 구비되는 비교 장치는,
    상승 램프 신호 또는 하강 램프 신호와 픽셀 신호를 비교하기 위한 비교 블럭;
    픽셀 신호가 입력되는 제 1 입력단과 상기 비교 블럭의 부입력단 사이에 구비되어 상호상관 이중 샘플링(CDS)을 수행하기 위한 상호상관 이중 샘플링 블럭;
    상승 램프 신호가 입력되는 제 2 입력단과 상기 비교 블럭의 정입력단 사이에 구비된 제 2 스위치;
    하강 램프 신호가 입력되는 제 3 입력단과 상기 비교 블럭의 정입력단 사이에 구비된 제 3 스위치; 및
    상기 비교 블럭으로부터의 비교 신호에 따라 상기 제 2 또는 제 3 스위치를 제어하기 위한 제 2 또는 제 3 스위치 제어 신호를 출력하기 위한 피드백 제어부
    를 포함하는 씨모스 이미지 센서.
  12. 제 11항에 있어서,
    상기 비교 장치는,
    초기화 후에 상승 램프 신호 또는 하강 램프 신호를 선택하기 위한 제어 신호에 따라 상승 램프 신호 또는 하강 램프 신호를 선택하여 비교 동작을 수행하는, 씨모스 이미지 센서.
  13. 제 12항에 있어서,
    상기 비교 장치는,
    픽셀 신호와 기준 전압을 비교하여 픽셀 신호가 기준 전압보다 크면 상승 램프 신호를 선택하기 위한 제어 신호를 발생하여 상승 램프 신호를 선택하여 비교 동작을 수행하고, 픽셀 신호가 기준 전압보다 작으면 하강 램프 신호를 선택하기 위한 제어 신호를 발생하여 하강 램프 신호를 선택하여 비교 동작을 수행하는, 씨모스 이미지 센서.
  14. 제 11항에 있어서,
    상기 제 3 스위치와 상기 비교 블럭의 정입력단 사이에 구비된 커패시터
    를 더 포함하는 씨모스 이미지 센서.
  15. 제 11항에 있어서,
    상기 비교 블럭은 비교기 및 제 1 스위치를 이용하여 구현되고,
    상기 상호상관 이중 샘플링 블럭은 제 1 커패시터를 이용하여 구현된, 씨모스 이미지 센서.
KR1020160054048A 2016-05-02 2016-05-02 비교 장치 및 그 동작 방법과 그를 이용한 씨모스 이미지 센서 KR20170124668A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160054048A KR20170124668A (ko) 2016-05-02 2016-05-02 비교 장치 및 그 동작 방법과 그를 이용한 씨모스 이미지 센서
US15/441,399 US10728483B2 (en) 2016-05-02 2017-02-24 Comparator with correlated double sampling scheme, CMOS image sensor including the same, and operating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160054048A KR20170124668A (ko) 2016-05-02 2016-05-02 비교 장치 및 그 동작 방법과 그를 이용한 씨모스 이미지 센서

Publications (1)

Publication Number Publication Date
KR20170124668A true KR20170124668A (ko) 2017-11-13

Family

ID=60158696

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160054048A KR20170124668A (ko) 2016-05-02 2016-05-02 비교 장치 및 그 동작 방법과 그를 이용한 씨모스 이미지 센서

Country Status (2)

Country Link
US (1) US10728483B2 (ko)
KR (1) KR20170124668A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180031842A (ko) * 2016-09-19 2018-03-29 에스케이하이닉스 주식회사 비교 장치 및 그 동작 방법과 그를 이용한 씨모스 이미지 센서
US10574919B2 (en) 2017-09-28 2020-02-25 SK Hynix Inc. High-speed and low-power analog-to-digital converter and CMOS image sensor using the same

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017203873A1 (ja) * 2016-05-25 2017-11-30 富士フイルム株式会社 固体電子撮像装置およびその制御方法
US10848699B2 (en) * 2018-07-10 2020-11-24 Guangzhou Tyrafos Semiconductor Technologies Co., Ltd Visible light communication sensor and visible light communication method
KR102488110B1 (ko) * 2018-09-21 2023-01-13 에스케이하이닉스 주식회사 아날로그-디지털 변환 회로 및 이를 포함하는 씨모스 이미지 센서
KR20210141161A (ko) * 2020-05-15 2021-11-23 에스케이하이닉스 주식회사 이미지 센싱 장치 및 그의 동작 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6804129B2 (en) * 1999-07-22 2004-10-12 02 Micro International Limited High-efficiency adaptive DC/AC converter
US7864229B2 (en) * 2005-12-08 2011-01-04 Samsung Electronics Co., Ltd. Analog to digital converting device and image pickup device for canceling noise, and signal processing method thereof
JP4717099B2 (ja) 2007-05-16 2011-07-06 シャープ株式会社 アナログ−ディジタル変換器、固体撮像装置および電子情報機器
US8605173B2 (en) * 2010-08-16 2013-12-10 SK Hynix Inc. Differential column ADC architectures for CMOS image sensor applications
KR20120022034A (ko) * 2010-08-31 2012-03-09 삼성전자주식회사 픽셀 데이터의 고속 출력을 위한 이미지 센서
KR101460049B1 (ko) 2011-09-19 2014-11-20 동국대학교 산학협력단 복수 개의 램프 신호를 사용하는 다중 스텝 구조의 ａｄｃ 및 이를 이용한 아날로그－디지털 변환 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180031842A (ko) * 2016-09-19 2018-03-29 에스케이하이닉스 주식회사 비교 장치 및 그 동작 방법과 그를 이용한 씨모스 이미지 센서
US10574919B2 (en) 2017-09-28 2020-02-25 SK Hynix Inc. High-speed and low-power analog-to-digital converter and CMOS image sensor using the same

Also Published As

Publication number Publication date
US10728483B2 (en) 2020-07-28
US20170318247A1 (en) 2017-11-02

Similar Documents

Publication Publication Date Title
KR20170124668A (ko) 비교 장치 및 그 동작 방법과 그를 이용한 씨모스 이미지 센서
US9288415B2 (en) Solid-state imaging apparatus and imaging system
TWI404411B (zh) 固態成像裝置、其控制方法及相機系統
JP4929090B2 (ja) 固体撮像装置およびその駆動方法
KR101181310B1 (ko) 램프 신호 발생기 및 이미지 센서
CN104869330A (zh) 光电转换装置和图像捕获系统
US10574919B2 (en) High-speed and low-power analog-to-digital converter and CMOS image sensor using the same
US10681297B2 (en) Single-slope comparison device with low-noise, and analog-to-digital conversion device and CMOS image sensor including the same
CN111343396A (zh) 具有可控转换增益的图像传感器
KR20170132385A (ko) 아날로그-디지털 변환 장치 및 그 동작 방법
US9848154B2 (en) Comparator with correlated double sampling scheme and operating method thereof
JP2009033305A (ja) 固体撮像装置
KR20150113404A (ko) 아날로그-디지털 변환 장치 및 그에 따른 씨모스 이미지 센서
KR102546191B1 (ko) 아날로그-디지털 변환 장치 및 그 동작 방법과 그를 이용한 씨모스 이미지 센서
US20150181146A1 (en) Ad converter, ad conversion device, photoelectric conversion apparatus, imaging system, and ad conversion method
US10498992B2 (en) Single-slope comparison device with low-noise, and analog-to-digital conversion device and CMOS image sensor including the same
KR20180031842A (ko) 비교 장치 및 그 동작 방법과 그를 이용한 씨모스 이미지 센서
KR20180078380A (ko) 아날로그-디지털 변환 장치 및 그 동작 방법
JPWO2016147887A1 (ja) 固体撮像装置およびその制御方法、並びに電子機器
KR20170089208A (ko) 램프 그라운드 노이즈 제거를 위한 픽셀 바이어스 장치 및 그에 따른 씨모스 이미지 센서
KR102506833B1 (ko) 램프 신호 발생 장치 및 그를 이용한 씨모스 이미지 센서
JP2017055241A (ja) 増幅器、電気回路、及びイメージセンサ
KR20170062169A (ko) 전력 소모 감소를 위한 카운팅 장치 및 그를 이용한 아날로그-디지털 변환 장치와 씨모스 이미지 센서
JP2012244379A (ja) 固体撮像装置
KR101973189B1 (ko) 아날로그 디지털 변환기, 이미지 센서 및 아날로그 디지털 변환 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E601 Decision to refuse application