KR20180078380A - 아날로그-디지털 변환 장치 및 그 동작 방법 - Google Patents

아날로그-디지털 변환 장치 및 그 동작 방법 Download PDF

Info

Publication number
KR20180078380A
KR20180078380A KR1020160182205A KR20160182205A KR20180078380A KR 20180078380 A KR20180078380 A KR 20180078380A KR 1020160182205 A KR1020160182205 A KR 1020160182205A KR 20160182205 A KR20160182205 A KR 20160182205A KR 20180078380 A KR20180078380 A KR 20180078380A
Authority
KR
South Korea
Prior art keywords
signal
comparison
cross
double sampling
block
Prior art date
Application number
KR1020160182205A
Other languages
English (en)
Other versions
KR102617441B1 (ko
Inventor
김태규
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020160182205A priority Critical patent/KR102617441B1/ko
Priority to US15/727,795 priority patent/US10015422B1/en
Publication of KR20180078380A publication Critical patent/KR20180078380A/ko
Application granted granted Critical
Publication of KR102617441B1 publication Critical patent/KR102617441B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
    • H04N5/3575—
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/56—Input signal compared with linear ramp
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/709—Circuitry for control of the power supply
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H04N5/3745—
    • H04N5/378—
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

본 기술은 아날로그-디지털 변환 장치 및 그 동작 방법에 관한 것으로, 픽셀 신호를 추출할 때 야기되는 노이즈를 제거하고, 데이터 변환 시간을 단축시켜 고속으로 데이터를 처리하고 대기 소비 전력을 최소화하며, 카운팅 횟수를 줄여서 카운터 소비 전력을 감소시킬 수 있는 아날로그-디지털 변환 장치 및 그 동작 방법을 제공한다. 이러한 아날로그-디지털 변환 방법은, (a) 인접 픽셀 신호를 저장하고 인접 픽셀 신호를 비교하여 초기 비교 신호를 발생하며, 상기 발생된 초기 비교 신호에 따라 제 1 제어 신호를 발생하는 단계; (b) 상기 발생된 제 1 제어 신호에 따라 스위칭된 기준 신호와 상승 램프 신호에 따른 인접 픽셀 신호를 비교하여 기준 비교 신호를 발생하고, 상기 발생된 기준 비교 신호에 따라 램핑 방향을 결정하여 제 2 제어 신호를 발생하는 단계; 및 (c) 상기 발생된 제 2 제어 신호에 따라 상승 램프 신호 또는 하강 램프 신호 중 어느 하나의 램프 신호를 선택하여 '인접 픽셀 신호간의 차이 값'과 비교하여 데이터 변환을 수행하는 단계를 포함할 수 있다.

Description

아날로그-디지털 변환 장치 및 그 동작 방법{ANALOG-DIGITAL CONVERTING APPARATUS AND OPERATING METHOD}
본 발명의 몇몇 실시예들은 씨모스 이미지 센서(CIS : CMOS(Complementary Metal Oxide Semiconductor) Image Sensor)에 관한 것으로, 더욱 상세하게는 픽셀 신호를 추출할 때 야기되는 노이즈를 효과적으로 상쇄시켜 감소시키고, 이미지 데이터에 따라 데이터 변환 시간을 단축시킴으로 인하여 고속으로 데이터를 처리하고 대기 소비 전력을 최소화하며, 데이터 변환에 필요한 카운팅 횟수를 줄여서 카운터 소비 전력을 감소시킬 수 있는 아날로그-디지털 변환 장치 및 그 동작 방법에 관한 것이다.
일반적으로, 씨모스(CMOS) 공정으로 구현되는 씨모스 이미지 센서(CIS)는 기타 경쟁 제품에 비하여 저전력 소모, 저렴한 가격 및 소형 사이즈의 장점으로 인하여 빠르게 시장을 넓혀가고 있다. 특히, 씨모스 이미지 센서는 경쟁 제품에 비하여 상대적으로 부족하였던 화질 개선을 통해 점차 고해상도, 및 고속의 프레임 레이트(Frame Rate)를 요구하는 비디오 영역까지 그 응용 범위를 확장해 나가고 있다.
이러한 씨모스 이미지 센서에서는 픽셀 자체적으로 가지고 있는 오프셋(Offset) 값을 제거하기 위해 광신호가 입사되기 전과 후의 픽셀 신호(즉, 리셋 신호와 영상 신호)를 비교하여 실제로 입사되는 광에 의한 픽셀 신호만을 측정할 수 있도록 하며, 이러한 기법을 상호상관 이중 샘플링(CDS : Correlated Double Sampling)이라고 한다.
이처럼, 씨모스 이미지 센서에서는 상호상관 이중 샘플링 방식에 의해 샘플링된 리셋 신호와 영상 신호의 차이 값을 카운팅하여 디지털 신호로 출력하는데, 각각의 픽셀 신호를 아날로그-디지털 변환(Analog to Digital Conversion)하는데 있어서 순차적으로 하강(High To Low) 또는 상승(Low To High)하는 램프 신호를 이용한다. 이러한 상호상관 이중 샘플링 방식은 리셋 신호와 영상 신호간의 차이를 출력하면서 동시에 픽셀 내의 트랜지스터의 공정 변화(예를 들어, 임계 전압(Vth) 변화)와 위치에 따른 라인 저항 특성 등을 제거하는 효과를 얻을 수 있어 노이즈 특성에 유리하다.
그런데, 고해상도의 씨모스 이미지 센서에서는 픽셀(즉, 단위 픽셀)의 크기가 작아지고 픽셀 어레이의 크기가 증가함으로 인하여 각 칼럼 간의 아날로그-디지털 변환 장치가 서로 더욱 인접하게 되고, 픽셀 내의 스위칭(Switching) 횟수가 증가하였으며, 처리해야 하는 데이터 양이 증가하였다. 이로 인하여 카운팅에 의한 노이즈 및 파워 증가로 인한 파워 노이즈(Power Noise) 등의 증가로 전체적인 데이터 변환 과정에서 문제가 야기되고 있다.
따라서 고해상도 및 고속의 씨모스 이미지 센서를 구현하기 위해서는 노이즈를 감소시키고, 데이터 변환 시간을 단축시키며, 카운팅 횟수를 감소시킬 수 있는 방안이 필요하다.
본 발명의 실시예는 픽셀 신호를 추출할 때 야기되는 노이즈를 제거하고, 데이터 변환 시간을 단축시켜 고속으로 데이터를 처리하고 대기 소비 전력을 최소화하며, 카운팅 횟수를 줄여서 카운터 소비 전력을 감소시킬 수 있는 아날로그-디지털 변환 장치 및 그 동작 방법을 제공한다.
본 발명의 일 실시예에 따른 아날로그-디지털 변환 장치는, 비교 컬럼의 픽셀 신호를 입력받아 저장하고 상호상관 이중 샘플링(CDS)을 수행하기 위한 제 1 상호상관 이중 샘플링 블럭; 인접 컬럼의 픽셀 신호를 입력받아 저장하고 상호상관 이중 샘플링을 수행하기 위한 제 2 상호상관 이중 샘플링 블럭; 상기 제 1 및 제 2 상호상관 이중 샘플링 블럭으로부터의 인접 픽셀 신호를 비교하여 초기 비교 신호를 발생하고, 상기 제 1 및 제 2 상호상관 이중 샘플링 블럭을 통하여 입력되는 기준 신호에 따른 인접 픽셀 신호를 비교하여 기준 비교 신호를 발생하며, 상기 제 1 또는 제 2 상호상관 이중 샘플링 블럭으로 인가되는 램프 신호 중 선택된 어느 하나의 신호와 '인접 픽셀 신호간의 차이 값'을 비교하기 위한 비교 블럭; 상기 비교 블럭으로부터의 초기 비교 신호에 따라 제 1 제어 신호를 출력하고, 상기 비교 블럭으로부터의 기준 비교 신호에 따라 램프 신호 스위칭 방향을 결정하여 제 2 제어 신호를 출력하기 위한 피드백 제어부; 상기 피드백 제어부로부터의 제 1 제어 신호에 따라 상기 제 1 및 제 2 상호상관 이중 샘플링 블럭으로 인가되는 기준 신호를 스위칭하기 위한 기준 신호 스위칭 블럭; 상기 피드백 제어부로부터의 제 2 제어 신호에 따라 상기 제 1 또는 제 2 상호상관 이중 샘플링 블럭으로 인가되는 램프 신호를 선택하기 위한 램프 신호 선택 블럭; 및 상기 비교 블럭의 비교 신호에 따라 데이터 변환을 수행하기 위한 데이터 변환부를 포함할 수 있다.
본 발명의 다른 실시예에 따른 아날로그-디지털 변환 장치는, 상승 램프 신호 및 하강 램프 신호를 발생하기 위한 램프 신호 발생 장치; 비교 컬럼의 픽셀 신호를 입력받아 저장하고 상호상관 이중 샘플링(CDS)을 수행하기 위한 제 1 상호상관 이중 샘플링 블럭; 인접 컬럼의 픽셀 신호를 입력받아 저장하고 상호상관 이중 샘플링을 수행하기 위한 제 2 상호상관 이중 샘플링 블럭; 상기 제 1 및 제 2 상호상관 이중 샘플링 블럭으로부터의 인접 픽셀 신호를 비교하여 초기 비교 신호를 발생하고, 상기 제 1 상호상관 이중 샘플링 블럭을 통하여 입력되는 기준 신호와 상기 제 2 상호상관 이중 샘플링 블럭을 통하여 입력되는 상승 램프 신호에 따른 인접 픽셀 신호를 비교하여 기준 비교 신호를 발생하며, 상승 램프 신호 및 하강 램프 신호 중 선택된 어느 하나의 신호와 '인접 픽셀 신호간의 차이 값'을 비교하기 위한 비교 블럭; 상기 비교 블럭으로부터의 초기 비교 신호에 따라 제 1 제어 신호를 출력하고, 상기 비교 블럭으로부터의 기준 비교 신호에 따라 램핑 방향을 결정하여 제 2 제어 신호를 출력하기 위한 피드백 제어부; 상기 피드백 제어부로부터의 제 1 제어 신호에 따라 상기 제 1 상호상관 이중 샘플링 블럭으로 인가되는 기준 신호를 스위칭하기 위한 기준 신호 스위칭 블럭; 상기 피드백 제어부로부터의 제 1 제어 신호에 따라 상기 램프 신호 발생 장치로부터 상기 제 2 상호상관 이중 샘플링 블럭으로 인가되는 상승 램프 신호를 선택하고, 상기 피드백 제어부로부터의 제 2 제어 신호에 따라 상기 램프 신호 발생 장치로부터 상기 제 2 상호상관 이중 샘플링 블럭으로 인가되는 상승 램프 신호 또는 하강 램프 신호를 선택하기 위한 램프 신호 선택 블럭; 및 상기 비교 블럭의 비교 신호에 따라 데이터 변환을 수행하기 위한 데이터 변환부를 포함할 수 있다.
본 발명의 일 실시예에 따른 아날로그-디지털 변환 방법은, (a) 인접 픽셀 신호를 저장하고 인접 픽셀 신호를 비교하여 초기 비교 신호를 발생하며, 상기 발생된 초기 비교 신호에 따라 제 1 제어 신호를 발생하는 단계; (b) 상기 발생된 제 1 제어 신호에 따라 스위칭된 기준 신호에 따른 인접 픽셀 신호를 비교하여 기준 비교 신호를 발생하고, 상기 발생된 기준 비교 신호에 따라 램프 신호 스위칭 방향을 결정하여 제 2 제어 신호를 발생하는 단계; 및 (c) 상기 발생된 제 2 제어 신호에 따라 제 1 및 제 2 상호상관 이중 샘플링 블럭으로 인가되는 기준 신호 중 어느 하나를 오프시키고 상기 제 1 또는 제 2 상호상관 이중 샘플링 블럭으로 인가되는 어느 하나의 램프 신호를 선택하여 '인접 픽셀 신호간의 차이 값'과 비교하여 데이터 변환을 수행하는 단계를 포함할 수 있다.
본 발명의 다른 실시예에 따른 아날로그-디지털 변환 방법은, (a) 인접 픽셀 신호를 저장하고 인접 픽셀 신호를 비교하여 초기 비교 신호를 발생하며, 상기 발생된 초기 비교 신호에 따라 제 1 제어 신호를 발생하는 단계; (b) 상기 발생된 제 1 제어 신호에 따라 스위칭된 기준 신호와 상승 램프 신호에 따른 인접 픽셀 신호를 비교하여 기준 비교 신호를 발생하고, 상기 발생된 기준 비교 신호에 따라 램핑 방향을 결정하여 제 2 제어 신호를 발생하는 단계; 및 (c) 상기 발생된 제 2 제어 신호에 따라 상승 램프 신호 또는 하강 램프 신호 중 어느 하나의 램프 신호를 선택하여 '인접 픽셀 신호간의 차이 값'과 비교하여 데이터 변환을 수행하는 단계를 포함할 수 있다.
본 발명의 실시예에 따르면, 픽셀 신호를 추출할 때 야기되는 픽셀 노이즈(Pixel Noise)를 효과적으로 상쇄시켜 제거할 수 있는 효과가 있다. 즉, 본 발명의 실시예에 따른 인접하는 두 픽셀 신호를 비교하여 노이즈를 상쇄하는 기법은 현존하는 가장 효과적인 노이즈 제거 방식으로, 비교부의 커먼 모드 리젝션(CMR : Common Mode Rejection) 특성에 의해 그 효과가 결정되며, 인접하는 픽셀의 상호 간의 거리가 수 마이크로미터(um) 내외에 존재하기 때문에 거의 완벽하게 픽셀 노이즈를 제거할 수 있다.
또한, 본 발명의 실시예에 따르면, 이미지 데이터에 따라 데이터 변환 시간을 단축시킴으로써, 고속으로 데이터를 처리할 수 있는 효과가 있다. 좀 더 상세히 살펴보면, 최종적으로 디지털로 변환된 데이터 코드의 레인지(Range)가 최대 10비트인 경우 1024 코드가 된다. 기존 방식에서는 이미지 데이터의 형태와 상관없이 최대 코드가 950인 경우 이 최대 코드 값이 나올 때까지 카운팅을 해야만 하였다. 그러나 본 발명의 실시예에서는 최대 코드가 950인 경우 전체 픽셀의 데이터 코드가 850 ~ 950 코드 사이에 존재한다고 가정하면 100 코드만 카운팅하면 되므로 데이터 변환 시간을 단축시킬 수 있다.
또한, 본 발명의 실시예에 따르면, 상기와 같이 데이터 변환 시간을 단축시킴으로써, 대기 소비 전력을 최소화할 수 있는 효과가 있다. 좀 더 상세히 살펴보면, 전술한 바와 같이 데이터 변환이 완료되면 전체 아날로그-디지털 변환 블럭(ADC Block)을 대기 상태로 전환함으로써, 대기 소비 전력을 감소시킬 수 있다.
또한, 본 발명의 실시예에 따르면, 데이터 변환에 필요한 카운팅 횟수를 줄여서 카운터 소비 전력을 감소시킬 수 있는 효과가 있다. 좀 더 상세히 살펴보면, 전술한 바와 같이 기존 방식에서는 전체 픽셀 신호의 평균 데이터 코드가 900이면 900번의 카운팅을 해야만 하였다. 그러나 본 발명의 실시예에서는 인접한 픽셀 신호 값 간의 실제 차이 값만큼만 카운팅하면 된다. 이는 결국 이미지 데이터의 형태에 의해 결정되는 것인데, 극단적으로 인접한 픽셀간의 데이터 코드 차이가 1024까지 될 수도 있지만 이러한 경우는 극한의 동작 특성을 살펴보기 위한 평가 단계에서 나오는 경우가 대부분이고, 일반적인 자연계의 이미지는 기본적으로 연속성을 가지기 때문에 카운팅 횟수를 매우 크게 줄일 수 있다.
도 1a는 본 발명의 실시예에 대한 이해를 돕기 위한 씨모스 이미지 센서의 구성도,
도 1b는 도 1a에 도시된 씨모스 이미지 센서에서의 아날로그-디지털 변환 타이밍도,
도 2a는 본 발명의 실시예에 대한 이해를 돕기 위한 데이터 값 차이를 이용하여 카운팅하는 카운팅부를 나타내는 도면,
도 2b는 본 발명의 실시예에 대한 이해를 돕기 위한 데이터 값 차이를 이용하여 카운팅하는 카운팅부의 동작을 설명하기 위한 도면,
도 3은 본 발명의 일 실시예에 따른 씨모스 이미지 센서의 구성도,
도 4a는 본 발명의 일 실시예에 따른 아날로그-디지털 변환 장치의 구성도,
도 4b 및 도 4c는 도 4a에 도시된 아날로그-디지털 변환 장치의 제어 신호 타이밍을 나타내는 도면,
도 4d는 도 4a에 도시된 아날로그-디지털 변환 장치의 동작 방법에 대한 흐름도,
도 5는 본 발명의 다른 실시예에 따른 씨모스 이미지 센서의 구성도,
도 6a는 본 발명의 다른 실시예에 따른 아날로그-디지털 변환 장치의 구성도,
도 6b 및 도 6c는 도 6a에 도시된 아날로그-디지털 변환 장치의 제어 신호 타이밍을 나타내는 도면,
도 6d는 도 6a에 도시된 아날로그-디지털 변환 장치의 동작 방법에 대한 흐름도이다.
본 발명을 설명함에 있어서 본 발명과 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에 그 상세한 설명을 생략하기로 한다. 이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
그리고 명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때 이는 "직접적으로 연결"되어 있는 경우뿐만 아니라 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한, 어떤 부분이 어떤 구성요소를 "포함" 또는 "구비"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함하거나 구비할 수 있는 것을 의미한다. 또한, 명세서 전체의 기재에 있어서 일부 구성요소들을 단수형으로 기재하였다고 해서, 본 발명이 그에 국한되는 것은 아니며, 해당 구성요소가 복수 개로 이루어질 수 있음을 알 것이다.
도 1a는 본 발명의 실시예에 대한 이해를 돕기 위한 씨모스 이미지 센서(CIS)의 구성도로서, 일반적인 싱글 슬로프 아날로그-디지털 변환 장치(Single Slope Analog to Digital Converter)를 이용하여 구현한 컬럼 패러럴(Column Parallel) 구조의 씨모스 이미지 센서를 나타내고 있다. 그리고 도 1b는 도 1a에 도시된 씨모스 이미지 센서에서의 아날로그-디지털 변환 타이밍도이다.
도 1a에 도시된 바와 같이, 본 발명의 실시예에 대한 이해를 돕기 위한 씨모스 이미지 센서는, 입사광에 상응하는 픽셀 신호를 출력하기 위한 픽셀 어레이(10)와, 제어부(80, 예를 들어, 타이밍 제너레이터)의 제어에 따라 픽셀 어레이(10) 내의 픽셀을 로우 라인별로 각각 선택하여 그 동작을 제어하기 위한 로우 디코더(20)와, 픽셀 어레이(10) 내 픽셀의 노이즈를 복제하기 위한 픽셀 노이즈 복제부(90)와, 제어부(80)의 제어에 따라 '픽셀 노이즈 복제부(90)로부터의 픽셀 노이즈가 추가된 램프 신호'를 발생하기 위한 램프 신호 발생 장치(30)와, 램프 신호 발생 장치(30)로부터 인가되는 '픽셀 노이즈가 추가된 램프 신호'의 값과 픽셀 어레이(10)로부터 출력되는 각 픽셀 신호의 값을 비교하기 위한 비교부(40)와, 비교부(40)로부터의 각 출력 신호에 따라 제어부(80)로부터의 클럭을 카운팅하기 위한 카운팅부(50)와, 제어부(80)의 제어에 따라 카운팅부(50)로부터의 카운팅 정보를 각각 저장하기 위한 메모리부(60)와, 로우 디코더(20)와 램프 신호 발생 장치(30)와 카운팅부(50)와 메모리부(60)와 컬럼 리드아웃 회로(70)의 동작을 제어하기 위한 제어부(80), 및 메모리부(60)의 데이터를 제어부(80)의 제어에 따라 순차적으로 픽셀 데이터(PXDATA)로 출력하기 위한 컬럼 리드아웃 회로(70)를 포함한다.
여기서, 예를 들어, 픽셀 노이즈 복제부(90)가 픽셀 어레이(10) 내 픽셀에서 발생되는 픽셀 노이즈를 전달받아 램프 신호 발생 장치(30)의 전압원 소스에 인가하면, 램프 신호와 픽셀 노이즈가 합산된 전압 또는 전류(즉, 픽셀 노이즈가 추가된 램프 신호)가 생성되어 비교부(40)로 인가된다.
이때, 비교부(40)는 복수의 비교기를 포함하며, 카운팅부(50)는 복수의 카운터를 포함하고, 메모리부(60)는 복수의 메모리를 포함한다. 즉, 비교기와 카운터와 메모리가 각 컬럼별로 구비된다.
다음으로, 도 1a 및 도 1b를 참조하여 하나의 비교기와 카운터와 메모리의 동작을 예를 들어 살펴보면, 다음과 같다.
먼저, 첫 번째의 비교기(41)는 픽셀 어레이(10)의 제 1 컬럼으로부터 출력되는 픽셀 신호를 일측 단자로 입력받고, 램프 신호 발생 장치(30)로부터 인가되는 '픽셀 노이즈가 추가된 램프 신호'를 타측 단자로 입력받아 두 신호의 값을 비교하여 비교 신호를 출력한다. 이때, '픽셀 노이즈가 추가된 램프 신호'에 의해 픽셀 신호에 포함되어 있는 픽셀 노이즈가 상쇄된다.
여기서, 램프 신호(VRAMP)는 초기화 시작 이후에 시간이 경과함에 따라 일정한 크기로 전압 레벨이 감소하는 신호이기 때문에, 결국 각 비교기에 입력되는 두 신호의 값이 일치하는 시점이 생기게 된다. 이렇게 일치하는 시점을 지나게 되면서 각 비교기에서 출력되는 비교 신호의 값에 반전이 일어난다.
그에 따라, 첫 번째의 카운터(51)는 램프 신호가 하강하는 시점부터 비교기(41)로부터 출력되는 비교 신호가 반전되는 순간까지 제어부(80)로부터의 클럭을 카운팅하여 카운팅 정보를 출력한다. 여기서, 각각의 카운터는 제어부(80)로부터의 리셋 신호에 따라 초기화된다.
그러면, 첫 번째의 메모리(61)는 제어부(80)로부터의 로드 신호에 따라 카운터(51)로부터의 카운팅 정보를 저장하고 있다가 컬럼 리드아웃 회로(70)로 출력한다.
이때, 씨모스 이미지 센서에서는 도 1b에 도시된 바와 같이 리셋 신호에 대하여 1차 카운팅을 수행하고 영상 신호에 대하여 2차 카운팅을 수행한다.
한편, 상기와 같은 픽셀 노이즈 제거 방식은 각 컬럼마다 발생되는 모든 픽셀 노이즈가 동일한 위상(Phase)과 동일한 크기를 가질 때에만 픽셀 노이즈를 억제할 수 있었다. 그러나 픽셀 노이즈는 램덤(Random)하게 발생되는 특성을 가지고 있기 때문에 상기와 같이 동일한 위상과 동일한 크기를 가진다고 하는 가정은 사실과 다르다고 볼 수 있다.
따라서 상기와 같은 픽셀 노이즈 제거 방식은 경우에 따라 오히려 위상이 쉬프트(Phase Shift)된 픽셀 노이즈에 의해 램프 신호 발생 장치로부터의 '픽셀 노이즈가 추가된 램프 신호'와 픽셀 어레이로부터의 픽셀 신호 간의 신호 왜곡을 더 크게 할 수도 있다.
상기와 같은 픽셀 노이즈 제거 방식은 만약 픽셀 노이즈의 평균값을 전달하면 픽셀 노이즈를 일부 제거할 수는 있지만, 각 컬럼(Column)에 따른 각 위치별로 다르게 발생되는 실제 픽셀 노이즈는 제거할 수 없는 문제점이 있다.
도 2a는 본 발명의 실시예에 대한 이해를 돕기 위한 데이터 값 차이를 이용하여 카운팅하는 카운팅부를 나타내는 도면이다.
도 2a는 도 1a에 도시된 카운팅부(50)를 예를 들어 도시하고 있다. 도 2a를 참조하여 살펴보면, 카운팅부(50) 내부의 각 컬럼에 연결된 카운터(51)는 각각 동기화 블럭(511), 지연 블럭(512) 및 카운팅 블럭(513)을 포함한다.
먼저, 동기화 블럭(511)은 해당 컬럼의 비교기(41)에서 출력된 데이터(COMPOUT)와 클럭(CLK)을 입력받고, 클럭에 따라 비교기(41)에서 출력된 데이터를 동기화시켜 출력한다. 이때, 동기화 블럭(511)은 플립플롭으로 구현할 수 있다.
그리고 지연 블럭(512)은 동기화 블럭(511)의 출력 신호를 입력받아 이를 미리 정해진 일정 클럭만큼 지연시켜 출력한다. 예를 들어, 지연 블럭(512)은 동기화 블럭(511)의 출력 신호를 미리 정해진 일정 클럭만큼 지연시키기 위하여 적어도 하나 이상의 래치를 포함할 수 있다.
그리고 카운팅 블럭(513)은 지연 블럭(512)의 출력 신호를 입력받아 이를 카운팅한다. 이때, 카운팅부(50) 내부의 카운팅 블럭들 중 하나의 카운팅 블럭(예를 들어, 카운팅 블럭(513))은 지연 블럭(512)의 출력 신호를 카운팅하고, 나머지 카운팅 블럭들은 상응하는 지연 블럭의 출력 신호와 인접한 카운팅 블럭에 입력되는 신호와의 차이를 카운팅한다.
도 2b는 본 발명의 실시예에 대한 이해를 돕기 위한 데이터 값 차이를 이용하여 카운팅하는 카운팅부(50)의 동작을 설명하기 위한 도면이다.
첫 번째 컬럼부터 네 번째 컬럼까지만을 고려하여 예를 들어 살펴보면, 첫 번째 컬럼부터 네 번째 컬럼까지의 데이터 값이 종래 카운터에 의할 경우 각각 5,7,3,9에 해당한다. 이때, 본 발명에 대한 이해를 돕기 위한 실시예의 경우 첫 번째 컬럼의 데이터를 판독하고, 두 번째 컬럼부터 네 번째 컬럼까지는 각각의 인접한 컬럼들간의 데이터 차이 값을 판독한다고 했을 때, 첫 번째 컬럼부터 네 번째 컬럼까지 카운터들이 카운팅하는 데이터 값은 5,2,-4,6에 해당한다. 그 이유는 본 발명에 대한 이해를 돕기 위한 실시예에서는 한 컬럼을 판독한 후 인접한 컬럼들은 각각의 인접한 컬럼과의 데이터 값의 '차이' 값을 카운팅하기 때문이다.
도 2b를 참조하여 좀 더 구체적으로 살펴보면, 첫 번째 컬럼부터 네 번째 컬럼의 각각의 카운터들로 입력되는 데이터들(COMPOUT<0> 내지 COMPOUT<3>)을 카운팅할 경우 각각 5,7,3,9에 해당한다. 종래의 카운팅 블럭은 이를 그대로 카운팅하였으나, 본 발명에 대한 이해를 돕기 위한 실시예에 따른 카운팅 블럭은 한 컬럼의 데이터만 카운팅하고, 다른 컬럼들은 인접하는 이전 컬럼과 배타적 논리합(XOR)을 이용하여 그 데이터 차이만을 카운팅한다. 이때, 부호는 해당 컬럼의 데이터가 이전 컬럼의 데이터보다 하이(High)일 경우에는 플러스(+)가 되고, 해당 컬럼의 데이터가 이전 컬럼의 데이터보다 로우(Low)일 경우에는 마이너스(-)가 된다.
예를 들어, 첫 번째 컬럼의 데이터 값이 카운팅되고, 두 번째 컬럼을 위하여 첫 번째 컬럼 및 두 번째 컬럼을 배타적 논리합(XOR)하는 경우, COMPOUT<0> XOR COMPOUT<1>을 통하여 +2를 얻을 수 있다.
세 번째 컬럼을 위하여 두 번째 컬럼 및 세 번째 컬럼을 배타적 논리합(XOR)하는 경우, COMPOUT<1> XOR COMPOUT<2>를 통하여 -4를 얻을 수 있다.
네 번째 컬럼을 위하여 세 번째 컬럼 및 네 번째 컬럼을 배타적 논리합(XOR)하는 경우, COMPOUT<2> XOR COMPOUT<3>를 통하여 +6을 얻을 수 있다.
상기와 같은 데이터 값 차이를 이용한 카운팅 방식은 카운팅 횟수를 줄여서 카운터 소비 전력을 감소시킬 수 있으나, 데이터 변환 시간을 단축시킬 수 없으며, 그에 따라 고속으로 데이터를 처리할 수 없고, 또한 동기화 블럭의 동작 대기 소비 전력을 감소시킬 수 없는 문제점이 있다. 여기서, 데이터 변환 시간을 단축시킬 수 없는 이유를 좀 더 상세히 살펴보면, 두 픽셀 신호의 차이를 카운팅할 때, 예를 들어 제 1 픽셀 신호와 제 2 픽셀 신호가 있는데 제 1 픽셀 신호의 카운팅 숫자는 500번이고, 제 2 픽셀 신호의 카운팅 숫자는 600번이라고 가정하면, 후술되는 본 발명의 실시예의 경우는 두 픽셀 신호의 차이 값만큼만 카운팅하지만, 상기와 같은 데이터 값 차이를 이용한 카운팅 방식은 500번의 카운팅을 수행한 후에 100번의 카운팅만 수행한다. 즉, 두 픽셀 신호의 출력이 나오기 전까지는 카운팅 블럭이 동작을 하지 않다가 하나의 출력이 나온 후에 다음 카운팅을 진행하기 때문에 카운팅의 동작을 시키지 않아서 생기는 전력 소모의 감소만 있고 전체적인 동작 시간은 감소되지 않는다.
따라서 본 발명의 실시예에서는 픽셀 신호를 추출할 때 야기되는 노이즈를 제거하고, 데이터 변환 시간을 단축시켜 고속으로 데이터를 처리하고 대기 소비 전력을 최소화하며, 카운팅 횟수를 줄여서 카운터 소비 전력을 감소시키고자 하며, 이를 도 3 내지 도 6d를 참조하여 상세히 설명하기로 한다.
도 3은 본 발명의 일 실시예에 따른 씨모스 이미지 센서의 구성도이다.
도 3에 도시된 바와 같이, 본 발명의 일 실시예에 따른 씨모스 이미지 센서는, 입사광에 상응하는 픽셀 신호(VPIXEL)를 출력하기 위한 픽셀 어레이(10)와, 제어부(80, 예를 들어, 타이밍 제너레이터)의 제어에 따라 픽셀 어레이(10) 내의 픽셀을 로우 라인별로 각각 선택하여 그 동작을 제어하기 위한 로우 디코더(20)와, 제어부(80)의 제어에 따라 램프 신호(VRAMP)를 발생하기 위한 램프 신호 발생 장치(30)와, 기준 신호를 이용하여 픽셀 어레이(10)로부터 출력되는 인접 픽셀 신호(비교 컬럼의 픽셀 신호와 인접 컬럼의 픽셀 신호를 의미함)간의 크기를 결정하고 그 결정 결과에 따라 램프 신호 발생 장치(30)로부터 제 1 상호상관 이중 샘플링 블럭으로 인가되는 램프 신호 또는 제 2 상호상관 이중 샘플링 블럭으로 인가되는 램프 신호를 선택하여 인접 픽셀 신호간의 차이 값과 비교하기 위한 비교부(40)와, 비교부(40)로부터의 각 출력 신호에 따라 제어부(80)로부터의 클럭을 카운팅하기 위한 카운팅부(50)와, 제어부(80)의 제어에 따라 카운팅부(50)로부터의 카운팅 정보를 각각 저장하기 위한 메모리부(60)와, 로우 디코더(20)와 램프 신호 발생 장치(30)와 카운팅부(50)와 메모리부(60)와 컬럼 리드아웃 회로(70)의 동작을 제어하기 위한 제어부(80), 및 메모리부(60)의 데이터를 제어부(80)의 제어에 따라 순차적으로 픽셀 데이터(PXDATA)로 출력하기 위한 컬럼 리드아웃 회로(70)를 포함한다.
이때, 비교부(40)는 복수의 비교기를 포함하며, 카운팅부(50)는 복수의 카운터를 포함하고, 메모리부(60)는 복수의 메모리를 포함한다. 즉, 비교기(41)와 카운터(51)와 메모리(61)가 각 컬럼별로 구비된다.
다음으로, 하나의 비교기와 카운터와 메모리의 동작을 예를 들어 살펴보면, 다음과 같다.
먼저, 기준 컬럼의 비교기는 픽셀 어레이(10)의 해당 컬럼으로부터 출력되는 픽셀 신호를 일측 단자로 입력받고, 램프 신호 발생 장치(30)로부터 인가되는 초기 설정된 램프 신호(제 1 상호상관 이중 샘플링 블럭으로 인가되는 램프 신호 또는 제 2 상호상관 이중 샘플링 블럭으로 인가되는 램프 신호)를 타측 단자로 입력받아 두 신호의 값을 비교하여 초기 비교 신호를 출력한다. 이러한 기준 컬럼의 비교기는 공지 기술이므로, 본 발명에서는 더 이상 상세히 설명하지 않기로 한다. 이때, 기준 컬럼은 첫 번째 컬럼 또는 마지막 컬럼 또는 첫 번째 컬럼과 마지막 컬럼이 될 수 있다.
그리고 기준 컬럼 외의 컬럼에 위치하는 비교기는 픽셀 어레이(10)의 해당 컬럼(즉, 현재 비교하고자 하는 비교 컬럼)으로부터 출력되는 픽셀 신호를 일측 단자로 입력받고 픽셀 어레이(10)의 인접하는 이전 컬럼으로부터 출력되는 픽셀 신호를 타측 단자로 입력받아 기준 신호를 이용하여 픽셀 어레이(10)로부터 출력되는 인접 픽셀 신호간의 크기를 결정할 수 있도록 하고, 그 결정 결과에 따른 스위치 제어 신호에 따라 램프 신호 발생 장치(30)로부터 제 1 상호상관 이중 샘플링 블럭으로 인가되는 램프 신호 또는 제 2 상호상관 이중 샘플링 블럭으로 인가되는 램프 신호 중 어느 하나를 선택하여 입력받아 인접 픽셀 신호간의 차이 값과 선택된 램프 신호를 비교하여 비교 신호를 출력한다.
그에 따라, 해당 컬럼의 카운터는 램프 신호가 상승 또는 하강하는 시점부터 비교기로부터 출력되는 비교 신호가 반전되는 순간까지 제어부(80)로부터의 클럭을 카운팅하여 카운팅 정보를 출력한다. 여기서, 각각의 카운터는 제어부로부터의 리셋 신호에 따라 초기화된다.
그러면, 해당 컬럼의 메모리는 제어부(80)로부터의 로드 신호에 따라 카운터로부터의 카운팅 정보를 저장하고 있다가 컬럼 리드아웃 회로(70)로 출력한다.
도 4a는 본 발명의 일 실시예에 따른 아날로그-디지털 변환 장치의 구성도이고, 도 4b 및 도 4c는 도 4a에 도시된 아날로그-디지털 변환 장치의 제어 신호 타이밍을 나타내는 도면이며, 도 4d는 도 4a에 도시된 아날로그-디지털 변환 장치의 동작 방법에 대한 흐름도이다.
여기서, 도 4a는 기준 컬럼 외의 컬럼에 위치하는 아날로그-디지털 변환 장치의 구성을 나타내며, 도 4b는 비교 컬럼의 픽셀 신호가 인접 컬럼의 픽셀 신호보다 클 때의 제어 신호 타이밍을 나타내며, 도 4c는 비교 컬럼의 픽셀 신호가 인접 컬럼의 픽셀 신호보다 작을 때의 제어 신호 타이밍을 나타내고 있다.
도 4a에 도시된 바와 같이, 본 발명의 일 실시예에 따른 아날로그-디지털 변환 장치는, 비교 컬럼의 픽셀 신호(VPIXEL _N)를 입력받아 저장하고 상호상관 이중 샘플링(CDS)을 수행하기 위한 제 1 상호상관 이중 샘플링 블럭(410), 인접 컬럼의 픽셀 신호(VPIXEL _N- 1)를 입력받아 저장하고 상호상관 이중 샘플링을 수행하기 위한 제 2 상호상관 이중 샘플링 블럭(420), 제 1 및 제 2 상호상관 이중 샘플링 블럭(410, 420)으로부터의 비교 컬럼 픽셀 신호와 인접 컬럼 픽셀 신호(이하, 두 픽셀 신호를 통칭하여 "인접 픽셀 신호"라 함)를 비교하여 초기 비교 신호를 발생하고, 제 1 및 제 2 상호상관 이중 샘플링 블럭(410, 420)을 통하여 입력되는 기준 신호에 따른 인접 픽셀 신호를 비교하여 기준 비교 신호를 발생하며, 제 1 또는 제 2 상호상관 이중 샘플링 블럭(410, 420)으로 인가되는 램프 신호 중 선택된 어느 하나의 신호와 '인접 픽셀 신호간의 차이 값'을 비교하기 위한 비교 블럭(430), 비교 블럭(430)으로부터의 초기 비교 신호에 따라 제 1 제어 신호(예를 들어, 제 2 및 제 3 스위치를 제어하기 위한 제 2 및 제 3 스위치 제어 신호)를 출력하고, 비교 블럭(430)으로부터의 기준 비교 신호에 따라 램프 신호 스위칭 방향을 결정하여 제 2 제어 신호(예를 들어, 도 4b에 도시된 바와 같이 비교 컬럼의 픽셀 신호가 인접 컬럼의 픽셀 신호보다 큰 경우 제 3 및 제 4 스위치를 제어하기 위한 제 3 및 제 4 스위치 제어 신호)를 출력하기 위한 피드백 제어부(440), 피드백 제어부(440)로부터의 제 1 제어 신호에 따라 제 1 및 제 2 상호상관 이중 샘플링 블럭(410, 420)으로 인가되는 기준 신호를 스위칭하기 위한 기준 신호 스위칭 블럭(450), 피드백 제어부(440)로부터의 제 2 제어 신호에 따라 제 1 또는 제 2 상호상관 이중 샘플링 블럭(410, 420)으로 인가되는 램프 신호를 선택하기 위한 램프 신호 선택 블럭(460), 및 비교 블럭(430)의 비교 신호에 따라 데이터 변환을 수행하기 위한 데이터 변환부(470)를 포함한다. 이때, 도 3에서 전술한 램프 신호 발생 장치(30)가 제어부(80)의 제어에 따라 램프 신호(VRAMP)를 발생하여 램프 신호 선택 블럭(460)으로 인가하여 준다. 그리고 기준 신호 스위칭 블럭(450)은 외부의 기준 신호 발생 장치(도면에 도시되지 않음)로부터 기준 신호를 입력받을 수 있다.
여기서, 도 4a에 도시된 아날로그-디지털 변환 장치는 인접 픽셀 신호를 저장하고 인접 픽셀 신호를 비교하여 초기 비교 신호를 발생하며, 초기 비교 신호에 따라 제 1 제어 신호를 발생하고, 제 1 제어 신호에 따라 스위칭된 기준 신호에 따른 인접 픽셀 신호를 비교하여 기준 비교 신호를 발생하며, 기준 비교 신호에 따라 램프 신호 스위칭 방향을 결정하여 제 2 제어 신호를 발생하고, 제 2 제어 신호에 따라 제 1 및 제 2 상호상관 이중 샘플링 블럭(410, 420)으로 인가되는 기준 신호 중 어느 하나를 오프시키고 제 1 또는 제 2 상호상관 이중 샘플링 블럭(410, 420)으로 인가되는 어느 하나의 램프 신호를 선택하여 '인접 픽셀 신호간의 차이 값'과 비교하여 데이터 변환을 수행한다.
그리고 예를 들어, 비교 블럭(430)은 비교기, 스위치 및 증폭기를 이용하여 구현하거나 비교기 및 스위치를 이용하여 구현할 수 있고, 제 1 및 제 2 상호상관 이중 샘플링 블럭(410, 420)은 스위치 및 커패시터를 이용하여 구현할 수 있으며, 기준 신호 스위칭 블럭(450)은 제 2 스위치(S2) 및 제 3 스위치(S3)를 이용하여 구현할 수 있으며, 램프 신호 선택 블럭(460)은 제 1 스위치(S1) 및 제 4 스위치(S4)를 이용하여 구현할 수 있으므로 여기서는 더 이상 설명하지 않기로 한다.
그리고 데이터 변환부(470)는 비교 블럭(430)의 비교 신호를 직접 전달받거나 도 4a에 도시된 바와 같이 피드백 제어부(440)를 통하여 전달받을 수도 있으며, 카운터와 메모리를 포함하여 구현될 수 있다. 그리고 데이터 변환이 완료되면 해당 블럭은 디스에이블되어 대기 전력을 감소시킬 수 있도록 한다.
다음으로, 도 4a 내지 도 4d를 참조하여 아날로그-디지털 변환 장치의 동작 과정을 살펴보면 다음과 같다.
먼저, 아날로그-디지털 변환 장치는 인접 픽셀 신호를 저장하고 인접 픽셀 신호를 비교하여 초기 비교 신호를 발생하며, 초기 비교 신호에 따라 제 1 제어 신호를 발생한다(481). 즉, 아날로그-디지털 변환 장치는 초기에 인접 픽셀 신호를 입력받아 저장하고 두 신호를 서로 비교하여 초기 비교 신호를 발생하며, 이렇게 발생된 초기 비교 신호에 따라 기준 신호를 스위칭하기 위한 제 1 제어 신호를 발생한다. 이를 좀 더 상세히 살펴보면, t1 구간 동안 SR 스위치가 온되고, 제 1 내지 제 4 스위치(S1 내지 S4)는 오프되어 있다. 예를 들어, 제어부(80)의 제어에 따라 SR 스위치가 온됨으로 인하여 비교 컬럼의 픽셀 신호가 입력되어 그 값이 제 1 커패시터(C1)에 저장되고, 또한 SR 스위치가 온됨으로 인하여 인접 컬럼의 픽셀 신호가 입력되어 그 값이 제 2 커패시터(C2)에 저장된다. 그러면, 비교 블럭(430)은 인접 픽셀 신호를 서로 비교하여 초기 비교 신호를 피드백 제어부(440)로 출력한다. 그러면, 피드백 제어부(440)는 비교 블럭(430)으로부터의 초기 비교 신호에 따라 제 1 제어 신호를 발생하여 기준 신호 스위칭 블럭(450)으로 출력한다. 즉, 피드백 제어부(440)는 제 2 및 제 3 스위치를 제어하기 위한 제 2 및 제 3 스위치 제어 신호(즉, S2, S3 제어 신호)를 발생한다.
이후, 아날로그-디지털 변환 장치는 제 1 제어 신호에 따라 스위칭된 기준 신호에 따른 인접 픽셀 신호를 비교하여 기준 비교 신호를 발생하고, 기준 비교 신호에 따라 램프 신호 스위칭 방향을 결정하여 제 2 제어 신호를 발생한다(482). 즉, 아날로그-디지털 변환 장치는 제 1 제어 신호에 따라 기준 신호를 스위칭하고, 그에 따라 입력된 기준 신호에 따라 기 저장된 인접 픽셀 신호가 변화되면 그 변화된 인접 픽셀 신호를 서로 비교하여 기준 비교 신호를 발생하며, 기준 비교 신호를 이용하여 인접 픽셀 신호의 크기를 비교한 결과, 비교 컬럼의 픽셀 신호가 인접 컬럼의 픽셀 신호보다 전압 크기가 크면 램프 신호 스위칭 방향을 제 1 상호상관 이중 샘플링 블럭(410) 측으로 결정하여 제 1 상호상관 이중 샘플링 블럭(410)으로 인가되는 램프 신호를 선택하고 제 1 상호상관 이중 샘플링 블럭(410)으로 인가되는 기준 신호를 오프시키기 위한 제 2 제어 신호를 발생하고, 비교 컬럼의 픽셀 신호가 인접 컬럼의 픽셀 신호보다 전압 크기가 작으면 램프 신호 스위칭 방향을 제 2 상호상관 이중 샘플링 블럭(420) 측으로 결정하여 제 2 상호상관 이중 샘플링 블럭(420)으로 인가되는 램프 신호를 선택하고 제 2 상호상관 이중 샘플링 블럭(420)으로 인가되는 기준 신호를 오프시키기 위한 제 2 제어 신호를 발생한다. 이를 좀 더 상세히 살펴보면, t2 구간 동안 SR 스위치가 오프되고, 제 1 제어 신호에 따라 제 2 및 제 3 스위치(S2, S3)가 온된다. 이처럼, 제 3 스위치(S3)가 온됨으로 인하여 기준 신호가 입력되어 제 1 커패시터(C1)에 저장되어 있는 비교 컬럼의 픽셀 신호를 변화시키고, 제 2 스위치(S2)가 온됨으로 인하여 기준 신호가 입력되어 제 2 커패시터(C2)에 저장되어 있는 인접 컬럼의 픽셀 신호를 변화시킨다. 그러면, 비교 블럭(430)은 변화된 인접 픽셀 신호를 서로 비교하여 기준 비교 신호를 피드백 제어부(440)로 출력한다. 그러면, 피드백 제어부(440)는 기준 비교 신호를 이용하여 인접 픽셀 신호의 크기를 비교하여 그 결과, 비교 컬럼의 픽셀 신호가 인접 컬럼의 픽셀 신호보다 전압 크기가 크면 램프 신호 스위칭 방향을 제 1 상호상관 이중 샘플링 블럭(410) 측으로 결정하여 제 1 상호상관 이중 샘플링 블럭(410)으로 인가되는 램프 신호를 선택하기 위한 S4 제어 신호를 발생하고 제 1 상호상관 이중 샘플링 블럭(410)으로 인가되는 기준 신호를 오프시키기 위한 S3 제어 신호를 발생하며, 비교 컬럼의 픽셀 신호가 인접 컬럼의 픽셀 신호보다 전압 크기가 작으면 램프 신호 스위칭 방향을 제 2 상호상관 이중 샘플링 블럭(420) 측으로 결정하여 제 2 상호상관 이중 샘플링 블럭(420)으로 인가되는 램프 신호를 선택하기 위한 S1 제어 신호를 발생하고 제 2 상호상관 이중 샘플링 블럭(420)으로 인가되는 기준 신호를 오프시키기 위한 S2 제어 신호를 발생한다.
이후, 아날로그-디지털 변환 장치는 제 2 제어 신호에 따라 제 1 및 제 2 상호상관 이중 샘플링 블럭(410, 420)으로 인가되는 기준 신호 중 어느 하나를 오프시키고 제 1 또는 제 2 상호상관 이중 샘플링 블럭(410, 420)으로 인가되는 어느 하나의 램프 신호를 선택하여 '인접 픽셀 신호간의 차이 값'과 비교하여 데이터 변환을 수행한다(483). 즉, 아날로그-디지털 변환 장치는 제 1 상호상관 이중 샘플링 블럭(410)으로 인가되는 기준 신호를 오프시키고 제 1 상호상관 이중 샘플링 블럭(410)으로 인가되는 램프 신호를 선택하기 위한 제 2 제어 신호(즉, S3, S4 제어 신호)에 따라 제 1 상호상관 이중 샘플링 블럭(410)으로 인가되는 기준 신호를 오프시키고 제 1 상호상관 이중 샘플링 블럭(410)으로 인가되는 램프 신호를 선택하여 인접 픽셀 신호간의 차이 값과 비교하여 데이터 변환을 수행하거나, 제 2 상호상관 이중 샘플링 블럭(420)으로 인가되는 기준 신호를 오프시키고 제 2 상호상관 이중 샘플링 블럭(420)으로 인가되는 램프 신호를 선택하기 위한 제 2 제어 신호(즉, S2, S1 제어 신호)에 따라 제 2 상호상관 이중 샘플링 블럭(420)으로 인가되는 기준 신호를 오프시키고 제 2 상호상관 이중 샘플링 블럭(420)으로 인가되는 램프 신호를 선택하여 인접 픽셀 신호간의 차이 값과 비교하여 데이터 변환을 수행한다. 이를 좀 더 상세히 살펴보면, t3 구간 동안 제 1 상호상관 이중 샘플링 블럭(410)으로 인가되는 기준 신호를 오프시키고 제 1 상호상관 이중 샘플링 블럭(410)으로 인가되는 램프 신호를 선택하기 위한 S3, S4 제어 신호가 발생하면, 제 3 스위치(S3)가 오프되어 제 1 상호상관 이중 샘플링 블럭(410)으로 인가되는 기준 신호(이때, 제 2 스위치(S2)는 계속 온 상태로 있어 제 2 상호상관 이중 샘플링 블럭(420)으로는 기준 신호가 인가되고 있음)를 차단하고 제 4 스위치(S4)가 온되어 제 1 상호상관 이중 샘플링 블럭(410)으로 램프 신호가 입력된다. 그러면, 비교 블럭(430)은 인접 픽셀 신호간의 차이 값과 제 1 상호상관 이중 샘플링 블럭(410)을 통하여 인가된 램프 신호를 비교하여 비교 신호를 출력하고, 그에 따라 데이터 변환부(470)가 비교 신호에 상응하여 데이터 변환을 수행한다. 한편, 제 2 상호상관 이중 샘플링 블럭(420)으로 인가되는 기준 신호를 오프시키고 제 2 상호상관 이중 샘플링 블럭(420)으로 인가되는 램프 신호를 선택하기 위한 S2, S1 제어 신호가 발생하면, 제 2 스위치(S2)가 오프되어 제 2 상호상관 이중 샘플링 블럭(420)으로 인가되는 기준 신호(이때, 제 3 스위치(S3)는 계속 온 상태로 있어 제 1 상호상관 이중 샘플링 블럭(410)으로는 기준 신호가 인가되고 있음)를 차단하고 제 1 스위치(S1)가 온되어 제 2 상호상관 이중 샘플링 블럭(420)으로 램프 신호가 입력된다. 그러면, 비교 블럭(430)은 인접 픽셀 신호간의 차이 값과 제 2 상호상관 이중 샘플링 블럭(420)을 통하여 인가된 램프 신호를 비교하여 비교 신호를 출력하고, 그에 따라 데이터 변환부(470)가 비교 신호에 상응하여 데이터 변환을 수행한다.
도 5는 본 발명의 다른 실시예에 따른 씨모스 이미지 센서의 구성도이다.
도 5에 도시된 바와 같이, 본 발명의 다른 실시예에 따른 씨모스 이미지 센서는, 입사광에 상응하는 픽셀 신호(VPIXEL)를 출력하기 위한 픽셀 어레이(10)와, 제어부(80, 예를 들어, 타이밍 제너레이터)의 제어에 따라 픽셀 어레이(10) 내의 픽셀을 로우 라인별로 각각 선택하여 그 동작을 제어하기 위한 로우 디코더(20)와, 제어부(80)의 제어에 따라 상승 램프 신호(VRAMP +) 및 하강 램프 신호(VRAMP -)를 발생하기 위한 램프 신호 발생 장치(30)와, 기준 신호를 이용하여 픽셀 어레이(10)로부터 출력되는 인접 픽셀 신호간의 크기를 결정하고 그 결정 결과에 따라 램프 신호 발생 장치(30)로부터 인가되는 상승 램프 신호 또는 하강 램프 신호의 값을 선택하여 픽셀 어레이(10)로부터 출력되는 인접 픽셀 신호간의 차이 값과 비교하기 위한 비교부(40)와, 비교부(40)로부터의 각 출력 신호에 따라 제어부(80)로부터의 클럭을 카운팅하기 위한 카운팅부(50)와, 제어부(80)의 제어에 따라 카운팅부(50)로부터의 카운팅 정보를 각각 저장하기 위한 메모리부(60)와, 로우 디코더(20)와 램프 신호 발생 장치(30)와 카운팅부(50)와 메모리부(60)와 컬럼 리드아웃 회로(70)의 동작을 제어하기 위한 제어부(80), 및 메모리부(60)의 데이터를 제어부(80)의 제어에 따라 순차적으로 픽셀 데이터(PXDATA)로 출력하기 위한 컬럼 리드아웃 회로(70)를 포함한다.
이때, 비교부(40)는 복수의 비교기를 포함하며, 카운팅부(50)는 복수의 카운터를 포함하고, 메모리부(60)는 복수의 메모리를 포함한다. 즉, 비교기(41)와 카운터(51)와 메모리(61)가 각 컬럼별로 구비된다.
다음으로, 하나의 비교기와 카운터와 메모리의 동작을 예를 들어 살펴보면, 다음과 같다.
먼저, 기준 컬럼의 비교기는 픽셀 어레이(10)의 해당 컬럼으로부터 출력되는 픽셀 신호를 일측 단자로 입력받고, 램프 신호 발생 장치(30)로부터 인가되는 초기 설정된 상승 램프 신호 또는 하강 램프 신호를 타측 단자로 입력받아 두 신호의 값을 비교하여 초기 비교 신호를 출력한다. 이러한 기준 컬럼의 비교기는 공지 기술이므로, 본 발명에서는 더 이상 상세히 설명하지 않기로 한다. 이때, 기준 컬럼은 첫 번째 컬럼 또는 마지막 컬럼 또는 첫 번째 컬럼과 마지막 컬럼이 될 수 있다.
그리고 기준 컬럼 외의 컬럼에 위치하는 비교기는 픽셀 어레이(10)의 해당 컬럼(즉, 현재 비교하고자 하는 비교 컬럼)으로부터 출력되는 픽셀 신호를 일측 단자로 입력받고 픽셀 어레이(10)의 인접하는 이전 컬럼으로부터 출력되는 픽셀 신호를 타측 단자로 입력받아 기준 신호를 이용하여 픽셀 어레이(10)로부터 출력되는 인접 픽셀 신호간의 크기를 결정할 수 있도록 하고, 그 결정 결과에 따른 스위치 제어 신호에 따라 램프 신호 발생 장치(30)로부터 인가되는 상승 램프 신호 및 하강 램프 신호 중 어느 하나를 선택하여 입력받아 인접 픽셀 신호간의 차이 값과 선택된 램프 신호를 비교하여 비교 신호를 출력한다.
그에 따라, 해당 컬럼의 카운터는 램프 신호가 상승 또는 하강하는 시점부터 비교기로부터 출력되는 비교 신호가 반전되는 순간까지 제어부(80)로부터의 클럭을 카운팅하여 카운팅 정보를 출력한다. 여기서, 각각의 카운터는 제어부로부터의 리셋 신호에 따라 초기화된다.
그러면, 해당 컬럼의 메모리는 제어부(80)로부터의 로드 신호에 따라 카운터(51)로부터의 카운팅 정보를 저장하고 있다가 컬럼 리드아웃 회로(70)로 출력한다.
도 6a는 본 발명의 다른 실시예에 따른 아날로그-디지털 변환 장치의 구성도이고, 도 6b 및 도 6c는 도 6a에 도시된 아날로그-디지털 변환 장치의 제어 신호 타이밍을 나타내는 도면이며, 도 6d는 도 6a에 도시된 아날로그-디지털 변환 장치의 동작 방법에 대한 흐름도이다.
여기서, 도 6a는 기준 컬럼 외의 컬럼에 위치하는 아날로그-디지털 변환 장치의 구성을 나타내며, 도 6b는 비교 컬럼의 픽셀 신호가 인접 컬럼의 픽셀 신호보다 클 때의 제어 신호 타이밍을 나타내며, 도 6c는 비교 컬럼의 픽셀 신호가 인접 컬럼의 픽셀 신호보다 작을 때의 제어 신호 타이밍을 나타내고 있다.
도 6a에 도시된 바와 같이, 본 발명의 다른 실시예에 따른 아날로그-디지털 변환 장치는, 비교 컬럼의 픽셀 신호(VPIXEL _N)를 입력받아 저장하고 상호상관 이중 샘플링(CDS)을 수행하기 위한 제 1 상호상관 이중 샘플링 블럭(610), 인접 컬럼의 픽셀 신호(VPIXEL _N- 1)를 입력받아 저장하고 상호상관 이중 샘플링을 수행하기 위한 제 2 상호상관 이중 샘플링 블럭(620), 제 1 및 제 2 상호상관 이중 샘플링 블럭(610, 620)으로부터의 인접 픽셀 신호를 비교하여 초기 비교 신호를 발생하고, 제 1 상호상관 이중 샘플링 블럭(610)을 통하여 입력되는 기준 신호와 제 2 상호상관 이중 샘플링 블럭(620)을 통하여 입력되는 상승 램프 신호에 따른 인접 픽셀 신호를 비교하여 기준 비교 신호를 발생하며, 상승 램프 신호(VRAMP +) 및 하강 램프 신호(VRAMP-) 중 선택된 어느 하나의 신호와 '인접 픽셀 신호간의 차이 값'을 비교하기 위한 비교 블럭(630), 비교 블럭(630)으로부터의 초기 비교 신호에 따라 제 1 제어 신호(예를 들어, 제 1 및 제 2 스위치를 제어하기 위한 제 1 및 제 2 스위치 제어 신호)를 출력하고, 비교 블럭(630)으로부터의 기준 비교 신호에 따라 램핑 방향을 결정하여 제 2 제어 신호(예를 들어, 도 6c에 도시된 바와 같이 비교 컬럼의 픽셀 신호가 인접 컬럼의 픽셀 신호보다 작은 경우 제 2 및 제 3 스위치를 제어하기 위한 제 2 및 제 3 스위치 제어 신호)를 출력하기 위한 피드백 제어부(640), 피드백 제어부(640)로부터의 제 1 제어 신호에 따라 제 1 상호상관 이중 샘플링 블럭(610)으로 인가되는 기준 신호를 스위칭하기 위한 기준 신호 스위칭 블럭(650), 피드백 제어부(640)로부터의 제 1 제어 신호에 따라 램프 신호 발생 장치(30)로부터 제 2 상호상관 이중 샘플링 블럭(620)으로 인가되는 상승 램프 신호를 선택하고, 피드백 제어부(640)로부터의 제 2 제어 신호에 따라 램프 신호 발생 장치(30)로부터 제 2 상호상관 이중 샘플링 블럭(620)으로 인가되는 상승 램프 신호 또는 하강 램프 신호를 선택하기 위한 램프 신호 선택 블럭(660), 및 비교 블럭(630)의 비교 신호에 따라 데이터 변환을 수행하기 위한 데이터 변환부(670)를 포함한다. 이때, 도 5에서 전술한 램프 신호 발생 장치(30)가 제어부(80)의 제어에 따라 상승 램프 신호(VRAMP +) 및 하강 램프 신호(VRAMP -)를 발생하여 램프 신호 선택 블럭(660)으로 인가하여 준다. 그리고 기준 신호 스위칭 블럭(650)은 외부의 기준 신호 발생 장치(도면에 도시되지 않음)로부터 기준 신호를 입력받을 수 있다.
여기서, 도 6a에 도시된 아날로그-디지털 변환 장치는 인접 픽셀 신호를 저장하고 인접 픽셀 신호를 비교하여 초기 비교 신호를 발생하며, 초기 비교 신호에 따라 제 1 제어 신호를 발생하고, 제 1 제어 신호에 따라 스위칭된 기준 신호와 상승 램프 신호에 따른 인접 픽셀 신호를 비교하여 기준 비교 신호를 발생하며, 기준 비교 신호에 따라 램핑 방향을 결정하여 제 2 제어 신호를 발생하고, 제 2 제어 신호에 따라 상승 램프 신호 또는 하강 램프 신호 중 어느 하나의 램프 신호를 선택하여 '인접 픽셀 신호간의 차이 값'과 비교하여 데이터 변환을 수행한다.
그리고 예를 들어, 비교 블럭(630)은 비교기, 스위치 및 증폭기를 이용하여 구현하거나 비교기 및 스위치를 이용하여 구현할 수 있고, 제 1 및 제 2 상호상관 이중 샘플링 블럭(610, 620)은 스위치 및 커패시터를 이용하여 구현할 수 있으며, 기준 신호 스위칭 블럭(650)은 제 1 스위치(S1)를 이용하여 구현할 수 있으며, 램프 신호 선택 블럭(660)은 제 2 스위치(S2) 및 제 3 스위치(S3)를 이용하여 구현할 수 있으므로 여기서는 더 이상 설명하지 않기로 한다.
그리고 데이터 변환부(670)는 비교 블럭(630)의 비교 신호를 직접 전달받거나 도 6a에 도시된 바와 같이 피드백 제어부(640)를 통하여 전달받을 수도 있으며, 카운터와 메모리를 포함하여 구현될 수 있다. 그리고 데이터 변환이 완료되면 해당 블럭은 디스에이블되어 대기 전력을 감소시킬 수 있도록 한다.
다음으로, 도 6a 내지 도 6d를 참조하여 아날로그-디지털 변환 장치의 동작 과정을 살펴보면 다음과 같다.
먼저, 아날로그-디지털 변환 장치는 인접 픽셀 신호를 저장하고 인접 픽셀 신호를 비교하여 초기 비교 신호를 발생하며, 초기 비교 신호에 따라 제 1 제어 신호를 발생한다(681). 즉, 아날로그-디지털 변환 장치는 초기에 인접 픽셀 신호를 입력받아 저장하고 두 신호를 서로 비교하여 초기 비교 신호를 발생하며, 이렇게 발생된 초기 비교 신호에 따라 기준 신호 및 상승 램프 신호를 스위칭하기 위한 제 1 제어 신호를 발생한다. 이를 좀 더 상세히 살펴보면, t1 구간 동안 SR 스위치가 온되고, 제 1 내지 제 3 스위치(S1 내지 S3)는 오프되어 있다. 예를 들어, 제어부(80)의 제어에 따라 SR 스위치가 온됨으로 인하여 비교 컬럼의 픽셀 신호가 입력되어 그 값이 제 1 커패시터(C1)에 저장되고, 또한 SR 스위치가 온됨으로 인하여 인접 컬럼의 픽셀 신호가 입력되어 그 값이 제 2 커패시터(C2)에 저장된다. 그러면, 비교 블럭(630)은 인접 픽셀 신호를 서로 비교하여 초기 비교 신호를 피드백 제어부(640)로 출력한다. 그러면, 피드백 제어부(640)는 비교 블럭(630)으로부터의 초기 비교 신호에 따라 제 1 제어 신호를 발생하여 기준 신호 스위칭 블럭(650)과 램프 신호 선택 블럭(660)으로 출력한다. 즉, 피드백 제어부(640)는 제 1 및 제 2 스위치를 제어하기 위한 제 1 및 제 2 스위치 제어 신호(즉, S1, S2 제어 신호)를 발생한다.
이후, 아날로그-디지털 변환 장치는 제 1 제어 신호에 따라 스위칭된 기준 신호와 상승 램프 신호에 따른 인접 픽셀 신호를 비교하여 기준 비교 신호를 발생하고, 기준 비교 신호에 따라 램핑 방향을 결정하여 제 2 제어 신호를 발생한다(682). 즉, 아날로그-디지털 변환 장치는 제 1 제어 신호에 따라 기준 신호를 스위칭하고 상승 램프 신호를 선택하며, 그에 따라 입력된 기준 신호와 상승 램프 신호에 따라 기 저장된 인접 픽셀 신호가 변화되면 그 변화된 인접 픽셀 신호를 서로 비교하여 기준 비교 신호를 발생하며, 기준 비교 신호를 이용하여 인접 픽셀 신호의 크기를 비교한 결과, 비교 컬럼의 픽셀 신호가 인접 컬럼의 픽셀 신호보다 전압 크기가 크면 램핑 방향을 상향으로 결정하여 상승 램프 신호를 선택하기 위한 제 2 제어 신호를 발생하고, 비교 컬럼의 픽셀 신호가 인접 컬럼의 픽셀 신호보다 전압 크기가 작으면 램핑 방향을 하향으로 결정하여 하강 램프 신호를 선택하기 위한 제 2 제어 신호를 발생한다. 이를 좀 더 상세히 살펴보면, t2 구간 동안 SR 스위치가 오프되고, 제 1 제어 신호에 따라 제 1 및 제 2 스위치(S1, S2)가 온된다. 이처럼, 제 1 스위치(S1)가 온됨으로 인하여 기준 신호가 입력되어 제 1 커패시터(C1)에 저장되어 있는 비교 컬럼의 픽셀 신호를 변화시키고, 제 2 스위치(S2)가 온됨으로 인하여 상승 램프 신호가 입력되어 제 2 커패시터(C2)에 저장되어 있는 인접 컬럼의 픽셀 신호를 변화시킨다. 그러면, 비교 블럭(630)은 변화된 인접 픽셀 신호를 서로 비교하여 기준 비교 신호를 피드백 제어부(640)로 출력한다. 그러면, 피드백 제어부(640)는 기준 비교 신호를 이용하여 인접 픽셀 신호의 크기를 비교하여 그 결과, 비교 컬럼의 픽셀 신호가 인접 컬럼의 픽셀 신호보다 전압 크기가 크면 램핑 방향을 상향으로 결정하여 상승 램프 신호를 선택하기 위한 제 2 제어 신호를 발생하고(실제로는 이미 제 2 스위치가 온되어 상승 램프 신호가 입력되고 있으므로 현 상태를 유지하면 됨), 비교 컬럼의 픽셀 신호가 인접 컬럼의 픽셀 신호보다 전압 크기가 작으면 램핑 방향을 하향으로 결정하여 하향 램프 신호를 선택하기 위한 S2 및 S3 제어 신호를 발생한다.
이후, 아날로그-디지털 변환 장치는 제 2 제어 신호에 따라 상승 램프 신호 또는 하강 램프 신호 중 어느 하나의 램프 신호를 선택하여 '인접 픽셀 신호간의 차이 값'과 비교하여 데이터 변환을 수행한다(683). 즉, 아날로그-디지털 변환 장치는 상승 램프 신호를 선택하기 위한 제 2 제어 신호에 따라 상승 램프 신호를 선택하여 인접 픽셀 신호간의 차이 값과 비교하여 데이터 변환을 수행하거나, 하강 램프 신호를 선택하기 위한 제 2 제어 신호(즉, S2 및 S3 제어 신호)에 따라 하강 램프 신호를 선택하여 인접 픽셀 신호간의 차이 값과 비교하여 데이터 변환을 수행한다. 이를 좀 더 상세히 살펴보면, 상승 램프 신호를 선택하기 위한 제 2 제어 신호를 발생하면(실제로는 이미 제 2 스위치가 온되어 상승 램프 신호가 입력되고 있으므로 현 상태를 유지하면 됨), 제 2 상호상관 이중 샘플링 블럭(620)으로 상승 램프 신호가 계속 입력된다. 그러면, 비교 블럭(630)은 인접 픽셀 신호간의 차이 값과 상승 램프 신호를 비교하여 비교 신호를 출력하고, 그에 따라 데이터 변환부(670)가 비교 신호에 상응하여 데이터 변환을 수행한다. 한편, 하강 램프 신호를 선택하기 위한 S2 및 S3 제어 신호가 발생하면, 제 2 스위치(S2)가 오프되어 상승 램프 신호를 차단하고 제 3 스위치(S3)가 온되어 제 2 상호상관 이중 샘플링 블럭(620)으로 하강 램프 신호가 입력된다. 그러면, 비교 블럭(630)은 인접 픽셀 신호간의 차이 값과 하강 램프 신호를 비교하여 비교 신호를 출력하고, 그에 따라 데이터 변환부(670)가 비교 신호에 상응하여 데이터 변환을 수행한다.
이상과 같이 본 발명은 비록 한정된 실시 예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시 예에 한정되는 것은 아니며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 치환, 변형 및 변경이 가능하다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
610 : 제 1 상호상관 이중 샘플링 블럭
620 : 제 2 상호상관 이중 샘플링 블럭
630 : 비교 블럭 640 : 피드백 제어부
650 : 기준 신호 스위칭 블럭 660 : 램프 신호 선택 블럭
670 : 데이터 변환부

Claims (14)

  1. 상승 램프 신호 및 하강 램프 신호를 발생하기 위한 램프 신호 발생 장치;
    비교 컬럼의 픽셀 신호를 입력받아 저장하고 상호상관 이중 샘플링(CDS)을 수행하기 위한 제 1 상호상관 이중 샘플링 블럭;
    인접 컬럼의 픽셀 신호를 입력받아 저장하고 상호상관 이중 샘플링을 수행하기 위한 제 2 상호상관 이중 샘플링 블럭;
    상기 제 1 및 제 2 상호상관 이중 샘플링 블럭으로부터의 인접 픽셀 신호를 비교하여 초기 비교 신호를 발생하고, 상기 제 1 상호상관 이중 샘플링 블럭을 통하여 입력되는 기준 신호와 상기 제 2 상호상관 이중 샘플링 블럭을 통하여 입력되는 상승 램프 신호에 따른 인접 픽셀 신호를 비교하여 기준 비교 신호를 발생하며, 상승 램프 신호 및 하강 램프 신호 중 선택된 어느 하나의 신호와 '인접 픽셀 신호간의 차이 값'을 비교하기 위한 비교 블럭;
    상기 비교 블럭으로부터의 초기 비교 신호에 따라 제 1 제어 신호를 출력하고, 상기 비교 블럭으로부터의 기준 비교 신호에 따라 램핑 방향을 결정하여 제 2 제어 신호를 출력하기 위한 피드백 제어부;
    상기 피드백 제어부로부터의 제 1 제어 신호에 따라 상기 제 1 상호상관 이중 샘플링 블럭으로 인가되는 기준 신호를 스위칭하기 위한 기준 신호 스위칭 블럭;
    상기 피드백 제어부로부터의 제 1 제어 신호에 따라 상기 램프 신호 발생 장치로부터 상기 제 2 상호상관 이중 샘플링 블럭으로 인가되는 상승 램프 신호를 선택하고, 상기 피드백 제어부로부터의 제 2 제어 신호에 따라 상기 램프 신호 발생 장치로부터 상기 제 2 상호상관 이중 샘플링 블럭으로 인가되는 상승 램프 신호 또는 하강 램프 신호를 선택하기 위한 램프 신호 선택 블럭; 및
    상기 비교 블럭의 비교 신호에 따라 데이터 변환을 수행하기 위한 데이터 변환부
    를 포함하는 아날로그-디지털 변환 장치.
  2. 제 1항에 있어서,
    상기 아날로그-디지털 변환 장치는,
    인접 픽셀 신호를 저장하고 인접 픽셀 신호를 비교하여 초기 비교 신호를 발생하며, 상기 발생된 초기 비교 신호에 따라 제 1 제어 신호를 발생하고, 상기 발생된 제 1 제어 신호에 따라 스위칭된 기준 신호와 상승 램프 신호에 따른 인접 픽셀 신호를 비교하여 기준 비교 신호를 발생하며, 상기 발생된 기준 비교 신호에 따라 램핑 방향을 결정하여 제 2 제어 신호를 발생하고, 상기 발생된 제 2 제어 신호에 따라 상승 램프 신호 또는 하강 램프 신호 중 어느 하나의 램프 신호를 선택하여 '인접 픽셀 신호간의 차이 값'과 비교하여 데이터 변환을 수행하는, 아날로그-디지털 변환 장치.
  3. 제 1항에 있어서,
    상기 피드백 제어부는,
    상기 비교 블럭으로부터의 기준 비교 신호를 이용하여 인접 픽셀 신호의 크기를 비교한 결과, 비교 컬럼의 픽셀 신호가 인접 컬럼의 픽셀 신호보다 크면 램핑 방향을 상향으로 결정하여 상승 램프 신호를 선택하기 위한 제 2 제어 신호를 발생하고, 비교 컬럼의 픽셀 신호가 인접 컬럼의 픽셀 신호보다 작으면 램핑 방향을 하향으로 결정하여 하강 램프 신호를 선택하기 위한 제 2 제어 신호를 발생하는, 아날로그-디지털 변환 장치.
  4. 제 1항에 있어서,
    상기 아날로그-디지털 변환 장치는,
    상승 램프 신호를 선택하기 위한 제 2 제어 신호에 따라 상승 램프 신호를 선택하여 인접 픽셀 신호간의 차이 값과 비교하여 데이터 변환을 수행하거나, 하강 램프 신호를 선택하기 위한 제 2 제어 신호에 따라 하강 램프 신호를 선택하여 인접 픽셀 신호간의 차이 값과 비교하여 데이터 변환을 수행하는, 아날로그-디지털 변환 장치.
  5. 비교 컬럼의 픽셀 신호를 입력받아 저장하고 상호상관 이중 샘플링(CDS)을 수행하기 위한 제 1 상호상관 이중 샘플링 블럭;
    인접 컬럼의 픽셀 신호를 입력받아 저장하고 상호상관 이중 샘플링을 수행하기 위한 제 2 상호상관 이중 샘플링 블럭;
    상기 제 1 및 제 2 상호상관 이중 샘플링 블럭으로부터의 인접 픽셀 신호를 비교하여 초기 비교 신호를 발생하고, 상기 제 1 및 제 2 상호상관 이중 샘플링 블럭을 통하여 입력되는 기준 신호에 따른 인접 픽셀 신호를 비교하여 기준 비교 신호를 발생하며, 상기 제 1 또는 제 2 상호상관 이중 샘플링 블럭으로 인가되는 램프 신호 중 선택된 어느 하나의 신호와 '인접 픽셀 신호간의 차이 값'을 비교하기 위한 비교 블럭;
    상기 비교 블럭으로부터의 초기 비교 신호에 따라 제 1 제어 신호를 출력하고, 상기 비교 블럭으로부터의 기준 비교 신호에 따라 램프 신호 스위칭 방향을 결정하여 제 2 제어 신호를 출력하기 위한 피드백 제어부;
    상기 피드백 제어부로부터의 제 1 제어 신호에 따라 상기 제 1 및 제 2 상호상관 이중 샘플링 블럭으로 인가되는 기준 신호를 스위칭하기 위한 기준 신호 스위칭 블럭;
    상기 피드백 제어부로부터의 제 2 제어 신호에 따라 상기 제 1 또는 제 2 상호상관 이중 샘플링 블럭으로 인가되는 램프 신호를 선택하기 위한 램프 신호 선택 블럭; 및
    상기 비교 블럭의 비교 신호에 따라 데이터 변환을 수행하기 위한 데이터 변환부
    를 포함하는 아날로그-디지털 변환 장치.
  6. 제 5항에 있어서,
    상기 아날로그-디지털 변환 장치는,
    인접 픽셀 신호를 저장하고 인접 픽셀 신호를 비교하여 초기 비교 신호를 발생하며, 상기 발생된 초기 비교 신호에 따라 제 1 제어 신호를 발생하고, 상기 발생된 제 1 제어 신호에 따라 스위칭된 기준 신호에 따른 인접 픽셀 신호를 비교하여 기준 비교 신호를 발생하며, 상기 발생된 기준 비교 신호에 따라 램프 신호 스위칭 방향을 결정하여 제 2 제어 신호를 발생하고, 상기 발생된 제 2 제어 신호에 따라 상기 제 1 및 제 2 상호상관 이중 샘플링 블럭으로 인가되는 기준 신호 중 어느 하나를 오프시키고 상기 제 1 또는 제 2 상호상관 이중 샘플링 블럭으로 인가되는 어느 하나의 램프 신호를 선택하여 '인접 픽셀 신호간의 차이 값'과 비교하여 데이터 변환을 수행하는, 아날로그-디지털 변환 장치.
  7. 제 5항에 있어서,
    상기 피드백 제어부는,
    상기 비교 블럭으로부터의 기준 비교 신호를 이용하여 인접 픽셀 신호의 크기를 비교한 결과, 비교 컬럼의 픽셀 신호가 인접 컬럼의 픽셀 신호보다 크면 램프 신호 스위칭 방향을 상기 제 1 상호상관 이중 샘플링 블럭 측으로 결정하여 상기 제 1 상호상관 이중 샘플링 블럭으로 인가되는 램프 신호를 선택하고 상기 제 1 상호상관 이중 샘플링 블럭으로 인가되는 기준 신호를 오프시키기 위한 제 2 제어 신호를 발생하고, 비교 컬럼의 픽셀 신호가 인접 컬럼의 픽셀 신호보다 작으면 램프 신호 스위칭 방향을 상기 제 2 상호상관 이중 샘플링 블럭 측으로 결정하여 상기 제 2 상호상관 이중 샘플링 블럭으로 인가되는 램프 신호를 선택하고 상기 제 2 상호상관 이중 샘플링 블럭으로 인가되는 기준 신호를 오프시키기 위한 제 2 제어 신호를 발생하는, 아날로그-디지털 변환 장치.
  8. 제 5항에 있어서,
    상기 아날로그-디지털 변환 장치는,
    상기 피드백 제어부로부터의 제 2 제어 신호에 따라, 상기 제 1 상호상관 이중 샘플링 블럭으로 인가되는 기준 신호를 오프시키고 상기 제 1 상호상관 이중 샘플링 블럭으로 인가되는 램프 신호를 선택하여 인접 픽셀 신호간의 차이 값과 비교하여 데이터 변환을 수행하거나, 상기 제 2 상호상관 이중 샘플링 블럭으로 인가되는 기준 신호를 오프시키고 상기 제 2 상호상관 이중 샘플링 블럭으로 인가되는 램프 신호를 선택하여 인접 픽셀 신호간의 차이 값과 비교하여 데이터 변환을 수행하는, 아날로그-디지털 변환 장치.
  9. (a) 인접 픽셀 신호를 저장하고 인접 픽셀 신호를 비교하여 초기 비교 신호를 발생하며, 상기 발생된 초기 비교 신호에 따라 제 1 제어 신호를 발생하는 단계;
    (b) 상기 발생된 제 1 제어 신호에 따라 스위칭된 기준 신호와 상승 램프 신호에 따른 인접 픽셀 신호를 비교하여 기준 비교 신호를 발생하고, 상기 발생된 기준 비교 신호에 따라 램핑 방향을 결정하여 제 2 제어 신호를 발생하는 단계; 및
    (c) 상기 발생된 제 2 제어 신호에 따라 상승 램프 신호 또는 하강 램프 신호 중 어느 하나의 램프 신호를 선택하여 '인접 픽셀 신호간의 차이 값'과 비교하여 데이터 변환을 수행하는 단계
    를 포함하는 아날로그-디지털 변환 방법.
  10. 제 9항에 있어서,
    상기 (b) 단계는,
    상기 발생된 기준 비교 신호를 이용하여 인접 픽셀 신호의 크기를 비교한 결과, 비교 컬럼의 픽셀 신호가 인접 컬럼의 픽셀 신호보다 크면 램핑 방향을 상향으로 결정하여 상승 램프 신호를 선택하기 위한 제 2 제어 신호를 발생하고, 비교 컬럼의 픽셀 신호가 인접 컬럼의 픽셀 신호보다 작으면 램핑 방향을 하향으로 결정하여 하강 램프 신호를 선택하기 위한 제 2 제어 신호를 발생하는, 아날로그-디지털 변환 방법.
  11. 제 9항에 있어서,
    상기 (c) 단계는,
    상승 램프 신호를 선택하기 위한 제 2 제어 신호에 따라 상승 램프 신호를 선택하여 인접 픽셀 신호간의 차이 값과 비교하여 데이터 변환을 수행하거나, 하강 램프 신호를 선택하기 위한 제 2 제어 신호에 따라 하강 램프 신호를 선택하여 인접 픽셀 신호간의 차이 값과 비교하여 데이터 변환을 수행하는, 아날로그-디지털 변환 방법.
  12. (a) 인접 픽셀 신호를 저장하고 인접 픽셀 신호를 비교하여 초기 비교 신호를 발생하며, 상기 발생된 초기 비교 신호에 따라 제 1 제어 신호를 발생하는 단계;
    (b) 상기 발생된 제 1 제어 신호에 따라 스위칭된 기준 신호에 따른 인접 픽셀 신호를 비교하여 기준 비교 신호를 발생하고, 상기 발생된 기준 비교 신호에 따라 램프 신호 스위칭 방향을 결정하여 제 2 제어 신호를 발생하는 단계; 및
    (c) 상기 발생된 제 2 제어 신호에 따라 제 1 및 제 2 상호상관 이중 샘플링 블럭으로 인가되는 기준 신호 중 어느 하나를 오프시키고 상기 제 1 또는 제 2 상호상관 이중 샘플링 블럭으로 인가되는 어느 하나의 램프 신호를 선택하여 '인접 픽셀 신호간의 차이 값'과 비교하여 데이터 변환을 수행하는 단계
    를 포함하는 아날로그-디지털 변환 방법.
  13. 제 12항에 있어서,
    상기 (b) 단계는,
    상기 발생된 기준 비교 신호를 이용하여 인접 픽셀 신호의 크기를 비교한 결과, 비교 컬럼의 픽셀 신호가 인접 컬럼의 픽셀 신호보다 크면 램프 신호 스위칭 방향을 상기 제 1 상호상관 이중 샘플링 블럭 측으로 결정하여 상기 제 1 상호상관 이중 샘플링 블럭으로 인가되는 램프 신호를 선택하고 상기 제 1 상호상관 이중 샘플링 블럭으로 인가되는 기준 신호를 오프시키기 위한 제 2 제어 신호를 발생하고, 비교 컬럼의 픽셀 신호가 인접 컬럼의 픽셀 신호보다 작으면 램프 신호 스위칭 방향을 상기 제 2 상호상관 이중 샘플링 블럭 측으로 결정하여 상기 제 2 상호상관 이중 샘플링 블럭으로 인가되는 램프 신호를 선택하고 상기 제 2 상호상관 이중 샘플링 블럭으로 인가되는 기준 신호를 오프시키기 위한 제 2 제어 신호를 발생하는, 아날로그-디지털 변환 방법.
  14. 제 12항에 있어서,
    상기 (c) 단계는,
    상기 발생된 제 2 제어 신호에 따라, 상기 제 1 상호상관 이중 샘플링 블럭으로 인가되는 기준 신호를 오프시키고 상기 제 1 상호상관 이중 샘플링 블럭으로 인가되는 램프 신호를 선택하여 인접 픽셀 신호간의 차이 값과 비교하여 데이터 변환을 수행하거나, 상기 제 2 상호상관 이중 샘플링 블럭으로 인가되는 기준 신호를 오프시키고 상기 제 2 상호상관 이중 샘플링 블럭으로 인가되는 램프 신호를 선택하여 인접 픽셀 신호간의 차이 값과 비교하여 데이터 변환을 수행하는, 아날로그-디지털 변환 방법.
KR1020160182205A 2016-12-29 2016-12-29 아날로그-디지털 변환 장치 및 그 동작 방법 KR102617441B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160182205A KR102617441B1 (ko) 2016-12-29 2016-12-29 아날로그-디지털 변환 장치 및 그 동작 방법
US15/727,795 US10015422B1 (en) 2016-12-29 2017-10-09 Analog-to-digital converter and analog-to-digital conversion method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160182205A KR102617441B1 (ko) 2016-12-29 2016-12-29 아날로그-디지털 변환 장치 및 그 동작 방법

Publications (2)

Publication Number Publication Date
KR20180078380A true KR20180078380A (ko) 2018-07-10
KR102617441B1 KR102617441B1 (ko) 2023-12-27

Family

ID=62684337

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160182205A KR102617441B1 (ko) 2016-12-29 2016-12-29 아날로그-디지털 변환 장치 및 그 동작 방법

Country Status (2)

Country Link
US (1) US10015422B1 (ko)
KR (1) KR102617441B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10502769B2 (en) * 2017-09-07 2019-12-10 Invecas, Inc. Digital voltmeter
KR102697341B1 (ko) 2019-02-12 2024-08-21 삼성전자주식회사 이미지 센서의 구동 방법 및 이를 수행하는 이미지 센서
CN110213513B (zh) * 2019-05-07 2021-05-11 天津大学 一种基于单斜adc的高速数字相关双采样电路结构

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009124550A (ja) * 2007-11-16 2009-06-04 Sony Corp 固体撮像装置、駆動制御方法、および撮像装置
KR20120053556A (ko) * 2010-11-17 2012-05-29 에스케이하이닉스 주식회사 이미지 센싱장치 및 그 구동방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4777496B2 (ja) * 2000-02-10 2011-09-21 富士フイルム株式会社 固体撮像素子
JP4107269B2 (ja) * 2004-02-23 2008-06-25 ソニー株式会社 固体撮像装置
KR101047296B1 (ko) 2009-08-31 2011-07-12 실리콤텍(주) 이미지 센서 및 그것의 영상 감지 방법
JP5979882B2 (ja) * 2012-01-13 2016-08-31 キヤノン株式会社 固体撮像装置
US9204143B2 (en) 2013-03-15 2015-12-01 Samsung Electronics Co., Ltd. Image sensor, operation method thereof, and system including the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009124550A (ja) * 2007-11-16 2009-06-04 Sony Corp 固体撮像装置、駆動制御方法、および撮像装置
KR20120053556A (ko) * 2010-11-17 2012-05-29 에스케이하이닉스 주식회사 이미지 센싱장치 및 그 구동방법

Also Published As

Publication number Publication date
US20180191971A1 (en) 2018-07-05
KR102617441B1 (ko) 2023-12-27
US10015422B1 (en) 2018-07-03

Similar Documents

Publication Publication Date Title
KR20170132385A (ko) 아날로그-디지털 변환 장치 및 그 동작 방법
KR102469080B1 (ko) 비교 장치 및 그에 따른 씨모스 이미지 센서
US10104326B2 (en) Imaging apparatus including analog-to-digital conversion circuits to convert analog signals into digital signals, imaging system including analog-to-digital conversion circuits to convert analog signals into digital signals, and imaging apparatus driving method
US10681297B2 (en) Single-slope comparison device with low-noise, and analog-to-digital conversion device and CMOS image sensor including the same
KR101448917B1 (ko) 의사 멀티플 샘플링 방법을 사용하는 아날로그-디지털 변환장치 및 방법
US8462246B2 (en) Apparatus and method for CDS and ADC with multiple samplings in image sensor
KR20180072134A (ko) 아날로그-디지털 변환 장치 및 그에 따른 씨모스 이미지 센서
US10574919B2 (en) High-speed and low-power analog-to-digital converter and CMOS image sensor using the same
US10340936B2 (en) Analog-to-digital conversion and method of analog-to-digital conversion
US20170264847A1 (en) Semiconductor device, ramp signal control method, image data generating method, and camera system
US10498992B2 (en) Single-slope comparison device with low-noise, and analog-to-digital conversion device and CMOS image sensor including the same
US9848154B2 (en) Comparator with correlated double sampling scheme and operating method thereof
KR20170124668A (ko) 비교 장치 및 그 동작 방법과 그를 이용한 씨모스 이미지 센서
WO2017076747A1 (en) Analog-to-digital conversion and method of analog-to-digital conversion
CN114503545B (zh) 双斜坡像素读出
KR20180078380A (ko) 아날로그-디지털 변환 장치 및 그 동작 방법
KR102546191B1 (ko) 아날로그-디지털 변환 장치 및 그 동작 방법과 그를 이용한 씨모스 이미지 센서
US10306170B2 (en) Comparison device and image sensor including the same
KR101695275B1 (ko) 아날로그-디지털 변환 장치, 이를 포함하는 이미지 센싱 장치 및 방법
KR102553395B1 (ko) Ts-ss 아날로그-디지털 변환 장치 및 이를 포함하는 이미지 센싱 장치

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant