KR102546191B1 - 아날로그-디지털 변환 장치 및 그 동작 방법과 그를 이용한 씨모스 이미지 센서 - Google Patents

아날로그-디지털 변환 장치 및 그 동작 방법과 그를 이용한 씨모스 이미지 센서 Download PDF

Info

Publication number
KR102546191B1
KR102546191B1 KR1020160069312A KR20160069312A KR102546191B1 KR 102546191 B1 KR102546191 B1 KR 102546191B1 KR 1020160069312 A KR1020160069312 A KR 1020160069312A KR 20160069312 A KR20160069312 A KR 20160069312A KR 102546191 B1 KR102546191 B1 KR 102546191B1
Authority
KR
South Korea
Prior art keywords
signal
analog
data conversion
pixel
pixel signals
Prior art date
Application number
KR1020160069312A
Other languages
English (en)
Other versions
KR20170137971A (ko
Inventor
김태규
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020160069312A priority Critical patent/KR102546191B1/ko
Priority to US15/435,500 priority patent/US10057517B2/en
Publication of KR20170137971A publication Critical patent/KR20170137971A/ko
Application granted granted Critical
Publication of KR102546191B1 publication Critical patent/KR102546191B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/56—Input signal compared with linear ramp
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/002—Provisions or arrangements for saving power, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains or by selectively turning on stages when needed
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/65—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to reset noise, e.g. KTC noise related to CMOS structures by techniques other than CDS
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/123—Simultaneous, i.e. using one converter per channel but with common control or reference circuits for multiple converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/129—Means for adapting the input signal to the range the converter can handle, e.g. limiting, pre-scaling ; Out-of-range indication
    • H03M1/1295—Clamping, i.e. adjusting the DC level of the input signal to a predetermined value

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

본 기술은 아날로그-디지털 변환 장치 및 그 동작 방법과 그를 이용한 씨모스 이미지 센서에 관한 것으로, N 개(N은 2 이상의 자연수)의 픽셀 신호의 크기를 비교하여 데이터 변환 순서를 결정한 후 한 번의 램핑 동작으로 복수의 픽셀 신호를 데이터 변환하기 위한 아날로그-디지털 변환 장치 및 그 동작 방법과 그를 이용한 씨모스 이미지 센서를 제공한다. 이러한 아날로그-디지털 변환 장치는, 복수의 픽셀 신호를 비교하고, 램프 신호와 복수의 픽셀 신호를 한 번의 램핑 동작으로 비교하기 위한 비교 블럭; 상기 비교 블럭으로부터의 초기 비교 신호에 따라 데이터 변환 순서를 결정하여 제어 신호를 출력하기 위한 피드백 제어부; 상기 비교 블럭으로 인가되는 램프 신호, 복수의 픽셀 신호를 상기 피드백 제어부로부터의 제어 신호에 따라 선택하기 위한 선택 블럭; 및 상기 비교 블럭의 비교 신호에 따라 복수의 픽셀 신호에 대한 데이터 변환을 수행하기 위한 데이터 변환부를 포함할 수 있다.

Description

아날로그-디지털 변환 장치 및 그 동작 방법과 그를 이용한 씨모스 이미지 센서{ANALOG-DIGITAL CONVERTING APPARATUS AND OPERATING METHOD, AND CMOS IMAGE SENSOR THEREOF USING THAT}
본 발명의 몇몇 실시예들은 씨모스 이미지 센서(CIS : CMOS(Complementary Metal Oxide Semiconductor) Image Sensor)에 관한 것으로, 더욱 상세하게는 단순히 스위치를 추가하고 스위치 제어 신호를 생성하여 효과적으로 데이터 변환을 수행함으로써 전체적인 칩 면적을 감소시키고, 전력 소모를 감소시키며, 노이즈 특성을 개선시킬 수 있는 아날로그-디지털 변환 장치 및 그 동작 방법과 그를 이용한 씨모스 이미지 센서에 관한 것이다.
일반적으로, 씨모스(CMOS) 공정으로 구현되는 씨모스 이미지 센서(CIS)는 기타 경쟁 제품에 비하여 저전력 소모, 저렴한 가격 및 소형 사이즈의 장점으로 인하여 빠르게 시장을 넓혀가고 있다. 특히, 씨모스 이미지 센서는 경쟁 제품에 비하여 상대적으로 부족하였던 화질 개선을 통해 점차 고해상도, 및 고속의 프레임 레이트(Frame Rate)를 요구하는 비디오 영역까지 그 응용 범위를 확장해 나가고 있다.
이러한 씨모스 이미지 센서에서는 픽셀 자체적으로 가지고 있는 오프셋(Offset) 값을 제거하기 위해 광신호가 입사되기 전과 후의 픽셀 신호(즉, 리셋 신호와 영상 신호)를 비교하여 실제로 입사되는 광에 의한 픽셀 신호만을 측정할 수 있도록 하며, 이러한 기법을 상호상관 이중 샘플링(CDS : Correlated Double Sampling)이라고 한다.
이처럼, 씨모스 이미지 센서에서는 상호상관 이중 샘플링 방식에 의해 샘플링된 리셋 신호와 영상 신호의 차이 값을 카운팅하여 디지털 신호로 출력하는데, 각각의 픽셀 신호를 아날로그-디지털 변환(Analog to Digital Conversion)하는데 있어서 순차적으로 하강(High To Low) 또는 상승(Low To High)하는 램프 신호를 이용한다. 이러한 상호상관 이중 샘플링 방식은 리셋 신호와 영상 신호간의 차이를 출력하면서 동시에 픽셀 내의 트랜지스터의 공정 변화(예를 들어, 임계 전압(Vth) 변화)와 위치에 따른 라인 저항 특성 등을 제거하는 효과를 얻을 수 있어 노이즈 특성에 유리하다.
그런데, 고해상도의 씨모스 이미지 센서에서는 픽셀(즉, 단위 픽셀) 간의 피치(Pitch)가 1마이크로미터(um) 이하로 감소하면서 데이터를 처리하는 하단의 아날로그-디지털 변환 장치의 폭이 감소하고 길이가 증가함으로 인하여 실제 사용할 수 있는 폭과 길이(Width and Length)의 크기가 감소하면서 미스매치(Mismatch) 문제, 플리커 노이즈(Flicker Noise) 문제들이 계속해서 증가하고 있다.
따라서 동일한 양의 데이터를 처리하면서도 충분한 데이터 변환 면적을 얻기 위한 노력이 지금까지 계속되어 왔다. 그 중 가장 널리 사용되는 종래 기술로는 데이터 변환 속도를 2배 이상 증가시키는 방법과 데이터 변환 회로를 상하로 배치하는 방법 등이 있었다.
하지만, 이러한 종래 기술은 효과적이지 못하다. 왜냐하면, 데이터 변환 속도를 2배 이상 증가시키게 되면 전력 소모의 증가와 함께 노이즈 특성이 악화되는 문제가 발생하고, 데이터 변환 회로를 상하로 배치하면 그 자체적으로 면적이 증가하고 배선이 복잡해지게 되어 궁극적으로 여러 부분에서 단점들이 발생하게 되기 때문이다.
따라서 고해상도 및 고속의 씨모스 이미지 센서를 구현하기 위해서는 전체적인 칩 면적을 감소시키고, 전력 소모를 감소시키며, 노이즈 특성을 개선시킬 수 있는 방안이 필요하다.
본 발명의 실시예는 N 개(N은 2 이상의 자연수)의 픽셀 신호의 크기를 비교하여 데이터 변환 순서를 결정한 후 한 번의 램핑 동작으로 복수의 픽셀 신호를 데이터 변환하기 위한 아날로그-디지털 변환 장치 및 그 동작 방법과 그를 이용한 씨모스 이미지 센서를 제공한다.
본 발명의 실시예에 따른 아날로그-디지털 변환 장치는, 복수의 픽셀 신호를 비교하고, 램프 신호와 복수의 픽셀 신호를 한 번의 램핑 동작으로 비교하기 위한 비교 블럭; 상기 비교 블럭으로부터의 초기 비교 신호에 따라 데이터 변환 순서를 결정하여 제어 신호를 출력하기 위한 피드백 제어부; 상기 비교 블럭으로 인가되는 램프 신호, 복수의 픽셀 신호를 상기 피드백 제어부로부터의 제어 신호에 따라 선택하기 위한 선택 블럭; 및 상기 비교 블럭의 비교 신호에 따라 복수의 픽셀 신호에 대한 데이터 변환을 수행하기 위한 데이터 변환부를 포함할 수 있다.
본 발명의 실시예에 따른 아날로그-디지털 변환 방법은, (a) 리셋 동작을 수행하는 단계; (b) 복수의 픽셀 신호를 비교하여 데이터 변환 순서를 결정하여 제어 신호를 발생하는 단계; 및 (c) 상기 발생된 제어 신호에 따라 선택된 램프 신호와 복수의 픽셀 신호를 한 번의 램핑 동작으로 비교하여 데이터 변환을 수행하는 단계를 포함할 수 있다.
본 발명의 실시예에 따른 씨모스 이미지 센서는, 입사광에 상응하는 픽셀 신호를 출력하기 위한 픽셀 어레이; 제어부의 제어에 따라 상기 픽셀 어레이 내의 픽셀을 로우 라인별로 선택하여 제어하기 위한 로우 디코더; 상기 제어부의 제어에 따라 램프 신호를 발생하기 위한 램프 신호 발생 장치; 상기 픽셀 어레이로부터 출력되는 복수의 픽셀 신호를 비교하여 데이터 변환 순서를 결정한 후 복수의 픽셀 신호의 값과 상기 램프 신호 발생 장치로부터 인가되는 램프 신호의 값을 한 번의 램핑 동작으로 비교하기 위한 비교부; 상기 비교부로부터의 각 비교 신호에 따라 상기 제어부로부터의 클럭을 카운팅하기 위한 카운팅부; 상기 제어부의 제어에 따라 상기 카운팅부로부터의 카운팅 정보를 각각 저장하기 위한 메모리부; 상기 로우 디코더와 상기 램프 신호 발생 장치와 상기 카운팅부와 상기 메모리부와 컬럼 리드아웃 회로의 동작을 제어하기 위한 상기 제어부; 및 상기 메모리부의 데이터를 상기 제어부의 제어에 따라 출력하기 위한 상기 컬럼 리드아웃 회로를 포함할 수 있다.
본 발명의 실시예에 따르면, N 개의 픽셀 신호의 크기를 비교하여 데이터 변환 순서를 결정한 후 한 번의 램핑 동작으로 복수의 픽셀 신호를 데이터 변환함으로써, 전체적인 칩 면적을 감소시키고, 전력 소모를 감소시키며, 노이즈 특성을 개선시킬 수 있는 효과가 있다.
도 1은 본 발명의 실시예에 대한 이해를 돕기 위한 씨모스 이미지 센서의 일 예시도,
도 2는 본 발명의 실시예에 대한 이해를 돕기 위한 씨모스 이미지 센서의 다른 예시도,
도 3은 본 발명의 실시예에 따른 아날로그-디지털 변환 장치를 이용한 씨모스 이미지 센서의 구성도,
도 4a는 본 발명의 일 실시예에 따른 아날로그-디지털 변환 장치의 구성도,
도 4b 및 도 4c는 도 4a에 도시된 아날로그-디지털 변환 장치의 제어 신호 타이밍을 나타내는 도면,
도 4d는 도 4a에 도시된 아날로그-디지털 변환 장치의 동작 방법에 대한 흐름도,
도 5a는 본 발명의 다른 실시예에 따른 아날로그-디지털 변환 장치의 구성도,
도 5b는 도 5a에 도시된 아날로그-디지털 변환 장치의 제어 신호 타이밍을 나타내는 도면,
도 6a는 본 발명의 또 다른 실시예에 따른 아날로그-디지털 변환 장치의 구성도,
도 6b는 도 6a에 도시된 아날로그-디지털 변환 장치의 제어 신호 타이밍을 나타내는 도면이다.
본 발명을 설명함에 있어서 본 발명과 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에 그 상세한 설명을 생략하기로 한다. 이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
그리고 명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때 이는 "직접적으로 연결"되어 있는 경우뿐만 아니라 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한, 어떤 부분이 어떤 구성요소를 "포함" 또는 "구비"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함하거나 구비할 수 있는 것을 의미한다. 또한, 명세서 전체의 기재에 있어서 일부 구성요소들을 단수형으로 기재하였다고 해서, 본 발명이 그에 국한되는 것은 아니며, 해당 구성요소가 복수 개로 이루어질 수 있음을 알 것이다.
도 1은 본 발명의 실시예에 대한 이해를 돕기 위한 씨모스 이미지 센서의 일 예시도로서, 두 개의 컬럼 출력당 하나의 아날로그-디지털 변환 장치를 이용하여 데이터 변환을 수행하는 경우를 나타내고 있다.
도 1에 도시된 바와 같이, 본 발명의 실시예에 대한 이해를 돕기 위한 씨모스 이미지 센서는, 입사광에 상응하는 픽셀 신호를 출력하기 위한 픽셀 어레이(110)와, 제어부(180, 예를 들어, 타이밍 제너레이터)의 제어에 따라 픽셀 어레이(110) 내의 픽셀을 로우 라인별로 각각 선택하여 그 동작을 제어하기 위한 로우 디코더(120)와, 제어부(180)의 제어에 따라 램프 신호를 발생하기 위한 램프 신호 발생 장치(130)와, 픽셀 어레이(110)로부터 출력되는 두 컬럼의 픽셀 신호의 값과 램프 신호 발생 장치(130)로부터 인가되는 램프 신호의 값을 순차적으로 비교하기 위한 비교부(140)와, 비교부(140)로부터의 각 출력 신호에 따라 제어부(180)로부터의 클럭을 카운팅하기 위한 카운팅부(150)와, 제어부(180)의 제어에 따라 카운팅부(150)로부터의 카운팅 정보를 각각 저장하기 위한 메모리부(160)와, 로우 디코더(120)와 램프 신호 발생 장치(130)와 카운팅부(150)와 메모리부(160)와 컬럼 리드아웃 회로(170)의 동작을 제어하기 위한 제어부(180), 및 메모리부(160)의 데이터를 제어부(180)의 제어에 따라 순차적으로 픽셀 데이터(PXDATA)로 출력하기 위한 컬럼 리드아웃 회로(170)를 포함한다.
이때, 비교부(140)는 복수의 비교기를 포함하며, 카운팅부(150)는 복수의 카운터를 포함하고, 메모리부(160)는 복수의 메모리를 포함한다. 그리고 비교기와 카운터와 메모리는 두 컬럼 출력당 하나씩 구비된다.
다음으로, 하나의 비교기와 카운터와 메모리의 동작을 예를 들어 살펴보면, 다음과 같다.
먼저, 첫 번째의 비교기(141)는 픽셀 어레이(110)의 제 1 컬럼 및 제 2 컬럼으로부터 출력되는 두 픽셀 신호를 일측 단자로 입력받고, 램프 신호 발생 장치(130)로부터 인가되는 램프 신호(VRAMP)를 타측 단자로 입력받아 제 1 컬럼으로부터의 픽셀 신호의 값과 첫 번째로 램핑되는 램프 신호의 값을 비교하여 비교 신호를 출력하고, 제 2 컬럼으로부터의 픽셀 신호의 값과 두 번째로 램핑되는 램프 신호의 값을 비교하여 비교 신호를 출력한다.
이때, 램프 신호(VRAMP)는 시간이 경과함에 따라 전압 레벨이 감소 또는 증가하는 신호이기 때문에, 결국 각 비교기에 입력되는 두 신호의 값이 일치하는 시점이 생기게 된다. 이렇게 일치하는 시점을 지나게 되면서 각 비교기에서 출력되는 비교 신호의 값에 반전이 일어난다.
그에 따라, 첫 번째의 카운터(151)는 램프 신호가 하강 또는 상승하는 시점부터 비교기(141)로부터 출력되는 비교 신호가 반전되는 순간까지 제어부(180)로부터의 클럭을 카운팅하여 카운팅 정보를 출력한다. 여기서, 각각의 카운터는 제어부로부터의 리셋 신호에 따라 초기화된다.
그러면, 첫 번째의 메모리(161)는 제어부(180)로부터의 로드 신호에 따라 카운터(151)로부터의 카운팅 정보를 저장하고 있다가 컬럼 리드아웃 회로(170)로 출력한다.
그런데, 도 1에 도시된 바와 같이 두 개의 컬럼 출력당 하나의 아날로그-디지털 변환 장치를 배치하는 경우, 아날로그-디지털 변환 장치의 배치 공간이 기존보다 2배 증가하기는 하지만, 1로우 타임 내에 두 픽셀 신호를 데이터 변환하기 위해서 데이터 변환 속도를 2배로 증가시켜야 하는 단점이 있다. 이렇게 데이터 변환 속도를 2배 증가시키게 되면 전력 소모의 증가와 함께 노이즈 특성이 악화되는 문제점이 발생하게 된다.
도 2는 본 발명의 실시예에 대한 이해를 돕기 위한 씨모스 이미지 센서의 다른 예시도로서, 하나의 컬럼 출력당 하나의 아날로그-디지털 변환 장치를 이용하여 데이터 변환을 수행하지만 아날로그-디지털 변환 장치가 상하로 배치되는 형태로 구현된 경우를 나타내고 있다.
도 2에 도시된 바와 같이, 본 발명의 실시예에 대한 이해를 돕기 위한 씨모스 이미지 센서는, 입사광에 상응하는 픽셀 신호를 출력하기 위한 픽셀 어레이(210)와, 제어부(280, 예를 들어, 타이밍 제너레이터)의 제어에 따라 픽셀 어레이(210) 내의 픽셀을 로우 라인별로 각각 선택하여 그 동작을 제어하기 위한 로우 디코더(220)와, 제어부(280)의 제어에 따라 램프 신호를 발생하기 위한 램프 신호 발생 장치(230)와, 픽셀 어레이(210)로부터 출력되는 각 픽셀 신호의 값과 램프 신호 발생 장치(230)로부터 인가되는 램프 신호의 값을 비교하기 위한 비교부(240, 240')와, 비교부(240, 240')로부터의 각 출력 신호에 따라 제어부(280)로부터의 클럭을 카운팅하기 위한 카운팅부(250, 250')와, 제어부(280)의 제어에 따라 카운팅부(250, 250')로부터의 카운팅 정보를 각각 저장하기 위한 메모리부(260, 260')와, 로우 디코더(220)와 램프 신호 발생 장치(230)와 카운팅부(250, 250')와 메모리부(260, 260')와 컬럼 리드아웃 회로(270, 270')의 동작을 제어하기 위한 제어부(280), 및 메모리부(260, 260')의 데이터를 제어부(280)의 제어에 따라 순차적으로 픽셀 데이터(PXDATA)로 출력하기 위한 컬럼 리드아웃 회로(270, 270')를 포함한다.
이때, 비교부(240, 240')는 복수의 비교기를 포함하며, 카운팅부(250, 250')는 복수의 카운터를 포함하고, 메모리부(260, 260')는 복수의 메모리를 포함한다. 즉, 비교기와 카운터와 메모리가 각 컬럼별로 구비된다.
다음으로, 하나의 비교기와 카운터와 메모리의 동작을 예를 들어 살펴보면, 다음과 같다.
먼저, 첫 번째의 비교기(241)는 픽셀 어레이(210)의 제 1 컬럼으로부터 출력되는 픽셀 신호를 일측 단자로 입력받고, 램프 신호 발생 장치(230)로부터 인가되는 램프 신호(VRAMP)를 타측 단자로 입력받아 두 신호의 값을 비교하여 비교 신호를 출력한다.
이때, 램프 신호(VRAMP)는 시간이 경과함에 따라 전압 레벨이 감소 또는 증가하는 신호이기 때문에, 결국 각 비교기에 입력되는 두 신호의 값이 일치하는 시점이 생기게 된다. 이렇게 일치하는 시점을 지나게 되면서 각 비교기에서 출력되는 비교 신호의 값에 반전이 일어난다.
그에 따라, 첫 번째의 카운터(251)는 램프 신호가 하강 또는 상승하는 시점부터 비교기(241)로부터 출력되는 비교 신호가 반전되는 순간까지 제어부(280)로부터의 클럭을 카운팅하여 카운팅 정보를 출력한다. 여기서, 각각의 카운터는 제어부로부터의 리셋 신호에 따라 초기화된다.
그러면, 첫 번째의 메모리(261)는 제어부(280)로부터의 로드 신호에 따라 카운터(251)로부터의 카운팅 정보를 저장하고 있다가 컬럼 리드아웃 회로(270, 270')로 출력한다.
그런데, 도 2에 도시된 바와 같이 하나의 컬럼 출력당 하나의 아날로그-디지털 변환 장치를 이용하여 데이터 변환을 수행하되 아날로그-디지털 변환 장치를 상하로 배치하는 경우, 아날로그-디지털 변환 장치의 배치 공간이 기존보다 2배 증가하기는 하지만, 아날로그-디지털 변환 장치가 상하로 배치됨으로 인하여 궁극적으로 전체 면적이 증가하고 배선이 복잡해지는 등의 문제점이 발생하게 된다.
따라서 본 발명의 실시예에서는 N 개의 픽셀 신호의 크기를 비교하여 데이터 변환 순서를 결정한 후 한 번의 램핑 동작으로 복수의 픽셀 신호를 데이터 변환함으로써, 전체적인 칩 면적을 감소시키고, 전력 소모를 감소시키며, 노이즈 특성을 개선시킬 수 있으며, 이를 도 3 내지 도 6b를 참조하여 상세히 설명하기로 한다.
도 3은 본 발명의 실시예에 따른 아날로그-디지털 변환 장치를 이용한 씨모스 이미지 센서(CIS)의 구성도로서, 일반적인 컬럼 패러럴(Column Parallel) 구조의 씨모스 이미지 센서를 나타내고 있다.
도 3에 도시된 바와 같이, 본 발명의 실시예에 따른 씨모스 이미지 센서는, 입사광에 상응하는 픽셀 신호를 출력하기 위한 픽셀 어레이(310)와, 제어부(380, 예를 들어, 타이밍 제너레이터)의 제어에 따라 픽셀 어레이(310) 내의 픽셀을 로우 라인별로 각각 선택하여 그 동작을 제어하기 위한 로우 디코더(320)와, 제어부(380)의 제어에 따라 램프 신호를 발생하기 위한 램프 신호 발생 장치(330)와, 픽셀 어레이(310)로부터 출력되는 N 개(N은 2 이상의 자연수)의 픽셀 신호의 크기를 비교하여 데이터 변환 순서를 결정한 후 N 개의 픽셀 신호의 값과 램프 신호 발생 장치(330)로부터 인가되는 램프 신호의 값을 한 번의 램핑 동작으로 비교하기 위한 비교부(340)와, 비교부(340)로부터의 각 비교 신호에 따라 제어부(380)로부터의 클럭을 카운팅하기 위한 카운팅부(350)와, 제어부(380)의 제어에 따라 카운팅부(350)로부터의 카운팅 정보를 각각 저장하기 위한 메모리부(360)와, 로우 디코더(320)와 램프 신호 발생 장치(330)와 카운팅부(350)와 메모리부(360)와 컬럼 리드아웃 회로(370)의 동작을 제어하기 위한 제어부(380), 및 메모리부(360)의 데이터를 제어부(380)의 제어에 따라 순차적으로 픽셀 데이터(PXDATA)로 출력하기 위한 컬럼 리드아웃 회로(370)를 포함한다.
이때, 비교부(340)는 복수의 비교기를 포함하며, 카운팅부(350)는 복수의 카운터를 포함하고, 메모리부(360)는 복수의 메모리를 포함한다. 그리고 비교기와 카운터와 메모리는 N 칼럼 출력당 하나씩 구비된다.
다음으로, 하나의 비교기와 카운터와 메모리의 동작을 예를 들어 살펴보면, 다음과 같다.
먼저, 첫 번째의 비교기(341)는 픽셀 어레이(310)의 제 1 컬럼 및 제 N 컬럼으로부터 출력되는 N 개의 픽셀 신호를 일측 및 타측 단자로 입력받고, 램프 신호 발생 장치(330)로부터 인가되는 램프 신호(VRAMP)를 타측 단자로 입력받아 N 개의 픽셀 신호의 크기를 비교하여 데이터 변환 순서를 결정한 후 N 개의 픽셀 신호의 값과 램프 신호의 값을 한 번의 램핑 동작으로 비교하여 복수의 비교 신호를 출력한다.
이때, 램프 신호(VRAMP)는 시간이 경과함에 따라 전압 레벨이 감소 또는 증가하는 신호이기 때문에, 결국 각 비교기에 입력되는 복수의 픽셀 신호와 램프 신호의 값이 각각 일치하는 시점이 생기게 된다. 이렇게 일치하는 시점을 지나게 되면서 각 비교기에서 출력되는 비교 신호의 값에 반전이 일어난다.
그에 따라, 첫 번째의 카운터(351)는 램프 신호가 하강 또는 상승하는 시점부터 비교기(341)로부터 출력되는 비교 신호들이 반전되는 순간들까지 제어부(380)로부터의 클럭을 카운팅하여 카운팅 정보들을 출력한다. 여기서, 각각의 카운터는 제어부로부터의 리셋 신호에 따라 초기화된다.
그러면, 첫 번째의 메모리(361)는 제어부(380)로부터의 로드 신호에 따라 카운터(351)로부터의 카운팅 정보들을 저장하고 있다가 컬럼 리드아웃 회로(370)로 출력한다.
도 4a는 본 발명의 일 실시예에 따른 아날로그-디지털 변환 장치의 구성도이고, 도 4b 및 도 4c는 도 4a에 도시된 아날로그-디지털 변환 장치의 제어 신호 타이밍을 나타내는 도면이며, 도 4d는 도 4a에 도시된 아날로그-디지털 변환 장치의 동작 방법에 대한 흐름도이다.
여기서, 도 4a는 하나의 아날로그-디지털 변환 장치가 두 컬럼의 픽셀 신호를 한 번의 램핑 동작으로 처리하는 경우를 나타내며, 도 4b는 제 1 픽셀 신호(VPIXEL1)가 인접하는 컬럼의 제 2 픽셀 신호(VPIXEL2)보다 클 때의 제어 신호 타이밍을 나타내며, 도 4c는 제 1 픽셀 신호가 제 2 픽셀 신호보다 작을 때의 제어 신호 타이밍을 나타내고 있다.
도 4a에 도시된 바와 같이, 본 발명의 일 실시예에 따른 아날로그-디지털 변환 장치는, 초기에 제 1 픽셀 신호(VPIXEL1)와 인접하는 컬럼의 제 2 픽셀 신호(VPIXEL2)를 비교하고, 램프 신호(VRAMP)와 제 1 픽셀 신호 및 램프 신호와 제 2 픽셀 신호를 한 번의 램핑 동작으로 비교하기 위한 비교 블럭(401), 비교 블럭(401)으로부터의 초기 비교 신호에 따라 데이터 변환 순서를 결정하여 제어 신호(즉, 제 1 내지 제 4 스위치를 제어하기 위한 제 1 내지 제 4 스위치 제어 신호)를 출력하기 위한 피드백 제어부(402), 제 1 픽셀 신호가 입력되는 제 1 입력단과 제 2 픽셀 신호가 입력되는 제 2 입력단과 램프 신호가 입력되는 제 3 입력단과 비교 블럭(401) 사이에 구비되어 비교 블럭(401)으로 인가되는 램프 신호, 제 1 픽셀 신호, 제 2 픽셀 신호를 피드백 제어부(402)로부터의 제어 신호에 따라 선택하기 위한 선택 블럭(403), 및 비교 블럭(401)의 비교 신호에 따라 복수의 픽셀 신호에 대한 데이터 변환을 수행하기 위한 데이터 변환부(404)를 포함한다.
이때, 도 4a에 도시된 아날로그-디지털 변환 장치는 기준이 되는 픽셀 신호(즉, 기준 픽셀 신호)를 이용하여 비교기를 리셋하여 오프셋(Offset)을 제거하고, 제 1 픽셀 신호와 제 2 픽셀 신호를 서로 비교하여 데이터 변환 순서를 결정하여 비교 블럭(401)으로 인가되는 램프 신호, 제 1 픽셀 신호, 제 2 픽셀 신호를 선택하기 위한 제어 신호를 발생하며, 제어 신호에 따라 선택된 램프 신호와 복수의 픽셀 신호를 한 번의 램핑 동작으로 비교하여 데이터 변환을 수행한다.
그리고 예를 들어, 비교 블럭(401)은 비교기, 제 1 커패시터(C1), 제 2 커패시터(C2) 및 두 개의 피드백 스위치(SR)를 이용하여 구현하거나 그 외의 다양한 공지 방식을 이용하여 구현할 수 있고, 선택 블럭(403)은 도 4a에 도시된 바와 같이 제 1 스위치(S1) 내지 제 4 스위치(S4)를 이용하여 구현하거나 그 외의 다양한 방식으로 스위치를 조합하여 구현할 수 있으므로 여기서는 더 이상 설명하지 않기로 한다.
그리고 데이터 변환부(404)는 비교 블럭(401)의 비교 신호를 직접 전달받거나 도 4a에 도시된 바와 같이 피드백 제어부(402)를 통하여 전달받을 수도 있으며, 카운터와 메모리를 포함하여 구현될 수 있다.
다음으로, 도 4a 내지 도 4d를 참조하여 아날로그-디지털 변환 장치의 동작 과정을 살펴보면 다음과 같다.
이때, 아날로그-디지털 변환 장치의 전체적인 동작 과정은 리셋 동작→데이터 변환 순서 결정 동작→데이터 변환 동작의 순서로 동작한다.
먼저, 아날로그-디지털 변환 장치는 기준이 되는 픽셀 신호를 이용하여 비교기를 리셋하여 오프셋(Offset)을 제거한다(411). 즉, 아날로그-디지털 변환 장치는 예를 들어 제 1 픽셀 신호를 기준으로 하여 비교기를 리셋하여 비교기 자체의 오프셋을 제거한다. 이를 좀 더 상세히 살펴보면, 제어부(380)로부터의 제어에 따라 두 개의 피드백 스위치(SR)가 온되고, 피드백 제어부(402)로부터의 S2, S3 제어 신호에 따라 제 2 및 제 3 스위치(S2, S3)가 온되며, 제 1 및 제 4 스위치(S1, S4)는 오프 상태이다. 제 2 스위치(S2)가 온됨으로 인하여 제 1 커패시터(C1)에는 제 1 입력단을 통해 입력되는 제 1 픽셀 신호의 값이 저장되고, 제 3 스위치(S3)가 온됨으로 인하여 제 2 커패시터(C2)에도 제 1 입력단을 통해 입력되는 제 1 픽셀 신호의 값이 저장된다. 또한, 제 1 및 제 2 커패시터(C1, C2)에는 비교기의 오프셋 값도 저장된다. 그러면, 비교 블럭(401)은 제 1 및 제 2 커패시터(C1, C2)에 저장된 제 1 픽셀 신호를 기준으로 하여 비교기를 리셋하여 비교기 자체의 오프셋이 제거되도록 한다.
이후, 아날로그-디지털 변환 장치는 제 1 픽셀 신호와 제 2 픽셀 신호를 서로 비교하여 데이터 변환 순서를 결정하여 비교 블럭(401)으로 인가되는 램프 신호, 제 1 픽셀 신호, 제 2 픽셀 신호를 선택하기 위한 제어 신호를 발생한다(412). 즉, 아날로그-디지털 변환 장치는 제 1 픽셀 신호와 제 2 픽셀 신호를 비교하여 제 1 픽셀 신호가 제 2 픽셀 신호보다 전압 크기가 크면 데이터 변환 순서를 제 1 픽셀 신호→제 2 픽셀 신호의 순으로 결정하여 비교 블럭(401)으로 인가되는 램프 신호, 제 1 픽셀 신호, 제 2 픽셀 신호를 선택하기 위한 제어 신호를 발생하고, 제 1 픽셀 신호가 제 2 픽셀 신호보다 전압 크기가 작으면 데이터 변환 순서를 제 2 픽셀 신호→제 1 픽셀 신호의 순으로 결정하여 비교 블럭(401)으로 인가되는 램프 신호, 제 1 픽셀 신호, 제 2 픽셀 신호를 선택하기 위한 제어 신호를 발생한다. 이를 좀 더 상세히 살펴보면, 제어부(380)로부터의 제어에 따라 두 개의 피드백 스위치(SR)가 오프되고, 피드백 제어부(402)로부터의 S1 제어 신호에 따라 제 1 스위치(S1)가 온되고 S2 제어 신호에 따라 제 2 스위치(S2)가 오프된다. 즉, 제 3 스위치(S3)가 온되어 있는 상태에서 제 1 스위치(S1)가 온됨으로 인하여 제 1 커패시터(C1)에 제 2 입력단을 통해 입력되는 제 2 픽셀 신호의 값이 저장되면, 비교 블럭(401)은 제 1 픽셀 신호와 제 2 픽셀 신호를 비교하여 피드백 제어부(402)로 비교 신호를 출력한다. 그에 따라, 피드백 제어부(402)는 제 1 픽셀 신호가 제 2 픽셀 신호보다 전압 크기가 크면 데이터 변환 순서를 제 1 픽셀 신호→제 2 픽셀 신호의 순으로 결정하여 비교 블럭(401)으로 인가되는 램프 신호를 선택하기 위한 S4 제어 신호를 발생하고 제 1 및 제 3 스위치(S1, S3)를 오프시키기 위한 S1, S3 제어 신호를 발생하며 제 2 스위치(S2)를 온시키기 위한 S2 제어 신호를 발생한 후에 첫 번째 비교 시간이 경과하면 제 4 스위치(S4)가 온되어 있는 상태에서 제 1 스위치(S1)를 온시키기 위한 S1 제어 신호를 발생하고 제 2 스위치(S2)를 오프시키기 위한 S2 제어 신호를 발생한다(도 4b 참조). 한편, 피드백 제어부(402)는 제 1 픽셀 신호가 제 2 픽셀 신호보다 전압 크기가 작으면 데이터 변환 순서를 제 2 픽셀 신호→제 1 픽셀 신호의 순으로 결정하여 제 1 스위치(S1)가 온되어 있는 상태에서 비교 블럭(401)으로 인가되는 램프 신호를 선택하기 위한 S4 제어 신호를 발생하고 제 3 스위치(S3)를 오프시키기 위한 S3 제어 신호를 발생한 후에 첫 번째 비교 시간이 경과하면 제 4 스위치(S4)가 온되어 있는 상태에서 제 1 스위치(S1)를 오프시키기 위한 S1 제어 신호를 발생하고 제 2 스위치(S2)를 온시키기 위한 S2 제어 신호를 발생한다(도 4c 참조).
이후, 아날로그-디지털 변환 장치는 제어 신호에 따라 선택된 램프 신호와 복수의 픽셀 신호를 한 번의 램핑 동작으로 비교하여 데이터 변환을 수행한다(413). 즉, 아날로그-디지털 변환 장치는 제 1 픽셀 신호→제 2 픽셀 신호의 순으로 데이터 변환을 수행하도록 하기 위한 제어 신호에 따라 비교 블럭(401)으로 인가되는 램프 신호, 제 1 픽셀 신호, 제 2 픽셀 신호를 선택하여 한 번의 램핑 동작으로 제 1 픽셀 신호와 램프 신호를 비교한 후에 제 2 픽셀 신호와 램프 신호를 비교하여 데이터 변환을 수행하거나, 제 2 픽셀 신호→제 1 픽셀 신호의 순으로 데이터 변환을 수행하도록 하기 위한 제어 신호에 따라 비교 블럭(401)으로 인가되는 램프 신호, 제 1 픽셀 신호, 제 2 픽셀 신호를 선택하여 한 번의 램핑 동작으로 제 2 픽셀 신호와 램프 신호를 비교한 후에 제 1 픽셀 신호와 램프 신호를 비교하여 데이터 변환을 수행한다. 이를 좀 더 상세히 살펴보면, 제 1 픽셀 신호→제 2 픽셀 신호의 순으로 데이터 변환을 수행하도록 하기 위한 제어 신호가 발생하면, S4 제어 신호에 따라 비교 블럭(401)으로 인가되는 램프 신호를 선택하고 S1, S3 제어 신호에 따라 제 1 및 제 3 스위치(S1, S3)를 오프시키며 S2 제어 신호에 따라 제 2 스위치(S2)를 온시켜 제 1 픽셀 신호와 램프 신호를 비교한 후에 제 4 스위치(S4)가 온되어 있는 상태에서 S1 제어 신호에 따라 제 1 스위치(S1)를 온시키고 S2 제어 신호에 따라 제 2 스위치(S2)를 오프시켜 제 2 픽셀 신호와 램프 신호를 비교하여 한 번의 램핑 동작으로 제 1 픽셀 신호와 제 2 픽셀 신호에 대한 데이터 변환을 수행한다(도 4b 참조). 한편, 제 2 픽셀 신호→제 1 픽셀 신호의 순으로 데이터 변환을 수행하도록 하기 위한 제어 신호가 발생하면, 제 1 스위치(S1)가 온되어 있는 상태에서 S4 제어 신호에 따라 비교 블럭(401)으로 인가되는 램프 신호를 선택하고 S3 제어 신호에 따라 제 3 스위치(S3)를 오프시켜 제 2 픽셀 신호와 램프 신호를 비교한 후에 제 4 스위치(S4)가 온되어 있는 상태에서 S1 제어 신호에 따라 제 1 스위치(S1)를 오프시키고 S2 제어 신호에 따라 제 2 스위치(S2)를 온시켜 제 1 픽셀 신호와 램프 신호를 비교하여 한 번의 램핑 동작으로 제 2 픽셀 신호와 제 1 픽셀 신호에 대한 데이터 변환을 수행한다(도 4c 참조).
도 5a는 본 발명의 다른 실시예에 따른 아날로그-디지털 변환 장치의 구성도이고, 도 5b는 도 5a에 도시된 아날로그-디지털 변환 장치의 제어 신호 타이밍을 나타내는 도면이다.
여기서, 도 5a는 하나의 아날로그-디지털 변환 장치가 세 컬럼의 픽셀 신호(제 1 픽셀 신호 내지 제 3 픽셀 신호)를 한 번의 램핑 동작으로 처리하는 경우를 나타내며, 도 5b는 제 1 픽셀 신호가 인접하는 컬럼의 제 2 픽셀 신호보다 크고 제 2 픽셀 신호가 인접하는 컬럼의 제 3 픽셀 신호보다 클 때의 제어 신호 타이밍을 나타내고 있다.
이때, 도 5a에 도시된 바와 같이, 본 발명의 다른 실시예에 따른 아날로그-디지털 변환 장치는, 비교 블럭(401), 피드백 제어부(402), 선택 블럭(403), 및 데이터 변환부(404)를 포함하고, 기준 픽셀 신호를 이용하여 비교기를 리셋하여 오프셋을 제거하고, 제 1 픽셀 신호 내지 제 3 픽셀 신호를 서로 비교하여 데이터 변환 순서를 결정하여 비교 블럭(401)으로 인가되는 램프 신호, 제 1 픽셀 신호, 제 2 픽셀 신호, 제 3 픽셀 신호를 선택하기 위한 제어 신호를 발생하며, 제어 신호에 따라 선택된 램프 신호와 복수의 픽셀 신호를 한 번의 램핑 동작으로 비교하여 데이터 변환을 수행한다. 이처럼, 도 5a에 도시된 아날로그-디지털 변환 장치는 도 4a 및 도 4d에 전술한 아날로그-디지털 변환 장치의 전체적인 구성 및 동작과 유사하므로 이에 대해서는 여기서 더 이상 설명하지 않기로 한다.
다만, 도 5a에 도시된 선택 블럭(403)은 제 1 스위치(S1) 내지 제 6 스위치(S6)를 이용하여 구현하거나 그 외의 다양한 방식으로 스위치를 조합하여 구현할 수 있으며, 도 5a에 도시된 피드백 제어부(402)는 제 1 스위치(S1) 내지 제 6 스위치(S6)를 제어하기 위한 S1 내지 S6 제어 신호를 발생한다.
도 5b를 참조하여 전압 크기가 제 1 픽셀 신호＞제 2 픽셀 신호＞제 3 픽셀 신호인 경우를 예를 들어 그 동작을 살펴보면 다음과 같다.
먼저, 제어부(380)로부터의 제어에 따라 두 개의 피드백 스위치(SR)가 온되고, 피드백 제어부(402)로부터의 S3, S4 제어 신호에 따라 제 3 및 제 4 스위치(S3, S4)가 온되며, 제 1, 제 2, 제 5 및 제 6 스위치(S1, S2, S5, S6)는 오프 상태이다. 제 3 스위치(S3)가 온됨으로 인하여 제 1 커패시터(C1)에는 제 1 입력단을 통해 입력되는 제 1 픽셀 신호의 값이 저장되고, 제 4 스위치(S4)가 온됨으로 인하여 제 2 커패시터(C2)에도 제 1 입력단을 통해 입력되는 제 1 픽셀 신호의 값이 저장된다. 그러면, 비교 블럭(401)은 제 1 및 제 2 커패시터(C1, C2)에 저장된 제 1 픽셀 신호를 기준으로 하여 비교기를 리셋하여 오프셋을 제거한다.
이후, 제어부(380)로부터의 제어에 따라 두 개의 피드백 스위치(SR)가 오프되고, 제 4 스위치(S4)가 온되어 있는 상태에서 S3 제어 신호에 따라 제 3 스위치(S3)가 오프되고 S2 제어 신호에 따라 제 2 스위치(S2)가 온됨으로 인하여 제 1 커패시터(C1)에 제 2 입력단을 통해 입력되는 제 2 픽셀 신호의 값이 저장되면 비교 블럭(401)은 제 1 픽셀 신호와 제 2 픽셀 신호를 비교하여 피드백 제어부(402)로 비교 신호를 출력하고, S2, S4 제어 신호에 따라 제 2 및 제 4 스위치(S2, S4)가 오프되고 S1, S5 제어 신호에 따라 제 1 및 제 5 스위치(S1, S5)가 온됨으로 인하여 제 1 커패시터(C1)에 제 3 입력단을 통해 입력되는 제 3 픽셀 신호의 값이 저장되고 제 2 커패시터(C2)에 제 2 입력단을 통해 입력되는 제 2 픽셀 신호의 값이 저장되면 비교 블럭(401)은 제 2 픽셀 신호와 제 3 픽셀 신호를 비교하여 피드백 제어부(402)로 비교 신호를 출력하며, 제 1 스위치(S1)가 온되어 있는 상태에서 S5 제어 신호에 따라 제 5 스위치(S5)가 오프되고 S4 제어 신호에 따라 제 4 스위치(S4)가 온됨으로 인하여 제 2 커패시터(C2)에 제 1 입력단을 통해 입력되는 제 1 픽셀 신호의 값이 저장되면 비교 블럭(401)은 제 1 픽셀 신호와 제 3 픽셀 신호를 비교하여 피드백 제어부(402)로 비교 신호를 출력한다. 그에 따라, 피드백 제어부(402)는 제 1 픽셀 신호가 제 2 픽셀 신호보다 전압 크기가 크고 제 2 픽셀 신호가 제 3 픽셀 신호보다 전압 크기가 크면 데이터 변환 순서를 제 1 픽셀 신호→제 2 픽셀 신호→제 3 픽셀 신호의 순으로 결정하여 비교 블럭(401)으로 인가되는 램프 신호를 선택하기 위한 S6 제어 신호를 발생하고 제 1 및 제 4 스위치(S1, S4)를 오프시키기 위한 S1, S4 제어 신호를 발생하며 제 3 스위치(S3)를 온시키기 위한 S3 제어 신호를 발생한 후에 첫 번째 비교 시간이 경과하면 제 6 스위치(S6)가 온되어 있는 상태에서 제 2 스위치(S2)를 온시키기 위한 S2 제어 신호를 발생하고 제 3 스위치(S3)를 오프시키기 위한 S3 제어 신호를 발생한 후에 두 번째 비교 시간이 경과하면 제 6 스위치(S6)가 온되어 있는 상태에서 제 1 스위치(S1)를 온시키기 위한 S1 제어 신호를 발생하고 제 2 스위치(S2)를 오프시키기 위한 S2 제어 신호를 발생한다.
이후, 제 1 픽셀 신호→제 2 픽셀 신호→제 3 픽셀 신호의 순으로 데이터 변환을 수행하도록 하기 위한 제어 신호가 발생하면, S6 제어 신호에 따라 비교 블럭(401)으로 인가되는 램프 신호를 선택하고 S1, S4 제어 신호에 따라 제 1 및 제 4 스위치(S1, S4)를 오프시키며 S3 제어 신호에 따라 제 3 스위치(S3)를 온시켜 제 1 픽셀 신호와 램프 신호를 비교한 후에 제 6 스위치(S6)가 온되어 있는 상태에서 S2 제어 신호에 따라 제 2 스위치(S2)를 온시키고 S3 제어 신호에 따라 제 3 스위치(S3)를 오프시켜 제 2 픽셀 신호와 램프 신호를 비교한 후에 제 6 스위치(S6)가 온되어 있는 상태에서 S1 제어 신호에 따라 제 1 스위치(S1)를 온시키고 S2 제어 신호에 따라 제 2 스위치(S2)를 오프시켜 제 3 픽셀 신호와 램프 신호를 비교하여 한 번의 램핑 동작으로 제 1 픽셀 신호와 제 2 픽셀 신호와 제 3 픽셀 신호에 대한 데이터 변환을 수행한다.
도 6a는 본 발명의 또 다른 실시예에 따른 아날로그-디지털 변환 장치의 구성도이고, 도 6b는 도 6a에 도시된 아날로그-디지털 변환 장치의 제어 신호 타이밍을 나타내는 도면이다.
여기서, 도 6a는 하나의 아날로그-디지털 변환 장치가 네 컬럼의 픽셀 신호(제 1 픽셀 신호 내지 제 4 픽셀 신호)를 한 번의 램핑 동작으로 처리하는 경우를 나타내며, 도 6b는 제 1 픽셀 신호가 인접하는 컬럼의 제 2 픽셀 신호보다 크고 제 2 픽셀 신호가 인접하는 컬럼의 제 3 픽셀 신호보다 크며 제 3 픽셀 신호가 인접하는 컬럼의 제 4 픽셀 신호보다 클 때의 제어 신호 타이밍을 나타내고 있다.
이때, 도 6a에 도시된 바와 같이, 본 발명의 또 다른 실시예에 따른 아날로그-디지털 변환 장치는, 비교 블럭(401), 피드백 제어부(402), 선택 블럭(403), 및 데이터 변환부(404)를 포함하고, 기준 픽셀 신호를 이용하여 비교기를 리셋하여 오프셋을 제거하고, 제 1 픽셀 신호 내지 제 4 픽셀 신호를 서로 비교하여 데이터 변환 순서를 결정하여 비교 블럭(401)으로 인가되는 램프 신호, 제 1 픽셀 신호, 제 2 픽셀 신호, 제 3 픽셀 신호, 제 4 픽셀 신호를 선택하기 위한 제어 신호를 발생하며, 제어 신호에 따라 선택된 램프 신호와 복수의 픽셀 신호를 한 번의 램핑 동작으로 비교하여 데이터 변환을 수행한다. 이처럼, 도 6a에 도시된 아날로그-디지털 변환 장치는 도 4a 및 도 4d에 전술한 아날로그-디지털 변환 장치의 전체적인 구성 및 동작과 유사하므로 이에 대해서는 여기서 더 이상 설명하지 않기로 한다.
다만, 도 6a에 도시된 선택 블럭(403)은 제 1 스위치(S1) 내지 제 8 스위치(S8)를 이용하여 구현하거나 그 외의 다양한 방식으로 스위치를 조합하여 구현할 수 있으며, 도 6a에 도시된 피드백 제어부(402)는 제 1 스위치(S1) 내지 제 8 스위치(S8)를 제어하기 위한 S1 내지 S8 제어 신호를 발생한다.
도 6b를 참조하여 전압 크기가 제 1 픽셀 신호＞제 2 픽셀 신호＞제 3 픽셀 신호＞제 4 픽셀 신호인 경우를 예를 들어 그 동작을 살펴보면 다음과 같다.
먼저, 제어부(380)로부터의 제어에 따라 두 개의 피드백 스위치(SR)가 온되고, 피드백 제어부(402)로부터의 S4, S5 제어 신호에 따라 제 4 및 제 5 스위치(S4, S5)가 온되며, 제 1 내지 제 3, 및 제 6 내지 제 8 스위치(S1 내지 S3, S6 내지 S8)는 오프 상태이다. 제 4 스위치(S4)가 온됨으로 인하여 제 1 커패시터(C1)에는 제 1 입력단을 통해 입력되는 제 1 픽셀 신호의 값이 저장되고, 제 5 스위치(S5)가 온됨으로 인하여 제 2 커패시터(C2)에도 제 1 입력단을 통해 입력되는 제 1 픽셀 신호의 값이 저장된다. 그러면, 비교 블럭(401)은 제 1 및 제 2 커패시터(C1, C2)에 저장된 제 1 픽셀 신호를 기준으로 하여 비교기를 리셋하여 오프셋을 제거한다.
이후, 제어부(380)로부터의 제어에 따라 두 개의 피드백 스위치(SR)가 오프되고, 제 5 스위치(S5)가 온되어 있는 상태에서 S4 제어 신호에 따라 제 4 스위치(S4)가 오프되고 S3 제어 신호에 따라 제 3 스위치(S3)가 온됨으로 인하여 제 1 커패시터(C1)에 제 2 입력단을 통해 입력되는 제 2 픽셀 신호의 값이 저장되면 비교 블럭(401)은 제 1 픽셀 신호와 제 2 픽셀 신호를 비교하여 피드백 제어부(402)로 비교 신호를 출력하고, 제 5 스위치(S5)가 온되어 있는 상태에서 S3 제어 신호에 따라 제 3 스위치(S3)가 오프되고 S2 제어 신호에 따라 제 2 스위치(S2)가 온됨으로 인하여 제 1 커패시터(C1)에 제 3 입력단을 통해 입력되는 제 3 픽셀 신호의 값이 저장되면 비교 블럭(401)은 제 1 픽셀 신호와 제 3 픽셀 신호를 비교하여 피드백 제어부(402)로 비교 신호를 출력하며, 제 5 스위치(S5)가 온되어 있는 상태에서 S2 제어 신호에 따라 제 2 스위치(S2)가 오프되고 S1 제어 신호에 따라 제 1 스위치(S1)가 온됨으로 인하여 제 1 커패시터(C1)에 제 4 입력단을 통해 입력되는 제 4 픽셀 신호의 값이 저장되면 비교 블럭(401)은 제 1 픽셀 신호와 제 4 픽셀 신호를 비교하여 피드백 제어부(402)로 비교 신호를 출력하고, S1, S5 제어 신호에 따라 제 1 및 제 5 스위치(S1, S5)가 오프되고 S2, S6 제어 신호에 따라 제 2 및 제 6 스위치(S2, S6)가 온됨으로 인하여 제 1 커패시터(C1)에 제 3 입력단을 통해 입력되는 제 3 픽셀 신호의 값이 저장되고 제 2 커패시터(C2)에 제 2 입력단을 통해 입력되는 제 2 픽셀 신호의 값이 저장되면 비교 블럭(401)은 제 2 픽셀 신호와 제 3 픽셀 신호를 비교하여 피드백 제어부(402)로 비교 신호를 출력하며, 제 6 스위치(S6)가 온되어 있는 상태에서 S2 제어 신호에 따라 제 2 스위치(S2)가 오프되고 S1 제어 신호에 따라 제 1 스위치(S1)가 온됨으로 인하여 제 1 커패시터(C1)에 제 4 입력단을 통해 입력되는 제 4 픽셀 신호의 값이 저장되면 비교 블럭(401)은 제 2 픽셀 신호와 제 4 픽셀 신호를 비교하여 피드백 제어부(402)로 비교 신호를 출력하고, 제 1 스위치(S1)가 온되어 있는 상태에서 S6 제어 신호에 따라 제 6 스위치(S6)가 오프되고 S7 제어 신호에 따라 제 7 스위치(S7)가 온됨으로 인하여 제 2 커패시터(C2)에 제 3 입력단을 통해 입력되는 제 3 픽셀 신호의 값이 저장되면 비교 블럭(401)은 제 3 픽셀 신호와 제 4 픽셀 신호를 비교하여 피드백 제어부(402)로 비교 신호를 출력한다. 그에 따라, 피드백 제어부(402)는 제 1 픽셀 신호가 제 2 픽셀 신호보다 전압 크기가 크고 제 2 픽셀 신호가 제 3 픽셀 신호보다 전압 크기가 크며 제 3 픽셀 신호가 제 4 픽셀 신호보다 전압 크기가 크면 데이터 변환 순서를 제 1 픽셀 신호→제 2 픽셀 신호→제 3 픽셀 신호→제 4 픽셀 신호의 순으로 결정하여 비교 블럭(401)으로 인가되는 램프 신호를 선택하기 위한 S8 제어 신호를 발생하고 제 1 및 제 7 스위치(S1, S7)를 오프시키기 위한 S1, S7 제어 신호를 발생하며 제 4 스위치(S4)를 온시키기 위한 S4 제어 신호를 발생한 후에 첫 번째 비교 시간이 경과하면 제 8 스위치(S8)가 온되어 있는 상태에서 제 3 스위치(S3)를 온시키기 위한 S3 제어 신호를 발생하고 제 4 스위치(S4)를 오프시키기 위한 S4 제어 신호를 발생한 후에 두 번째 비교 시간이 경과하면 제 8 스위치(S8)가 온되어 있는 상태에서 제 2 스위치(S2)를 온시키기 위한 S2 제어 신호를 발생하고 제 3 스위치(S3)를 오프시키기 위한 S3 제어 신호를 발생한 후에 세 번째 비교 시간이 경과하면 제 8 스위치(S8)가 온되어 있는 상태에서 제 1 스위치(S1)를 온시키기 위한 S1 제어 신호를 발생하고 제 2 스위치(S2)를 오프시키기 위한 S2 제어 신호를 발생한다.
이후, 제 1 픽셀 신호→제 2 픽셀 신호→제 3 픽셀 신호→제 4 픽셀 신호의 순으로 데이터 변환을 수행하도록 하기 위한 제어 신호가 발생하면, S8 제어 신호에 따라 비교 블럭(401)으로 인가되는 램프 신호를 선택하고 S1, S7 제어 신호에 따라 제 1 및 제 7 스위치(S1, S7)를 오프시키며 S4 제어 신호에 따라 제 4 스위치(S4)를 온시켜 제 1 픽셀 신호와 램프 신호를 비교한 후에 제 8 스위치(S8)가 온되어 있는 상태에서 S3 제어 신호에 따라 제 3 스위치(S3)를 온시키고 S4 제어 신호에 따라 제 4 스위치(S4)를 오프시켜 제 2 픽셀 신호와 램프 신호를 비교한 후에 제 8 스위치(S8)가 온되어 있는 상태에서 S2 제어 신호에 따라 제 2 스위치(S2)를 온시키고 S3 제어 신호에 따라 제 3 스위치(S3)를 오프시켜 제 3 픽셀 신호와 램프 신호를 비교한 후에 제 8 스위치(S8)가 온되어 있는 상태에서 S1 제어 신호에 따라 제 1 스위치(S1)를 온시키고 S2 제어 신호에 따라 제 2 스위치(S2)를 오프시켜 제 4 픽셀 신호와 램프 신호를 비교하여 한 번의 램핑 동작으로 제 1 픽셀 신호와 제 2 픽셀 신호와 제 3 픽셀 신호와 제 4 픽셀 신호에 대한 데이터 변환을 수행한다.
이상과 같이 본 발명은 비록 한정된 실시 예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시 예에 한정되는 것은 아니며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 치환, 변형 및 변경이 가능하다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
401 : 비교 블럭 402 : 피드백 제어부
403 : 선택 블럭 404 : 데이터 변환부

Claims (11)

  1. 복수의 픽셀 신호를 서로 비교하고, 램프 신호와 복수의 픽셀 신호를 한 번의 램핑 동작으로 비교하기 위한 비교 블럭;
    상기 비교 블럭으로부터의 첫 번째 비교 신호에 따라 데이터 변환 순서를 결정하여 제어 신호를 출력하기 위한 피드백 제어부;
    상기 비교 블럭으로 인가되는 램프 신호, 복수의 픽셀 신호를 상기 피드백 제어부로부터의 제어 신호에 따라 선택하기 위한 선택 블럭; 및
    상기 비교 블럭의 비교 신호에 따라 복수의 픽셀 신호에 대한 아날로그-디지털 데이터 변환을 수행하기 위한 데이터 변환부
    를 포함하는 아날로그-디지털 변환 장치.
  2. ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서,
    상기 아날로그-디지털 변환 장치는,
    상기 비교 블럭을 리셋하여 오프셋을 제거하는 리셋 동작을 수행하고, 복수의 픽셀 신호를 서로 비교하여 데이터 변환 순서를 결정하여 제어 신호를 발생하며, 상기 발생된 제어 신호에 따라 선택된 램프 신호와 복수의 픽셀 신호를 한 번의 램핑 동작으로 비교하여 아날로그-디지털 데이터 변환을 수행하는, 아날로그-디지털 변환 장치.
  3. 삭제
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서,
    상기 아날로그-디지털 변환 장치는,
    복수의 픽셀 신호를 서로 비교하여 데이터 변환 순서를 결정하고, 상기 비교 블럭으로 인가되는 램프 신호와 복수의 픽셀 신호를 선택하기 위한 제어 신호를 상기 결정된 데이터 변환 순서에 따라 발생하는, 아날로그-디지털 변환 장치.
  5. ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서,
    상기 아날로그-디지털 변환 장치는,
    상기 발생된 제어 신호에 따라 선택된 램프 신호와 복수의 픽셀 신호를 상기 결정된 데이터 변환 순서에 따라 한 번의 램핑 동작으로 비교하여 아날로그-디지털 데이터 변환을 수행하는, 아날로그-디지털 변환 장치.
  6. (a) 비교 블럭을 리셋하여 오프셋을 제거하는 리셋 동작을 수행하는 단계;
    (b) 복수의 픽셀 신호를 서로 비교하여 데이터 변환 순서를 결정하여 제어 신호를 발생하는 단계; 및
    (c) 상기 발생된 제어 신호에 따라 선택된 램프 신호와 복수의 픽셀 신호를 한 번의 램핑 동작으로 비교하여 아날로그-디지털 데이터 변환을 수행하는 단계
    를 포함하는 아날로그-디지털 변환 방법.
  7. 삭제
  8. ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈
    제 6항에 있어서,
    상기 (b) 단계는,
    (b1) 복수의 픽셀 신호를 서로 비교하여 데이터 변환 순서를 결정하는 과정; 및
    (b2) 램프 신호와 복수의 픽셀 신호를 선택하기 위한 제어 신호를 상기 결정된 데이터 변환 순서에 따라 발생하는 과정
    을 포함하는 아날로그-디지털 변환 방법.
  9. ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈
    제 6항에 있어서,
    상기 (c) 단계는,
    (c1) 상기 발생된 제어 신호에 따라 램프 신호와 복수의 픽셀 신호를 선택하는 과정; 및
    (c2) 상기 선택된 램프 신호와 복수의 픽셀 신호를 상기 결정된 데이터 변환 순서에 따라 한 번의 램핑 동작으로 비교하여 아날로그-디지털 데이터 변환을 수행하는 과정
    을 포함하는 아날로그-디지털 변환 방법.
  10. 입사광에 상응하는 픽셀 신호를 출력하기 위한 픽셀 어레이;
    제어부의 제어에 따라 상기 픽셀 어레이 내의 픽셀을 로우 라인별로 선택하여 제어하기 위한 로우 디코더;
    상기 제어부의 제어에 따라 램프 신호를 발생하기 위한 램프 신호 발생 장치;
    상기 픽셀 어레이로부터 출력되는 복수의 픽셀 신호를 서로 비교하여 데이터 변환 순서를 결정한 후 복수의 픽셀 신호의 값과 상기 램프 신호 발생 장치로부터 인가되는 램프 신호의 값을 한 번의 램핑 동작으로 비교하여 각각의 비교 신호를 출력하기 위한 비교부;
    상기 비교부로부터의 상기 각각의 비교 신호에 따라 상기 제어부로부터의 클럭을 카운팅하기 위한 카운팅부;
    상기 제어부의 제어에 따라 상기 카운팅부로부터의 카운팅 정보를 각각 저장하기 위한 메모리부;
    상기 로우 디코더와 상기 램프 신호 발생 장치와 상기 카운팅부와 상기 메모리부와 컬럼 리드아웃 회로의 동작을 제어하기 위한 상기 제어부; 및
    상기 메모리부의 데이터를 상기 제어부의 제어에 따라 출력하기 위한 상기 컬럼 리드아웃 회로
    를 포함하는 씨모스 이미지 센서.
  11. ◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈
    제 10항에 있어서,
    상기 비교부는, 각 컬럼마다,
    복수의 픽셀 신호를 서로 비교하고, 램프 신호와 복수의 픽셀 신호를 한 번의 램핑 동작으로 비교하기 위한 비교 블럭;
    상기 비교 블럭으로부터의 첫 번째 비교 신호에 따라 데이터 변환 순서를 결정하여 제어 신호를 출력하기 위한 피드백 제어부; 및
    상기 비교 블럭으로 인가되는 램프 신호, 복수의 픽셀 신호를 상기 피드백 제어부로부터의 제어 신호에 따라 선택하기 위한 선택 블럭
    을 포함하는 씨모스 이미지 센서.
KR1020160069312A 2016-06-03 2016-06-03 아날로그-디지털 변환 장치 및 그 동작 방법과 그를 이용한 씨모스 이미지 센서 KR102546191B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160069312A KR102546191B1 (ko) 2016-06-03 2016-06-03 아날로그-디지털 변환 장치 및 그 동작 방법과 그를 이용한 씨모스 이미지 센서
US15/435,500 US10057517B2 (en) 2016-06-03 2017-02-17 Analog-digital converting device and method, and image sensor including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160069312A KR102546191B1 (ko) 2016-06-03 2016-06-03 아날로그-디지털 변환 장치 및 그 동작 방법과 그를 이용한 씨모스 이미지 센서

Publications (2)

Publication Number Publication Date
KR20170137971A KR20170137971A (ko) 2017-12-14
KR102546191B1 true KR102546191B1 (ko) 2023-06-22

Family

ID=60483634

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160069312A KR102546191B1 (ko) 2016-06-03 2016-06-03 아날로그-디지털 변환 장치 및 그 동작 방법과 그를 이용한 씨모스 이미지 센서

Country Status (2)

Country Link
US (1) US10057517B2 (ko)
KR (1) KR102546191B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019092994A1 (en) * 2017-11-10 2019-05-16 Sony Semiconductor Solutions Corporation Solid-state imaging apparatus
CA3034407C (en) * 2018-02-20 2021-05-04 Bradford Brainard Sensor to encoder signal converter
CN110213513B (zh) * 2019-05-07 2021-05-11 天津大学 一种基于单斜adc的高速数字相关双采样电路结构
CN114025114B (zh) * 2021-11-03 2023-05-12 成都微光集电科技有限公司 读出电路、图像传感器及控制方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040105454A (ko) 2003-06-09 2004-12-16 삼성전자주식회사 영상 소자 및 그의 데이터 판독 방법
KR100803229B1 (ko) 2006-08-09 2008-02-14 (주) 픽셀플러스 리드 아웃 회로를 공유하는 이미지 센서 및 리드 아웃회로를 공유하는 방법
KR101705045B1 (ko) * 2010-11-09 2017-02-10 삼성전자주식회사 아날로그 투 디지털 컨버터, 이를 포함하는 이미지 센서 및 아날로그 투 디지털 변환 방법
KR102057575B1 (ko) * 2013-07-25 2019-12-20 삼성전자주식회사 이미지 센서 및 그것의 제어 방법
KR102086777B1 (ko) * 2013-08-08 2020-03-09 삼성전자 주식회사 2-스텝 구조 및 차동 멀티 램핑 업/다운 신호를 적용하여 싱글 슬로프 기법으로 구현한 이미지 센서, 이의 동작 방법, 및 상기 이미지 센서를 포함하는 장치들

Also Published As

Publication number Publication date
US20170353677A1 (en) 2017-12-07
KR20170137971A (ko) 2017-12-14
US10057517B2 (en) 2018-08-21

Similar Documents

Publication Publication Date Title
KR102469080B1 (ko) 비교 장치 및 그에 따른 씨모스 이미지 센서
KR102694967B1 (ko) 아날로그-디지털 변환 장치 및 그에 따른 씨모스 이미지 센서
US9571777B2 (en) Analog/digital converter and solid-state imaging device
KR102527110B1 (ko) 아날로그-디지털 변환 장치 및 그 동작 방법
US7230558B2 (en) Column analog-to-digital conversion apparatus and method supporting a high frame rate in a sub-sampling mode
US7859447B2 (en) Image processing method, semiconductor device for detecting physical quantity distribution, and electronic apparatus
US9848154B2 (en) Comparator with correlated double sampling scheme and operating method thereof
US10681297B2 (en) Single-slope comparison device with low-noise, and analog-to-digital conversion device and CMOS image sensor including the same
US10574919B2 (en) High-speed and low-power analog-to-digital converter and CMOS image sensor using the same
KR102546191B1 (ko) 아날로그-디지털 변환 장치 및 그 동작 방법과 그를 이용한 씨모스 이미지 센서
US10498992B2 (en) Single-slope comparison device with low-noise, and analog-to-digital conversion device and CMOS image sensor including the same
US10728483B2 (en) Comparator with correlated double sampling scheme, CMOS image sensor including the same, and operating method thereof
KR102514432B1 (ko) 비교 장치 및 그 동작 방법과 그를 이용한 씨모스 이미지 센서
US8963065B2 (en) Sensing device and method for operating same
KR102617441B1 (ko) 아날로그-디지털 변환 장치 및 그 동작 방법
US10057527B2 (en) Analog-digital converter and method, and image sensor including the same
US10896701B2 (en) High-speed data readout apparatus and CMOS image sensor using the same
KR102469084B1 (ko) 고해상도 및 저잡음의 싱글-슬롭 비교 장치 및 그에 따른 씨모스 이미지 센서
KR20170062169A (ko) 전력 소모 감소를 위한 카운팅 장치 및 그를 이용한 아날로그-디지털 변환 장치와 씨모스 이미지 센서
US9706143B2 (en) Readout circuit and method of using the same
KR20240159123A (ko) Cmos 이미지 센서 및 그 구동방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right