KR100803229B1 - 리드 아웃 회로를 공유하는 이미지 센서 및 리드 아웃회로를 공유하는 방법 - Google Patents

리드 아웃 회로를 공유하는 이미지 센서 및 리드 아웃회로를 공유하는 방법 Download PDF

Info

Publication number
KR100803229B1
KR100803229B1 KR1020060075076A KR20060075076A KR100803229B1 KR 100803229 B1 KR100803229 B1 KR 100803229B1 KR 1020060075076 A KR1020060075076 A KR 1020060075076A KR 20060075076 A KR20060075076 A KR 20060075076A KR 100803229 B1 KR100803229 B1 KR 100803229B1
Authority
KR
South Korea
Prior art keywords
signal
different timings
column
unit pixels
column lines
Prior art date
Application number
KR1020060075076A
Other languages
English (en)
Other versions
KR20080013495A (ko
Inventor
민대성
Original Assignee
(주) 픽셀플러스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주) 픽셀플러스 filed Critical (주) 픽셀플러스
Priority to KR1020060075076A priority Critical patent/KR100803229B1/ko
Priority to PCT/KR2007/003745 priority patent/WO2008018721A1/en
Publication of KR20080013495A publication Critical patent/KR20080013495A/ko
Application granted granted Critical
Publication of KR100803229B1 publication Critical patent/KR100803229B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
    • H04N25/671—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction
    • H04N25/677—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction for reducing the column or line fixed pattern noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself

Abstract

본 발명은 리드 아웃 회로를 공유하는 이미지 센서를 개시한다. 이를 위해, 본 발명에 따른 이미지 센서는, 매트릭스 배열된 다수의 단위 픽셀을 포함하는 픽셀 어레이와, 픽셀 어레이의 로우 라인을 선택하는 로우 드라이버와, 서로 다른 타이밍으로 구동되어 다수의 칼럼 라인에 공유되고, 다수의 단위 픽셀의 고정 패턴 잡음을 제거하고, 아날로그 영상 신호를 디지털 영상 신호로 변환하는 다수의 리드 아웃 회로와, 다수의 리드 아웃 회로로부터 출력된 픽셀 어레이의 칼럼 라인의 적어도 2개 이상의 로우 라인의 영상 정보를 저장하는 다수의 라인 메모리와, 칼럼 방향의 어드레스 신호를 디코딩하고, 디코딩된 어드레스 신호에 대응하는 칼럼 라인에 해당하는 다수의 라인 메모리에 저장된 영상 정보를 출력하는 칼럼 디코더, 및 다수의 리드 아웃 회로의 동작을 제어하여 다수의 칼럼 라인에 대해 서로 다른 타이밍으로 구동하는 아날로그 제어 블록을 포함한다.
이미지 센서, 리드 아웃 회로, CDS, ADC, 픽셀, 라인 메모리

Description

리드 아웃 회로를 공유하는 이미지 센서 및 리드 아웃 회로를 공유하는 방법{Image sensor for sharing a read out circuit and method for sharing the read out circuit}
도 1은 일반적인 이미지 센서를 나타낸 블록도이다.
도 2는 본 발명에 따른 이미지 센서를 나타낸 블록도이다.
도 3은 도 2에 도시된 하나의 CDS 회로(310) 및 ADC(410)를 공유하는 두 개의 칼럼에 각각 연결된 두 개의 단위 픽셀(110(n), 110(n+1))을 나타낸 상세 회로도이다.
도 4는 도 3에 도시된 두 개의 단위 픽셀(110(n), 110(n+1))의 동작을 나타낸 타이밍도이다.
도 5는 도 2에 도시된 하나의 CDS 회로(310) 및 ADC(320)를 공유하는 두 개의 칼럼에 각각 연결된 두 개의 단위 픽셀(110(n), 110(n+1))의 다른 실시예를 나타낸 상세 회로도이다.
도 6은 도 5에 도시된 두 개의 단위 픽셀(110(n), 110(n+1))의 동작을 나타낸 타이밍도이다.
도 7은 본 발명에 따른 이미지 센서의 다른 실시예를 나타낸 블록도이다.
도 8a 및 도 8b는 도 7에 도시된 공유 단위 픽셀(130)을 나타낸 상세 회로 도이다.
도 9는 도 8a에 도시된 공유 단위 픽셀(130)의 동작을 나타낸 타이밍도이다.
도 10은 본 발명에 따른 이미지 센서의 또 다른 실시예를 나타낸 블록도이다.
<도면의 주요 부분에 대한 부호의 설명 >
100, 101, 102: 픽셀 어레이
110(n), 110(n+1): 단위 픽셀
111(n), 111(n+1), 131(n), 131(n+1), 141(n), 141(n+1), 141(n1), 141(n1+1): 포토 다이오드
112(n), 112(n+1), 132(n), 132(n+1), 142(n), 142(n+1), 142(n1), 142(n1+1): 전송 트랜지스터
113(n), 113(n+1), 133, 143: 리셋 트랜지스터
114(n), 114(n+1), 134, 144: 구동 트랜지스터
115(n), 115(n+1), 135, 145: 선택 트랜지스터
130: 공유 단위 픽셀
137(n), 137(n+1): 부분 단위 픽셀
200, 201, 202: 로우 드라이버
300, 301, 302(n), 302(n+1): 리드 아웃 회로
310, 311: CDS 회로
320, 321: ADC
500, 501, 502(n), 502(n+1): 아날로그 제어블록
600, 601, 602(n), 602(n+1): 라인 메모리 블록
610(n), 610(n+1), 630(n), 630(n+1): 라인 메모리
700, 701, 702(n), 702(n+1): 칼럼 디코더
800: 제 1 스위치 블록
810: 제1 스위치 수단
900, 901, 902(n), 902(n+1): 제 2 스위치 블록
910, 930: 제 2 스위치 수단
본 발명은 이미지 센서에 관한 것으로, 특히 씨모스(CMOS; Complementary Metal Oxide Semiconductor) 이미지 센서에 관한 것이다.
이미지 센서는 외부의 광학 정보를 전기 신호로 변환하는 장치이다. 이미지 센서의 단위 픽셀은 피사체에서 발생하는 빛 에너지에 대응하는 전기적 값을 발생한다. 특히, 씨모스 이미지 센서는 씨모스 제조 기술을 이용하여 광학적 이미지를 전기적 신호로 변환하는 장치로써, 각 단위 픽셀에 축적된 전하를 전압으로 출력하는 방식을 사용한다.
도 1은 일반적인 이미지 센서를 나타낸 블록도이다.
일반적인 이미지 센서는 픽셀 어레이(10), 로우 드라이버(20), 리드 아웃 회로(30), 아날로그 제어 블록(50), 라인 메모리(60) 및 칼럼 디코더(70)를 포함한다. 여기서, 리드 아웃 회로(30)는 다수의 CDS 회로(Correlated Double Sampling)(31) 및 다수의 ADC(Analog to Digital Converter)(32)를 포함한다.
픽셀 어레이(10)는 매트릭스 배열된 다수의 단위 픽셀(11)을 포함한다.
로우 드라이버(20)는 픽셀 어레이(10)의 로우 라인(row line)를 선택한다.
CDS 회로(31)는 단위 픽셀(11)이 갖는 고정 패턴 잡음(fixed pattern noise)을 제거하고, ADC(32)는 대응하는 CDS 회로(31)로부터 출력된 아날로그 영상 신호를 디지털 영상 신호로 변환한다.
아날로그 제어 블록(50)은 리드 아웃 회로(30)의 동작을 제어한다.
라인 메모리 블록(60)은 다수의 라인 메모리(61)를 포함하고, 각 라인 메모리(61)는 픽셀 어레이(10)의 대응하는 칼럼 라인(column line)의 영상 정보를 저장한다. 여기서, 각 라인 메모리(61)는 2개 로우 라인(row line)의 픽셀 정보를 순차적으로 저장하기 위한 2개의 래치(latch)로 구성될 수 있다.
칼럼 디코더(70)는 칼럼 방향의 어드레스 신호를 디코딩하여 라인 메모리(61)에 저장되어 있는 픽셀 정보를 출력한다.
도 1을 참조하면, 일반적인 이미지 센서는 하나의 단위 픽셀(11) 당 하나의 칼럼 버스를 통해 하나의 CDS 회로(31), 하나의 ADC(32) 및 하나의 라인 메모리(61)가 연결된다.
따라서, 단위 픽셀(11)의 피치(pitch)가 작아지면, 대응하는 CDS 회 로(31), ADC(32) 및 라인 메모리(60)가 형성되어야 하는 면적도 동일하게 작아진다. 이를 해결하기 위해, 회로들을 칼럼 방향으로 배열하여 디자인하면 칩이 칼럼 방향으로 길게 형성되어 전체 칩 크기가 증가한다.
단위 픽셀(11)의 피치(pitch)가 더욱 작아지면, 최악의 경우 주어진 피치 안에 CDS 회로(31) 및 ADC(32)를 구성하는 캐패시터 및 증폭기를 구현할 수 없게 된다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 창출된 것으로서, 일정수의 칼럼이 리드 아웃 회로를 공유하여 칩 면적을 줄이는 것을 목적으로 한다.
본 발명자들은 리드 아웃 회로를 다수의 칼럼이 공유하여 상기한 문제를 효과적으로 해결할 수 있음을 발견하고 본 발명을 완성하였다.
먼저, 본 발명에 따른 이미지 센서는, 매트릭스 배열된 다수의 단위 픽셀을 포함하는 픽셀 어레이; 픽셀 어레이의 로우 라인을 선택하는 로우 드라이버; 서로 다른 타이밍으로 구동되어 다수의 칼럼 라인에 공유되고, 다수의 단위 픽셀의 고정 패턴 잡음을 제거하고, 아날로그 영상 신호를 디지털 영상 신호로 변환하는 다수의 리드 아웃 회로; 다수의 리드 아웃 회로로부터 출력된 픽셀 어레이의 칼럼 라인의 적어도 2개 이상의 로우 라인의 영상 정보를 저장하는 다수의 라인 메모리; 칼럼 방향의 어드레스 신호를 디코딩하고, 디코딩된 어드레스 신호에 대응하는 칼럼 라인에 해당하는 다수의 라인 메모리에 저장된 영상 정보를 출력하는 칼럼 디코더, 및 다수의 리드 아웃 회로의 동작을 제어하여 다수의 칼럼 라인에 대해 서로 다른 타이밍으로 구동하는 아날로그 제어 블록을 포함하는 것을 특징으로 한다.
삭제
삭제
삭제
삭제
또한, 발명에 따른 이미지 센서는, 매트릭스 배열되고, 포토 다이오드 및 전송 트랜지스터를 포함하는 단위 픽셀이 리셋 트랜지스터, 구동 트랜지스터 및 선택 트랜지스터를 공유하는 다수의 단위 공유 픽셀을 포함하는 픽셀 어레이; 픽셀 어레이의 로우 라인을 선택하는 로우 드라이버; 다수의 단위 픽셀의 고정 패턴 잡음을 제거하고, 아날로그 영상 신호를 디지털 영상 신호로 변환하는 다수의 리드 아웃 회로; 서로 다른 타이밍으로 상기 다수의 리드 아웃 회로로부터 출력된 상기 픽셀 어레이의 칼럼 라인의 적어도 2개 이상의 로우 라인의 영상 정보를 저장하는 다수의 라인 메모리; 칼럼 방향의 어드레스 신호를 디코딩하고, 디코딩된 어드레스 신호에 대응하는 칼럼 라인에 해당하는 다수의 라인 메모리에 저장된 영상 정보를 출력하는 칼럼 디코더; 및 다수의 리드 아웃 회로의 동작을 제어하여 다수의 단위 픽셀에 연결된 각 컬럼 라인에 대해 서로 다른 타이밍으로 구동하는 아날로그 제어 블록을 포함하는 것을 특징으로 한다.
삭제
삭제
삭제
삭제
한편, 본 발명에 따른 이미지 센서의 리드 아웃 회로를 공유 방법은, 서로 다른 타이밍으로 다수의 칼럼 라인을 하나의 리드 아웃 회로에 연결하여 다수의 칼럼 라인이 하나의 리드 아웃 회로를 공유하고, 리드 아웃 회로의 동작을 제어하여 다수의 칼럼 라인에 대해 서로 다른 타이밍으로 구동하는 아날로그 제어 블록을 포함하는 이미지 센서의 리드 아웃 회로 공유 방법에 있어서, 피사체의 광학상을 영상 정보로 변환하는 단계; 아날로그 제어 블록의 제어에 따라 리드 아웃 회로를 서로 다른 타이밍으로 구동하는 단계; 리드 아웃 회로에서 처리된 영상 데이터를 서로 다른 타이밍으로 다수의 라인 메모리에 저장하는 단계; 및 다수의 라인 메모리에 저장된 영상 데이터를 출력하는 단계를 포함하는 것을 특징으로 한다.
삭제
삭제
삭제
또한, 본 발명에 따른 이미지 센서의 리드 아웃 회로를 공유 방법은, 다수의 칼럼 라인이 하나의 리드 아웃 회로를 공유하고, 리드 아웃 회로의 동작을 제어하여 다수의 칼럼 라인에 대해 서로 다른 타이밍으로 구동하는 아날로그 제어 블록을 포함하는 이미지 센서의 리드 아웃 회로 공유 방법에 있어서, 피사체의 광학상을 영상 정보로 변환하는 단계와, 아날로그 제어 블록의 제어에 따라 리드 아웃 회로를 서로 다른 타이밍으로 구동하는 단계; 리드 아웃 회로에서 처리된 영상 데이터를 서로 다른 타이밍으로 다수의 라인 메모리에 저장하는 단계; 및 다수의 라인 메모리에 저장된 영상 데이터를 출력하는 단계를 포함하는 것을 특징으로 한다.
삭제
삭제
삭제
한편, 본 발명은 공유 픽셀 구조 및 비 공유 픽셀 구조에서 모두 적용 가능하다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되는 실시예에 한정되지 않고 당업자에 의해 본 발명의 청구범위 내에서 다양한 형태로 구체화될 수 있다. 명세서 전체에 걸쳐서 동일한 참조 번호들은 동일한 구성요소를 나타낸다.
도 2는 본 발명에 따른 이미지 센서를 나타낸 블록도이다. 여기서는 두 개의 칼럼이 하나의 리드 아웃 회로(CDS 회로 및 ADC)를 공유하는 경우를 예를 들어 설명하지만, 필요에 따라 다수의 칼럼이 하나의 리드 아웃 회로를 공유할 수 있다.
본 발명에 따른 이미지 센서는 픽셀 어레이(100), 로우 드라이버(200), 제 1 선택 스위치 블록(800), 리드 아웃 회로(300), 제 2 선택 스위치 블록(900), 아날로그 제어 블록(500), 라인 메모리 블록(600) 및 칼럼 디코더(700)를 포함한다. 여기서, 리드 아웃 회로(300)는 다수의 CDS(Correlated Double Sampling) 회로(310) 및 다수의 ADC(Analog to Digital Converter)(320)를 포함한다.
픽셀 어레이(100)는 매트릭스 배열된 다수의 단위 픽셀(110(n), 110(n+1))을 포함한다.
로우 드라이버(200)는 픽셀 어레이(100)의 로우 라인(row line)을 선택한다.
리드 아웃 회로(300)의 CDS 회로(310)는 단위 픽셀(110)이 갖는 고정 패턴 잡음(fixed pattern noise)을 제거하고, ADC(320)은 대응하는 CDS 회로(310)로부터 출력된 아날로그 영상 신호를 디지털 영상 신호로 변환한다.
아날로그 제어 블록(500)은 리드 아웃 회로(300)의 동작을 제어한다.
라인 메모리 블록(600)은 다수의 라인 메모리(610(n), 610(n+1))를 포함하고, 각 라인 메모리(610(n), 610(n+1))는 픽셀 어레이(100)의 칼럼(column)의 2개 로우 라인의 영상 정보를 각각 저장하는 제 1 래치 및 제 2 래치(611(n), 612(n), 611(n+1), 612(n+1))를 포함한다.
칼럼 디코더(700)는 칼럼 방향의 어드레스 신호를 디코딩하고, 디코딩된 어드레스 신호에 해당하는 칼럼 라인에 대응하는 라인 메모리(610(n), 610(n+1))의 제 2 래치(612(n), 612(n+1))에 저장된 영상 정보를 출력한다.
제 1 선택 스위치 블록(800)은 다수의 스위치 수단(810)을 포함하고, 각 스위치 수단(810)은 짝수 스위칭 신호 ES 또는 홀수 스위칭 신호 OS에 응답하여 대응하는 칼럼 라인을 공유된 리드 아웃 회로(300)에 연결한다.
제 2 스위치 블록(900)은 다수의 스위치 수단(910)을 포함하고, 각 스위치 수단(910)은 짝수 스위칭 신호 ES 및 홀수 스위칭 신호OS에 응답하여 대응하는 ADC(410)의 출력을 라인 메모리 블록(600)에 전송한다.
도 3은 도 2에 도시된 하나의 CDS 회로(310) 및 ADC(410)를 공유하는 두 개의 칼럼 라인에 각각 연결된 두 개의 단위 픽셀들(110(n), 110(n+1))을 나타낸 상세 회로도이다. 여기서는 두 개의 칼럼 라인이 하나의 리드 아웃 회로(CDS 회로(310) 및 ADC(410))를 공유하는 경우를 예를 들어 설명하지만, 필요에 따라 다수의 칼럼 라인이 하나의 리드 아웃 회로(CDS 회로(310) 및 ADC(410))를 공유하는 구조가 사용될 수 있다.
짝수 단위 픽셀(110(n))은 포토 다이오드(111(n)), 전송 트랜지스터(112(n)), 리셋 트랜지스터(113(n)), 구동 트랜지스터(114(n)) 및 선택 트랜지스터(115(n))를 포함한다. 포토 다이오드들(111(n))은 피사체의 광학상에 대응하는 광전하를 생성한다.
전송 트랜지스터(112(n))는 짝수 전송 신호 TX(n) 에 각각 응답하여 대응하는 포토 다이오드(111(n))에서 생성된 광전하를 플로우팅 확산 노드(Floating Diffusion Node)(116(n))로 각각 전송한다.
리셋 트랜지스터(113(n))는 다음 영상 정보의 검출을 위해 짝수 리셋 신호 RT(n) 에 각각 응답하여 플로우팅 확산 노드(116(n))에 저장되어 있는 전하를 각각 배출한다.
구동 트랜지스터(114(n))는 소스 팔로워(source follower) 역할을 수행한다.
선택 트랜지스터(115(n))는 선택 신호 LS에 응답하여 스위칭으로 어드레싱을 수행할 수 있다.
홀수 단위 픽셀(110(n+1))은 포토 다이오드(111(n+1)), 전송 트랜지스터(112(n+1)), 리셋 트랜지스터(113(n+1)), 구동 트랜지스터(114(n+1)) 및 선택 트랜지스터(115(n+1))를 포함한다.
포토 다이오드(111(n+1))은 피사체의 광학상에 대응하는 광전하를 생성한다.
전송 트랜지스터(112(n+1))는 홀수 전송 신호 TX(n+1)에 응답하여 대응하는 포토 다이오드(111(n+1))에서 생성된 광전하를 플로우팅 확산 노드(Floating Diffusion Node)(116(n+1))로 전송한다.
리셋 트랜지스터(113(n+1))는 다음 영상 정보의 검출을 위해 홀수 리셋 신호 RT(n+1)에 응답하여 플로우팅 확산 노드(116(n+1))에 저장되어 있는 전하를 배출한다.
구동 트랜지스터(114(n+1))는 소스 팔로워(source follower) 역할을 수행한다.
선택 트랜지스터(115(n+1))는 선택 신호 LS에 응답하여 스위칭으로 어드레싱을 수행할 수 있다.
여기서, 두 개의 선택 트랜지스터들(115(n), 115(n+1))에 동일한 선택신호 LS가 인가된다.
두 개의 단위 픽셀들(110(n), 110(n+1)) 각각에 대해 동일한 노광 시간을 적용하기 위해, 홀수/짝수 리셋 신호 RT(n), RT(n+1) 및 홀수/짝수 전송 신호 TX(n), TX(n+1)가 서로 다른 타이밍으로 두 개의 단위 픽셀들(110(n), 110(n+1))에 각각 인가되어 두 개의 단위 픽셀들(110(n), 110(n+1))이 서로 다른 타이밍으로 리셋 되고 서로 다른 타이밍으로 영상 정보를 전송한다. 한편, 선택 신호 LS는 두 개의 단위 픽셀들(110(n), 110(n+1))에 공유된다.
도 4는 도 3에 도시된 두 개의 단위 픽셀(110(n), 110(n+1))의 동작을 나타낸 타이밍도이다.
짝수 리셋 신호 RT(n)가 하이 레벨인 상태에서, 짝수 전송 신호 TX(n)가 하이 레벨이 될 때, 짝수 칼럼 라인(CL(n))에 연결된 짝수 단위 픽셀(110(n))이 리셋 되고(t11), 일정 시간 후에, 홀수 리셋 신호 RT(n+1)가 하이 레벨인 상태에서, 홀수 전송 신호 TX(n+1)가 하이 레벨이 될 때, 홀수 칼럼 라인(CL(n+1))에 연결된 홀수 단위 픽셀(110(n+1))이 리셋 된다(t12).
또한, 두 개의 포토 다이오드들(111(n), 111(n+1))은 짝수/홀수 전송 신호 TX(n), TX(n+1)가 로우 레벨에서 다시 하이 레벨이 될 때까지 노광 동작을 수행한다. 여기서, 짝수 칼럼 라인(CL(n))에 연결된 짝수 단위 픽셀(110(n))의 노광 시 간(integration time)(ET(n))과 홀수 칼럼 라인(CL(n+1))에 연결된 단위 픽셀(110(n+1))의 노광 시간(ET(n+1))은 동일하게 설정된다.
선택 신호 LS와 짝수 스위칭 신호 ES가 하이 레벨이 되고, 짝수 리셋 신호 RT(n)가 로우 레벨이 될 때, 짝수 칼럼 라인(CL(n))에 연결된 짝수 단위 픽셀(110(n))의 기준 신호(reference signal)가 리드 된다(t13).
짝수 전송 신호 TX(n)가 다시 하이 레벨이 될 때 포토 다이오드(111(n))에 저장된 광전하를 플로우팅 확산 노드(116(n))에 전송한다. 이어서, 짝수 전송 신호 TX(n)가 로우 레벨이 될 때, 플로우팅 확산 노드(116(n))에 저장된 데이터가 짝수 칼럼 라인(CL(n))에 출력된다(t14). 이어서, CDS 회로(310)는 짝수 칼럼 라인(CL(n))에 실린 영상 신호에 대해 CDS(Correlated Double Sampling)을 수행하고, ADC(320)은 CDS 수행된 아날로그 영상 신호를 디지털 영상 신호로 변환하고, 짝수 라인 메모리(610(n))의 제 1 래치(611(n))는 디지털 영상 신호를 저장한다. 이후에, 다음 로우 라인의 디지털 영상 신호가 입력되면, 짝수 라인 메모리(610(n))의 제 1 래치(611(n))에 저장된 디지털 영상 신호는 제2 래치(612(n))에 전송되고, 입력된 디지털 영상 신호는 제 1 래치(611(n))에 저장된다.
한편, 선택 신호 LS가 하이 레벨을 유지한 상태에서 홀수 스위칭 신호 OS가 하이 레벨이 되고, 홀수 리셋 신호 RT(n+1)가 로우 레벨이 될 때, 홀수 칼럼에 대응하는 단위 픽셀(110(n+1))의 기준 신호(reference signal)가 리드 된다(t15).
홀수 전송 신호 TX(n+1)가 다시 하이 레벨이 될 때, 포토 다이오드(111(n+1))에 저장된 광전하를 플로우팅 확산 노드(116(n+1))에 전송한다. 이어 서, 홀수 전송 신호 TX(n+1)가 로우 레벨이 될 때, 플로우팅 확산 노드(116(n+1))에 저장된 데이터가 홀수 칼럼 라인 CL(n+1)에 출력된다(t16).
이어서, CDS 회로(310)는 홀수 칼럼 라인 CL(n+1)에 실린 영상 신호에 대해 CDS(Correlated Double Sampling)을 수행하고, ADC(320)은 CDS 수행된 아날로그 영상 신호를 디지털 영상 신호로 변환하고, 홀수 라인 메모리(610(n+1))의 제1 래치(611(n+1))는 디지털 영상 신호를 저장한다. 이후에, 다음 로우 라인의 디지털 영상 신호가 입력되면, 홀수 라인 메모리(610(n+1))의 제 1 래치(611(n+1))에 저장된 디지털 영상 신호는 제2 래치(612(n+1))에 전송되고, 입력된 디지털 영상 신호는 제 1 래치(611(n+1))에 저장된다.
도 5는 도 2에 도시된 하나의 CDS 회로(310) 및 ADC(320)를 공유하는 두 개의 칼럼 라인에 각각 연결된 두 개의 단위 픽셀들(120(n), 120(n+1))의 다른 실시예를 나타낸 상세 회로도이다. 여기서는 두 개의 칼럼 라인이 하나의 리드 아웃 회로(CDS 회로(310) 및 ADC(410))를 공유하는 경우를 예를 들어 설명하지만, 필요에 따라 다수의 칼럼 라인이 하나의 리드 아웃 회로(CDS 회로(310) 및 ADC(320))를 공유하는 구조가 사용될 수 있다.
짝수 단위 픽셀(120(n))은 포토 다이오드(121(n)), 전송 트랜지스터(122(n)), 리셋 트랜지스터(123(n)), 구동 트랜지스터(124(n)) 및 선택 트랜지스터(125(n))를 포함한다.
포토 다이오드(121(n))은 피사체의 광학상에 대응하는 광전하를 생성한다.
전송 트랜지스터(122(n))은 짝수 전송 신호 TX(n)에 응답하여 포토 다이오 드(121(n))에서 생성된 광전하를 플로우팅 확산 노드(Floating Diffusion Node)(126(n))로 전송한다.
리셋 트랜지스터(123(n))은 다음 영상 정보의 검출을 위해 동일한 리셋 신호 RT에 응답하여 플로우팅 확산 노드(126(n))에 저장되어 있는 전하를 배출한다.
구동 트랜지스터(124(n))은 소스 팔로워(source follower) 역할을 수행한다.
홀수 단위 픽셀(120(n+1))은 포토 다이오드(121(n+1)), 전송 트랜지스터(122(n+1)), 리셋 트랜지스터(123(n+1)), 구동 트랜지스터(124(n+1)) 및 선택 트랜지스터(125(n+1))를 포함한다.
포토 다이오드(121(n+1))은 피사체의 광학상에 대응하는 광전하를 생성한다.
전송 트랜지스터(122(n+1))는 홀수 전송 신호 TX(n+1)에 응답하여 대응하는 포토 다이오드(121(n+1))에서 생성된 광전하를 플로우팅 확산 노드(Floating Diffusion Node)(126(n+1))로 전송한다.
리셋 트랜지스터(123(n+1))는 다음 영상 정보의 검출을 위해 리셋 신호 RT에 응답하여 플로우팅 확산 노드(126(n+1))에 저장되어 있는 전하를 배출한다.
구동 트랜지스터(124(n+1))는 소스 팔로워(source follower) 역할을 수행한다.
선택 트랜지스터(125(n+1))는 선택 신호 LS에 응답하여 스위칭으로 어드레싱을 수행할 수 있다.
여기서, 두 개의 선택 트랜지스터들(125(n), 125(n+1))에 동일한 선택신호 LS가 인가된다.
두 개의 단위 픽셀들(120(n), 120(n+1)) 각각에 대해 동일한 노광 시간을 적용하기 위해, 홀수/짝수 전송 신호 TX(n), TX(n+1)가 서로 다른 타이밍으로 두 개의 단위 픽셀들(120(n), 120(n+1)) 각각에 인가되어 두 개의 단위 픽셀들(n), 120(n+1))이 순차적으로 리셋 되고 순차적으로 영상 정보를 전송한다. 한편, 선택 신호 LS는 두 개의 단위 픽셀들(120(n), 120(n+1))에 공유된다.
도 6은 도 5에 도시된 두 개의 단위 픽셀(120(n), 120(n+1))의 동작을 나타낸 타이밍도이다.
리셋 신호 RT가 하이 레벨인 상태에서, 짝수 전송 신호 TX(n)가 하이 레벨이 될 때, 짝수 칼럼 라인 CL(n)에 연결된 단위 픽셀(120(n))이 리셋 되고(t21), 일정 시간 후에, 홀수 전송 신호 TX(n+1)가 하이 레벨이 될 때, 홀수 칼럼 라인 CL(n+1)에 연결된 단위 픽셀(120(n+1))이 리셋 된다(t22).
또한, 짝수/홀수 전송 신호 TX(n), TX(n+1)가 로우 레벨에서 다시 하이 레벨이 될 때까지 두 개의 포토 다이오드들(121(n), 121(n+1))은 노광 동작을 수행한다. 여기서, 짝수 칼럼 라인 CL(n)에 연결된 단위 픽셀(120(n))의 노광 시간 ET(n)과 홀수 칼럼 라인 CL(n+1)에 대응하는 단위 픽셀(120(n+1))의 노광 시간(integration time) ET(n+1)은 동일하게 설정된다.
선택 신호 LS와 짝수 스위칭 신호 ES가 하이 레벨이 되고, 리셋 신호 RT가 로우 레벨이 될 때, 짝수 칼럼 라인 CL(n)에 연결된 단위 픽셀(120(n))의 기준 신 호(reference signal)가 리드 된다(t23).
짝수 전송 신호 TX(n)가 다시 하이 레벨이 될 때 포토 다이오드(121(n))에 저장된 광전하를 플로우팅 확산 노드(126(n))에 전송한다. 이어서, 짝수 전송 신호 TX(n)가 로우 레벨이 될 때, 플로우팅 확산 노드(126(n))에 저장된 데이터가 짝수 칼럼 라인 CL(n)에 출력된다(t24).
이어서, CDS 회로(310)는 짝수 칼럼 라인 CL(n)에 실린 영상 신호에 대해 CDS(Correlated Double Sampling)을 수행하고, ADC(320)은 CDS 수행된 아날로그 영상 신호를 디지털 영상 신호로 변환하고, 짝수 라인 메모리(610(n))의 제1 래치(611(n))는 디지털 영상 신호를 저장한다. 이후에, 다음 로우 라인의 디지털 영상 신호가 입력되면, 짝수 라인 메모리(610(n))의 제1 래치(611(n))에 저장된 디지털 영상 신호는 제2 래치(612(n))에 전송되고, 입력된 디지털 영상 신호는 제1 래치(61(n))에 저장된다.
한편, 선택 신호 LS가 하이 레벨을 유지한 상태에서 홀수 스위칭 신호 OS가 하이 레벨이 되고, 리셋 신호 RT가 로우 레벨이 될 때, 홀수 칼럼에 대응하는 단위 픽셀(120(n+1))의 기준 신호(reference signal)가 리드 된다(t25).
홀수 전송 신호 TX(n+1)가 다시 하이 레벨이 될 때, 포토 다이오드(121(n+1))에 저장된 광전하를 플로우팅 확산 노드(126(n+1))에 전송한다. 이어서, 홀수 전송 신호 TX(n+1)가 로우 레벨이 될 때, 플로우팅 확산 노드(126(n+1))에 저장된 데이터가 홀수 칼럼 라인 CL(n+1)에 출력된다(t26).
이어서, CDS 회로(310)는 홀수 칼럼 라인 CL(n+1)에 실린 영상 신호에 대 해 CDS(Correlated Double Sampling)을 수행하고, ADC(320)은 CDS 수행된 아날로그 영상 신호를 디지털 영상 신호로 변환하고, 홀수 라인 메모리(610(n+1))의 제1 래치(611(n+1))는 디지털 영상 신호를 저장한다. 이후에, 다음 로우 라인의 디지털 영상 신호가 입력되면, 홀수 라인 메모리(610(n+1))의 제1 래치(611(n+1))에 저장된 디지털 영상 신호는 제2 래치(612(n+1))에 전송되고, 입력된 디지털 영상 신호는 제1 래치(611(n+1))에 저장된다.
도 7은 본 발명에 따른 이미지 센서의 다른 실시예를 나타낸 블록도이다.
본 발명에 따른 이미지 센서는 픽셀 어레이(101), 리드 아웃 회로(301), 로우 드라이버(201), 제2 선택 스위치 블록(901), 아날로그 제어 블록(501), 라인 메모리 블록(601) 및 칼럼 디코더(701)를 포함한다. 여기서, 리드 아웃 회로(301)는 CDS(Correlated Double Sampling) 회로(311), ADC(Analog to Digital Converter)(321)를 포함한다.
픽셀 어레이(101)는 매트릭스 배열된 다수의 공유 단위 픽셀(130)을 포함한다.
로우 드라이버(201)는 픽셀 어레이(101)의 로우 라인(row line)을 선택한다.
CDS 회로(311)는 공유 단위 픽셀(130)이 갖는 고정 패턴 잡음(fixed pattern noise)을 제거한다.
ADC 블록(321)은 대응하는 CDS 회로(311)로부터 출력된 아날로그 영상 신호를 디지털 영상 신호로 변환한다.
아날로그 제어 블록(501)은 리드 아웃 회로(301)의 동작을 제어한다.
라인 메모리 블록(601)은 다수의 라인 메모리(630(n), 630(n+1))를 포함하고, 각 라인 메모리(630(n), 630(n+1))는 픽셀 어레이(101)의 칼럼 라인(column)의 2개 로우 라인의 영상 정보를 각각 저장하는 제1 래치 및 제2 래치(631(n), 632(n), 631(n+1), 632(n+1))를 포함한다.
칼럼 디코더(701)는 칼럼 방향의 어드레스 신호를 디코딩하고, 디코딩된 어드레스 신호에 해당하는 칼럼 라인에 대응하는 라인 메모리(630(n) 또는 630(n+1))의 제2 래치(632(n), 632(n+1))에 저장된 영상 정보를 출력한다.
제2 스위치 블록(901)은 다수의 스위치 수단(930)을 포함하고, 각 스위치 수단(930)은 짝수/홀수 스위칭 신호 ES/OS에 응답하여 대응하는 ADC(321)의 출력을 라인 메모리 블록(601)에 전송한다.
도 8a 및 도 8b는 도 7에 도시된 공유 단위 픽셀(130)을 나타낸 상세 회로도이다. 도 8a는 두 개의 단위 픽셀(137(n), 137(n+1))이 리셋 트랜지스터(133), 구동 트랜지스터(134) 및 선택 트랜지스터(135)를 공유하는 구조를 나타내고, 도 8b는 네 개의 단위 픽셀(147(n), 147(n+1), 147(n1), 147(n1+1))이 리셋 트랜지스터(143), 구동 트랜지스터(144) 및 선택 트랜지스터(145)를 공유하는 구조를 나타낸다.
먼저, 도 8a를 참조하면, 공유 단위 픽셀(130)은 두 개의 단위 픽셀(137(n), 137(n+1))이 리셋 트랜지스터(133), 구동 트랜지스터(134) 및 선택 트랜지스터(135)를 공유하는 구조이다. 여기서, 단위 픽셀(137(n), 137(n+1)) 각각은 포토 다이오드(131(n), 131(n+1)) 및 전송 트랜지스터(132(n), 132(n+1))를 포함한다.
포토 다이오드들(131(n), 131(n+1))은 피사체의 광학상에 대응하는 광전하를 생성한다.
전송 트랜지스터들(132(n), 132(n+1))은 짝수/홀수 전송 신호 TX(n), TX(n+1)에 각각 응답하여 포토 다이오드들(131(n), 131(n+1))에서 생성된 광전하를 플로우팅 확산 노드(Floating Diffusion Node)(136)로 전송한다.
리셋 트랜지스터(133)는 다음 영상 정보의 검출을 위해 리셋 신호 RT에 응답하여 플로우팅 확산 노드(136)에 저장되어 있는 전하를 배출한다.
구동 트랜지스터(134)는 소스 팔로워(source follower) 역할을 수행하고, 선택 트랜지스터(135)는 선택 신호 LS에 응답하여 스위칭으로 어드레싱을 수행할 수 있다.
두 개의 단위 픽셀들(137(n), 137(n+1)) 각각에 대해 동일한 노광 시간을 적용하기 위해, 리셋 신호 RT 및 홀수/짝수 전송 신호 TX(n), TX(n+1)가 서로 다른 타이밍으로 두 개의 단위 픽셀들(137(n), 137(n+1)) 각각에 인가되어 두 개의 단위 픽셀들(137(n), 137(n+1))이 순차적으로 리셋 되고 순차적으로 영상 정보를 전송한다.
도 8b를 참조하면, 공유 단위 픽셀(140)은 네 개의 단위 픽셀(147(n), 147(n+1), 147(n1), 147(n1+1))이 리셋 트랜지스터(143), 구동 트랜지스터(144) 및 선택 트랜지스터(145)를 공유하는 구조이다. 여기서, 단위 픽셀(147(n), 147(n+1), 147(n1), 147(n1+1)) 각각은 포토 다이오드(141(n), 141(n+1), 141(n1), 141(n1+1)) 및 전송 트랜지스터(142(n), 142(n+1), 142(n1), 142(n1+1))를 포함한다. 도 8b에 도시된 공유 단위 픽셀(140)의 동작은 도 8a에 도시된 공유 단위 픽셀(130)과 유사하여 여기서는 이의 상세한 설명은 생략한다.
도 9는 도 8a에 도시된 공유 단위 픽셀(130)의 동작을 나타낸 타이밍도이다.
리셋 신호 RT가 하이 레벨인 상태에서, 짝수 전송 신호 TX(n)가 하이 레벨이 될 때, 짝수 단위 픽셀(137(n))이 리셋 되고(t31), 일정 시간 후에, 리셋 신호 RT가 하이 레벨이 되고, 홀수 전송 신호 TX(n+1)가 하이 레벨이 될 때, 홀수 단위 픽셀(120(n+1))이 리셋 된다(t32).
또한, 짝수/홀수 전송 신호 TX(n), TX(n+1)가 로우 레벨에서 다시 하이 레벨이 될 때까지 두 개의 포토 다이오드들(131(n), 131(n+1))은 노광 동작을 수행한다. 여기서, 짝수 단위 픽셀(137(n))과 홀수 단위 픽셀(137(n+1))의 노광 시간(integration time)은 동일하게 설정된다.
선택 신호 LS와 짝수 스위칭 신호 ES가 하이 레벨이 되고, 리셋 신호 RT가 로우 레벨이 될 때, 짝수 단위 픽셀(137(n))의 기준 신호(reference signal)가 리드 된다(t33).
짝수 전송 신호 TX(n)가 다시 하이 레벨이 될 때 포토 다이오드(131(n))에 저장된 광전하를 플로우팅 확산 노드(136(n))에 전송한다. 이어서, 짝수 전송 신호 TX(n)가 로우 레벨이 될 때, 플로우팅 확산 노드(136(n))에 저장된 데이터가 칼럼 라인 CL에 출력된다.
이어서, CDS 회로(311)는 칼럼 라인 CL에 실린 영상 신호에 대해 CDS(Correlated Double Sampling)을 수행하고, ADC(321)은 CDS 수행된 아날로그 영상 신호를 디지털 영상 신호로 변환하고, 짝수 라인 메모리(630(n))의 제1 래치(631(n))는 디지털 영상 신호를 저장한다. 이후에, 다음 로우 라인의 디지털 영상 신호가 입력되면, 짝수 라인 메모리(630(n))의 제1 래치(631(n))에 저장된 디지털 영상 신호는 제2 래치(632(n))에 전송되고, 입력된 디지털 영상 신호는 제1 래치(631(n))에 저장된다.한편, 선택 신호 LS가 하이 레벨을 유지한 상태에서 홀수 스위칭 신호 OS가 하이 레벨이 되고, 리셋 신호 RT가 로우 레벨이 될 때, 홀수 단위 픽셀(137(n+1))의 기준 신호(reference signal)가 리드 된다.
홀수 전송 신호 TX(n+1)가 다시 하이 레벨이 될 때, 포토 다이오드(131(n+1))에 저장된 광전하를 플로우팅 확산 노드(136(n+1))에 전송한다. 이어서, 홀수 전송 신호 TX(n+1)가 로우 레벨이 될 때, 플로우팅 확산 노드(136(n+1)c)에 저장된 데이터가 칼럼 라인 CL에 출력된다.
이어서, CDS 회로(311)는 칼럼 라인 CL에 실린 영상 신호에 대해 CDS(Correlated Double Sampling)을 수행하고, ADC(321)은 CDS 수행된 아날로그 영상 신호를 디지털 영상 신호로 변환하고, 홀수 라인 메모리(630(n+1))의 제1 래치(631(n+1))는 디지털 영상 신호를 저장한다. 이후에, 다음 로우 라인의 디지털 영상 신호가 입력되면, 홀수 라인 메모리(631(n+1))의 제1 래치(631(n+1))에 저장된 디지털 영상 신호는 제2 래치(632(n+1))에 전송되고, 입력된 디지털 영상 신호 는 제1 래치(631(n+1))에 저장된다.
도 10은 본 발명에 따른 이미지 센서의 또 다른 실시예를 나타낸 블록도이다.
본 발명에 따른 이미지 센서는 픽셀 어레이(102)를 기준으로 상부 및 하부에 짝수/홀수 칼럼에 대응하는 리드 아웃 회로(302(n), 302(n+1)), 제2 선택 스위치 블록(902(n), 902(n+1)), 라인 메모리 블록(602(n), 602(n+1)) 및 칼럼 디코더(702(n), 702(n+1))가 배치되고, 로우 드라이버(202) 및 아날로그 제어블록(502)은 픽셀 어레이(102)를 기준으로 좌측 또는 우측에 배치된다. 여기서, 리드 아웃 회로(30(n), 302(n+1)는 다수의 CDS(Correlated Double Sampling) 회로(312) 및 다수의 ADC(Analog to Digital Converter)(322)를 포함한다. 도 10에 도시된 이미지 센서는 도 7에 도시된 이미지 센서와 유사하게 동작하므로 여기서는 이의 상세한 설명은 생략한다.
본 발명은 용량이 큰 홀드 커패시터(hold capacitor) 및 샘플링 커패시터(sampling capacitor)를 사용하는 리드 아웃 회로(CDS 회로, ADC 등)를 다수의 칼럼이 공유하고, 리드 아웃 회로가 각 칼럼에 대해 동작 타이밍을 다르게 설정함으로써 칩 면적을 줄일 수 있다.
이상에서 설명한 바와 같이, 본 발명에 따른 이미지 센서는 일정수의 칼럼이 리드 아웃 회로를 공유하여 칩 면적을 줄일 수 있는 효과가 있다.

Claims (21)

  1. 매트릭스 배열된 다수의 단위 픽셀을 포함하는 픽셀 어레이;
    상기 픽셀 어레이의 로우 라인을 선택하는 로우 드라이버;
    서로 다른 타이밍으로 구동되어 다수의 칼럼 라인에 공유되고, 상기 다수의 단위 픽셀의 고정 패턴 잡음을 제거하고, 아날로그 영상 신호를 디지털 영상 신호로 변환하는 다수의 리드 아웃 회로;
    상기 다수의 리드 아웃 회로로부터 출력된 상기 픽셀 어레이의 칼럼 라인의 적어도 2개 이상의 로우 라인의 영상 정보를 저장하는 다수의 라인 메모리;
    칼럼 방향의 어드레스 신호를 디코딩하고, 디코딩된 어드레스 신호에 대응하는 칼럼 라인에 해당하는 상기 다수의 라인 메모리에 저장된 영상 정보를 출력하는 칼럼 디코더; 및
    상기 다수의 리드 아웃 회로의 동작을 제어하여 상기 다수의 칼럼 라인에 대해 서로 다른 타이밍으로 구동하는 아날로그 제어 블록을 포함하는 것을 특징으로 하는 이미지 센서.
  2. 제 1 항에 있어서, 상기 다수의 단위 픽셀 각각은
    피사체의 광학상에 대응하는 광전하를 생성하는 포토 다이오드;
    전송 신호에 응답하여 상기 포토 다이오드에서 생성된 광전하를 플로우팅 확산 노드로 전송하는 전송 트랜지스터;
    다음 영상 정보의 검출을 위해 리셋 신호에 응답하여 상기 플로우팅 확산 노드에 저장되어 있는 전하를 배출하는 리셋 트랜지스터;
    소스 팔로워(source follower) 역할을 수행하는 구동 트랜지스터; 및
    선택 신호에 응답하여 스위칭으로 어드레싱을 수행하는 선택 트랜지스터를 포함하는 것을 특징으로 하는 이미지 센서.
  3. 제 2 항에 있어서,
    상기 다수의 칼럼 라인에 연결된 단위 픽셀은 상기 리셋 신호 및 상기 전송 신호가 서로 다른 타이밍으로 각각 인가되어 상기 다수의 칼럼 라인 별로 서로 다른 타이밍으로 리셋 되고 서로 다른 타이밍으로 영상 정보를 전송하여, 상기 다수의 단위 픽셀들에 대해 동일한 노광 시간을 적용하는 것을 특징으로 하는 이미지 센서.
  4. 제 2 항에 있어서,
    상기 선택 신호는 상기 다수의 단위 픽셀들에 공유되는 것을 특징으로 하는 이미지 센서.
  5. 제 2 항에 있어서,
    상기 리셋 신호는 상기 다수의 단위 픽셀들에 공유되는 것을 특징으로 하는 이미지 센서.
  6. 제 1 항에 있어서, 상기 다수의 리드 아웃 회로는
    상기 다수의 단위 픽셀이 갖는 고정 패턴 잡음(fixed pattern noise)을 제거하는 다수의 CDS 회로; 및
    대응하는 상기 다수의 CDS 회로로부터 출력된 아날로그 영상 신호를 디지털 영상 신호로 변환하는 다수의 ADC을 포함하는 것을 특징으로 하는 이미지 센서.
  7. 삭제
  8. 제 1 항에 있어서,
    상기 다수의 라인 메모리는 적어도 2개 로우 라인의 영상 정보를 순차적으로 저장하는 다수의 래치 수단을 포함하는 것을 특징으로 하는 이미지 센서.
  9. 제 1 항에 있어서,
    스위칭 신호에 응답하여 공유된 칼럼 라인 중에서 선택된 칼럼 라인을 상기 다수의 리드 아웃 회로에 연결하는 다수의 제1 선택 스위치 수단; 및
    상기 스위칭 신호에 응답하여 상기 다수의 리드 아웃 회로의 출력을 상기 다수의 라인 메모리에 전송하는 다수의 제 2 스위치 수단을 더 포함하는 것을 특징으로 하는 이미지 센서.
  10. 서로 다른 타이밍으로 다수의 칼럼 라인을 하나의 리드 아웃 회로에 연결하여 다수의 칼럼 라인이 하나의 리드 아웃 회로를 공유하고, 상기 리드 아웃 회로의 동작을 제어하여 상기 다수의 칼럼 라인에 대해 서로 다른 타이밍으로 구동하는 아날로그 제어 블록을 포함하는 이미지 센서의 리드 아웃 회로 공유 방법에 있어서,
    피사체의 광학상을 영상 정보로 변환하는 단계;
    상기 아날로그 제어 블록의 제어에 따라 상기 리드 아웃 회로를 서로 다른 타이밍으로 구동하는 단계;
    상기 리드 아웃 회로에서 처리된 영상 데이터를 서로 다른 타이밍으로 다수의 라인 메모리에 저장하는 단계; 및
    상기 다수의 라인 메모리에 저장된 영상 데이터를 출력하는 단계를 포함하는 것을 특징으로 하는 이미지 센서의 리드 아웃 회로 공유 방법.
  11. 제 10 항에 있어서, 상기 변환하는 단계는
    상기 다수의 칼럼 라인에 연결된 단위 픽셀이 상기 다수의 칼럼 라인별로 서로 다른 타이밍으로 리셋 되는 단계;
    상기 다수의 칼럼 라인에 연결된 단위 픽셀의 상기 다수의 칼럼 라인별로 서로 다른 타이밍으로 기준 신호(reference signal)가 리드 되는 단계;
    포토 다이오드에 저장된 광전하를 플로우팅 확산 노드에 전송하는 단계; 및
    상기 플로우팅 확산 노드에 저장된 영상 데이터가 출력되는 단계를 포함하는 것을 특징으로 하는 이미지 센서의 리드 아웃 회로 공유 방법.
  12. 제 11 항에 있어서,
    상기 다수의 칼럼 라인에 연결된 단위 픽셀에 대해 동일한 노광 시간을 적용하는 것을 특징으로 하는 이미지 센서의 리드 아웃 회로 공유 방법.
  13. 매트릭스 배열되고, 포토 다이오드 및 전송 트랜지스터를 포함하는 다수의 단위 픽셀이 리셋 트랜지스터, 구동 트랜지스터 및 선택 트랜지스터를 공유하는 다수의 단위 공유 픽셀을 포함하는 픽셀 어레이;
    상기 픽셀 어레이의 로우 라인을 선택하는 로우 드라이버;
    상기 다수의 단위 픽셀의 고정 패턴 잡음을 제거하고, 아날로그 영상 신호를 디지털 영상 신호로 변환하는 다수의 리드 아웃 회로;
    서로 다른 타이밍으로 상기 다수의 리드 아웃 회로로부터 출력된 적어도 2개 이상의 로우 라인의 영상 정보를 저장하는 다수의 라인 메모리;
    칼럼 방향의 어드레스 신호를 디코딩하고, 디코딩된 어드레스 신호에 대응하는 칼럼 라인에 해당하는 상기 다수의 라인 메모리에 저장된 영상 정보를 출력하는 칼럼 디코더; 및
    상기 다수의 리드 아웃 회로의 동작을 제어하여 상기 다수의 단위 픽셀에 연결된 각 컬럼 라인에 대해 서로 다른 타이밍으로 구동하는 아날로그 제어 블록을 포함하는 것을 특징으로 하는 이미지 센서.
  14. 제 13 항에 있어서,
    상기 다수의 단위 픽셀들에 대해 동일한 노광 시간을 적용하기 위해, 리셋 신호 및 전송 신호가 서로 다른 타이밍으로 각각 인가되어 서로 다른 타이밍으로 리셋 되고 서로 다른 타이밍으로 영상 정보를 전송하는 것을 특징으로 하는 이미지 센서.
  15. 삭제
  16. 제 13 항에 있어서,
    상기 다수의 리드 아웃 회로, 상기 다수의 라인 메모리 및 상기 칼럼 디코더는 상기 픽셀 어레이의 상부 및 하부에 교번적으로 배치되는 것을 특징으로 하는 이미지 센서.
  17. 제 13 항에 있어서,
    상기 다수의 라인 메모리는 적어도 2개 로우 라인의 영상 정보를 순차적으로 저장하는 다수의 래치 수단을 포함하는 것을 특징으로 하는 이미지 센서.
  18. 제 13항에 있어서,
    스위칭 신호에 응답하여 상기 다수의 리드 아웃 회로의 출력을 대응하는 상기 다수의 라인 메모리에 전송하는 다수의 스위치 수단을 더 포함하는 것을 특징으로 하는 이미지 센서.
  19. 다수의 칼럼 라인이 하나의 리드 아웃 회로를 공유하고, 상기 리드 아웃 회로의 동작을 제어하여 상기 다수의 칼럼 라인에 대해 서로 다른 타이밍으로 구동하는 아날로그 제어 블록을 포함하는 이미지 센서의 리드 아웃 회로 공유 방법에 있어서,
    피사체의 광학상을 영상 정보로 변환하는 단계;
    상기 아날로그 제어 블록의 제어에 따라 상기 리드 아웃 회로를 서로 다른 타이밍으로 구동하는 단계;
    상기 리드 아웃 회로에서 처리된 영상 데이터를 서로 다른 타이밍으로 다수의 라인 메모리에 저장하는 단계; 및
    상기 다수의 라인 메모리에 저장된 영상 데이터를 출력하는 단계를 포함하는 것을 특징으로 하는 이미지 센서의 리드 아웃 회로 공유 방법.
  20. 제 19 항에 있어서, 상기 변환하는 단계는
    상기 다수의 칼럼 라인에 연결된 공유 단위 픽셀이 상기 다수의 칼럼 라인별로 서로 다른 타이밍으로 리셋 되는 단계;
    상기 다수의 칼럼 라인에 연결된 공유 단위 픽셀의 상기 다수의 칼럼 라인별로 서로 다른 타이밍으로 기준 신호(reference signal)가 리드 되는 단계;
    다수의 포토 다이오드에 저장된 광전하를 플로우팅 확산 노드에 서로 다른 타이밍으로 전송하는 단계; 및
    상기 플로우팅 확산 노드에 저장된 영상 데이터가 출력되는 단계를 포함하는 것을 특징으로 하는 이미지 센서의 리드 아웃 회로 공유 방법.
  21. 제 20 항에 있어서,
    상기 공유 단위 픽셀에 대해 동일한 노광 시간을 적용하는 것을 특징으로 하는 이미지 센서의 리드 아웃 회로 공유 방법.
KR1020060075076A 2006-08-09 2006-08-09 리드 아웃 회로를 공유하는 이미지 센서 및 리드 아웃회로를 공유하는 방법 KR100803229B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060075076A KR100803229B1 (ko) 2006-08-09 2006-08-09 리드 아웃 회로를 공유하는 이미지 센서 및 리드 아웃회로를 공유하는 방법
PCT/KR2007/003745 WO2008018721A1 (en) 2006-08-09 2007-08-03 Image sensor for sharing a read out circuit and method for sharing the read out circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060075076A KR100803229B1 (ko) 2006-08-09 2006-08-09 리드 아웃 회로를 공유하는 이미지 센서 및 리드 아웃회로를 공유하는 방법

Publications (2)

Publication Number Publication Date
KR20080013495A KR20080013495A (ko) 2008-02-13
KR100803229B1 true KR100803229B1 (ko) 2008-02-14

Family

ID=39033211

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060075076A KR100803229B1 (ko) 2006-08-09 2006-08-09 리드 아웃 회로를 공유하는 이미지 센서 및 리드 아웃회로를 공유하는 방법

Country Status (2)

Country Link
KR (1) KR100803229B1 (ko)
WO (1) WO2008018721A1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101444014B1 (ko) * 2013-03-07 2014-09-23 주식회사 동부하이텍 이미지 센서의 구동 회로 및 구동 방법
US9247165B2 (en) 2013-06-14 2016-01-26 SK Hynix Inc. Pixel signal processing apparatus for removing noise in an image sensor having a column parallel structure and CMOS image sensor using the same
CN109671387A (zh) * 2017-10-13 2019-04-23 点晶科技股份有限公司 发光二极管驱动电路以及发光二极管显示装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8077227B2 (en) 2008-05-02 2011-12-13 Aptina Imaging Corporation Method and apparatus providing analog row noise correction and hot pixel filtering
US8350939B2 (en) 2008-10-01 2013-01-08 Micron Technology, Inc. Vertical 4-way shared pixel in a single column with internal reset and no row select
KR101019164B1 (ko) * 2010-10-15 2011-03-03 주식회사 루제익테크놀러지 엑스선 이미지 센서와 그 독출 방법
KR20150127923A (ko) 2014-05-07 2015-11-18 에스케이하이닉스 주식회사 이미지 센싱 장치
KR102546191B1 (ko) 2016-06-03 2023-06-22 에스케이하이닉스 주식회사 아날로그-디지털 변환 장치 및 그 동작 방법과 그를 이용한 씨모스 이미지 센서
KR102474449B1 (ko) * 2018-03-07 2022-12-06 삼성전자주식회사 이미지 센서 및 이를 포함하는 전자 시스템

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040105454A (ko) * 2003-06-09 2004-12-16 삼성전자주식회사 영상 소자 및 그의 데이터 판독 방법
JP2005278135A (ja) 2004-02-23 2005-10-06 Sony Corp 固体撮像装置および固体撮像装置の駆動方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1150494B1 (en) * 1998-06-17 2003-08-27 Foveon, Inc. Reducing striped noise in CMOS image sensors
US7408443B2 (en) * 2003-01-13 2008-08-05 Samsung Electronics Co., Ltd. Circuit and method for reducing fixed pattern noise

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040105454A (ko) * 2003-06-09 2004-12-16 삼성전자주식회사 영상 소자 및 그의 데이터 판독 방법
JP2005278135A (ja) 2004-02-23 2005-10-06 Sony Corp 固体撮像装置および固体撮像装置の駆動方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101444014B1 (ko) * 2013-03-07 2014-09-23 주식회사 동부하이텍 이미지 센서의 구동 회로 및 구동 방법
US9083907B2 (en) 2013-03-07 2015-07-14 Dongbu Hitek Co., Ltd. Driving circuit of image sensor and method of operating the same
US9247165B2 (en) 2013-06-14 2016-01-26 SK Hynix Inc. Pixel signal processing apparatus for removing noise in an image sensor having a column parallel structure and CMOS image sensor using the same
CN109671387A (zh) * 2017-10-13 2019-04-23 点晶科技股份有限公司 发光二极管驱动电路以及发光二极管显示装置

Also Published As

Publication number Publication date
KR20080013495A (ko) 2008-02-13
WO2008018721A1 (en) 2008-02-14

Similar Documents

Publication Publication Date Title
KR100803229B1 (ko) 리드 아웃 회로를 공유하는 이미지 센서 및 리드 아웃회로를 공유하는 방법
JP4442675B2 (ja) 画素駆動回路および撮像装置ならびにカメラシステム
US9025064B2 (en) Solid-state imaging device, imaging device, and signal readout method
US8625017B2 (en) CMOS image sensor with shared sensing mode
US9237285B2 (en) Solid-state image pickup device and camera system
US9019411B2 (en) Image sensors and methods with pipelined readout
JP5176215B2 (ja) 固体撮像素子
JP5495551B2 (ja) 固体撮像装置
JP6760079B2 (ja) 固体撮像装置および制御方法、並びに電子機器
WO2018168120A1 (ja) 固体撮像装置、その駆動方法および電子機器
JP5434485B2 (ja) 固体撮像素子、固体撮像素子の駆動方法、およびカメラシステム
US8497921B2 (en) Image pickup device and image pickup system
JP2006186467A (ja) 物理情報取得方法および物理情報取得装置
JP5177198B2 (ja) 物理情報取得方法および物理情報取得装置
KR101867344B1 (ko) 픽셀의 구동방법 및 이를 이용하는 cmos 이미지센서
JP2008042347A (ja) 撮像素子及びその制御方法、及び撮像装置
TWI547170B (zh) 影像感測器
JP5672363B2 (ja) 固体撮像素子およびカメラシステム
JP2005198239A (ja) 感度に優れたイメージセンサ及びその駆動方法
TWI586171B (zh) 共用行讀取電路的影像感測器
JP2006049692A (ja) 固体撮像装置
US20170026604A1 (en) Image sensor
JP2023014881A (ja) 撮像素子及び撮像装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20121210

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131210

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150124

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151224

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20161223

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20171222

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20181224

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20200130

Year of fee payment: 13