JPWO2012144199A1 - 固体撮像装置および撮像装置 - Google Patents

Abstract

画素混合モードにおける補正用データの精度低下を抑制した固体撮像装置を提供する。
本発明に係る固体撮像装置は、撮像部（４０２）と、行選択回路（４０３）と、列回路部（１２０）と、選択すべき画素行を指定するための行アドレス信号を行選択回路（４０３）に供給する制御部（４０９）と、を備え、撮像部（４０２）は、複数の第１画素（４１１ａ）が配置された有効部（４１６）と、複数の第２画素（４１１ｂ）が配置された周辺部（４１７）とを有し、制御部（４０９）は、行アドレス信号の出力順を調整する出力順調整部（４０９ａ）を有し、出力順調整部（４０９ａ）は、第１行選択シーケンスと、第２行選択シーケンスとを、単位行あたりの出力行番号の順序および組み合わせが等しくなるように、行アドレス信号の出力順を調整して生成し、制御部（４０９）は、第１行選択シーケンスおよび第２行選択シーケンスを行選択回路（４０３）に供給する。

Description

本発明は、入射された光を光電変換する画素が半導体基板上に２次元に配置された固体撮像装置および撮像装置に関し、特に、高画質な画素混合画像を得ることができる固体撮像装置および撮像装置を実現することを目的とする。

ＭＯＳ型イメージセンサは高速、高感度など優れた特徴があり、ＭＯＳ型イメージセンサを搭載したデジタル一眼レフカメラ（ＤＳＬＲ：Ｄｉｇｉｔａｌ Ｓｉｎｇｌｅ−Ｌｅｎｓ Ｒｅｆｌｅｘ Ｃａｍｅｒａ）の市場は近年急速に拡大している。また、最近は静止画撮影機能だけでなく、ハイビジョン動画記録機能を搭載したＤＳＬＲも増えてきている。これは静止画撮影用の全画素読み出しモードだけでなく、動画撮影用の画素混合モードも高画質であることがＭＯＳ型イメージセンサで必要になっていることを意味する。

図２３は、特許文献１に記載されている従来の固体撮像装置の全体構成を示す図である。同図に示す固体撮像装置は、撮像部２００、画素２０２、画素読み出し回路２５０から構成される。

図２３に示すように、画素２０２は、フォトダイオード２１１、リセットトランジスタ２１４、増幅トランジスタ２１５、選択トランジスタ２１６とを備えている。また、画素読み出し回路２５０は、電流源２５３、グランド接続トランジスタ２５４、負荷トランジスタ２５５、電源接続トランジスタ２５６とを備えている。また、画素信号の出力配線として、第１垂直配線２２１、第２垂直配線２２２と、出力端子として第１画素出力２５７、第２画素出力２５８とを備えている。

従来の固体撮像装置の動作を説明する。駆動モードは全画素読み出しモードと画素混合モードの２種類である。

全画素読み出しモードではグランド接続トランジスタ２５４をオフ、電源接続トランジスタ２５６をオンに設定する。画素の増幅トランジスタ２１５の選択トランジスタ側のソース・ドレイン端子には第１垂直配線２２１を介して電流源２５３が、反対側のソース・ドレイン端子には第２垂直配線２２２を介して電源が接続される。この構成では画素２０２の増幅トランジスタ２１５と電流源２５３でソースフォロアアンプとして機能し、第１画素出力２５７から画素信号を読み出す。１行ずつ順次選択トランジスタ２１６をオンにして画素信号を読み出せば、全ての画素２０２の信号が読み出される。

一方、画素混合モードでは、グランド接続トランジスタ２５４をオン、電源接続トランジスタ２５６をオフに設定する。画素２０２の増幅トランジスタ２１５の選択トランジスタ２１６側のソース・ドレイン端子には第１垂直配線２２１を介してグランドが、反対側のソース・ドレイン端子には第２垂直配線２２２を介して負荷トランジスタ２５５が接続される。この構成では画素２０２の増幅トランジスタ２１５と負荷トランジスタ２５５でソース接地アンプとして機能し、２行の選択トランジスタ２１６を同時にオンすれば、上下２画素の混合信号が第２画素出力２５８から得られる。２行ずつ順次選択トランジスタ２１６をオンにして画素信号を読み出せば、撮像部２００全体の混合信号が読み出される。

なお、撮像部２００はカメラにおいて画像情報として使われる有効部とその周辺に配置された遮光画素などの周辺部からなるが、それぞれの駆動モードの動作は有効部と周辺部で同一である。

米国特許第７０９１４６６号明細書

一般にＤＳＬＲ向けのような大きなセンサでは、各列の読み出し回路のオフセット電圧にばらつきが存在する。これは基準レベルとなる暗出力において水平方向にオフセット成分の変動が現れることを意味し、画像の水平シェーディングとなり画質の低下につながる。

この水平シェーディングの対策としては、撮像部の周辺部に配置された遮光画素の出力信号により補正用データを生成し、後段のデジタル信号処理プロセッサで補正を行うという方法がある。

しかし、従来技術の固体撮像装置は、画素混合モードでは補正用データを作成するための画素信号が出力される画素行数が全画素読み出しモードに比べ大幅に少なくなる。画素読み出し信号には電源のゆれ、デバイス固有ノイズなどによるランダムノイズが含まれるため、補正用の行数が少なくなることは補正用データの精度低下につながり、画質が低下するという課題が発生する。

また、補正用行数の低減を補う手段として物理的に行数を増加させるという手段もあるが、これは回路の寄生容量の増加につながり消費電力の観点より望ましくない。

かかる課題を鑑み、本発明は、画素混合モードにおける補正用データの精度低下を抑制した固体撮像装置を提供することを目的とする。

上記課題を解決するために、本発明の一形態における固体撮像装置は、２次元状に配列された複数の画素を有する撮像部と、水平方向に配列された前記画素により構成される画素行を選択する行選択回路と、選択された前記画素行から出力される画素信号を一時保持する列回路部と、選択すべき画素行を指定する行アドレス信号を前記行選択回路に供給する制御部とを備え、前記複数の画素は、受光量に応じた画素信号を出力する複数の第１画素と、受光量によらず一定の画素信号を出力する複数の第２画素とを含み、前記撮像部は、前記複数の第１画素が配置された有効部と、前記複数の第２画素が前記有効部の周辺に配置された周辺部とを有し、少なくとも１つの前記駆動モードにおいて、前記制御部は、前記有効部に対応する画素行を指定する前記行アドレス信号を含む第１行選択シーケンスと、前記周辺部に対応する画素行を指定する前記行アドレス信号を含む第２行選択シーケンスとを、前記第１行選択シーケンスと前記第２行選択シーケンスとにおいて同時に指定される画素行数、または、各画素行が指定される回数が異なるように生成して、前記行選択回路に供給する。

この構成によれば、有効部の画素信号と周辺部の画素信号が出力されるときに、それぞれのシーケンスで行が選択されるので、画像の形成に使用される有効部の画素信号と補正用データの生成に使用される周辺部の画素信号が、それぞれに適したシーケンスで出力される。また、固体撮像装置の駆動モードが、有効部の画素信号を混合して出力する画素混合モードであっても、周辺部の画素信号を有効部の画素信号の混合に合わせて混合して減らすことなく出力でき、補正用データの精度低下を抑制することが可能である。

ここで、前記制御部は、前記第１行選択シーケンスにおいて単一の行読み出し期間に指定される画素行の数が、前記第２行選択シーケンスにおいて単一の行読み出し期間に指定される画素行の数より多くなるように、前記第１行選択シーケンスおよび前記第２行選択シーケンスを生成するようにしてもよい。

また、前記制御部は、１フレーム期間において、前記第１行選択シーケンスにより各画素行が指定される回数が、前記第２行選択シーケンスにより各画素行が指定される回数より少なくなるように、前記第１行選択シーケンスおよび前記第２行選択シーケンスを生成するようにしてもよい。

この構成によれば、周辺部において、混合される画素行の数が少なく、または、各画素行が指定される回数が多くなるので、固体撮像装置の駆動モードが、有効部の画素信号を混合して出力する画素混合モードであっても、補正用データの精度低下を抑制することが可能である。

ここで、前記制御部は、前記第１行選択シーケンスでは、２以上の画素行を単一の行読み出し期間に指定し、前記第２行選択シーケンスでは、１の画素行を単一の行読み出し期間に指定するようにしてもよい。

この構成によれば、有効部の画素信号の読み出しでは、２行以上の画素信号が混合して出力され、周辺部の画素信号の読み出しでは、１行ずつ画素信号が出力されるので、補正用データの生成に使用される周辺部の画素信号が混合されることなく出力される。これにより、画素混合モードにおける補正用データの数が減少することなく、補正用データの精度低下を抑制することができる。

また、前記制御部は、前記第１行選択シーケンスでは、２以上の画素行を単一の行読み出し期間に指定し、前記第２行選択シーケンスでは、前記第１行選択シーケンスで指定される画素行の数と異なる２以上の画素行を単一の行読み出し期間に指定するようにしてもよい。

また、前記制御部は、前記第１行選択シーケンスでは、２以上の画素行を単一の行読み出し期間に指定し、前記第２行選択シーケンスでは、第Ｎ画素行（Ｎは１以上の整数）を単一の行読み出し期間に第Ｍ画素行（Ｍは１以上の整数、かつ、Ｍ≠Ｎ）と共に指定し、１フレーム期間において、第Ｎ画素行をＭの値を変更して複数回指定するようにしてもよい。

この構成によれば、有効部および周辺部の画素信号の読み出しにおいて、第Ｎ画素行と第Ｍ画素行の画素信号が混合して出力されるので、読み出し回数を減少して効率よく画素信号を得ることができる。また、周辺部の画素信号の読み出しでは、第Ｎ画素行と第Ｍ画素行の画素信号が異なる組み合わせで複数回混合して出力されるため、画素混合モードであっても、補正用データの生成に使用される周辺部の画素信号の数を減らすことなく、補正用データの精度低下を抑制することができる。

また、前記複数回は、２回であるようにしてもよい。

この構成によれば、周辺部の画素信号の読み出しでは、第Ｎ画素行と第Ｍ画素行の画素信号が混合されるとともに、各画素が２回ずつ指定されるので、周辺部の画素信号を１行ずつ読み出した場合と同数の画素信号を得ることができる。したがって、駆動モードの差に関係なく、画素混合モードの場合であっても画素混合を行わないモードのときと比べて出力にオフセットが発生する懸念がなく、補正用データを高精度で作成することができる。また、画素混合を行わないモードのときと回路の寄生成分の大きさが同等であり、消費電力を増加することなく画素混合モードにおける補正用データの精度低下を抑制することができる。

また、上記課題を解決するために、本発明の一形態における固体撮像装置は、２次元状に配列された複数の画素を有する撮像部と、水平方向に配列された前記画素により構成される画素行を選択する行選択回路と、選択された前記画素行から出力される画素信号を一時保持する列回路部と、選択すべき画素行を指定するための行アドレス信号を前記行選択回路に供給する制御部と、を備え、前記複数の画素は、受光量に応じた画素信号を出力する複数の第１画素と、受光量によらず一定の画素信号を出力する複数の第２画素とを含み、前記撮像部は、前記複数の第１画素が配置された有効部と、前記複数の第２画素が前記有効部の周辺に配置された周辺部とを有し、少なくとも１つの前記駆動モードにおいて、前記制御部は、前記行アドレス信号の出力順を調整する出力順調整部を有し、前記出力順調整部は、前記有効部に対応する画素行を指定する前記行アドレス信号を含む第１行選択シーケンスと、前記周辺部に対応する画素行を指定する前記行アドレス信号を含む第２行選択シーケンスとを、前記第１行選択シーケンスと前記第２行選択シーケンスとにおいて単位行あたりの出力行番号の順序および組み合わせが等しくなるように、前記行アドレス信号の出力順を調整して生成し、前記制御部は、前記行アドレス信号の出力順を調整された第１行選択シーケンスおよび第２行選択シーケンスを前記行選択回路に供給する。

この構成によれば、間引き率の高い間引き混合モードであっても、出力順調整部を経て制御部から出力される行選択シーケンスを周辺部に適用すれば、周辺部において有効部より多くの単位行あたりの出力行が確保でき、なおかつ単位行番号の組み合わせと出力順を有効部と等しくできるため、水平シェーディング用補正データや周辺部のデータを使用したクランプ補正動作用データを十分得ることができる。これは各補正用データを高精度で作成できることを意味し、高画質な画素混合モードや間引きモード、および間引き混合モードが実現可能である。

また、前記出力順調整部は、前記第１行選択シーケンスにおいて、「単位行の画素行数」に対する「単位行あたりの行読み出し期間に指定される画素行」の割合が、前記第２行選択シーケンスにおいて、「単位行の画素行数」に対する「単位行あたりの行読み出し期間に指定される画素行」の割合より小さくなるように、前記第１行選択シーケンスおよび前記第２行選択シーケンスを生成するようにしてもよい。

この構成によれば、有効部よりも周辺部のほうが単位行あたりの出力行が多くなるので、クランプ補正動作用データを十分得ることができる。これは各補正用データを高精度で作成できることを意味し、高画質な画素混合モードや間引きモード、および間引き混合モードが実現可能である。

また、前記単位行数は４であるようにしてもよい。

また、前記単位行数は２であるようにしてもよい。

また、前記第２画素は、遮光された遮光画素または基準電圧を出力する基準電圧出力画素を含むようにしてもよい。

この構成によれば、第２画素から出力される画素信号を精度よく一定の値にすることができる。

また、前記周辺部は、前記有効部よりも前記撮像部の周辺側に配置されるようにしてもよい。

また、上記課題を解決するために、本発明の一形態における撮像装置は、固体撮像装置と、前記固体撮像装置から出力された前記有効部の画素信号に対し補正処理を行うデジタル信号処理部と、前記固体撮像装置から出力された前記周辺部の画素信号、および、前記周辺部の画素信号を用いて生成された補正用データを保持する記憶部とを備える。

この構成によれば、画素混合モードにおける補正用データの精度低下を抑制した撮像装置を提供することができる。

本発明にかかる固体撮像装置によれば、画素混合モードにおける補正用データの精度低下を抑制することができる。

図１は、本発明の第１の実施形態における固体撮像装置の全体構成を示す図である。 図２は、図１における画素の構成を示す図である。 図３は、図１における列回路部の構成を示す図である。 図４は、図１におけるマルチプレクサおよび列選択回路の構成を示す図である。 図５は、図１における行選択回路の構成を示す図である。 図６は、全画素読み出しモードにおける、有効部の画素信号の読み出しの動作を示すタイミングチャートである。 図７は、垂直２画素水平２画素混合読み出しモードにおける、有効部の画素信号の読み出しの動作を示すタイミングチャートである。 図８は、全画素読み出しモードにおける行選択シーケンスを示す図であり、（ａ）は画素部の各行の行番号を示す図、（ｂ）は各行に供給される行アドレス信号のシーケンスを示す図である。 図９は、垂直２画素水平２画素混合読み出しモードにおける行選択シーケンスを示す図であり、（ａ）は画素部の各行の行番号を示す図、（ｂ）は各行に供給される行アドレス信号のシーケンスを示す図である。 図１０は、本発明の第２の実施形態にかかる固体撮像装置の垂直２画素水平２画素混合読み出しモードにおける行選択シーケンスを示す図であり、（ａ）は画素部の各行の行番号を示す図、（ｂ）は各行に供給される行アドレス信号のシーケンスを示す図である。 図１１は、本発明の第３の実施形態における固体撮像装置の全体構成を示す図である。 図１２は、図１１におけるカラムＡＤＣの構成を示す図である。 図１３は、カラムＡＤＣの動作を示すタイミングチャートである。 図１４は、本発明の第４の実施形態における固体撮像装置の全体構成を示す図である。 図１５は、図１４における画素の構成を示す図である。 図１６は、図１４における行選択回路の詳細を示す図である。 図１７は、全画素読み出しモードにおける、有効部の読み出し動作を示すタイミングチャートである。 図１８は、垂直３／５行画素間引き混合モードにおける、有効部の画素信号の読み出しの動作を示すタイミングチャートである。 図１９は、垂直３／５行画素間引き混合モードにおける有効部の行選択シーケンスを示す図であり、（ａ）は画素部の有効部の各行の行番号を示す図、（ｂ）は各行に供給される行アドレス信号のシーケンスを示す図である。 図２０は、垂直３／５行画素間引き混合モードにおける周辺部の行選択シーケンスを示す図であり、（ａ）は画素部の周辺部の各行の行番号を示す図、（ｂ）は各行に供給される行アドレス信号のシーケンスを示す図である。 図２１は、本発明の第５の実施形態における撮像装置の構成を示す図である。 図２２は、図２１における撮像装置の撮像動作のフローチャートである。 図２３は、従来技術における固体撮像装置の構成を示す図である。

以下、本発明にかかる画像撮像装置の実施形態について、デジタルスチルカメラを例にとり、図面を参照しながら説明する。なお、本発明について、以下の実施形態および添付の図面を用いて説明を行うが、これは例示を目的としており、本発明がこれらに限定されることを意図しない。

（第１の実施形態）
まず、本発明の第１の実施形態にかかる画像撮像装置の構成について説明する。本実施形態では、２次元状に配列された複数の画素を有する撮像部と、水平方向に配列された画素により構成される画素行を選択する行選択回路と、選択された画素行から出力される画素信号を一時保持する列回路部と、選択すべき画素行を指定する行アドレス信号を行選択回路に供給する制御部とを備え、複数の画素は、受光量に応じた画素信号を出力する複数の第１画素と、受光量によらず一定の画素信号を出力する複数の第２画素とを含み、撮像部は、複数の第１画素が配置された有効部と、複数の第２画素が前記有効部の周辺に配置された周辺部とを有し、少なくとも１つの駆動モードにおいて、制御部は、有効部に対応する画素行を指定する行アドレス信号を含む第１行選択シーケンスと、周辺部に対応する画素行を指定する行アドレス信号を含む第２行選択シーケンスとを、第１行選択シーケンスと第２行選択シーケンスとにおいて同時に指定される画素行数、または、各画素行が指定される回数が異なるように生成して、行選択回路に供給する固体撮像装置について説明する。これにより、固体撮像装置の駆動モードが有効部の画素信号を混合して出力する画素混合モードであっても、周辺部の画素信号を有効部の画素信号の混合に合わせて混合して減らすことなく出力でき、補正用データの精度低下を抑制することが可能である。

図１は、本発明の第１の実施形態における固体撮像装置１の全体構成を示す図である。

固体撮像装置１は、複数の画素１１ａ、１１ｂが２次元状に配置された撮像部２と、行選択回路３と、画素電流源回路４と、クランプ回路５と、サンプルホールド（Ｓ／Ｈ）回路６と、マルチプレクサ（ＭＵＸ）７と、列選択回路８と、制御部９と、出力アンプ１０と、垂直信号線１９と、水平共通信号線３９とを備えている。

撮像部２は、水平方向に配列された画素１１ａ、１１ｂにより画素行を構成し、有効部１６と周辺部１７とを備えている。有効部１６には、入射された光を光電変換し、受光量に応じた画素信号を出力する画素１１ａが、２次元状に配列されている。また、周辺部１７は有効部１６に隣接して設けられ、周辺部１７には、一定の画素信号を出力する画素１１ｂが配列されている。ここで、画素１１ｂは、あらかじめ遮光された遮光画素である。なお、画素１１ｂは、遮光画素に限らず、一定の基準電圧を出力する基準電圧出力画素であればよい。画素１１ａおよび画素１１ｂが本発明における第１画素および第２画素に相当する。

図１では、一例として６×４の２次元状に配列された２４画素の例を示しているが、実際の総画素数は数百万個以上である。なお、周辺部１７は、同図に示した位置に限らず、例えば有効部１６よりも撮像部２の周辺側に、例えば有効部１６を囲むように配置されてもよい。

行選択回路３は、撮像部２に配置された画素１１ａ、画素１１ｂの画素行毎に制御線ＳＥＬ［ｎ］、ＲＳＴ［ｎ］、ＴＲＡＮ［ｎ］（ｎ＝１、２、…）の３本の制御線を備え、各画素１１ａ、画素１１ｂを画素行単位で選択して、ラインセレクト（行選択）、リセット（初期化）、リード（読み出し）を制御する。

また、画素電流源回路４は、アレイ状に各列に画素電流源回路の基本単位４ａを備え、画素１１ａ、画素１１ｂから出力された画素信号をクランプ回路５に供給するための電流を生成する。クランプ回路５は、アレイ状に各列にクランプ回路の基本単位５ａを備え、垂直信号線１９を介して画素電流源回路４から出力された画素信号から、画素１１ａ、画素１１ｂで発生する固定パターンノイズ成分を除去する。サンプルホールド回路６は、アレイ状に各列にサンプルホールド回路の基本単位６ａを備え、クランプ回路５から出力された画素信号を保持する。なお、画素電流源回路４、クランプ回路５、サンプルホールド回路６により、列回路部２０が構成される。

また、マルチプレクサ７は、サンプルホールド回路６と出力アンプ１０との接続を切り替える。列選択回路８は、列選択信号線４０を備え、マルチプレクサ７の列を順次選択する。出力アンプ１０は、マルチプレクサ７から水平共通信号線３９を介してサンプルホールド回路６の出力信号を受け取り、増幅して出力する。

また、制御部９は、固体撮像装置１を駆動する駆動モード、および、読み出しを行う撮像部２の領域に応じて、画素を画素行単位で選択する行アドレス信号ＡＤＲを行選択回路３に供給する。具体的には、有効部１６に対応する行アドレス信号を含む第１行選択シーケンスと、周辺部１７に対応する行アドレス信号を含む第２行選択シーケンスとを、第１行選択シーケンスと第２行選択シーケンスにおいて同時に指定される画素行数、または、各行が指定される回数が異なるように生成して行選択回路３に供給する。

図２は、撮像部２の有効部１６に配置された画素１１ａの詳細を示す回路図である。画素１１ａは、入射した光を光電変換し電荷を出力するフォトダイオード（ＰＤ）２１と、フォトダイオード２１により発生した電荷を蓄積し、蓄積した電荷を電圧信号として出力するフローティングディフュージョン（ＦＤ）２３と、フローティングディフュージョン２３の示す電圧が初期電圧（ここではＶＤＤ）になるようにリセットするリセットトランジスタ（リセットＴｒ）２４と、フォトダイオード２１により出力される電荷をフローティングディフュージョン２３に供給する転送トランジスタ（転送Ｔｒ）２２と、フローティングディフュージョン２３の示す電圧に追従して変化する電圧を出力する増幅トランジスタ（増幅Ｔｒ）２５と、行選択回路３から行選択信号を受けたときに増幅トランジスタ２５の出力を垂直信号線１９に供給する選択トランジスタ（選択Ｔｒ）２６と、リセットトランジスタ２４および増幅トランジスタ２５のソースまたはドレインに電源電圧を供給する電源線２７とを含む。なお、画素１１ｂについても画素１１ａと同様の構成である。

選択トランジスタ２６、リセットトランジスタ２４、転送トランジスタ２２の各ゲートには、それぞれ制御線ＳＥＬ［ｎ］、ＲＳＴ［ｎ］、ＴＲＡＮ［ｎ］（ｎ＝１、２、・・・）が接続され、行選択回路３によりラインセレクトのための行選択信号、リセットのための画素リセット信号、リードのための電荷転送信号が与えられ、各動作の制御が行われる。

なお、有効部１６の画素１１ａと周辺部１７の画素１１ｂでは、画素回路構成は同じであるが、周辺部１７の画素１１ｂは、フォトダイオード２１があらかじめ遮光された遮光画素である。その結果、画素１１ｂからは、常に暗状態の出力信号が得られる。これにより、画素１１ｂは、初期化時の電圧を増幅したリセット電圧と読み出し時の電圧を増幅したリード電圧とを垂直信号線１９に出力する。

また、図２に示した画素１１ａは単位セルであり、フォトダイオード２１、転送トランジスタ２２、フローティングディフュージョン２３、リセットトランジスタ２４および増幅トランジスタ２５をそれぞれ有する構造、いわゆる１画素１セル構造を有している。ここで、画素１１ａは、単位セル内に複数のフォトダイオード２１を含み、さらに、フローティングディフュージョン２３、リセットトランジスタ２４および増幅トランジスタ２５のいずれか、あるいは、全てを単位セル内で共有する構造、いわゆる多画素１セル構造を有しても構わない。

また、図２に示した画素１１ａは、半導体基板の表面、すなわち、トランジスタのゲート、配線と同じ面側に形成される構造を用いることができる。さらに、画素１１ａがトランジスタのゲート、配線と裏面側に形成される、いわゆる、裏面照射型イメージセンサ（裏面照射型固体撮像装置）の構造を用いることができる。なお、画素１１ｂについても、画素１１ａと同様である。

図３は、画素電流源回路４、クランプ回路５、サンプルホールド回路６からなる本発明の第１の実施形態における列回路部２０の詳細を示す図である。列回路部２０の機能は、撮像部２から出力されるリセット電圧とリード電圧との差分により示される画素信号を一時保持した後に、マルチプレクサ７に出力することである。

詳細には、図３に示すように、画素電流源回路４の基本単位４ａは、画素１１ａ、画素１１ｂからの画素信号読み出し時に増幅トランジスタ２５に電流を供給する電流源トランジスタ３０と、電流源トランジスタ３０のゲートに電流源バイアス電位を供給するためのバイアス端子３１とを備えている。

また、図３に示すように、クランプ回路５の基本単位５ａは、画素電流源回路４から出力された画素信号を入力するサンプリングトランジスタ３２と、入力された画素信号からリセット信号とリード信号の差分により示される画素信号を求めるクランプ容量３３（容量値Ｃｃｌ）と、該クランプ容量３３の反対側の端子電位をクランプ電位（ＶＣＬ）に設定するためのクランプ電圧入力端子３５と、クランプ容量３３とクランプ電圧入力端子３５との接続を切り替えるクランプトランジスタ３４とを備えている。

また、サンプルホールド回路６は、各列にサンプルホールド回路の基本単位６ａを有している。サンプルホールド回路の基本単位６ａは、クランプ回路５から出力された画素信号を入力するＳ／Ｈ容量入力トランジスタ３６と、画素信号を一時保持するＳ／Ｈ容量３７（容量値Ｃｓｈ）とを含み、Ｓ／Ｈ容量入力トランジスタ３６のゲートにＳ／Ｈ容量入力信号が供給されると、クランプ回路５から出力された画素信号がＳ／Ｈ容量３７に保持される。

図４はマルチプレクサ７、列選択回路８、出力アンプ１０の詳細を示す図である。

図４に示すように、マルチプレクサ７は、各列にマルチプレクサの基本単位７ａを有している。マルチプレクサの基本単位７ａは、列選択トランジスタ３８を備え、それぞれの列選択トランジスタ３８は水平共通信号線３９に接続されている。つまり、Ｓ／Ｈ回路６の各Ｓ／Ｈ容量３７と水平共通信号線３９の間には列選択トランジスタ３８が配置されている。また、列選択トランジスタ３８のゲートには、列選択回路８から列選択信号Ｈ［ｋ］（ｋ＝１、２、・・・）が供給される。

このような構成により、列選択トランジスタ３８は、ゲートに供給される列選択信号Ｈ［ｋ］に応じて、列毎にＳ／Ｈ容量３７に保持された画素信号を順次、水平共通信号線３９に出力する。水平共通信号線３９を介して出力アンプ１０に供給された信号は、増幅された後にチップに形成された固体撮像装置１の外部に出力される。

図５は、行選択回路３の詳細を示す図である。図５に示すように、行選択回路３は、アドレスデコーダ４１と、各行毎に配置された行選択用論理回路４２から構成される。アドレスデコーダ４１は、制御部９から供給される行アドレス信号に応じて、対応する行の行選択用論理回路４２にＨｉ（Ｈｉｇｈ）レベルの信号を出力する。同時に、制御部９から、対応する行選択用論理回路４２のフリップフロップ（ＦＦ）４３のライトイネーブル信号ＷＥを入力すると、当該フリップフロップ４３にはＨｉレベルの信号が設定され、その行は選択状態になる。

次に、選択状態になった行の行選択用論理回路４２に画素制御用のパルス信号であるＳＥＬ＿ｓ、トランジスタ制御信号ＴＲＡＮ＿ｓ、リセット信号ＲＳＴ＿ｓを入力すると、行選択用論理回路４２のＡＮＤゲート４４により、制御線ＳＥＬ［ｎ]、ＴＲＡＮ［ｎ］、ＲＳＴ［ｎ］（ｎ＝１、２、・・・）を介して、選択された行の画素１１ａにそれぞれ行選択信号、画素リセット信号および電荷転送信号のパルスが供給される。画素１１ａ（または画素１１ｂ）の駆動が完了したら、各フリップフロップ４３の値をＬｏ（Ｌｏｗ）レベルの信号にリセットし、行選択を解除する。

次に、本実施形態にかかる固体撮像装置１には、駆動モードとしてカメラスチル撮影に使える全画素読み出しモードと動画記録機能に使える画素混合モードを備えることを特徴としており、それぞれのモードに関し、撮像部２の有効部１６の信号読み出し動作を説明する。

図６は、全画素読み出しモードにおける有効部１６の読み出し動作において、撮像部２と列回路部２０に供給される各制御信号のタイミングを示す図である。

図６に示すタイミングｔ１においては、制御線ＳＥＬ［１］に供給される行選択信号はＨｉレベルであり、画素行の１行目が選択されている。また、制御線ＴＲＡＮ［１］に供給される電荷転送信号はＬｏレベル、制御線ＲＳＴ［１］に供給される画素リセット信号はＨｉレベルである。つまり、選択された１行目では、各画素１１ａ（または画素１１ｂ）の転送トランジスタ２２がオフでリセットトランジスタ２４はオンであり、フローティングディフュージョン２３の電位（以下ではＶｆｄ）はＦＤリセット電位Ｖｆｄｒｓｔ（＝ＶＤＤ）に初期化される。

タイミングｔ２では、制御線ＴＲＡＮ［１］および制御線ＲＳＴ［１］に供給される電荷転送信号および画素リセット信号がＬｏレベルである。つまり、転送トランジスタ２２およびリセットトランジスタ２４がオフなので、ＦＤ電位のリセット状態は保持される。このとき、制御線ＳＥＬ［１］に供給される行選択信号はＨｉレベル、つまり、選択トランジスタ２６はオンのため、増幅トランジスタ２５のしきい電圧をＶｔｈとすると、Ｖｆｄｒｓｔ−Ｖｔｈがリセット電圧として垂直信号線１９に出力される（正確にはＶｆｄｒｓｔ−Ｖｔｈ−αであるが、ここではαは省略）。

さらに、このリセット電圧Ｖｆｄｒｓｔ−Ｖｔｈは、垂直信号線１９を介して、クランプ回路５のクランプ容量３３の一方の端子に出力される。一方、図６に示すように、クランプ信号（クランプトランジスタ３４のゲート信号）と、サンプリング信号（Ｓ／Ｈ容量入力トランジスタ３６のゲート）は共にＨｉレベル、つまり、クランプトランジスタ３４およびＳ／Ｈ容量入力トランジスタ３６はオンであるので、クランプ容量３３の他方の端子ならびにＳ／Ｈ容量３７の電位は、クランプ電位ＶＣＬに設定される。

タイミングｔ３では、制御線ＴＲＡＮ［１］に供給される電荷転送信号がＨｉレベル、つまり、転送トランジスタ２２がオンとなるため、フォトダイオード２１に蓄積された電荷がフローティングディフュージョン２３に転送され、ＶｆｄｒｓｔであったＦＤ電位Ｖｆｄはこの信号電荷量に応じた電圧Ｖｆｄｓｉｇだけ低下し、Ｖｆｄｒｓｔ−Ｖｆｄｓｉｇとなる。

タイミングｔ４では、制御線ＴＲＡＮ［１］に供給される電荷転送信号がＬｏレベル、制御線ＳＥＬ［１］に供給される行選択信号がＨｉレベル、つまり、転送トランジスタ２２がオフで選択トランジスタ２６がオンであり、Ｖｆｄｒｓｔ−Ｖｆｄｓｉｇ−Ｖｔｈがリード電圧として垂直信号線１９に出力される。これによりクランプ容量３３の入力電圧は、Ｖｆｄｓｉｇだけ変化する。

さらに、クランプ信号はＬｏレベルであり、クランプトランジスタ３４はオフなので、クランプ容量３３（容量値：Ｃｃｌ）の他方の端子の電位、すなわち、Ｓ／Ｈ容量３７（容量値：Ｃｓｈ）の電位は、Ｖｆｄｓｉｇ×Ｃｃｌ／（Ｃｃｌ＋Ｃｓｈ）だけ変化する。この電位変化は、垂直信号線１９におけるリセット電圧とリード電圧の差分に対応した電圧、すなわち画素信号である。

また、タイミングｔ５では、サンプリング信号がＬｏレベルとなり、この画素信号がＳ／Ｈ容量３７に蓄積される。以上により、１行分の画素信号がサンプルホールド回路６に保持されることになる。

次に、タイミングｔ１１では、列選択回路８の１列目の列選択信号Ｈ［１］がＨｉレベルとなり、マルチプレクサ７の１列目の列選択トランジスタ３８がオンとなる。これにより、１列目のＳ／Ｈ容量３７の信号が水平共通信号線３９に出力され、出力アンプ１０を介して外部に出力される。

同様に、タイミングｔ１２では、２列目の列選択信号Ｈ［２］がＨｉレベルとなり、マルチプレクサ７の２列目の列選択トランジスタ３８がオンとなる。これにより、２列目のＳ／Ｈ容量３７の信号が水平共通信号線３９に出力され、出力アンプ１０を介して外部に出力される。

同様に、順次列選択回路８の各列の列選択信号をＨｉレベルにすれば、各列のＳ／Ｈ容量３７の信号が順次出力される。

以上より、１行分の画素信号が順次出力される。さらに、図６に示した動作を、選択する行をｎ＝１からｎ＝ｎまで順に変更して撮像部２の有効部１６の行数だけ繰り返せば、１画面分（１フレーム）の画像について有効部１６全体の信号が読み出されることになる。

図７は、画素混合モードの一例として、垂直２画素水平２画素混合モードにおける有効部１６の読み出し動作において、撮像部２と列回路部２０に供給される各制御信号のタイミングを示す図である。

図７に示すタイミングｔ１においては、制御線ＳＥＬ［１］、ＳＥＬ［２］に供給される行選択信号がＨｉレベルで１行目と２行目が選択されている。また、制御線ＴＲＡＮ［１］、ＴＲＡＮ［２］に供給される電荷転送信号がＬｏレベル、制御線ＲＳＴ［１］、ＲＳＴ［２］に供給される画素リセット信号がＨｉレベル、つまり、１行目と２行目の転送トランジスタ２２がオフでリセットトランジスタ２４はオンであり、フローティングディフュージョン２３の電位（以下ではＶｆｄ）はＦＤリセット電位Ｖｆｄｒｓｔ（＝ＶＤＤ）に初期化される。ここで、２つの行に同時に行選択信号、電荷転送信号、画素リセット信号を供給するには、行選択回路３のアドレスデコーダ４１にそれぞれの行アドレス信号を順次供給し、行選択用論理回路４２のフリップフロップ４３に選択状態を順次設定すれば可能になる。

タイミングｔ２では、制御線ＴＲＡＮ［１］およびＴＲＡＮ［２］、制御線ＲＳＴ［１］およびＲＳＴ［２］に供給される電荷転送信号および画素リセット信号がＬｏレベル、つまり、１行目と２行目の転送トランジスタ２２、リセットトランジスタ２４がオフなので、ＦＤ電位のリセット状態は保持される。このとき、制御線ＳＥＬ［１］、ＳＥＬ［２］に供給される行選択信号はＨｉレベル、つまり、１行目と２行目の選択トランジスタ２６はオンのため、Ｖｆｄｒｓｔ−Ｖｔｈがリセット電圧として垂直信号線１９に出力される（正確にはＶｆｄｒｓｔ−Ｖｔｈ−αであるが、ここではαは省略）。

さらに、このリセット電圧Ｖｆｄｒｓｔ−Ｖｔｈは、垂直信号線１９を介して、クランプ回路５のクランプ容量３３の一方の端子に出力される。一方、図７に示すように、クランプ信号（クランプトランジスタ３４のゲート信号）と、サンプリング信号（Ｓ／Ｈ容量入力トランジスタ３６のゲート信号）は共にＨｉレベル、つまり、クランプトランジスタ３４およびＳ／Ｈ容量入力トランジスタ３６はオンであるので、クランプ容量３３の他方の端子ならびにＳ／Ｈ容量３７の電位は、クランプ電位ＶＣＬに設定される。

タイミングｔ３では、制御線ＴＲＡＮ［１］、ＴＲＡＮ［２］に供給される電荷転送信号がＨｉレベル、つまり、１行目と２行目の転送トランジスタ２２がオンとなるため、１行目および２行目のフォトダイオード２１に蓄積された電荷がフローティングディフュージョン２３に転送され、それぞれのＦＤ電位Ｖｆｄ１およびＶｆｄ２は、これらの信号電荷量に応じた電圧Ｖｆｄｓｉｇ１およびＶｆｄｓｉｇ２だけ低下し、Ｖｆｄｒｓｔ−Ｖｆｄｓｉｇ１およびＶｆｄｒｓｔ−Ｖｆｄｓｉｇ２となる。

タイミングｔ４では、制御線ＴＲＡＮ［１］、ＴＲＡＮ［２］に供給される電荷転送信号がＬｏレベル、制御線ＳＥＬ［１］、ＳＥＬ［２］に供給される行選択信号がＨｉレベル、つまり、転送トランジスタ２２がオフで選択トランジスタ２６がオンであり、Ｖｆｄｓｉｇ１およびＶｆｄｓｉｇ２の平均をＶｆｄｓｉｇとしたときに、Ｖｆｄｒｓｔ−Ｖｆｄｓｉｇ−Ｖｔｈがリード電圧として垂直信号線１９に出力される。このリード信号は１行目および２行目の混合信号に相当する。この垂直信号線１９の電位変化により、クランプ容量３３の入力もＶｆｄｓｉｇだけ変化する。

さらに、クランプトランジスタ３４はオフなので、クランプ容量３３の他方の端子の電位、すなわち、Ｓ／Ｈ容量３７の電位は、Ｖｆｄｓｉｇ×Ｃｃｌ／（Ｃｃｌ＋Ｃｓｈ）だけ変化する。この電位変化は、垂直信号線１９におけるリセット電圧とリード電圧の差分に対応した電圧、すなわち１行目と２行目の平均化された画素信号（垂直画素混合信号）である。

また、タイミングｔ５では、制御線ＳＥＬ［１］、ＳＥＬ［２］に供給される行選択信号とサンプリング信号がＬｏレベルとなり、選択された１行目と２行目の垂直混合画素信号がＳ／Ｈ容量３７に蓄積される。

次に、タイミングｔ１１では、サンプリング信号がＬｏレベル、列選択回路８の１列目と２列目の列選択信号Ｈ［１］、Ｈ［２］がＨｉレベルとなり、マルチプレクサ７の１列目と２列目の列選択トランジスタ３８がオンとなる。これにより、１列目のＳ／Ｈ容量３７と２列目のＳ／Ｈ容量３７の平均化された画素信号（水平画素混合信号）が水平共通信号線３９に出力され、出力アンプ１０を介して外部に出力される。つまり、１行目、２行目の１列目、２列目の画素の画素信号が混合された垂直２画素水平２画素混合信号が出力される。

同様に、タイミングｔ１２では、３列目と４列目の列選択信号Ｈ［３］、Ｈ［４］がＨｉレベルとなり、マルチプレクサ７の３列目と４列目の列選択トランジスタ３８がオンとなる。これにより、３列目のＳ／Ｈ容量３７と４列目のＳ／Ｈ容量３７の水平画素混合信号が水平共通信号線３９に出力され、出力アンプ１０を介して１行目、２行目の３列目、４列目の画素の画素信号が混合された垂直２画素水平２画素混合信号が外部に出力される。

同様に、順次列選択回路８の各列の列選択信号をＨｉレベルにすれば、各列のＳ／Ｈ容量３７の信号が順次出力される。

以上より、垂直２画素水平２画素混合された画素信号が順次出力される。さらに、図７に示した動作を、選択する行をｎ＝１からｎ＝ｎまで順に変更して有効部１６の行数／２だけ繰り返せば、１画面分（１フレーム）の画像について有効部１６全体の信号が読み出されることになる。

ところで、列回路部２０のクランプ電位ＶＣＬは水平方向に分布があり、結果として各列の基準電位が列毎に異なることになる。これは、出力画像の基準となる暗状態出力に水平方向の不均一が発生することを意味し、画像において水平シェーディングが発生することになる。

これに対し、常に暗状態の出力が得られる周辺部１７の画素１１ｂの画素信号を読み出し、この情報を用いて後段で補正すれば水平シェーディングをおさえることができる。

次に、本実施形態にかかる固体撮像装置１が有する上記した２つの駆動モードに対し、それぞれの行選択動作を説明する。

図８は、全画素読み出しモードにおいて、制御部９から行選択回路３に供給される行アドレス信号の供給タイミングを示した行選択シーケンスである。同図では、１６行の撮像部２を例として、１画面分の画素信号を出力する１フレーム期間についての行選択シーケンスを示している。同図（ａ）は、有効部１６および周辺部１７に対応する画素行の行番号を示している。行番号１から１０までは周辺部１７、行番号１１から１６までは有効部１６の行を示している。また、同図（ｂ）は、同図（ａ）に示した行番号を有する各行に供給される行アドレス信号のシーケンスを示しており、行番号１１から１６に対応したシーケンスが第１行選択シーケンス、行番号１から１０に対応したシーケンスが第２行選択シーケンスである。また、１の行アドレス信号が出力される期間を行読み出し期間としている。行アドレス信号以外の信号は図６と同様であるため、ここでは説明を省略する。

全画素読み出しモードでは、図８（ｂ）に示すように、１フレーム期間において、第１行選択シーケンスおよび第２行選択シーケンスのいずれも、単一の行読み出し期間に１の行アドレス信号が出力されるシーケンス、つまり、１画素行ずつ順に指定する行アドレス信号を含むシーケンスが構成される。これらの行選択シーケンスに従って、行選択回路３は、有効部１６の画素１１ａを行番号１１から１６まで１行ずつ順に選択し、周辺部１７でも有効部１６と同様に、周辺部１７の画素１１ｂを行番号１から１０まで１行ずつ順に選択する。これにより、周辺部１７の物理的な行数と同じ行数の画素信号、つまり、補正用データが得られる。

一方、図９は、画素混合モードの一例である垂直２画素水平２画素混合モードにおいて、制御部９から行選択回路３に供給される行アドレス信号の供給タイミングを示した行選択シーケンスである。同図では、図８と同様に、１画面分の画素信号を出力する１フレーム期間についての行選択シーケンスを示している。同図（ａ）は、図８（ａ）と同様に、有効部１６および周辺部１７に対応する画素行の行番号を示している。行番号１から１０までは周辺部１７、行番号１１から１６までは有効部１６の行を示している。また、同図（ｂ）は、同図（ａ）に示した行番号を有する各行に供給される行アドレス信号のシーケンスを示しており、行番号１１から１６に対応したシーケンスが第１行選択シーケンス、行番号１から１０に対応したシーケンスが第２行選択シーケンスである。行アドレス信号以外の信号は図７と同様であるため、ここでは説明を省略する。

垂直２画素水平２画素混合モードでは、図９（ｂ）に示すように、第１行選択シーケンスでは、単一の行読み出し期間に異なる２の行アドレス信号が出力されるシーケンス、つまり、２画素行ずつ順に指定する行アドレス信号を含むシーケンスが構成される。また、第２行選択シーケンスでは、１の画素行が単一の行読み出し期間に指定されるシーケンス、つまり、１行ずつ順に指定する行アドレス信号を含むシーケンスが構成される。したがって、第１行選択シーケンスと第２行選択シーケンスでは、同時に指定される画素行の行数が異なっている。これらの行選択シーケンスに従って、行選択回路３は、有効部１６では行番号１１から１６まで同時に２行ずつ選択し、周辺部１７では行番号１から１０まで１行ずつ選択する。これにより、本モードでも、周辺部１７の物理的な画素行数と同じ行数の画素信号、つまり、補正用データが得られる。これは、画素混合モードでも全画素読み出しモードと同様に、大きな行数の補正用データが得られ、水平シェーディング補正データを高精度で作成できることを意味している。

このように、本実施形態によると、有効部１６の画素信号を混合する画素混合モードであっても、周辺部１７の画素信号を有効部１６の画素信号の混合に合わせて混合することなく出力でき、周辺部１７から得られる補正用データの数を減らすことがなく、補正用データの精度低下を抑制して、高画質な画素混合モードが実現可能になる。また、本実施形態では、周辺部１７の画素行の行数は従来と同等であり、回路の寄生成分の大きさも同等である。これは、低消費電力に画素混合モードの高画質化が実現できることを意味する。

なお、画素混合モードでは、上記したように垂直２画素水平２画素の画素信号の混合に限らず、画素信号を混合する画素数を変更してもよい。

また、有効部１６と周辺部１７では、画素信号が混合される行数や画素数を同数にする必要はなく、異なる行数や画素数にしてもよい。例えば、第１行選択シーケンスでは同時に３以上の行を選択するシーケンス、第２行選択シーケンスでは同時に２以上の行を選択するシーケンスを構成して、有効部１６では３行の画素信号を混合し、周辺部１７では２行の画素信号を混合して出力してもよい。

（第２の実施形態）
次に、本発明の第２の実施形態について説明する。第２の実施形態が第１の実施形態と異なる点は、第１の実施形態に示した画素混合モードの一例である垂直２画素水平２画素混合モードにおいて、２以上の画素行が単一の行読み出し期間に指定され、第Ｎ画素行（Ｎは１以上の整数）は、単一の行読み出し期間に第Ｍ画素行（Ｍは１以上の整数、かつ、Ｍ≠Ｎ）と共に指定され、１フレーム期間においてＭの値を変更して複数回指定される点である。固体撮像装置の回路構成、有効部の読み出し動作、全画素読み出しモードでの周辺部の読み出し動作は、第１の実施形態と同じである。

図１０は、垂直２画素水平２画素混合モードにおいて、制御部９から行選択回路３に供給される行アドレス信号の供給タイミングを示した行選択シーケンスである。同図では、図８と同様に、１６行の撮像部２を例として、１画面分の画素信号を出力する１フレーム期間についての行選択シーケンスを示している。同図（ａ）は、有効部１６および周辺部１７に対応する第Ｎ画素行（Ｎは１以上の整数）、第Ｍ画素行（Ｍは１以上、かつ、Ｍ≠Ｎ）の行番号Ｎ、Ｍを示している。行番号１から１０までは周辺部１７、行番号１１から１６までは有効部１６の画素行を示している。また、同図（ｂ）は、同図（ａ）に示した行番号を有する各行に供給される行アドレス信号のシーケンスを示しており、行番号１１から１６に対応したシーケンスが第１行選択シーケンス、行番号１から１０に対応したシーケンスが第２行選択シーケンスである。

図１０（ｂ）に示すように、この行選択シーケンスにより、周辺部１７では、第１画素行（Ｎ＝１）は、単一の行読み出し期間に第２画素行（Ｍ＝２）と共に指定される。つまり、行番号１と行番号２が同時に選択される。続いて、行番号３と４、行番号５と６、行番号７と８がそれぞれ選択される。

次に、同一の１フレーム期間において、異なる単一の行読み出し期間に、第１画素行（Ｎ＝１）は、第６画素行（Ｍ＝６）と共に指定される。つまり、行番号１と６が同時に選択される。ここで、行番号１の選択は２回目だが、１回目の行番号１の選択では行番号２が同時に選択されていたのに対し、２回目の行番号１の選択では行番号６が同時に選択され、組み合わせる行が１回目と異なっている。同様に、行番号２と７、行番号３と８、行番号４と９、行番号５と１０がそれぞれ選択される。この結果、行数が１０行の周辺部１７において、２つの行を同時に指定した場合でも、補正用データとして１０行分の画素信号が得られることになる。

その後、第１の実施形態の図９に示した行選択シーケンスと同様に、第１行選択シーケンスに応じて、行番号１１と１２、行番号１３と１４、行番号１５と１６がそれぞれ順に選択され、有効部１６の画素信号が読み出される。この結果、第１行選択シーケンスでは各行が指定される回数は１回、第２行選択シーケンスでは各行が指定される回数は２回となり、周辺部１７では周辺部１７の画素信号を１行ずつ読み出した場合と同数の画素信号を得ることができる。

このようなシーケンスにより、水平シェーディングに対する補正用データを高精度で作成でき、高画質な混合モードが実現可能になる。また、有効部１６の読み出しと周辺部１７の読み出しにおいて同時に指定される行数は同じであり、駆動モードの差により両者の出力にオフセットが発生する懸念がなく、後段の補正処理がより容易になるという利点もある。

なお、本実施形態では２画素行の画素信号を混合するとともに２回ずつ指定しているが、混合する画素行の数および回数は変更してもよい。例えば、３画素行の画素信号を混合するとともに、３回ずつ指定してもよい。

（第３の実施形態）
次に、本発明の第３の実施形態について説明する。第３の実施形態が第１の実施形態と異なる点は、第１の実施形態に示したマルチプレクサ、列選択回路に代えて、カラムＡＤＣ、デジタル混合器を備える点である。

図１１は、本発明の第３の実施形態における固体撮像装置の全体構成を示す図である。同図に示すように、本実施形態における固体撮像装置１０１は、撮像部１０２と、行選択回路１０３と、画素電流源回路１０４と、クランプ回路１０５と、サンプルホールド（Ｓ／Ｈ）回路１０６と、カラムＡＤＣ１４４と、デジタル混合器１４５と、制御部１０９と、垂直信号線１１９とを備えている。なお、画素電流源回路１０４と、クランプ回路１０５と、サンプルホールド回路１０６とにより、列回路部１２０が構成される。また、同図において出力部（出力アンプ）は図示を省略している。

カラムＡＤＣ１４４は、列方向にカラムＡＤＣ１４４の基本単位１４４ａがアレイ状にならび、サンプルホールド回路１０６に保持された行単位のアナログ画素信号をデジタル信号に変換する。

デジタル混合器１４５は、列方向にデジタル混合器の基本単位（図示せず）がアレイ状にならび、カラムＡＤＣ１４４の出力データの混合を行う。

撮像部１０２、画素電流源回路１０４、クランプ回路１０５、サンプルホールド回路１０６、行選択回路１０３、制御部１０９の構成は第１の実施形態と同様であるため、説明を省略する。なお、撮像部１０２は、受光量に応じた画素信号を出力する画素１１１ａが２次元状に配列された有効部１１６と、遮光画素であり常に暗状態の出力が得られる画素１１１ｂを有する周辺部１１７を備えている。ここで、画素１１１ａおよび画素１１１ｂがそれぞれ本発明における第１画素および第２画素に相当する。

図１２は、カラムＡＤＣ１４４の構成を示す図である。カラムＡＤＣ１４４は、カラムＡＤＣ入力端子１４６と、コンパレータ１４７と、ランプ波形生成回路１４８と、ラッチ１４９と、カウンタ１５０とを備えている。各垂直信号線１１９には、カラムＡＤＣ１４４の基本単位１４４ａが配置されている。

カラムＡＤＣ入力端子１４６に入力されたサンプルホールド回路１０６からの画素信号は、コンパレータ１４７に入力される。

コンパレータ１４７は、ランプ波形生成回路１４８により生成されたランプ波形と画素信号の比較を行い、ランプ波形が画素信号よりも低いときにＨｉレベルのラッチ信号を出力する。

ラッチ１４９は、ＡＤ変換後のデジタル値のビット数に応じた基本単位を有し、各基本単位にはカウンタ１５０の出力が入力され、コンパレータ１４７からのラッチ信号がＨｉレベルからＬｏレベルに切り替わったときにそれを書き込む。カウンタ１５０は、ランプ波形に同期してカウントアップを行う。

デジタル混合器１４５は、それぞれの列においてカラムＡＤＣ１４４の基本単位１４４ａでＡＤ変換された複数列の画素信号を混合する。これにより、複数行および複数列の画素信号が混合されたデジタル値の混合画素信号が生成される。

次に、カラムＡＤＣ１４４のＡＤ変換動作について、図１３のタイミングチャートを参照して説明する。

まず、図１３に示すタイミングｔ０で、カラムＡＤＣ１４４のカラムＡＤＣ入力端子１４６に画素信号を入力し、ランプ波形生成回路１４８から出力されるランプ波形を画素信号の最小値に、カウンタ１５０のカウンタ値を０に設定する。ここで、同図に示すように、ランプ波形は画素信号より低いレベルなので、コンパレータ１４７から出力されるラッチ信号はＨｉレベルである。

次に、タイミングｔ１で、ランプ波形のレベルは上昇し始める。上昇の傾きはタイミングｔ３で画素信号の最大値に達するように設定する。カウンタ１５０のカウンタ値もランプ波形の上昇に同期させてカウントアップさせる。

タイミングｔ２では、ランプ波形が画素信号より大きくなるので、ラッチ信号がＬｏレベルに切り替わり、そのときのカウンタ値がラッチ１４９に書き込まれる。例えば、図１３に示す場合には、カウンタ値として４が書き込まれる。先に述べたように、ランプ波形の上昇とカウンタ１５０のカウントアップは同期しているので、ラッチ１４９に書き込まれたカウンタ値（デジタル値）は画素信号の大きさに対応した値になっている。

以上の動作は各列に設けられたカラムＡＤＣ１４４の基本単位１４４ａで並列に行われており、１行分のアナログ画素信号が並列にＡＤ変換され、デジタル信号が各列のラッチ１４９に保持される。

本実施形態における固体撮像装置１０１は、駆動モードとして静止画撮影用の全画素読み出しモードと動画撮影用の画素混合モードとを備えている。次に、それぞれの駆動モードに関し、有効部１１６の信号読み出し動作を説明する。

全画素読み出しモードでは、第１の実施形態と同様に、まず、撮像部１０２から１行分の画素信号を読み出し、サンプルホールド回路１０６に保持する。次に、カラムＡＤＣ１４４で当該１行分の画素信号をＡＤ変換する。最後に、図１１には記載されていない出力部を介して、これらのデジタル信号を順次チップ外部に出力する。以上の動作を有効部１１６の行数だけ繰り返せば撮像部１０２全体の画素１１１ａから画素信号が出力される。

画素混合モードでも、第１の実施形態と同様に、まず、撮像部１０２で２行を同時選択して２行分の画素１１１ｂの画素信号を読み出し、垂直信号線１１９で混合された２行分の混合画素信号をサンプルホールド回路１０６に保持する。次に、カラムＡＤＣ１４４で混合画素信号をＡＤ変換する。

続いて、デジタル混合器１４５で２列分の画素信号（デジタル値）の混合を行う。最後に、図１２には記載されていない出力部を介して、これらの混合画素信号が順次チップ外部に出力される。以上の動作を有効部１１６の画素行数／２だけ繰り返せば、撮像部１０２全体の画素信号が出力される。

ところで、列回路部１２０のクランプ電位は水平方向に分布があり、結果として各列の基準電位が列毎に異なることになる。これは、出力画像の基準となる暗状態出力に水平方向の不均一が発生することを意味し、画像において水平シェーディングが発生することになる。

これに対し、常に暗状態の出力が得られる周辺部１１７（画素１１１ｂ）の画素信号を読み出し、この情報を用いて後段で補正すれば水平シェーディングをおさえることができる。

本固体撮像装置１０１が有する上記した２つの駆動モードに対し、それぞれの周辺部１１７の読み出し動作を説明する。

全画素読み出しモードでは、第１の実施形態における図８に示したように、周辺部１１７でも有効部１１６と同様に、画素信号を読み出す画素１１１ｂを行番号１から順次選択する。これにより、周辺部１１７の物理的な行数と同じ行数の補正用データが得られる。

一方、垂直２画素水平２画素混合モードでは、第１の実施形態における図９に示したように、有効部１１６では同時に２つの行を選択するが、周辺部１１７では行番号１から１行ずつ選択する。これにより、本モードでも、周辺部１１７の物理的な行数と同じ行数の画素信号、つまり、補正用データが得られる。これは、画素混合モードでも全画素読み出しモードと同様に、大きな行数の補正用データが得られ、水平シェーディング補正データを高精度で作成できることを意味し、高画質な画素混合モードが実現可能になる。

なお、水平シェーディングの補正は固体撮像装置内にデジタル信号処理回路を内蔵して実行してもよい。

（第４の実施形態）
次に、本発明の第４の実施形態について説明する。第４の実施形態が第１の実施形態と異なる点は、第１の実施形態に示した制御部が出力順調整部を有することと、第１の実施形態に示したマルチプレクサ、列選択回路に代えて、カラムＡＤＣ、デジタル混合器を備えることと、第１の実施形態内で言及した、画素４１１ａおよび画素４１１ｂが垂直４画素１セル構造（単位行数は４）であることと、駆動モードが垂直３／５行間引き混合モードであることである。

図１４は、本発明の第４の実施形態における固体撮像装置の全体構成を示す図である。

まず、本実施形態にかかる画像撮像装置の構成について説明する。本実施形態では、２次元状に配列された複数の画素を有する撮像部と、水平方向に配列された画素により構成される画素行を選択する行選択回路と、選択された画素から出力される画素信号を一時保持する列回路部と、出力順調整部を有し、単一の行読み出し期間中、選択すべき画素行を指定する行アドレス信号を、出力順を調整したうえで行選択回路に供給する制御部とを備え、複数の画素は、受光量に応じた画素信号を出力する複数の第１画素と、一定の画素信号を出力する複数の第２画素とを含み、撮像部は、複数の第１画素が配置された有効部と、複数の第２画素が配置された周辺部とを有し、少なくとも１つの駆動モードにおいて、制御部は、有効部に対応する行アドレス信号を含む第１行選択シーケンスと、周辺部に対応する行アドレス信号を含む第２行選択シーケンスとを、第１行選択シーケンスと第２行選択シーケンスにおいて、単位行あたりの出力行番号順や組み合わせが等しくなるように行アドレス信号を生成して、行選択回路に供給する固体撮像装置について説明する。これにより、固体撮像装置の駆動モードが有効部の画素信号を間引き混合をして出力する画素間引き混合モードであっても、周辺部の画素信号を有効部の画素信号の間引き混合に合わせて減らすことなく出力できるだけでなく、多画素１セル構造特有の単位行内の出力オフセットばらつきによる補正用データの精度低下を抑制することが可能である。

固体撮像装置４０１は、複数の画素４１１ａ、４１１ｂが２次元状に配置された撮像部４０２と、行選択回路４０３と、画素電流源回路１０４と、クランプ回路１０５と、サンプルホールド（Ｓ／Ｈ）回路１０６と、カラムＡＤＣ１４４と、デジタル混合器１４５と、制御部４０９と、垂直信号線１１９とを備えている。なお、画素電流源回路１０４と、クランプ回路１０５と、サンプルホールド回路１０６とにより、列回路部１２０が構成される。

カラムＡＤＣ１４４は、列方向にカラムＡＤＣ１４４の基本単位（図１２参照）がアレイ状にならび、サンプルホールド回路１０６に保持された行単位のアナログ画素信号をデジタル信号に変換する。

デジタル混合器１４５は、列方向にデジタル混合器の基本単位（図示せず）がアレイ状にならび、カラムＡＤＣ１４４の出力データの混合を行う。

撮像部４０２は、水平方向に配列された画素４１１ａ、４１１ｂにより画素行を構成し、有効部４１６と周辺部４１７とを備えている。有効部４１６には、入射された光を光電変換し、受光量に応じた画素信号を出力する画素４１１ａが、２次元状に配列されている。また、周辺部４１７は有効部４１６に隣接して設けられ、周辺部４１７には、一定の画素信号を出力する画素４１１ｂが配列されている。ここで、画素４１１ｂは、あらかじめ遮光された遮光画素である。なお、画素４１１ｂは、遮光画素に限らず、一定の基準電圧を出力する基準電圧出力画素であればよい。画素４１１ａおよび画素４１１ｂが本発明における第１画素および第２画素に相当する。

図１４では、一例として周辺部１６×４、有効部２０×４の計３６×４の２次元状に配列された画素について説明する。実際の総画素数は数百万個以上である。なお、周辺部４１７は、同図に示した位置に限らず、例えば有効部４１６よりも撮像部２の周辺側に、例えば有効部４１６を囲むように配置されてもよい。

行選択回路４０３は、撮像部４０２に配置された画素４１１ａ、画素４１１ｂの画素行毎に制御線ＴＲＡＮ［ｎ］（ｎ＝１、２、…）、単位画素行毎に制御線ＳＥＬ［ｍ］、ＲＳＴ［ｍ］（ｍ＝（ｎ−１）／４＋１、ｍ＝１、２、…）の３本の制御線を備え、各画素４１１ａ、画素４１１ｂを画素行単位で選択して、ラインセレクト（行選択）、リセット（初期化）、リード（読み出し）を制御する。

また、制御部４０９は、固体撮像装置４０１を駆動する駆動モード、および、読み出しを行う撮像部４０２の領域に応じて、画素４１１ａ、４１１ｂを画素行単位で選択する行アドレス信号ＡＤＲを行選択回路４０３に供給する。具体的には、有効部４１６に対応する行アドレス信号を含む第１行選択シーケンスと、周辺部４１７に対応する行アドレス信号を含む第２行選択シーケンスとを、第１行選択シーケンスと第２行選択シーケンスにおいて、単位行あたりの出力行番号順や組み合わせが等しくなるように行アドレスを生成して行選択回路４０３に供給する。

画素電流源回路１０４、クランプ回路１０５、サンプルホールド回路１０６の構成は第１の実施形態と同様であり、カラムＡＤＣ１４４、デジタル混合器１４５の構成は第３の実施形態と同様であるため、説明を省略する。

図１５は、撮像部４０２の有効部４１６に配置された画素４１１ａの詳細を示す回路図である。画素４１１ａは、単位セル内に４つのフォトダイオード２１−１〜２１−４を含み、さらに、フローティングディフュージョン２３−１〜２３−４の一部、リセットトランジスタ２４および増幅トランジスタ２５を単位セル内で共有する構造、いわゆる垂直４画素１セル構造である。詳細には、図１５に示すように、入射した光を光電変換し電荷を出力するフォトダイオード（ＰＤ）２１−１〜２１−４と、フォトダイオード２１−１〜２１−４により発生した電荷を蓄積し、蓄積した電荷を電圧信号として出力するフローティングディフュージョン（ＦＤ）２３−１〜２３−４と、フローティングディフュージョン２３−１〜２３−４の示す電圧が初期電圧（ここではＶＤＤ）になるようにリセットするリセットトランジスタ（リセットＴｒ）２４と、フォトダイオード２１−１〜２１−４により出力される電荷をフローティングディフュージョン２３−１〜２３−４に供給する転送トランジスタ（転送Ｔｒ）２２−１〜２２−４と、フローティングディフュージョン２３−１〜２３−４の示す電圧に追従して変化する電圧を出力する増幅トランジスタ（増幅Ｔｒ）２５と、行選択回路４０３から行選択信号を受けたときに増幅トランジスタ２５の出力を垂直信号線１１９に供給する選択トランジスタ（選択Ｔｒ）２６と、リセットトランジスタ２４および増幅トランジスタ２５のソースまたはドレインに電源電圧を供給する電源線２７とを含む。なお、画素４１１ｂについても画素４１１ａと同様の構成である。

選択トランジスタ２６、リセットトランジスタ２４、転送トランジスタ２２−１〜２２−４の各ゲートには、それぞれ制御線ＳＥＬ［ｍ］、ＲＳＴ［ｍ］（ｍ＝（ｎ−１）／４＋１ ｍ＝１、２、・・・）、ＴＲＡＮ［ｎ］（ｎ＝１、２、・・・）が接続され、行選択回路４０３によりラインセレクトのための行選択信号、リセットのための画素リセット信号、リードのための電荷転送信号が与えられ、各動作の制御が行われる。

なお、有効部４１６の画素４１１ａと周辺部４１７の画素４１１ｂでは、画素回路構成は同じであるが、周辺部４１７の画素４１１ｂは、フォトダイオード２１−１〜２１−４があらかじめ遮光された遮光画素である。その結果、画素４１１ｂからは、常に暗状態の出力信号が得られる。これにより、画素４１１ｂは、初期化時の電圧を増幅したリセット電圧と読み出し時の電圧を増幅したリード電圧とを垂直信号線１１９に出力する。

また、図１５に示した画素４１１ａは、半導体基板の表面、すなわち、トランジスタのゲート、配線と同じ面側に形成される構造を用いることができる。さらに、画素４１１ａがトランジスタのゲート、配線と裏面側に形成される、いわゆる、裏面照射型イメージセンサ（裏面照射型固体撮像装置）の構造を用いることができる。なお、画素４１１ｂについても、画素４１１ａと同様である。

図１６は、行選択回路４０３の詳細を示す図である。図１６に示すように、行選択回路４０３は、アドレスデコーダ４４１と、各行毎に配置された行選択用論理回路４４２から構成される。アドレスデコーダ４４１は、制御部４０９から供給される行アドレス信号に応じて、対応する行の行選択用論理回路４４２にＨｉ（Ｈｉｇｈ）レベルの信号を出力する。同時に、制御部４０９から、対応する行選択用論理回路４４２のフリップフロップ（ＦＦ）４４３のライトイネーブル信号ＷＥを入力すると、当該フリップフロップ４４３にはＨｉレベルの信号が設定され、その行は選択状態になる。

次に、選択状態になった行の行選択用論理回路４４２に画素制御用のパルス信号であるＳＥＬ＿ｓ、トランジスタ制御信号ＴＲＡＮ＿ｓ、リセット信号ＲＳＴ＿ｓを入力すると、行選択用論理回路４４２のＡＮＤゲート４４４により、制御線ＳＥＬ［ｍ]、ＲＳＴ［ｍ］（ｍ＝（ｎ−１）／４＋１ ｍ＝１、２、・・・）、ＴＲＡＮ［ｎ］（ｎ＝１、２、・・・）を介して、選択された行の画素４１１ａにそれぞれ行選択信号、画素リセット信号および電荷転送信号のパルスが供給される。画素４１１ａ（または画素４１１ｂ）の駆動が完了したら、各フリップフロップ４４３の値をＬｏ（Ｌｏｗ）レベルの信号にリセットし、行選択を解除する。

本実施形態における固体撮像装置４０１は、駆動モードとして静止画撮影用の全画素読み出しモードと動画撮影用の画素間引き混合モード（３／５行画素間引き混合モード）とを備えている。次に、それぞれの駆動モードに関し、有効部４１６の信号読み出し動作を説明する。

図１７は、全画素読み出しモードにおける有効部４１６の読み出し動作において、撮像部４０２と列回路部１２０に供給される各制御信号のタイミングを示す図である。

全画素読み出しモードでは、第１の実施形態と同様に、まず、撮像部４０２から１行分の画素信号を読み出し、サンプルホールド回路１０６に保持する。次に、カラムＡＤＣ１４４で当該１行分の画素信号をＡＤ変換する。最後に、図１４には記載されていない出力部を介して、これらのデジタル信号を順次チップ外部に出力する。

詳細には、図１７に示すように、制御線ＳＥＬ［１］に供給される行選択信号がＨｉレベルとなり１行目が選択される。また、制御線ＲＳＴ［１］、制御線ＴＲＡＮ［１］に供給される画素リセット信号、電荷転送信号がＨｉレベルとなり、１行目の画素４１１ａの転送トランジスタ２２−１がオンになり、フォトダイオード２１−１により発生した電荷がフローティングディフュージョン２３−１に転送される。

続けて、制御線ＳＥＬ［１］に供給される行選択信号がＨｉレベルとなり１行目が選択される。また、制御線ＲＳＴ［１］、制御線ＴＲＡＮ［２］に供給される画素リセット信号、電荷転送信号がＨｉレベルとなり、１行目の画素４１１ａの転送トランジスタ２２−２がオンになり、フォトダイオード２１−２により発生した電荷がフローティングディフュージョン２３−２に転送される。

さらに、制御線ＳＥＬ［１］に供給される行選択信号がＨｉレベルとなり１行目が選択される。また、制御線ＲＳＴ［１］、制御線ＴＲＡＮ［３］に供給される画素リセット信号、電荷転送信号がＨｉレベルとなり、１行目の画素４１１ａの転送トランジスタ２２−３がオンになり、フォトダイオード２１−３により発生した電荷がフローティングディフュージョン２３−３に転送される。

同様に、制御線ＳＥＬ［１］に供給される行選択信号がＨｉレベルとなり１行目が選択される。また、制御線ＲＳＴ［１］、制御線ＴＲＡＮ［４］に供給される画素リセット信号、電荷転送信号がＨｉレベルとなり、１行目の画素４１１ａの転送トランジスタ２２−４がオンになり、フォトダイオード２１−４により発生した電荷がフローティングディフュージョン２３−４に転送される。

また、上記した各フォトダイオード２１−１〜２１−４により発生した電荷の転送に合わせて、図１７に示すクランプ信号、サンプリング信号、コンパレータリセット、カウンタリセット、ＡＤ変換の制御信号が、それぞれのタイミングでＨｉとなり、図１４には記載されていない出力部を介して、デジタル信号が順次チップ外部に出力される。

１行目の画素４１１ａにおけるフォトダイオード２１−１〜２１−４の電荷の読出しが終了すると、次に、制御線ＳＥＬ［２］に供給される行選択信号がＨｉレベルとなり２行目が選択される。また、制御線ＲＳＴ［２］、制御線ＴＲＡＮ［５］に供給される画素リセット信号、電荷転送信号がＨｉレベルとなり、２行目の画素４１１ａの転送トランジスタ２２−１がオンになり、フォトダイオード２１−１により発生した電荷がフローティングディフュージョン２３−１に転送される。また、同様に、フォトダイオード２１−２〜２１−４の電荷の読出しが行われ、図１４には記載されていない出力部を介して、デジタル信号が順次チップ外部に出力される。

以上の動作を有効部４１６の行数だけ繰り返せば撮像部４０２全体の画素４１１ａから画素信号が出力される。

図１８は、本実施形態の垂直３／５行画素間引き混合モードにおける有効部４１６の読み出し動作において、撮像部４０２と列回路部１２０に供給される各制御信号のタイミングを示す図である。

本実施形態の垂直３／５行画素間引き混合モードでは、まず、撮像部４０２で１行目を選択して画素４１１ａ内１行分の画素信号を読み出し、サンプルホールド回路１０６に保持する。次に、カラムＡＤＣ１４４で混合画素信号をＡＤ変換する。次に、混合対象となる行番号３行目を選択し１行目に引き続き、カラムＡＤＣ１４４でＡＤ変換する。この時コンパレータをリセットすることとカウンタのリセットを行わないことでカウンタが１行目のカウントに引き続いてカウントアップされるためＡＤＣでの混合動作が行われる。これを行番号５行目についても繰り返せば、５行のうちの３行の画素信号を混合する、３／５行画素間引き混合モードにおける３行分の画素信号の混合が行われる。

詳細には、図１８に示すように、制御線ＳＥＬ［１］に供給される行選択信号がＨｉレベルとなり１行目が選択される。また、制御線ＲＳＴ［１］、制御線ＴＲＡＮ［１］に供給される画素リセット信号、電荷転送信号がＨｉレベルとなり、１行目の画素４１１ａの転送トランジスタ２２−１がオンになり、フォトダイオード２１−１により発生した電荷がフローティングディフュージョン２３−１に転送される。

続いて、制御線ＳＥＬ［１］に供給される行選択信号がＨｉレベルとなり１行目が選択される。また、制御線ＲＳＴ［１］、制御線ＴＲＡＮ［３］に供給される画素リセット信号、電荷転送信号がＨｉレベルとなり、１行目の画素４１１ａの転送トランジスタ２２−３がオンになり、フォトダイオード２１−３により発生した電荷がフローティングディフュージョン２３−３に転送される。

さらに、制御線ＳＥＬ［２］に供給される行選択信号がＨｉレベルとなり２行目が選択される。また、制御線ＲＳＴ［２］、制御線ＴＲＡＮ［５］に供給される画素リセット信号、電荷転送信号がＨｉレベルとなり、２行目の画素４１１ａの転送トランジスタ２２−１がオンになり、フォトダイオード２１−１により発生した電荷がフローティングディフュージョン２３−１に転送される。

また、上記した１行目のフォトダイオード２１−１、２１−３、２行目のフォトダイオード２１−１により発生した電荷の転送に合わせて、図１８に示すクランプ信号、サンプリング信号、コンパレータリセットの制御信号が、それぞれのタイミングでＨｉとなる。ここで、全画素読出しモードの場合と異なり、カウンタリセットの制御信号は、１行目のフォトダイオード２１−３、２行目のフォトダイオード２１−１からの電荷転送時にはＨｉとならず、カウンタのリセットは行われない。これにより、１行目のフォトダイオード２１−３、２行目のフォトダイオード２１−１からの電荷転送時には、カウンタが１行目のフォトダイオード２１−１からの電荷転送時のカウントに引き続いてカウントアップされるため、カラムＡＤＣ１４４において、１行目のフォトダイオード２１−１、２１−３、２行目のフォトダイオード２１−１により発生した電荷の混合動作が行われる。

最後に、図１４には記載されていない出力部を介して、これらの混合画素信号が順次チップ外部に出力される。以上の動作を、有効部４１６の画素行数／３だけ繰り返せば、撮像部４０２全体の画素信号が出力される。

ところで、列回路部１２０のクランプ電位は水平方向に分布があり、結果として各列の基準電位が列毎に異なることになる。これは、出力画像の基準となる暗状態出力に水平方向の不均一が発生することを意味し、画像において水平シェーディングが発生することになる。

これに対し、常に暗状態の出力が得られる周辺部４１７（画素４１１ｂ）の画素信号を読み出し、この情報を用いて後段で補正すれば水平シェーディングをおさえることができる。

また、図１５に示すように、有効部４１６に配置された画素４１１ａは、フローティングディフュージョン（ＦＤ）２３−１〜２３−４が互いに接続され共有する構成となっている。フローティングディフュージョン２３−１〜２３−４の寄生容量はレイアウトの都合上単位行周期（本実施形態では４行周期）のばらつきを持つため、各行の信号出力には４行周期の出力オフセット成分のばらつきが発生してしまう。これは、周辺部４１７に配置された画素４１１ｂでも同様であるため、有効部４１６と周辺部４１７の単位行内の読み出し順番、および混合時の組み合わせが異なった場合、周辺部４１７の出力を使用したクランプ補正動作では単位行周期の出力オフセット成分を相殺できないため、不十分なクランプ補正動作となり画質劣化の要因となる。

これに対し、本発明の第４の実施形態では、制御部４０９は出力順調整部４０９ａを有している。出力順調整部４０９ａは、有効部４１６に対応する行アドレスを含む第１行選択シーケンスと周辺部４１７に対応する行アドレスを含む第２行選択シーケンスにおいて、単位行あたりの出力行番号順や混合時の組み合わせが等しくなるように、行アドレス信号を生成して行選択回路に供給を行う。これにより、フローティングディフュージョン２３−１〜２３−４の寄生容量が単位行周期（本実施形態では４行周期）のばらつきを持つために生じる画質劣化を抑制することができる。

次に、本固体撮像装置４０１が有する上記した２つの駆動モードによる、それぞれの周辺部４１７における画素信号の読み出し動作を説明する。

全画素読み出しモードでは、第１の実施形態における図８に示したように、周辺部４１７でも有効部４１６と同様に、画素信号を読み出す画素４１１ｂを行番号１から順次選択する。これにより、周辺部４１７の物理的な行数と同じ行数の補正用データが得られる。

一方、垂直３／５行画素間引き混合モードでは、図１９に示すように、有効部４１６では行番号１３、１５、１７の画素信号を読み出して混合、次に行番号１８、２０、２２の画素信号を読み出して混合、というように５行中３行を読み出して混合出力する。この時の単位行番号は、（１、３、１）、（２、４、２）、（３、１、３）、（４、２、４）、という組み合わせと出力順となっている。

周辺部４１７では、図２０に示すように、行番号１、３、５を読み出して混合、次に行番号２、４、６を読み出して混合、というように有効部４１６の読み出し行選択シーケンスと異なっているが、単位行番号は（１、３、１）、（２、４、２）、（３、１、３）、（４、２、４）という組み合わせと出力順となっており、有効部４１６の単位行番号の組み合わせと出力順と等しくなっていることがわかる。

なお、図１９および図２０における「単位行番号」は、各画素４１１ａにおけるフォトダイオード２１−１〜２１−４それぞれに対応する行の番号を示し、「行番号」は、有効部４１６全体を通してのフォトダイオードそれぞれに対応する行の番号を示している。また、（１、３、１）、（２、４、２）、（３、１、３）、（４、２、４）という４組の組み合わせの単位行の画素信号を読み出す期間を、「単位行あたりの行読出し期間」という。この期間は、図１９（ｂ）および図２０（ｂ）に示すシーケンスの全期間に相当する。

また、周辺部４１７のほうが有効部４１６より多くの行にアクセスして、より多くの単位行あたりの出力行を確保する駆動となっている。つまり、図１９、２０に示すように、有効部４１６では行番号１３、１５、１７（単位行番号１、３、１）にアクセスした後、行番号１７に続く行番号１８、２０、２２（単位行番号２、４、２）にアクセスしている。これに対し、周辺部４１７では、行番号１、３、５（単位行番号１、３、１）にアクセスした後、まだアクセスしていない行番号２、４、６（単位行番号２、４、２）にアクセスしている。このような行選択シーケンスにより、有効部４１６では１０行中６行にアクセスして３行ずつ２組の出力行を確保しているのに対し、周辺部４１７では６行中６行にアクセスして３行ずつ２組の出力行を確保している。

これにより、間引き率の高い間引き混合モードであっても、本構成内の制御部４０９から、出力順調整部４０９ａを経て出力される第１の行選択シーケンスおよび第２の行選択シーケンスを適用すれば、第１の行選択シーケンスにおいて単位行あたりの行読出し期間（例えば、図１９における行番号１３行〜３２行の読出し期間）に指定される画素行の割合（１２／２０）が、第２行選択シーケンスにおいて単位行あたりの行読出し期間（例えば、図２０における行番号１行〜４行の読出し期間）に指定される画素行の割合（１２／１２）より小さくなる。つまり、周辺部４１７において有効部４１６より多くの単位行あたりの出力行が確保でき、なおかつ単位行番号の組み合わせと出力順とを有効部４１６と等しくできるため、水平シェーディング用補正データや周辺部のデータを使用したクランプ補正動作用データを十分得ることができる。これは各補正用データを高精度で作成できることを意味し、本実施形態に示した固体撮像装置によると、高画質な画素混合モードや間引きモード、および間引き混合モードを実現することが可能である。

なお、本実施形態では、図１５に示したように垂直４画素１セル構造の画素４１１ａについて記載しているが、垂直Ｎ画素×水平Ｍ画素１セル（Ｎ、Ｍ＝１以上の整数）構造であってもよい。例えば、単位行数を２とする垂直２画素×水平２画素１セル構造が考えられる。この場合は、ＦＤを４画素の中央におくことによりＦＤのサイズを縮小でき、ＦＤ容量が低減できる。これは画素信号読み出し時のゲインを大きくできるので、読み出し動作の低ノイズ化に有利である。

また、これまで複数画素で画素内回路を共有することにより１セルを構成する場合を示したが、フォトダイオード構造が異なる複数画素を１つのセルに有する構成であってもよい。例えば、フォトダイオードのサイズが異なる４画素を１つのセルにすることが考えられる。フォトダイオードサイズが異なるとリーク成分が異なり画素毎に出力オフセットが異なる。したがって、サイズが異なるフォトダイオードから出力された画素信号を後段で混合すれば、１セルから出力される画素信号のダイナミックレンジの拡大に有効である。このような複数の画素で構成されるセルに対して上記のように画素間引き混合モードを実現すれば、出力オフセットばらつきによる補正用データの精度低下を抑制することが可能である。

（第５の実施形態）
次に、本発明の第５の実施形態について説明する。図２１は、本発明の第５の実施形態における撮像装置（カメラ）の全体構成を示す図である。

図２１に示すように、本実施形態における撮像装置１５１は、第１の実施形態に記載した固体撮像装置１と、アナログフロントエンド（ＡＦＥ）１５２と、デジタル信号処理プロセッサ（ＤＳＰ）１５３と、メモリ１５４とを備えている。なお、固体撮像装置は、第１の実施形態に記載した固体撮像装置１に限らず、例えば、第４の実施形態に記載した固体撮像装置１０１であってもよいし、その他の実施形態に示した固体撮像装置であってもよい。

アナログフロントエンド１５２は、固体撮像装置１から出力された有効部１６および周辺部１７の画素信号（アナログ信号）をデジタル画像信号処理装置で扱うことができるよう、デジタル信号に処理する。

デジタル信号処理プロセッサ１５３は、デジタル信号に処理された有効部１６の画素信号を、メモリ１５４に記憶されている補正用データによって補正する。

メモリ１５４は、固体撮像装置１から出力された周辺部１７の画素信号、つまり、新たに補正用データを生成するための周辺部データと、周辺部１７の画素信号を用いて生成された補正用データを記憶する。

本撮像装置１５１は、カメラスチル撮影に使える全画素読み出しモードと、動画記録機能に使える画素混合モードにより駆動される。

図２２に、本撮像装置１５１における全画素読み出しモードの動作を説明するフローチャートを示す。

ステップ１では、図１に示した周辺部１７に配置された画素１１ｂから周辺部データを１行読み出す（ＳＴ１）。このとき、固体撮像装置１の撮像部２に対しては、１行のみ選択して読み出しを行う。

ステップ２では、ステップ１で検出された周辺部データとメモリ１５４に保持されている補正用データの値を用いて、新しい補正用データを作成する（ＳＴ２）。

ステップ３では、周辺部１７の読み出しが完了したか否かを判断し、否の場合はステップ１に戻る（ＳＴ３）。以上、ステップ１とステップ２を周辺部１７全体に対して行えば、周辺部１７の各列の出力の平均からなる補正用データが得られる。この補正用データは、暗状態の水平シェーディングデータに相当する。この補正用データは、メモリ１５４に保持される。

次に、ステップ４では、有効部１６の１行分の読み出しを行う（ＳＴ４）。このとき、固体撮像装置１の撮像部２に対しては１行のみ選択し読み出しを行う。

ステップ５では、ステップ４で得られたデータからメモリ１５４に保持されている補正データを減算することにより、水平シェーディングの補正を行う（ＳＴ５）。

ステップ６では、有効部１６の読み出しが完了したか否かを判断し、否の場合はステップ４に戻る（ＳＴ６）。

以上、ステップ４とステップ５を有効部１６全体に対して行えば、有効部１６全体に対し水平シェーディングが補正された高画質な画像が得られる。

次に、画素混合モードの動作を説明する。画素混合モードの動作を説明するフローチャートは、図２２に記載した全画素読み出しモードと同様である。

ステップ１では、図１に示した周辺部１７に配置された画素１１ｂから周辺部データを１行ずつ読み出す。このとき、固体撮像装置１の撮像部２に対しては、１行のみ選択し読み出しを行う（ＳＴ１）。

ステップ２では、ステップ１で検出された周辺部データとメモリ１５４に保持されている補正用データの値を用いて、新しい補正用データを作成する（ＳＴ２）。

ステップ３では、周辺部１７の読み出しが完了したか否かを判断し、否の場合はステップ１に戻る（ＳＴ３）。以上、ステップ１とステップ２を周辺部１７全体に対して行えば、周辺部１７の各列の出力の平均からなる補正用データが得られる。この補正用データは、暗状態の水平シェーディングデータに相当する。この補正用データは、メモリ１５４に保持される。

次に、ステップ４では、有効部１６の２行分の読み出しを行う（ＳＴ４）。このとき、固体撮像装置１の撮像部２に対しては２行を同時に選択し読み出しを行う。信号読み出し時の垂直、水平信号の混合動作により、固体撮像装置１からは画素混合信号が出力される。

ステップ５では、ステップ４で得られたデータからメモリ１５４に保持されている補正データを減算することにより、水平シェーディングの補正を行う（ＳＴ５）。

ステップ６では、有効部１６の読み出しが完了したか否かを判断し、否の場合はステップ４に戻る（ＳＴ６）。

以上、ステップ４とステップ５を有効部１６全体に対して行えば、有効部１６全体に対し水平シェーディングが補正された高画質な混合画像が得られる。このときの補正用データも、全画素読み出しモードと同等の多数の周辺部データから生成されることになり、高精度な補正が可能である。

なお、本発明は、上記した実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の改良、変形を行ってもよい。

例えば、有効部、周辺部に配置される画素は、上記した個数や配置に限らず、適宜変更してもよい。

また、周辺部の画素は、あらかじめ遮光された遮光画素に限らず、一定の基準電圧を出力する画素であればよい。

また、画素混合モードにおける有効部および周辺部の画素信号の読み出しは、上記した実施形態に示した読み出し方法に限らず、その他の方法であってもよい。例えば、垂直２画素水平２画素の画素信号を混合した垂直２画素水平２画素混合モードに限らず、その他の混合モードとしてもよい。また、画素信号を混合して読み出す行の組み合わせは、上記した実施形態に限らずどのような組み合わせであってもよい。

また、画素間引き混合モードでは、上記したように垂直３／５行間引き混合の画素信号の混合数や間引き数に限らず、混合数や間引き数を変更してもよい。

また、水平シェーディングの補正やクランプ補正動作は固体撮像装置内にデジタル信号処理回路を内蔵して実行してもよい。

また、駆動モードは上記した画素間引き混合モードに限らず、画素混合モード、間引きモードに変更してもよい。

また、画素間引き混合モードでは、垂直４画素１セル構造の画素について記載しているが、垂直Ｎ画素×水平Ｍ画素１セル（Ｎ、Ｍ＝１以上の整数）構造であってもよい。例えば、垂直２画素×水平２画素１セル構造が考えられる。この場合は、ＦＤを４画素の中央におくことによりＦＤのサイズを縮小でき、ＦＤ容量が低減できる。これは画素信号読み出し時のゲインを大きくできるので、読み出し動作の低ノイズ化に有利である。

また、これまで複数画素で画素内回路を共有することにより１セルを構成する場合を示したが、フォトダイオード構造が異なる複数画素を１つのセルに有する構成であってもよい。例えば、フォトダイオードのサイズが異なる４画素を１つのセルにすることが考えられる。フォトダイオードサイズが異なるとリーク成分が異なり画素毎に出力オフセットが異なる。したがって、サイズが異なるフォトダイオードから出力された画素信号を後段で混合すれば、１セルから出力される画素信号のダイナミックレンジの拡大に有効である。このような複数の画素で構成されるセルに対して上記のように画素間引き混合モードを実現すれば、出力オフセットばらつきによる補正用データの精度低下を抑制することが可能である。

また、本発明にかかる固体撮像装置、撮像装置の構成は、上記した実施形態に限らず、どのような構成であってもよい。例えば、画素電流源回路、クランプ回路、サンプルホールド回路、マルチプレクサ、列選択回路、カラムＡＤＣ、デジタル混合器の構成やこれらの組み合わせを変更した構成であってもよい。

また、本発明にかかる固体撮像装置には、上記実施形態における任意の構成要素を組み合わせて実現される別の実施形態や、実施形態に対して本発明の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、本発明にかかる固体撮像装置を備えた各種デバイスなども本発明に含まれる。例えば、本発明にかかる固体撮像装置を備えたムービーカメラも本発明に含まれる。

本発明にかかる固体撮像装置は、デジタル一眼レフカメラ、高級コンパクトカメラなど高画質、高機能が求められる撮像機器向けイメージセンサとして有用である。

１、１０１、４０１ 固体撮像装置
２、１０２、２００、４０２ 撮像部
３、１０３、４０３ 行選択回路
９、１０９、４０９ 制御部
１１ａ、１１１ａ、４１１ａ 画素（第１画素）
１１ｂ、１１１ｂ、４１１ｂ 画素（第２画素）
１６、１１６、４１６ 有効部
１７、１１７、４１７ 周辺部
１２０ 列回路部
１５１ 撮像装置
１５３ デジタル信号処理プロセッサ（デジタル信号処理部）
１５４ メモリ（記憶部）
４０９ａ 出力順調整部

Claims (14)

1. 複数の駆動モードにより駆動される固体撮像装置において、
   ２次元状に配列された複数の画素を有する撮像部と、
   水平方向に配列された前記画素により構成される画素行を選択する行選択回路と、
   選択された前記画素行から出力される画素信号を一時保持する列回路部と、
   選択すべき画素行を指定する行アドレス信号を前記行選択回路に供給する制御部とを備え、
   前記複数の画素は、
   受光量に応じた画素信号を出力する複数の第１画素と、
   受光量によらず一定の画素信号を出力する複数の第２画素とを含み、
   前記撮像部は、
   前記複数の第１画素が配置された有効部と、
   前記複数の第２画素が前記有効部の周辺に配置された周辺部とを有し、
   少なくとも１つの前記駆動モードにおいて、
   前記制御部は、
   前記有効部に対応する画素行を指定する前記行アドレス信号を含む第１行選択シーケンスと、前記周辺部に対応する画素行を指定する前記行アドレス信号を含む第２行選択シーケンスとを、前記第１行選択シーケンスと前記第２行選択シーケンスとにおいて同時に指定される画素行数、または、各画素行が指定される回数が異なるように生成して、前記行選択回路に供給する
   固体撮像装置。
2. 前記制御部は、
   前記第１行選択シーケンスにおいて単一の行読み出し期間に指定される画素行の数が、
   前記第２行選択シーケンスにおいて単一の行読み出し期間に指定される画素行の数より多くなるように、前記第１行選択シーケンスおよび前記第２行選択シーケンスを生成する
   請求項１に記載の固体撮像装置。
3. 前記制御部は、１フレーム期間において、
   前記第１行選択シーケンスにより各画素行が指定される回数が、前記第２行選択シーケンスにより各画素行が指定される回数より少なくなるように、前記第１行選択シーケンスおよび前記第２行選択シーケンスを生成する
   請求項１に記載の固体撮像装置。
4. 前記制御部は、
   前記第１行選択シーケンスでは、２以上の画素行を単一の行読み出し期間に指定し、
   前記第２行選択シーケンスでは、１の画素行を単一の行読み出し期間に指定する
   請求項１または２に記載の固体撮像装置。
5. 前記制御部は、
   前記第１行選択シーケンスでは、２以上の画素行を単一の行読み出し期間に指定し、
   前記第２行選択シーケンスでは、前記第１行選択シーケンスで指定される画素行の数と異なる２以上の画素行を単一の行読み出し期間に指定する
   請求項１または２に記載の固体撮像装置。
6. 前記制御部は、
   前記第１行選択シーケンスでは、２以上の画素行を単一の行読み出し期間に指定し、
   前記第２行選択シーケンスでは、第Ｎ画素行（Ｎは１以上の整数）を単一の行読み出し期間に第Ｍ画素行（Ｍは１以上の整数、かつ、Ｍ≠Ｎ）と共に指定し、１フレーム期間において、第Ｎ画素行をＭの値を変更して複数回指定する
   請求項３に記載の固体撮像装置。
7. 前記複数回は、２回である
   請求項６に記載の固体撮像装置。
8. 複数の駆動モードにより駆動される固体撮像装置において、
   ２次元状に配列された複数の画素を有する撮像部と、
   水平方向に配列された前記画素により構成される画素行を選択する行選択回路と、
   選択された前記画素行から出力される画素信号を一時保持する列回路部と、
   選択すべき画素行を指定するための行アドレス信号を前記行選択回路に供給する制御部と、を備え、
   前記複数の画素は、
   受光量に応じた画素信号を出力する複数の第１画素と、
   受光量によらず一定の画素信号を出力する複数の第２画素とを含み、
   前記撮像部は、
   前記複数の第１画素が配置された有効部と、
   前記複数の第２画素が前記有効部の周辺に配置された周辺部とを有し、
   少なくとも１つの前記駆動モードにおいて、
   前記制御部は、
   前記行アドレス信号の出力順を調整する出力順調整部を有し、
   前記出力順調整部は、
   前記有効部に対応する画素行を指定する前記行アドレス信号を含む第１行選択シーケンスと、前記周辺部に対応する画素行を指定する前記行アドレス信号を含む第２行選択シーケンスとを、前記第１行選択シーケンスと前記第２行選択シーケンスにおいて単位行あたりの出力行番号の順序および組み合わせが等しくなるように、前記行アドレス信号の出力順を調整して生成し、
   前記制御部は、
   前記行アドレス信号の出力順を調整された第１行選択シーケンスおよび第２行選択シーケンスを前記行選択回路に供給する
   固体撮像装置。
9. 前記出力順調整部は、
   前記第１行選択シーケンスにおいて、「単位行の画素行数」に対する「単位行あたりの行読み出し期間に指定される画素行」の割合が、
   前記第２行選択シーケンスにおいて、「単位行の画素行数」に対する「単位行あたりの行読み出し期間に指定される画素行」の割合より小さくなるように、
   前記第１行選択シーケンスおよび前記第２行選択シーケンスを生成する
   請求項８に記載の固体撮像装置。
10. 前記単位行数は４である
    請求項８または９に記載の固体撮像装置。
11. 前記単位行数は２である
    請求項８または９に記載の固体撮像装置。
12. 前記第２画素は、遮光された遮光画素または基準電圧を出力する基準電圧出力画素を含む
    請求項１〜１１のいずれか１項に記載の固体撮像装置。
13. 前記周辺部は、前記有効部よりも前記撮像部の周辺側に配置される
    請求項１〜１２のいずれか１項に記載の固体撮像装置。
14. 請求項１〜１３のいずれか１項に記載の固体撮像装置と、
    前記固体撮像装置から出力された前記有効部の画素信号に対し補正処理を行うデジタル信号処理部と、
    前記固体撮像装置から出力された前記周辺部の画素信号、および、前記周辺部の画素信号を用いて生成された補正用データを保持する記憶部とを備える
    撮像装置。
    
    

Images