KR20010001834A - 이미지 센서에서의 다중 경사 아날로그-디지털 변환 장치 - Google Patents

이미지 센서에서의 다중 경사 아날로그-디지털 변환 장치 Download PDF

Info

Publication number
KR20010001834A
KR20010001834A KR1019990021308A KR19990021308A KR20010001834A KR 20010001834 A KR20010001834 A KR 20010001834A KR 1019990021308 A KR1019990021308 A KR 1019990021308A KR 19990021308 A KR19990021308 A KR 19990021308A KR 20010001834 A KR20010001834 A KR 20010001834A
Authority
KR
South Korea
Prior art keywords
signal
voltage
comparison reference
input
analog
Prior art date
Application number
KR1019990021308A
Other languages
English (en)
Other versions
KR100341582B1 (ko
Inventor
이강진
권오봉
김찬기
엄재원
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019990021308A priority Critical patent/KR100341582B1/ko
Publication of KR20010001834A publication Critical patent/KR20010001834A/ko
Application granted granted Critical
Publication of KR100341582B1 publication Critical patent/KR100341582B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/745—Circuitry for generating timing or clock signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Analogue/Digital Conversion (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

본 발명은 다중 경사의 아날로그 비교 기준 전압으로 화소 어레이로부터의 아날로그 출력 전압을 디지털 전압 신호로 변환하여 적은 클럭수로 고해상도의 화면을 구현할 수 있는 이미지 센서에서의 다중 경사 아날로그-디지털 변환 장치를 제공하기 위한 것으로, 이를 위해 본 발명은 일정 패턴으로 컬러 필터가 씌워져 각각이 하나의 특정 컬러만을 검출하는 단위 화소들로 어레이된 화소 어레이를 구비한 이미지 센서를 위한 아날로그-디지털 변환 장치에 있어서, 화면의 밝기 변화에 응답하여 클럭당 서로 다른 감소율로 감소하는 다중 경사의 아날로그 비교 기준 전압을 각각 생성하기 위한 컬러별 비교 기준 전압 생성 수단을 포함하여, 상기 단위 화소에서 감지한 아날로그 데이터 신호를 디지털 데이터 신호로 변환한다.

Description

이미지 센서에서의 다중 경사 아날로그-디지털 변환 장치{Multi-slope analog-to-digital converter in image sensor}
본 발명은 이미지 센서에 관한 것으로, 특히 화소 어레이로부터 출력되는 아날로그 신호를 디지털 신호로 변환하여 출력하기 위한 아날로그-디지털 변환 장치에 관한 것이다.
일반적으로, 이미지 센서란 빛에 반응하는 반도체의 성질을 이용하여 이미지를 찍어(capture)내는 장치를 말한다. 자연계에 존재하는 각 피사체의 부분부분은 빛의 밝기 및 파장 등이 서로 달라서 감지하는 장치의 각 화소에서 다른 전기적인 값을 보이는데, 이 전기적인 값을 신호처리가 가능한 레벨로 만들어 주는 것이 바로 이미지 센서가 하는 일이다.
최근 들어, 이러한 이미지 센서는 각종 보안 장비, 화상 회의용 카메라, 디지털 스틸 카메라, PC 카메라, 영상 정보를 전달하는 기능을 갖춘 차세대 개인용 휴대 통신 장비 등에 적용되어 큰 각광을 받고 있다.
이미지 센서에는 CCD(Charge-Coupled Device) 이미지 센서와 CMOS (Complementary Metal-Oxide-Semiconductor) 이미지 센서가 있으며, 모니터로의 화면 재현을 위해 각각의 이미지 센서는 화소로부터 출력되는 아날로그 신호를 디지털 신호로 변환시켜 주는 아날로그-디지털 변환 장치(Analog-to-Digital Converter, 이하 ADC라 함)를 필요로 한다.
모든 이미지 센서의 아날로그 출력은 모니터에서의 화면 재현을 위해 디지털 코드로 변환되어야 하는 데, 이때 모니터에서 화면을 이루는 각 화소의 밝기가 256단계(0-255)로 나누어져 있기 때문에 아날로그 출력을 8비트의 디지털 코드로 변환하면 충분하다. 그러나, 모니터의 밝기와 각 화소의 아날로그 출력 사이의 대응 곡선이 선형이 아니고, 대략 지수 함수의 관계를 가지기 때문에 감마 보정(Gamma correction)과 같은 별도의 과정이 필요하고, 이를 위해 10비트 이상의 높은 해상도의 디지털 코드가 요구된다.
이미지 센서를 위한 종래의 ADC는 이러한 모니터 특성을 별도로 고려하지 않은 채 10비트 이상의 범용 ADC를 사용하여 디지털 코드를 얻은 뒤 디지털 영역에서 감마 보정함으로써, 동작 속도가 느려지고 전력 소모가 증가하게 되는 문제가 있었다.
도 1은 상호 연관된 이중 샘플링 방식(Correlated Double Sampling, 이하 CDS라 함)을 지원하는 CMOS 이미지 센서의 일부 블록도로서, 다수의 단위 화소가 베이어 패턴(Bayer pattern)으로 어레이된 화소 어레이(100)와, 화소 어레이(100)로부터 출력되는 아날로그 출력 전압을 디지털 전압 신호로 변환하기 위한 단일 경사(single slope) ADC(120)와, ADC(120)로부터 출력되는 디지털 전압 신호를 저장하기 위한 래치 어레이(140)로 이루어진다.
구체적인 구성을 살펴보면, 상기 ADC(120)는 아날로그 비교 기준 전압을 생성하기 위한 디지털-아날로그 변환부(Digital-to-analog converter, 121) 및 아날로그 비교 기준 전압과 화소 어레이로부터의 아날로그 출력 전압을 컬럼별로 입력받아 서로 비교하여 디지털 전압 신호를 래치 어레이(140)로 출력하기 위한 비교부(130)로 이루어지며, 디지털-아날로그 변환기(121)는 다시, 비교 기준 전압으로 사용되는 램프 신호를 색상별로 각각 생성하는 R(Red) 램프 신호 생성기(122), G(Green) 램프 신호 생성기(123) 및 B(Blue) 램프 신호 생성기(124)와, 화소 어레이(100)의 필터 패턴에 따른 제어 신호(odd/even row select)에 응답하여 R(Red) 램프 신호 생성기(122), G(Green) 램프 신호 생성기(123) 및 B(Blue) 램프 신호 생성기(124)로부터 출력되는 비교 기준 전압을 선택적으로 출력하는 2개의 선택기(125, 126)로 이루어진다. 여기서, R 램프 신호 생성기(122), G 램프 신호 생성기(123) 및 B 램프 신호 생성기(124) 각각은, 해당 색상별 아날로그 비교 기준 전압을 생성하기 위한 적분기 회로로 구성된다.
도 2는 상기 도 1의 ADC 동작을 위해 비교 기준 전압을 색상별로 각각 생성하는 적분기의 출력 신호 파형 및 화소 어레이(100)로부터 출력되는 아날로그 출력 전압 파형을 도시한 도면이다.
도 2에서 굵은 실선으로 표시된 적분기 출력 신호 파형은, CDS 동작이 가능하도록 동일한 경사를 가지는 두 개의 램프 신호를 생성한다.
잘 알려진 바와 같이, CDS라 함은, 단위 화소를 구성하는 리셋 트랜지스터를 턴-온(turn-on), 트랜스퍼 트랜지스터를 턴-오프(turn-off) 시켜 리셋 레벨에 해당하는 전압을 얻고, 그 다음 리셋 트랜지스터를 턴-오프시킨 상태에서 트랜스퍼 트랜지스터를 턴-온 시켜 포토 다이오드에서 생성된 전하를 읽어내어 데이터 전압을 얻은 후 리셋 레벨의 전압에서 데이터 레벨의 전압을 뺀 값을 이미지 센서로부터 출력되는 이미지 값이라 하고, 이로서 화소 어레이의 공정 오차나 아날로그-디지털 변환 과정에서 발생할 수 있는 옵셋을 제거한다.
도 2에 도시된 바와 같이 CDS 동작을 위한 첫 번째 경사는 리셋 레벨의 전압을 읽어내는 것이고, 두 번째 경사는 데이터 레벨을 읽어내기 위한 것이다. 상기 램프 신호(아날로그 비교 기준 전압)는 클럭에 따라 일정한 경사(기울기)를 가지고, 등간격으로 출력 전압이 낮아지는 신호이고, 이러한 램프 신호가 비교의 대상인 화소의 아날로그 출력 전압보다 낮아질 때까지 각 램프 신호에 해당하는 디지탈 코드를 래치 어레이(140)에 반복 기록한다. 상기 과정에서 램프 신호가 화소의 아날로그 출력 전압보다 낮아지게 되면, 래치(140)에 기록하는 과정을 중지하고, 이때 래치(140)에 저장된 값을 화소의 출력 전압에 해당하는 디지탈 코드로 출력하게 된다.
즉, 첫번째 램프 신호는 각 화소를 리셋시켰을 때 화소 출력 전압과 일치하는 비교 기준 전압에 해당하는 디지탈 코드를 얻기 위한 신호이고, 두번째 램프 신호는 각 화소가 영상 데이타 신호 전압을 출력할 때 이 데이터 신호 전압에 해당하는 디지탈 코드를 얻기 위한 신호이다.
최종 데이터는 CDS 동작에 의해 상기 두 디지탈 코드 값의 차로 얻어진다.
도 3은 상기 도 2의 램프 신호를 생성하기 위한 종래의 적분기 회로도이다. 도 3에서 리셋 신호(V_RESET)는 적분기 출력 신호의 초기값을, 전압 이득 신호(V_GAIN)는 클럭당 변화하는 적분기 출력 신호의 단위 변동폭을 각각 결정하는 입력 신호이다. 그리고, 프리셋 신호(PRESET)는 적분기의 출력단 전압을 미리 리셋 전압 레벨로 유지하도록 하는 신호이고, 제1 및 제2 클럭 신호(CLK1, CLK2)는 도 4에 도시된 바와 같이 서로 중첩되지 않는 논-오버랩(non-overlap) 클럭 신호이다.
한편, 프리셋바(PRESETB), CLK1B, CLK2B는 각각 프리셋(PRESET), CLK1, CLK2의 반전신호이다.
도 3을 참조하여, 종래의 적분기 동작을 설명한다.
종래의 적분기는 먼저, 프리셋 신호(PRESET)가 "하이(high)"로 인에이블되었을 때 연산 증폭기(op-amp, 300)의 출력단(OUT) 전압을 입력단 전압인 리셋 전압(V_RESET)과 같게 유지한다.
다음으로, 프리셋 신호(PRESET)가 "로우(low)"로 디스에이블되면, 제1 및 제2 클럭(CLK1, CLK2)에 의해 적분기가 동작하여 출력단(OUT) 램프 신호를 생성한다. 제1 클럭(CLK1) 위상에서 입력 덤프 커패시터(dump capacitor, C1)를 리셋 전압(V_RESET)으로 초기화 시켰다가, 제2 클럭(CLK2) 위상에서 입력 전압(V_GAIN)을 입력 덤프 커패시터(C1)에 인가하여 저장된 전하를 피드백 커패시터(feedback capacitor, C2)에 축적하여 연산 증폭기(300)의 출력단(OUT) 전압을 변경시킨다. 입력 전압(V_GAIN)이 연산 증폭기(300)의 부입력(negative input)으로 가해지므로, 적분기의 출력(OUT) 전압은 클럭이 증가할수록 낮아지게 된다.
종래의 적분기 회로는 상기의 과정을 반복하여, 램프 신호 즉 아날로그 비교 기준 전압을 출력하게 되는데, 이를 전하 보존의 법칙을 이용한 수식으로 나타내면 아래 수학식 1과 같다.
제1 클럭(CLK1) 위상일 때 : Q1 = (VOUT1 - V_RESET) × C2 - V_RESET × C1
제2 클럭(CLK2) 위상일 때 : Q2 = (VOUT2 - V_RESET) × C2 - (V_RESET - V_GAIN) × C1
Q1 = Q2 일때 : VOUT = VOUT2 - VOUT1 = -(C1/C2) × V_GAIN
즉, 적분기로부터 출력되는 램프 형태의 아날로그 비교 기준 전압의 경사는 전압 이득 신호(V_GAIN)가 일정한 경우, -C1/C2 비에 의해 결정된다.
상기와 같이 단일 경사의 아날로그 비교 기준 전압을 사용하는 종래의 단일 경사 ADC에서 해상도를 k 비트 증가시키기 위해서는 두 번째 램프 신호에서 CDS를 위한 부분을 제외한 나머지 구간을 2k배 만큼 증가시켜야 하는 데, 이는 증가한 만큼의 클럭 속도 증가를 수반하여, 전력 소모의 증가 뿐 아니라 고속 동작 시 클럭 잡음으로 인한 해상도 감쇄를 유발하는 문제가 있다.
본 발명은 상기 문제점을 해결하기 위하여 안출된 것으로써, 다중 경사의 아날로그 비교 기준 전압으로 화소 어레이로부터의 아날로그 출력 전압을 디지털 전압 신호로 변환하여 적은 클럭수로 고해상도의 화면을 구현할 수 있는 이미지 센서에서의 다중 경사 아날로그-디지털 변환 장치를 제공하는 데 그 목적이 있다.
도 1은 상호 연관된 이중 샘플링 방식을 지원하는 CMOS 이미지 센서의 일부 블록도.
도 2는 상기 도 1의 ADC 동작을 위해 비교 기준 전압을 색상별로 각각 생성하는 적분기의 출력 신호 파형 및 화소 어레이로부터 출력되는 아날로그 출력 전압 파형을 도시한 도면.
도 3은 상기 도 2의 램프 신호를 생성하기 위한 종래의 적분기 회로도.
도 4는 제1 및 제2 클럭 신호의 신호 파형도.
도 5는 본 발명에 따른 다중 경사의 비교 기준 전압을 생성하는 적분기의 출력 신호를 도시한 도면.
도 6은 본 발명에 따른 상기 도 5의 비교 기준 전압 신호를 생성하기 위한 적분기 회로도.
도 7은 본 발명에 따른 선택 신호 및 이에 따라 발생하는 제1 클럭 신호의 신호 파형도.
도 8은 본 발명에 따른 제1 클럭신호 및 제2 클럭신호를 발생시키는 클럭 발생기 회로도.
* 도면의 주요 부분에 대한 설명
500 : 경사 제어부
S1 내지 SN : 스위칭 트랜지스터
T1 내지 TN : 스위칭 트랜지스터
CI1 내지 CIM : 덤프 커패시터
C2 : 피드백 커패시터
상기 목적을 달성하기 위한 본 발명은, 일정 패턴으로 컬러 필터가 씌워져 각각이 하나의 특정 컬러만을 검출하는 단위 화소들로 어레이된 화소 어레이를 구비한 이미지 센서를 위한 아날로그-디지털 변환 장치에 있어서, 화면의 밝기 변화에 응답하여 클럭당 서로 다른 감소율로 감소하는 다중 경사의 아날로그 비교 기준 전압을 각각 생성하기 위한 컬러별 비교 기준 전압 생성 수단을 포함하여, 상기 단위 화소에서 감지한 아날로그 데이터 신호를 디지털 데이터 신호로 변환한다.
바람직하게, 상기 비교 기준 전압 생성 수단은, 상기 화면의 밝기 변화가 상대적으로 민감한 부분에서 클럭당 제1 감소율로 감소하는 상기 아날로그 비교 기준 전압을 생성하고, 상기 화면의 밝기 변화가 상대적으로 둔감한 부분에서 클럭당 제2 감소율로 감소하는 상기 아날로그 비교 기준 전압들을 생성하며, 상기 제1 감소율이 상기 제2 감소율보다 작은 값이다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
먼저, 본 발명을 간단히 요약하면, 아날로그 비교 기준 전압 생성기인 적분기에서 화면의 밝기 변화에 응답하여 클럭당 아날로그 비교 기준 전압의 변화량을 변화시킨 다중 경사의 아날로그 비교 기준 전압을 생성하고, 생성된 비교 기준 전압을 사용하여 화소 어레이로부터의 아날로그 출력 전압을 디지털 출력 전압으로 변환시킴으로써, 적은 클럭수로 높은 해상도의 화면을 얻을 수 있다. 즉, 여기서 적분기는, 화면의 밝기 변화가 민감한 부분(화면의 밝기 변화가 큰 부분)에서는 클럭당 전압 변화량이 작은 아날로그 비교 기준 전압들을, 밝기 변화가 상대적으로 둔감한 부분(화면의 밝기 변화가 작은 부분)에서는 단위 클럭당 전압 변화량이 큰 아날로그 비교 기준 전압들을 생성한다.
도 5는 본 발명에 따른 ADC를 위해 감마 보정을 고려하여 다중 경사의 비교 기준 전압을 생성하는 적분기의 출력 신호 파형 및 화소 어레이(100)로부터 출력되는 아날로그 출력 전압 파형을 도시한 도면이다.
도 5에 도시된 바와 같이, 적분기는 CDS 동작의 리셋 레벨 전압을 위해 디폴트 경사(default slope)의 아날로그 비교 기준 전압(400)을 생성하고, CDS 동작의 데이터 레벨의 전압(Vcds)을 위해 디폴트 경사와 동일한 경사를 가지는 아날로그 비교 기준전압(410)을 생성한다. 계속해서, 적분기는 화면의 밝기 변화가 상대적으로 민감한 부분에서 전압 변화량을 작게 하여 비교 기준 전압(Vdim, 420)을 생성하고, 화면의 밝기 변화가 상대적으로 둔감한 부분에서 전압 변화량을 크게 하여 비교 기준 전압(Vbright, 430)을 생성한다. 이때, 화면의 밝기 변화가 상대적으로 민감한 부분에서의 비교 기준 전압(Vdim, 420)은 도시된 바와 같은 디폴트 경사와 동일한 경사로 생성되고, 화면의 밝기 변화가 상대적으로 둔감한 부분에서의 비교 기준 전압(Vbright)은 칩의 특성과 화질이 고려되어 디폴트 경사와 다른 임의의 가변 경사(variable slope)를 가지도록 생성된다.
도 6은 본 발명에 따른 상기 도 5의 비교 기준 전압 신호를 생성하기 위한 적분기 회로도이다.
도 6에서 리셋 신호(V_RESET)는 적분기 출력 신호의 초기값을, 전압 이득 신호(V_GAIN)는 클럭당 변화하는 적분기 출력 신호의 단위 변동폭을 각각 결정하는 입력 신호이다. 그리고, 프리셋 신호(PRESET)는 적분기의 출력단 전압을 미리 리셋 전압 레벨로 유지하도록 하는 신호이고, 제1 클럭 신호(CLK1[1:M])와 제2 클럭 신호(CLK2[1:M])는 서로 중첩되지 않는 논-오버랩된 클럭 신호이며, 상기 제1 클럭 신호(CLK[1;M])는 선택 신호(C_SEL[1:M-1])에 따라 도 7에 도시된 바와 같은 관계를 갖는다.
도 6 및 도 7을 참조하여, 본 발명에 따른 다중 경사의 비교 기준 전압을 생성하는 적분기의 동작을 설명한다.
도 6에 도시된 본 발명에 따른 적분기의 구성은, 도 3에 도시된 종래의 적분기의 구성과 유사하되, 다수의 입력 덤프 커패시터(CI1, CI2, …, CIM)와, 제1 클럭 신호(CLK1[1:M]) 및 제2 클럭 신호(CLK2[1:M])에 따라 피드백 커패시터(C2)에 덤프되는 전하량을 조절하여 출력단(OUT) 전압의 경사를 제어하기 위한 경사 제어부(500)와, 입력 덤프 커패시터(CI2, …, CIM)의 일측 및 타측에 각각 연결되며, 게이트단으로 선택 신호(C_SEL[1:M-1])를 입력받는 다수의 PMOS 트랜지스터(P1 내지 PM-1)를 포함하여 이루어진다. 여기서, 경사 제어부(500)는 입력 전압단(V_GAIN) 및 덤프 커패시터(CI1, CI2, …, CIM)의 일측 사이에 각각 연결되며, 게이트단으로 인가되는 제2 클럭 신호(CLK2[1:M])의 비트 신호에 응답하여 입력 전압(V_GAIN)을 다수의 덤프 커패시터(CI1, CI2, …, CIM)로 스위칭하기 위한 다수의 스위칭 트랜지스터(S1 내지 SN)와, 접지 전원단(VSS) 및 덤프 커패시터(CI1, CI2, …, CIM)의 일측 사이에 각각 연결되며, 게이트단으로 인가되는 제1 클럭 신호(CLK1[1:M])의 비트 신호에 응답하여 접지 전원단(VSS)을 다수의 덤프 커패시터(CI1, CI2, …, CIM)로 스위칭하기 위한 다수의 스위칭 트랜지스터(T1 내지 TN)로 이루어진다. 즉, 스위칭 트랜지스터의 게이트단으로 입력되는 제1 및 제2 클럭 신호를 적절히 조절하여 M개의 입력 덤프 커패시터(CI1, CI2, …, CIM) 중 N개를 임의로 선택함으로써, 피드백 커패시터(C2)에 덤프되는 전하량을 조절하고, 그에 따라 적분기의 출력단(OUT) 전압의 경사를 "-N×C1/C2"로 바꾸어 다중 경사의 출력 파형을 내보낸다. 이때, C1은 덤프 커패시터 각각의 커패시턴스를 의미하고, C2는 피드백 커패시터의 커패시턴스를 의미한다. 여기서, 단위 클럭당 증가하는 디지탈 코드 변동분도 N만큼 증가하므로 2k보다 적은 클럭수로도 최종 k 비트의 해상도를 얻을 수 있다.
도 8은 본 발명에 따른 상기 도 6의 적분기의 제1 클럭신호(CLK1[1:M]) 및 제2 클럭신호(CLK2[1:M])를 발생시키는 클럭 발생기 회로도로서, 제1 클럭신호(CLK1[1:M]) 발생을 위한 링 오실레이터 회로부(600)와, 제2 클럭신호(CLK2[1:M]) 발생을 위한 링 오실레이터 회로부(610)와, 선택 신호(C_SEL)를 일입력으로 하고, 링 오실레이터 회로부(600)로부터의 신호를 또다른 입력으로 받아 노아하기 위한 M개의 노아 게이트(611 내지 613), 선택 신호(C_SEL)를 일입력으로 하고, 링 오실레이터 회로부(610)로부터의 신호를 또다른 입력으로 받아 노아하기 위한 M개의 노아 게이트(614 내지 616)로 이루어지며, 제1 클럭신호(CLK1[1:M])는 M개의 노아 게이트(614 내지 616)로부터 출력되며, 제2 클럭신호(CLK2[1:M])는 M개의 또다른 노아 게이트(614 내지 616)으로부터 출력된다.
외부의 디지탈 블럭으로부터 출력되는 선택 신호(C_SEL[1:M-1])는 적분기 회로에서 사용할 N개의 커패시터를 구동할 클럭을 클럭 발생기 회로에서 선택하는 동시에, PMOS 트랜지스터(P1 내지 PM-1)의 게이트단으로 인가되어 적분기 회로에서 사용하지 않을 (M-N)개 커패시터의 양극을 서로 연결시켜 사용하지 않는 커패시터에 의해 예측할 수 없는 오차가 발생하지 않도록 한다.
여기에서 단위 클럭당 변화하는 코드 변동분의 증가로 인하여 양자화 오차가 커지는 것으로 보일 수 있으나, 이는 모니터 특성상 감마 보정 과정 중에 제거될 부분으로, 전체적으로는 동작 클럭수를 낮추면서도 고해상도의 출력 디지탈 코드를 얻을 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상기와 같이 이루어지는 본 발명은, 아날로그 비교 기준 전압 생성기인 적분기에서 화면의 밝기 변화에 응답하여 클럭당 아날로그 비교 기준 전압의 변화량을 변화시킨 다중 경사의 아날로그 비교 기준 전압을 생성하고, 생성된 비교 기준 전압을 사용하여 화소 어레이로부터의 아날로그 출력 전압을 디지털 출력 전압으로 변환시킴으로써, 적은 클럭수로 높은 해상도의 화면을 얻을 수 있는 효과가 있다.
또한, 본 발명은 모니터 출력을 목적으로하는 CMOS 이미지 센서에 적용되어, 보다 낮은 동작 속도에서 고해상도의 출력 디지탈 코드를 얻을 수 있음으로 인해 별도의 전력 소모 및 면적의 증가를 최소화하는 효과가 있다.

Claims (8)

  1. 일정 패턴으로 컬러 필터가 씌워져 각각이 하나의 특정 컬러만을 검출하는 단위 화소들로 어레이된 화소 어레이를 구비한 이미지 센서를 위한 아날로그-디지털 변환 장치에 있어서,
    화면의 밝기 변화에 응답하여 클럭당 서로 다른 감소율로 감소하는 다중 경사의 아날로그 비교 기준 전압을 각각 생성하기 위한 컬러별 비교 기준 전압 생성 수단을 포함하여,
    상기 단위 화소에서 감지한 아날로그 데이터 신호를 디지털 데이터 신호로 변환하는 다중 경사 아날로그-디지털 변환 장치.
  2. 제 1 항에 있어서, 상기 비교 기준 전압 생성 수단은,
    상기 화면의 밝기 변화가 상대적으로 민감한 부분에서 클럭당 제1 감소율로 감소하는 상기 아날로그 비교 기준 전압을 생성하고,
    상기 화면의 밝기 변화가 상대적으로 둔감한 부분에서 클럭당 제2 감소율로 감소하는 상기 아날로그 비교 기준 전압들을 생성하며,
    상기 제1 감소율이 상기 제2 감소율보다 작은 값인 것을 특징으로 하는 다중 경사 아날로그-디지털 변환 장치.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 비교 기준 전압 생성 수단은,
    정입력단으로 입력 리셋 전압을 입력받으며, 출력단에 연결된 연산 증폭기;
    상기 연산 증폭기의 부입력단 및 상기 출력단 사이에 연결되는 피드백 커패시터;
    다수의 입력 덤프 커패시터;
    상기 입력 덤프 커패시터의 일측에 연결되며, 다수 비트로 이루어진 제1 클럭 신호 및 제2 클럭 신호에 응답하여 상기 피드백 커패시터에 덤프되는 전하량을 조절하여 상기 출력단의 전압 경사를 제어하기 위한 경사 제어 수단;
    상기 입력 덤프 커패시터의 일측 및 타측에 각각 연결되며, 게이트단으로 선택 신호를 입력받는 다수의 제1 스위칭 트랜지스터;
    상기 입력 덤프 커패시터의 타측 및 상기 연산 증폭기의 부입력단 사이에 연결되며, 상기 제2 클럭 신호에 응답하여 상기 다수의 입력 덤프 커패시터에 덤프된 전하를 트랜스퍼하기 위한 제1 트랜스퍼 수단; 및
    상기 입력 덤프 커패시터의 타측 및 상기 연산 증폭기의 정입력단 사이에 연결되며, 상기 제1 클럭 신호에 응답하여 상기 다수의 입력 덤프 커패시터에 덤프된 전하를 트랜스퍼하기 위한 제2 트랜스퍼 수단
    을 포함하여 이루어지는 다중 경사 아날로그-디지털 변환 장치.
  4. 제 3 항에 있어서, 상기 제1 및 제2 클럭 신호는,
    서로 중첩되지 않는 논-오버랩된 클럭 신호인 것을 특징으로 하는 다중 경사 아날로그-디지털 변환 장치.
  5. 제 3 항에 있어서, 상기 비교 기준 전압 생성 수단은,
    상기 연산 증폭기의 부입력단 및 상기 출력단 사이에 연결되어, 프리셋 신호에 응답하여 상기 연산 증폭기의 출력단 전압을 상기 입력 리셋 전압으로 유지하기 위한 프리셋 수단
    을 더 포함하여 이루어지는 다중 경사 아날로그-디지털 변환 장치.
  6. 제 3 항에 있어서, 상기 경사 제어 수단은,
    클럭당 변화하는 출력 신호의 단위 변동폭을 각각 결정하는 전압 이득 신호를 입력하는 입력 전압단 및 상기 덤프 커패시터의 일측 사이에 각각 연결되며, 게이트단으로 인가되는 상기 제2 클럭 신호의 각 비트 신호에 응답하여 상기 전압 이득 신호를 상기 덤프 커패시터로 각기 스위칭하기 위한 다수의 제2 스위칭 트랜지스터; 및
    접지 전원단 및 상기 덤프 커패시터의 일측 사이에 각각 연결되며, 게이트단으로 인가되는 상기 제1 클럭 신호의 각 비트 신호에 응답하여 상기 리셋 전압 신호를 상기 덤프 커패시터로 각기 스위칭하기 위한 다수의 제3 스위칭 트랜지스터
    를 포함하여 이루어지는 다중 경사 아날로그-디지털 변환 장치.
  7. 제 3 항에 있어서, 상기 비교 기준 전압 생성 수단의 출력단 전압 경사는,
    "-N×C1/C2"(단, N은 상기 제1 및 제2 클럭 신호에 응답하여 상기 경사 제어 수단에 의해 상기 전압 이득 신호가 덤프된 상기 덤프 커패시터의 개수, C1은 상기 덤프 커패시터의 커패시턴스, C2는 피드백 커패시터의 커패시턴스임)인 것을 특징으로 하는 다중 경사 아날로그-디지털 변환 장치.
  8. 제 3 항에 있어서, 상기 비교 기준 전압 생성 수단은,
    상기 제1 클럭신호 및 상기 제2 클럭신호를 발생시키기 위한 클럭 발생 수단을 더 포함하며,
    상기 클럭 발생 수단은,
    상기 제1 클럭신호 발생을 위한 제1 링 오실레이터 회로부;
    상기 제2 클럭신호 발생을 위한 제2 링 오실레이터 회로부;
    상기 선택 신호를 일입력으로 하고, 상기 제1 링 오실레이터 회로부로부터의 신호를 또다른 입력으로 받아 노아하기 위한 M(단, M은 자연수)개의 제1 노아 논리 수단; 및
    상기 선택 신호를 일입력으로 하고, 상기 제2 링 오실레이터 회로부로부터의 신호를 또다른 입력으로 받아 노아하기 위한 M개의 제2 노아 논리 수단을 포함하되, 상기 M개의 제1 노아 논리 수단으로부터 상기 다수 비트의 제1 클럭신호가 출력되고, 상기 M개의 제2 노아 논리 수단으로부터 상기 다수 비트의 제2 클럭신호가 출력되는 것을 특징으로 하는 다중 경사 아날로그-디지털 변환 장치.
KR1019990021308A 1999-06-09 1999-06-09 이미지 센서에서의 다중 경사 아날로그-디지털 변환 장치 KR100341582B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990021308A KR100341582B1 (ko) 1999-06-09 1999-06-09 이미지 센서에서의 다중 경사 아날로그-디지털 변환 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990021308A KR100341582B1 (ko) 1999-06-09 1999-06-09 이미지 센서에서의 다중 경사 아날로그-디지털 변환 장치

Publications (2)

Publication Number Publication Date
KR20010001834A true KR20010001834A (ko) 2001-01-05
KR100341582B1 KR100341582B1 (ko) 2002-06-22

Family

ID=19591001

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990021308A KR100341582B1 (ko) 1999-06-09 1999-06-09 이미지 센서에서의 다중 경사 아날로그-디지털 변환 장치

Country Status (1)

Country Link
KR (1) KR100341582B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100390839B1 (ko) * 2001-07-20 2003-07-12 주식회사 하이닉스반도체 듀얼 램프 신호를 이용한 이미지 센서의 화소 데이터 결정방법 및 그를 위한 씨모스 이미지 센서
KR100588734B1 (ko) * 1999-10-30 2006-06-13 매그나칩 반도체 유한회사 이미지 센서에서의 아날로그-디지털 변환 장치
KR101118576B1 (ko) * 2010-11-10 2012-02-27 주식회사 하이닉스반도체 아날로그 디지털 변환기
KR101448917B1 (ko) * 2007-09-11 2014-10-13 삼성전자주식회사 의사 멀티플 샘플링 방법을 사용하는 아날로그-디지털 변환장치 및 방법
US8922403B2 (en) 2013-04-01 2014-12-30 SK Hynix Inc. Analog-to-digital conversion circuit, analog-to-digital conversion method, and image sensor

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100588734B1 (ko) * 1999-10-30 2006-06-13 매그나칩 반도체 유한회사 이미지 센서에서의 아날로그-디지털 변환 장치
KR100390839B1 (ko) * 2001-07-20 2003-07-12 주식회사 하이닉스반도체 듀얼 램프 신호를 이용한 이미지 센서의 화소 데이터 결정방법 및 그를 위한 씨모스 이미지 센서
KR101448917B1 (ko) * 2007-09-11 2014-10-13 삼성전자주식회사 의사 멀티플 샘플링 방법을 사용하는 아날로그-디지털 변환장치 및 방법
KR101118576B1 (ko) * 2010-11-10 2012-02-27 주식회사 하이닉스반도체 아날로그 디지털 변환기
US8531327B2 (en) 2010-11-10 2013-09-10 SK Hynix Inc. Analog to digital converter
US8922403B2 (en) 2013-04-01 2014-12-30 SK Hynix Inc. Analog-to-digital conversion circuit, analog-to-digital conversion method, and image sensor

Also Published As

Publication number Publication date
KR100341582B1 (ko) 2002-06-22

Similar Documents

Publication Publication Date Title
US10057531B2 (en) Solid-state image pickup device and method for driving the same in solid-state imaging pickup device and method for driving the same in a number of modes
US10104326B2 (en) Imaging apparatus including analog-to-digital conversion circuits to convert analog signals into digital signals, imaging system including analog-to-digital conversion circuits to convert analog signals into digital signals, and imaging apparatus driving method
EP2104235B1 (en) Analog-to-digital converter, analog-to-digital converting method, solid-state image pickup device.
US7230558B2 (en) Column analog-to-digital conversion apparatus and method supporting a high frame rate in a sub-sampling mode
JP3904111B2 (ja) 固体撮像装置及びその信号処理方法
EP2552105B1 (en) Solid-state imaging apparatus
EP2071831B1 (en) Solid state imaging device, solid state imaging device drive method, and imaging device
KR100913797B1 (ko) Ｃｍｏｓ 이미지 센서
US7755531B2 (en) Analog reference voltage generator, method thereof, analog-to-digital converter including the same, and image sensor including the same
CN110635788A (zh) 影像传感器电路及其中的斜坡信号产生电路
KR100341582B1 (ko) 이미지 센서에서의 다중 경사 아날로그-디지털 변환 장치
CN110418084B (zh) 比较装置和包括该比较装置的cmos图像传感器
KR100588734B1 (ko) 이미지 센서에서의 아날로그-디지털 변환 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110530

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee