KR100390839B1 - 듀얼 램프 신호를 이용한 이미지 센서의 화소 데이터 결정방법 및 그를 위한 씨모스 이미지 센서 - Google Patents

듀얼 램프 신호를 이용한 이미지 센서의 화소 데이터 결정방법 및 그를 위한 씨모스 이미지 센서 Download PDF

Info

Publication number
KR100390839B1
KR100390839B1 KR10-2001-0043733A KR20010043733A KR100390839B1 KR 100390839 B1 KR100390839 B1 KR 100390839B1 KR 20010043733 A KR20010043733 A KR 20010043733A KR 100390839 B1 KR100390839 B1 KR 100390839B1
Authority
KR
South Korea
Prior art keywords
voltage
pixel
reference voltage
pixel data
signal
Prior art date
Application number
KR10-2001-0043733A
Other languages
English (en)
Other versions
KR20030008325A (ko
Inventor
조완희
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2001-0043733A priority Critical patent/KR100390839B1/ko
Publication of KR20030008325A publication Critical patent/KR20030008325A/ko
Application granted granted Critical
Publication of KR100390839B1 publication Critical patent/KR100390839B1/ko

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/71Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75Circuitry for providing, modifying or processing image signals from the pixel array
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/76Addressed sensors, e.g. MOS or CMOS sensors

Abstract

본 발명은 디지털 CDS(Correlated double sampling)방식을 적용하는 이미지 센서에 대하여 2개의 램프신호를 사용하며 초기 리셋 테이터 판정을 위하여 0~140 코드의 중간전압인 70 코드에 해당하는 초기 전압을 발생하여 화소전압이 램프 전압보다 높을 경우 램프신호의 전압을 증가시키며 기준전압과 화소 전압을 비교하여 기준전압이 화소전압보다 커지는 시점의 카운터를 래치 메모리에 저장한다. 또는 화소전압이 기준전압 보다 작을 경우 램프 신호를 감소시켜 가면서 기준전압과 화소 전압을 비교하여 기준전압이 화소전압보다 작아지는 시점의 카운터를 래치 메모리에 저장함으로써 리셋 데이터를 결정한다, 또한 화소 데이터는 199 코드에 해당하는 초기 램프전압을 발생하여 리셋 테이터 판정법과 동일한 방법으로 화소 데이터를 결정하는데 그 특징이 있다. 이에 따라 종래 140 클럭이 소요되는 리셋 데이터 값은 70 클럭 만에 읽을 수 있고, 397 클럭이 소요되는 화소 데이터 값은 199 클럭 만에 읽을 수 있어 전체적인 CDS를 위한 소요시간을 1/2로 감소시킬 수 있다.

Description

듀얼 램프 신호를 이용한 이미지 센서의 화소 데이터 결정 방법 및 그를 위한 씨모스 이미지 센서{Pixel data determination method using dual ramp signal and CMOS image sensor for the same}
본 발명은 씨모스(Complementary Metal Oxide semiconductor, 이하 CMOS라 함) 이미지 센서에 관한 것으로, 특히 CMOS 이미지 센서의 화소 데이터 결정 방법 및 그를 위한 CMOS 이미지 센서에 관한 것이다.
일반적으로, 이미지 센서란 빛에 반응하는 반도체의 성질을 이용하여 이미지를 찍어(capture)내는 장치를 말하는 것이다. 자연계에 존재하는 각 피사체의 부분부분은 빛의 밝기 및 파장 등이 서로 달라서, 감지하는 장치의 각 화소에서 각기 다른 전기적인 값을 보이는데, 이 전기적인 값을 신호처리가 가능한 레벨로 만들어 주는 것이 바로 이미지 센서가 하는 일이다.
이를 위해 이미지 센서는 수만에서 수십만 개의 단위 화소로 구성된 화소 어레이와, 수천개 정도의 화소에서 감지한 아날로그(analog) 전압을 디지털(digital) 전압으로 바꿔주는 장치와, 수백에서 수천 개의 저장 장치 등으로 구성된다.
도 1은 종래 CMOS 이미지 센서 구성을 보이는 블록도로서, CMOS 이미지 센서의 전체적인 동작을 제어하며 외부 시스템(system)에 대한 인터페이스(interface) 역할을 담당하는 제어 및 외부 시스템 인터페이스부(10), 빛에 반응하는 성질을 극대화시키도록 만든 화소를 가로 N개, 세로 M개로 배치하여 외부에서 들어오는상(image)에 대한 정보를 감지하는 화소 어레이부(20), 센서의 각 화소에서 감지한 아날로그 데이터 신호를 디지털 시스템에서 처리가 가능하도록 디지털 데이터 신호로 바꿔주는 아날로그-디지털 변환부(Analog-digital converting part, 30) 및 상기 아날로그-디지털 변환부(30)의 출력에 응답하여 디지털화된 화소의 이미지 데이터를 저장하는 래치(40)로 이루어진다.
상기 아날로그-디지털 변환부(30)는, 각 화소에서 감지한 전압과 비교하는데 사용되는 비교기준 전압(reference voltage)을 만들어내는 디지털-아날로그 변환기(Digital-Analog converter, 이하 DAC라 함, 31) 및 화소 어레이(20)로부터 출력되는 아날로그 신호와 DAC(31)로부터 출력되는 비교 기준 전압을 비교하여 비교 기준 전압이 화소 전압보다 큰 동안 제어 및 외부 시스템 인터페이스부(10)로부터 출력되는 카운터 값을 래치(40)에 쓰여지도록 하는 쓰기 가능 신호를 출력하는 N개의 배열로 구성된 전압 비교기(32)로 이루어진다.
도 2에 도시된 바와 같이 화소 어레이 중 단위 화소(20')는 1개의 포토 다이오드와 4개의 트랜지스터로 각각 구성된다. 4개의 트랜지스터는 포토 다이오드(21)에 생성된 광전하를 센싱 노드(A)로 운송하기 위한 트랜스퍼 트랜지스터(M1)와, 다음 신호 검출을 위해 상기 센싱 노드(A)에 저장되어 있는 전하를 배출하기 위한 리셋 트랜지스터(M2)와, 소스 팔로우(source follower) 역할을 수행하는 드라이브 트랜지스터(M3) 및 스위칭으로 어드레싱을 할 수 있도록 하는 셀렉트 트랜지스터(M4)이다.
상기의 구조를 가진 단위 화소의 동작은 다음과 같이 이루어진다.
(1) 먼저, 트랜스퍼 트랜지스터(M1) 및 리셋 트랜지스터(M2)를 턴-온시키고, 셀렉트 트랜지스터(M4)를 턴-오프시켜 포토다이오드(21)를 완전히 공핍(fully depletion)시켜 빛을 감지하기 위한 준비 동작을 수행한다.
(2) 다음으로, 턴-온된 트랜스퍼 트랜지스터(M1)를 턴-오프시켜 포토 다이오드(21)에서 빛을 흡수하여 광전하를 생성하고, 생성된 광전하를 집적(integration)한다.
(3) 그리고, 리셋 트랜지스터(M2) 및 트랜스퍼 트랜지스터(M1)를 각각 턴-온, 턴-오프 상태를 계속 유지하게 하고, 셀렉트 트랜지스터(M4)를 턴-온시킴으로써 센싱 노드(A)에 의해 구동되는 드라이브 트랜지스터(M3) 및 셀렉트 트랜지스터(M4)를 통해 기준 전압 레벨을 읽어낸다.
(4) 다음으로, 소정의 집적 시간이 지난 후 트랜스퍼 트랜지스터(M1)를 턴-온시켜 포토다이오드(21)에 집적된 광전하에 의한 데이터 전압 레벨을 센싱 노드(A)에 전달한 후 센싱 노드(A)에 의해 구동되는 드라이브 트랜지스터(M31) 및 셀렉트 트랜지스터(M41)를 통해 데이터 전압 레벨을 읽어낸다.
상술한 바와 같은 단위 화소(20')의 동작은 다른 모든 단위 화소에서도 동일하게 이루어지고, 상기 (3) 단계 및 (4) 단계에서 각각 읽혀진 기준 전압 레벨 및 데이터 전압 레벨로부터 이미지 센서의 출력 이미지 값을 얻을 수 있다.
상기 기준전압(Vr)은 클럭에 따라 선형적으로 감소하는 램프신호(ramp signal) 형태로 발생된다. 도 3은 종래 단일 램프 전압을 이용하는 CMOS 이미지 센서의 비교기(32'), 카운터(10A) 및 단위 래치(40')의 연결관계를 보이는 회로도이다. CMOS 이미지 센서는 화소 어레이로 구성되어 비교기(32') 및 단위 래치(40')를 한 로우의 화소 수(N)만큼 배열하여, 한 로우의 화소로부터 출력되는 아날로그 이미지 데이터를 동시에 디지털 데이터로 변환할 수 있다.
도 4는 종래 CMOS 이미지 센서의 화소 데이터 결정 방법을 도시한 개략도로서, 매 클럭에 따라 선형적으로 감소하는 램프신호(ramp signal) 형태로 기준 전압(Vr)을 생성하며 화소 데이터가 가질 수 있는 가장 높은 전압에서부터 램프신호를 감소시켜 가면서 기준전압(Vr)이 화소전압(Vp) 보다 낮아지는 시점의 카운터를 래치 메모리(41)에 저장하는 종래 방법을 보이고 있다.
도 1 내지 도 4를 참조하여, 1개 화소에 대한 전압 변환 과정을 구체적으로 살펴본다.
DAC(31)는 매 클럭에 따라 선형적으로 감소하는 램프신호(ramp signal) 형태로 기준 전압(Vr)을 생성하고, 비교기(32')는 화소에서 얻은 아날로그 이미지 값에 해당하는 화소 전압(Vp)과 기준 전압(Vr)을 서로 비교 한다.
이때 제어 및 외부 시스템 인터페이스부(10)에서는 클럭에 응답하여 업 카운팅(up-counting) 동작을 해가며, 그 카운트 값을 래치(40)로 보내어 쓸 수 있도록 한다.
한편, 도 3의 단위 래치(40')는 비교기(32')와 래치 메모리(41) 사이에 스위치 구실을 하는 트랜지스터(M5)를 구비하며, 비교기(32')에서 오는 결과값에 따라 트랜지스터(M5)의 온/오프 동작이 결정된다. 즉, 기준 전압(Vr)이 화소 전압(Vp)보다 큰 경우 트랜지스터(M5)가 온되어 카운터에서 오는 값이 래치 메모리(41)에 저장되며, 기준 전압(Vr)이 화소 전압(Vp)보다 작아지면 트랜지스터(M5)가 오프되어 더 이상 단위 래치(40')에 값을 쓸 수 없게 되어 최종적으로 단위 래치(40')에 쓰여진 값이 바로 화소에서 얻은 아날로그 이미지 값의 변환된 디지털 값이 된다. 카운터(10A)는 제어 및 외부 시스템 인터페이스부(10) 내에 존재한다.
즉, 화소전압(Vp)이 기준전압(Vr) 보다 커지는 시점에서 비교기(32')의 출력이 '0'에서 '1'로 변화되며 이때의 카운터 값이 래치 메모리(41)에 저장됨으로써 화소 데이터를 디지털로 변환하게 된다. 이러한 방식은 실재 화소 데이터(real pixel data)를 구하기 위하여 다음의 수학식1과 같이 화소 출력의 리셋 전압과 데이터 전압을 따로 구하여 이들의 차를 실재 화소 데이터로 최종 결정하는데 이에 따라 상대적으로 많은 클럭수가 소요되는 문제점이 있다.
실재 화소 데이터 = 화소 데이터 - 화소 리셋 데이터
상기 문제점을 해결하기 위한 본 발명은, 화소 데이터 결정을 위한 소요 클럭수를 감소시킬 수 있는, 듀얼 램프신호를 이용한 화소 데이터 결정 방법 및 그를 위한 이미지 센서를 제공하는데 목적이 있다.
도 1은 종래 CMOS 이미지 센서의 구성을 보이는 블록도,
도 2는 종래 CMOS 이미지 센서의 단위 화소 구성을 보이는 회로도,
도 3은 종래 단일 램프 전압을 이용하는 CMOS 이미지 센서의 비교기, 카운터 및 단위 래치의 연결관계를 보이는 회로도,
도 4는 종래 CMOS 이미지 센서의 화소 데이터 결정 방법을 도시한 개략도,
도 5는 본 발명의 실시예에 따른 CMOS 이미지 센서의 아날로그-디지털 변환부, 래치 메모리 및 카운터의 연결관계를 보이는 회로도,
도 6은 본 발명에 따른 CMOS 이미지 센서의 화소 데이터 결정 방법을 도시한 개략도.
* 도면의 주요 부분에 대한 설명 *
10A: 카운터 32': 비교기
40': 단위 래치 41: 래치 메모리
50: 기준전압 전달기 M6, M7, M8: 트랜지스터
상기 목적을 달성하기 위한 본 발명은 화소 데이터 결정 방법에 있어서, 그크기가 최대 화소전압과 최소 화소전압의 사이값을 가지며 클럭에 따라 선형적으로 변화하는 기준전압을 발생시키는 제1 단계; 화소전압과 기준전압을 비교하는 제2 단계; 상기 제2 단계의 결과에 따라, 상기 화소전압이 상기 기준전압보다 클 경우 상기 클럭에 따라 선형적으로 감소하는 기준전압 신호를 발생시키고 상기 화소전압이 상기 기준전압 보다 작을 경우 상기 클럭에 따라 선형적으로 증가하는 기준전압 신호를 발생시키면서, 상기 화소전압과 상기 기준전압의 상대적 고, 저가 변화할때까지 상기 화소전압과 상기 기준전압을 비교하며 클럭수를 카운팅하는 제3 단계; 및 상기 제3 단계가 완료된 시점의 카운팅 결과를 저장하는 제4 단계를 포함하는 리셋 데이터 결정 방법을 제공한다.
또한, 화소 데이터를 판정을 위해 초기 전압을 발생하여 상기 제1 단계 내지 상기 제4 단계를 반복실시해서 화소 데이터를 얻는 제5 단계; 상기 제5 단계 후, 상기 화소 데이터와 상기 리셋 데이터의 차로써 실재 화소 데이터를 얻는 제6 단계를 더 포함하는 화소 데이터 결정 방법을 제공한다.
또한, 전술한 방법에 따른 화소 데이터 결정 방법을 이용하는 CMOS 이미지 센서에 있어서, 외부에서 들어오는 상에 대한 정보를 감지하는 화소; 클럭에 따라 선형적으로 변하는 전압을 발생시키는 기준전압 발생 수단; 상기 클럭을 카운팅하는 카운팅 수단; 상기 기준전압과 상기 화소의 출력전압을 입력받아 크기를 판별하는 비교수단; 상기 비교수단으로부터 입력되는 정보에 따라, 상기 화소의 출력전압이 상기 기준전압보다 클 경우 상기 기준전압 발생수단으로부터 상기 비교수단에 선형적으로 감소하는 신호를 전달하고, 상기 화소의 출력 전압이 상기 기준전압 보다 작을 경우 상기 기준전압 발생 수단으로부터 상기 비교수단에 선형적으로 증가하는 신호를 전달하는 기준전압 전달수단; 상기 비교수단의 출력값을 저장하는 제1 저장수단; 및 상기 비교수단의 출력이 변하는 시점에 상기 카운팅 수단의 결과를 저장하는 제2 저장수단을 포함하는 이미지 센서를 제공한다.
본 발명은 최초 기준전압 발생 램프 신호(ramp signal)를 최대 화소전압의 중간 전압으로 발생시킨다. 화소전압이 기준전압 보다 클 경우 램프 신호를 증가시켜 가면서 기준전압과 화소 전압을 비교하여 기준전압이 화소전압보다 커지는 시점의 카운터를 래치 메모리에 저장한다. 또는 화소전압이 기준전압 보다 작을 경우 램프 신호를 감소시켜 가면서 기준전압과 화소 전압을 비교하여 기준전압이 화소전압보다 작아지는 시점의 카운터를 래치 메모리에 저장함으로써 화소데이터를 결정하는데 그 특징이 있다. 이에 따라 종래 140 클럭이 소요되는 리셋 데이터 값은 70 클럭 만에 읽을 수 있고, 397 클럭이 소요되는 화소 데이터 값은 199 클럭 만에 읽을 수 있어 전체적인 소요시간을 1/2로 감소시킬 수 있다.
도 5는 본 발명의 실시예에 따른 CMOS 이미지 센서의 아날로그-디지털 변환부, 래치 메모리(41) 및 카운터(10A)의 연결관계를 보이는 회로도로서, 화소전압(Vout)이 기준전압보다 클 때 기준전압을 업 램프(up ramp) 신호(Vr_up) 형태로 전달하고 화소전압(Vout)이 기준전압보다 작을 때 기준전압을 다운 램프(down ramp) 신호(Vr_dn) 형태로 전달하는 기준전압 전달기(50), 상기 기준전압 전달기(50)와 상기 화소로부터 입력되는 전압의 크기를 판별하는 비교기(32'), 비교기(32')의 출력을 저장하여 최종 데이터를 환산하기 위한 값을 저장하는 레지스터(51), 비교기(32')의 출력과 상기 기준전압 전달기(50)의 출력을 입력받아 비교기(32')의 출력과 기준전압 전달기(50)의 출력값이 다를 경우에만 카운터 값을 래치 메모리(41)에 저장시키고, 레지스터(51)의 값을 고정시키고 입력값에 따라 레지스터(51)의 출력이 변하지 않도록 하는 배타적논리합기(52), 비교기(32')의 출력이 "1" 즉, 화소전압(Vout)이 기준전압보다 작은 경우에서 "0" 즉 화소전압(Vout)이 기준전압보다 큰 경우로 변하거나, "0"에서 "1"으로 변할 때 그때의 카운터 값을 저장하는 래치 메모리(41)를 보이고 있다.
단위 래치(40')는 배타적논리합기(52)와 래치 메모리(41) 사이에 스위치 구실을 하는 트랜지스터(M5)를 구비한다. 즉, 배타적논리합기(52)의 두입력이 다를 경우 즉 비교기의 출력이 이전 값과 다를 경우("0"에서 "1"로 변하거나 "1"에서 "0"으로 변할 때) 배타적논리합기(52)의 출력이 0으로 되며 이때 트랜지스터(M5)가 오프되며 그때의 카운터 값이 래치 메모리(41)에 저장된다.
도 6은 본 발명에 따른 CMOS 이미지 센서의 화소 데이터 결정 방법을 도시한 개략도로서, 초기 비교기 출력이 "1"일때 즉 화소전압이 기준전압보다 클때는 램프 업 신호 형태로 기준전압이 발생되고 초기 비교기 출력이 "0"일때 즉 화소전압이 기준전압보다 작을 때에는 램프 다운 신호 형태로 기준전압이 발생되는 것을 보이고 있다.
이하, 도 5 및 도 6을 참조하여 본 발명의 실시예에 따른 이미지 센서의 화소 데이터 결정 방법을 보다 상세하게 설명한다.
먼저, 리셋(reset) 데이터 값을 얻기 위해서 초기 다운 램프 신호와 업 램프신호를 같게 한다. 예로서, 디지털 코드값 64에 해당하는 램프 전압을 설정한다. 화소전압이 램프 신호 보다 클 경우 비교기(32')의 출력은 "1"이고 이 값을 레지스터(51)에 저장하고 비교기(32')에 업 램프 신호를 인가한다. 화소전압이 램프 신호 보다 작을 경우 비교기(32')의 출력은 "0"이 되며 이 값을 레지스터(51)에 저장하고 비교기(32')에 다운 램프 신호를 인가한다. 이후 비교기(32')의 출력이 "1"에서 "0"으로 변하거나 "0"에서 "1"로 변하면 그에 따라 배타적논리합기(52)의 출력이 0이 되고 그때의 카운터 값이 래치 메모리(41)에 저장된다.
다음으로, 화소 데이터 값을 얻기 위해서, 초기 다운 램프 신호와 업 램프 신호를 같게한다. 예로서, 디지털 코드값 128에 해당하는 램프 전압을 설정한다. 화소전압(Vout)이 램프 신호 보다 클 경우 비교기(32')의 출력은 "1"이고 이 값을 레지스터(51)에 저장하고 비교기에 업 램프 신호를 인가한다. 화소전압(Vout)이 램프 신호 보다 작을 경우 비교기(32')의 출력은 "0"이 되며 이 값을 레지스터(51)에 저장하고 비교기에 다운 램프 신호를 인가한다. 이후 비교기(32')의 출력이 "1"에서 "0"으로 변하거나 "0"에서 "1"로 변하면 그에 따라 배타적논리합기(52)의 출력이 0이 되고 그때의 카운터 값이 래치 메모리(41)에 저장된다
다음으로, 화소 데이터 값과 리셋 데이터 값의 차를 얻기 위해서 리셋 데이터와 화소 데이터가 각각 저장되어 있는 래치로부터 읽어 온다. 이때 실재 저장되어 있는 데이터는 7 비트 해상도를 갖는 리셋 데이터의 경우는 설정값 예를 들어 중간값인 64로부터 떨어져 있는 정도를 표현함으로써 실재 코드값으로 바로 사용할 수 없다. 따라서 레지스터(51)에 저장되어 있는 값을 실재 값으로 환산하여야 한다.
리셋 데이터 환산 방법은, 레지스터(51)에 저장된 값이 "1"일 경우 70을 더해서 출력하고, 레지즈터(51)에 저장된 값이 "0"일 경우 70에서 뺀 값을 출력한다. 이러므로해서 래치 메모리의 크기를 1비트 줄이는 효과를 얻을수 있다. 즉 저장되어 있는 값은 7비트 이지만 환산되어 나온값은 8비트이다.
8 비트 해상도를 가지는 화소 데이터 환산 방법은, 레지스터(51)에 저장된 값이 "1"일 경우 199를 더해서 출력하고, 레지즈터(51)에 저장된 값이 "0"일 경우 199에서 뺀 값을 출력한다. 따라서 화소 데이터 역시 9비트의 해상도를 가진 출력값을 얻을 수 있다.
전술한 과정에 따라 환산된 리셋 데이터와 화소 데이터 값의 차를 구하여 출력하므로 해서 8비트의 해상도를 가진 실재 화소데이터를 구할수 있다.
리셋 데이터를 7 비트 해상도로 적용하고, 화소 데이터를 8 비트 해상도 적용하는 상기의 경우와 달리, 리셋 데이터를 9비트로 확장할 경우 초기 리셋 램프 신호의 전압은 변화없지만 이에 대응하는 디지털 코드 값은 256이며 초기 데이터 램프 신호는 512가 되며, 환산방법은 동일하다.
이상에서 설명한 본 발명은 전술한 실시 예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상기와 같이 이루어지는 본 발명은 듀얼 램프 신호를 이용하여 CMOS 이미지 센서의 화소 데이터를 읽음으로써 소요시간을 2배 이상 감소시킬 수 있고 그에 따라 전체 프레임 레이트(frame rate)를 향상시킬 수 있다.

Claims (6)

  1. 화소 데이터 결정 방법에 있어서,
    그 크기가 최대 화소전압과 최소 화소전압의 사이값을 가지며 클럭에 따라 선형적으로 변화하는 기준전압을 발생시키는 제1 단계;
    화소전압과 기준전압을 비교하는 제2 단계;
    상기 제2 단계의 결과에 따라, 상기 화소전압이 상기 기준전압보다 클 경우 상기 클럭에 따라 선형적으로 감소하는 기준전압 신호를 발생시키고 상기 화소전압이 상기 기준전압 보다 작을 경우 상기 클럭에 따라 선형적으로 증가하는 기준전압 신호를 발생시키면서, 상기 화소전압과 상기 기준전압의 상대적 고, 저가 변화할때까지 상기 화소전압과 상기 기준전압을 비교하며 클럭수를 카운팅하는 제3 단계; 및
    상기 제3 단계가 완료된 시점의 카운팅 결과를 저장하는 제4 단계
    를 포함하는 화소 데이터 결정 방법.
  2. 제 1 항에 있어서,
    화소 데이터를 판정을 위해 초기 전압을 발생하여 상기 제1 단계 내지 상기 제4 단계를 반복실시해서 리셋 데이터를 얻는 제5 단계;
    상기 제5 단계 후, 상기 제1 단계 내지 상기 제4 단계를 실시하여 화소 데이터를 얻는 제6 단계; 및
    상기 화소데이터와 상기 리셋 데이터의 차로써 실재 화소 데이터를 얻는 제7 단계를 더 포함하는 화소 데이터 결정 방법.
  3. 클럭에 따라 선형적으로 증가하는 증가신호와 선형적으로 감소하는 감소신호 형태로 기준전압을 발생시켜 화소 데이터를 결정하는 방법에 있어서,
    상기 증가신호와 상기 감소신호를 일치시키는 제1 단계;
    상기 기준전압 신호를 최대 화소전압 보다 낮은 값으로 발생시키는 제2 단계;
    화소전압과 기준전압을 비교하는 제3 단계;
    상기 제3 단계의 결과에 따라, 상기 화소전압이 상기 기준전압보다 클 경우 상기 감소 신호를 발생시키고 상기 화소전압이 상기 기준전압 보다 작을 경우 상기 증가 신호를 발생시키면서, 상기 화소전압과 상기 기준전압의 상대적 고, 저가 변화할때까지 상기 화소전압과 상기 기준전압을 비교하며 클럭수를 카운팅하는 제4 단계; 및
    상기 제4 단계가 완료된 시점의 카운팅 결과를 저장하는 제5 단계
    를 포함하는 화소 데이터 결정 방법.
  4. 제 3 항에 있어서,
    상기 제1 단계 내지 상기 제5 단계를 실시하여 리셋 데이터를 얻는 제6 단계;
    상기 제6 단계 후, 상기 제1 단계 내지 상기 제5 단계를 실시하여 화소 데이터를 얻는 제7 단계; 및
    상기 화소데이터와 상기 리셋 데이터의 차로써 실재 화소 데이터를 얻는 제8 단계를 더 포함하는 화소 데이터 결정 방법.
  5. 상기 제 1 항 내지 제 4 항 중 어느 한 항에 따른 화소 데이터 결정 방법을 이용하는 CMOS 이미지 센서에 있어서,
    외부에서 들어오는 상에 대한 정보를 감지하는 화소;
    클럭에 따라 선형적으로 변하는 전압을 발생시키는 기준전압 발생 수단;
    상기 비교수단으로부터 입력되는 정보에 따라, 상기 화소의 출력전압이 상기 기준전압보다 클 경우 상기 기준전압 발생수단으로부터 상기 비교수단에 선형적으로 감소하는 신호를 전달하고, 상기 화소의 출력 전압이 상기 기준전압 보다 작을 경우 상기 기준전압 발생 수단으로부터 상기 비교수단에 선형적으로 증가하는 신호를 전달하는 기준전압 전달수단;
    상기 클럭을 카운팅하는 카운팅 수단;
    상기 기준전압 전달수단과 상기 화소로부터 전압을 입력받아 크기를 판별하는 비교수단;
    상기 비교수단의 출력값을 저장하는 제1 저장수단; 및
    상기 비교수단의 출력이 변하는 시점에 상기 카운팅 수단의 결과를 저장하는 제2 저장수단
    을 포함하는 이미지 센서.
  6. 제 5 항에 있어서,
    상기 비교수단과 상기 기준전압 전달수단 각각의 출력을 입력받아 상기 비교기수단의 출력과 상기 기준전압 전달수단의 출력값이 다를 경우에만 상기 카운터 수단의 결과를 상기 제2 저장수단에 저장시키며 상기 제1 저장수단의 값을 고정시키는 배타적 논리합 수단을 더 포함하는 것을 특징으로 하는 이미지 센서.
KR10-2001-0043733A 2001-07-20 2001-07-20 듀얼 램프 신호를 이용한 이미지 센서의 화소 데이터 결정방법 및 그를 위한 씨모스 이미지 센서 KR100390839B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0043733A KR100390839B1 (ko) 2001-07-20 2001-07-20 듀얼 램프 신호를 이용한 이미지 센서의 화소 데이터 결정방법 및 그를 위한 씨모스 이미지 센서

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0043733A KR100390839B1 (ko) 2001-07-20 2001-07-20 듀얼 램프 신호를 이용한 이미지 센서의 화소 데이터 결정방법 및 그를 위한 씨모스 이미지 센서

Publications (2)

Publication Number Publication Date
KR20030008325A KR20030008325A (ko) 2003-01-25
KR100390839B1 true KR100390839B1 (ko) 2003-07-12

Family

ID=27715892

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0043733A KR100390839B1 (ko) 2001-07-20 2001-07-20 듀얼 램프 신호를 이용한 이미지 센서의 화소 데이터 결정방법 및 그를 위한 씨모스 이미지 센서

Country Status (1)

Country Link
KR (1) KR100390839B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9544520B2 (en) 2014-04-28 2017-01-10 Samsung Electronics Co., Ltd. Analog signal generation circuit

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100716736B1 (ko) 2005-05-18 2007-05-14 삼성전자주식회사 서브 샘플링 모드에서 고 프레임 레이트를 지원하는 칼럼아날로그-디지털 변환 장치 및 그 방법
KR100830582B1 (ko) 2006-11-13 2008-05-22 삼성전자주식회사 디지털 더블 샘플링 방법 및 그것을 수행하는 씨모스이미지 센서 그리고 그것을 포함하는 디지털 카메라
KR20080046484A (ko) * 2006-11-22 2008-05-27 삼성전자주식회사 아날로그 디지털 변환방법
KR102170619B1 (ko) 2014-07-03 2020-10-28 삼성전자주식회사 이미지 센서와 이를 포함하는 장치

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03101384A (ja) * 1990-08-09 1991-04-26 Sanyo Electric Co Ltd Ccd固体撮像素子の露出制御回路
JPH03131170A (ja) * 1989-10-16 1991-06-04 Nippon Steel Corp イメージセンサ用のa/d変換器
JPH06284342A (ja) * 1993-03-25 1994-10-07 Nec Corp イメージセンサとその駆動方法
JPH06317468A (ja) * 1993-04-30 1994-11-15 Fuji Film Micro Device Kk 電荷蓄積型イメージセンサ回路
JPH09270961A (ja) * 1996-04-01 1997-10-14 Hamamatsu Photonics Kk 固体撮像装置
KR20010001834A (ko) * 1999-06-09 2001-01-05 김영환 이미지 센서에서의 다중 경사 아날로그-디지털 변환 장치
KR100284309B1 (ko) * 1998-12-30 2001-03-02 김영환 이미지 센서에서의 리셋 전압을 자동으로 조절하기 위한 리셋전압 조절 장치
EP1081941A2 (en) * 1999-08-31 2001-03-07 Taiwan Advanced Sensors Corporation Self compensating correlated double sampling circuit
KR100358146B1 (ko) * 2000-12-30 2002-10-25 주식회사 하이닉스반도체 씨모스 이미지 센서

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03131170A (ja) * 1989-10-16 1991-06-04 Nippon Steel Corp イメージセンサ用のa/d変換器
JPH03101384A (ja) * 1990-08-09 1991-04-26 Sanyo Electric Co Ltd Ccd固体撮像素子の露出制御回路
JPH06284342A (ja) * 1993-03-25 1994-10-07 Nec Corp イメージセンサとその駆動方法
JPH06317468A (ja) * 1993-04-30 1994-11-15 Fuji Film Micro Device Kk 電荷蓄積型イメージセンサ回路
JPH09270961A (ja) * 1996-04-01 1997-10-14 Hamamatsu Photonics Kk 固体撮像装置
KR100284309B1 (ko) * 1998-12-30 2001-03-02 김영환 이미지 센서에서의 리셋 전압을 자동으로 조절하기 위한 리셋전압 조절 장치
KR20010001834A (ko) * 1999-06-09 2001-01-05 김영환 이미지 센서에서의 다중 경사 아날로그-디지털 변환 장치
EP1081941A2 (en) * 1999-08-31 2001-03-07 Taiwan Advanced Sensors Corporation Self compensating correlated double sampling circuit
KR100358146B1 (ko) * 2000-12-30 2002-10-25 주식회사 하이닉스반도체 씨모스 이미지 센서

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9544520B2 (en) 2014-04-28 2017-01-10 Samsung Electronics Co., Ltd. Analog signal generation circuit

Also Published As

Publication number Publication date
KR20030008325A (ko) 2003-01-25

Similar Documents

Publication Publication Date Title
KR100308884B1 (ko) 씨모스 이미지 센서를 위한 아날로그-디지털 변환 장치
US10075662B2 (en) Solid-state image pickup device with plurality of converters
TWI555402B (zh) 用於行類比數位轉換器(adc)之晶片測試模式之影像處理系統
KR100830582B1 (ko) 디지털 더블 샘플링 방법 및 그것을 수행하는 씨모스이미지 센서 그리고 그것을 포함하는 디지털 카메라
US7746521B2 (en) Analog-to-digital conversion in CMOS image sensor
US6525304B1 (en) Circuitry for converting analog signals from pixel sensor to a digital and for storing the digital signal
US8854244B2 (en) Imagers with improved analog-to-digital converters
KR100340052B1 (ko) 이미지센서
JP5711975B2 (ja) 改善されたダイナミックレンジを有するイメージング配列
KR100616074B1 (ko) 씨모스 타입 이미지 센서내의 아날로그/디지털 변환기의 자동 교정
US20060170804A1 (en) CMOS image sensor with shared sensing node
JPH11331883A (ja) 自己診断ロジックを持つcmosイメ―ジセンサ及びその診断方法
KR19990084630A (ko) 씨모스 이미지 센서 및 그 구동 방법
CN104471860A (zh) 信号处理装置和方法、成像元件以及成像设备
EP3967028B1 (en) Event-based vision sensor using on/off event and grayscale detection ramps
US9848154B2 (en) Comparator with correlated double sampling scheme and operating method thereof
US10728483B2 (en) Comparator with correlated double sampling scheme, CMOS image sensor including the same, and operating method thereof
JP2001203936A (ja) 画像記録装置
KR100390839B1 (ko) 듀얼 램프 신호를 이용한 이미지 센서의 화소 데이터 결정방법 및 그를 위한 씨모스 이미지 센서
JP2019106706A (ja) 位相差オートフォーカス画像センサ用のアナログ−デジタルコンバータ
JP2005347931A (ja) 撮像素子および撮像システム
KR102336896B1 (ko) 아날로그-디지털 변환 장치 및 이를 포함하는 이미지 센싱 장치 및 방법
US20210119639A1 (en) Analog-to-digital converter including delay circuit and compensator, image sensor including the analog-to-digital converter, and method of operating the same
TW201304534A (zh) 半導體裝置及其驅動方法
KR20000019728A (ko) 씨모스 이미지 센서

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110530

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee