CN109672834B - 放大器和包括放大器的模数转换电路与图像传感器 - Google Patents

放大器和包括放大器的模数转换电路与图像传感器 Download PDF

Info

Publication number
CN109672834B
CN109672834B CN201811183738.0A CN201811183738A CN109672834B CN 109672834 B CN109672834 B CN 109672834B CN 201811183738 A CN201811183738 A CN 201811183738A CN 109672834 B CN109672834 B CN 109672834B
Authority
CN
China
Prior art keywords
amplifier
bias current
current
signal
current source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811183738.0A
Other languages
English (en)
Other versions
CN109672834A (zh
Inventor
郑演焕
姜旋律
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN109672834A publication Critical patent/CN109672834A/zh
Application granted granted Critical
Publication of CN109672834B publication Critical patent/CN109672834B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/4521—Complementary long tailed pairs having parallel inputs and being supplied in parallel
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
    • H03M1/0604—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at one point, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H03M1/0607—Offset or drift compensation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/56—Input signal compared with linear ramp
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/129—Indexing scheme relating to amplifiers there being a feedback over the complete amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/156—One or more switches are realised in the feedback circuit of the amplifier stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/297—Indexing scheme relating to amplifiers the loading circuit of an amplifying stage comprising a capacitor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45116—Feedback coupled to the input of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45156—At least one capacitor being added at the input of a dif amp
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45536—Indexing scheme relating to differential amplifiers the FBC comprising a switch and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45544—Indexing scheme relating to differential amplifiers the IC comprising one or more capacitors, e.g. coupling capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/123—Simultaneous, i.e. using one converter per channel but with common control or reference circuits for multiple converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Analogue/Digital Conversion (AREA)
  • Amplifiers (AREA)

Abstract

一种模数转换电路，包括：第一放大器，其通过将从像素阵列输出的像素信号与斜坡信号进行比较来产生第一输出信号；以及第二放大器，其基于第一输出信号产生比较信号。第一放大器包括：第一电流源，其在第一操作时段和第二操作时段中产生第一偏置电流；以及第二电流源，其在第一操作时段中产生第二偏置电流。模数转换电路将从像素阵列输出的模拟信号转换为数字信号。

Description

放大器和包括放大器的模数转换电路与图像传感器
相关申请的交叉引用
本申请根据要求于2017年10月16日提交的韩国专利申请第10-2017-0134251号的优先权，其公开内容通过引用整体并入本文。
技术领域
本发明构思涉及图像传感器，并且更具体地涉及用于图像传感器的放大器和包括该放大器的模数转换电路与图像传感器。
背景技术
图像传感器是捕捉对象的二维(2D)或三维(3D)图像的设备。图像传感器通过使用根据由对象反射的光的强度进行响应的光电转换设备来产生对象的图像。近来，随着互补金属氧化物半导体(CMOS)技术发展，使用CMOS的CMOS图像传感器已被广泛使用。在CMOS图像传感器中，为了去除像素的复位噪声，可以使用相关双采样(CDS)技术。为了改进图像质量，存在对使用CDS技术的模数转换电路的高性能的需求。
发明内容
本发明构思的示例性实施例提供了能够通过减少噪声并增大输入范围来改进图像信号的质量的放大器、以及包括该放大器的模数转换电路和图像传感器。
根据本发明构思的示例性实施例，一种模数转换电路包括：第一放大器，其通过将从像素阵列输出的像素信号与斜坡信号进行比较来产生第一输出信号；以及第二放大器，其基于第一输出信号产生比较信号。第一放大器包括：第一电流源，其在第一操作时段和第二操作时段中产生第一偏置电流；以及第二电流源，其在第一操作时段中产生第二偏置电流。模数转换电路将从像素阵列输出的模拟信号转换为数字信号。
根据本发明构思的示例性实施例，一种放大器包括：第一电流源，其在第一操作时段和第二操作时段中基于第一电源电压产生第一偏置电流；第二电流源，其在第一操作时段中基于第二电源电压产生第二偏置电流。第二电流源在第二操作时段中被断开。放大器还包括：输入级，其接收像素信号和斜坡信号；以及输出级，其输出基于像素信号与斜坡信号之间的电平差而产生的比较信号。
根据本发明构思的示例性实施例，一种图像传感器包括：包括多个像素的像素阵列；以及比较电路，其将从像素阵列输出的像素信号与斜坡信号进行比较。比较电路在自动调零(auto-zero)时段中基于第一偏置电流来操作，并且在比较操作时段中基于不同于第一偏置电流的第二偏置电流来操作。
附图说明
通过参考附图详细描述本发明构思的示例性实施例，本发明构思的上述和其他特征将变得更加明显，其中：
图1是示出根据本发明构思的示例性实施例的图像传感器的框图。
图2是示出根据本发明构思的示例性实施例的模数转换器(ADC)的框图。
图3是图2的ADC的定时图。
图4是示出根据本发明构思的示例性实施例的第一比较器的电路图。
图5是示出根据本发明构思的示例性实施例的第一放大器的电路图。
图6是示出第一放大器的输入范围的图。
图7A和图7B是示出根据本发明构思的示例性实施例的第一放大器的实现示例的电路图。
图8是示出根据本发明构思的示例性实施例的第二比较电路的电路图。
图9A和图9B是示出根据本发明构思的示例性实施例的比较电路的操作的图。
图10是示出根据本发明构思的示例性实施例的第一放大器和第二放大器的输出的图。
图11是根据本发明构思的示例性实施例的第一放大器的电路图。
图12A和图12B是示出根据本发明构思的示例性实施例的第一放大器的实现示例的电路图。
图13是示出根据本发明构思的示例性实施例的第二放大器的电路图。
图14A至图14F是逐个阶段(phase by phase)示出图13的第二放大器的操作的图。
图15是图13的第二放大器的波形图。
图16是描绘根据本发明构思的示例性实施例的第二放大器的静态电流的示图。
图17是根据本发明构思的示例性实施例的第一放大器的电路图。
图18A是示出图17的第一放大器的操作的图。
图18B是描绘根据限制电路(limiting circuit)的操作的第一放大器的输出的示图。
图19是示出图17的第一放大器中的输出节点电压波动的补偿的图。
图20是示出根据本发明构思的示例性实施例的图像处理系统的框图。
具体实施方式
在下文中，将参考附图详细描述本发明构思的示例性实施例。贯穿附图，相似的附图标记可以指代相似的要素。
如在本发明构思的领域中为传统的，在功能块、单元和/或模块方面描述示例性实施例并且在附图中示出示例性实施例。本领域技术人员将会理解，这些块、单元和/或模块在物理上由诸如逻辑电路、分立组件、微处理器、硬连线电路、存储器元件、布线连接等的电子(或光学)电路实现，其可以使用基于半导体的制造技术或其他制造技术来形成。在块、单元和/或模块由微处理器或类似装置实现的情况下，它们可以使用软件(例如，微码)来编程以执行本文所讨论的各种功能，并且可以可选地由固件和/或软件驱动。替选地，每个块、单元和/或模块可以由专用硬件来实现，或被实现为执行某些功能的专用硬件和执行其他功能的处理器(例如，一个或多个经编程的微处理器和相关电路)的组合。
这里，当一个值被描述为大致等于另一个值时，例如，“第一电流大致等于第二电流”，应理解这些值彼此相等以在测量误差内，或者如果可测量地不相等，则这些值足够接近以在功能上彼此相等，如本领域普通技术人员会理解的。
将进一步理解，术语“第一”、“第二”、“第三”等在本文中用于区分一个元件与另一个元件，并且这些元件不受这些术语的限制。因此，在一个示例性实施例中的“第一”元件可被描述为在另一示例性实施例中的“第二”元件。
图1是示出根据本发明构思的示例性实施例的图像传感器的框图。
图像传感器100可以安装在具有图像或光感测功能的电子设备中。图像传感器100可以安装在例如像相机、智能电话、可穿戴设备、物联网(IoT)设备、平板个人计算机(PC)、个人数字助理(PDA)、便携式多媒体播放器(PMP)、导航系统等的电子设备中。另外，图像传感器100可以安装在作为组件包括于车辆、家具、制造设施、门、各种测量仪器等中的电子设备中。
在示例性实施例中，图像传感器100包括像素阵列110、行驱动器120、模数转换器(ADC)130、斜坡发生器160、定时发生器170和缓冲器180。
像素阵列110包括连接到多条行线和多条列线COL的多个像素111，并且以矩阵形式布置。多个像素111中的每一个包括光感测设备。例如，光感测设备可以包括光电二极管、光电晶体管、光电门、钉扎光电二极管等。在示例性实施例中，多个像素111中的每一个包括至少一个光感测设备。在示例性实施例中，多个像素111中的每一个包括多个光感测设备。多个光感测设备可以彼此堆叠。
多个像素111中的每一个可以通过使用光感测设备来感测光，并且将光转换为作为电信号的像素信号。多个像素111中的每一个可以感测特定光谱范围内的光。例如，多个像素111可以包括将红色光谱范围内的光转换为电信号的红色像素、将绿色光谱范围内的光转换为电信号的绿色像素、以及将蓝色光谱范围内的光转换为电信号的蓝色像素。颜色滤光器(color filter)可以布置在多个像素111中的每一个之上。颜色滤光器透射特定光谱范围内的光。例如，红色滤光器透射红色光谱范围内的光，绿色滤光器透射绿色光谱范围内的光，并且蓝色滤光器透射蓝色光谱范围内的光。
定时发生器170可以向行驱动器120、ADC 130和斜坡发生器160中的每一个输出控制信号或时钟信号，并且因此控制行驱动器120、ADC 130和斜坡发生器160中的每一个的操作或定时。
行驱动器120逐行地驱动像素阵列110。行驱动器120可以对由定时发生器170产生的行控制信号(例如，地址信号)进行解码，并且可以响应于解码的行控制信号来选择构成像素阵列110的行线中的至少一个。例如，行驱动器120可以产生行选择信号。另外，像素阵列110从通过行驱动器120提供的行选择信号被选择的行输出像素信号。像素信号可以包括复位信号和图像信号。
ADC 130将从像素阵列110输入的模拟像素信号转换为数字信号。在示例性实施例中，ADC 130包括比较块140(在本文中也被称为比较电路或比较器)和计数器块150(在本文中也被称为计数器电路或计数器)。
比较块140将像素信号与斜坡信号RAMP进行比较，其中像素信号是从连接到构成像素阵列110的列线COL中的一条列线的单位像素输出的。比较块140包括与相应的列线COL对应地提供的多个比较电路141。比较电路141中的每一个连接到像素阵列110和斜坡发生器160。
比较电路141将输入到其的像素信号与输入到其的由斜坡发生器160产生的斜坡信号RAMP进行比较，并将比较结果信号输出到输出级。
比较电路141可以产生应用了相关双采样技术的比较结果信号。比较电路141在这里也可以被称为相关双采样电路。从多个像素111输出的像素信号可以具有由每个像素固有的特性(例如，固定模式噪声(FPN))引起的偏差(deviation)和/或由用于从像素111输出像素信号的逻辑的特性中的差异引起的偏差。为了补偿像素信号之间的偏差，针对每个像素信号计算复位分量(或复位信号)和图像分量(或图像信号)，并且它们之间的差被提取为有效信号分量。这种技术被称为相关双采样。比较电路141可以输出应用了相关双采样技术的比较结果信号。
比较电路141可以包括将像素信号与斜坡信号进行比较的第一放大器以及放大并输出第一放大器的输出的第二放大器。在示例性实施例中，在自动调零阶段中，第一放大器可以基于比在比较操作阶段中更小量的偏置电流来操作。因此，可以减少噪声，并且可以增大输入范围。在示例性实施例中，第二放大器可以在操作阶段的基础上自适应地控制产生偏置电流的电流源，并且可以在判定之前和之后产生最小偏置电流。因此，可以防止由第二放大器的操作引起的功率波动。在示例性实施例中，第一放大器可以包括将输出端子连接到公共节点的限制电路。限制电路可以防止公共节点的电压电平降低到低于允许第一放大器正常操作的最小值，并且可以补偿在输出节点处出现的电压波动。
斜坡发生器160产生斜坡信号。斜坡发生器160可以基于由定时发生器170提供的斜坡控制信号CTRP来操作。斜坡控制信号CTRP可以包括斜坡使能信号、模式信号等。当斜坡使能信号被激活时，斜坡发生器160可以产生具有基于模式信号而设置的斜率的斜坡信号。
计数器块150包括多个计数器151(也称为计数器电路)。多个计数器151中的每一个可以连接到每个比较电路141的输出级，并且可以基于每个比较电路141的输出进行计数。计数器控制信号CTCS可以包括例如计数器时钟信号、控制多个计数器151的复位操作的计数器复位信号、反转(invert)多个计数器151中的每一个的内部位(inner bit)的反转信号等。计数器块150根据计数器时钟信号对比较结果信号进行计数，并输出这个结果作为数字信号。
计数器151可以包括例如升/降计数器(在本文中也被称为升/降计数器电路)、逐位反转计数器(在本文中也被称为逐位反转计数器电路)等。这里，逐位反转计数器可以执行与升/降计数器相似的操作。例如，逐位反转计数器可以执行仅向上计数的功能，以及在输入特定信号时通过使位反转(inverting the bits)将计数器内的所有位设置为1的补数(1's complement)的功能。逐位反转计数器可以执行复位计数，然后通过其反转将该结果转换为1的补数(例如，负值)。
缓冲器180临时存储从ADC 130输出的数字信号。然后，缓冲器180感测，放大并输出数字信号。缓冲器180可以包括例如列存储器块181和感测放大器182。列存储器块181可以包括多个存储器183。多个存储器183中的每一个可以临时存储从多个计数器151中的每一个输出的数字信号，然后可以将数字信号输出到感测放大器182。感测放大器182可以感测并放大从多个存储器183输出的数字信号。感测放大器182可以输出放大后的数字信号作为图像数据IDTA。
图2是示出根据本发明构思的示例性实施例的ADC的框图。图3是图2的ADC的定时图。为了便于说明，根据本发明构思的示例性实施例将与像素111a一起描述ADC。
参考图2和图3，在示例性实施例中，像素111a包括光电二极管PD、传输晶体管TX、浮置扩散节点FD、复位晶体管RX、驱动晶体管DX和选择晶体管SX。根据示例性实施例，可以用另一个光电转换设备代替光电二极管PD。
光电二极管PD产生随着入射光的强度而变化的光电荷。传输晶体管TX可以根据从行驱动器(参见图1的120)输出的传输控制信号TG将光电荷传输到浮置扩散节点FD。驱动晶体管DX可以根据由浮置扩散节点FD处积累的光电荷引起的电势将光电荷放大并传输至选择晶体管SX。选择晶体管SX的漏极可以连接到驱动晶体管DX的源极。选择晶体管SX可以根据从行驱动器120输出的选择信号SEL将像素信号PXS输出到连接到像素111a的列线COL。复位晶体管RX可以根据行驱动器120提供的复位控制信号RS将浮置扩散节点FD复位为电源电压VDD的电平。
在示例性实施例中，ADC 130包括比较电路141和计数器151。虽然为了便于说明在图2中示出了连接到一条列线COL的一个比较电路141和一个计数器151，但是应理解本发明构思的示例性实施例不限于此。例如，根据示例性实施例，ADC 130可以包括连接到多条列线COL的多个比较电路141和多个计数器151，如以上参考图1所描述的。
比较电路141可以包括第一比较器210、第二比较器220、以及电容器C1和C2。第一比较器210可以将分别通过电容器C1和C2接收的像素信号PXS和斜坡信号RAMP进行相互比较，并且可以输出比较结果。第一比较器210可以包括例如差分放大器，斜坡信号RAMP可以被接收到第一比较器210的第一输入IN1P中，并且像素信号PXS可以被接收到第一比较器210的第二输入IN1N中。
第二比较器220可以放大或反转第一比较器210的输出(例如，OUT1)。第二比较器220可以包括例如差分放大器、反相器(inverter)等。第二比较器220的输出(例如，OUT2)作为比较结果信号被提供给计数器151。这里，输出OUT2也可以被称为比较信号。比较电路141可以在执行比较操作之前响应于在自动调零时段中的自动调零信号AZS而被初始化。
计数器151可以基于计数时钟信号CNT_CLK和反转信号CONV对比较结果信号(例如，第二输出OUT2)进行计数，并且因此可以输出数字信号DS。数字信号DS可以具有与通过从像素信号PXS中去除复位分量而获得的图像分量对应的数字值。例如，数字信号DS可以具有与图像信号对应的数字值。
参考图3，在示例性实施例中，从时间点t0到时间点t1的时段被定义为自动调零时段，并且从时间点t1到时间点t10的时段被定义为比较操作时段。在从时间点t0到时间点t1的时段中，自动调零信号AZS被激活，并且比较电路141响应于自动调零信号AZS而被初始化。例如，第一比较器210和第二比较器220的输入节点和/或输出节点的电平可以变得相等。对于复位信号的数字转换，可以在时间点t2处对斜坡信号RAMP施加偏移，然后，斜坡信号RAMP可以从时间点t3开始减小。计算器151可以从时间点t3起对计数时钟信号CNT_CLK进行计数，直到第二比较器的输出(例如，第二输出OUT2)的极性改变的时间点t4。
当复位信号的数字转换完成时，为了将图像信号转换为数字信号，可以在时间点t5处再次对斜坡信号RAMP施加偏移，然后，可以在时间点t6处响应于反转信号CONV而将计数器151的位(bit)反转。在时间点t7处，传输控制信号TG可以被接通，并且第一比较器210的第二输入IN1N会由于光电传感器(即，光电二极管PD)积累的电荷而如图3所示那样改变，直到时间点t7。
对于图像信号的数字转换，斜坡信号RAMP可以在时间点t8处减小。计数器151可以从时间点t8起对计数时钟信号CNT_CLK进行计数，直到第二比较器220的输出(例如，第二输出OUT2)的极性改变的时间点t9。虽然图3示出了图像信号通过由计数器151执行的位转换和向上计数而被转换为数字信号，但是应理解本发明构思的示例性实施例不限于此，并且计数器151可以以各种方式来实现。当图像信号的数字转换完成时，ADC 130可以被初始化用于对下一个像素111a的相关双采样。已经参考图3描述了ADC 130的操作定时。然而，将理解该描述是示例性的，并且信号的定时可以根据ADC130的实现方法(例如，第一比较器210和第二比较器220的结构等)而变化。
图4是示出根据本发明构思的示例性实施例的第一比较器的电路图。
参考图4，在示例性实施例中，第一比较器210包括第一放大器10以及开关SW1和SW2。响应于自动调零信号AZS，开关SW1和SW2将第一放大器10的输入和输出彼此连接。例如，第一开关SW1可以被接通并且将第一放大器10的第二输入IN1N连接至其第一输出节点ON1P，并且第二开关SW2可以被接通并且将第一放大器10的第一输入IN1P连接至其第二输出节点ON1N。当开关SW1和SW2在自动调零时段(例如，在图3中从时间点t0到时间点t1的时段)中被接通时，可以消除第一放大器10的偏移。
作为差分放大器的第一放大器10可以用运算跨导放大器(OTA)、运算放大器等来实现。在示例性实施例中，第一放大器10包括第一电流源13和第二电流源14。第一电流源13和第二电流源14在本文中可分别被称为第一偏置电路和第二偏置电路。
在示例性实施例中，第一电流源13产生用于第一放大器10的比较操作的偏置电流Ib11。第二电流源14在比较操作时段之前，例如，在自动调零时段中，产生第二偏置电流Ib12。响应于被激活的自动调零信号AZS(或自动调零信号的同步信号)，第二电流源14产生第二偏置电流Ib12。在示例性实施例中，第二偏置电流Ib12小于第一偏置电流Ib11。
在自动调零时段中，第一电流源13和第二电流源14可以以互补的方式被操作。例如，在示例性实施例中，第一电流源13可以连接到第一电源电压，例如，地电压VSS，并且可以吸收(sink)第一偏置电流Ib11，并且第二电流源14可以连接到比第一电源电压更高的第二电源电压，例如，连接到电源电压VDD，并且可以源出(source)第二偏置电流Ib12。因此，在自动调零时段中，第一放大器10可以基于小于第一偏置电流Ib11的电流(即，通过从第一偏置电流Ib11中减去第二偏置电流Ib12而获得的电流)来操作。接下来，在比较操作时段(例如，从时间点t1到时间点t10的时段)中，由于第二电流源14被断开，所以可以基于第一偏置电流Ib11来操作第一放大器10。
在示例性实施例中，不同于图4中所示的示例性实施例，第一电流源13可以连接到第二电源电压，例如连接到电源电压VDD，并且可以源出第一偏置电流Ib11，并且第二电流源14可以连接到第一电源电压，例如连接到地电压VSS，并且可以吸收第二偏置电流Ib12。
图5是示出根据本发明构思的示例性实施例的第一放大器的电路图。图6是示出第一放大器的输入范围的图。
参考图5，在示例性实施例中，第一放大器10包括输入级11、输出级12、第一电流源13和第二电流源14。
如下所述，输入级11和输出级12指代在相应级内分组在一起的电路组件，例如像晶体管。因此，输入级11和输出级12在这里也可以分别被称为输入级电路部分和输出级电路部分。
如以上参考图4所描述的，在比较操作时段之前(例如，在自动调零时段中)，第一电流源13可以产生第一偏置电流Ib11，并且第二电流源14可以产生第二偏置电流Ib12。
在示例性实施例中，第一电流源13包括晶体管MN13。晶体管MN13可以是例如NMOS晶体管。例如，晶体管MN13可以是N型金属氧化物半导体场效应晶体管(MOSFET)。晶体管MN13可以连接到地电压VSS，并且可以基于第一偏置电压VB1产生第一偏置电流Ib11。
将参考图7A和7B详细描述第二电流源14。
输入级11接收差分输入，例如第一输入IN1P和第二输入IN1N，并且由于第一输入IN1P和第二输入IN1N之间的电平差而产生差分电流。例如，斜坡信号(参见图4的RAMP)可以作为第一输入IN1P被提供，并且像素信号PXS可以作为第二输入IN1N被接收。在示例性实施例中，输入级11包括晶体管MN11和晶体管MN12。根据示例性实施例，当第一输入IN1P和第二输入IN1N彼此相同时，相等的电流流经晶体管MN11和晶体管MN12，并且当第一输入IN1P和第二输入IN1N彼此相同时，不同的电流分别流经晶体管MN11和晶体管MN12。晶体管MN11和晶体管MN12中的每一个可以是例如NMOS晶体管。
根据示例性实施例，流经晶体管MN11和晶体管MN12的电流的量的总和大致等于偏置电流的量。例如，在自动调零时段中，流经晶体管MN11和晶体管MN12的电流的量的总和是通过从第一偏置电流Ib11中减去第二偏置电流Ib12而获得的电流的量。在自动调零时段之后(例如，在比较操作时段中)，流经NMOS晶体管MN11和NMOS晶体管MN12的电流的量的总和大致等于第一偏置电流Ib11的量。
在示例性实施例中，输出级12包括晶体管MP11和晶体管MP12，并且输出节点ON1N和ON1P的电压电平可以通过晶体管MP11和晶体管MP12的电流镜像来确定。晶体管MP11和晶体管MP12中的每一个可以是例如PMOS晶体管。例如，晶体管MP11和晶体管MP12中的每一个可以是P型MOSFET。输出节点ON1N和ON1P中的每一个的电压电平可以基于流经晶体管MN11和晶体管MN12中的每一个的电流的量来确定。如果第一输入IN1P的电平高于第二输入IN1N的电平，则相对大量的电流流经晶体管MN11。因此，第一输出节点ON1P的电平减小，并且第二输出节点ON1N的电平增大。输出级12可以输出基于第一输入IN1P和第二输入IN1N之间的电平差产生的电流。
如以上参考图4所描述的，开关SW1和SW2在自动调零时段中被接通，由此第二输入IN1N可以连接到第一输出节点ON1P，并且第一输入IN1P可以连接到第二输出节点ON1N。因此，第一输入IN1P、第二输入IN1N、第一输出节点ON1P和第二输出节点ON1N可以处于大致相等的电平。在自动调零时段中设置的第一输入IN1P、第二输入IN1N、第一输出节点ON1P和第二输出节点ON1N中的每一个的电平在本文中可以被称为自动调零电压。
参考图6，第一放大器10的输入范围可以通过自动调零电压Vaz和饱和电压Vsat的电平来确定。这里，饱和电压Vsat是公共节点COMM的电压，并且由连接到公共节点COMM的晶体管MN13的特性来确定。接收斜坡信号RAMP的第一输入IN1P的最小电平可以是饱和电压Vsat的电平。
为了改善噪声，可以增大用于第一放大器10的操作的偏置电流(例如，第一偏置电流Ib11)。然而，当第一偏置电流Ib11增大时，由于在自动调零时段中流经输入级11和输出级12的电流增大，所以自动调零电压Vaz可能减小。
然而，在根据本发明构思的示例性实施例的第一放大器10中，在自动调零时段中，第一电流源13和第二电流源14可以如上所述以互补方式操作。结果，小于第一偏置电流Ib11的电流可以流经输入级11和输出级12。接下来，在比较操作时段中，由第一电流源13产生的第一偏置电流Ib11可以流经输入级11和输出级12。因此，即使用于第一放大器10的比较操作的偏置电流(例如，第一偏置电流Ib11)增大，自动调零电压Vaz也可以被设置为高。例如，随着第二偏置电流Ib12的量被设置得更高，自动调零电压Vaz可以变得更高。然而，由于自动调零电压Vaz可以基于第一放大器10的其他物理特性而变化，所以第二偏置电流Ib12和自动调零电压Vaz不限于比例关系。
仍参考图6，由于根据本发明构思的示例性实施例的第一放大器10的前述操作，相比于在自动调零时段中的偏置电流大致等于操作时段中的偏置电流的情况下的自动调零电压Vaz'，在自动调零时段中的偏置电流小于操作时段中的偏置电流的情况下的自动调零电压Vaz更高。因此，根据本发明构思的示例性实施例的第一放大器10即使在减少噪声的同时也可以增大输入范围。
图7A和图7B是示出根据本发明构思的示例性实施例的第一放大器的实现示例的电路图。例如，图7A和图7B示出根据本发明构思的示例性实施例的图5的第二电流源14的实现示例。为了便于说明，在此可以省略先前描述的元件的进一步描述。
参考图7A，在示例性实施例中，第一放大器10a的第二电流源14a包括晶体管MP13和MP14。晶体管MP13可以是例如偏置晶体管，并且电源电压VDD可以被施加到晶体管MP13的源极。晶体管MP13可以基于第二偏置电压VB2产生第二偏置电流Ib12。
晶体管MP14可以是例如开关晶体管，并且可以响应于自动调零信号(参见图5的AZS)的同步信号(例如，响应于自动调零禁止(bar)信号AZSB)而接通或断开。自动调零禁止信号AZSB可以是自动调零信号AZS的反转信号(相位反转信号)。在自动调零时段中，当自动调零信号AZS被激活到高电平时，自动调零禁止信号AZSB可以被激活到低电平。因此，在自动调零时段中，晶体管MP14可以接通，并且晶体管MP13可以基于第二偏置电压VB2产生第二偏置电流Ib12。
由晶体管MP13产生的第二偏置电流Ib12被晶体管MN13吸收。也就是说，由第一电流源13产生的电流的一部分，即被晶体管MP13吸收的第一偏置电流Ib11的一部分，可以由第二电流源14a提供。因此，在自动调零时段中流经输入级11和输出级12的偏置电流的量小于在比较操作时段中流经输入级11和输出级12的第一偏置电流Ib11的量。
参考图7B，在示例性实施例中，第一放大器10b的第二电流源14b包括晶体管MP13和MP14。电源电压VDD可以被施加到晶体管MP13的源极，并且晶体管MP13的栅极可以连接到第二输出节点ON1N。因此，第二偏置电流Ib12可以通过晶体管MP13和晶体管MP11之间的尺寸比来确定。例如，当晶体管MP11的尺寸(例如，宽度)等于晶体管MP12的尺寸，并且晶体管MP13的尺寸是晶体管MP11的尺寸的N倍(其中N是自然数)时，第二偏置电流Ib12的量可以通过Ib11*(N/(2+N))来表示。
这样，根据本发明构思的示例性实施例的图7B第一放大器10b可以产生第二偏置电流Ib12，第二偏置电流Ib12的量通过晶体管MP11、MP12和MP13之间的尺寸比来确定，而无需从第一放大器10b的外部接收除第一偏置电压VB1之外的单独的偏置电压。
图8是示出根据本发明构思的示例性实施例的第二比较电路的电路图。
参考图8，第二比较电路220可以用第二放大器20来实现。在示例性实施例中，第二放大器20包括输入级21、电流源22、开关电路23和电容器C3，并且可以具有电流源(CS)型反相器结构。第二放大器20可以进一步包括图8中未示出的其他组件。
输入级21可以包括施加有电源电压VDD的晶体管MP21，其中晶体管MP21连接到输出节点ON2。输入级21可以接收第一放大器(参见图5的10)的第一输出OUT1或第一比较器(参见图4的210)的第一输出OUT1作为输入IN2。
电流源22可以包括连接到输出节点ON2的晶体管MN21。晶体管MN21可以基于偏置节点N1的电压(即，电容器C3的一端的电压)产生第三偏置电流Ib21。
开关电路23可以包括连接在输出节点ON2和偏置节点N1之间的晶体管MN23。晶体管MN23可以响应于自动调零信号AZS来操作，并且可以响应于在自动调零时段中被激活的自动调零信号AZS而接通。因此，在自动调零时段中，偏置节点N1的电压电平可以大致等于输出节点ON2的电压电平，即自动调零电压Vaz的电平。在操作时段中，晶体管MN23可以断开，并且在自动调零时段中设置的偏置节点N1的电压可以由电容器C3保持。因此，电流源22可以被操作。
在比较操作时段中，第二放大器20可以作为反相器来操作。当输入IN2的电压电平增大时，输出节点ON2的电压电平可以减小。
图9A和图9B是示出根据本发明构思的示例性实施例的比较电路的操作的图。图9A示出比较电路141a的自动调零阶段(在本文中也称为自动调零模式)，并且图9B示出比较电路141b的比较操作阶段(在本文中也称为比较操作模式)。在图9A中，第二电流源14接通，而在图9B中，第二电流源14断开。
参考图9A和图9B，已经参考图5描述的根据本发明构思的示例性实施例的第一放大器10可以作为第一比较器(参见图1和图4的210)来操作，并且上面参考图8描述的第二放大器20可以作为第二比较器(参见图2的220)来操作。
参考图9A，在自动调零时段中，第一放大器10的输入和输出彼此连接，并且第二放大器20的偏置节点N1和输出节点ON2彼此连接。第一放大器10的第一电流源13产生第一偏置电流Ib11，并且第一放大器10的第二电流源14产生第二偏置电流Ib12。第一电流源13可以吸收第一偏置电流Ib11，并且第二电流源14可以源出第二偏置电流Ib12。当第二偏置电流Ib12是第一偏置电流Ib11的a倍(其中a是等于至少1的实数)时，流经晶体管MP11和MN11的第一电流I1的量可以是第一偏置电流Ib11的量的(1/2)*(1-a)倍。即，第一电流I1可以由Ib11*(1/2)*(1-a)表示。
流经晶体管MP12和MN12的电流也可以大致等于第一电流I1。另外，当第一放大器10的晶体管MP11的尺寸大致等于第二放大器20的晶体管MP21的尺寸时，由于电流镜像，流经第二放大器20的晶体管MP21和MN21的第三偏置电流Ib21也可以大致等于第一电流I1。即，第三偏置电流Ib21可以由Ib11*(1/2)*(1-a)表示。在自动调零时段中，可以设置偏置节点N1的电压电平。
参考图9B，在操作时段中，第一放大器10的第二电流源14停止操作。因此，第一放大器10基于第一偏置电流Ib11来操作。由于电流镜像，流经第二放大器20的晶体管MP21的第二电流I21可以是第一偏置电流Ib11的值的大致一半。即，第二电流I21可以由Ib11*(1/2)表示。
偏置节点N1的电压电平可以与自动调零时段中的电压电平保持相同。因此，流经晶体管MN21的第三偏置电流Ib21也可以被保持。另外，与第二电流I21和第三偏置电流Ib21之间的差对应的负载电流ILoad可以被输出到第二放大器20的外部，例如输出到负载电容器CL。因此，可以改进第二放大器20的电流驱动能力，并且可以改进当第二放大器20的输出(例如，第二输出OUT2)从低电平改变为高电平时的响应速度。例如，在输入IN2从高电平改变为低电平时，当第二输出OUT2从低电平改变为高电平时，可以改进第二输出OUT2相对于输入IN2的变化而变化的速率。
图10是示出根据本发明构思的示例性实施例的第一放大器和第二放大器的输出的图。
参考图10，当从像素信号PXS检测到复位信号时，第一放大器10的第二输入IN1N可以是自动调零电压Vaz，并且斜坡信号RAMP可以被提供给第一放大器10的第一输入IN1P。理想地，在第一放大器10的第一输入IN1P和第二输入IN1N彼此大致相等的时间点t1处，第一放大器10的输出(例如，第一输出OUT1)从高电平转变到低电平，并且第二放大器20的输出(例如，第二输出OUT2)从低电平转变到高电平。
然而，由于第一放大器10的延迟分量，第一输出OUT1可以在时间点t2处转变，时间点t2从时间点t1起延迟了第一延迟量Delay1。另外，由于第二放大器20的延迟分量，第二输出OUT2可以在时间点t3处转变，时间点t3从第一输出OUT1被转变的时间点t2起延迟了第二延迟量Delay2。根据依照本发明构思的示例性实施例的比较电路，如参考图9A和图9B所描述的，由于第一放大器10的偏置电流在自动调零阶段和比较操作阶段之间的差异而改进了比较操作阶段中的第二放大器20的电流驱动能力，因此当第二输出OUT2从低电平改变为高电平时，第二放大器20的响应速度增加。因此，在根据本发明构思的示例性实施例的比较电路中，在第一放大器10的偏置电流在自动调零阶段和比较操作阶段之间没有差异(例如，比较Delay2和Delay2')的情况下，第二输出OUT2的转变的时间点可以比第二输出OUT2'的转变的时间点(例如，时间点t4)更早。
图11是根据本发明构思的示例性实施例的第一放大器的电路图。
参考图11，在示例性实施例中，第一放大器30包括输入级31、输出级32、第一电流源33和第二电流源34。图11的第一放大器30的配置和操作与图5的第一放大器10的配置和操作类似。因此，这里可以省略先前参考图5描述的元件的进一步描述。在图5的第一放大器10中，第一电流源13和输入级11用N型MOSFET实现，而第二电流源14和输出级12用P型MOSFET实现。相比之下，在图11的第一放大器30中，第一电流源33和输入级31用P型MOSFET实现，而第二电流源34和输出级32用N型MOSFET实现。例如，输入级31包括晶体管MP15和MP16，并且输出级32包括晶体管MN14和MN15。
参考图11，在示例性实施例中，斜坡信号RAMP作为第一输入IN1P被提供，并且像素信号PXS作为第二输入IN1N被提供。当斜坡信号RAMP(例如，第一输入IN1P)低于第二输入IN1N时，第一放大器的输出(例如，第一输出OUT1)转变到低电平。
第一电流源33可以包括晶体管MP17。晶体管MP17可以连接到电源电压VDD，并且可以基于第三偏置电压VB3产生第一偏置电流Ib11。第二电流源34可以响应于自动调零信号AZS(或自动调零信号的同步信号)而被操作，并且可以在自动调零时段中产生第二偏置电流Ib12。
图12A和12B是示出根据本发明构思的示例性实施例的第一放大器的实现示例的电路图。例如，图12A和图12B示出了图11的第二电流源34的实现示例。为了便于说明，在此可以省略先前描述的元件的进一步描述。
参考图12A，在示例性实施例中，第一放大器30a的第二电流源34a包括晶体管MN16和MN17。晶体管MN16和MN17中的每一个可以是例如N型MOSFET。在示例性实施例中，晶体管MN16是偏置晶体管，并且地电压VSS被施加到晶体管MN16的源极。晶体管MN16可以基于第四偏置电压VB4产生第二偏置电流Ib12。
晶体管MN17是开关晶体管，并且可以响应于自动调零信号AZS而接通或断开。例如，当在自动调零时段中自动调零信号AZS被激活为高电平时，晶体管MN17接通，并且晶体管MN16基于第四偏置电压VB4产生第二偏置电流Ib12。
由晶体管MN16提供的第二偏置电流Ib12由晶体管MP17源出。例如，由第一电流源33产生的电流的一部分(例如，由晶体管MP17源出的、第一偏置电流Ib11的一部分)可以被第二电流源34a吸收。因此，在自动调零时段中流经输入级31和输出级32的偏置电流的量小于在比较操作时段中流经输入级31和输出级32的第一偏置电流Ib11的量。
参考图12B，在示例性实施例中，第一放大器30b的第二电流源34b包括晶体管MN16和MN17。地电压VSS可以被施加到晶体管MN16的源极，并且其栅极可以连接到第二输出节点ON1N。因此，第二偏置电流Ib12可以通过晶体管MN14和晶体管MN16之间的尺寸比来确定。
图13是示出根据本发明构思的示例性实施例的第二放大器的电路图。
参考图13，在示例性实施例中，第二放大器40包括输入级41、第一电流源42、第二电流源43、控制逻辑44(也称为控制逻辑电路)和开关电路45。为了便于说明，在此可以省略先前描述的元件的进一步描述。
输入级41可以包括施加有电源电压VDD的晶体管MP21。晶体管MP21连接到输出节点ON2。输入级41可以接收第一放大器(参见图5的10)或第一比较器(参见图4的210)的第一输出OUT1作为输入IN2。
第一电流源42可以包括连接到输出节点ON2的晶体管MN21和施加有地电压VSS的晶体管MN22。晶体管MN22连接到晶体管MN21。晶体管MN21可以基于偏置节点N1的偏置电压Vn1产生第三偏置电流Ib21。
在示范性实施例中，第二电流源43包括连接到输出节点ON2的晶体管MN24和施加有地电压VSS的晶体管MN25。晶体管MN25连接到晶体管MN24。当晶体管MN24响应于偏置控制信号CONT而接通时，晶体管MN25基于偏置电压Vn1产生第四偏置电流Ib22。在示例性实施例中，第四偏置电流Ib22大于第三偏置电流Ib21。在示例性实施例中，晶体管MN24和晶体管MN25的连接配置可以改变。例如，在示例性实施例中，晶体管MN24可以连接到输出节点ON2，并且地电压VSS可以被施加到晶体管MN25的源极。
控制逻辑44可以包括多个逻辑门。例如，控制逻辑44可以包括第一NOR门NOR1、第二NOR门NOR2和反相器INV。然而，应理解，该配置是示例性的，并且控制逻辑44可以以各种其他方式来配置。例如，控制逻辑44的配置可以在使得能够获得下述图14A至14F的逻辑结果的范围内进行各种改变。
开关电路45可以包括连接在输出节点ON2与偏置节点N1之间的晶体管MN23。晶体管MN23可以响应于自动调零信号AZS而被操作，并且可以响应于在自动调零时段中被激活的自动调零信号AZS而被接通。因此，在自动调零时段中，偏置节点N1的电压电平可以大致等于输出节点ON2的电压电平。在操作时段中，晶体管MN23可以被断开，在自动调零时段中设置的偏置节点N1的电压(例如，偏置电压Vn1)可以由电容器C3保持，并且第一电流源42和第二电流源43可以基于偏置电压Vn1分别产生第三偏置电流Ib21和第四偏置电流Ib22。
第二放大器40具有CS型反相器结构，其中输入级41以及第一电流源42和第二电流源43形成反相器。具有CS型反相器结构的第二放大器40具有简化的结构并表现出低功耗和快速响应速度。然而，当输入级41以及第一电流源42和第二电流源43接通时(例如，当输入IN2处于低电平时，例如，处于比自动调零电压Vaz的电平更低的电平)，由于短路电流可能发生功率波动。例如，由于大量电流流经第二放大器40，所以电源电压VDD或地电压VSS的电平可能波动，并且因此可能发生图像质量劣化。
然而，根据本示例性实施例的第二放大器40可以阻止产生短路电流。例如，当输入IN2处于低电平(例如，处于比自动调零电压Vaz更低的电平时)时，例如，在第二放大器40的第二输出OUT2从低电平转变到高电平的阶段(在下文中，该阶段将被称为低-高判定阶段)之后，第二放大器40防止偏置电流流动，从而阻止产生短路电流。
在下文中，将参考图14A至15详细描述根据本发明构思的示例性实施例的第二放大器40的操作。
图14A至14F是示出第二放大器逐个阶段的操作的图。图15是第二放大器的波形图。
在图14A至14F和图15中，“L”表示处于低电平的信号，而“H”表示处于高电平的信号。在图15中，示出了八个时段T1至T8。
参考图15和图14A，在第一时段T1中，执行自动调零阶段。响应于激活的自动调零信号AZS接通开关电路(参见图13的45)的晶体管MN23，并且偏置节点N1和输出节点ON2彼此连接。输入IN2和输出节点ON2可以处于自动调零电压Vaz的电平。因此，第一电流源42可以产生第三偏置电流Ib21。另外，偏置控制信号被激活(例如，高电平)，并且第二电流源43产生第四偏置电流Ib22。因此，在自动调零阶段中，第三偏置电流Ib21和第四偏置电流Ib22可以流经第二放大器40。第四偏置电流Ib22的量可以大于第二偏置电流Ib21的量。
参考图15和图14B，在第二时段T2中，对斜坡信号RAMP施加偏移。第二时段T2可以被称为斜坡偏移阶段。这里，输入IN2的电平变得高于自动调零电压Vaz的电平。例如，输入IN2的电平可以接近电源电压VDD的电平。由此，输入级41断开。偏置节点N1的电压由电容器C3保持。
控制逻辑44的输出可以处于高电平。将高电平的比较使能禁止信号CENB作为输入提供给第一NOR门NOR1和第二NOR门NOR2中的每一个，并且控制逻辑44输出高电平的信号，而不管输出节点ON2的电平如何。由此，第一电流源42和第二电流源43被操作。因此，在斜坡偏移阶段，第三偏置电流Ib21和第四偏置电流Ib22流经第二放大器40。
参考图15和图14C，在第三时段T3中，斜坡信号RAMP的电平减小。第三时段T3可以被称为斜降阶段。由于输入IN2的电平高于自动调零电压Vaz的电平，所以输入级41保持在断开状态。
在斜降阶段中，偏置控制信号CONT被去激活(例如，偏置控制信号CONT处于低电平)，并且第二电流源43被断开。另外，比较使能禁止信号CENB处于低电平。然而，由于输出节点ON2处于低电平，所以控制逻辑44的输出保持在高电平。由此，第一电流源42被操作。在斜降阶段中，第三偏置电流Ib21流经第二放大器40。
参考图15和图14D，在第三时段T3和第四时段T4之间，输入IN2的电平变得大致等于自动调零电压Vaz的电平，并且第二输出OUT2从低电平转换到高电平。结果，第二输出OUT2从低电平转变到高电平的阶段可以被称为低-高判定阶段。
由于输入IN2的电平变得大致等于自动调零电压Vaz的电平，所以第二电流源43接通。第二电流I21可以基于电源电压VDD和输入IN2之间的电压差而流动，并且第二输出OUT2也可以处于自动调零电压Vaz的电平。因此，第二输出OUT2可以从低电平转变到高电平。
在低-高判定阶段中，偏置控制信号CONT被去激活，并且第二电流源43被断开。另外，比较使能禁止信号CENB处于低电平。在输出节点ON2从低电平转变到高电平时，控制逻辑44的输出从高电平转变到低电平。当控制逻辑44的输出处于高电平时，第一电流源42产生第三偏置电流Ib21。在从输入级41输出的第二电流I21中，除了第三偏置电流Ib21之外的剩余电流作为动态电流Iac输出到第二放大器40的外部。接下来，当控制逻辑44的输出转变到低电平时，第一电流源42断开。因此，偏置电流(即，静态电流)不流经第二放大器40。
参考图15和图14E，在第四时段T4中，输入IN2的电平变得低于自动调零电压Vaz的电平，并且第二输出OUT2保持在高电平。第四时段T4可以被称为判定后阶段。如上所述，由于第一电流源42和第二电流源43处于断开状态，所以偏置电流(例如，静态电流)不流经第二放大器40。
参考图15和图14F，在第四时段T4和第五时段T5之间，斜坡信号RAMP的电平增大，并且第二输出OUT2从高电平转变到低电平。结果，第二输出OUT2从高电平转变到低电平的阶段可以被称为高-低操作阶段。由于输入IN2的电平变得高于自动调零电压Vaz的电平，所以输入级41断开。
偏置控制信号CONT可以被激活，并且第二电流源43可以产生第四偏置电流Ib22。另外，由于将高电平的比较使能禁止信号CENB作为输入提供给第一NOR门NOR1和第二NOR门NOR2中的每一个，所以控制逻辑44输出高电平的信号。第一电流源42被操作并产生第三偏置电流Ib21。因此，在高-低操作阶段中，第三偏置电流Ib21和第四偏置电流Ib22流经第二放大器40。接下来，重复上面已经描述的斜坡偏移阶段、斜降阶段、低-高判定阶段、判定后阶段和高-低操作阶段。
图16是描绘根据本发明构思的示例性实施例的第二放大器的静态电流的示图。
如以上参考图14A至14F所描述的，根据本发明构思的示例性实施例的第二放大器40包括产生相对小量的偏置电流(例如，第三偏置电流IN21)的第一电流源42以及产生相对大量的偏置电流(例如，第四偏置电流Ib22)的第二电流源43。另外，第二放大器40在操作阶段的基础上控制第一电流源42和第二电流源43的接通和断开。因此，第二放大器40可以在需要大量偏置电流的阶段(诸如，斜坡偏移阶段或高-低操作阶段)中提供大量的偏置电流(Ib)，可以在低-高判定之前的时段中提供小量的偏置电流，并且可以在低-高判定之后的时段中切断偏置电流的产生。因此，如图15所示，在低-高判定之前和之后流经第二放大器40的电流可以被最小化。
如上所述，当输入IN2的电平低于自动调零电压Vaz的电平时，例如，在低-高判定之后，可能由于短路电流而发生功率波动。然而，根据本发明构思的示例性实施例的第二放大器40在低-高判定之后断开第一电流源42和第二电流源43，由此防止产生短路电流。由于第二放大器40的功率波动不大，因此在示例性实施例中，第二放大器40可以与图像传感器(参见图1的100)被集成到的半导体芯片的布局上的其他电路共享电力线。因此，由于半导体芯片的电源电压焊盘可以被集成，并且电力线的阻抗可以减小，所以可以改进图像数据的图像质量，并且可以降低半导体芯片的制造成本。
图17是根据本发明构思的示例性实施例的第一放大器的电路图。图18A是示出图17的第一放大器的操作的图。图18B是描绘根据限制电路的操作的第一放大器的输出的示图。
参考图17，在示例性实施例中，第一放大器50包括输入级51、输出级52、电流源53和限制电路54。输入级51、输出级52和电流源53的配置和操作与图5的第一放大器10的输入级11、输出级12和电流源13的那些相同。因此，为了便于说明，这里可以省略前面描述的这些元件和其他元件的进一步描述。
限制电路54可以包括晶体管MP33。晶体管MP33的源极可以连接到第二输出节点ON1N。晶体管MP33的栅极可以连接到第一输出节点ON1P。晶体管MP33的漏极可以连接到公共节点COMM。
限制电路54可以限制第一输出OUT1的摆动宽度。另外，当第一输出OUT1从高电平转变为低电平时，限制电路54可以补偿由于第一输出节点ON1P的负载电容器的放电而发生的第二输出节点ON1N的电压波动。
输入级51可以包括晶体管MN31和MN32，输出级可以包括晶体管MP31和MP32，并且电流源可以包括晶体管MN33。
如图18A所示，当第一输出OUT1从高电平转变为低电平时，限制电路54在晶体管MP31的漏极和公共节点COMM之间形成电流路径，从而允许流经晶体管MP31的电流被旁路(bypassed)。因此，晶体管MN31断开，并且可以防止公共节点COMM的电平降低到低于晶体管MN33的饱和电压的电平。
参考图18B，在时间点t1处第一输出节点ON1P的电平从高电平转变为低电平之后，第一输出节点ON1P的电平变得大致等于公共节点COMM的电平。公共节点COMM的电平可以通过斜坡信号被输入到的第一输入节点IN1P的电平来确定。
当不存在限制电路54时，如图18B的部分(a)所示，随着斜坡信号RAMP减小，公共节点COMM和第一输出节点ON1P中的每一个的电平减小。如果公共节点COMM的电平降低到低于晶体管MN33的饱和电压的电平，则随着偏置电流改变可能产生噪声。
然而，如上所述，限制电路54允许流经晶体管MP31的电流被旁路，并且因此允许施加了斜坡信号RAMP的晶体管MN31断开。因此，如图18B的部分(b)所示，可以防止公共节点COMM的电平降低到低于最小值，例如，低于晶体管MN33的饱和电压的电平。
图19是示出图17的第一放大器中的输出节点电压波动的补偿的图。
参考图19，当第一输出OUT1从高电平转变为低电平时，由于第一输出节点ON1P的负载电容器的放电，在第二输出节点ON1N处可能出现电压波动。第二输出节点ON1N可以经由寄生电容器Cgd连接到斜坡发生器160，并且由于第二输出节点ON1N的电压波动，反冲噪声电流(kickback noise current)ΔI可以流入斜坡发生器160。参考图1连同图19，由于从斜坡发生器160输出的斜坡信号RAMP被提供给多个比较电路141，所以斜坡发生器160连接到分别包括在多个比较电路141中的多个第一放大器50。因此，由于从多个第一放大器50流入斜坡发生器160的反冲噪声电流ΔI，在斜坡信号RAMP中可能出现波动，并且这可能导致图像质量劣化。
然而，根据本发明构思的示例性实施例的第一放大器50的限制电路54直接连接到公共节点COMM，并且当在第二输出节点ON1N处发生电压波动时可以快速地增大公共节点COMM的电平。在公共节点COMM处，可能在与第二输出节点ON1N的电压波动相反的方向上发生电压波动。因此，可以减小反冲噪声电流ΔI。结果，限制电路54直接连接到公共节点COMM，由此补偿第二输出节点ON1N的电压波动。
图20是示出根据本发明构思的示例性实施例的图像处理系统的框图。
参考图20，在示例性实施例中，图像处理系统3000包括图像传感器100、图像处理器200、显示单元400和透镜320。
图像传感器100可以包括像素阵列110、行驱动器120、ADC 130、斜坡发生器160、定时发生器170、控制寄存器块190和缓冲器180。
图像传感器100可以通过图像处理器200的控制来感测通过透镜320成像的对象310，并且图像处理器200可以将图像输出到显示单元300，其中该图像是由图像传感器100感测并输出的。这里，显示单元300可以包括能够输出图像的每个设备。例如，显示单元300可以包括但不限于计算机、移动电话和其他图像输出终端。
图像处理器200可以包括相机控制器201、图像信号处理器202和PC接口(I/F)203。相机控制器201可以控制控制寄存器块190。在示例性实施例中，相机控制器201可以通过使用内部集成电路(I2C)来控制图像传感器100，即控制寄存器块190。然而，本发明构思的示例性实施例不限于此，并且可以在相机控制器201和控制寄存器块190之间应用各种接口。
图像信号处理器202可以接收作为缓冲器180的输出信号的图像数据，可以处理图像数据以使得图像被人适当地观看，并且可以将处理后的图像输出到显示单元400。替选地，图像信号处理器202可以经由PC I/F 203从在其外部的主机接收控制信号，并且可以将处理后的图像提供给外部主机。虽然图20中示出了图像信号处理器202位于图像处理器200内，但是本发明构思的示例性实施例不限于此。例如，在示例性实施例中，图像信号处理器202可以位于图像传感器100内。
参考图1描述的图像传感器100可以实现为显示单元300中的图像传感器100。控制寄存器块190可以向斜坡发生器160、定时发生器170和缓冲器180中的每一个输出控制信号，并且因此可以控制其操作。这里，控制寄存器块190可以由相机控制器201控制并因此被操作。
包括在ADC 130中的相关双采样电路可以包括将像素信号与斜坡信号进行比较的第一放大器以及放大并输出第一放大器的输出的第二放大器。在示例性实施例中，第一放大器可以在自动调零阶段中基于比在比较操作阶段中更小量的偏置电流来操作。因此，可以降低噪声，并且可以增大第一放大器的输入范围。在示例性实施例中，第二放大器可以自适应地控制在操作阶段的基础上(on an operation phase basis)产生偏置电流的电流源，并且可以在判定之前和之后产生最小偏置电流。因此，可以防止功率波动。在示例性实施例中，第一放大器可以包括将输出端子连接到公共节点的限制电路。限制电路可以防止公共节点的电压电平降低到允许第一放大器正常操作的最小值以下，并且可以补偿在输出节点处发生的电压波动。
由于已参考图1详细描述了像素阵列110、行驱动器120、ADC 130、斜坡发生器160、定时发生器170和缓冲器180，所以将省略其重复描述。
尽管参考本发明构思的示例性实施例具体示出和描述了本发明构思，但本领域的普通技术人员将会理解，在不脱离由所附权利要求限定的本发明构思的精神和范围的情况下，可以在其中进行形式和细节上的各种改变。

Claims (22)

1.一种模数转换电路，包括：
第一放大器，其通过将从像素阵列输出的像素信号与斜坡信号进行比较来产生第一输出信号；以及
第二放大器，其基于第一输出信号产生比较信号，
其中，所述第一放大器包括：
输入级，包括第一输入和第二输入，其中，所述第一输入接收斜坡信号并且所述第二输入接收像素信号；
输出级，包括第一输出节点和第二输出节点，其中，所述输出级基于所述第一输入与所述第二输入之间的电压差来产生输出信号；
第一电流源，其在第一操作时段和第二操作时段中产生第一偏置电流；以及
第二电流源，其在第一操作时段中产生第二偏置电流，
其中，流经输入级的静态电流在第一操作时段中小于第一偏置电流，并且流经输入级的静态电流在第二操作时段中大致等于第一偏置电流，并且
其中，所述模数转换电路将从所述像素阵列输出的模拟信号转换为数字信号。
2.根据权利要求1所述的模数转换电路，其中，所述第一电流源吸收所述第一偏置电流，并且所述第二电流源产生所述第二偏置电流。
3.根据权利要求1所述的模数转换电路，其中，所述第二偏置电流的量小于所述第一偏置电流的量。
4.根据权利要求1所述的模数转换电路，其中，在所述第一操作时段中，所述第一输入连接到所述第二输出节点，并且所述第二输入连接到所述第一输出节点。
5.根据权利要求1所述的模数转换电路，其中，所述输出级还包括：
第一晶体管，包括漏极和栅极，其中，所述第一晶体管的漏极连接到所述第一输出节点，并且所述第一晶体管的栅极连接到所述第二输出节点；以及
第二晶体管，包括漏极和栅极，其中，第二晶体管的漏极和第二晶体管的栅极连接到第二输出节点，
其中，所述第二电流源包括：
偏置晶体管，包括连接到所述第二输出节点的栅极；以及
连接在偏置晶体管和第一电流源之间的开关晶体管。
6.根据权利要求5所述的模数转换电路，其中，所述开关晶体管在自动调零时段中被接通。
7.根据权利要求1所述的模数转换电路，其中，所述第一放大器在所述第二操作时段中执行将所述像素信号与所述斜坡信号进行比较的操作，并且所述第二电流源在所述第二操作时段中被断开。
8.根据权利要求1所述的模数转换电路，其中
第一电流源和第二电流源连接到公共节点，
第一电源电压被施加到第一电流源，
第二电源电压被施加到第二电流源，并且
第二电源电压的电平高于第一电源电压的电平。
9.根据权利要求1所述的模数转换电路，其中
第一电流源和第二电流源连接到公共节点，
第一电源电压被施加到第一电流源，
第二电源电压被施加到第二电流源，并且
第二电源电压的电平低于第一电源电压的电平。
10.根据权利要求1所述的模数转换电路，其中，所述第二放大器的第三偏置电流是基于所述第一偏置电流和所述第二偏置电流之间的差来设置的。
11.根据权利要求10所述的模数转换电路，其中，所述第二放大器包括电流源型反相器。
12.一种放大器，包括：
第一电流源，其在第一操作时段和第二操作时段中基于第一电源电压产生第一偏置电流；
第二电流源，其在所述第一操作时段中基于第二电源电压产生第二偏置电流，其中，所述第二电流源在所述第二操作时段中被断开；
输入级，其接收像素信号和斜坡信号；以及
输出级，其输出基于像素信号与斜坡信号之间的电平差而产生的比较信号，
其中，在所述第一操作时段中所述输入级基于与所述第一偏置电流和所述第二偏置电流之间的差相对应的第三偏置电流来操作，并且在所述第二操作时段中所述输入级基于所述第一偏置电流来操作。
13.根据权利要求12所述的放大器，其中，所述第一电源电压的电平低于所述第二电源电压的电平。
14.根据权利要求12所述的放大器，其中，所述第二偏置电流的量小于所述第一偏置电流的量。
15.根据权利要求12所述的放大器，其中，所述第一电流源吸收所述第一偏置电流，并且所述第二电流源产生所述第二偏置电流。
16.根据权利要求12所述的放大器，其中，所述输入级包括：
接收像素信号的第一晶体管；以及
接收斜坡信号的第二晶体管，
其中，所述第一晶体管、所述第二晶体管、所述第一电流源和所述第二电流源连接到公共节点。
17.根据权利要求12所述的放大器，其中，所述输出级输出基于所述像素信号和所述斜坡信号之间的电平差而产生的电流信号。
18.一种图像传感器，包括：
包括多个像素的像素阵列；以及
比较电路，其将从像素阵列输出的像素信号与斜坡信号进行比较，
其中，所述比较电路包括：
第一放大器，其在自动调零时段中基于第一偏置电流来操作，并且在比较操作时段中基于不同于所述第一偏置电流的第二偏置电流来操作；以及
第二放大器，其在自动调零时段和比较操作时段中基于与第一偏置电流成比例的第三偏置电流来操作。
19.根据权利要求18所述的图像传感器，其中，所述第一放大器包括：
第一电流源，其在自动调零时段和比较操作时段中产生第二偏置电流；以及
第二电流源，其在自动调零时段中产生第四偏置电流，
其中，所述第二偏置电流与所述第一偏置电流之间的差大致等于所述第四偏置电流。
20.根据权利要求19所述的图像传感器，其中，所述第二电流源在所述比较操作时段中被断开。
21.根据权利要求19所述的图像传感器，其中，所述第一电流源吸收所述第二偏置电流，并且所述第二电流源产生所述第四偏置电流。
22.根据权利要求18所述的图像传感器，还包括：
计数器电路，其对比较电路的输出信号进行计数，
其中，所述比较电路和所述计数器电路执行相关双采样操作。
CN201811183738.0A 2017-10-16 2018-10-11 放大器和包括放大器的模数转换电路与图像传感器 Active CN109672834B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170134251A KR102384867B1 (ko) 2017-10-16 2017-10-16 증폭기, 이를 포함하는 아날로그-디지털 변환 회로 및 이미지 센서
KR10-2017-0134251 2017-10-16

Publications (2)

Publication Number Publication Date
CN109672834A CN109672834A (zh) 2019-04-23
CN109672834B true CN109672834B (zh) 2022-08-09

Family

ID=66096254

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811183738.0A Active CN109672834B (zh) 2017-10-16 2018-10-11 放大器和包括放大器的模数转换电路与图像传感器

Country Status (3)

Country Link
US (1) US10616518B2 (zh)
KR (1) KR102384867B1 (zh)
CN (1) CN109672834B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102984630B (zh) 2011-09-06 2015-12-02 昂宝电子（上海）有限公司 用于音频放大系统中减少失真的系统和方法
CN103441739B (zh) * 2013-08-21 2015-04-22 昂宝电子（上海）有限公司 具有一个或多个通道的放大系统和方法
US9685919B2 (en) 2013-08-21 2017-06-20 On-Bright Electronics (Shanghai) Co., Ltd. Amplification systems and methods with output regulation
JP2019062450A (ja) * 2017-09-27 2019-04-18 日本電産株式会社 演算回路、制御回路及び表示装置姿勢検出システム
CN110213513B (zh) * 2019-05-07 2021-05-11 天津大学 一种基于单斜adc的高速数字相关双采样电路结构
KR20210020807A (ko) * 2019-08-16 2021-02-24 삼성전자주식회사 이미지 센서의 전원 공급 제거비 보상 범위 증가를 위한 방법 및 시스템
TWI701908B (zh) * 2019-12-05 2020-08-11 國立交通大學 低功耗且低反沖雜訊的比較電路
KR20220033550A (ko) 2020-09-07 2022-03-17 삼성전자주식회사 이미지 센서
KR20220033255A (ko) * 2020-09-09 2022-03-16 에스케이하이닉스 주식회사 아날로그-디지털 변환 회로 및 이미지 센서
KR20220048639A (ko) * 2020-10-13 2022-04-20 에스케이하이닉스 주식회사 이미지 센서 및 아날로그-디지털 변환기
CN114390228B (zh) * 2020-10-21 2024-09-17 爱思开海力士有限公司 图像传感器、模数转换器及图像传感器的操作方法
EP4276812A4 (en) * 2021-01-28 2024-01-10 Huawei Technologies Co., Ltd. DRIVER CIRCUIT AND DISPLAY DEVICE
KR20220109863A (ko) * 2021-01-29 2022-08-05 에스케이하이닉스 주식회사 이미지 센서 및 이미지 센서의 동작 방법
US11616926B2 (en) * 2021-04-29 2023-03-28 Samsung Electronics Co., Ltd. Analog-to-digital converting circuit using output signal feedback and operation method thereof
WO2023039840A1 (zh) * 2021-09-17 2023-03-23 迪克创新科技有限公司 比较器及相关图像传感器及电子装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62165482A (ja) * 1986-01-16 1987-07-22 Yokogawa Electric Corp 直流再生回路
CN101014081A (zh) * 2006-02-03 2007-08-08 三星电子株式会社 Cmos图像传感器中相关双取样期间的偏移校正
JP2009171397A (ja) * 2008-01-18 2009-07-30 Sony Corp 固体撮像素子、およびカメラシステム
CN106060431A (zh) * 2015-04-10 2016-10-26 三星电子株式会社 图像传感器
CN107078745A (zh) * 2014-11-14 2017-08-18 索尼公司 信号处理装置、控制方法、摄像元件及电子设备

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100819119B1 (ko) 2006-01-09 2008-04-04 삼성전자주식회사 초광대역 응용을 위한 필터의 ｃｍｏｓ 증폭기 및 그 방법
DE102007021254B4 (de) 2007-05-07 2009-08-06 Texas Instruments Deutschland Gmbh Buffertreiber
WO2009073121A1 (en) 2007-11-29 2009-06-11 Cornell Research Foundation, Inc. Amplifier and array for measuring small current
JP4569647B2 (ja) 2008-03-18 2010-10-27 ソニー株式会社 Ａｄ変換装置、ａｄ変換方法、固体撮像素子、およびカメラシステム
KR101682118B1 (ko) 2010-05-11 2016-12-02 삼성전자주식회사 수평 밴드 노이즈를 감소시킬 수 있는 증폭기와 이를 포함하는 장치들
US8743258B2 (en) 2010-11-29 2014-06-03 Samsung Electronics Co., Ltd. Correlated double sampling circuit, method thereof and devices having the same
KR101745892B1 (ko) * 2010-12-14 2017-06-13 삼성전자주식회사 Ｃｄｓ 회로, 이의 동작 방법, 및 이를 포함하는 장치들
JP5882041B2 (ja) 2011-12-08 2016-03-09 ルネサスエレクトロニクス株式会社 Ａｄコンバータおよびそれを用いた固体撮像装置
KR101965632B1 (ko) 2012-09-07 2019-04-05 삼성전자 주식회사 아날로그-디지털 변환 회로, 이를 포함하는 이미지 센서, 및 그 동작 방법
JP6319946B2 (ja) 2013-04-18 2018-05-09 キヤノン株式会社 固体撮像装置及び撮像システム
KR20150051422A (ko) * 2013-11-04 2015-05-13 에스케이하이닉스 주식회사 전류 보상 및 노이즈 제거 기능을 가지는 비교기 및 그를 이용한 아날로그-디지털 변환 장치
US10021331B2 (en) 2014-07-14 2018-07-10 Sony Corporation Comparator, AD converter, solid-state imaging device, electronic apparatus, and method of controlling comparator
US10145678B2 (en) 2015-04-20 2018-12-04 Samsung Electronics Co., Ltd. CMOS image sensor for depth measurement using triangulation with point scan
US9800810B2 (en) 2015-08-20 2017-10-24 Canon Kabushiki Kaisha Imaging apparatus and imaging system
US9559699B1 (en) 2016-01-22 2017-01-31 Altera Corporation CMOS global interconnect using multi-voltage(or current)-levels
KR20170141852A (ko) 2016-06-15 2017-12-27 삼성전자주식회사 전류 안정화 회로를 포함하는 비교 회로 및 이미지 센서

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62165482A (ja) * 1986-01-16 1987-07-22 Yokogawa Electric Corp 直流再生回路
CN101014081A (zh) * 2006-02-03 2007-08-08 三星电子株式会社 Cmos图像传感器中相关双取样期间的偏移校正
JP2009171397A (ja) * 2008-01-18 2009-07-30 Sony Corp 固体撮像素子、およびカメラシステム
CN107078745A (zh) * 2014-11-14 2017-08-18 索尼公司 信号处理装置、控制方法、摄像元件及电子设备
CN106060431A (zh) * 2015-04-10 2016-10-26 三星电子株式会社 图像传感器

Also Published As

Publication number Publication date
CN109672834A (zh) 2019-04-23
KR20190042389A (ko) 2019-04-24
US20190116331A1 (en) 2019-04-18
KR102384867B1 (ko) 2022-04-08
US10616518B2 (en) 2020-04-07

Similar Documents

Publication Publication Date Title
CN109672834B (zh) 放大器和包括放大器的模数转换电路与图像传感器
US9282264B2 (en) Analog-to-digital conversion circuit, and image sensor including the same
US9497403B2 (en) Solid-state imaging apparatus and camera
CN111629161B (zh) 比较器及包括该比较器的图像感测装置
KR20210107957A (ko) 이미지 센서 및 이를 포함하는 이미지 장치
CN112584069A (zh) 图像传感器及其操作方法
JP7531390B2 (ja) 固体撮像装置、ａｄ変換回路および電流補償回路
KR20220047029A (ko) 비교 회로를 포함하는 아날로그-디지털 변환 회로 및 이를 포함하는 이미지 센서
US20230232134A1 (en) Image sensor amplifiers with reduced inter-circulation currents
US10715758B2 (en) Amplification circuit performing primary and secondary amplifications
US20230155596A1 (en) Analog-to-digital converting circuit using auto-zero period optimization and operation method thereof
US20220353452A1 (en) Analog-to-digital converting circuit using output signal feedback and operation method thereof
US20230345152A1 (en) Analog-to-digital converting circuit for decreasing decision delay and operation method thereof
EP4412089A1 (en) Comparator and image sensor including the same
US11832006B2 (en) Image sensor with active capacitance cancellation circuitry to reduce pixel output settling time
US20240314466A1 (en) MIPI C-PHY and D-PHY Interface with Shared Driver, Equalization, and Data Path Circuitry
TW202322574A (zh) 類比數位轉換電路
KR20230071022A (ko) 오토 제로 구간 최적화를 이용하는 아날로그 디지털 변환 회로 및 그것의 동작 방법
CN117528277A (zh) 模数转换电路和包括模数转换电路的图像传感器
KR20230071033A (ko) 출력 전압 클리핑을 이용하는 아날로그 디지털 변환 회로 및 그것의 동작 방법
KR20230071039A (ko) 오토 제로 구간 최적화를 이용하는 아날로그 디지털 변환 회로 및 그것의 동작 방법
TW202322618A (zh) 類比數位轉換電路及其操作方法
JP2020141186A (ja) 画素信号読み出し回路および積層型固体撮像装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant