CN107078745A - 信号处理装置、控制方法、摄像元件及电子设备 - Google Patents

信号处理装置、控制方法、摄像元件及电子设备 Download PDF

Info

Publication number
CN107078745A
CN107078745A CN201580060346.3A CN201580060346A CN107078745A CN 107078745 A CN107078745 A CN 107078745A CN 201580060346 A CN201580060346 A CN 201580060346A CN 107078745 A CN107078745 A CN 107078745A
Authority
CN
China
Prior art keywords
period
signal
current
comparing section
magnitude
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580060346.3A
Other languages
English (en)
Other versions
CN107078745B (zh
Inventor
中原辰德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN107078745A publication Critical patent/CN107078745A/zh
Application granted granted Critical
Publication of CN107078745B publication Critical patent/CN107078745B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/709—Circuitry for control of the power supply
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G01R19/16566—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533
    • G01R19/16576—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533 comparing DC or AC voltage with one threshold
    • G01R19/1658—AC voltage or recurrent signals
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G01R19/16566—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533
    • G01R19/1659—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533 to indicate that the value is within or outside a predetermined range of values (window)
    • G01R19/16595—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533 to indicate that the value is within or outside a predetermined range of values (window) with multi level indication
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/123—Simultaneous, i.e. using one converter per channel but with common control or reference circuits for multiple converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/56—Input signal compared with linear ramp

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Analogue/Digital Conversion (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

本发明涉及用于能够抑制功耗增加的信号处理装置、控制方法、摄像元件及电子设备。根据本发明的信号处理装置可控制用于比较多个信号的信号电平的比较部中的差动级处的电流量，并且相比于作为在比较部比较多个信号的信号电平时的时段的比较时段，使比较时段之外的时段的电流量减小。例如，信号处理装置可以通过使能够中断电流源部的电流路径的开关组之中的一部分开关断开以切断由与这些一部分开关相对应的电流源部供应的电流的路径来减少电流量。此外，例如，信号处理装置可以通过降低电流源部的栅极电位来减少电流量。本发明可以应用于例如摄像元件和电子设备。

Description

信号处理装置、控制方法、摄像元件及电子设备
技术领域
本发明涉及信号处理装置、控制方法、摄像元件及电子设备。特别地，本发明涉及用于抑制电功耗增加的信号处理装置、控制方法、摄像元件及电子设备。
背景技术
在过去，被称为所谓的单斜率积分型或斜坡信号比较型的A/D转换技术是已知的，在这种A/D转换技术中，将模拟单位信号和用于至数字数据的转换的斜坡形参考信号相互比较，并以与比较处理并行的方式执行计数处理，从而基于在完成比较处理时的时间点处的计数值来获得单位信号的数字数据(例如，参见专利文献1)。
引用文献列表
专利文献
专利文献1：日本专利申请特开号2008-136042
发明内容
技术问题
近年来，在形成在半导体基板等上的电子电路中要求更低的电功耗。然而，当向执行A/D转换的这种电子电路供应较小的电流以抑制电功耗增加时，用于对模拟单位信号和参考信号进行比较的比较部的响应变慢，由此导致A/D转换性能的劣化的风险，特别是转换处理时的高速特性的劣化的风险。换言之，当旨在保持A/D转换时的充分的高速性能时，难以抑制电功耗的增加。
考虑到这种情况而提出本发明，并且本发明旨在抑制电功耗的增加。
技术方案
本发明的方面提供了一种信号处理装置，信号处理装置包括控制部，控制部控制用于比较多个信号的信号电平的比较部中的差动级处的电流量，并且相比于作为在比较部比较多个信号的信号电平时的时段的比较时段，使比较时段之外的时段的电流量减小。
比较部在差动级中包括多个对的电流源部和开关，每个电流源部用于供应电流，每个开关能够切断来自电流源部的电流的路径，对并联地相互连接，并且通过针对多个对之中的一部分断开开关以切断由电流源部供应的电流的路径，控制部使比较时段之外的时段的电流量减小。
控制部能够设定要被断开的开关，并在比较时段之外的时段期间断开被设定的开关。
比较部在差动级中包括用于供应电流的电流源部，并且通过使电流源部的栅极电位降低，控制部使比较时段之外的时段的电流量减少。
相比于比较时段，控制部能够使比较部的自动调零时段的电流量减少。
能够进一步包括比较部。
能够进一步包括计数器，计数器进行计数，直到比较部进行的对多个信号之间的信号电平的比较的结果发生改变。
多个信号能够包括预定参考信号和从单位像素读取的信号。
比较部能够用于：在相关双采样的复位时段期间，比较参考信号和从单位像素读取的复位信号；且在相关双采样的信号读取时段期间，比较参考信号和从单位像素读取的像素信号，并且相比于复位时段的比较时段和信号读取时段的比较时段，控制部使比较时段之外的时段的电流量减小。
同时，本发明的方面提供了一种控制方法，控制方法控制用于比较多个信号的信号电平的比较部中的差动级处的电流量，并且相比于作为在比较部比较多个信号的信号电平时的时段的比较时段，使比较时段之外的时段的电流量减小。
本发明的另一方面提供了一种摄像元件，摄像元件包括：像素阵列，在像素阵列中以矩阵形式布置有多个单位像素；比较部，其比较从像素阵列中的单位像素读取的信号与预定参考信号之间的信号电平；计数器，其进行计数，直到由比较部进行的对信号电平的比较的结果发生改变；以及控制部，其控制比较部中的差动级处的电流量，并且相比于作为在比较部比较从单位像素读取的信号与参考信号之间的信号电平时的时段的比较时段，使比较时段之外的时段的电流量减小。
本发明的又一个方面提供了一种电子设备，电子设备包括：摄像元件，其对拍摄对象进行摄像；以及图像处理部，其对通过由摄像元件进行的摄像获得的图像数据执行图像处理，其中，摄像元件包括：像素阵列，在像素阵列中以矩阵形式布置有多个单位像素；比较部，其比较从像素阵列中的单位像素读取的信号与预定参考信号之间的信号电平；计数器，其进行计数，直到由比较部进行的对信号电平的比较的结果发生改变；以及控制部，其控制比较部中的差动级处的电流量，并且相比于作为在比较部比较从单位像素读取的信号与参考信号之间的信号电平时的时段的比较时段，使比较时段之外的时段的电流量减小。
根据本发明的方面，控制用于比较多个信号的信号电平的比较部中的差动级处的电流量，并且相比于作为在比较部比较多个信号的信号电平时的时段的比较时段，使比较时段之外的时段的电流量减小。
根据本发明的另一方面，在包括以矩阵形式布置有多个单位像素的像素阵列的摄像元件中，控制用于比较从像素阵列中的单位像素读取的信号与预定参考信号之间的信号电平的比较部中的差动级处的电流量，并且相比于作为在比较部比较从单位像素读取的信号与参考信号之间的信号电平时的时段的比较时段，使比较时段之外的时段的电流量减小。
根据本发明的又一个方面，在电子设备的包括以矩阵形式布置有多个单位像素的像素阵列的摄像元件中，控制用于比较从像素阵列中的单位像素读取的信号与预定参考信号之间的信号电平的比较部中的差动级处的电流量，并且相比于作为在比较部比较从单位像素读取的信号与参考信号之间的信号电平时的时段的比较时段，使比较时段之外的时段的电流量减小。
有益效果
根据本发明，可对信号进行处理。另外，根据本发明，可以抑制耗电量的增加。
附图说明
图1是示出了比较部的示例性主构造的示图。
图2是用于说明比较如何进行的示例的时序图。
图3是示出了图像传感器的示例性主构造的示图。
图4是示出了像素阵列的示例性主构造的示图。
图5是示出了单位像素的示例性主构造的示图。
图6是示出了A/D转换器的示例性主构造的示图。
图7是示出了列A/D转换器的示例性主构造的示图。
图8是示出了比较部的示例性主构造的示图。
图9是用于说明比较如何进行的示例的时序图。
图10是用于说明比较如何进行的示例的时序图。
图11是用于说明比较如何进行的示例的时序图。
图12是用于说明比较如何进行的示例的时序图。
图13是用于说明比较如何进行的示例的时序图。
图14是用于说明获得何种比较结果的示例的时序图。
图15是用于说明控制处理的示例性流程的流程图。
图16是示出了比较部的另一示例性构造的示图。
图17是示出了比较如何进行的另一示例的时序图。
图18是用于说明控制处理的另一示例性流程的流程图。
图19是示出了比较部的另一个示例性构造的示图。
图20是用于说明比较如何进行的另一个示例的时序图。
图21是用于说明控制处理的另一个示例性流程的流程图。
图22是示出了图像传感器的示例性物理构造的示图。
图23是示出了示例性像素部的示图。
图24是示出了图像传感器的另一示例性构造的示图。
图25是示出了图像传感器的另一示例性构造的示图。
图26是示出了摄像装置的示例性主构造的示图。
具体实施方式
下面将说明用于实施本发明的方式(以下称为实施例)。注意，将按照以下顺序给出说明。
1.第一实施例(图像传感器)
2.第二实施例(图像传感器)
3.第三实施例(图像传感器)
4.第四实施例(图像传感器的另一示例性构造)
5.第五实施例(摄像装置)
1.第一实施例
比较部的电功耗和响应速度
存在着被称为所谓的单斜率积分型或斜坡信号比较型的A/D转换技术，在这种A/D转换技术中，将模拟单位信号和用于至数字数据的转换的斜坡形参考信号相互比较，并以与该比较处理并行的方式执行计数处理，从而基于在完成比较处理时的时间点处的计数值来获得单位信号的数字数据。
图1示出了在这种A/D转换中使用的典型比较部的示例性主构造。如图1所示，典型比较部由图左侧的差动级和图右侧的放大级构成。比较部将从差动级处的输入端子12输入的信号的信号电平与从输入端子11输入的参考信号的信号电平进行比较，并接着从放大级处的输出端子13输出用于表示比较结果的信号。
在差动级处设置有开关21和电流源部22。电流源部22根据栅极电位VG供应电流。开关21能够在断开时切断漏极侧处的电流源部22的电流路径。即，开关21可以在断开时停止来自电流源部22的电流供应。
当使用以上述方式构造的比较部对从像素读取的信号进行A/D转换时，如在图2所示的时序图中，在进行A/D转换时(在A/D转换期间)，使用于开关21的控制信号保持为高电平，从而将开关21的状态维持在接通状态。换言之，使来自电流源部22的电流保持恒定(电流I)。在图2的进行根据相关双采样技术的A/D转换的示例中，在相关双采样的整个A/D转换时段期间，使来自电流源部22的电流保持恒定(电流I)，该A/D转换时段包括自动调零时段(时间点t0至时间点t1)、在将从像素读出的复位信号与参考信号进行比较时的P相比较时段(时间点t2至时间点t3)以及在将从像素读出的像素信号与参考信号进行比较时的D相比较时段(时间点t4至时间点t5)。
近年来，在形成在半导体基板等上的电子电路中要求更低的功耗。在这种情况下，例如为了抑制图1中的比较部的电功耗增加，考虑减小电流I。然而，在这种比较部中，来自电流源部22的电流和比较部的响应速度具有取舍(trade-off)关系。因此，电流I的减小将减慢用于对模拟单位信号和参考信号进行比较的比较部的响应，由此导致A/D转换性能的劣化的风险，特别是转换处理时的高速特性的劣化的风险。
近年来，需要确保高速A/D转换，而在大多数情况下，A/D转换的处理速度的裕度不是很大。因此，难以使电流I减小。换言之，当旨在保持A/D转换的充分的高速性能时，难以抑制电功耗的增加。
比较部中的电流控制
对于用于解决这种问题的方案，在用于对多个信号的信号电平进行比较的比较部中的差分级处控制电流量，使得相比于比较时段(在比较时段期间，比较部对多个信号的信号电平进行比较)，比较时段之外的时段内的电流量减小。
例如，信号处理装置包括控制部，控制部用于对多个信号的信号电平进行比较的比较部中的差动级处的电流量进行控制，使得相比于比较时段(在比较时段期间，比较部对多个信号的信号电平进行比较)，比较时段之外的时段内的电流量减小。
利用该构造，信号处理装置可抑制电功耗的增加。
此外，在差动级中可以设置有彼此并联地连接的多个对的电流源部(每个电流源部用于供应电流)和开关(每个开关都能够切断来自电流源部的电流的路径)，使得通过针对所述多个对之中的一部分断开开关以切断由电流源部供应的电流的路径来减小比较时段之外的时段内的电流量。
利用该构造，通过接通/断开开关这种简单的控制，可以将比较时段之外的时段内的来自电流源的电流量减小成小于比较时段内的电流量。即，可以以较简单方式来控制电流量。也可以以更高的速度改变电流量，并因此以更高的速度控制电流量。
同时，相比于比较部的比较时段，可以使自动调零时段内的电流量减小。利用该构造，可减少比较部中的输出延迟。
另外，可进一步设置比较部。由此，可以在多个信号之间比较信号电平，并同时抑制电功耗的增加。而且，还可以设置计数器，计数器进行计数，直到由比较部获得的多个信号之间的信号电平的比较结果发生变化。由此，可以对模拟信号进行A/D转换，并同时抑制电功耗的增加。
此外，在这种情况下，上述多个信号可包括预定参考信号和从单位像素读取的信号。利用这种构造，在对从像素读取的信号进行A/D转换的情况下，能够抑制电功耗的增加。
而且，比较部可用于在A/D转换期间进行相关双采样。另外，可以在该相关双采样的复位时段期间将参考信号和从单位像素读取的复位信号相互比较，而在相关双采样的信号读取时段期间将参考信号和从单位像素读取的像素信号互相比较。此外，相比于复位时段的比较时段和信号读取时段的比较时段，使这些比较时段之外的时段内的电流量减少。利用该构造，可在相关双采样中抑制电功耗的增加。
图像传感器
图3示出了图像传感器的示例性主构造，该图像传感器用作根据本发明的摄像元件的实施例。图3所示的图像传感器100是对来自拍摄对象的光进行光电转换并输出图像数据的装置。例如，图像传感器100可以是使用互补金属氧化物半导体(CMOS)的CMOS图像传感器或使用电荷耦合器件(CCD)的CCD图像传感器。
如图3所示，图像传感器100包括像素阵列101、参考电压发生器102、A/D转换器103、水平传输部104、控制部111和垂直扫描器112。
在作为像素区域的像素阵列101中，均具有诸如光电二极管之类的光电转换元件的像素构造(单位像素)布置成平面形状或曲面形状。虽然稍后将说明像素阵列101的构造的细节，但是经由垂直信号线121-1至121-N中的任一者将从单位像素读取的模拟信号传送至A/D转换器103。在下文中，当在说明中不需要将垂直信号线121-1至121-N互相区分时，将它们称为垂直信号线121。
参考电压发生器102生成参考信号(也将其称为参考电压)，参考信号用作用于A/D转换器103的A/D转换的基本信号。此参考信号使用任意波形。例如，参考信号可以具有斜坡波(锯齿波)。下面将参考信号使用斜坡(Ramp)波的情况作为示例进行说明。参考电压发生器102包括例如用于产生参考信号(Ramp)的D/A转换器。经由参考信号线122将该参考信号(Ramp)供应至A/D转换器103。
A/D转换器103使用该参考信号对例如经由垂直信号线121从像素阵列101传输的(已从每个单位像素读取的)模拟信号进行A/D转换，并将所得的数字数据经由信号线123-1至123-N中的任一者输出至水平传输部104。在下文中，当在说明中不需要将信号线123-1至信号线123-N互相区分时，将它们称为信号线123。
水平传输部104经由信号线124将经由信号线123从A/D转换器103供应的数字数据传输至例如图像传感器100的外部。
控制部111通过经由控制线131向参考电压发生器102供应控制信号以控制参考电压发生器120。另外，控制部111通过经由控制线132向A/D转换器103供应控制信号以控制A/D转换器103。另外，控制部111通过经由控制线133向水平传输部104供应控制信号以控制水平传输部104。另外，控制部111通过经由控制线134向垂直扫描器112供应控制信号以控制垂直扫描器112。以此方式，控制部111控制图像传感器100的各个部件，由此控制图像传感器100的整体动作(各个部件的动作)。
注意，在图3中，尽管上述控制线131至134中的每者由一条虚线(虚线箭头)示出，但是这些控制线中的每者可以由多条控制线构成。
在控制部111的控制下，垂直扫描器112通过经由控制线125-1至125-M向像素阵列101中的各个单位像素的晶体管供应控制信号来控制这些晶体管的动作。注意，在下文中，当在说明中不需要将控制线125-1至125-M互相区分时，将它们称为控制线125。
像素阵列
图4示出了像素阵列101的示例性主构造。如上所述，多个单位像素通过顺序地设置而在像素区域(像素阵列101)中布置成平面形状。在图4中的示例的情况下，M×N个单位像素141(单位像素141-11至141-MN)通过顺序地设置而布置成具有M个行和N个列(M和N表示任意自然数)的矩阵形式(阵列形式)。在下文中，当在说明中不需要将单位像素141-11至141-MN互相区分时，将它们称为单位像素141。对于单位像素141来说可采用任何布置，例如，可以采用除矩阵形式之外的布置，这些布置包括所谓的蜂窝结构。
如图4所示，针对单位像素141的各个列(以下也将其称为单位像素列)形成有垂直信号线121(垂直信号线121-1至121-N)。另外，每条垂直信号线121连接至与该垂直信号线121对应的列(单位像素列)中的各个单位像素，并且将从这些单位像素分别读取的信号传送至A/D转换器103。同时，如图4所示，针对单位像素141的各个行(以下也称为单位像素行)形成有控制线125(控制线125-1至125-M)。另外，每条控制线125连接至与该控制线125对应的单位像素行中的各个单位像素，并且将从垂直扫描器112供应的控制信号分别传输至这些单位像素。
换言之，单位像素141连接至与该单位像素141所属的列(单位像素列)相关的垂直信号线121，并连接至与该单位像素141所属的单位像素行相关的控制线125，以便基于经由该控制线125供应的控制信号被驱动，并经由该垂直信号线121将在该单位像素141中获得的电信号供应至A/D转换器103。
注意，尽管在图4中将用于每个行的控制线125描绘为一条线，但是在还可以采用的构造中，用于每个行的控制线125由多条控制线构成。
单位像素构造
图5是示出了单位像素141的电路构造的示例性主构造的示图。如图5所示，单位像素141包括光电二极管(PD)151、传输晶体管152、复位晶体管153、放大晶体管154和选择晶体管155。
光电二极管(PD)151将所接收的光光电转换成具有与光的强度相一致的电荷量的光电荷(在这种情况下，光电子)，并接着累积所得到的光电荷。在预定时刻读取该累积光电荷。光电二极管(PD)151的阳极电极在像素区域中接地(像素接地)，而其阴极电极经由传输晶体管152连接至浮动扩散部(FD)。当然，可以采用如下技术：光电二极管(PD)151的阴极电极连接至像素区域中的电源(像素电源)，并且其阳极电极经由传输晶体管152连接至浮动扩散部(FD)，从而将光电荷读取为光穴(photohole)。
传输晶体管152控制光电荷的从光电二极管(PD)151的读取。对于传输晶体管152，漏电极连接至浮动扩散部，且源电极连接至光电二极管(PD)151的阴极电极。此外，用于传输从垂直扫描器112供应的传输控制信号的传输控制线(TRG)连接至传输晶体管152的栅极电极。即，该传输控制线(TRG)被包括在图4的控制线125中。
当来自传输控制线(TRG)的信号(即，传输晶体管152的栅极电位)处于断开状态时，不从光电二极管(PD)151传输光电荷(光电荷累积在光电二极管(PD)151中)。与此相反，当来自传输控制线(TRG)的信号处于接通状态时，光电二极管(PD)151中累积的光电荷被传输至浮动扩散部(FD)。
复位晶体管153用于复位浮动扩散部(FD)处的电位。在复位晶体管153中，漏电极连接至电源电位，且源电极连接至浮动扩散部(FD)。此外，用于传输从垂直扫描器112供应的复位控制信号的复位控制线(RST)连接至复位晶体管153的栅极电极。即，该复位控制线(RST)被包括在图4的控制线125中。
当来自复位控制线(RST)的信号(即，复位晶体管153的栅极电位)处于断开状态时，浮动扩散部(FD)与电源电位分离。与此相反，当来自复位控制线(RST)的信号处于接通状态时，浮动扩散部(FD)的电荷进入电源电位，从而复位浮动扩散部(FD)。
放大晶体管154用于放大浮动扩散部(FD)处的电位变化，以将其作为电信号(模拟信号)输出。在放大晶体管154中，栅极电极连接至浮动扩散部(FD)，漏电极连接到源极跟随器电源电压，且源电极连接至选择晶体管155的漏电极。
例如，放大晶体管154将由复位晶体管153复位的浮动扩散部(FD)处的电位作为复位信号(复位电平)输出至选择晶体管155。放大晶体管154还将浮动扩散部(FD)(已通过传输晶体管152向该浮动扩散部传输光电荷)处的电位作为像素信号(光累积信号电平)输出至选择晶体管155。
选择晶体管155用于控制从放大晶体管154供应的电信号的至垂直信号线(VSL)121(即，A/D转换器103)的输出。在选择晶体管155中，漏电极连接至放大晶体管154的源电极，且源电极连接至垂直信号线121。此外，用于传输从垂直扫描器112供应的选择控制信号的选择控制线(SEL)连接至选择晶体管155的栅极电极。即，该选择控制线(SEL)被包括在图4的控制线125中。
当来自选择控制线(SEL)的信号(即，选择晶体管155的栅极电位)处于断开状态时，放大晶体管154和垂直信号线121彼此电分离。因此，在该状态下不从相应单位像素141输出复位信号、像素信号等。与此相反，当选择控制线(SEL)处于接通状态时，相应单位像素141被选择。换言之，放大晶体管154和垂直信号线121彼此电连接，并且从放大晶体管154输出的信号作为来自相应单位像素141的像素信号被供应至垂直信号线121。因此，从相应单位像素141读取复位信号、像素信号等。
A/D转换器的构造
下面，将参照图6对A/D转换器103(图3)的示例性构造进行说明。如图6所示，A/D转换器103包括列A/D转换器161-1至161-N。在下文中，当在说明中不需要将列A/D转换器161-1至161-N互相区分时，将它们称为列A/D转换器161。像素阵列101中的每个列(单位像素列)均设置有列A/D转换器161。
另外，如图6所示，与各个列A/D转换器161(列A/D转换器161-1至161-N)对应的列的垂直信号线121(垂直信号线121-1至121-N)以及参考信号线122各自连接至列A/D转换器161。列A/D转换器161使用单斜率A/D转换技术进行A/D转换。具体地，借助经由参考信号线122从参考电压发生器102供应的参考信号，每个列A/D转换器161对从与该A/D转换器161对应的列中的单位像素141读取并接着经由该列的垂直信号线121供应到该A/D转换器161的信号进行A/D转换。
同时，如图6所示，与各个列A/D转换器161对应的列的信号线123(信号线123-1至123-N)各自连接至列A/D转换器161。每个列A/D转换器161经由与该列A/D转换器161对应的信号线123将在该列A/D转换器161处获得的A/D转换结果供应至水平传输部104。
另外，如图6所示，控制线132(控制线132-1至132-N)各自连接至列A/D转换器161。每个列A/D转换器161基于经由与该列A/D转换器161对应的控制线132从控制部111供应的控制信号(即，在控制部111的控制下)被驱动。
列A/D转换器的构造
下面，将参照图7对列A/D转换器161(图6)的示例性构造进行说明。如图7所示，列A/D转换器161包括比较部171、计数器172、电容器173和电容器174。
在具有两个输入和一个输出的比较部171中，输入端子HiZ_VSL经由电容器174连接至与该比较部171对应的列的垂直信号线121，输入端子HiZ_DAC经由电容器173连接至参考信号线122，并且输出端子VCO连接至计数器172。
比较部171将经由垂直信号线121和电容器174输入至输入端子HiZ_VSL的输入信号(例如，从单位像素141读取的模拟信号)和经由参考信号线122和电容器173输入至输入端子HiZ_DAC的参考信号进行比较(比较它们的信号电平)，并接着将比较结果输出至计数器172。具体地，比较部171从输出端子VCO将用于指示输入信号和参考信号之中的哪个信号的电平较高的信号输出并供应至计数器172。
用于指示比较结果的信号例如是1比特(ont-bit)数字数据。例如，当参考信号(被输入至输入端子HiZ_DAC的信号)的信号电平高于输入信号(被输入至输入端子HiZ_VSL的信号)的信号电平时，用于指示比较结果的信号的值被获取为“0”。在相反的情况下，该值被获取为“1”。当然，可以使用反向设定来获取信号的这些值。此外，用于指示比较结果的信号可以使用任意比特长度，并且可以采用由多个比特构成的信息。
在计数器172中，输入端子连接至比较部171的输出端子VCO，且输出端子连接至与该计数器172对应的列的信号线123。比较结果被从比较部171将供应至计数器172。从计数开始直到比较结果发生反转(直到输出端子VCO的信号电平发生变化)，计数器172对时钟信号的时钟数进行计数，即，测量直到比较结果发生反转的时间长度。随后，在比较结果发生反转的时间点处，计数器172经由信号线123将该时间点处的计数值输出至水平传输部104，以作为被输入至比较部171的输入端子HiZ_VSL的输入信号的A/D转换结果(即，从单位像素141读取的信号的数字数据)。
电容器173和电容器174是具有固定电容值(预定电容值)的电容器。
注意，如图7所示，比较部171、电容器173和电容器174可以被集成为比较部181(电容器173和电容器174可被包括在比较部的构造中)。
如上所述，控制部111控制比较部181(或比较部171)。具体地，控制部111控制比较部181中的差动级处的电流量，从而相比于比较时段，比较时段之外的时段内的电流量被减小。另外，换言之，也可以说成是控制部111控制列A/D转换器161(比较部181和计数器172)、A/D转换器103或图像传感器100。
比较部的构造
图8示出了比较部181的示例性主构造。如图8所示，比较部181包括在图左侧示出的差动级和在图右侧示出的放大级。比较部181包括作为其差动级的晶体管201至204、输入端子205和206、开关207和208以及电容器173和174。比较部181还包括作为其差动级的开关211、电流源部212、开关213和电流源部214。比较部181还包括作为其放大级的晶体管221、电流源部222、开关223、电容器224以及输出端子225。
晶体管201和202是正型金属氧化物半导体(PMOS)晶体管，它们用作用于差分放大的负载晶体管。晶体管201的源极连接至电源电压(电源)，其栅极连接至晶体管202的栅极，且其漏极连接至晶体管203的漏极。此外，晶体管201的栅极和漏极短路连接。晶体管202的源极连接至电源电压(电源)，其栅极连接至晶体管201的栅极，且其漏极连接至晶体管204的漏极。晶体管202的漏极也连接至放大级(晶体管221的栅极)。
晶体管203和晶体管204是负型金属氧化物半导体(NMOS)晶体管，它们均用作放大晶体管，并用于放大从输入端输入的信号。晶体管203的漏极连接至晶体管201的漏极和栅极，其栅极经由电容器173连接至输入端子205，且其源极连接至开关211和213(也连接至晶体管204的源极)。晶体管204的漏极连接至晶体管202的漏极和放大级(晶体管221的栅极)，其栅极经由电容器174连接至输入端子206，且其源极连接至开关211和213(也连接至晶体管203的源极)。
输入端子205连接至参考信号线122，使得参考信号被输入至输入端子205。输入端子206连接至垂直信号线121，从而从单位像素141读取的信号(例如，复位信号和像素信号)被输入至输入端子206。
开关207设置在晶体管203的漏极和栅极之间，以便在被控制部111(根据经由控制线132A从控制部111供应的控制信号)控制时被驱动(在接通状态和断开状态之间进行切换)。当开关207处于接通状态时，晶体管203的漏极和栅极短路连接，于是进行自动调零。开关208设置在晶体管204的漏极和栅极之间，以便在被控制部111(根据经由控制线132B从控制部111供应的控制信号)控制时被驱动(在接通状态和断开状态之间进行切换)。当开关208处于接通状态时，晶体管204的漏极和栅极短路连接，于是进行自动调零。
开关211相对于电流源部212串联地连接，以在被控制部111(根据经由控制线132D从控制部111供应的控制信号)控制时被驱动(在接通状态和断开状态之间进行切换)。当开关211处于接通状态时，电流源部212的漏极与晶体管203和204的源极彼此连接，并且当开关211处于断开状态时，它们之间的连接断开。
电流源部212是由例如晶体管构成的电流源。电流源部212的漏极连接至开关211且源极接地。在开关211处于接通状态时，电流源部212将与被供应至其栅极的电位(栅极电位)VG相一致的电流供应至差动级。
开关213相对于电流源部214串联地连接，以在被控制部111(根据经由控制线132E从控制部111供应的控制信号)控制时被驱动(在接通状态和断开状态之间进行切换)。当开关213处于接通状态时，电流源部214的漏极与晶体管203和204的源极彼此连接，并且当开关213处于断开状态时，它们之间的连接断开。
电流源部214是由例如晶体管构成的电流源。电流源部214的漏极连接至开关213且源极接地。在开关213处于接通状态时，电流源部214将与被供应至其栅极的电位(栅极电位)VG相一致的电流供应至差动级。
放大级处的晶体管221是PMOS晶体管，并用于放大差动级处的差分耦合输出电压。晶体管221的源极连接至电源电压(电源)，其栅极连接至晶体管202的漏极(差分耦合输出)，且其漏极连接至电流源部222的漏极以及输出端子225。
电流源部222是由例如NMOS晶体管构成的电流源。电流源部222的漏极连接至晶体管221的漏极、开关223和输出端子225，其栅极连接至开关223和电容器224，且其源极接地。
开关223设置在电流源部222的漏极和栅极之间。当被控制部111(根据经由控制线132C从控制部111供应的控制信号)控制时，开关223被驱动(在接通状态和断开状态之间进行切换)。当开关223处于接通状态时，晶体管221的漏极、电流源部222的漏极及输出端子225彼此连接，同时电流源部222的栅极和电容器224彼此连接。当开关223处于断开状态时，它们之间的连接断开。
在电容器224中，一端连接至电流源部222的栅极和开关223，且另一端接地。
如图8所示，成对的开关211和电流源部212以及成对的开关213和电流源部214彼此并联。
比较时段之外的时段内的电流量的减少
控制部111通过经由控制线132(控制线132A至132E)向比较部181供应控制信号来控制比较部181(开关207、208、211、213和223)。例如，假设列A/D转换器161根据相关双采样(CDS)来进行A/D转换。当列A/D转换器161对从单元像素141读取的信号进行A/D转换时(A/D转换时段)，控制部111按照图9所示的时序图控制比较部181。
在相关双采样中，在复位时段期间从单元像素141读取复位信号，从而对复位信号进行A/D转换(以将其与参考信号进行比较)，而在信号读取时段期间从单位像素141读取像素信号，从而对像素信号进行A/D转换(以将其与参考信号进行比较)。具体地，比较部181在如图9所示的A/D转换时段内的从时间点t2到时间点t3的时段(P相比较时段)期间将从单位像素141读取的复位信号与参考信号之间的信号电平进行比较，而在A/D转换时段内的从时间点t4到时间点t5的时段(D相比较期间)期间将从单位像素141读取的像素信号和参考信号互相比较。即，比较部181具有作为用于比较信号的比较时段的P相比较时段和D相比较时段。
在A/D转换时段期间，如同图2中的开关21的情况，控制部111将经由控制线132D供应的控制信号的值保持为“H(高)”，以将开关211保持在接通状态。此外，控制部111在比较时段(P相比较时段和D相比较时段)期间将经由控制线132E供应的控制信号的值设定为“H”，以便将开关213置于接通状态，而在这些比较时段之外的时段期间将经由控制线132E供应的控制信号的值设定为“L(低)”，以便将开关213置于断开状态。通过该设置，电流源部212和电流源部214用于在比较时段期间供应电流，且电流源部212用于在比较时段之外的时段期间供应电流。
因此，当假设电流源部212和电流源部214均采用相同的晶体管尺寸时，如图9所示，在比较时段之外的时段期间，由电流源部212和电流源部214供应的电流量变为比较时段的电流I的一半(I/2)。换言之，控制部111进行控制，以便在允许较慢响应速度的时段(比较时段之外的时段)期间减少电流量，并同时避免在需要足够响应速度的比较时段期间减少电流量。
通过进行这样的控制，使得在A/D转换时段期间由电流源部212和电流源部214供应的电流量的平均值(I’ave)小于在开关211和开关213均保持在接通状态的情况下的电流量I(I’ave<I)。因此，控制部111能够在同时基本上避免了比较部181的响应速度降低的同时抑制比较部181的电功耗量的增加。
自动调零时段的电流量减少
另外，当相比于比较时段，自动调零时段(从时间点t1到时间点t2，在该时段中，比较部181进行自动调零)内的电流量被控制部111减小时，减少了比较部181的输出延迟，并同时可以提高其响应速度。将参照图10至图14给出其说明。
图11示出了自动调零时段期间的比较部181的状态(例如，在图10示出的时间点t01处)。在图11的状态下，开关207、208和223处于接通状态(控制部111经由控制线132A至132C供应的控制信号的值为“L”)。
在该状态下，控制部111经由控制线132D供应具有值“H”的控制信号，以将开关211置于接通状态，并且经由控制线132E供应具有值“L”的控制信号，以将开关213置于断开状态。当假定电流I流过电流源部212时，电流I/2流入差分级的每个元件。
当晶体管201至204具有相同尺寸时，电流被镜像，且因此电流I/2流入电流源部222。将该状态下的差分耦合输出电压(晶体管221的栅极电位)假定为V0。
与此相比，图13示出了比较时段期间的比较部181的状态(例如，在图12所示的时间点t23处)。在图13的状态下，开关207、208和223处于断开状态(控制部111经由控制线132A至132C供应的控制信号的值为“H”)。
在该状态下，控制部111经由控制线132D供应具有值“H”的控制信号，以将开关211置于接通状态，并且经由控制线132E供应具有值“H”的控制信号，以将开关213置于接通状态。当假定电流I流过电流源部212和电流源部214时，流过差分级的电流自然地相对于图11的状态下的电流增大。因此，在该状态下的差分耦合输出电压V1降低成小于V0(V1<V0)。当差分耦合输出电压降低时，晶体管221的源极和栅极之间的电压Vgs变得更高，且由此容易使输出信号(输出端子225处的电位)的作用反转。由此，减少比较部181的输出延迟，并同时能够提高其响应速度。
图14示出了A/D转换时段期间的信号状态的示例。图14的最上部的曲线示出了被输入至比较部181的参考信号的示例。该曲线中的虚线231示出了在A/D转换时段期间使开关211和213保持为接通状态的情况下的参考信号的示例。同时，实线232示出了在自动调零时段期间将开关213置于断开状态的情况下的参考信号的示例。
图14的中部的曲线示出了来自比较部181的输出信号的示例。该曲线中的虚线234示出了在A/D转换时段期间使开关211和213保持为接通状态的情况下的输出信号的示例。同时，实线235示出了在自动调零时段期间将开关213置于断开状态的情况下的输出信号的示例。
图14的最下部的曲线示出了来自比较部181的被额外地波形整形的输出信号的示例。该曲线中的虚线236示出了由虚线234表示的输出信号在被波形整形之后的示例。同时，虚线237示出了由虚线235表示的输出信号在被波形整形之后的示例。
如图14的中部的曲线所示，与在A/D转换时段(虚线234)期间将开关211和开关213保持为接通状态的情况相比，在自动调零时段(实线235)期间将开关213置于断开状态的情况下，输出信号以更高的速度进行响应。这同样适用于波形整形后(实线237和虚线236)的情况。
如上所述，当将自动调零时段期间的电流量减少成小于比较时段期间的电流量时，减少比较部181中的输出延迟，同时可提高其响应速度。
控制处理的流程
将参照图15中的流程图来说明由用于执行如上所述的控制的控制部111执行的控制处理的示例性流程。
一旦开始控制处理，在步骤S101中，控制部111判断当前时间点是否处于比较时段(例如，P相比较时段或D相比较时段)。当它判断出当前时间点处于比较时段时，处理进入步骤S102。
在步骤S102中，控制部111供应控制信号，以将用于电流源的用于控制由电流源部供应的电流量的所有开关(在图8中示例的情况下，开关211和213)置于接通状态。在该处理完成之后，处理进入步骤S104。
同时，当在步骤S101中判断出当前时间点不处于比较时段时，处理进入步骤S103。在步骤S103中，控制部111供应控制信号，以将用于电流源的开关之中的一部分(在图8中示例的情况下，开关213)置于断开状态。在该处理完成之后，处理进入步骤S104。
在步骤S104中，控制部111判断是否终止控制处理。当由于比较部181进行执行信号电平的比较(即，A/D转换)而判断出不终止控制处理时，处理返回至步骤S101，并重复其后续的处理。
在步骤S104中，当由于比较部181完成信号电平的比较(即，A/D转换)而判断出将终止控制处理时，终止控制处理。
通过进行如上所述的控制处理，控制部111可以抑制比较部181的电功耗的增加。
比较部的另一示例性构造
上面针对如下情况进行了说明：电流源部(电流源部212和214)和开关(开关211和213)以成两个对的方式设置在比较部181的差动级，且这两个对彼此并联地布置，其中，在每个对中，电流源部和开关串联连接。然而，只要控制部111能够通过控制开关来控制电流量，比较部181可采用任何构造，并且其构造不限于该示例。
例如，各个电流源部可采用任意晶体管尺寸，并且各个电流源部可不使用相同的晶体管尺寸。即，可以自由地设定由各个电流源部供应的电流量，并且各个电流源部可以不使用相同的电流量。此外，仅需要多个对的开关和电流源部(这些对彼此并联地布置)，并且可以采用三个对或更多个对。此外，开关的数量和电流源部的数量可以不是一对一的关系，且开关和电流源部互相可不彼此串联连接。例如，单个开关可以用于能够切断来自多个电流源部的电流的路径。此外，这些对可不彼此并联连接，而且可以额外地设置成对的开关和电流源部之外的构造。简而言之，也能够采用更复杂的构造。
同时，也可以自由地设定开关211、电流源部212、开关213和电流源部214之外的部件的构造，并且不限于上述示例(图8中的构造等)。自然地，除比较部181的情况之外，也可以自由地构造包括列A/D转换器161、A/D转换器103和图像传感器100在内的各个元件。
2.第二实施例
比较部的另一构造
注意，用于来自电流源部的电流量的控制方法不限于上面在第一实施例中描述的控制方法，具体地，使用开关进行控制的控制方法。例如，通过使电流源部的栅极电位降低，可以将比较时段期间之外的时段内的电流量减少至小于比较时段期间的电流量。
图16是示出了在这种情况下的比较部181的示例性主构造的示图。在图16的示例中，比较部181包括开关251和电流源部252，以代替图8的示例中的开关211、电流源部212、开关213和电流源部214。
开关251相对于电流源部252串联地连接，以便在被控制部111(根据经由控制线132F从控制部111供应的控制信号)控制时被驱动(在接通状态和断开状态之间切换)。当开关251处于接通状态时，电流源部252的漏极与晶体管203和204的源极彼此连接，并且当开关251处于断开状态时，断开它们之间的连接。
电流源部252是由例如晶体管构成的电流源。电流源部252的漏极连接至开关251，且其源极接地。在开关251处于接通状态时，电流源部252向差动级供应与被供应至其栅极的电位(栅极电位)VG一致的电流。
简而言之，在图16的示例的情况下，比较部181包括一个对的开关和电流源部。在这种情况下，额外地设置VG供应部253。VG供应部253可以设置在比较部181内，可以设置在列A/D转换器161内，可以设置在A/D转换器103内，可以设置在图像传感器100内，或者可以设置在图像传感器100外部。
VG供应部253将栅极电位VG供应至电流源部252。即，VG供应部253能够控制来自电流源部252的电流量。控制部111控制由VG供应部253供应的栅极电位VG。具体地，VG供应部253根据经由控制线132G从控制部111供应的控制信号来供应栅极电位VG。换言之，控制部111通过控制VG供应部253(栅极电位VG)来控制来自电流源部252的电流量。
比较时段之外的时段内的电流量的减少
例如，假设列A/D转换器161根据相关双采样(CDS)进行A/D转换。当列A/D转换器161对从单元像素141读取的信号进行A/D转换时(A/D转换时段)，控制部111按照图17所示的时序图来控制比较部181。
具体地，如同图2中的开关21的情况，控制部111将经由控制线132F供应的控制信号的值保持为“H(高)”，以便使开关251保持在接通状态。控制部111还控制VG供应部253，以在比较时段(P相比较时段和D相比较时段)期间将电流源部252的栅极电位VG设置为预定高电位，并且在这些比较时段之外的时段期间将电流源部252处的栅极电位VG设置为预定低电位(比比较时段期间的电位低的电位)。
例如，当假设上述低电位是上述高电位的一半时，如图17所示，在比较时段之外的时段期间，由电流源部252供应的电流量变为比较时段内的电流I的一半(I/2)。换言之，控制部111进行控制，以便在允许较慢响应速度的时段(比较时段之外的时段)期间减少电流量，并同时避免在需要足够响应速度的比较时段期间减少电流量。
通过进行这样的控制，使得在A/D转换时段期间由电流源部252供应的电流量的平均值(I’ave)小于在栅极电位VG恒定地保持在高电位的情况下的电流量I(I’ave<I)。因此，控制部111能够抑制比较部181的电功耗量的增加，并同时基本上避免了比较部181的响应速度降低。
自动调零时段内的电流量的减少
另外，如同第一实施例的情况，在这种情况下，当控制部111使自动调零时段(从时间点t1到时间点t2，在该时段期间，比较部181使自动调零)期间的电流量相比于比较时段的电流量减小时，减小了比较部181的输出延迟，并同时可以提高其响应速度。
如上所述，通过对电流源部252处的栅极电位进行控制来控制电流量，可以以比第一实施例的情况更简单的方式来构造比较部181，并且例如，该构造可应用至具有如图1所示的构造的比较部181。此外，在这种情况下，可以自由地调节栅极电位VG，并因而，控制部111可以自由地控制来自电流源部252的电流量。例如，控制部111也能够精细地调节电流的下降量。
控制处理的流程
将参照图18中的流程图来说明由用于执行如上所述的控制的控制部111执行的控制处理的示例性流程。
一旦开始控制处理，在步骤S121中，控制部111判断当前时间点是否处于比较时段(例如，P相比较时段或D相比较时段)。当判断出当前时间点处于比较时段时，处理进入步骤S122。
在步骤S122中，控制部111向VG供应部253供应控制信号，以将电流源部252处的栅极电位设定为高电位。在该处理完成之后，处理进入步骤S124。
同时，当在步骤S121中判断出当前时间点不处于比较时段时，处理进入步骤S123。在步骤S123中，控制部111向VG供应部253供应控制信号，以将电流源部252处的栅极电位设定为低电位(比步骤S122中的栅极电位低的电位)。在该处理完成之后，处理进入步骤S124。
在步骤S124中，控制部111判断是否终止控制处理。当由于比较部181继续进行信号电平的比较(即，A/D转换)而判断出不终止控制处理时，处理返回至步骤S121，并重复其后续的处理。
在步骤S124中，当由于比较部181完成信号电平的比较(即，A/D转换)而判断出控制处理将被终止时，终止控制处理。
通过进行如上所述的控制处理，控制部111可以抑制比较部181的电功耗的增加。
比较部的另一示例性构造
此外，在本实施例的情况下，只要控制部111能够通过控制栅极电位VG来控制电流量，比较部181可采用任何构造，并且其构造不限于该示例。例如，如同第一实施例，可以设置多个对的电流源部和开关。另外，控制部111可以用于执行在第一实施例中说明的控制方法以及在本实施例中说明的控制方法这两者。
3.第三实施例
比较部的另一构造
注意，当控制部111减少电流量时，可以实现对电流减小量(或减少量)的控制。例如，在使用上述第一实施方式中说明的开关的控制方法中，可以并联地设置三个对以上的开关和电流源部，从而控制部111可以设定哪些开关在比较期间之外的时段期间被断开。
例如，如在图19的示例中，假设比较部181包括开关271、电流源部272、开关273、电流源部274、开关275和电流源部276，以代替图8的示例中的开关211、电流源极单元212、开关213和电流源部214。控制部111能够通过经由控制线132H供应控制信号在接通状态和断开状态之间切换开关271，能够通过经由控制线132J供应控制信号在接通状态和断开状态之间切换开关273，并能够通过经由控制线132K供应控制信号在接通状态和断开状态之间切换开关275。
在这种情况下，例如，如图20所示的示例，控制部111在比较时段之外的时段期间将开关271和开关273保持在接通状态，并同时将开关275置于断开状态，由此能够抑制比较部181的电功耗量的增加，并同时基本上避免了比较部181的响应速度的降低。除此之外，控制部111在比较时段之外的时段期间将开关271和开关275保持在接通状态，并同时将开关273置于断开状态，由此也能够抑制比较部181的电功耗量的增加，并同时基本上避免了比较部181的响应速度的降低。另外，控制部111在比较时段之外的时段期间将开关273和开关275保持在接通状态并同时将开关271置于断开状态，或者在比较时段之外的时段期间将开关271保持在接通状态并同时将开关273和开关275置于断开状态，或者在比较时段之外的时段期间将开关273保持在接通状态并同时将开关271和开关275置于断开状态，或者在比较时段之外的时段期间将开关275保持在接通状态并同时将开关271和开关273置于断开状态，由此也能够抑制比较部181的电功耗量的增加，并同时基本上避免了比较部181的响应速度的降低。
因此，如上所述，控制部111用于选择要被置于断开状态的开关。例如，即使在电流源部272、274和276使用相同晶体管尺寸的情况下，电流减少量根据被置于断开状态的开关的数量而变化。换言之，控制部111可通过设定哪些开关被置于断开状态来控制来自电流源部的电流的减少量。特别地，在电流源部272、274和276之间不采用相同晶体管尺寸的情况下，来自电流源部的电流的减少量根据哪些开关被置于断开状态更多样化地变化。换言之，在这种情况下，控制部11能够通过设定那些开关被置于断开状态更多样化地控制来自电流源部的电流的减小量。
此外，控制部111可用于基于任何类型的信息来选择开关以进行控制。
控制处理的流程
将参照图21中的流程图来说明由用于执行如上所述的控制的控制部111执行的控制处理的示例性流程。
一旦控制处理开始，在步骤S141中，控制部111进行设定以选择哪些用于电流源的开关(在图19的示例中，开关271、273或275)，以在比较时段和比较时段之外的时段期间切换其状态。
在步骤S142中，控制部111判断当前时间点是否处于比较时段(例如，P相比较时段或D相比较时段)。当判断出当前时间点处于比较时段时，处理进入步骤S143。
在步骤S143中，控制部111供应控制信号，以将用于电流源的用于控制由电流源部供应的电流量的所有开关置于接通状态。在该处理完成之后，处理进入步骤S145。
同时，当在步骤S142中判断出当前时间点不处于比较时段时，处理进入步骤S144。在步骤S144中，控制部111向用于电流源的开关之中的一部分(已经在步骤S141中被设定的开关)供应控制信号，以将这些用于电流源的开关置于断开状态。在该处理完成之后，处理进入步骤S145。
在步骤S145中，控制部111判断是否终止控制处理。当由于比较部181继续进行信号电平的比较(即，A/D转换)而判断出不终止控制处理时，处理返回至步骤S101，并重复其后续的处理。
在步骤S145中，当由于比较部181完成信号电平的比较(即，A/D转换)而判断出控制处理将被终止时，终止控制处理。
通过进行如上所述的控制处理，控制部111可以抑制比较部181的电功耗的增加。
比较部的另一示例性构造
注意，在第二实施例中控制栅极电位VG的情况下，控制部111也可以用于设定栅极电位VG的值以针对比较时段之外的时段进行设定。
此外，如同第一实施例和第二实施例的情况，在本实施例的情况下，比较部181可采用任何构造，并且其构造不限于上述示例。
同时，上面针对列A/D转换器161进行相关双采样的情况进行说明。然而，本发明也可以应用于对根据相关双重采样之外的技术的A/D转换进行控制的情况。另外，上面针对使用比较部181对从像素读取的信号进行A/D转换的情况进行说明。然而，本发明也可以应用于使用由控制部111控制的比较部181对执行任意信号进行A/D转换的情况。另外，本发明也可以应用于使用由控制部111控制的比较部181进行A/D转换之外的信号处理的情况。这意味着本发明可以应用于摄像元件，并同时也可以应用于摄像元件之外的任何信号处理装置。
4.第四实施例
图像传感器的物理构造
注意，可以将应用有本发明的摄像元件实施为例如密封有半导体基板的封装(芯片)或将这种封装(芯片)安装在电路基板上的模块。例如，在被实施为封装(芯片)的情况下，摄像元件可以由该封装(芯片)中的单个半导体基板构成，或者可以由彼此叠置的多个半导体基板构成。
图22是示出了用作应用有本发明的摄像元件的图像传感器100的示例性物理构造的示图。
在图22的A所示的示例的情况下，在单个半导体基板上形成参照图3等说明的图像传感器100的整个电路构造。在图22的A所示的示例的情况下，输出部404-1至404-4布置成包围像素/模拟处理部401、数字处理部402和帧存储器403。像素/模拟处理部401是形成有诸如像素阵列101和A/D转换器103之类的模拟构造的区域。输出部404-1到404-4是例如布置有诸如I/O单元之类的构造的区域。
当然，图22的A中的示例性构造用作示例，且各个处理部的构造布置不限于该示例。
在图22的B所示的示例的情况下，在彼此叠置的两个半导体基板(层叠基板(像素基板411和电路基板412))上形成参照图2等说明的图像传感器100的电路构造。
在像素基板411上形成像素/模拟处理部401、数字处理部402以及输出部404-1和404-2。输出部404-1和404-2例如是布置有诸如I/O单元之类的构造的区域。
同时，在电路基板412上形成帧存储器403。
如上所述，像素基板411和电路基板412彼此叠置以形成多层结构(层叠结构)。形成在像素基板411上的像素/模拟处理部401和形成在电路基板412上的帧存储器403通过例如形成在通孔区域(VIA)413-1和414-1中的通孔(VIA)彼此电连接。类似地，形成在像素基板411上的数字处理部402和形成在电路基板412上的帧存储器403通过例如形成在通孔区域(VIA)413-2和414-2中的通孔(VIA)彼此电连接。
本发明可以应用于具有这种叠层结构的图像传感器。注意，可使用任意数量的这些半导体基板(层叠芯片)(任意数量的层)，并且如图22的C所示，可以使用例如三层或更多层。
在图22的C的示例的情况下，图像传感器100包括半导体基板421、422和423。半导体基板421至423彼此叠置以形成多层结构(层叠结构)。在半导体基板421上形成像素/模拟处理部401，在半导体衬底422上形成数字处理部402以及输出部404-1和404-2，并且在半导体基板423上形成帧存储器403。各半导体基板上的各个处理部经由形成在通孔区域(VIA)424-1、425-1和426-1中的通孔(VIA)及形成在通孔区域(VIA)424-2、425-2和426-2中的通孔(VIA)彼此电连接。
本发明可以应用于具有这种叠层结构的图像传感器。当然，可自由地选择形成在各个半导体基板上的处理部，而不限于图22的示例。
区域A/D转换器
例如，A/D转换器103的示例性构造不限于图6的示例。如图23所示，在像素阵列101中，可以针对每组的预定数量的单位像素141来形成像素部440，并且在A/D转换器103中可以针对每个像素部440设置A/D转换器(区域A/D转换器)，以使每个区域A/D转换器对从与该特定区域A/D转换器相关的像素部440中的各个单位像素读取的信号进行A/D转换。
像素部440是通过将由像素阵列101构成的像素区域划分为多个部分而形成的多个部分区域之中的一个部分区域中包括的单位像素组。尽管图23仅示出一个像素部440，但事实上，在整个像素阵列101中形成有多个像素部440。即，每个单位像素141属于特定像素部440。
可以自由地设定像素部440的尺寸(像素部440中包括的单位像素141的数量)及其形状。此外，形成在像素阵列101中的各像素部440可以不采用相同尺寸(相同数量的单位像素141)和相同形状。
例如，像素部440在图23的情况下由4×4个单位像素141(四行和四列)构成，但是也可以由例如1×8、2×2、2×4、4×2、4×8、8×4、8×8、8×1或16×16个单位像素141构成。此外，一个像素部440可以由4×4个单位像素141构成，而另一像素部440可以由4×4之外的诸如1×8或16×16个单位像素141等的特定矩阵构成。
另外，尽管图23将每个单位像素141示出为具有相同尺寸的正方形，但是可以自由地设定每个单位像素141的尺寸和形状。可以不采用正方形，且它们之间可以不采用相同尺寸和相同形状。
当针对每个这种像素部440设置A/D转换器(区域A/D转换器)时，例如，如图24所示的示例，像素部440和区域A/D转换器441均可形成在同一半导体基板上。在图24的示例的情况下，像素部440-1至440-3和分别对应于像素部440-1至440-3的区域A/D转换器441-1至441-3形成在同一半导体基板上。当然，可采用任意数量的像素部440和区域A/D转换器441。
而且，在这种情况下，图像传感器100的构造可形成在多个半导体基板上。如图25的示例所示，图像传感器100可以包括彼此叠置的两个半导体基板(层叠芯片(像素基板451和电路基板452))。
在图25的示例的情况下，在像素基板451上形成像素区域(即，像素阵列101)中的N个像素部440(像素部440-1至440-N)。此外，对应于一个像素部440的区域A/D转换器441形成在电路基板452中的与该像素部440重叠的位置。例如，用于对从像素部440-K中的单位像素读取的信号进行A/D转换的区域A/D转换器441-K在像素基板451上的形成位置与这个像素部440-K在像素基板451上的位置相同(与像素部440-K重叠的位置)。
同样，在这种情况下，当然，在图像传感器100中可采用任意数量的半导体基板(任意数量的层)，并且可以使用三层或更多层。
5.第五实施例
摄像装置
注意，本发明可以应用于摄像元件之外的设备。例如，本发明可应用至诸如摄像装置之类的包括摄像元件(例如，电子设备)的设备。图26是示出了用作应用有本发明的示例性电子设备的摄像装置的示例性主构造的框图。图26所示的摄像装置600用于对拍摄对象摄像并接着将拍摄对象的图像作为电信号输出。
如图26所示，摄像装置600包括光学部611、CMOS图像传感器612、图像处理部613、显示部614、编解码处理部615、存储部616、输出部617、通信部618、控制部621、操作部622和驱动器623。
光学部611由用于调节相对于拍摄对象的焦点并从焦点位置收集光的透镜、用于调节曝光的光阑和用于控制摄像定时的快门等构成。光学部611使来自拍摄对象的光(入射光)透过，以将其供应至CMOS图像传感器612。
CMOS图像传感器612对入射光进行光电转换以对来自每个像素的信号(像素信号)进行A/D转换，并接着进行诸如CDS等的信号处理以将处理之后的拍摄图像数据供应至图像处理部613。
图像处理部613对由CMOS图像传感器612获取的拍摄图像数据进行图像处理。更具体地，图像处理部613对从CMOS图像传感器612供应的拍摄图像数据应用各种类型的图像处理，这些图像处理包括颜色混合校正、黑色电平校正、白平衡调节、去马赛克处理、矩阵处理、伽马校正和YC转换。图像处理部613将已被图像处理的拍摄图像数据供应至显示部614。
显示部614例如是液晶显示器，并且显示从图像处理部613供应的拍摄图像数据的图像(例如，拍摄对象的图像)。
图像处理部613还根据需要将已被图像处理的拍摄图像数据供应至编解码处理部615。
编解码处理部615对从图像处理部613供应的拍摄图像数据应用根据预定技术的编码处理，并接着将所获取的编码数据作为结果供应至存储部616。编解码处理部615还读取被记录在存储部616中的编码数据，以通过解码来产生解码图像数据，并接着将解码图像数据供应至图像处理部613。
图像处理部613对从编解码处理部615供应的解码图像数据应用预定图像处理。图像处理部613将已被应用图像处理的解码图像数据供应至显示部614。显示部614例如是液晶显示器，并且显示从图像处理部613供应的解码图像数据的图像。
此外，编解码处理部615可以用于将通过对从图像处理部613供应的拍摄图像数据进行编码而获得的编码数据或从存储部616读取的拍摄图像数据的编码数据供应至输出部617，以将其输出至摄像装置600的外部。编解码处理部615还可以用于将编码之前的拍摄图像数据或通过对从存储部616读取的编码数据进行解码而获得的解码图像数据供应至输出部617，以将其输出至摄像装置600的外部。
另外，编解码处理部615可以用于经由通信部618将拍摄图像数据、拍摄图像数据的编码数据或解码图像数据发送至另一装置。另外，编解码处理部615可以用于经由通信部618来获取拍摄图像数据和图像数据的编码数据。例如，编解码处理部615对经由通信部618获取的拍摄图像数据和图像数据的编码数据进行适当的编码和解码。如上所述，编解码处理部615可以用于将已获取的图像数据或编码数据供应至图像处理部613，并且还可以用于将这种数据输出至存储部616、输出部617和通信部618。
存储部616存储从编解码处理部615供应的编码数据等。根据需要，通过编解码处理部615来读取存储部616中保存和存储的编码数据，以便进行解码。将通过解码处理获得的拍摄图像数据被供应至显示部614，以显示对应于该拍摄图像数据的拍摄图像。
输出部617包括诸如外部输出端子之类的外部输出接口，以经由该外部输出接口将由编解码处理部615供应的各种类型数据输出至摄像装置600的外部。
通信部618以预定通信方式(有线通信或无线通信)向作为通信对象的另一装置供应诸如从编解码处理部615供应的图像数据和编码数据之类的各种类型信息。通信部618也以预定通信方式(有线通信或无线通信)从作为通信对象的另一装置中获取诸如图像数据和编码数据之类的各种类型信息，并接着将这些信息供应至编解码处理部615。
控制部621控制摄像装置600的各个处理部(虚线620内所示的各个处理部、操作部622和驱动器623)的动作。
操作部622由诸如Jog Dial(商标)、按键、按钮或触摸面板之类的任意输入装置构成，以接收使用者的操作输入等，并接着将对应于该操作输入的信号供应至控制部621。
驱动器623读取安装在该驱动器623中的可移动介质624(例如，磁盘、光盘、磁光盘或半导体存储器)中存储的信息。驱动器623从可移动介质624中读取诸如程序和数据之类的各种类型信息，并接着将这些信息供应至控制部621。此外，当可写入可移动介质624安装在驱动器623中时，驱动器623可以将各种类型的信息(例如，经由控制部621供应的图像数据和编码数据)存储至可移动介质624。
将在各个实施例中说明的本发明应用为上述摄像装置600的CMOS图像传感器612。具体地，将上述图像传感器100用作CMOS图像传感器612。由此，CMOS图像传感器612可以抑制电功耗的增加。因此，摄像装置600也可以抑制电功耗的增加。
可以使用硬件并且也可以使用软件来进行上述一系列的处理。当使用软件来进行上述一系列的处理时，可以从网络或记录介质来安装用于构成软件的程序。
如图26所示，该记录介质由例如与设备本身分离的记录有程序的可移动介质624构成，以便将可移动介质624分配给使用者，以将程序传递给使用者。该可移动介质624包括磁盘(包括软盘)和光盘(包括CD-ROM和DVD)。另外，还包括磁光盘(包括微型盘(MD))和半导体存储器。
在这种情况下，通过将这种可移动介质624安装在驱动器623中，可以将程序安装至存储部616。
此外，还可以通过诸如局域网、互联网或数字卫星广播之类的有线或无线传输介质来供应该程序。在这种情况下，通信部618可接收程序以将其安装至存储部616。
作为替代方式，该程序也可以预先安装至存储部616、控制部621内的只读存储器(ROM)等。
注意，由计算机执行的程序可以是根据本说明书中说明的顺序按照时序执行处理的程序，或者是并行地或者例如在被调用时在必要时刻处执行处理的程序。
此外，在本说明书中，用于说明记录在记录介质中的程序的步骤当然包括根据说明步骤的顺序按照时序执行的处理，并且还包括不必按照时序而是并行地或单独地执行的处理。
另外，由上述步骤实现的处理可以由上述各个装置或上述装置之外的任意装置来执行。在这种情况下，执行该处理的设备被简单地构造成具有执行上述处理所需的功能(例如，功能块)。此外，处理所需的信息可被适当地发送至该设备。
同时，在本说明书中，系统是指多个组成部件(例如，装置和模块(部件))的集合，并且所有组成部件是否安置在同一机壳中并不重要。因此，被容纳在分离的机壳中以经由网络彼此连接的多个设备和具有被容纳在一个机壳内的多个模块的单个设备均被认为是系统。
另外，在上述情况下，可以将被描述为一个设备(或处理部)的构造划分为多个设备(或处理部)。或者相反地，在上述情况下，可以将描述为多个设备(或处理部)的构造集成为一个设备(或处理部)。此外，当然，可以采用上述那些构造之外的构造，并将其添加至各个设备(或各个处理部)的构造。另外，只要整个系统的构造或动作保持基本不变，就可将某个设备(或某个处理部)的一部分包括在另一设备(或另一处理部)的构造中。
已经参照附图详细地说明了本发明的有利实施例。然而，本发明的技术范围不限于这些示例。显然，具有本发明技术领域的普通知识的人可以在权利要求中公开的技术精神的范围内进行各种变化或修改，当然，这些种变化或修改被理解为本发明的技术范围的一部分。
例如，本发明可以采用云计算构造，其中将一个功能划分并分配给多个设备，以便经由网络在多个设备之间协调处理该功能。
此外，上述流程图中描述的各个步骤可以由多个设备以共享的方式执行，并且也可由单个设备执行。
此外，当在一个步骤中包括多个处理任务时，被包括在一个步骤中的多个处理任务可以由多个设备以共享的方式执行，并且也可由单个设备执行。
此外，本发明不限于此，且也可以作为被装配在用于构成上述设备或系统的设备中的任意构造来执行，例如，用作系统大规模集成电路(LSI)等的处理器、使用多个处理器等的模块、使用多个模块等的部件或者将额外功能等进一步添加至部件而形成的组合(即，设备的部分构造)等。
注意，本发明也可以被以如下方式构造。
(1)一种信号处理装置，其包括：
控制部，其控制用于比较多个信号的信号电平的比较部中的差动级处的电流量，并且相比于作为在所述比较部比较所述多个信号的信号电平时的时段的比较时段，使所述比较时段之外的时段的所述电流量减小。
(2)根据(1)所述的信号处理装置，其中，
所述比较部在所述差动级中包括多个对的电流源部和开关，每个所述电流源部用于供应电流，每个所述开关能够切断来自所述电流源部的电流的路径，所述对并联地相互连接，并且
通过针对所述多个对之中的一部分断开所述开关以切断由所述电流源部供应的电流的路径，所述控制部使所述比较时段之外的时段的所述电流量减小。
(3)根据(2)所述的信号处理装置，其中，所述控制部设定要被断开的所述开关，并在所述比较时段之外的时段期间断开被设定的所述开关。
(4)根据(1)至(3)任一项所述的信号处理装置，其中，
所述比较部在所述差动级中包括用于供应电流的电流源部，并且
通过使所述电流源部的栅极电位降低，所述控制部使所述比较时段之外的时段的所述电流量减少。
(5)根据(1)至(4)任一项所述的信号处理装置，其中，
相比于所述比较时段，所述控制部使所述比较部的自动调零时段的所述电流量减少。
(6)根据(1)至(5)任一项所述的信号处理装置，其还包括所述比较部。
(7)根据(6)所述的信号处理装置，其还包括计数器，所述计数器进行计数，直到所述比较部进行的对所述多个信号之间的信号电平的比较的结果发生改变。
(8)根据(7)所述的信号处理装置，其中，所述多个信号包括预定参考信号和从单位像素读取的信号。
(9)根据(8)所述的信号处理装置，其中，所述比较部用于：
在相关双采样的复位时段期间，比较所述参考信号和从所述单位像素读取的复位信号；且
在所述相关双采样的信号读取时段期间，比较所述参考信号和从所述单位像素读取的像素信号，并且
相比于所述复位时段的所述比较时段和所述信号读取时段的所述比较时段，所述控制部使所述比较时段之外的时段的所述电流量减小。
(10)一种控制方法，所述控制方法控制用于比较多个信号的信号电平的比较部中的差动级处的电流量，并且相比于作为在所述比较部比较所述多个信号的信号电平时的时段的比较时段，使所述比较时段之外的时段的所述电流量减小。
(11)一种摄像元件，其包括：
像素阵列，在所述像素阵列中以矩阵形式布置有多个单位像素；
比较部，其比较从所述像素阵列中的所述单位像素读取的信号与预定参考信号之间的信号电平；
计数器，其进行计数，直到由所述比较部进行的对所述信号电平的比较的结果发生改变；以及
控制部，其控制所述比较部中的差动级处的电流量，并且相比于作为在所述比较部比较从所述单位像素读取的所述信号与所述参考信号之间的所述信号电平时的时段的比较时段，使所述比较时段之外的时段的所述电流量减小。
(12)一种电子设备，其包括：
摄像部，其对拍摄对象进行摄像；以及
图像处理部，其对通过由所述摄像部进行的摄像获得的图像数据执行图像处理，
其中，所述摄像部包括：
像素阵列，在所述像素阵列中以矩阵形式布置有多个单位像素；
比较部，其比较从所述像素阵列中的所述单位像素读取的信号与预定参考信号之间的信号电平；
计数器，其进行计数，直到由所述比较部进行的对所述信号电平的比较的结果发生改变；以及
控制部，其控制所述比较部中的差动级处的电流量，并且相比于作为在所述比较部比较从所述单位像素读取的所述信号与所述参考信号之间的所述信号电平时的时段的比较时段，使所述比较时段之外的时段的所述电流量减小。
附图标记列表
100 图像传感器 101 像素阵列
102 参考电压发生器 103 A/D转换器
104 水平传输部 111 控制部
112 垂直扫描器 121 垂直信号线
122 参考信号线 123和124 信号线
125 控制线 131至134 控制线
141 单位像素 161 列A/D转换器
171 比较部 172 计数器
173和174 电容器 181 比较部
201至204 晶体管 205和206 输入端子
207和208 开关 211 开关
212 电流源部 213 开关
214 电流源部 221和222 晶体管
223 开关 224 电容器
225 输出端子 251 开关
252 电流源 253 VG供应部
271 开关 272 电流源部
273 开关 274 电流源部
275 开关 276 电流源部
600 摄像装置 612 CMOS图像传感器

Claims (12)

1.一种信号处理装置，其包括：
控制部，其控制用于比较多个信号的信号电平的比较部中的差动级处的电流量，并且相比于作为在所述比较部比较所述多个信号的信号电平时的时段的比较时段，使所述比较时段之外的时段的所述电流量减小。
2.根据权利要求1所述的信号处理装置，其中，
所述比较部在所述差动级中包括多个对的电流源部和开关，每个所述电流源部用于供应电流，每个所述开关能够切断来自所述电流源部的电流的路径，所述对并联地相互连接，并且
通过针对所述多个对之中的一部分断开所述开关以切断由所述电流源部供应的电流的路径，所述控制部使所述比较时段之外的时段的所述电流量减小。
3.根据权利要求2所述的信号处理装置，其中，
所述控制部设定要被断开的所述开关，并在所述比较时段之外的时段期间断开被设定的所述开关。
4.根据权利要求1所述的信号处理装置，其中，
所述比较部在所述差动级中包括用于供应电流的电流源部，并且
通过使所述电流源部的栅极电位降低，所述控制部使所述比较时段之外的时段的所述电流量减少。
5.根据权利要求1所述的信号处理装置，其中，
相比于所述比较时段，所述控制部使所述比较部的自动调零时段的所述电流量减少。
6.根据权利要求1所述的信号处理装置，其还包括所述比较部。
7.根据权利要求6所述的信号处理装置，其还包括计数器，所述计数器进行计数，直到所述比较部进行的对所述多个信号之间的信号电平的比较的结果发生改变。
8.根据权利要求7所述的信号处理装置，其中，
所述多个信号包括预定参考信号和从单位像素读取的信号。
9.根据权利要求8所述的信号处理装置，其中，
所述比较部用于：
在相关双采样的复位时段期间，比较所述参考信号和从所述单位像素读取的复位信号；且
在所述相关双采样的信号读取时段期间，比较所述参考信号和从所述单位像素读取的像素信号，并且
相比于所述复位时段的所述比较时段和所述信号读取时段的所述比较时段，所述控制部使所述比较时段之外的时段的所述电流量减小。
10.一种控制方法，所述控制方法控制用于比较多个信号的信号电平的比较部中的差动级处的电流量，并且相比于作为在所述比较部比较所述多个信号的信号电平时的时段的比较时段，使所述比较时段之外的时段的所述电流量减小。
11.一种摄像元件，其包括：
像素阵列，在所述像素阵列中以矩阵形式布置有多个单位像素；
比较部，其比较从所述像素阵列中的所述单位像素读取的信号与预定参考信号之间的信号电平；
计数器，其进行计数，直到由所述比较部进行的对所述信号电平的比较的结果发生改变；以及
控制部，其控制所述比较部中的差动级处的电流量，并且相比于作为在所述比较部比较从所述单位像素读取的所述信号与所述参考信号之间的所述信号电平时的时段的比较时段，使所述比较时段之外的时段的所述电流量减小。
12.一种电子设备，其包括：
摄像部，其对拍摄对象进行摄像；以及
图像处理部，其对通过由所述摄像部进行的摄像获得的图像数据执行图像处理，
其中，所述摄像部包括：
像素阵列，在所述像素阵列中以矩阵形式布置有多个单位像素；
比较部，其比较从所述像素阵列中的所述单位像素读取的信号与预定参考信号之间的信号电平；
计数器，其进行计数，直到由所述比较部进行的对所述信号电平的比较的结果发生改变；以及
控制部，其控制所述比较部中的差动级处的电流量，并且相比于作为在所述比较部比较从所述单位像素读取的所述信号与所述参考信号之间的所述信号电平时的时段的比较时段，使所述比较时段之外的时段的所述电流量减小。
CN201580060346.3A 2014-11-14 2015-10-30 信号处理装置、控制方法、摄像元件及电子设备 Active CN107078745B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014231257 2014-11-14
JP2014-231257 2014-11-14
PCT/JP2015/080665 WO2016076139A1 (ja) 2014-11-14 2015-10-30 信号処理装置、制御方法、撮像素子、並びに、電子機器

Publications (2)

Publication Number Publication Date
CN107078745A true CN107078745A (zh) 2017-08-18
CN107078745B CN107078745B (zh) 2020-11-17

Family

ID=55954231

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580060346.3A Active CN107078745B (zh) 2014-11-14 2015-10-30 信号处理装置、控制方法、摄像元件及电子设备

Country Status (4)

Country Link
US (2) US10491845B2 (zh)
JP (1) JP6691668B2 (zh)
CN (1) CN107078745B (zh)
WO (1) WO2016076139A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109547030A (zh) * 2018-11-29 2019-03-29 福州大学 一种基于脉宽调制的随机解调采样方法
CN109672834A (zh) * 2017-10-16 2019-04-23 三星电子株式会社 放大器和包括放大器的模数转换电路与图像传感器
CN111656771A (zh) * 2018-02-22 2020-09-11 索尼半导体解决方案公司 摄像器件、摄像系统和摄像方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3493407B1 (en) * 2016-07-28 2022-05-11 Sony Semiconductor Solutions Corporation Ad converting device, ad converting method, image sensor, and electronic apparatus
JP2020053782A (ja) * 2018-09-26 2020-04-02 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、および、撮像装置
JP2020088785A (ja) * 2018-11-30 2020-06-04 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子機器
KR20200105187A (ko) * 2019-02-28 2020-09-07 에스케이하이닉스 주식회사 저 밴딩 노이즈를 위한 비교 장치 및 그에 따른 씨모스 이미지 센서
KR20220023601A (ko) 2020-08-21 2022-03-02 삼성전자주식회사 Cds 회로 및 이의 동작 방법, cds 회로를 포함하는 이미지 센서
WO2022084342A1 (en) * 2020-10-20 2022-04-28 Sony Semiconductor Solutions Corporation Comparator, analog-to-digital converter, solid-state imaging device, camera system, and electronic apparatus

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101083036A (zh) * 2006-06-02 2007-12-05 富士胶片株式会社 电流控制驱动器及显示装置
US20090166513A1 (en) * 2007-12-26 2009-07-02 Matsushita Electric Industrial Co., Ltd. Solid-state imaging device
CN102917182A (zh) * 2011-08-05 2013-02-06 佳能株式会社 图像拾取设备
JP2013051527A (ja) * 2011-08-30 2013-03-14 Panasonic Corp 固体撮像装置及び撮像装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4749955A (en) * 1986-12-29 1988-06-07 Delco Electronics Corporation Low voltage comparator circuit
JPH0786945A (ja) * 1993-09-14 1995-03-31 Fuji Electric Co Ltd アナログデジタル変換回路
EP0842507B1 (en) * 1995-07-28 1999-03-17 1294339 Ontario, Inc. Integrated analog source driver for active matrix liquid crystal display
JP3992830B2 (ja) * 1997-09-02 2007-10-17 富士通株式会社 Ａ／ｄ変換器
JPH11355387A (ja) 1998-06-09 1999-12-24 Hitachi Ltd 半導体集積回路
JP2004194066A (ja) * 2002-12-12 2004-07-08 Fujitsu Ltd 増幅回路、比較回路、及びａｄ変換回路
JP4803735B2 (ja) * 2006-09-14 2011-10-26 ルネサスエレクトロニクス株式会社 Ａ／ｄ変換器およびそれを使用した受信装置
JP2008136042A (ja) 2006-11-29 2008-06-12 Sony Corp 固体撮像装置、撮像装置
JP4900200B2 (ja) * 2007-11-15 2012-03-21 ソニー株式会社 固体撮像素子、およびカメラシステム
JP4661876B2 (ja) * 2008-01-18 2011-03-30 ソニー株式会社 固体撮像素子、およびカメラシステム
US7764215B2 (en) * 2008-12-31 2010-07-27 Hong Kong Applied Science And Technology Research Institute Co., Ltd. Multi-stage comparator with offset canceling capacitor across secondary differential inputs for high-speed low-gain compare and high-gain auto-zeroing
JP5636694B2 (ja) * 2009-04-03 2014-12-10 ソニー株式会社 電子機器、ａｄ変換装置、ａｄ変換方法
JP5402373B2 (ja) * 2009-08-07 2014-01-29 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法および撮像装置
JP2012165168A (ja) * 2011-02-07 2012-08-30 Sony Corp 半導体装置、物理情報取得装置、及び、信号読出し方法
JP5954997B2 (ja) * 2012-01-18 2016-07-20 キヤノン株式会社 固体撮像装置及びその駆動方法
JP6016378B2 (ja) * 2012-02-29 2016-10-26 キヤノン株式会社 光電変換装置、および光電変換装置を用いた撮像システム
JP6108856B2 (ja) * 2012-03-09 2017-04-05 キヤノン株式会社 表示装置及びそれを用いた電子機器及び表示装置の駆動方法
JP6180318B2 (ja) * 2013-12-27 2017-08-16 ソニーセミコンダクタソリューションズ株式会社 コンパレータ回路
WO2015111371A1 (ja) * 2014-01-22 2015-07-30 パナソニックＩｐマネジメント株式会社 固体撮像装置及び撮像装置
KR102245973B1 (ko) * 2014-02-17 2021-04-29 삼성전자주식회사 상관 이중 샘플링 회로 및 이를 포함하는 이미지 센서

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101083036A (zh) * 2006-06-02 2007-12-05 富士胶片株式会社 电流控制驱动器及显示装置
US20090166513A1 (en) * 2007-12-26 2009-07-02 Matsushita Electric Industrial Co., Ltd. Solid-state imaging device
JP2009159271A (ja) * 2007-12-26 2009-07-16 Panasonic Corp 固体撮像装置
CN102917182A (zh) * 2011-08-05 2013-02-06 佳能株式会社 图像拾取设备
JP2013051527A (ja) * 2011-08-30 2013-03-14 Panasonic Corp 固体撮像装置及び撮像装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109672834A (zh) * 2017-10-16 2019-04-23 三星电子株式会社 放大器和包括放大器的模数转换电路与图像传感器
CN109672834B (zh) * 2017-10-16 2022-08-09 三星电子株式会社 放大器和包括放大器的模数转换电路与图像传感器
CN111656771A (zh) * 2018-02-22 2020-09-11 索尼半导体解决方案公司 摄像器件、摄像系统和摄像方法
US11729496B2 (en) 2018-02-22 2023-08-15 Sony Semiconductor Solutions Corporation Imaging device, imaging system, and imaging method
CN109547030A (zh) * 2018-11-29 2019-03-29 福州大学 一种基于脉宽调制的随机解调采样方法
CN109547030B (zh) * 2018-11-29 2021-08-31 福州大学 一种基于脉宽调制的随机解调采样方法

Also Published As

Publication number Publication date
US20180288345A1 (en) 2018-10-04
WO2016076139A1 (ja) 2016-05-19
US11262389B2 (en) 2022-03-01
US10491845B2 (en) 2019-11-26
US20180067152A1 (en) 2018-03-08
JPWO2016076139A1 (ja) 2017-08-31
CN107078745B (zh) 2020-11-17
JP6691668B2 (ja) 2020-05-13

Similar Documents

Publication Publication Date Title
CN107078745A (zh) 信号处理装置、控制方法、摄像元件及电子设备
CN102857711B (zh) 成像元件及其驱动方法和制造方法以及电子设备
US11627275B2 (en) Solid-state imaging device and method of operating the same, and electronic apparatus and method of operating the same
CN101304469B (zh) 固体摄像装置、摄像装置
CN106101586B (zh) 固态成像装置
JP6068893B2 (ja) 光検出装置
EP3111479B1 (en) Imaging element and imaging apparatus
CN106464819A (zh) 信号处理器件、控制方法、图像传感器件和电子设备
US20150312491A1 (en) Solid-state imaging device
CN104272719B (zh) 固体摄像装置
CN110249623A (zh) 摄像元件及电子相机
CN106416227B (zh) 信号处理装置、控制方法、图像捕获元件和电子设备
US11252358B2 (en) Signal processing apparatus, control method, image pickup element, and electronic device
CN101841633B (zh) 图像传感器的读出电路
CN110235435A (zh) 摄像元件及摄像装置
Smagulova et al. Cmos-memristor hybrid integrated pixel sensors
CN107665900B (zh) Uts图像传感器的制备方法
CN105991944A (zh) 用于影像传感器的感光单元及其感光电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant