CN106464819A - 信号处理器件、控制方法、图像传感器件和电子设备 - Google Patents

信号处理器件、控制方法、图像传感器件和电子设备 Download PDF

Info

Publication number
CN106464819A
CN106464819A CN201580026327.9A CN201580026327A CN106464819A CN 106464819 A CN106464819 A CN 106464819A CN 201580026327 A CN201580026327 A CN 201580026327A CN 106464819 A CN106464819 A CN 106464819A
Authority
CN
China
Prior art keywords
unit pixel
pixel
unit
comparing section
floating diffusion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580026327.9A
Other languages
English (en)
Other versions
CN106464819B (zh
Inventor
半泽克彦
李宗霖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN106464819A publication Critical patent/CN106464819A/zh
Application granted granted Critical
Publication of CN106464819B publication Critical patent/CN106464819B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors

Abstract

本发明涉及能够抑制被摄图像的图像质量下降的信号处理器件、控制方法、图像传感器件和电子设备。本发明的信号处理器件通过将用于比较从单位像素读取的信号与参考电压的比较部的输出连接至所述单位像素的浮动扩散，从而使所述比较部的输出作为复位电平被反馈至所述浮动扩散，并且通过将所述比较部的输出端与所述单位像素的浮动扩散断开，使所述浮动扩散保持所述复位电平。本发明例如能够应用于图像传感器件和电子设备。

Description

信号处理器件、控制方法、图像传感器件和电子设备
技术领域
本发明涉及信号处理器件、控制方法、图像传感器件和电子设备，特别是涉及能够抑制被摄图像的图像质量下降的信号处理器件、控制方法、图像传感器件和电子设备。
背景技术
通常，在CMOS图像传感器中，由于像素单元的电路中所用的各MOSFET(金属氧化物半导体场效应晶体管)的阈值的变化，被摄图像可能产生FPN(固定图案噪声)。
近年，研究过这样的阈值变化的抑制方法(例如，参照专利文献1至5和非专利文献1)。在这样的方法中，针对各像素，通过负反馈来控制浮动扩散(FD)的电压以使像素输出是恒定的。
引文列表
专利文献
专利文献1：日本专利申请特开第2012-19167号
专利文献2：日本专利申请特开第2012-19168号
专利文献3：日本专利申请特开第2012-114838号
专利文献4：日本专利申请特开第2012-151369号
专利文献5：日本专利申请特开第10-281870号
非专利文献
非专利文献1：Ryo Kagaya,Masayuki Ikebe,Tetsuya Asai,Yoshihito Amemiya.“On-Chip Fixed-Pattern-Noise Canceling by Negative-Feedback Reset for CMOSImage Sensors(通过负反馈复位消除CMOS图像传感器的片上固定图案噪声)”[J].TheInstitute of Image Information and Television Engineers,2005,59(3),HokkaidoUniversity,2005.
发明内容
本发明要解决的技术问题
然而，上述的方法仅支持一个像素列布置有一个放大器的结构，并且难以将上述的方法应用于具有其它构造的图像传感器件。
鉴于上述情况提出了本发明，本发明的目的是抑制被摄图像的图像质量下降。
技术问题的解决方案
本发明的一个方面是信号处理器件，其包括：连接控制部，控制比较部的输出与所述单位像素的浮动扩散之间的连接，所述比较部将从单位像素读取的信号与参考电压进行比较；和连接部，根据所述连接控制部的控制将所述比较部的输出与所述单位像素的浮动扩散连接或断开。
所述连接部可以包括MOSFET，所述MOSFET作为开关进行驱动以根据所述连接控制部供给来的控制信号将所述比较部的输出与所述单位像素的浮动扩散连接或断开。
所述连接部可以根据所述连接控制部的控制将所述比较部的输出与连接至所述单位像素的浮动扩散的复位晶体管连接或断开。
所述连接部可以针对以矩阵方式布置有多个单位像素的像素阵列中的单位像素的各列而设置。
多个由所述像素阵列中的一些单位像素形成的单位像素部可以形成于所述像素阵列，且所述连接部可以针对各单位像素部的单位像素的各列而设置。
所述连接控制部可以控制所述连接部以将所述比较部的输出连接至所述单位像素的浮动扩散从而将所述比较部的输出作为复位电平反馈至所述浮动扩散，并且此后控制所述连接部以使所述比较部的输出与所述单位像素的浮动扩散断开，从而使所述浮动扩散能够保持所述复位电平。
还可以设置有：复位控制部，控制所述单位像素的各行的复位晶体管的操作，其中，所述复位控制部可以连接所述像素阵列中的单位像素的当前行的复位晶体管，此后，所述连接控制部可以控制所述连接部以将所述比较部的输出顺序地连接至所述单位像素的各列的浮动扩散从而将所述比较部的输出作为所述复位电平顺序地反馈至所述单位像素的各列的浮动扩散，并且此后，控制所述连接部以使所述比较部的输出与所述单位像素的浮动扩散断开，从而使所述浮动扩散能够保持所述复位电平，且其后，所述复位控制部还可以断开所述像素阵列中的单位像素的当前行的复位晶体管。
还可以设置有：信号线连接控制部，控制对从所述单位像素读取的信号进行传输的信号线与所述比较部的输入之间的连接；和信号线连接部，根据所述信号线连接控制部的控制来将所述信号线与所述比较部的输入连接或断开。
所述信号线连接部可以针对以矩阵方式布置有多个单位像素的像素阵列中的单位像素的各列而设置。
当所述连接控制部将所述比较部的输出作为复位电平反馈到所述浮动扩散时，所述信号线连接控制部可以控制所述单位像素的列的信号线连接部以将所述单位像素的列的信号线连接至所述比较部的输入。
还可以设置有：所述比较部；和进行计数直至所述比较部的比较结果改变的计数器。
所述比较部和所述计数器可以针对以矩阵方式布置有多个单位像素的像素阵列中形成的多个由所述像素阵列中的一些单位像素形成的单位像素部中的各者而设置。
还可以设置有由多个单位像素形成的单位像素组。
所述单位像素组可以形成以矩阵方式布置有多个单位像素的像素阵列，且所述连接部可以针对所述像素阵列中的单位像素的各列而设置。
在所述像素阵列中可以形成有多个由所述像素阵列中的一些单位像素形成的单位像素部，且所述连接部可以针对各单位像素部的单位像素的各列来设置。
本发明的一个方面也是控制方法，其包括：将用于对从单位像素读取的信号与参考电压进行比较的比较部的输出连接至所述单位像素的浮动扩散，从而将所述比较部的输出作为复位电平反馈到所述浮动扩散，且使所述比较部的输出与所述单位像素的浮动扩散断开，从而使所述浮动扩散能够保持所述复位电平。
本发明的另一个方面是图像传感器件，其包括：以矩阵方式布置有多个单位像素的像素阵列；连接控制部，控制将从单位像素读取的信号与参考电压进行比较的比较部的输出与所述单位像素的浮动扩散之间的连接；和连接部，针对所述像素阵列中的单位像素的各列而设置且根据所述连接控制部的控制将所述比较部的输出与所述单位像素的浮动扩散连接或断开。
还设置有：所述比较部；和进行计数直至所述比较部的比较结果改变的计数器，其中，在所述像素阵列中可以形成有多个由所述像素阵列中的一些单位像素形成的单位像素部，所述比较部和所述计数器可以针对各单位像素部而设置，且所述连接部可以针对各单位像素部的单位像素的各列来设置。
还包括多个半导体基板，其中，所述连接控制部、所述连接部、所述比较部和所述计数器可以形成在与形成有所述像素阵列的半导体基板不同的半导体基板上。
本发明的又一个方面是电子设备，其包括：成像部，拍摄被摄体的图像；和图像处理器，对通过所述成像部进行成像而获得的图像数据进行图像处理；所述成像部包括：以矩阵方式布置有多个单位像素的像素阵列；连接控制部，控制将从单位像素读取的信号与参考电压进行比较的比较部的输出与所述单位像素的浮动扩散之间的连接；和连接部，针对所述像素阵列中的单位像素的各列而设置且根据所述连接控制部的控制将所述比较部的输出与所述单位像素的浮动扩散连接或断开。
在本发明的一个方面中，将从单位像素读取的信号与参考电压进行比较的比较部的输出连接至所述单位像素的浮动扩散，使得所述比较部的输出作为所述复位电平被反馈到所述浮动扩散；且所述比较部的输出与所述单位像素的浮动扩散断开，使得所述浮动扩散能够保持所述复位电平。
在本发明的另一个方面中，在设置有以矩阵方式布置有多个单位像素的像素阵列的图像传感器件中，将从单位像素读取的信号与参考电压进行比较的比较部的输出被连接至所述像素阵列的期望的单位像素的浮动扩散，以使所述比较部的输出作为所述复位电平被反馈至所述单位像素的浮动扩散；且所述比较部的输出与所述像素阵列的期望的单位像素的浮动扩散断开，使得所述复位电平被保持于所述单位像素的浮动扩散。
在本发明的又一个方面中，在电子设备的设置有以矩阵方式布置有多个单位像素的像素阵列的图像传感器件中，将从单位像素读取的信号与参考电压进行比较的比较部的输出连接至所述像素阵列的期望单位像素的浮动扩散，使得所述比较部的输出作为所述复位电平被反馈到所述单位像素的浮动扩散；且所述比较部的输出与所述像素阵列的期望单位像素的浮动扩散断开，使得所述复位电平被保持于所述单位像素的浮动扩散，拍摄被摄体的图像且获得的图像数据经过图像处理。
本发明的有益效果
根据本发明，能够获得被摄图像。此外，根据本发明，能够抑制被摄图像的图像质量下降。
附图说明
图1图示了图像传感器的主要构造例。
图2图示了像素部的示例。
图3图示了单位像素的主要构造例。
图4图示了图像传感器的各部的主要构造例。
图5图示了图像传感器的主要构造例。
图6图示了图像传感器的主要构造例。
图7图示了一个像素部的主要构造例。
图8是图示了成像控制处理的流程的示例的流程图。
图9是图示了成像的状态的示例的时序图。
图10是图示了反馈阶段处理的流程的示例的流程图。
图11是图示了反馈阶段的状态的示例的时序图。
图12图示了在时刻T1的状态的示例。
图13图示了在时刻T2的状态的示例。
图14图示了在时刻T3的状态的示例。
图15图示了在时刻T4的状态的示例。
图16图示了在时刻T8的状态的示例。
图17图示了在时刻T9的状态的示例。
图18是图示了反馈阶段的状态的示例的时序图。
图19图示了在时刻T11的状态的示例。
图20图示了在时刻T18的状态的示例。
图21图示了在时刻T19的状态的示例。
图22是图示了预设读取阶段处理的流程的示例的流程图。
图23是图示了预设读取阶段的状态的示例的时序图。
图24图示了在时刻T21的状态的示例。
图25图示了在时刻T22的状态的示例。
图26图示了在时刻T23的状态的示例。
图27图示了在时刻T24的状态的示例。
图28图示了在时刻T27的状态的示例。
图29图示了在时刻T28的状态的示例。
图30是图示了预设读取阶段的状态的示例的时序图。
图31是图示了预设读取阶段的状态的示例的时序图。
图32是图示了预设读取阶段的状态的示例的时序图。
图33是图示了传输的状态的示例的时序图。
图34图示了在时刻T61的状态的示例。
图35是图示了数据读取阶段处理的流程的示例的流程图。
图36是图示了数据读取阶段的状态的示例的时序图。
图37图示了在时刻T72的状态的示例。
图38图示了在时刻T73的状态的示例。
图39图示了在时刻T74的状态的示例。
图40是图示了数据读取阶段的状态的示例的时序图。
图41是图示了数据读取阶段的状态的示例的时序图。
图42是图示了数据读取阶段的状态的示例的时序图。
图43图示了成像装置的主要构造例。
具体实施方式
以下，说明本发明的实施方式(以下被称为实施例)。同时，按照下面的顺序给出说明。
1.第一实施例(图像传感器)
2.第二实施例(成像装置)
<1.第一实施例>
<MOSFET的阈值的变化>
通常，在CMOS图像传感器中，由于像素单元的电路中所用的各金属氧化物半导体场效应晶体管(MOSFET)的阈值(后述的放大晶体管的阈值(Vth))的变化，被摄图像可能产生固定图案噪声(FPN)。
此外，例如如专利文献1至5和专利文献1所公开的，研究过抑制这样的阈值变化的方法。在这样的方法中，对于各像素，通过负反馈来控制浮动扩散(FD)的电压以使像素输出是恒定的。
然而，该方法仅支持一个像素列布置有一个放大器的结构，并且难以将该方法应用于具有其它构造的图像传感器件。例如，在使用通过为共用复位控制信号的多个像素列布置一个放大器而获得的区域A/D转换器的图像传感器的情况下，需要在从像素读取信号之前将放大器输出反馈到所有像素列的浮动扩散(FD)；然而，各像素列的浮动扩散无法通过上述文献公开的方法来保持被反馈的放大器输出，致使该方法的应用是困难的。
例如，在一个像素部中控制复位晶体管的驱动，能够将上述文献公开的方法应用于使用区域A/D转换器的图像传感器。在这种情况下，需要可以将复位控制信号独立地供给到所谓“XY地址”系统内的各像素。也即是，需要为各像素配备用于传输复位控制信号的独立信号线(复位控制线)或需要在X和Y这两个方向上布置复位控制线且在各自的方向上配备用于复位控制线的复位晶体管。因此，像素构造和配线数量可能增大且成本可能增加。
<反馈连接控制>
因此，设置有：连接控制部，其控制将从单位像素读取的信号与参考电压进行比较的比较部的输出与单位像素的浮动扩散(FD)之间的连接；和连接部，根据连接控制部的控制来将比较部的输出与单位像素的浮动扩散(FD)进行连接或断开。
此外，连接控制部可以控制连接部以将用于把从单位像素读取的信号与参考电压进行比较的比较部的输出连接至单位像素的浮动扩散(FD)从而将比较部的输出作为复位电平反馈至浮动扩散(FD)，并且可以控制连接部以使比较部的输出与单位像素的浮动扩散(FD)断开从而允许浮动扩散(FD)保持所述复位电平。
在这样的构造中，通过断开连接部，可以允许单位像素的浮动扩散保持信号电平。即，能够允许单位像素的浮动扩散保持被反馈至各单位像素的放大器输出。因此，即使在使用通过为共用复位控制信号的多个像素列布置一个放大器而获得的区域A/D转换器的图像传感器的情况下，也能够抑制像素中的MOSFET的阈值的变化。即，能够抑制被摄图像的图像质量下降。
同时，所述连接部可以包括：MOSFET，其作为开关进行驱动以基于从连接控制部供给的控制信号将比较部的输出与单位像素的浮动扩散(FD)连接或断开。以这样的方式，能够使用少量元件实现连接部并且可以抑制电路规模的增大。
所述连接部也可以根据连接控制部的控制来将比较部的输出与连接至单位像素的浮动扩散(FD)的复位晶体管进行连接或断开。即，能够反馈比较部的输出作为浮动扩散(FD)的复位电平。
所述连接部也可以针对以矩阵方式布置有多个单位像素的像素阵列中的各列单位像素而设置。在这样的构造中，在针对各行单位像素设置复位控制线的情况下，也能够允许各列的各单位像素的浮动扩散(FD)保持放大器输出(复位电平)。因此，当多列单位像素共用放大器时，也能够抑制被摄图像的图像质量下降。
当然，当多个由像素阵列中的一些单位像素形成的单位像素部形成在像素阵列中时，连接部可以针对各单位像素部的各列单位像素设置。即，即使在针对各单位像素部设置放大器的情况下，也能够抑制被摄图像的图像质量下降。
此外，连接控制部可以控制连接部以将比较部的输出连接至单位像素的浮动扩散(FD)，从而将比较部的输出作为复位电平反馈到浮动扩散(FD)，并且此后可以控制连接部将比较部的输出与单位像素的浮动扩散(FD)断开，从而使浮动扩散能够保持复位电平。
此外，还可以设置有：复位控制部，用于控制各行单位像素的复位晶体管的操作。此外，能够实现的是：复位控制部连接像素阵列中的当前行的单位像素的复位晶体管；其后，连接控制部控制连接部以将比较部的输出顺序地连接至各列单位像素的浮动扩散(FD)从而将比较部的输出作为复位电平顺序地反馈至各列单位像素的浮动扩散(FD)，并且此后，控制连接部以使比较部的输出与单位像素的浮动扩散(FD)断开从而使浮动扩散(FD)能够保持复位电平；且此后，复位控制部还断开像素阵列中的当前行的单位像素的复位晶体管。
同时，还可以设置有对从单位像素读取的信号进行传输的信号线、对连接至比较部的输入的连接进行控制的信号线连接控制部和根据信号线连接控制部的控制来将信号线与比较部的输入连接或断开的信号线连接部。
此外，信号线连接部可以针对以矩阵方式布置有多个单位像素的像素阵列中的各列单位像素来设置。
此外，当连接控制部将比较部的输出作为复位电平反馈到浮动扩散(FD)时，信号线连接控制部可以控制单位像素的所述列的信号线连接部以将单位像素的所述列的信号线连接至比较部的输入。
此外，还可以设置有上述的比较部以及进行计数直至比较部的比较结果改变的计数器。即，还可以设置有对从像素读取的信号进行A/D转换的A/D转换器。
此外，能够实现的是，比较部和计数器(即，A/D转换器)针对在以矩阵方式布置有多个单位像素的像素阵列中形成的由像素阵列的一些单位像素形成的多个单位像素部中的各者而设置。即，可以设置有所谓的区域A/D转换器。
也能够实现的是，还设置有由多个单位像素形成的单位像素组。
能够实现的是，单位像素组形成其中以矩阵方式布置有多个单位像素的像素阵列，并且连接部针对像素阵列中的单位像素的各列来设置。
在像素阵列中，还能够实现的是，形成有多个由像素阵列中的一些单位像素形成的单位像素部，并且连接部针对各单位像素部的单位像素的各列来设置。
<图像传感器>
图1图示了作为应用本发明的图像传感器件的一个实施例的图像传感器的主要构造例。图1所示的图像传感器100是对来自被摄体的光进行光电转换以输出作为图像数据的器件。例如，图像传感器100被构造为使用CMOS(互补金属氧化物半导体)的CMOS图像传感器和使用CCD(电荷耦合器件)的CCD图像传感器等。
如图1所示，图像传感器100包括像素阵列101、VSL连接部102、A/D转换器103、水平传输部104、FBL连接部105、控制部110、区域扫描部111、VSL连接控制部112、A/D转换控制部113、水平扫描部114和FBL连接控制部115。
像素阵列101是以平面方式或曲面方式布置有像素构造(单位像素111)的像素区域，每个像素构造都具有例如光电二极管等光电转换元件。
VSL连接部102受到VSL连接控制部112的控制以将垂直信号线(VSL)(其传输从像素阵列101中的各单位像素读取的信号)与A/D转换器103连接或断开。
A/D转换器103受到A/D转换控制部113的控制以对从像素阵列101中的各单位像素读取的通过垂直信号线(VSL)传输的模拟信号进行A/D转换，并且A/D转换器103将得到的数字数据输出到水平传输部104。
水平传输部104受到水平扫描部114的控制以传输从A/D转换器103供给来的数字数据，并且例如将数字数据输出到后续阶段的处理器或输出到图像传感器100的外部。
FBL连接部105受到FBL连接控制部115的控制以将A/D转换器103的放大器(后述的比较部)的输出与像素阵列101的单位像素的浮动扩散(FD)连接或断开。
控制部110控制区域扫描部111至FBL连接控制部115以控制整个图像传感器100的操作(各部的操作)。
区域扫描部111受到控制部110的控制以控制像素阵列101中的各单位像素的晶体管的操作。VSL连接控制部112受到控制部110的控制以控制形成VSL连接部102的各部的操作。A/D转换控制部113受到控制部110的控制以控制形成A/D转换器103的各部的操作。水平扫描部114受到控制部110的控制以控制形成水平传输部104的各部的操作。FBL连接控制部115受到控制部110的控制以控制形成FBL连接部105的各部的操作。
<像素阵列>
图2图示了像素阵列101的构造例。如图2所示，像素阵列101是以阵列方式布置有像素构造(单位像素121)的区域，每个像素构造都具有例如光电二极管等光电转换元件。该图中，单位像素121分别在水平方向上和在垂直方向上形成行和列。
各单位像素121接收来自被摄体的光，对入射光进行光电转换以累积电荷，并且在预定的时刻将所述电荷作为像素信号输出。
此外，如图2所示，像素阵列101中形成有多个像素部120，每个像素部120都由多个单位像素121形成。即，像素部120是被包括在通过将由像素阵列101形成的像素区域划分成多个部分而获得的部分区域内的单位像素组。像素部120的尺寸(像素部120包括的单位像素121的数量)以及形状是任意的。同时，像素部120的尺寸(单位像素121的数量)以及形状可以不同。
例如，尽管在图2的情况下像素部120由四行乘以四列(4×4)的单位像素121形成，但是它也可以由1×8、2×2、2×4、4×2、4×8、8×4、8×8、8×1和16×16的单位像素121形成。当然，像素部120的尺寸不限于本示例。此外，尽管图2仅图示了一个像素部120，但是整个像素阵列101中实际上形成有多个像素部120。即，每个单位像素121都属于各自的一个像素部120。
此外，尽管在图2中单位像素121被图示为相同尺寸的正方形，但是各单位像素121的尺寸和形状是任意的；它不一定是正方形且它的尺寸和形状可以不同。
<单位像素的构造>
图3图示了单位像素121的电路构造的主要构造例。在图3所示的示例的情况下，单位像素121包括光电二极管(PD)131、传输晶体管132、复位晶体管133、放大晶体管134和选择晶体管135。
光电二极管(PD)131对接收到的光进行光电转换以获得具有根据光量的电荷量的光电荷(在这里，光电子)，并且累积所述光电荷。光电二极管(PD)131的阳极电极连接至像素区域的地(像素地)且光电二极管(PD)131的阴极电极通过传输晶体管132连接至浮动扩散(FD)。当然，方法也可以如下：光电二极管(PD)131的阴极电极连接至像素区域的电源(像素电源)，光电二极管(PD)131的阳极电极通过传输晶体管132连接至浮动扩散(FD)，并且读取光电荷作为光空穴。
传输晶体管132控制从光电二极管(PD)131读取光电荷。传输晶体管132包括与浮动扩散连接的漏极电极和与光电二极管(PD)131的阴极电极连接的源极电极。此外，传输控制线(TRG)连接至传输晶体管132的栅极电极，传输控制线(TRG)传输从区域扫描部111(图1)供给来的传输控制信号。当传输控制线(TRG)(即，传输晶体管132的栅极电势)处于截止状态时，光电荷不从光电二极管(PD)131被传输(光电荷累积于光电二极管(PD)131)。当传输控制线(TRG)(即，传输晶体管132的栅极电势)处于导通状态时，累积于光电二极管(PD)131的光电荷被传输至浮动扩散(FD)。
复位晶体管133使浮动扩散(FD)的电势复位。复位晶体管133包括与浮动扩散(FD)连接的源极电极。此外，复位控制线(RST)连接至复位晶体管133的栅极电极，复位控制线(RST)传输从区域扫描部111(图1)供给来的复位控制信号。此外，反馈信号线(FBL)连接至复位晶体管133的漏极电极，反馈信号线(FBL)通过FBL连接部105传输形成A/D转换器103的放大器(比较部)的输出信号。当复位控制信号(RST)(即，复位晶体管133的栅极电势)处于截止状态时，浮动扩散(FD)与反馈信号线(FBL)断开。即，A/D转换器103的放大器输出(比较部的输出)不被反馈至浮动扩散(FD)。当复位控制信号(RST)(即，复位晶体管133的栅极电势)处于导通状态时，A/D转换器103的放大器输出(比较部的输出)可以被供给至浮动扩散(FD)且浮动扩散(FD)可以通过使用放大器输出(电势)而被复位。
放大晶体管134放大浮动扩散(FD)的电势变化以作为电信号(模拟信号)输出。放大晶体管134包括与浮动扩散(FD)连接的栅极电极、与源极跟随器电源电压连接的漏极电极和与选择晶体管135的漏极电极连接的源极电极。例如，放大晶体管134将被复位晶体管133复位的浮动扩散(FD)的电势作为复位信号(复位电平)输出至选择晶体管135。放大晶体管134还将由传输晶体管132传输来光电荷的浮动扩散(FD)的电势作为光累积信号(信号电平)输出至选择晶体管135。
选择晶体管135控制从放大晶体管134供给来的电信号至垂直信号线VSL(即，A/D转换器103)的输出。选择晶体管135包括与放大晶体管134的源极电极连接的漏极电极和与垂直信号线VSL连接的源极电极。此外，选择控制线(SEL)连接至选择晶体管135的栅极电极，选择控制线(SEL)传输从区域扫描部111(图1)供给来的选择控制信号。当选择控制信号(SEL)(即，选择晶体管135的栅极电势)处于截止状态时，放大晶体管134与垂直信号线VSL电断开。因此，在这种状态下，不从单位像素121输出复位信号和像素信号等。当选择控制信号(SEL)(即，选择晶体管135的栅极电势)处于导通状态时，单位像素121进入被选状态。即，放大晶体管134被电连接至垂直信号线VSL且从放大晶体管134输出的信号作为单位像素121的像素信号而被供给至垂直信号线VSL。即，从单位像素121读取复位信号和像素信号等。
<VSL连接部、A/D转换器和FBL连接部>
图4是图示了VSL连接部102、A/D转换器103和FBL连接部105的主要构造例的框图。同时，以下假设像素阵列101中形成有N(N是任意自然数)个像素部120。
如图4所示，VSL连接部102包括区域VSL连接部142-1至142-N。当不需要区别说明区域VSL连接部142-1至142-N时，将它们称为区域VSL连接部142。
同样，A/D转换器103包括区域A/D转换器143-1至143-N。当不需要区别说明区域A/D转换器143-1至143-N时，将它们称为区域A/D转换器143。同时，A/D转换器103还包括产生作为参考电压的斜坡波的D/A转换器(DAC)144。D/A转换器(DAC)144将产生的斜坡波供给到各区域A/D转换器143作为参考电压。
此外，同样，FBL连接部105包括区域FBL连接部141-1至141-N。当不需要区别说明区域FBL连接部141-1至141-N时，将它们称为区域FBL连接部141。
区域VSL连接部142-1至142-N、区域A/D转换器143-1至143-N和区域FBL连接部141-1至141-N分别与像素阵列101的不同像素部120(像素部120-1至120-N)关联，并且针对它们各自对应的像素部120进行处理。
即，像素阵列的各像素部120的垂直信号线(VSL)通过各自对应的区域VSL连接部142连接至各自对应的区域A/D转换器143。此外，各区域A/D转换器143的反馈信号线(FBL)通过各自对应的区域FBL连接部141连接至各自对应的像素部120。
各区域FBL连接部141根据FBL连接控制部115(图1)的控制来将与之对应的反馈线(FBL)与在像素阵列101中的与之对应的像素部120的单位像素的浮动扩散(FD)121连接或断开，反馈线(FBL)传输由区域A/D转换器143中所包括的放大器(后述的比较部)的输出。
各区域VSL连接部142根据VSL连接控制部112(图1)的控制将像素阵列101中的各自对应的像素部120的单位像素121的垂直信号线(VSL)与各自对应的区域A/D转换器143连接或断开。
各区域A/D转换器143根据A/D转换控制部113(图1)的控制将通过垂直信号线(VSL)传输来的从各自对应的像素部120的单位像素121读取的信号的信号电平与从D/A转换器(DAC)144供给来的斜坡波(参考电压)进行比较。各区域A/D转换器143将比较结果作为数字数据供给到水平传输部104。此外，各区域A/D转换器143通过各自对应的区域FBL连接部141-1将比较结果供给至各自对应的像素部120的单位像素的浮动扩散(FD)121。
例如，区域FBL连接部141-1、区域VSL连接部142-1和区域A/D转换器143-1进行像素部120-1(未图示)的处理。此外，例如，区域FBL连接部141-2、区域VSL连接部142-2和区域A/D转换器143-2进行像素部120-2(未图示)的处理。同样，例如，区域FBL连接部141-N、区域VSL连接部142-N和区域A/D转换器143-N进行像素部120-N(未图示)的处理。
如上所述，针对各像素部120来构造像素阵列101及其读取电路，并且对于各像素部120并行地进行处理。
<基板构造>
例如，图1所示的图像传感器100的构造也可以形成在图5所示的单个半导体基板上。即，例如A/D转换器103等读取电路可以与像素阵列101(即，像素区域的构造)形成在同一半导体基板上。同时，尽管图5未图示出图1所示的例如VSL连接部102和FBL连接部105等其它构造，但是这些其它构造实际上也形成在同一半导体基板上。当然，图1所示的构造以外的构造也可以形成在同一半导体基板上。
例如，图像传感器100的电路构造也可以形成在图6所示的彼此叠加的两个半导体基板上(多层芯片(像素基板151和电路基板152))。
即，图1所示的图像传感器100的构造可以形成在多个半导体基板上。例如，能够实现的是，图像传感器100包括例如图6所示的彼此叠置的两个半导体基板(多层芯片(像素基板151和电路基板152))，并且图1所示的电路构造形成在这些半导体基板上。
例如，能够实现的是，像素区域(即，像素阵列101)形成在像素基板151上且读取电路(例如，A/D转换器103)形成在电路基板152上。在图6的示例的情况下，形成有N个像素部120(像素部120-1至120-N)。与像素部120分别相对应的区域A/D转换器143形成在电路基板152上。同时，尽管图6未图示出图1所示的例如VSL连接部102和FBL连接部105等其它构造，但是这些其它构造实际上也形成在像素基板151上或电路基板152上。尽管所述构造可以形成在像素基板151和电路基板152中的任一者上，但是通过将尽可能多的构造形成在电路基板152上，能够在像素基板151上形成更宽的像素区域(像素阵列101)。据此，可以提高像素的敏感度。
即，例如，FBL连接控制部115、FBL连接部105以及后述的比较部171和计数器172可以形成在与其上形成有像素阵列101的像素基板151不同的电路基板152上。
此外，像素基板151和电路基板152可以具有不同的尺寸和不同的形状；可以存在它们不彼此重叠的一部分。然而，还可以通过将像素部120和与像素部120相对应的例如区域A/D转换器143等读取电路布置为尽可能彼此接近来缩短配线距离。据此，配线和元件的布局变得更加容易。此外，可以进一步抑制成本的增加。
此外，通过如图6中的示例那样针对由单位像素121的多个像素行和列形成的各像素部120来设置A/D转换器(区域A/D转换器143)，能够将基板之间的连接件(微凸块、TSV等)的数量控制至一个或少量。因此，不需要连接件所需的面积与像素间距匹配，并且由于少量的连接件，可以预期产量提升。
同时，半导体基板(多层芯片)的数量(层数)是任意的；可以是三个或以上。在这种情况下，FBL连接部105可以与像素阵列101至水平传输部104形成在不同的半导体基板上。FBL连接控制部115也可以与FBL连接部105形成在同一半导体基板上。VSL连接部102和VSL连接控制部112也可以与FBL连接部105形成在同一半导体基板上。A/D转换器103和A/D转换控制部113也可以与FBL连接部105形成在同一半导体基板上。此外，水平传输部104和水平扫描部114也可以与FBL连接部105形成在同一半导体基板上。像素阵列101和区域扫描部111也可以与FBL连接部105形成在同一半导体基板上。控制部110也可以与FBL连接部105形成在同一半导体基板上。
即，FBL连接部105可以与图1所示的其它构造中的任一者形成在同一半导体基板上或形成在不同的半导体基板上。
<像素部的单位构造>
图7图示了针对一个像素部的像素阵列101的构造以及与像素部120相对应的读取电路的构造的示例。
在图7的示例中，像素部120由两行乘以四列的单位像素121(单位像素121-11、121-21、121-31、121-41、121-12、121-22、121-32和121-42)形成。如上所述，像素部120的单位像素的数量是任意的；然而，以下通过使用本示例来说明。
每个单位像素121都具有与参照图3所述的示例一样的构造。区域扫描部111和各单位像素121通过传输控制线(TRG)、复位控制线(RST)和选择控制线(SEL)来彼此连接。各控制线针对单位像素的各行来布置。例如，单位像素121-11至121-41连接至传输控制线(TRG1)、复位控制线(RST1)和选择控制线(SEL1)。此外，例如，单位像素121-12至121-42连接至传输控制线(TRG2)、复位控制线(RST2)和选择控制线(SEL2)。
区域扫描部111通过传输控制线(TRG1)将传输控制信号(TRG1)供给到单位像素121-11至121-41的传输晶体管132的栅极电极。同样，区域扫描部111通过传输控制线(TRG2)将传输控制信号(TRG2)供给到单位像素121-12至121-42的传输晶体管132的栅极电极。
此外，区域扫描部111通过复位控制线(RST1)将复位控制信号(RST1)供给到单位像素121-11至121-41的复位晶体管133的栅极电极。同样，区域扫描部111通过复位控制线(RST2)将复位控制信号(RST2)供给到单位像素121-12至121-42的复位晶体管133的栅极电极。
此外，区域扫描部111通过选择控制线(SEL1)将选择控制信号(SEL1)供给到单位像素121-11至121-41的选择晶体管135的栅极电极。同样，区域扫描部111通过选择控制线(SEL2)将选择控制信号(SEL2)供给到单位像素121-12至121-42的选择晶体管135的栅极电极。
此外，如图7所示，图像传感器100包括VSL开关161-1至161-4作为区域VSL连接部142(图4)的构造。当不需要区别说明VSL开关161-1至161-4时，将它们称为VSL开关161。例如，具有任意构造的VSL开关161由MOSFET形成。在这种情况下，VSL连接控制信号(VSL)从VSL连接控制部112供给到VSL开关161的栅极电极。VSL开关161根据VSL连接控制信号(VSL)的值来将连接至单位像素121的垂直信号线(VSL)与连接至后述的比较部171的输入的垂直信号线(VSL)连接或断开。
在图7的示例的情况下，VSL开关161针对单位像素121的各列来设置。即，VSL开关161-1形成在将单位像素121-11和121-12与比较部171的输入(更加具体地，电容器182)进行连接的垂直信号线(VSL1)上。VSL连接控制信号(VSL1)从VSL连接控制部112供给至VSL开关161-1的栅极电极。例如，当VSL连接控制信号(VSL1)处于导通状态时，VSL开关161-1将单位像素121-11和121-12中的由区域扫描部111选择的一者(选择控制信号(SEL)被导通的一者)的放大晶体管134的源极电极与电容器182连接。另一方面，当VSL连接控制信号(VSL1)处于截止状态时，VSL开关161-1将它们彼此断开。
VSL开关161-2形成在将单位像素121-21和121-22与比较部171的输入(更加具体地，电容器182)进行连接的垂直信号线(VSL2)上。VSL连接控制信号(VSL2)从VSL连接控制部112供给到VSL开关161-2的栅极电极。例如，当VSL连接控制信号(VSL2)处于导通状态时，VSL开关161-2将单位像素121-21和121-22中的由区域扫描部111选择的一者(选择控制信号(SEL)被导通的一者)的放大晶体管134的源极电极与电容器182连接。另一方面，当VSL连接控制信号(VSL2)处于截止状态时，VSL开关161-2将它们彼此断开。
VSL开关161-3形成在将单位像素121-31和121-32与比较部171的输入(更加具体地，电容器182)进行连接的垂直信号线(VSL3)上。VSL连接控制信号(VSL3)从VSL连接控制部112供给到VSL开关161-3的栅极电极。例如，当VSL连接控制信号(VSL3)处于导通状态时，VSL开关161-3将单位像素121-31和121-32中的由区域扫描部111选择的一者(选择控制信号(SEL)被导通的一者)的放大晶体管134的源极电极与电容器182连接。另一方面，当VSL连接控制信号(VSL3)处于截止状态时，VSL开关161-3将它们彼此断开。
VSL开关161-4形成在将单位像素121-41和121-42与比较部171的输入(更加具体地，电容器182)进行连接的垂直信号线(VSL4)上。VSL连接控制信号(VSL4)从VSL连接控制部112供给到VSL开关161-4的栅极电极。例如，当VSL连接控制信号(VSL4)处于导通状态时，VSL开关161-4将单位像素121-41和121-42中的由区域扫描部111选择的一者(选择控制信号(SEL)被导通的一者)的放大晶体管134的源极电极与电容器182连接。另一方面，当VSL连接控制信号(VSL4)处于截止状态时，VSL开关161-4将它们彼此断开。
此外，如图7所示，图像传感器100包括FBL开关162-1至162-4作为区域FBL连接部141(图4)的构造。当不需要区别说明FBL开关162-1至162-4时，将它们称为FBL开关162。例如，具有任意构造的FBL开关162由MOSFET形成。在这种情况下，FBL连接控制信号(FBL)从FBL连接控制部115供给至FBL开关162的栅极电极。FBL开关162根据FBL连接控制信号(FBL)的值将连接至单位像素121的反馈线(FBL)与连接至后述的比较部171的输出的反馈线(FBL)连接或断开。
在图7的示例的情况下，FBL开关162针对单位像素121的各列设置。即，FBL开关162-1形成在将单位像素121-11和121-12与比较部171的输出(更加具体地，FBEN开关188)进行连接的反馈线(FBL1)上。FBL连接控制信号(FBL1)从FBL连接控制部115供给至FBL开关162-1的栅极电极。例如，当FBL连接控制信号(FBL1)处于导通状态时，FBL开关162-1将单位像素121-11和121-12中的由区域扫描部111选择的一者(选择控制信号(SEL)被导通的一者)的复位晶体管133的漏极电极与FBEN开关188连接。另一方面，当FBL连接控制信号(FBL1)处于截止状态时，FBL开关162-1将它们彼此断开。
FBL开关162-2形成在将单位像素121-21和121-22与比较部171的输出(更加具体地，FBEN开关188)进行连接的反馈线(FBL2)上。FBL连接控制信号(FBL2)从FBL连接控制部115供给至FBL开关162-2的栅极电极。例如，当FBL连接控制信号(FBL2)处于导通状态时，FBL开关162-2将单位像素121-21和121-22中的由区域扫描部111选择的一者(选择控制信号(SEL)被导通的一者)的复位晶体管133的漏极电极与FBEN开关188连接。另一方面，当FBL连接控制信号(FBL2)处于截止状态时，FBL开关162-2将它们彼此断开。
FBL开关162-3形成在将单位像素121-31和121-32与比较部171的输出(更加具体地，FBEN开关188)进行连接的反馈线(FBL3)上。FBL连接控制信号(FBL3)从FBL连接控制部115供给至FBL开关162-3的栅极电极。例如，当FBL连接控制信号(FBL3)处于导通状态时，FBL开关162-3将单位像素121-31和121-32中的由区域扫描部111选择的一者(选择控制信号(SEL)被导通的一者)的复位晶体管133的漏极电极与FBEN开关188连接。另一方面，当FBL连接控制信号(FBL3)处于截止状态时，FBL开关162-3将它们彼此断开。
FBL开关162-4形成在将单位像素121-41和121-42与比较部171的输出(更加具体地，FBEN开关188)进行连接的反馈线(FBL4)上。FBL连接控制信号(FBL4)从FBL连接控制部115供给至FBL开关162-4的栅极电极。例如，当FBL连接控制信号(FBL4)处于导通状态时，FBL开关162-4将单位像素121-41和121-42中的由区域扫描部111选择的一者(选择控制信号(SEL)被导通的一者)的复位晶体管133的漏极电极与FBEN开关188连接。另一方面，当FBL连接控制信号(FBL4)处于截止状态时，FBL开关162-4将它们彼此断开。
此外，如图7所示，图像传感器100包括比较部171、计数器172、电容器181、电容器182、VRST开关183、XOFFLM开关184、电流源185、AZ开关186、AZ开关187、FBEN开关188和VROL开关189作为区域A/D转换器143(图4)的构造。
比较部171将从单位像素121读取的信号的信号电平与由D/A转换器(DAC)144供给的参考电压(斜坡波)进行比较以输出表明较大值的信息(比较结果)。参考电压(斜坡波)从D/A转换器(DAC)144输入至比较部171的两个输入端中的一个输入端。此外，从像素部120的(由区域扫描部111从单位像素121-11至121-42中选择的)任何一个单位像素121读取的(通过垂直信号线(VSL)传输来的)信号被输入至另一个输入端。比较部171将比较结果供给到计数器172。
在比较部171进行的比较开始后，计数器172计数直至比较部171供给的比较结果改变。当被输入的比较结果改变时，计数器172将到目前为止的计数值(数字数据)输出至水平传输部104(图1)。所述计数值表明从单位像素121读取的信号的信号电平。即，模拟信号被转换为数字数据。
同时，以下，比较部171的输入有参考电压(斜坡波)的输入端子被称为DAC侧的输入端子(或DAC侧输入端子)且输入有从单位像素121读取的信号的输入端子被称为VSL侧的输入端子(或VSL侧输入端子)。
例如，电容器181是串联在DAC侧输入端子的上游用于消除偏移误差的电容。即，从D/A转换器(DAC)144供给的参考电压(斜坡波)通过电容器181而被输入至比较部171的DAC侧输入端子。
例如，电容器182是串联在VSL侧输入端子的上游用于消除偏移误差的电容。即，从单位像素121读取的信号通过电容器182而被输入至比较部171的VSL侧输入端子。
VRST开关183根据A/D转换控制部113的控制而将预定的电源电势VRST与比较部171的VSL侧输入端子连接或断开。例如，具有任意构造的VRST开关183由MOSFET形成。在这种情况下，VRST连接控制信号(VRST)从A/D转换控制部113供给至VRST开关183的栅极电极。
例如，当VRST连接控制信号(VRST)处于导通状态时，VRST开关183将电源电势VRST连接至电容器182并且将电源电势VRST施加于比较部171的VSL侧输入端子。另一方面，当VRST连接控制信号(VRST)处于截止状态时，VRST开关183将它们彼此断开。
XOFFLM开关184根据A/D转换控制部113的控制将垂直信号线(VSL)与被形成为负载的电流源185连接或断开。例如，具有任意构造的XOFFLM开关184由MOSFET形成。在这种情况下，XOFFLM连接控制信号(XOFFLM)从A/D转换控制部113供给至XOFFLM开关184的栅极电极。
AZ开关186根据A/D转换控制部113的控制将比较部171的输出端子与DAC侧输入端子连接或断开。AZ开关187根据A/D转换控制部113的控制将比较部171的输出端子与VSL侧输入端子连接或断开。例如，具有任意构造的AZ开关186和187由MOSFET形成。在这种情况下，AZ连接控制信号(AZ)从A/D转换控制部113供给至AZ开关186和187的栅极电极。
例如，当执行自动归零(Auto Zero)时，A/D转换控制部113使AZ连接控制信号(AZ)导通。据此，AZ开关186和187使比较部171的输入端和输出端短路。
形成在反馈线(FBL)上的FBEN开关188根据A/D转换控制部113的控制将比较部171的输出端子与FBL开关162连接或断开。例如，具有任意构造的FBEN开关188由MOSFET形成。在这种情况下，FBEN连接控制信号(FBEN)从A/D转换控制部113供给到FBEN开关188的栅极电极。
例如，当FBEN连接控制信号(FBEN)处于导通状态时，FBEN开关188短路且比较部171的输出(比较结果)被供给至各FBL开关162。当FBL开关162短路时，比较结果被供给至与FBL开关162相对应的单位像素列中的被区域扫描部111选择的行的单位像素的浮动扩散(FD)121。另一方面，当FBEN连接控制信号(FBEN)处于截止状态时，FBEN开关188将比较部171的输出端子与FBL开关162断开。
VROL开关189根据A/D转换控制部113的控制将预定的电源电势VDD与反馈线(FBL)连接或断开。例如，具有任意构造的VROL开关189由MOSFET形成。在这种情况下，VROL连接控制信号(VROL)从A/D转换控制部113被供给至VROL开关189的栅极电极。
同时，区域扫描部111、VSL连接控制部112、A/D转换控制部113和FBL连接控制部115受到控制部110的控制以操作。
图像传感器100对于各像素部120都具有这样的构造。同时，区域扫描部111、VSL连接控制部112、A/D转换控制部113、FBL连接控制部115和D/A转换器(DAC)144可以针对各个像素部120设置以控制它们被分配至的那个像素部120的构造，或者它们可以被分配给多个像素部120以控制多个像素部120的构造。例如，还可能是，一个区域扫描部111、一个VSL连接控制部112、一个A/D转换控制部113、一个FBL连接控制部115和一个D/A转换器(DAC)144设置在图像传感器100上，并且它们控制所有像素部的构造。
<成像控制处理的流程>
说明由具有上述构造的图像传感器100所执行的处理的流程。参照图8的流程图，说明图像传感器100例如当参照图8的流程图来获得被摄图像等时执行的成像控制处理的流程的示例。
当成像控制处理开始时，在步骤S101中，控制部110控制区域扫描部111并且选择还未被处理的像素部120。
在步骤S102中，控制部110针对步骤S101中选择的像素部120进行用于抑制放大晶体管134的阈值的变化的反馈阶段处理。
当读取像素信号时，图像传感器100进行CDS(相关双采样)。即，在步骤S103中，控制部110针对步骤S101中选择的像素部120进行用于抑制暗电流噪声等的预设读取阶段处理。
在步骤S104中，控制部110控制区域扫描部111，并且将步骤S101中选择的像素部120的各单位像素121的光电二极管(PD)131中累积的电荷传输至浮动扩散(FD)。
在步骤S105中，控制部110针对步骤S101中选择的像素部120进行数据读取阶段处理以读取像素信号。
在步骤S106中，控制部110判断像素阵列101的所有像素部120是否都得到处理。当确定存在还未被处理的像素部120时，程序返回到步骤S101且重复后续的处理。
此外，在步骤S106中，当判断出像素阵列101的所有像素部120都得到处理时，成像控制处理结束。
即，如图9所示，针对各像素部120，进行反馈阶段处理(FB phase)、预设读取阶段处理(PreSet Read phase)、电荷传输(Transfer)和数据读取阶段处理(Data Readphase)。
此外，如图9所示，针对像素部120内的所有单位像素121，执行反馈阶段处理(FBphase)、预设读取阶段处理(PreSet Read phase)和数据读取阶段处理(Data Readphase)。此外，在针对各单位像素的处理之间，执行自动归零处理(AZ)。
<反馈阶段处理的流程>
接着，参照图10的流程图来说明在图8的步骤S102中执行的反馈阶段处理的流程的示例。如上所述，针对各像素部120来执行反馈阶段处理。
当反馈阶段处理开始时，控制部110控制区域扫描部111，并且在步骤S121中，将当前像素部120的还未被处理的单位像素行(单位像素121的行)选择作为待被处理的目标。例如，区域扫描部111使还未被处理的各单位像素行中的任一行的选择控制信号(SEL)导通。
在步骤S122中，控制部110控制区域扫描部111，并且使在步骤S121中被选择的当前单位像素行的复位控制信号(RST)导通。
在步骤S123中，控制部110控制A/D转换控制部113等执行自动归零处理(AZ)。例如，A/D转换控制部113使与当前像素部120相对应的区域A/D转换器143的AZ连接控制信号(AZ)导通。此外，A/D转换控制部113使区域A/D转换器143的VRST连接控制信号(VRST)导通。
在步骤S124中，控制部110控制VSL连接控制部112，并且将还未被处理的单位像素列(单位像素121的列)选择作为待被处理的目标。例如，VSL连接控制部112使当前像素部120的任一个VSL连接控制信号(VSL)导通。据此，将当前单位像素行中的一个单位像素121选择作为待被处理的目标。
在步骤S125中，控制部110控制A/D转换控制部113和FBL连接控制部115以将比较部171的输出作为复位电平反馈到当前单位像素121，并且通过使用该复位电平使当前单位像素121的浮动扩散(FD)复位。例如，A/D转换控制部113使FBEN连接控制信号(FBEN)导通。此外，FBL连接控制部115使位于VSL连接控制信号(VSL)是导通的列的FBL连接控制信号(FBL)导通。
在步骤S126中，控制部110控制VSL连接控制部112、A/D转换控制部113和FBL连接控制部115以使当前单位像素121的浮动扩散(FD)能够保持复位电平。例如，VSL连接控制部112使在步骤S124中导通的VSL连接控制信号(VSL)截止。此外，例如，A/D转换控制部113使在步骤S125中导通的FBEN连接控制信号(FBEN)截止。此外，例如，FBL连接控制部115使在步骤S125中导通的FBL连接控制信号(FBL)截止。
在步骤S127中，控制部110判断当前像素部120的当前单位像素行的所有单位像素列是否都得到处理。当判定存在还未被处理的单位像素列时，程序返回到步骤S123且重复后续的处理。此外，在步骤S127中，当判定当前单位像素行的所有单位像素列都得到处理时，程序转到步骤S128。
即，针对当前像素部120的当前单位像素行的所有单位像素121，执行步骤S123至S127的处理。当处理了一个单位像素行时，将处理下一个单位像素行。
在步骤S128中，控制部110控制区域扫描部111以取消选择在步骤S121中选择的当前行。例如，区域扫描部111使在步骤S121中导通的选择控制信号(SEL)截止。
在步骤S129中，控制部110控制区域扫描部111以使在步骤S122中导通的复位控制信号(RST)截止。
在步骤S130中，控制部110判断当前像素部120的所有单位像素行是否都得到处理。当判定存在还未被处理的单位像素行时，程序返回到步骤S121且重复后续的处理。此外，在步骤S130中，当判定当前像素部120的所有单位像素行(即，当前像素部120的所有单位像素121)都得到处理时，反馈阶段处理结束且程序返回到图8。
即，针对当前像素部120的各单位像素行，进行步骤S121至S130的处理。当处理过所有单位像素行时，程序转到下一个阶段(预设读取阶段处理)。
<反馈阶段的时序图>
图11是图示了针对像素部120的单位像素行进行的反馈阶段处理的流程的示例的时序图。
在这种情况下，如图11所示，使选择控制信号(ΦSEL1)导通(步骤S121)且使复位控制信号(ΦRST1)导通(步骤S122)。
其后，在时刻T1进行自动归零处理(AZ)(步骤S123)。此时，AZ连接控制信号(ΦAZ)和VRST连接控制信号(ΦVRST)是导通的。
据此，如图12所示，比较部171的输入端和输出端是短路的且电源电势VRST施加在垂直信号线(VSL)的VSL开关161与电容器182之间。
在时刻T2，进行针对单位像素121-11的处理(步骤S124至S126)。此时，FBEN连接控制信号(ΦFBEN)是导通的，且此外，与单位像素121-11相对应的VSL连接控制信号(ΦVSL1)和FBL连接控制信号(ΦFBL1)是导通的。
据此，如图13所示，比较部171的输出作为复位电平被反馈至单位像素121-11的浮动扩散(FD)。此外，该复位电平被读取以供给至比较部171的VSL侧输入端子。
此时，从单位像素121-11读取的信号的信号电平可以被表示为VRST+ΔVOUT*GSF。此外，比较部171的输出(比较结果)的信号电平VOUT可以由下面的方程式(1)来表示。
VOUT＝VRST+Vgs(amp)+ΔVOUT…(1)
表示比较部171的输出(比较结果)的信号电平VOUT的误差的ΔVOUT可以通过下面的方程式(2)来获得。
ΔVOUT＝ΔVth/(1+GSF×GCM)…(2)
例如，当放大晶体管134的阈值电压Vth的误差ΔVth是100[mV]、GCM是30且GSF是0.85时，ΔVOUT是3.8[mV]。
其后，使FBEN连接控制信号(ΦFBEN)、VSL连接控制信号(ΦVSL1)和FBL连接控制信号(ΦFBL1)截止。特别地，通过截止FBL连接控制信号(ΦFBL1)，如图14所示，在单位像素121-11的浮动扩散(FD)和从浮动扩散(FD)到FBL开关162-1的反馈线(FBL1)中，电势[VOUT+ΔVnoise(FBL1)]被保持为复位电平。ΔVnoise(FBL1)包括FBL开关162-1的馈通和kTC噪声。以下，当不需要区别说明各FBL开关162(反馈线(FBL))时，将它们称为ΔVnoise(FBL)。换言之，ΔVnoise(FBLn)是与第n条反馈线(FBLn)相对应的电势，并且包括FBL开关162-n的馈通和kTC噪声。此外，使用ΔVnoise(FBL)进行的说明可以应用于任何ΔVnoise(FBLn)。
接着，针对单位像素121-21，重复类似处理。即，与在时刻T1一样，在时刻T3首先进行自动归零处理(AZ)。
据此，如图14所示，比较部171的输入端和输出端是短路的且电源电势VRST施加在垂直信号线(VSL)的VSL开关161与电容器182之间。
接着，在时刻T4，进行针对单位像素121-21的处理(步骤S124至S126)。此时，FBEN连接控制信号(ΦFBEN)是导通的，且此外，与单位像素121-21相对应的VSL连接控制信号(ΦVSL2)和FBL连接控制信号(ΦFBL2)是导通的。
据此，如图15所示，比较部171的输出作为复位电平被反馈至单位像素121-21的浮动扩散(FD)。此外，复位电平被读取以供给至比较部171的VSL侧输入端子。
此外，从时刻T5至时刻T8，分别针对单位像素121-31和121-41，重复类似处理。图16图示了在时刻T8的状态。此时，比较部171的输出VOUT(即，电势[VRST+Vgs(amp)+ΔVOUT])被反馈至单位像素121-41的浮动扩散(FD)。同时，在单位像素121-11至121-31的各者中，在浮动扩散(FD)和从浮动扩散(FD)至FBL开关162的反馈线(FBL)中，电势[VOUT+ΔVnoise(FBL)]被保持为复位电平。如上所述，ΔVnoise(FBL)的值包括FBL开关162的馈通和kTC噪声，使得对于各单位像素121(反馈线(FBL))而言是独立的。即，在各单位像素121(反馈线(FBL))中保持有以与单位像素(反馈线(FBL))相对应的FBL开关162为依据的值的电势[VOUT+ΔVnoise(FBL)]。
此后，针对单位像素121-41，通过截止FBL连接控制信号(ΦFBL1)(通过断开FBL开关162-4)，在浮动扩散(FD)和从浮动扩散(FD)到FBL开关162-4的反馈线(FBL4)中，也保持有电势[VOUT+ΔVnoise(FBL4)]作为复位电平。
以这样的方式，在单位像素121-11至121-41的各者中，在浮动扩散(FD)和从浮动扩散(FD)至FBL开关162的反馈线(FBL)中，电势[VOUT+ΔVnoise(FBL)]被保持为复位电平。
如上所述，当将比较部171的输出反馈至当前行的所有单位像素121时，使复位控制信号(ΦRST1)截止(时刻T9，步骤S129)。据此，单位像素121-11至121-41的各者的浮动扩散(FD)被复位。
由此，如图17所示，各单位像素121的复位晶体管133被截止，且在单位像素121-11至121-41各者的浮动扩散(FD)中，电势[VOUT+ΔVnoise(FBL)+ΔVnoise(RST)]得到保持。ΔVnoise(RST)包括复位晶体管133的馈通和kTC噪声。因此，ΔVnoise(RST)的值对于各单位像素121(反馈线(FBL))而言也是独立的。即，在各单位像素121的浮动扩散(FD)中，以取决于与单位像素(反馈线(FBL))相对应的FBL开关162和复位晶体管133的值的电势[VOUT+ΔVnoise(FBL)+ΔVnoise(RST)]得到保持。据此，各单位像素121的放大晶体管134的阈值电压Vth的变化减小。
图18是图示了针对像素部120下的单位像素行进行的反馈阶段处理的流程的示例的时序图。
在这种情况下，如图18所示，使选择控制信号(SEL2)导通(步骤S121)且使复位控制信号(RST2)导通(步骤S122)。即，将要处理单位像素121-12至121-42的单位像素行。在这种情况下，与参照图11说明的情况一样，进行自动归零处理和针对各单位像素121的处理。
如图19所示，当在时刻T11进行自动归零处理时，在先前处理过的单位像素121-11至121-41的各者的浮动扩散(FD)中，电势[VOUT+ΔVnoise(FBL)+ΔVnoise(RST)]得到保持。
然后，当进行从时刻T11至时刻T18的处理时，如图20所示，在单位像素121-12至121-42的各者的浮动扩散(FD)和从浮动扩散(FD)到FBL开关162的反馈线(FBL)中，电势[VOUT+ΔVnoise(FBL)]被保持为复位电平。
如上所述，当比较部171的输出被反馈至当前行的所有单位像素121时，使复位控制信号(ΦRST2)截止(时刻T19，步骤S129)。据此，单位像素121-12至121-42的各者的浮动扩散(FD)被复位。
由此，如图21所示，各单位像素121的复位晶体管被截止，且在单位像素121-12至121-42的各者的浮动扩散(FD)中，电势[VOUT+ΔVnoise(FBL)+ΔVnoise(RST)]得到保持。由此，各单位像素121的放大晶体管的阈值电压Vth的变化减小。
因此，图像传感器100可以抑制各像素的放大晶体管134的阈值电压Vth的变化。据此，图像传感器100可以抑制被摄图像的图像质量下降。即，本发明也可以被应用于含有区域A/D转换器的图像传感器。
此外，FBL开关162的设置使得可以不必配备与像素列一样多的复位控制线(RST)，以使能够自由设置针对一个放大器(比较部171)的将被反馈的像素列的数量。即，配线的数量变得明显少了，使得可以增大配线层布局的自由度。
此外，可以通过如上所述地设置FBL开关162且如上所述地驱动它来实现本发明，使得可以抑制电路规模的增加。此外，如图7所示，FBL开关162可以布置在像素区域(像素阵列101)以外。因此，可以在不改变像素内的晶体管数量的情况下实现本发明。因此，可以更加容易地应用本发明且可以抑制成本增加。
此外，本发明的应用抑制了各垂直信号线(VSL)的电势的变化，使得可以使作为电流源的负载MOS的D范围更窄。
<预设读取阶段处理的流程>
接着，参照图22的流程图来说明在图8的步骤S103中执行的预设读取阶段处理的流程的示例。
当预设读取阶段处理开始时，在步骤S151中，控制部110控制区域扫描部111，并且将当前像素部120的还未被处理的单位像素行(单位像素121的行)选择作为待被处理的目标。例如，区域扫描部111使还未被处理的各单位像素行中的任一行的选择控制信号(SEL)导通。
在步骤S152中，控制部110控制A/D转换控制部113等以执行自动归零处理(AZ)。例如，A/D转换控制部113使与当前像素部120相对应的区域A/D转换器143所用的AZ连接控制信号(AZ)导通。此外，A/D转换控制部113使区域A/D转换器143的VRST连接控制信号(VRST)导通。
在步骤S153中，控制部110控制A/D转换控制部113以读取kTC噪声。例如，A/D转换控制部113在VRST连接控制信号(VRST)保持导通的情况下将D/A转换器(DAC)144产生的斜坡波(RAMP)输入到比较部171的DAC侧输入端子，并且将斜坡波(RAMP)与电源电势VRST进行比较。
当比较结束时，在步骤S154中，控制部110控制VSL连接控制部112以将还未被处理的单位像素列(单位像素121的列)选择作为待被处理的目标。例如，VSL连接控制部112使当前像素部120的任一个VSL连接控制信号(VSL)导通。据此，将当前单位像素行中的一个单位像素121选择作为待被处理的目标。
在步骤S155中，控制部110控制VSL连接控制部112和A/D转换控制部113以从当前单位像素121读取复位电平。例如，A/D转换控制部113将D/A转换器(DAC)144产生的斜坡波(RAMP)作为参考电压输入到比较部171的DAC侧输入端子，并且将从当前单位像素121读取的复位电平与参考电压(斜坡波(RAMP))进行比较。
当比较结束时，在步骤S156中，控制部110判断当前像素部120的当前单位像素行的所有单位像素列是否都得到处理。当判定存在还未被处理的单位像素列时，程序返回到步骤S152且重复后续的处理。此外，在步骤S156中，当判定当前单位像素行的所有单位像素列都得到处理时，程序转到步骤S157。
在步骤S157中，控制部110控制区域扫描部111以取消选择在步骤S151中选择的当前行。例如，区域扫描部111使步骤S151中导通的选择控制信号(SEL)截止。
在步骤S158中，控制部110判断当前像素部120的所有单位像素行是否都得到处理。当判定存在还未被处理的单位像素行时，程序返回到步骤S151且重复后续的处理。此外，在步骤S158中，当判定当前像素部120的所有单位像素行(即，当前像素部120的所有单位像素121)都得到处理时，预设读取阶段处理结束且程序返回到图8。
即，针对当前像素部120的各单位像素行，进行步骤S151至S158的处理。当处理过所有单位像素行时，程序转到下一个阶段(电荷传输)。
<预设读取阶段的时序图>
图23是针对像素部120的单位像素121-11和121-21进行的预设读取阶段处理的流程的示例的时序图。
在这种情况下，如图23所示，使选择控制信号(ΦSEL1)导通(步骤S151)。
其后，在时刻T21进行自动归零处理(AZ)(步骤S152)。此时，AZ连接控制信号(ΦAZ)和VRST连接控制信号(ΦVRST)是导通的。
据此，如图24所示，比较部171的输入端和输出端是短路的且电源电势VRST施加在垂直信号线(VSL)的VSL开关161与电容器182之间(即，施加于比较部171的VSL侧输入端子)。
在时刻T22，读取kTC噪声(步骤S153)。此时，在VRST连接控制信号(ΦVRST)保持导通的情况下(即，如图25所示，在电源电势VRST施加于比较部171的VSL侧输入端子的情况下)，D/A转换器(DAC)144供给来的斜坡波(参考电压)输入到比较部171的DAC侧输入端子。即，电源电势VRST与参考电势(斜坡波)进行比较。据此，读取kTC噪声(ΔVnoise(CM))。
接着，在时刻T23选择当前单位像素列(步骤S154)。此时，VRST连接控制信号(ΦVRST)是截止的且与当前单位像素121-11相对应的VSL连接控制信号(ΦVSL1)是导通的。即，如图26所示，保持在单位像素121-11的浮动扩散(FD)中的复位电平传输到比较部171的VSL侧输入端子。因此，比较部171的VSL侧输入端子处的电压变为[ΔVnoise(CM)+[ΔVOUT+ΔVnoise(FBL)+ΔVnoise(RST)]*GSF]。同时，尽管因电容器182介入而乘以电容比，但是电容比充分接近于“1”以致可以被省略。
在时刻T24，从当前单位像素读取复位电平(步骤S155)。即，如图27所示，D/A转换器(DAC)144供给来的斜坡波(参考电压)被输入至比较部171的DAC侧输入端子，且单位像素121-11的复位电平与参考电势(斜坡波)进行比较。
此时，比较部171的VSL侧输入端子处的电压变为[ΔVnoise(CM)+[ΔVOUT+ΔVnoise(FBL)+ΔVnoise(RST)]*GSF]。因此，从单位像素121-11读取的信号的信号电平(Signal(P))由下面的方程式(3)来表示。
Signal(P)＝[ΔVnoise(CM)+[ΔVOUT+ΔVnoise(FBL)+ΔVnoise(RST)]*GSF]-[ΔVnoise(CM)]
＝[ΔVOUT+ΔVnoise(FBL)+ΔVnoise(RST)]*GSF…(3)
接着，从时刻T25至时刻T28，针对单位像素121-21，重复类似处理。例如，在时刻T27，如图28所示，VSL连接控制信号(ΦVSL2)是导通的且保持在单位像素121-21的浮动扩散(FD)中的复位电平被传输至比较部171的VSL侧输入端子。
然后，在时刻T28，如图29所示，D/A转换器(DAC)144供给来的斜坡波(参考电压)被输入至比较部171的DAC侧输入端子且单位像素121-21的复位电平与参考电势(斜坡波)进行比较。
图30是图示了针对像素部120的单位像素121-31和121-41进行的预设读取阶段处理的流程的示例的时序图。如图30所示，针对单位像素121-31和121-41的各者，重复与针对单位像素121-11进行的处理类似的处理。
图31是图示了针对像素部120的单位像素121-12和121-22进行的预设读取阶段处理的流程的示例的时序图。如图31所示，针对单位像素121-12和121-22的各者，重复与针对单位像素121-11进行的处理类似的处理。然而，在这种情况下，使选择控制信号(ΦSEL2)导通(步骤S151)。
图32是图示了针对像素部120的单位像素121-32和121-42进行的预设读取阶段处理的流程的示例的时序图。如图32所示，针对单位像素121-32和121-42的各者，重复与针对单位像素121-12进行的处理类似的处理。
<电荷传输>
图33是图示了在图8的步骤S104中进行的电荷传输的状态的示例的时序图。
如图33所示，在时刻T61，区域扫描部111使当前像素部120的单位像素行的传输控制信号(ΦTRG1和2)导通且使其它控制信号截止。据此，如图34所示，累积于光电二极管(PD)131中的电荷被传输至当前像素部120的所有单位像素121中的浮动扩散(FD)。
<数据读取阶段处理的流程>
接着，参照图35的流程图来说明在图8的步骤S105中执行的数据读取阶段处理的流程的示例。
如图35所示，控制部110执行与预设读取阶段处理(图22)的处理(步骤S151至S158)一样的数据读取阶段处理的处理(步骤S171至S178)。
然而，在步骤S175中，控制部110从当前单位像素121不是读取复位电平而是读取与通过图8的步骤S104中的处理从光电二极管(PD)131传输到浮动扩散(FD)的电荷相对应的像素信号，并且将该像素信号与参考电压(斜坡波)进行比较。
<数据读取阶段的时序图>
图36是图示了针对像素部120的单位像素121-11和121-21进行的数据读取阶段处理的流程的示例的时序图。
如图36所示，在这种情况下，与图23所示的预设读取阶段处理的情况一样，执行各处理。
例如，使选择控制信号(ΦSEL1)导通(步骤S171)，且在时刻T71进行自动归零处理(AZ)(步骤S172)。此时，AZ连接控制信号(ΦAZ)和VRST连接控制信号(ΦVRST)是导通的。
然后，例如，在时刻T72，如图37所示地读取kTC噪声(步骤S173)。即，将电源电势VRST与参考电势(斜坡波)进行比较。据此，读取kTC噪声(ΔVnoise’(CM))。
此外，例如，在时刻T73选择当前单位像素列(步骤S174)。此时，VRST连接控制信号(ΦVRST)是截止的且与当前单位像素121-11相对应的VSL连接控制信号(ΦVSL1)是导通的。即，如图38所示，与保持在单位像素121-11的浮动扩散(FD)中的电荷相对应的像素信号被传输至比较部171的VSL侧输入端子。因此，比较部171的VSL侧输入端子处的电压变为[Vsig+ΔVnoise'(CM)+[ΔVOUT+ΔVnoise(FBL)+ΔVnoise(RST)]*GSF]。
在时刻T74，从当前单位像素读取复位电平(步骤S175)。即，如图39所示，将D/A转换器(DAC)144供给来的斜坡波(参考电压)输入到比较部171的DAC侧输入端子，并且将单位像素121-11的像素信号的信号电平与参考电势(斜坡波)进行比较。
此时，比较部171的VSL侧输入端子处的电压变为[Vsig+ΔVnoise'(CM)+[ΔVOUT+ΔVnoise(FBL)+ΔVnoise(RST)]*GSF]。因此，从单位像素121-11读取的像素信号的信号电平(Signal(D))由下面的方程式(4)来表示。
Signal(D)＝[Vsig+ΔVnoise'(CM)+[ΔVOUT+ΔVnoise(FBL)+ΔVnoise(RST)]*GSF]-[ΔVnoise'(CM)]
＝Vsig+[ΔVOUT+ΔVnoise(FBL)+ΔVnoise(RST)]*GSF…(4)
从时刻T75至时刻T78，针对单位像素121-21，重复类似处理。
图40是图示了针对像素部120的单位像素121-31和121-41进行的数据读取阶段处理的流程的示例的时序图。如图40所示，针对单位像素121-31和121-41的各者，重复与针对单位像素121-11进行的处理类似的处理。
图41是图示了针对像素部120的单位像素121-12和121-22进行的数据读取阶段处理的流程的示例的时序图。如图41所示，针对单位像素121-12和121-22的各者，重复与针对单位像素121-11进行的处理类似的处理。然而，在这种情况下，使选择控制信号(ΦSEL2)导通(步骤S171)。
图42是图示了针对像素部120的单位像素121-32和121-42进行的数据读取阶段处理的流程的示例的时序图。如图42所示，针对单位像素121-32和121-42的各者，重复与针对单位像素121-12进行的处理类似的处理。
通过进行如上所述的各处理，图像传感器100可以抑制被摄图像的图像质量下降。
<2.第二实施例>
<成像装置>
同时，本发明可应用于图像传感器件以外的器件。例如，本发明也可以应用于例如成像装置等具有图像传感器件的装置(电子设备等)。图43是图示了作为应用本发明的电子设备的示例的成像装置的主要构造例的框图。图43所示的成像装置600是拍摄被摄体的图像且将被摄体的图像作为电信号输出的装置。
如图43所示，成像装置600包括光学部611、CMOS图像传感器612、图像处理器613、显示部614、编码解码处理器615、存储部616、输出部617、通信部618、控制部621、操作部622和驱动器623。
光学部611由调整用于被摄体的焦点且聚集来自焦点位置的光的透镜、调整曝光的光圈和控制成像时间的快门等形成。光学部611使来自被摄体的光(入射光)透过以使之供给到CMOS图像传感器612。
CMOS图像传感器612进行入射光的光电转换且进行各像素的信号(像素信号)的A/D转换，进行例如CDS等信号处理，并且将处理后的被摄图像数据供给到图像处理器613。
图像处理器613对通过图像传感器612而获得的被摄图像数据进行图像处理。更加具体地，图像处理器613对CMOS图像传感器612供给来的被摄图像数据进行例如混色校正、黑电平校正、白平衡校正、去马赛克处理、矩阵处理、伽马校正和YC转换等各种类型的图像处理。图像处理器613将经过图像处理的被摄图像数据供给到显示部614。
显示部614(例如，被形成为液晶显示器等)显示图像处理器613供给来的被摄图像数据的图像(例如，被摄体的图像)。
根据需要，图像处理器613还将经过图像处理的被摄图像数据供给到编码解码处理器615。
编码解码处理器615将预定系统的编码处理施加于图像处理器613供给来的被摄图像数据，并且将获得的编码数据供给到存储部616。此外，编码解码处理器615读取记录于存储部616中的编码数据，解码该编码数据以产生解码图像数据且将解码图像数据供给到图像处理器613。
图像处理器613将预定的图像处理施加于编码解码处理器615供给来的解码图像数据。图像处理器613将经过图像处理的解码图像数据供给到显示部614。显示部614(例如，被形成为液晶显示器等)显示图像处理器613供给来的解码图像数据的图像。
此外，编码解码处理器615可以将通过对图像处理器613供给来的被摄图像数据进行编码而获得的编码数据或从存储部616读取的被摄图像数据的编码数据供给到输出部617，并且可以将这些数据输出到成像装置600的外部。此外，编码解码处理器615可以将编码前的被摄图像数据或通过对从存储部616读取的编码数据进行解码而获得的解码图像数据供给到输出部617，并且可以将这些数据输出到成像装置600的外部。
此外，编码解码处理器615也可以通过通信部618将被摄图像数据、被摄图像数据的编码数据或解码图像数据传输到另一个装置。编码解码处理器615也可以通过通信部618获得被摄图像数据和图像数据的编码数据。编码解码处理器615适当地编码或解码通过通信部618而获得的被摄图像数据和图像数据的编码数据。编码解码处理器615可以将获得的图像数据或编码数据供给到图像处理器613或可以将这些数据输出到如上所述的存储部616、输出部617和通信部618。
存储部616存储编码解码处理器615供给来的编码数据等。根据需要，编码解码处理器615读取存储于存储部616的编码数据以将它们解码。将通过解码处理而获得的被摄图像数据供给到显示部614，并且显示与被摄图像数据相对应的被摄图像。
输出部617(其包括例如外部输出端子等外部输出接口)通过外部输出接口将通过编码解码处理器615而供给来的各种数据输出到成像装置600的外部。
通信部618将编码解码处理器615供给来的例如图像数据和编码数据等各种类型的信息供给到作为预定通信(有线或无线通信)的通信配对装置的另一个装置。通信部618也获得来自作为预定通信(有线或无线通信)的通信配对装置的另一个装置的例如图像数据和编码数据等各种类型的信息，并且将这些信息供给到编码解码处理器615。
控制部621控制成像装置600的各处理器(操作部622、驱动器623和由虚线620围绕的各处理器)的操作。
操作部622(其例如由jog dial(商标)、按键、按钮或触摸面板等任意输入器件形成)接收例如用户等输入的操作，并且将与操作输入相对应的信号供给到控制部621。
驱动器623例如读取其上安装的例如磁盘、光盘、磁光盘和半导体存储器等可移除媒介624。驱动器623从可移除媒介624读取例如程序和数据等各种类型的信息，并且将这些信息供给到控制部621。此外，当可写入的可移除媒介624安装在驱动器623上时，驱动器623例如将通过控制部621而供给来的例如图像数据和编码数据等各种类型的信息存储到可移除媒介624。
作为上述的成像装置600的CMOS图像传感器612，能够应用上面各实施例所述的本发明。即，上述的图像传感器100用作CMOS图像传感器612。据此，CMOS图像传感器612可以抑制被摄图像的图像质量下降。因此，成像装置600可以通过摄取被摄体的图像来获得更高质量的被摄图像。
可以由硬件或软件执行上述系列的处理。当由软件执行上述系列的处理时，从网络或记录媒介安装形成软件的程序。
记录媒介例如由图43所示的记录有程序的并且被分配用于将程序传递给用户的可移除媒介624以与装置主体分离的形式形成。可移除媒介624包括磁盘(其包括软盘)和光盘(其包括CD-ROM和DVD)。还包括磁光盘(其包括MD(Mini Disc：微型盘))和半导体存储器。
在这种情况下，可以通过将可移除媒介624安装在驱动器623上来将程序安装在存储部616上。
也可以通过例如局域网、因特网和数字卫星广播等有线或无线传输媒介来提供程序。在这种情况下，可以通过通信部618接收程序以将程序安装在存储部616上。
也可以事先将程序安装在存储部616上和控制部621内的ROM(Read Only Memory：只读存储器)上。
同时，计算机执行的程序可以是按照本说明书所述的顺序以时间顺序进行其处理的程序或可以是并行地或必要时(例如，当发起调用时)进行其处理的程序。
此外，在本说明书中，记录于记录媒介的程序的说明步骤不仅包括按照所述的顺序以时间顺序进行的处理而且包括未必以时间顺序进行的并行地或单独地执行的处理。
此外，上述各步骤中的处理可以在上述的各装置中或在上述装置以外的任何装置中得到执行。在这种情况下，执行处理的装置可以包括用于执行处理所需的功能(功能模块等)。此外，处理所需的信息可以被适当地传输到装置。
此外，在本说明书中，系统意味着多个组件(装置、模块(部件)等)的装配且不管所有组件是否在同一壳体内。因此，存储于不同壳体内的通过网络来连接的多个装置和通过将多个模块存储于一个壳体内而获得的一个装置都是系统。
也可以将上述的作为一个装置(或处理器)的构造划分成多个装置(或处理器)。相反，也可以将上述的作为多个装置(或处理器)的构造放在一起作为一个装置(或处理器)。此外，当然可以的是，将上述构造以外的构造添加到各装置(或各处理器)的构造。此外，也可以将某一装置(或处理器)的构造的一部分包括在另一个装置(或另一个处理器)的构造内，只要作为整体系统的构造和操作是实质相同的。
尽管参照附图详细说明了本发明的优选实施例，但是本发明的技术范围不限于这些示例。清楚的是，本发明技术领域内的普通技术人员可以在权利要求书记载的技术理念的范围内构思出各种变型例或修正例，且应理解的是，这些变型例或修正例也自然属于本发明的技术范围。
例如，本发明可以被构造为云计算，其中，多个装置共用一个功能以通过网络来共同处理。
此外，可以由一个装置或由以共享方式的多个装置执行上述流程图所述的各步骤。
此外，当多个处理包括在一个步骤中时，可以由一个装置或由以共享方式的多个装置执行包括在一个步骤中的多个处理。
本发明不限于此，并且也可以被实施为安装在形成这样的设备或系统的装置上的任何构造，例如，作为系统LSI(大规模集成)等的处理器、使用多个处理器等的模块、使用多个模块等的单元和通过将其它功能添加到所述单元而获得的套件(即，装置的构造的一部分)。
同时，本发明也可以具有下面的构造。
(1)一种信号处理器件，其包括：
连接控制部，控制将从单位像素读取的信号与参考电压进行比较的比较部的输出与所述单位像素的浮动扩散之间的连接；和
连接部，根据所述连接控制部的控制来将所述比较部的输出与所述单位像素的浮动扩散连接或断开。
(2)根据(1)所述的信号处理器件，其中，
所述连接部包括MOSFET，所述MOSFET作为开关进行驱动以根据所述连接控制部供给来的控制信号将所述比较部的输出与所述单位像素的浮动扩散连接或断开。
(3)根据(1)或(2)所述的信号处理器件，其中，
所述连接部根据所述连接控制部的控制将所述比较部的输出与连接至所述单位像素的浮动扩散的复位晶体管连接或断开。
(4)根据(1)至(3)中任一项所述的信号处理器件，其中，
所述连接部针对以矩阵方式布置有多个单位像素的像素阵列中的单位像素的各列而设置。
(5)根据(1)至(4)中任一项所述的信号处理器件，其中，
多个由所述像素阵列的一些所述单位像素形成的单位像素部形成于所述像素阵列，且
所述连接部针对各所述单位像素部的所述单位像素的各列而设置。
(6)根据(1)至(5)中任一项所述的信号处理器件，其中，
所述连接控制部控制所述连接部以将所述比较部的所述输出连接至所述单位像素的所述浮动扩散从而将所述比较部的所述输出作为复位电平反馈至所述浮动扩散，并且此后控制所述连接部以使所述比较部的所述输出与所述单位像素的所述浮动扩散断开，从而使所述浮动扩散能够保持所述复位电平。
(7)根据(1)至(6)中任一项所述的信号处理器件，还包括：
复位控制部，控制所述单位像素的各行的所述复位晶体管的操作，其中，
所述复位控制部连接所述像素阵列的所述单位像素的当前行的所述复位晶体管，
此后，所述连接控制部控制所述连接部以将所述比较部的所述输出顺序地连接至所述单位像素的各列的所述浮动扩散，从而将所述比较部的所述输出作为所述复位电平顺序地反馈到所述单位像素的各列的所述浮动扩散，并且此后，所述连接控制部控制所述连接部以使所述比较部的所述输出与所述单位像素的所述浮动扩散断开，从而使所述浮动扩散能够保持所述复位电平，且
此后，所述复位控制部还断开所述像素阵列的所述单位像素的当前行的所述复位晶体管。
(8)根据(1)至(7)中任一项所述的信号处理器件，还包括：
信号线连接控制部，控制对从所述单位像素读取的信号进行传输的信号线与所述比较部的输入之间的连接；和
信号线连接部，根据所述信号线连接控制部的控制将所述信号线与所述比较部的所述输入连接或断开。
(9)根据(1)至(8)中任一项所述的信号处理器件，其中，
所述信号线连接部针对以矩阵方式布置有多个所述单位像素的像素阵列中的所述单位像素的各列来设置。
(10)根据(1)至(9)中任一项所述的信号处理器件，其中，
当所述连接控制部将所述比较部的所述输出作为复位电平反馈到所述浮动扩散时，所述信号线连接控制部控制所述单位像素的列的所述信号线连接部以将所述单位像素的列的所述信号线连接至所述比较部的所述输入。
(11)根据(1)至(10)中任一项所述的信号处理器件，还包括：
所述比较部；和
进行计数直至所述比较部的比较结果改变的计数器。
(12)根据(1)至(11)中任一项所述的信号处理器件，其中，
所述比较部和所述计数器针对以矩阵方式布置有多个所述单位像素的像素阵列中形成的多个由所述像素阵列中的一些所述单位像素形成的单位像素部中的各者来设置。
(13)根据(1)至(12)中任一项所述的信号处理器件，还包括：
由多个所述单位像素形成的单位像素组。
(14)根据(1)至(13)中任一项所述的信号处理器件，其中，
所述单位像素组形成以矩阵方式布置有多个所述单位像素的像素阵列，且
所述连接部针对所述像素阵列的所述单位像素的各列来设置。
(15)根据(1)至(14)中任一项所述的信号处理器件，其中，
多个由所述像素阵列中的一些单位像素形成的单位像素部形成于所述像素阵列，且
所述连接部针对各单位像素部的单位像素的各列来设置。
(16)一种控制方法，其包括：
将比较部的输出连接至单位像素的浮动扩散，从而将所述比较部的所述输出作为复位电平反馈至所述浮动扩散，所述比较部用于将从所述单位像素读取的信号与参考电压进行比较，以及
使所述比较部的所述输出与所述单位像素的所述浮动扩散断开，从而使所述浮动扩散能够保持所述复位电平。
(17)一种图像传感器件，其包括：
像素阵列，在所述像素阵列中以矩阵方式布置有多个单位像素；
连接控制部，控制将从所述单位像素读取的信号与参考电压进行比较的比较部的输出与所述单位像素的浮动扩散之间的连接；和
连接部，针对所述像素阵列的所述单位像素的各列而设置，并且根据所述连接控制部的控制将所述比较部的所述输出与所述单位像素的所述浮动扩散连接或断开。
(18)根据(17)所述的图像传感器件，还包括：
所述比较部；和
进行计数直至所述比较部的比较结果改变的计数器，其中，
在所述像素阵列中形成有多个由所述像素阵列的一些所述单位像素形成的单位像素部，
所述比较部和所述计数器针对各所述单位像素部而设置，且
所述连接部针对各所述单位像素部的所述单位像素的各列而设置。
(19)根据(17)或(18)所述的图像传感器件，还包括多个半导体基板，其中，
所述连接控制部、所述连接部、所述比较部和所述计数器形成在与形成有所述像素阵列的半导体基板不同的半导体基板上。
(20)一种电子设备，其包括：
成像部，拍摄被摄体的图像；和
图像处理器，对通过所述成像部进行成像而获得的图像数据进行图像处理，
所述成像部包括：
以矩阵方式布置有多个单位像素的像素阵列；
连接控制部，控制将从所述单位像素读取的信号与参考电压进行比较的比较部的输出与所述单位像素的浮动扩散之间的连接；和
连接部，针对所述像素阵列的所述单位像素的各列而设置且根据所述连接控制部的控制将所述比较部的所述输出与所述单位像素的所述浮动扩散连接或断开。
参考符号列表
100 图像传感器 101 像素阵列
102 VSL连接部 103 A/D转换器
104 水平传输部 105 FBL连接部
110 控制部 111 区域扫描部
112 VSL连接控制部 113 A/D转换器
114 水平扫描部 115 FBL连接控制部
120 像素部 121 单位像素
141 区域FBL连接部 142 区域VSL连接部
143 区域A/D转换器 144 D/A转换器
151 像素基板 152 电路基板
161 VSL开关 162 FBL开关
171 比较部 172 计数器
181和182 电容器 183 VRST开关
184 XOFFLM开关 185 电流源
186和187 AZ开关 188 FBEN开关
189 VROL开关 600 成像装置
612 CMOS图像传感器

Claims (20)

1.一种信号处理器件，其包括：
连接控制部，控制将从单位像素读取的信号与参考电压进行比较的比较部的输出与所述单位像素的浮动扩散之间的连接；和
连接部，根据所述连接控制部的控制将所述比较部的所述输出与所述单位像素的所述浮动扩散连接或断开。
2.根据权利要求1所述的信号处理器件，其中，
所述连接部包括MOSFET，所述MOSFET作为开关进行驱动以根据所述连接控制部供给来的控制信号将所述比较部的所述输出与所述单位像素的所述浮动扩散连接或断开。
3.根据权利要求1所述的信号处理器件，其中，
所述连接部根据所述连接控制部的控制将所述比较部的所述输出与连接至所述单位像素的所述浮动扩散的复位晶体管连接或断开。
4.根据权利要求1所述的信号处理器件，其中，
所述连接部针对以矩阵方式布置有多个所述单位像素的像素阵列中的所述单位像素的各列而设置。
5.根据权利要求4所述的信号处理器件，其中，
在所述像素阵列中形成有多个由所述像素阵列中的一些单位像素形成的单位像素部，且
所述连接部针对各所述单位像素部的所述单位像素的各列设置。
6.根据权利要求5所述的信号处理器件，其中，
所述连接控制部控制所述连接部以将所述比较部的所述输出连接至所述单位像素的所述浮动扩散从而将所述比较部的所述输出作为复位电平反馈至所述浮动扩散，并且此后控制所述连接部以使所述比较部的所述输出与所述单位像素的所述浮动扩散断开，从而使所述浮动扩散能够保持所述复位电平。
7.根据权利要求6所述的信号处理器件，还包括：
复位控制部，控制所述单位像素的各行的所述复位晶体管的操作，其中，
所述复位控制部连接所述像素阵列的所述单位像素的当前行的所述复位晶体管，
此后，所述连接控制部控制所述连接部以将所述比较部的所述输出顺序地连接至所述单位像素的各列的所述浮动扩散，从而将所述比较部的所述输出作为所述复位电平顺序地反馈到所述单位像素的各列的所述浮动扩散，并且此后，所述连接控制部控制所述连接部以使所述比较部的所述输出与所述单位像素的所述浮动扩散断开，从而使所述浮动扩散能够保持所述复位电平，且
此后，所述复位控制部还断开所述像素阵列的所述单位像素的当前行的所述复位晶体管。
8.根据权利要求1所述的信号处理器件，还包括：
信号线连接控制部，控制对从所述单位像素读取的信号进行传输的信号线与所述比较部的输入之间的连接；和
信号线连接部，根据所述信号线连接控制部的控制将所述信号线与所述比较部的所述输入连接或断开。
9.根据权利要求8所述的信号处理器件，其中，
所述信号线连接部针对以矩阵方式布置有多个所述单位像素的像素阵列中的所述单位像素的各列来设置。
10.根据权利要求9所述的信号处理器件，其中，
当所述连接控制部将所述比较部的所述输出作为复位电平反馈到所述浮动扩散时，所述信号线连接控制部控制所述单位像素的列的所述信号线连接部以将所述单位像素的列的所述信号线连接至所述比较部的所述输入。
11.根据权利要求1所述的信号处理器件，还包括：
所述比较部；和
进行计数直至所述比较部的比较结果改变的计数器。
12.根据权利要求11所述的信号处理器件，其中，
所述比较部和所述计数器针对以矩阵方式布置有多个所述单位像素的像素阵列中形成的多个由所述像素阵列中的一些所述单位像素形成的单位像素部中的各者来设置。
13.根据权利要求1所述的信号处理器件，还包括：
由多个所述单位像素形成的单位像素组。
14.根据权利要求13所述的信号处理器件，其中，
所述单位像素组形成以矩阵方式布置有多个所述单位像素的像素阵列，且
所述连接部针对所述像素阵列的所述单位像素的各列来设置。
15.根据权利要求14所述的信号处理器件，其中，
多个由所述像素阵列中的一些单位像素形成的单位像素部形成于所述像素阵列，且
所述连接部针对各单位像素部的单位像素的各列来设置。
16.一种控制方法，其包括：
将比较部的输出连接至单位像素的浮动扩散，从而将所述比较部的所述输出作为复位电平反馈至所述浮动扩散，所述比较部用于将从所述单位像素读取的信号与参考电压进行比较，以及
使所述比较部的所述输出与所述单位像素的所述浮动扩散断开，从而使所述浮动扩散能够保持所述复位电平。
17.一种图像传感器件，其包括：
像素阵列，在所述像素阵列中以矩阵方式布置有多个单位像素；
连接控制部，控制将从所述单位像素读取的信号与参考电压进行比较的比较部的输出与所述单位像素的浮动扩散之间的连接；和
连接部，针对所述像素阵列的所述单位像素的各列而设置，并且根据所述连接控制部的控制将所述比较部的所述输出与所述单位像素的所述浮动扩散连接或断开。
18.根据权利要求17所述的图像传感器件，还包括：
所述比较部；和
进行计数直至所述比较部的比较结果改变的计数器，其中，
在所述像素阵列中形成有多个由所述像素阵列的一些所述单位像素形成的单位像素部，
所述比较部和所述计数器针对各所述单位像素部而设置，且
所述连接部针对各所述单位像素部的所述单位像素的各列而设置。
19.根据权利要求18所述的图像传感器件，还包括多个半导体基板，其中，
所述连接控制部、所述连接部、所述比较部和所述计数器形成在与形成有所述像素阵列的半导体基板不同的半导体基板上。
20.一种电子设备，其包括：
成像部，拍摄被摄体的图像；和
图像处理器，对通过所述成像部进行成像而获得的图像数据进行图像处理，
所述成像部包括：
以矩阵方式布置有多个单位像素的像素阵列；
连接控制部，控制将从所述单位像素读取的信号与参考电压进行比较的比较部的输出与所述单位像素的浮动扩散之间的连接；和
连接部，针对所述像素阵列的所述单位像素的各列而设置且根据所述连接控制部的控制将所述比较部的所述输出与所述单位像素的所述浮动扩散连接或断开。
CN201580026327.9A 2014-05-26 2015-05-14 信号处理器件、控制方法、图像传感器件和电子设备 Active CN106464819B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014-107809 2014-05-26
JP2014107809 2014-05-26
PCT/JP2015/063862 WO2015182390A1 (ja) 2014-05-26 2015-05-14 信号処理装置、制御方法、撮像素子、並びに、電子機器

Publications (2)

Publication Number Publication Date
CN106464819A true CN106464819A (zh) 2017-02-22
CN106464819B CN106464819B (zh) 2020-01-14

Family

ID=54698727

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580026327.9A Active CN106464819B (zh) 2014-05-26 2015-05-14 信号处理器件、控制方法、图像传感器件和电子设备

Country Status (5)

Country Link
US (2) US10044955B2 (zh)
JP (1) JP6607187B2 (zh)
KR (2) KR102303870B1 (zh)
CN (1) CN106464819B (zh)
WO (1) WO2015182390A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110463189A (zh) * 2017-03-29 2019-11-15 株式会社尼康 摄像元件及电子相机
US10873715B2 (en) 2016-07-01 2020-12-22 Sony Semiconductor Solutions Corporation Solid-state image sensor, imaging device, and method of controlling solid-state image sensor

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106464819B (zh) * 2014-05-26 2020-01-14 索尼公司 信号处理器件、控制方法、图像传感器件和电子设备
WO2017179442A1 (ja) * 2016-04-14 2017-10-19 ソニー株式会社 固体撮像素子および固体撮像素子の動作方法、撮像装置、並びに電子機器
WO2017212693A1 (ja) * 2016-06-08 2017-12-14 ソニー株式会社 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
US9967496B2 (en) * 2016-06-30 2018-05-08 Sony Corporation Active reset circuit for reset spread reduction in single-slope ADC
JP6661498B2 (ja) * 2016-09-12 2020-03-11 シャープ株式会社 放射線検出器、および放射線検出方法
US10686996B2 (en) 2017-06-26 2020-06-16 Facebook Technologies, Llc Digital pixel with extended dynamic range
US10917589B2 (en) * 2017-06-26 2021-02-09 Facebook Technologies, Llc Digital pixel with extended dynamic range
US10598546B2 (en) 2017-08-17 2020-03-24 Facebook Technologies, Llc Detecting high intensity light in photo sensor
US11906353B2 (en) 2018-06-11 2024-02-20 Meta Platforms Technologies, Llc Digital pixel with extended dynamic range
US10897586B2 (en) 2018-06-28 2021-01-19 Facebook Technologies, Llc Global shutter image sensor
US11943561B2 (en) 2019-06-13 2024-03-26 Meta Platforms Technologies, Llc Non-linear quantization at pixel sensor
US11936998B1 (en) 2019-10-17 2024-03-19 Meta Platforms Technologies, Llc Digital pixel sensor having extended dynamic range
US11902685B1 (en) 2020-04-28 2024-02-13 Meta Platforms Technologies, Llc Pixel sensor having hierarchical memory
US11956560B2 (en) 2020-10-09 2024-04-09 Meta Platforms Technologies, Llc Digital pixel sensor having reduced quantization operation
US20240113402A1 (en) 2021-08-30 2024-04-04 Lg Energy Solution, Ltd. Cylindrical battery cell, and battery pack and vehicle including the same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1649164A (zh) * 2004-01-28 2005-08-03 三星电子株式会社 能够减少功耗的固态图像拾取设备
US7595830B2 (en) * 2005-10-27 2009-09-29 Funai Electric Co., Ltd. Imaging device with normal and reduced sensitivity readout
JP2012019167A (ja) * 2010-07-09 2012-01-26 Panasonic Corp 固体撮像装置およびその駆動方法
JP2012114838A (ja) * 2010-11-26 2012-06-14 Panasonic Corp 固体撮像装置およびカメラシステム
CN102859996A (zh) * 2010-02-26 2013-01-02 松下电器产业株式会社 固体摄像装置及其驱动方法、照相机
CN102891967A (zh) * 2011-07-19 2013-01-23 佳能株式会社 成像装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10281870A (ja) 1997-02-04 1998-10-23 Matsushita Electron Corp 物理量分布検知半導体装置およびその駆動方法
US6535247B1 (en) * 1998-05-19 2003-03-18 Pictos Technologies, Inc. Active pixel sensor with capacitorless correlated double sampling
WO2003024091A1 (en) * 2000-11-16 2003-03-20 California Institute Of Technology Photodiode cmos imager with column-feedback soft-reset
US6777660B1 (en) * 2002-02-04 2004-08-17 Smal Technologies CMOS active pixel with reset noise reduction
US7277129B1 (en) * 2002-10-31 2007-10-02 Sensata Technologies, Inc. Pixel design including in-pixel correlated double sampling circuit
WO2004064386A1 (en) * 2003-01-08 2004-07-29 Smal Camera Technologies Precise cmos imager transfer function control for expanded dynamic range imaging using variable-height multiple reset pulses
US9609243B2 (en) * 2007-05-25 2017-03-28 Uti Limited Partnership Systems and methods for providing low-noise readout of an optical sensor
KR101512737B1 (ko) * 2008-11-06 2015-04-22 삼성전자주식회사 픽셀 센서 어레이 및 이를 이용한 이미지 센서
JP5470181B2 (ja) 2010-07-09 2014-04-16 パナソニック株式会社 固体撮像装置
KR20120015702A (ko) * 2010-08-13 2012-02-22 삼성전자주식회사 단위 화소 및 이를 포함하는 화소 어레이
JP2012151369A (ja) 2011-01-20 2012-08-09 Panasonic Corp 固体撮像装置
JPWO2013018293A1 (ja) * 2011-08-04 2015-03-05 パナソニック株式会社 固体撮像装置及びスイッチング回路
US9191598B2 (en) * 2011-08-09 2015-11-17 Altasens, Inc. Front-end pixel fixed pattern noise correction in imaging arrays having wide dynamic range
JP5862126B2 (ja) * 2011-09-06 2016-02-16 ソニー株式会社 撮像素子および方法、並びに、撮像装置
WO2015038569A2 (en) * 2013-09-10 2015-03-19 Rambus Inc. Oversampled image sensor with conditional pixel readout
US20150172573A1 (en) * 2013-12-16 2015-06-18 Yibing Michelle Wang Reset noise reduction with feedback
CN106464819B (zh) * 2014-05-26 2020-01-14 索尼公司 信号处理器件、控制方法、图像传感器件和电子设备

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1649164A (zh) * 2004-01-28 2005-08-03 三星电子株式会社 能够减少功耗的固态图像拾取设备
US7595830B2 (en) * 2005-10-27 2009-09-29 Funai Electric Co., Ltd. Imaging device with normal and reduced sensitivity readout
CN102859996A (zh) * 2010-02-26 2013-01-02 松下电器产业株式会社 固体摄像装置及其驱动方法、照相机
JP2012019167A (ja) * 2010-07-09 2012-01-26 Panasonic Corp 固体撮像装置およびその駆動方法
JP2012114838A (ja) * 2010-11-26 2012-06-14 Panasonic Corp 固体撮像装置およびカメラシステム
CN102891967A (zh) * 2011-07-19 2013-01-23 佳能株式会社 成像装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10873715B2 (en) 2016-07-01 2020-12-22 Sony Semiconductor Solutions Corporation Solid-state image sensor, imaging device, and method of controlling solid-state image sensor
CN110463189A (zh) * 2017-03-29 2019-11-15 株式会社尼康 摄像元件及电子相机
CN110463189B (zh) * 2017-03-29 2022-11-01 株式会社尼康 摄像元件及电子相机

Also Published As

Publication number Publication date
US20190014279A1 (en) 2019-01-10
KR102303870B1 (ko) 2021-09-23
US10389958B2 (en) 2019-08-20
KR20210115064A (ko) 2021-09-24
KR20170008732A (ko) 2017-01-24
US10044955B2 (en) 2018-08-07
JP6607187B2 (ja) 2019-11-20
US20170264841A1 (en) 2017-09-14
JPWO2015182390A1 (ja) 2017-04-20
WO2015182390A1 (ja) 2015-12-03
CN106464819B (zh) 2020-01-14

Similar Documents

Publication Publication Date Title
CN106464819A (zh) 信号处理器件、控制方法、图像传感器件和电子设备
CN107482027B (zh) 成像设备
EP2234387B1 (en) Solid-state imaging device, driving method of solid-state imaging device, and electronic apparatus
US20120013778A1 (en) Method of driving solid-state imaging apparatus
US11431935B2 (en) Synchronized solid-state imaging element, imaging device, and electronic device
US20180343411A1 (en) Solid-state imaging device and imaging apparatus
JP5506450B2 (ja) 固体撮像装置及び固体撮像装置の駆動方法
JP6691668B2 (ja) 信号処理装置、制御方法、撮像素子、並びに、電子機器
CN109983583B (zh) 成像元件和电子设备
US20150319388A1 (en) Driving method for an image pickup apparatus, image pickup apparatus, and image pickup system
CN111656772A (zh) 摄像装置和电子设备
US9118858B2 (en) Image pickup apparatus, image pickup system and driving method of image pickup apparatus
CN106416227B (zh) 信号处理装置、控制方法、图像捕获元件和电子设备
US20140139715A1 (en) Solid-state image pickup device, method of controlling solid-state image pickup device, and image pickup device
JP2016058763A (ja) 信号処理装置、制御方法、撮像素子、並びに、電子機器
JP7384211B2 (ja) 撮像素子、及び、撮像装置
WO2021066065A1 (ja) 撮像素子、及び、撮像装置
US10090355B2 (en) Image sensor device with first and second source followers and related methods
CN117678233A (zh) 摄像元件以及摄像装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant