CN109983583B - 成像元件和电子设备 - Google Patents

成像元件和电子设备 Download PDF

Info

Publication number
CN109983583B
CN109983583B CN201780072194.8A CN201780072194A CN109983583B CN 109983583 B CN109983583 B CN 109983583B CN 201780072194 A CN201780072194 A CN 201780072194A CN 109983583 B CN109983583 B CN 109983583B
Authority
CN
China
Prior art keywords
transfer
pixel
transistor
floating diffusion
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780072194.8A
Other languages
English (en)
Other versions
CN109983583A (zh
Inventor
北野伸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Priority claimed from PCT/JP2017/043158 external-priority patent/WO2018110302A1/en
Publication of CN109983583A publication Critical patent/CN109983583A/zh
Application granted granted Critical
Publication of CN109983583B publication Critical patent/CN109983583B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

成像器件包括第一像素。第一像素包括用于将入射光转换成电荷的光电转换元件，和用于传输电荷的第一传输元件和第二传输元件。第一传输元件连接在光电转换元件和第二传输元件之间。第一像素包括连接到第二传输元件的复位元件；浮动扩散；和连接到浮动扩散以放大浮动扩散的电压的放大元件。浮动扩散连接在第二传输元件和放大元件之间。

Description

成像元件和电子设备
技术领域
本技术涉及一种成像元件和电子设备，更具体地，涉及一种能够提高电荷电压转换敏感度的成像元件和电子设备。
<相关申请的交叉参考>
本申请主张享有于2017年9月11日提交的日本优先专利申请JP2017-173968的权益，并将该日本优先专利申请的全部内容以引用的方式并入本文。
背景技术
在现有技术的图像传感器中，像素中的电荷电压转换敏感度(以下也称为敏感度)与饱和电荷数之间存在折衷关系，且如果为了提高敏感度而减小浮动扩散容量，那么电池的电压变化增加。因此，还未读取与超过能够被处理的容许电压值对应的电荷。
同时，已经考虑为了增加敏感度而去除电荷复位开关的技术(例如，参见专利文献1和非专利文献1)。
引用列表
专利文献
专利文献1：JP 05-268526 A
非专利文献
非专利文献1：Min-Woong Seo,"A 0.27e-rms Read Noise 220uV/e-ConversionGain Reset-Gate-Less CMOS Image Sensor With 0.11um CIS Process(采用0.11um CIS工艺的0.27e-rms读取噪声220uV/e-转换增益复位-无栅CMOS图像传感器)",et.al,IEEEELECTRON DEVICE LETTER,Vol.36,NO.12,Dec.2015
发明内容
技术问题
然而，这些方法需要非常高的复位电压，这在安装时难以实现。
鉴于上述情况提出了本技术，本技术的目的是能够提高电荷电压转换敏感度。
技术方案
根据本技术的第一方面，成像器件包括第一像素。所述第一像素包括：用于将入射光转换成电荷的光电转换元件；和用于传输所述电荷的第一传输元件和第二传输元件。所述第一传输元件连接在所述光电转换元件和所述第二传输元件之间。所述第一像素包括：连接到所述第二传输元件的复位元件；浮动扩散；和连接到所述浮动扩散以放大所述浮动扩散的电压的放大元件。所述浮动扩散连接在所述第二传输元件和所述放大元件之间。
根据本技术的第一方面，所述第一传输元件、所述第二传输元件和所述复位元件是晶体管。
根据本技术的第一方面，所述第二传输元件的栅极包括多个分离的栅极部。
根据本技术的第一方面，所述第一传输元件的栅极接收第一控制信号，以控制所述电荷到所述第二传输元件的传输，且所述第二传输元件的栅极接收第二控制信号，以控制从所述第一传输元件接收的电荷到所述浮动扩散的传输且控制复位信号到所述浮动扩散的传输。
根据本技术的第一方面，所述成像器件包括位于所述第二传输元件和所述浮动扩散之间的第三传输元件。
根据本技术的第一方面，所述第三传输元件是晶体管，且所述第三传输元件的栅极接收第三控制信号，以控制从所述第二传输元件接收的电荷到所述浮动扩散的传输且控制从所述第二传输元件接收的所述复位信号到所述浮动扩散的传输。
根据本技术的第一方面，所述成像器件包括：用于输出所述第一像素的像素信号的信号线；和选择元件，所述选择元件连接在所述信号线和所述放大元件之间，且根据选择信号将所述像素信号选择性地输出到所述信号线。
根据本技术的第一方面，所述成像器件包括一个或多个第二像素。所述一个或多个第二像素与所述第一像素共享所述复位元件、所述第二传输元件、所述浮动扩散和所述放大元件。
根据本技术的第一方面，所述成像器件包括：电容；和第三传输元件，所述第三传输元件连接在所述第二传输元件和所述电容之间且将所述电荷在所述第二传输元件处的溢出传输到所述电容。
根据本技术的第二方面，成像器件包括第一像素。所述第一像素包括：用于将入射光转换成第一电荷的第一光电转换元件；用于传输所述第一电荷的第一传输晶体管；和第二传输晶体管。在平面图中，所述第一传输晶体管位于所述第一光电转换元件和所述第二传输晶体管之间。所述第一像素包括：连接到所述第二传输晶体管的复位晶体管；和用于接收从所述第二传输晶体管传输的所述第一电荷的浮动扩散。在所述平面图中，所述第二传输晶体管位于所述复位晶体管和所述浮动扩散之间。
根据本技术的第二方面，在所述平面图中，所述第一传输晶体管的栅极在第一位置处与所述第二传输晶体管的栅极相邻，且在所述平面图中，所述复位晶体管的栅极在第二位置处与所述第二传输晶体管的栅极相邻。所述第一像素还包括第三传输晶体管，所述第三传输晶体管连接在所述第二传输晶体管和所述浮动扩散之间，以将从所述第二传输晶体管接收的所述第一电荷传输到所述浮动扩散。所述第三传输晶体管的栅极在第三位置处与所述第二传输晶体管的所述栅极相邻。所述第三位置位于所述第二传输晶体管的所述栅极与所述浮动扩散之间。
根据本技术的第二方面，所述第一像素还包括用于放大所述浮动扩散处的信号的放大晶体管。所述浮动扩散连接在所述第二传输晶体管和所述放大晶体管之间。
根据本技术的第二方面，所述成像器件包括第二像素。所述第二像素包括：用于将入射光转换成第二电荷的第二光电转换元件；和用于传输所述第二电荷的第三传输晶体管。在所述平面图中，第三传输晶体管的栅极在第四位置处与所述第二传输晶体管相邻。所述第一像素和所述第二像素共享至少所述浮动扩散和所述第二传输晶体管。
根据本技术的第二方面，所述成像器件包括第三像素。所述第三像素包括：用于将入射光转换成第三电荷的第三光电转换元件；和用于传输所述第三电荷的第四传输晶体管。在所述平面图中，所述第四传输晶体管的栅极在第五位置处与所述第二传输晶体管的所述栅极相邻。所述成像器件包括第四像素，所述第四像素包括：用于将入射光转换成第四电荷的第四光电转换元件；和用于传输所述第四电荷的第五传输晶体管。在所述平面图中，所述第五传输晶体管的栅极在第六位置处与所述第二传输晶体管的所述栅极相邻。
根据本技术的第三方面，成像器件包括至少一个像素。所述至少一个像素包括：用于将入射光转换成电荷的光电转换元件；和用于传输所述电荷的第一传输元件和第二传输元件。所述第一传输元件连接在所述光电转换元件和所述第二传输元件之间。所述至少一个像素包括：连接到所述第二传输元件的复位元件；和浮动扩散。所述成像器件包括用于驱动所述至少一个像素的驱动电路。
根据本技术的第四方面，成像器件包括第一像素。所述第一像素包括：光电转换元件；第一传输元件和第二传输元件。所述第一传输元件连接在所述光电转换元件和所述第二传输元件之间。所述第一像素包括：连接到所述第二传输元件的复位元件；浮动扩散；和连接到所述浮动扩散的放大元件。所述浮动扩散连接在所述第二传输元件和所述放大元件之间。
在本技术的一个方面中，提出一种能够在对单位像素中的电荷的复位进行控制的复位开关和将电荷转换成电压的浮动扩散之间进行完全电荷传输的节点，所述节点与控制从光电二极管读取电荷的传输开关相邻。
在本技术的又一个方面中，电子设备包括：成像单元，所述成像单元拍摄被摄体；和图像处理单元，所述图像处理单元对通过所述成像单元进行的拍摄而获得的图像数据进行图像处理，所述成像单元包括能够在对单位像素中的电荷的复位进行控制的复位开关和将电荷转换成电压的浮动扩散之间进行完全电荷传输的节点，所述节点与控制从光电二极管读取电荷的传输开关相邻。
本发明的有益效果
根据本技术，能够获得拍摄的图像。此外，根据本技术，能够提高电荷电压转换敏感度。
附图说明
图1是图示了图像传感器的主要构造例的图。
图2是图示了像素阵列的主要构造例的图。
图3是图示了单位像素的主要构造例的电路图。
图4是图示了单位像素的主要构造例的平面图。
图5是图示了单位像素131的主要构造例的断面图。
图6是用于说明驱动状态的示例的图。
图7是用于说明驱动状态的示例的图。
图8是用于说明驱动状态的示例的图。
图9是用于说明驱动状态的示例的图。
图10是用于说明驱动状态的示例的图。
图11是用于说明驱动状态的示例的图。
图12是用于说明驱动状态的示例的图。
图13是用于说明驱动状态的示例的图。
图14是用于说明驱动状态的示例的图。
图15是用于说明驱动状态的示例的图。
图16是图示了共享像素的主要构造例的平面图。
图17是图示了共享像素的主要构造例的平面图。
图18是图示了共享像素的主要构造例的平面图。
图19是图示了共享像素的主要构造例的平面图。
图20是图示了共享像素的主要构造例的平面图。
图21是图示了共享像素的主要构造例的平面图。
图22是图示了共享像素的主要构造例的平面图。
图23是图示了单位像素的主要构造例的平面图。
图24是用于说明驱动状态的示例的图。
图25是用于说明驱动状态的示例的图。
图26是图示了单位像素的主要构造例的平面图。
图27是图示了单位像素的主要构造例的电路图。
图28是图示了单位像素的主要构造例的平面图。
图29是说明了控制信号的示例的图。
图30是图示了单位像素和比较单元的主要构造例的电路图。
图31是图示了单位像素和比较单元的主要构造例的电路图。
图32是图示了单位像素和比较单元的主要构造例的电路图。
图33是图示了单位像素和比较单元的主要构造例的电路图。
图34是图示了成像器件的主要构造例的图。
具体实施方式
以下，将说明本发明的实施方式(以下称为实施例)。将按照下面的顺序给出说明。
1.电荷电压转换敏感度
2.第一实施例(SG晶体管和FG晶体管)
3.第二实施例(共享像素)
4.第三实施例(像素内容量)
5.第四实施例(全局快门)
6.第五实施例(SG划分)
7.第六实施例(源极接地电路)
8.第七实施例(SG晶体管)
9.第八实施例(像素A/D)
10.第九实施例(多个基板)
11.第十实施例(成像器件)
12.其他
<1.电荷电压转换敏感度>
在现有技术的图像传感器中，像素中的电荷电压转换敏感度(以下也称为敏感度)与饱和电荷数之间存在折衷关系，且如果为了提高敏感度而减小浮动扩散(FD：floatingdiffusion)容量，那么电池的电压变化增加。因此，还未读取与超过能够被处理的容许电压值对应的电荷。例如，在后级电路能够处理1V的电位幅度的情况下，虽然在50uV/e-(＝达到3.2fF)时，已将电位幅度处理到达到20000e-，但是如果翻倍到100uV/e-(＝达到1.6fF)，那么仅能够将电位幅度处理到达到10000e-。
顺便，为了提高敏感度，已考虑了如专利文献1和非专利文献1那样去除电荷复位开关的技术。
专利文献1公开了一种具有这样机制的电荷耦合器件(CCD：charge coupleddevice)的技术：通过改变半导体基板的电位且在不使用复位栅极等的情况下进行穿通来排出传输到浮动扩散层区域13b的电荷。在现有技术的技术中，虽然复位栅极连接到对应于13b的部分，但是通过消除复位栅极以减小浮动扩散区的寄生电容，可以提高元件的敏感度。此外，因为消除了复位栅极和复位漏极，所以也不需要用于复位栅极和复位漏极的配线，从而使面积减小且集成度提高。此外，消除了由复位栅极和浮动扩散层之间的电容而产生复位脉冲馈通噪声，且提高了S/N。
此外，非专利文献1公开了一种这样的技术：通过在像素中布置与现有技术中的复位漏极对应的节点而不布置复位晶体管栅极，且通过将25V的电压施加于与复位漏极对应的节点以进行穿通，来复位浮动扩散。通过该布置，减小浮动扩散的电容，从而实现高转换增益。
然而，因为浮动扩散的复位操作是图像传感器必不可少的操作，所以在这些方法中，使用极高的复位电压来提取电荷。在降低电压或减少工序的情况下不能使用这样的高电源电压，使得难以实现这些方法。
即使可以应用这些用于提高敏感度的技术，但是如果应用像素共享技术来减小像素尺寸，那么将共享FD，这可能降低敏感度。虽然也存在通过切换敏感度而能够在同一帧内同时获取低照度信号和高照度信号的传感器，但是有可能在高照度信号中混合kTC噪声。
<2.第一实施例>
<图像传感器>
图1图示了作为应用本技术的成像元件的实施例的图像传感器的主要构造例。
图1所示的图像传感器100是对来自被摄体的光进行光电转换并将该光输出为图像数据的器件。例如，图像传感器100被构造为使用互补金属氧化物半导体(CMOS：complementary metal oxide semiconductor)的CMOS图像传感器和使用电荷耦合器件(CCD：charge coupled device)的CCD图像传感器等。
如图1所示，图像传感器100包括：像素阵列区域121，像素阵列区域121是形成有用于进行光电转换的像素的区域；和外围电路区域122，外围电路区域122是形成有对像素内电路的驱动进行控制的控制电路和对从像素阵列区域121读取的信号进行处理的电路的区域。
这些区域的布局是任意的，不限于图1的示例。例如，图像传感器100可以由多个半导体基板形成，且像素阵列区域121和外围电路区域122可以形成在不同的半导体基板上。在这种情况下，多个半导体基板的布局是任意的。例如，图像传感器100可以由要被堆叠的多个半导体基板形成。此外，像素阵列区域121和外围电路区域122可以分成多个区域，或可以形成在多个半导体基板上。
<像素阵列区域>
图2图示了像素阵列区域121的主要构造例。如图2所示，在像素阵列区域121中，形成有单位像素131-11至单位像素131-MN(M和N是任意自然数)。在不需要将单位像素131-11至单位像素131-MN彼此区分以进行说明的情况下，将它们称为单位像素131。即，如图2所示，在像素阵列区域121中，以矩阵(阵列)布置M行和N列的单位像素131。
此外，如图2所示，在像素阵列区域121中，形成有垂直信号线132-1至垂直信号线132-N和控制线133-1至控制线133-M。在不需要将垂直信号线132-1至垂直信号线132-N彼此区分的情况下，将它们称为垂直信号线132，且在不需要将控制线133-1至控制线133-M彼此区分的情况下，将它们称为控制线133。
对于每列而言，与该列对应的垂直信号线132连接到单位像素131，对于每行而言，垂直信号线连接到与该行对应的控制线133。经由各控制线133传输针对(各行的)各单位像素131的控制信号。
根据经由控制线133供给来的控制信号而从单位像素131读取的信号经由垂直信号线132被传输到外围电路区域122的电路(例如，A/D转换器等)。在图2中，虽然将各行的控制线133图示为单条线，但是实际上，控制线133由用于单位像素131中的各种晶体管的多条控制线构成。
在图2中，说明了针对每列设置用于传输像素信号的信号线(垂直信号线132)并且针对每行设置控制线133。然而，单位像素131、信号线(垂直信号线132)和控制线133的布置是任意的，并不限于图2的示例。例如，单位像素131可以布置为形成蜂窝结构。此外，例如，可以针对每行设置信号线，或可以针对像素阵列区域121的每个区域(任意部分区域)设置信号线，或可以针对每个单位像素131设置信号线。此外，例如，可以针对每列设置控制线133，或可以针对像素阵列区域121的每个区域(任意部分区域)设置控制线133，或可以针对每个单位像素131设置控制线133。
<单位像素构造>
图3图示了单位像素131的电路的主要构造例。如图3所示，单位像素131包括光电二极管141(PD：photodiode)，传输晶体管142(TG)，复位晶体管143(RST)，放大晶体管144(AMP)和选择晶体管145(SEL)。单位像素131还具有SG 151和FG 152。
光电二极管141将接收的光光电转换成具有与光量对应的电荷量的光电荷(这里，光电子)，并且累积光电荷。光电二极管141的阳极连接到像素区域的地(接地)，阴极经由传输晶体管142连接到浮动扩散(FD)。毋庸置疑，可以使用这样的系统：光电二极管141的阴极连接到像素区域的电源(像素电源)，阳极经由传输晶体管142连接到浮动扩散(FD)，且将光电荷读取为光空穴。
传输晶体管142控制从光电二极管141读取光电荷。传输晶体管142的漏极连接到SG 151，且源极连接到光电二极管141的阴极。此外，传输控制信号被供给到传输晶体管142的栅极。通过该传输控制信号来控制从光电二极管141读取光电荷。例如，在传输控制信号(即，传输晶体管142的栅极电位)处于截止状态的情况下，没有光电荷从光电二极管141传输，而在导通状态下，累积在光电二极管141中的光电荷被传输到浮动扩散。即，传输晶体管142起到开关的作用。因此，传输晶体管142也称为传输开关。
复位晶体管143使单位像素中的电荷(例如，光电二极管141或浮动扩散的电荷)复位。复位晶体管143的漏极连接到电源电位(VRST)，且源极连接到SG 151。此外，复位控制信号被供给到复位晶体管143的栅极。通过该复位控制信号来控制单位像素中的电荷的复位。例如，在复位控制信号(即，复位晶体管143的栅极电位)处于截止状态的情况下，不进行复位，而在导通状态下，使单位像素中的电荷复位。
放大晶体管144放大浮动扩散的电位变化并将结果作为电信号(模拟信号)输出。即，放大晶体管144起到对浮动扩散的电压进行读取的读取电路的作用。放大晶体管144具有源极跟随器(漏极接地)的构造。放大晶体管144具有连接到浮动扩散(FG 152)的栅极，连接到源极跟随器电源电压(VDD)的漏极，和连接到选择晶体管145的漏极的源极。例如，放大晶体管144向选择晶体管145输出与浮动扩散的在复位状态下的电位对应的复位信号(复位电平)。此外，放大晶体管144向选择晶体管145输出与浮动扩散的在从光电二极管141传输光电荷的状态下的电位对应的光累积信号(信号电平)。
选择晶体管145控制从放大晶体管144供给的电信号到垂直信号线132(VSL)的输出。选择晶体管145的漏极具有连接到放大晶体管144的源极的漏极，和连接到垂直信号线132的源极。此外，选择控制信号被供给到选择晶体管145的栅极。通过该选择控制信号来控制从放大晶体管144供给的电信号到垂直信号线132(VSL)的输出。例如，在选择控制信号(即，选择晶体管145的栅极电位)处于截止状态的情况下，复位信号、像素信号等不从单位像素131输出到垂直信号线132。另一方面，在选择控制信号处于导通状态的情况下，从放大晶体管144输出的信号(复位信号、像素信号等)输出到垂直信号线132(从单位像素131读取复位信号、像素信号等)。
SG 151是能够进行完全电荷传输的节点，该节点设置在复位晶体管143和浮动扩散之间。即，SG 151是能够完全耗尽的节点。SG 151与传输晶体管142相邻。此外，SG 151连接到传输晶体管142、复位晶体管143和FG 152。SG 151能够将复位电压VRST施加到浮动扩散，且将SG 151的所有电荷传输到浮动扩散或复位晶体管143。此外，SG控制信号被供给到SG 151的栅极。通过该SG控制信号能够控制电位，从而能够实现施加复位电压VRST和完全耗尽。即，例如，在SG控制信号(即，SG 151的栅极电位)处于导通状态的情况下，复位电压VRST能够传递到浮动扩散。此外，从光电二极管141经由传输晶体管142供给的电荷能够完全传输到浮动扩散。
FG 152是将SG 151和浮动扩散分开的节点。类似于SG 151，FG 152可以具有能够进行完全电荷传输的结构。FG 152连接到SG 151和放大晶体管144(浮动扩散)。FG控制信号被供给到FG 152的栅极。该FG控制信号控制电荷从SG到浮动扩散的传输。例如，在FG控制信号(即，FG 152的栅极电位)处于截止状态的情况下，电荷不从SG 151传输到浮动扩散。另一方面，在FG控制信号处于导通状态的情况下，可以将电荷从SG 151传输到浮动扩散。
浮动扩散(FD)是用于将电荷转换成电压的节点，且是形成在FG 152和放大晶体管144之间的浮动扩散层。浮动扩散的电容是传输晶体管142的扩散层的结电容，栅极在扩散层上的叠加电容，以及连接到扩散层和源极跟随放大器的配线的寄生电容。随着电容减小，“敏感度提高”，这是因为根据物理电容方程Q＝CV，每电荷的电位变化增加。然而，存在这样的问题：因为确定了能够在后级电路中使用的电压范围，所以如果敏感度提高太多，那么能够被处理的电荷数量会降低的折衷关系。
图4是图示了单位像素131的主要构造例的平面图。如图4所示，布置有传输晶体管142的栅极162，复位晶体管143的栅极163，放大晶体管144的栅极164，选择晶体管145的栅极165，SG 151的栅极171和FG 152的栅极172。
图5是图示了单位像素131的主要构造例的断面图。图5图示了沿着图4中的A和A’之间这部分的虚线截取的断面。如图5所示，复位晶体管143的栅极163，SG 151的栅极171和FG 152的栅极172并排布置在复位晶体管143的漏极181与浮动扩散182之间。在图5中，在SG151的下侧的P阱中形成弱反型积累层或薄N型累积层。
如上所述，传输晶体管142(栅极162)和SG 151(栅极171)彼此相邻且彼此连接。此外，复位晶体管143(栅极163)和浮动扩散182(FD)由SG 151(栅极171)和FG 152(栅极172)分离开。利用该构造，能够减小浮动扩散上的寄生电容。利用该布置，能够提高电荷电压转换敏感度。
此外，通过用FG 152将SG 151和浮动扩散182分离开，可以更容易地控制SG 151的电荷传输。
<驱动状态>
接着，将参照图6至15说明如何驱动单位像素131中的电路(电荷传输状态)的示例。
图6的A是选择控制信号(SEL)、复位控制信号(RST)、传输控制信号(TG)、SG控制信号(SG)和FG控制信号(FG)的时序图。在图6的A所示的时刻t0，图4中的A和A’之间这部分的电位分布如图6的B所示，且图4中的B和B’之间的电位分布如图6的C所示。当时间流逝且到达图7的A中的时刻t1时，图4中的A和A’之间这部分的电位分布如图7的B所示，且图4中的B和B’之间的电位分布如图7的C所示。如图7的C所示，通过光电转换，电荷累积在光电二极管141中。
在图8的A中的时刻t2，选择晶体管145、SG 151和FG 152导通，复位晶体管143也导通，且浮动扩散182的电荷被复位。此时，图4中的A和A’之间这部分的电位分布如图8的B所示，且图4中的B和B’之间的电位分布如图8的C所示。
在图9的A中的时刻t3，复位晶体管143截止，且进行第一P相读取。此时，图4中的A和A’之间这部分的电位分布如图9的B所示，且图4中的B和B’之间的电位分布如图9的C所示。SG 151和FG 152处于导通状态。因此，这是SG 151和浮动扩散182连接的状态。即，如图9的B和图9的C所示，SG 151的电位等于浮动扩散182的电位。因此，在低敏感度状态下进行P相读取，且从单位像素131获得用于高照度的复位信号(P2)。
在图10的A中的时刻t4，SG 151截止。此时，图4中的A和A’之间这部分的电位分布如图10的B所示，且图4中的B和B’之间的电位分布如图10的C所示。此时，因为SG 151的电位高于浮动扩散182的电位且FG 152处于导通状态，所以电荷从SG 151完全传输到浮动扩散182。
在图11的A中的时刻t5，FG 152截止，且进行第二P相读取。此时，图4中的A和A’之间这部分的电位分布如图11的B所示，且图4中的B和B’之间的电位分布如图11的C所示。SG151和FG 152处于截止状态。因此，这是SG 151和浮动扩散182被分离开的状态。因此，在这种情况下，仅读取浮动扩散182的电荷。此时，如参照图10所述，从SG 151完全传输的电荷也累积在浮动扩散182中，该电荷也被读取。即，在高敏感度状态下进行P相读取，且从单位像素131获得用于低照度的复位信号(P1)。
在图12的A中的时刻t6，传输晶体管142导通，且光电二极管141的电荷被传输。此时，SG 151和FG 152也处于导通状态，图4中的A和A’之间这部分的电位分布如图12的B所示，且图4中的B和B’之间的电位分布如图12的C所示。换言之，因为如图9的情况一样，SG151的电位与浮动扩散182的电位相同，所以如图12的C所示，光电二极管141的电荷被传输到SG 151和浮动扩散182。
在图13的A中的时刻t7，传输晶体管142截止，且进行第一D相读取。此时，图4中的A和A’之间这部分的电位分布如图13的B所示，且图4中的B和B’之间的电位分布如图13的C所示。如图12一样，因为SG 151和FG 152处于导通状态，所以SG 151和浮动扩散182连接且电位相同。因此，在低敏感度状态下进行D相读取，且从单位像素131获得用于高照度的像素信号(D2)。
在图14的A中的时刻t8，SG 151截止。此时，图4中的A和A’之间这部分的电位分布如图14的B所示，且图4中的B和B’之间的电位分布如图14的C所示。即，电荷从SG 151完全传输到浮动扩散182。
在图15的A中的时刻t9，FG 152截止，且进行第二D相读取。此时，图4中的A和A’之间这部分的电位分布如图15的B所示，且图4中的B和B’之间的电位分布如图15的C所示。FG152处于截止状态。因此，这是SG 151和浮动扩散182被分离开的状态。因此，在这种情况下，仅读取浮动扩散182的电荷。此时，如参照图14所述，从SG 151完全传输的电荷也累积在浮动扩散182中，该电荷也被读取。即，在高敏感度状态下进行D相读取，且从单位像素131获得用于低照度的像素信号(D1)。
如上所述，因为对于光电二极管141的一个电荷累积时段而言可以不使信号复位地读取低照度信号和高照度信号，所以图像传感器100能够获得具有高动态范围的像素信号。此外，因为能够在一个电荷累积时段(即，短期)中获得低照度信号和高照度信号，所以可以抑制当获得具有高动态范围的像素信号时出现被摄体模糊。该布置使得能够抑制在信号合成期间发生误差。
此外，因为作为如上所述的读取操作能够进行相关双采样(CDS：correlateddouble sampling)，所以不仅能够抑制低照度信号的热噪声，而且能够抑制高照度信号的热噪声。因此，能够提高S/N。此外，可以抑制在低照度信号和高照度信号之间的边界处发生噪声级差(noise step)。
<3.第二实施例>
<共享像素>
单位像素131的构造是任意的，并不限于图3的示例。例如在单位像素中可以设置多个光电二极管，且多个光电二极管可以共享浮动扩散等。更具体地，将传输晶体管设置在各光电二极管中，且共享其他单位像素的包括浮动扩散在内的构造。以下，也将具有多个光电二极管共享浮动扩散等的结构的单位像素称为共享像素。
图16是图示了在两个光电二极管141共享浮动扩散182的情况下的单位像素131的主要构造例的平面图。如图16所示，在这种情况下，单位像素131具有两个光电二极管141(光电二极管141-1和光电二极管141-2)。每个光电二极管141经由各自的传输晶体管142连接到SG 151。即，光电二极管141-1(PD1)经由传输晶体管142-1(TG1)连接到SG 151，光电二极管141-2(PD2)经由传输晶体管142-2(TG2)连接到SG 151。如图16所示，传输晶体管142-1的栅极162-1和传输晶体管142-2的栅极162-2布置在SG 151的栅极171附近。即，传输晶体管142-1和传输晶体管142-2布置为与SG 151相邻。
图17是图示了在四个光电二极管141共享浮动扩散182的情况下的单位像素131的主要构造例的平面图。如图17所示，在这种情况下，单位像素131具有四个光电二极管141(光电二极管141-1至光电二极管141-4)。每个光电二极管141经由各自的传输晶体管142连接到SG 151。即，光电二极管141-1(PD1)经由传输晶体管142-1(TG1)连接到SG 151，光电二极管141-2(PD2)经由传输晶体管142-2(TG2)连接到SG 151，光电二极管141-3(PD3)经由传输晶体管142-3(TG3)连接到SG 151，且光电二极管141-4(PD4)经由传输晶体管142-4(TG4)连接到SG 151。如图17所示，传输晶体管142-1的栅极162-1，传输晶体管142-2的栅极162-2，传输晶体管142-3的栅极162-3和传输晶体管142-4的栅极162-4布置在SG 151的栅极171附近。即，传输晶体管142-1至142-4布置为与SG 151相邻。
图18是图示了在八个光电二极管141共享浮动扩散182的情况下的单位像素131的主要构造例的平面图。如图18所示，在这种情况下，单位像素131具有八个光电二极管141(光电二极管141-1至光电二极管141-8)。每个光电二极管141经由各自的传输晶体管142连接到SG 151。即，光电二极管141-1(PD1)经由传输晶体管142-1(TG1)连接到SG 151，光电二极管141-2(PD2)经由传输晶体管142-2(TG2)连接到SG 151，光电二极管141-3(PD3)经由传输晶体管142-3(TG3)连接到SG 151，光电二极管141-4(PD4)经由传输晶体管142-4(TG4)连接到SG 151，光电二极管141-5(PD1)经由传输晶体管142-5(TG1)连接到SG 151，光电二极管141-6(PD2)经由传输晶体管142-6(TG2)连接到SG 151，光电二极管141-7(PD3)经由传输晶体管142-7(TG3)连接到SG 151，且光电二极管141-8(PD4)经由传输晶体管142-8(TG4)连接到SG 151。如图18所示，传输晶体管142-1的栅极162-1、传输晶体管142-2的栅极162-2、传输晶体管142-3的栅极162-3、传输晶体管142-4的栅极162-4、传输晶体管142-5的栅极162-5、传输晶体管142-6的栅极162-6、传输晶体管142-7的栅极162-7和传输晶体管142-8的栅极162-8布置在SG151的栅极171附近。即，传输晶体管142-1至传输晶体管142-8布置为与SG151相邻。
如上所述，当多个光电二极管141共享浮动扩散182等时，各光电二极管141经由SG151和FG 152连接到浮动扩散182。因此，即使光电二极管141的数量增加，浮动扩散182上的寄生电容也不会改变。因此，可以在抑制电荷电压转换敏感度降低的同时实现浮动扩散的共享。
注意，可以使用多个SG 151和FG 152。如图18的情况一样，图19所示的单位像素131使用八个光电二极管141共享浮动扩散182。然而，在这种情况下，设置多个SG 151(SG1、SG2和SG3)。此外，设置多个FG 152(FG1、FG2和FG3)。在这种情况下，如图19所示，在复位电压VRST和浮动扩散182之间，设置有复位晶体管143的栅极163、SG 151-1(SG1)的栅极171-1、FG 152-1(FG1)的栅极172-1、SG 151-2(SG2)的栅极171-2、FG 152-2(FG2)的栅极172-2、SG151-3(SG3)的栅极171-3和FG 152-3(FG3)的栅极172-3。
光电二极管141-1(PD1)经由传输晶体管142-1(TG1)连接到SG 151-1(SG1)，光电二极管141-2(PD2)经由传输晶体管142-2(TG2)连接到SG 151-1(SG1)，光电二极管141-3(PD3)经由传输晶体管142-3(TG3)连接到SG 151-1(SG1)，且光电二极管141-4(PD4)经由传输晶体管142-4(TG4)连接到SG 151-1(SG1)。此外，光电二极管141-5(PD1)经由传输晶体管142-5(TG1)连接到SG 151-3(SG3)，光电二极管141-6(PD2)经由传输晶体管142-6(TG2)连接到SG151-3(SG3)，光电二极管141-7(PD3)经由传输晶体管142-7(TG3)连接到SG 151-3(SG3)，且光电二极管141-8(PD4)经由传输晶体管142-8(TG4)连接到SG 151-3(SG3)。
即，在图19的情况下，栅极162-1至栅极162-4布置在SG 151-1的栅极171-1附近，且栅极162-5至栅极162-8布置在栅极171-3附近。即，在图19的情况下，传输晶体管142-1至传输晶体管142-4布置为与SG151-1相邻，且传输晶体管142-5至传输晶体管142-8布置为与SG 151-3相邻。
同样在这种情况下，能够通过调整各SG 151和各FG 152的驱动时序来实现完全电荷传输。
由八个光电二极管共享浮动扩散的构造是任意的，并不限于上述示例。例如，可以使用两个图17所示的四个光电二极管共享浮动扩散的光电二极管来通过八个光电二极管共享浮动扩散。图20图示了示例。
在图20的构造例中，浮动扩散182(浮动扩散182-1、浮动扩散182-2)设置在图19中的SG 151-2(SG2)的位置处。即，两组如图17所示的四个光电二极管141等连接到一个放大晶体管144(AMP)(和选择晶体管145(SEL))。
即，光电二极管141-1(PD1)经由传输晶体管142-1(TG1)连接到SG 151-1(SG1)。光电二极管141-2(PD2)经由传输晶体管142-2(TG2)连接到SG 151-1(SG1)。光电二极管141-3(PD3)经由传输晶体管142-3(TG3)连接到SG 151-1(SG1)。光电二极管141-4(PD4)经由传输晶体管142-4(TG4)连接到SG 151-1(SG1)。
类似地，光电二极管141-5(PD5)经由传输晶体管142-5(TG5)连接到SG 151-2(SG2)。光电二极管141-6(PD6)经由传输晶体管142-6(TG6)连接到SG 151-2(SG2)。光电二极管141-7(PD7)经由传输晶体管142-7(TG7)连接到SG 151-2(SG2)。光电二极管141-8(PD8)经由传输晶体管142-8(TG8)连接到SG 151-2(SG2)。
在图20中，栅极162-1表示传输晶体管142-1(TG1)的栅极。栅极162-2表示传输晶体管142-2(TG2)的栅极。栅极162-3表示传输晶体管142-3(TG3)的栅极。栅极162-4表示传输晶体管142-4(TG4)的栅极。栅极162-5表示传输晶体管142-5(TG5)的栅极。栅极162-6表示传输晶体管142-6(TG6)的栅极。栅极162-7表示传输晶体管142-7(TG7)的栅极。栅极162-8表示传输晶体管142-8(TG8)的栅极。此外，栅极171-1表示SG 151-1(SG1)的栅极。栅极171-2表示SG 151-2(SG2)的栅极。
设置两个复位电压VRST，其中，一者经由复位晶体管143-1(RST1)连接到SG 151-1(SG1)，另一者经由复位晶体管143-2(RST2)连接到SG 151-2(SG2)。在图20中，栅极163-1表示复位晶体管143-1(RST1)的栅极，且栅极163-2表示复位晶体管143-2(RST2)的栅极。
SG 151-1(SG1)经由FG 152-1(FG1)连接到浮动扩散182-1。即，SG 151-1(SG1)经由FG 152-1(FG1)和浮动扩散182-1连接到放大晶体管144(AMP)。类似地，SG 151-2(SG2)经由FG 152-2(FG2)连接到浮动扩散182-2。即，SG 151-2(SG2)经由FG 152-2(FG2)和浮动扩散182-2连接到放大晶体管144(AMP)。
在图20中，栅极164表示放大晶体管144(AMP)的栅极，且栅极165表示选择晶体管145(SEL)的栅极。
因此，在图20的情况下，栅极162-1至栅极162-4布置在SG 151-1(SG1)的栅极171-1附近，且栅极162-5至栅极162-8布置在SG 151-2(SG2)的栅极171-2附近。即，在图20的情况下，传输晶体管142-1至传输晶体管142-4(TG1至TG4)布置为与SG 151-1(SG1)相邻，且传输晶体管142-5至传输晶体管142-8(TG5至TG8)布置为与SG 151-2(SG2)相邻。
如上所述，光电二极管141-1至141-4(PD1至PD4)和复位电压VRST经由SG 151-1和FG152-1连接到浮动扩散182-1。类似地，光电二极管141-5至14-8(PD5至PD8)和复位电压VRST经由SG 151-2和FG 152-2连接到浮动扩散182-2。
在使用不共享浮动扩散的常规四个晶体管的像素电路构造的情况下，传输晶体管、复位晶体管和放大晶体管这三个晶体管连接到浮动扩散。在使用这种四个晶体管的像素电路构造中，如果光电二极管和传输晶体管的数量增加到八个以使八个光电二极管共享浮动扩散，那么八个传输晶体管、复位晶体管和放大晶体管这总共十个晶体管连接到浮动扩散。因此，可以降低敏感度。
另一方面，通过采用如图20的示例所示的构造，尽管是通过八个光电二极管141共享一个浮动扩散182的电路构造，但是连接到浮动扩散182的晶体管能够是FG 152-1(FG1)、FG 152-2(FG2)和放大晶体管144(AMP)这三者。因此，能够抑制浮动扩散182上的寄生电容的增加。因此，可以在抑制电荷电压转换敏感度降低的同时实现浮动扩散的共享。同样在这种情况下，能够通过调整各SG 151和各FG 152的驱动时序来实现完全电荷传输。
在图19的示例的情况下，FG 152-3(FG3)和放大晶体管144(AMP)这两个晶体管连接到浮动扩散182，从而能够进一步抑制敏感度降低。
如上所述，同样在多个光电二极管141共享浮动扩散182等的结构的情况下，类似于参照图15说明的示例，可以使FG 152截止以从单位像素131中读取信号。例如，在图20的情况下，使FG 152-1(FG1)和FG 152-2(FG2)截止，且从单位像素131中读取信号。因此，在这种情况下，仅读取浮动扩散182的电荷。即，在上述的图20的示例中，与浮动扩散182-1和浮动扩散182-2的电荷对应的信号输出到垂直信号线132(VSL)。利用该构造，可以高敏感度地进行读取。即，从单位像素131获得用于低照度的像素信号。
此外，类似于参照图13说明的示例，可以使SG 151和FG 152导通以从单位像素131读取信号。例如，在图20的情况下，使SG 151-1(SG1)和SG 151-2(SG2)以及FG 152-1(FG1)和FG 152-2(FG2)截止，且从单位像素131读取信号。在这种情况下，SG 151，FG 152和浮动扩散182彼此连接(电位相同)，且SG 151，FG 152和浮动扩散182的电荷被读取。即，在上述的图20的示例中，与SG 151-1(SG1)、SG 151-2(SG2)、FG 152-1(FG1)、FG 152-2(FG2)、浮动扩散182-1和浮动扩散182-2的电荷对应的信号输出到垂直信号线132(VSL)。利用该构造，可以在低敏感度状态下进行读取。即，从单位像素131获得高照度像素信号。
换言之，同样在多个光电二极管共享浮动扩散等的结构的情况下，通过使SG 151和FG 152导通或截止，可以从单位像素131获得低照度像素信号或获得高照度像素信号。
当以此方式进行读取时，被读取电荷的光电二极管的数量可以是一个或多个。例如，在图20的情况下，能够在高敏感度状态下或能够在低敏感度状态下读取光电二极管141-1至光电二极管141-8(PD1至PD8)的电荷中的一者。此外，例如，能够在高敏感度状态下或能够在低敏感度状态下读取光电二极管141-1至光电二极管141-8(PD1至PD8)的电荷中的两者或多者。
毋庸置疑，并不限于图20的示例，且类似地在图16至19的示例中，可以从单位像素131获得用于低照度的像素信号，且从单位像素131获得用于高照度的像素信号。
例如，在图19的示例的情况下，SG 151和FG 152比图20的情况小1，且沟道容量能够减少该量，使得可以在较低敏感度状态下读取电荷。此外，能够增加饱和电荷量。
此外，在图19的构造例的情况下，使FG 152-3(FG3)截止，能够读取浮动扩散182的电荷。此外，使FG 152-3(FG3)和SG 151-3(SG3)导通，使FG 152-2(FG2)截止，能够读取浮动扩散182、FG 152-3(FG3)和SG 151-3(SG3)的电荷。此外，使FG 152-3(FG3)、SG 151-3(SG3)、FG 152-2(FG2)和SG 151-2(SG2)导通，使FG 152-1(FG1)截止，能够读取浮动扩散182、FG 152-3(FG3)、SG 151-3(SG3)、FG 152-2(FG2)和SG 151-2(SG2)的电荷。此外，使FG152-3(FG3)、SG 151-3(SG3)、FG 152-2(FG2)、SG 151-2(SG2)、FG 152-1(FG1)和SG 151-1(SG1)截止，能够读取浮动扩散182、FG 152-3(FG3)、SG 151-3(SG3)、FG 152-2(FG2)、SG151-2(SG2)、FG 152-1(FG1)和SG 151-1(SG1)的电荷。即，可以以四个级别的敏感度读取电荷。
另一方面，在图20的示例的情况下，可以在使FG 152-1(FG1)和FG 152-2(FG2)截止的情况下读取浮动扩散182的电荷。此外，可以在使FG 152-1(FG1)和SG 151-1(SG1)导通且FG 152-2(FG2)截止(可以使FG 152-2(FG2)和SG 151-2(SG2)导通且使FG 152-1(FG1)截止)的情况下读取浮动扩散182、FG 152-1(FG1)和SG 151-1(SG1)的电荷。此外，使FG 152-1(FG1)、SG 151-1(SG1)、FG 152-2(FG2)和SG 151-2(SG2)导通，能够读取浮动扩散182、FG152-1(FG3)、SG 151-1(SG1)、FG 152-2(FG2)和SG 151-2(SG2)的电荷。即，可以以三个级别的敏感度读取电荷。
在图20的构造例中，浮动扩散182-1和浮动扩散182-2被集成(一个浮动扩散182)，且浮动扩散182可以由光电二极管141-1至141-8(PD1到PD8)共享。在这种情况下，放大晶体管144(AMP)和选择晶体管145(SEL)的位置是任意的。
例如，如图21所示，放大晶体管144(AMP)和选择晶体管145(SEL)可以布置在光电二极管141组(光电二极管141-1至光电二极管141-8(PD1至PD8))的外部。在图21的示例中，放大晶体管144(AMP)和选择晶体管145(SEL)布置在光电二极管141-7(PD7)在图21中的下侧。此外，例如，放大晶体管144(AMP)和选择晶体管145(SEL)可以布置在光电二极管141-8(PD8)在图21中的下侧。此外，例如，放大晶体管144(AMP)和选择晶体管145(SEL)布置在光电二极管141-3(PD3)在图21中的下侧(光电二极管141-5(PD5)在图21中的上侧)，或布置在光电二极管141-4(PD4)在图21中的下侧(光电二极管141-6(PD6)在图21中的上侧)。此外，例如，放大晶体管144(AMP)和选择晶体管145(SEL)可以布置在光电二极管141-1(PD1)或光电二极管141-2(PD2)在图21中的上侧。此外，例如，放大晶体管144(AMP)和选择晶体管145(SEL)布置在光电二极管141组(光电二极管141-1至光电二极管141-8(PD1至PD8))在图21中的左侧或在图21中的右侧。
在如图21所示的放大晶体管144(AMP)和选择晶体管145(SEL)布置在光电二极管141-7(PD7)在图21中的下侧的情况下，如图22所示，可以将SG 151-2(SG2)在图21中的下侧设定为浮动扩散182。即，FG 152-2(FG2)布置在SG 151-2在图22中的下侧。在这种情况下，如图22所示，FG 152-2(FG2)的栅极172-2布置在SG 151-2(SG2)的栅极171-2在图22中的下侧。换言之，能够省去图19的构造例中的SG 151-2(SG2)和FG 152-2(FG2)。
<4.第三实施例>
<像素内容量>
此外，可以在单位像素131中布置电容器，且可以溢出并累积从光电二极管141溢出的电荷。图23图示了在该情况下单位像素131的平面的主要构造例。如图23所示，LG 311连接到与SG 151的连接有传输晶体管142的一侧相对的侧。电容器313连接到LG 311。
LG 311是对SG 151和电容器313之间的连接进行控制的节点。如图23所示，LG 311的栅极312布置在SG 151的栅极171附近，且LG 311与SG 151相邻。电容器313的一侧连接到LG 311，且电容器313的另一侧接地。
图24的A图示了图23中的A和A’之间这部分的电位分布。如图24的A所示，从光电二极管141溢出的电荷经由SG 151传输到电容器313并被累积。图24的B图示了图23中的B和B’之间这部分的电位分布。如图24的B所示，由于FG 152处于截止状态，电荷不会从SG 151传输到浮动扩散182。
因此，可以增加能够被处理的电荷量。注意，LG 311和电容器313可以被构造为能够进行完全电荷传输。因此，可以抑制高照度侧信号的热噪声的增加。
<5.第四实施例>
<全局快门>
图像传感器100的各像素的读取时序是任意的。例如，可以同时读取所有像素(全局快门)。图25的A图示了图4中的A和A’之间这部分的电位分布，且图25的B图示了图4中的B和B’之间的电位分布。例如，在具有第一实施例所述的构造的单位像素131中，如图25的A和图25的B所示，将所有像素同时传输到SG 151。因此，能够实现全局快门。
在这种情况下，因为不能在P相前使浮动扩散182复位，所以在传输前使浮动扩散182复位，将浮动扩散182的直到P相读取剩余的电位视为P相，且将D相信号叠加在该电位上。因此，相关双采样操作变得可行。在这种情况下，更期望浮动扩散182和SG 151具有更低泄漏。
注意，单位像素131的构造是任意的，且可以不是第一实施例所述的构造。例如，如第二实施例所述，多个光电二极管141可以设置在单位像素131中，且多个光电二极管141可以共享浮动扩散182等。此外，例如，如第三实施例所述，电容器可以设置在单位像素131中。
<6.第五实施例>
<SG划分>
可以设置多个SG 151。例如，如图26所示，可以将第一实施例(图3等)所述的构造的SG 151的栅极171划分为多个栅极。在图26中，将栅极171分成栅极171-1、栅极171-2和栅极171-3这三个。传输晶体管142连接到所有三个SG 151。当然，传输晶体管142可以仅连接到SG 151的一部分。
如上所述，通过准备多个SG 151且通过调整各SG 151的驱动时序，可以调整转换效率或提高传输效率。
<7.第六实施例>
<源极接地>
如上所述，说明了放大晶体管144是源极跟随器(即，用于对浮动扩散182的电压进行读取的读取电路是漏极接地电路)。然而，放大晶体管144可以是源极接地电路。换言之，用于对浮动扩散区182的电压进行读取的读取电路可以是连接到浮动扩散182的源极接地电路。此外，读取电路还可以通过源极跟随器进行读取。
<8.第七实施例>
<SG>
可以省去FG 152。图27是图示了单位像素131的主要构造例的平面图。图27所示的单位像素131的电路构造与第一实施例所述的电路构造(图4)基本相同，但是省去了FG152。即，SG 151连接到放大晶体管144的栅极(浮动扩散182)。图28图示了这种情况下的单位像素131的平面构造。在这种情况下，如图28所示，复位晶体管143的栅极163和SG 151的栅极171并排布置在复位晶体管143的漏极181与浮动扩散182之间。
同样在这种情况下，与第一实施例的情况一样，因为可以分离开复位晶体管143(栅极163)和浮动扩散182(FD)，所以可以减小浮动扩散182上的寄生电容。利用该布置，能够提高电荷电压转换敏感度。
在这种情况下，各控制信号的时序图如图29所示。如图29所示，同样在这种情况下，与第一实施例的情况一样，能够进行相关双采样读取。此外，对于光电二极管141的一个电荷累积时段而言，能够在不复位的情况下读取低照度信号和高照度信号。
注意，该实施例的构造也能够应用于其他实施例所述的情况。例如，类似于第二实施例所述的情况，多个光电二极管141可以设置在单位像素131中，且多个光电二极管141可以共享浮动扩散等。在这种情况下，因为各传输晶体管142连接到SG 151且不连接到浮动扩散182，所以即增加光电二极管141的数量，浮动扩散182上的寄生电容也不会改变。因此，可以在抑制电荷电压转换敏感度降低的同时实现浮动扩散的共享。
<9.第八实施例>
<单位像素A/D>
可以为各单位像素131设置对像素信号进行A/D转换的A/D转换器。在这种情况下，单位像素131的主要电路构造的示例如图30所示。如图30所示，在这种情况下，浮动扩散182连接到比较器411的一个输入。预定参考电压(REF)被供给到比较器411的另一个输入。比较器411将浮动扩散182的电压与预定参考电压(REF)进行比较，且输出关于比较结果的信息。
图31图示了比较器411的电路构造的示例。如图31所示，比较器411包括晶体管421至晶体管424和电流源425。
因此，可以彼此独立地A/D转换各像素的像素信号。除此以外，还可以为各行设置A/D转换器，或还可以为像素阵列区域121的各部分区域(即，同一部分区域中的每多个像素)设置A/D转换器。此外，例如，可以分别为多个行、多个列和多个区域设置A/D转换器。此外，可以为一个单位像素131设置多个A/D转换器。
<10.第九实施例>
<多个基板>
如上所述，图像传感器100可以包括多个半导体基板。例如，图像传感器100可以包括彼此堆叠的多个半导体基板。在这种情况下，上述的电路构造可以以任何方式布置在各半导体基板上。这种情况下的电路构造的示例图示在图32中。在图32的情况下，在第八实施例所述的构造(图30和31)中，如图32所示，设置贯通电极451和贯通电极452，且比较器411连接到另一个半导体基板的电路构造。即，比较器411的电源部和输出单元形成在另一个半导体基板上。
图33图示了这种情况下的比较器411的电路构造的示例。如图33所示，在比较器411的构造中，由虚线框471围绕的一部分构造(与电源和输出相关的构造)形成在另一个半导体基板上，且经由贯通电极451和贯通电极452连接到比较器411的形成在与光电二极管141同一半导体基板上的剩余构造。
因此，能够减小形成在一个半导体基板上的电路构造，从而能够使电路和基板小型化。利用该布置，可以通过增加光电二极管141的尺寸提高敏感度，且可以抑制成本的增加。
在以上的说明中，虽然将半导体基板视为应用本技术的电路板的示例，但是本技术不限于此，本技术也可应用于诸如印制版等除半导体基板以外的电路板。
<11.第十实施例>
<成像器件>
注意，本技术也能够应用于除成像元件以外的任何元件。例如，本技术可以应用于具有成像元件的设备(电子设备等)，例如，成像器件等。图34是图示了作为应用本技术的电子设备的示例的成像器件的主要构造例的框图。图34所示的成像器件600是拍摄被摄体且将被摄体的图像输出为电信号的设备。
如图34所示，成像器件600包括光学单元611、CMOS图像传感器612、图像处理单元613、显示单元614、编解码处理单元615、存储单元616、输出单元617、通信单元618、控制单元621、操作单元622和驱动器623。
光学单元611包括用于将焦点调节到被摄体且将来自聚焦位置的光聚集的镜头、用于调节曝光的光圈和用于控制成像时序的快门等。光学单元611传递来自被摄体的光(入射光)，且将光供给到CMOS图像传感器612。
CMOS图像传感器612对入射光进行光电转换，对各像素的信号(像素信号)进行A/D转换，进行诸如CDS等信号处理，且将处理后的拍摄图像数据供给到图像处理单元613。
图像处理单元613对CMOS图像传感器612获得的拍摄图像数据进行图像处理。更具体地，图像处理单元613对CMOS图像传感器612供给的拍摄图像数据进行各种类型的图像处理，诸如混色校正、黑电平校正、白平衡调整、去马赛克处理、矩阵处理、伽马校正和YC转换等。图像处理单元613将经过图像处理的拍摄图像数据供给到显示单元614。
显示单元614被构造为例如液晶显示器，并显示图像处理单元613供给的拍摄图像数据的图像(例如，被摄体的图像)。
图像处理单元613还根据需要将经过图像处理的拍摄图像数据供给到编解码处理单元615。
编解码处理单元615对图像处理单元613供给的拍摄图像数据进行预定编码处理，并将获得的编码数据供给到存储单元616。此外，编解码处理单元615读取记录在存储单元616中的编码数据，对读取的编码数据进行解码以生成解码图像数据，并将解码图像数据供给到图像处理单元613。
图像处理单元613对编解码处理单元615供给的解码图像数据进行预定图像处理。图像处理单元613将经过图像处理的解码图像数据供给到显示单元614。显示单元614被构造为例如液晶显示器等，并显示图像处理单元613供给的解码图像数据的图像。
编解码处理单元615可以将通过对图像处理单元613供给的拍摄图像数据进行编码而获得的编码数据或从存储单元616读取的拍摄图像数据的编码数据供给到输出单元617，以将编码数据输出到成像器件600的外部。此外，编解码处理单元615可以将编码前的拍摄图像数据或通过对从存储单元616读取的编码数据进行解码而获得的解码图像数据供给到输出单元617，并将解码图像数据输出到成像器件600的外部。
此外，编解码处理单元615可以经由通信单元618将拍摄图像数据、拍摄图像数据的编码数据或解码图像数据传输到另一设备。此外，编解码处理单元615可以经由通信单元618获取拍摄图像数据和图像数据的编码数据。编解码处理单元615对经由通信单元618获取的拍摄图像数据和图像数据的编码数据适当地进行编码和解码等。编解码处理单元615可以如上所述地将获得的图像数据或编码数据供给到图像处理单元613，或可以将编码数据输出到存储单元616、输出单元617和通信单元618。
存储单元616存储编解码处理单元615供给的编码数据等。根据需要将存储在存储单元616中的编码数据读取到编解码处理单元615并进行解码。将通过解码处理获得的拍摄图像数据供给到显示单元614，并显示与拍摄图像数据对应的拍摄图像。
输出单元617具有诸如外部输出端子等的外部输出接口，并经由外部输出接口将从编解码处理单元615供给的各种数据输出到成像器件600的外部。
通信单元618将编解码处理单元615供给的诸如图像数据和编码数据等各种信息供给到作为预定通信(有线通信或无线通信)的通信对端的另一设备。此外，通信单元618从作为预定通信(有线通信或无线通信)的通信对端的另一设备获取诸如图像数据和编码数据等各种信息，并将获取的信息供给到编解码处理单元615。
控制单元621控制成像器件600的各处理单元(虚线620中所示的各处理单元、操作单元622和驱动器623)的操作。
操作单元622由诸如转点通(jog dial)(商标)、键、按钮或触摸板等任意输入设备构成，接收用户等的操作输入，并将与操作输入对应的信号供给到控制单元621。
驱动器623读取存储在诸如磁盘、光盘、磁光盘或安装在驱动器623上的半导体存储器等可移除介质624中的信息。驱动器623从可移除介质624中读取诸如程序和数据等各种信息，并将读取的信息供给到控制单元621。当可写的可移除介质624附接到驱动器623时，驱动器623将诸如经由控制单元621供给的图像数据和编码数据等各种信息存储在可移除介质624中。
作为如上所述的成像器件600的CMOS图像传感器612，应用各实施例所述的本技术。即，上述的图像传感器100用作CMOS图像传感器612。利用该布置，CMOS图像传感器612能够提高电荷电压转换敏感度。因此，通过拍摄被摄体，成像器件600能够获得更高质量的图像。
<12.其他>
本技术的实施例不限于上述的实施例，而是在不偏离本技术的实质的情况下可以进行各种修改。
此外，本技术能够实现为构成设备或系统的任何构造，例如：作为系统大规模集成(LSI：large scale integration)等的处理器；使用多个处理器等的模块；使用多个模块等的单元；或具有添加到单元的附加功能的装置等(即，设备的一部分的构造)。
在本说明书中，术语“系统”是指多个部件(装置、模块(部件)等)的组，且无所谓所有部件是否在同一壳体中。因此，容纳在单独的壳体中且经由网络连接的多个设备和在一个壳体中容纳多个模块的一个设备都是系统。
此外，上面说明为一个设备(或一个处理单元)的构造可以划分为多个设备(或多个处理单元)。相反，上面说明为具有多个设备(或多个处理单元)的构造可以共同构造为一个设备(或一个处理单元)。此外，上述以外的构造可以添加到上述的各设备(或各处理单元)的构造中。此外，如果系统整体的构造和操作大致相同，那么某个设备(或某个处理单元)的一部分构造可以被包括在另一设备(或另一处理单元)的构造中。
应注意，只要不产生矛盾，能够独立地实现本说明书所述的本技术。毋庸置疑，还可以通过组合使用多种任意技术来实现本技术。例如，能够与其他实施例所述的本技术的一部分或全部组合地实现任一实施例所述的本技术的一部分或全部。此外，能够与上面没有说明的其他技术组合地实现上述本技术中的一些或全部。
注意，本技术还可以采用以下构造。
(1)一种成像器件，其包括第一像素，所述第一像素包括：用于将入射光转换成电荷的光电转换元件；用于传输所述电荷的第一传输元件和第二传输元件，其中，所述第一传输元件连接在所述光电转换元件和所述第二传输元件之间；连接到所述第二传输元件的复位元件；浮动扩散；和连接到所述浮动扩散以放大所述浮动扩散的电压的放大元件，其中，所述浮动扩散连接在所述第二传输元件和所述放大元件之间。
(2)如(1)所述的成像器件，其中，所述第一传输元件、所述第二传输元件和所述复位元件是晶体管。
(3)如(2)所述的成像器件，其中，所述第二传输元件的栅极包括多个分离的栅极部。
(4)如(3)所述的成像器件，其中，所述第一传输元件的栅极接收第一控制信号，以控制所述电荷到所述第二传输元件的传输，且其中，所述第二传输元件的栅极接收第二控制信号，以控制从所述第一传输元件接收的电荷到所述浮动扩散的传输且控制复位信号到所述浮动扩散的传输。
(5)如(4)所述的成像器件，还包括位于所述第二传输元件和所述浮动扩散之间的第三传输元件。
(6)如(5)所述的成像器件，其中，所述第三传输元件是晶体管，且其中，所述第三传输元件的栅极接收第三控制信号，以控制从所述第二传输元件接收的电荷到所述浮动扩散的传输且控制从所述第二传输元件接收的所述复位信号到所述浮动扩散的传输。
(7)如(1)所述的成像器件，还包括：用于输出所述第一像素的像素信号的信号线；和选择元件，所述选择元件连接在所述信号线和所述放大元件之间，且根据选择信号将所述像素信号选择性地输出到所述信号线。
(8)如(1)所述的成像器件，还包括：一个或多个第二像素，其中，所述一个或多个第二像素与所述第一像素共享所述复位元件、所述第二传输元件、所述浮动扩散和所述放大元件。
(9)如(1)所述的成像器件，还包括：电容；和第三传输元件，所述第三传输元件连接在所述第二传输元件和所述电容之间且将在所述第二传输元件处溢出的电荷传输到所述电容。
(10)一种成像器件，其包括第一像素，所述第一像素包括：用于将入射光转换成第一电荷的第一光电转换元件；用于传输所述第一电荷的第一传输晶体管；第二传输晶体管，其中，在平面图中，所述第一传输晶体管位于所述第一光电转换元件和所述第二传输晶体管之间；连接到所述第二传输晶体管的复位晶体管；和用于接收从所述第二传输晶体管传输的所述第一电荷的浮动扩散，其中，在所述平面图中，所述第二传输晶体管位于所述复位晶体管和所述浮动扩散之间。
(11)如(10)所述的成像器件，其中，在所述平面图中，所述第一传输晶体管的栅极在第一位置处与所述第二传输晶体管的栅极相邻，其中，在所述平面图中，所述复位晶体管的栅极在第二位置处与所述第二传输晶体管的栅极相邻，且其中，所述第一像素还包括：第三传输晶体管，所述第三传输晶体管连接在所述第二传输晶体管和所述浮动扩散之间，以将从所述第二传输晶体管接收的所述第一电荷传输到所述浮动扩散，其中，所述第三传输晶体管的栅极在第三位置处与所述第二传输晶体管的栅极相邻，其中，所述第三位置位于所述第二传输晶体管的所述栅极与所述浮动扩散之间。
(12)如(10)所述的成像器件，其中，所述第一像素还包括：用于放大所述浮动扩散处的信号的放大晶体管，其中，所述浮动扩散连接在所述第二传输晶体管和所述放大晶体管之间。
(13)如(11)所述的成像器件，还包括第二像素，所述第二像素包括：用于将入射光转换成第二电荷的第二光电转换元件；和用于传输所述第二电荷的第三传输晶体管，其中，在所述平面图中，第三传输晶体管的栅极在第四位置处与所述第二传输晶体管相邻，且其中，所述第一像素和所述第二像素共享至少所述浮动扩散和所述第二传输晶体管。
(14)如(13)所述的成像器件，还包括第三像素，所述第三像素包括：用于将入射光转换成第三电荷的第三光电转换元件；和用于传输所述第三电荷的第四传输晶体管，其中，在所述平面图中，所述第四传输晶体管的栅极在第五位置处与所述第二传输晶体管的所述栅极相邻；和第四像素，所述第四像素包括：用于将入射光转换成第四电荷的第四光电转换元件；和用于传输所述第四电荷的第五传输晶体管，其中，在所述平面图中，所述第五传输晶体管的栅极在第六位置处与所述第二传输晶体管的所述栅极相邻。
(15)一种成像器件，其包括：
至少一个像素，所述至少一个像素包括：用于将入射光转换成电荷的光电转换元件；用于传输所述电荷的第一传输元件和第二传输元件，其中，所述第一传输元件连接在所述光电转换元件和所述第二传输元件之间；连接到所述第二传输元件的复位元件；和浮动扩散；以及
用于驱动所述至少一个像素的驱动电路。
(16)如(15)所述的成像器件，其中，所述驱动电路在单个读取时段内驱动所述至少一个像素，使得利用单个复位操作获得所述至少一个像素的高照度信息和低照度信息。
(17)如(16)所述的成像器件，其中，所述第一传输元件，所述第二传输元件和所述复位元件是晶体管，且其中，所述单个读取时段包括：第一相位，在所述第一相位下，在所述复位元件和所述第一传输元件处于截止状态且所述第二传输元件处于导通状态时对所述至少一个像素的输出进行读取，其中，所述第一相位在所述单个复位操作之后，在所述单个复位操作中，所述复位元件和所述第二传输元件处于导通状态以利用复位信号来复位所述浮动扩散；在所述第一相位之后的第二相位，在所述第二相位下，在所述复位元件、所述第一传输元件和所述第二传输元件处于截止状态时对所述至少一个像素的输出进行读取；在所述第二相位之后的第三相位，在所述第三相位下，在所述复位元件和所述第一传输元件处于截止状态且所述第二传输元件处于导通状态时对所述至少一个像素的输出进行读取，其中，所述第三相位位于使所述第一传输元件和所述第二传输元件处于导通状态以通过所述第二传输元件将所述电荷从所述第一传输元件传输到所述浮动扩散之后；和在所述第三相位之后的第四相位，在所述第四相位下，在所述复位元件、所述第一传输元件和所述第二传输元件处于截止状态时对所述至少一个像素的输出进行读取。
(18)如(16)所述的成像器件，其中，所述单个读取时段包括对所述至少一个像素的输出进行读取的顺序的第一相位、第二相位、第三相位和第四相位，其中，所述第一相位和所述第三相位对应于高敏感度读取，且其中，所述第二相位和所述第四相位对应于低敏感度读取。
(19)如(18)所述的成像器件，其中，所述第一相位和所述第二相位用来确定所述至少一个像素的噪声，且其中，所述第三相位和所述第四相位用来确定所述电荷的量。
(20)一种成像器件，其包括第一像素，所述第一像素包括：光电转换元件；第一传输元件和第二传输元件，其中，所述第一传输元件连接在所述光电转换元件和所述第二传输元件之间；连接到所述第二传输元件的复位元件；浮动扩散；和连接到所述浮动扩散的放大元件，其中，所述浮动扩散连接在所述第二传输元件和所述放大元件之间。
(21)一种成像元件，其包括能够在对单位像素中的电荷的复位进行控制的复位开关和将电荷转换成电压的浮动扩散之间进行完全电荷传输的节点，所述节点与控制从光电二极管读取电荷的传输开关相邻。
(22)根据(21)所述的成像元件，包括多个节点。
(23)根据(21)或(22)所述的成像元件，包括位于所述单位像素中的多个光电二极管和多个传输开关，其中，所述节点被构造成与所述多个传输开关相邻。
(24)根据(21)至(23)所述的成像元件，包括位于所述节点的与所述传输开关的相对侧的开关和像素内容量，其中，所述开关控制从所述光电二极管溢出到到所述像素内容量中的电荷的累积。
(25)根据(24)所述的成像元件，其中，所述像素内容量具有能够进行完全电荷传输的结构。
(26)根据(21)至(25)中任一项所述的成像元件，还包括对所述节点和所述浮动扩散之间的连接进行控制的开关。
(27)根据(26)所述的成像元件，其中，所述开关具有能够进行完全电荷传输的结构。
(28)根据(26)或(27)所述的成像元件，包括对相互不同的节点和彼此相同的浮动扩散之间的连接进行控制的多个开关。
(29)根据(21)至(28)中任一项所述的成像元件，还包括比较单元，所述比较单元连接到所述浮动扩散且将所述浮动扩散的电压与预定参考电压进行比较。
(30)根据(29)所述的成像元件，其中，所述比较单元的一部分构造形成在与所述单位像素不同的半导体基板上。
(31)根据(21)至(30)中任一项所述的成像元件，还包括对所述浮动扩散的电压进行读取的读取电路。
(32)根据(31)所述的成像元件，其中，所述读取电路读取多个所述浮动扩散的电压。
(33)根据(31)所述的成像元件，其中，所述读取电路是连接到所述浮动扩散的漏极接地电路。
(34)根据(31)所述的成像元件，其中，所述读取电路是连接到所述浮动扩散的源极接地电路。
(35)根据(34)所述的成像元件，其中，所述读取电路具有还通过源极跟随器进行读取的电路构造。
(36)一种电子设备，其包括：成像单元，所述成像单元拍摄被摄体；和图像处理单元，所述图像处理单元对通过所述成像单元进行的拍摄而获得的图像数据进行图像处理，所述成像单元包括能够在对单位像素中的电荷的复位进行控制的复位开关和将电荷转换成电压的浮动扩散之间进行完全电荷传输的节点，所述节点与控制从光电二极管读取电荷的传输开关相邻。
附图标记的列表
100 图像传感器
121 像素阵列区域
122 外围电路区域
131 单位像素
132 垂直信号线
141 光电二极管
142 传输晶体管
143 复位晶体管
144 放大晶体管
145 选择晶体管
151 SG
152 FG
162 栅极
163 栅极
164 栅极
165 栅极
171 栅极
172 栅极
311 LG
312 栅极
313 电容器
411 比较器
600 成像器件
612 CMOS图像传感器

Claims (20)

1.一种成像器件，其包括：
第一像素，所述第一像素包括：
用于将入射光转换成电荷的光电转换元件；
用于传输所述电荷的第一传输元件和第二传输元件，其中，所述第一传输元件连接在所述光电转换元件和所述第二传输元件之间；
连接到所述第二传输元件的复位元件；
浮动扩散；和
连接到所述浮动扩散以放大所述浮动扩散的电压的放大元件，其中，所述浮动扩散连接在所述第二传输元件和所述放大元件之间，其中，所述第二传输元件和所述复位元件是晶体管，并且
在平面图中，所述第二传输元件的栅极位于所述复位元件的栅极和所述浮动扩散之间。
2.如权利要求1所述的成像器件，其中，所述第一传输元件是晶体管。
3.如权利要求2所述的成像器件，其中，所述第二传输元件的栅极包括多个分离的栅极部。
4.如权利要求3所述的成像器件，其中，所述第一传输元件的栅极接收第一控制信号，以控制所述电荷到所述第二传输元件的传输，且
其中，所述第二传输元件的栅极接收第二控制信号，以控制从所述第一传输元件接收的所述电荷到所述浮动扩散的传输且控制复位信号到所述浮动扩散的传输。
5.如权利要求4所述的成像器件，还包括：
位于所述第二传输元件和所述浮动扩散之间的第三传输元件。
6.如权利要求5所述的成像器件，其中，所述第三传输元件是晶体管，且
其中，所述第三传输元件的栅极接收第三控制信号，以控制从所述第二传输元件接收的所述电荷到所述浮动扩散的传输且控制从所述第二传输元件接收的所述复位信号到所述浮动扩散的传输。
7.如权利要求1所述的成像器件，还包括：
用于输出所述第一像素的像素信号的信号线；和
选择元件，所述选择元件连接在所述信号线和所述放大元件之间，且根据选择信号将所述像素信号选择性地输出到所述信号线。
8.如权利要求1所述的成像器件，还包括：
一个或多个第二像素，其中，所述一个或多个第二像素与所述第一像素共享所述复位元件、所述第二传输元件、所述浮动扩散和所述放大元件。
9.如权利要求1-4中任一项所述的成像器件，还包括：
电容器；和
第三传输元件，所述第三传输元件连接在所述第二传输元件和所述电容器之间且将在所述第二传输元件处溢出的电荷传输到所述电容器。
10.一种成像器件，其包括：
第一像素，所述第一像素包括：
用于将入射光转换成第一电荷的第一光电转换元件；
用于传输所述第一电荷的第一传输晶体管；
第二传输晶体管，其中，在平面图中，所述第一传输晶体管的栅极位于所述第一光电转换元件和所述第二传输晶体管的栅极之间；
连接到所述第二传输晶体管的复位晶体管；和
用于接收从所述第二传输晶体管传输的所述第一电荷的浮动扩散，其中，在所述平面图中，所述第二传输晶体管的栅极位于所述复位晶体管的栅极和所述浮动扩散之间。
11.如权利要求10所述的成像器件，
其中，在所述平面图中，所述第一传输晶体管的栅极在第一位置处与所述第二传输晶体管的栅极相邻，
其中，在所述平面图中，所述复位晶体管的栅极在第二位置处与所述第二传输晶体管的所述栅极相邻，且
其中，所述第一像素还包括：
第三传输晶体管，所述第三传输晶体管连接在所述第二传输晶体管和所述浮动扩散之间，以将从所述第二传输晶体管接收的所述第一电荷传输到所述浮动扩散，其中，所述第三传输晶体管的栅极在第三位置处与所述第二传输晶体管的所述栅极相邻，其中，所述第三位置位于所述第二传输晶体管的所述栅极与所述浮动扩散之间。
12.如权利要求10所述的成像器件，其中，所述第一像素还包括：
用于放大所述浮动扩散处的信号的放大晶体管，其中，所述浮动扩散连接在所述第二传输晶体管和所述放大晶体管之间。
13.如权利要求11所述的成像器件，还包括：
第二像素，所述第二像素包括：
用于将入射光转换成第二电荷的第二光电转换元件；和
用于传输所述第二电荷的传输晶体管，
其中，在所述平面图中，所述传输晶体管的栅极在第四位置处与所述第二传输晶体管的所述栅极相邻，且
其中，所述第一像素和所述第二像素共享至少所述浮动扩散和所述第二传输晶体管。
14.如权利要求13所述的成像器件，还包括：
第三像素，所述第三像素包括：
用于将入射光转换成第三电荷的第三光电转换元件；和
用于传输所述第三电荷的第四传输晶体管，其中，在所述平面图中，所述第四传输晶体管的栅极在第五位置处与所述第二传输晶体管的所述栅极相邻；和
第四像素，所述第四像素包括：
用于将入射光转换成第四电荷的第四光电转换元件；和
用于传输所述第四电荷的第五传输晶体管，其中，在所述平面图中，所述第五传输晶体管的栅极在第六位置处与所述第二传输晶体管的所述栅极相邻。
15.一种成像器件，其包括：
至少一个像素，所述至少一个像素包括：
用于将入射光转换成电荷的光电转换元件；
用于传输所述电荷的第一传输元件和第二传输元件，其中，所述第一传输元件连接在所述光电转换元件和所述第二传输元件之间；
连接到所述第二传输元件的复位元件；和
浮动扩散；和
用于驱动所述至少一个像素的驱动电路，
其中，所述第二传输元件和所述复位元件是晶体管，并且
在平面图中，所述第二传输元件的栅极位于所述复位元件的栅极和所述浮动扩散之间。
16.如权利要求15所述的成像器件，其中，所述驱动电路在单个读取时段内驱动所述至少一个像素，使得利用单个复位操作获得所述至少一个像素的高照度信息和低照度信息。
17.如权利要求16所述的成像器件，其中，所述第一传输元件是晶体管，且
其中，所述单个读取时段包括：
第一相位，在所述第一相位下，在所述复位元件和所述第一传输元件处于截止状态且所述第二传输元件处于导通状态时对所述至少一个像素的输出进行读取，其中，所述第一相位在所述单个复位操作之后，在所述单个复位操作中，所述复位元件和所述第二传输元件处于导通状态以利用复位信号来复位所述浮动扩散；
在所述第一相位之后的第二相位，在所述第二相位下，在所述复位元件、所述第一传输元件和所述第二传输元件处于截止状态时对所述至少一个像素的输出进行读取；
在所述第二相位之后的第三相位，在所述第三相位下，在所述复位元件和所述第一传输元件处于截止状态且所述第二传输元件处于导通状态时对所述至少一个像素的输出进行读取，其中，所述第三相位位于使所述第一传输元件和所述第二传输元件处于导通状态以通过所述第二传输元件将所述电荷从所述第一传输元件传输到所述浮动扩散之后；和
在所述第三相位之后的第四相位，在所述第四相位下，在所述复位元件、所述第一传输元件和所述第二传输元件处于截止状态时对所述至少一个像素的输出进行读取。
18.根据权利要求16所述的成像器件，其中，所述单个读取时段包括对所述至少一个像素的输出进行读取的顺序的第一相位、第二相位、第三相位和第四相位，
其中，所述第一相位和所述第三相位对应于高敏感度读取，且
其中，所述第二相位和所述第四相位对应于低敏感度读取。
19.如权利要求18所述的成像器件，其中，所述第一相位和所述第二相位用来确定所述至少一个像素的噪声，且
其中，所述第三相位和所述第四相位用来确定所述电荷的量。
20.一种成像器件，其包括：
第一像素，所述第一像素包括：
光电转换元件；
第一传输元件和第二传输元件，其中，所述第一传输元件连接在所述光电转换元件和所述第二传输元件之间；
连接到所述第二传输元件的复位元件；
浮动扩散；和
连接到所述浮动扩散的放大元件，其中，所述浮动扩散连接在所述第二传输元件和所述放大元件之间，
其中，所述第二传输元件和所述复位元件是晶体管，并且
在平面图中，所述第二传输元件的栅极位于所述复位元件的栅极和所述浮动扩散之间。
CN201780072194.8A 2016-12-13 2017-11-30 成像元件和电子设备 Active CN109983583B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2016241353 2016-12-13
JP2016-241353 2016-12-13
JP2017173968A JP7002893B2 (ja) 2016-12-13 2017-09-11 撮像素子および電子機器
JP2017-173968 2017-09-11
PCT/JP2017/043158 WO2018110302A1 (en) 2016-12-13 2017-11-30 Imaging element and electronic device

Publications (2)

Publication Number Publication Date
CN109983583A CN109983583A (zh) 2019-07-05
CN109983583B true CN109983583B (zh) 2024-02-13

Family

ID=62632511

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780072194.8A Active CN109983583B (zh) 2016-12-13 2017-11-30 成像元件和电子设备

Country Status (3)

Country Link
US (1) US11044432B2 (zh)
JP (1) JP7002893B2 (zh)
CN (1) CN109983583B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019170262A1 (en) * 2018-03-09 2019-09-12 Imasenic Advanced Imaging, S.L. Binning pixels
CN109659329A (zh) * 2019-01-25 2019-04-19 上海晔芯电子科技有限公司 具有共享结构像素布局的图像传感器
KR20220021191A (ko) * 2020-08-13 2022-02-22 에스케이하이닉스 주식회사 이미지 센싱 장치
WO2023128007A1 (ko) * 2021-12-30 2023-07-06 한국전자기술연구원 다양한 다이나믹 레인지 설정이 가능한 픽셀 및 이를 적용한 이미지 센서
CN114295205B (zh) * 2021-12-30 2023-11-24 北京京东方技术开发有限公司 感光电路、感光控制方法、感光模组和显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2107610A2 (en) * 2008-04-03 2009-10-07 Sony Corporation Solid state imaging device, driving method of the solid state imaging device, and electronic equipment
WO2011161909A1 (ja) * 2010-06-25 2011-12-29 パナソニック株式会社 固体撮像素子
CN102394239A (zh) * 2011-11-24 2012-03-28 上海宏力半导体制造有限公司 Cmos图像传感器
US8773562B1 (en) * 2013-01-31 2014-07-08 Apple Inc. Vertically stacked image sensor

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4403687B2 (ja) 2002-09-18 2010-01-27 ソニー株式会社 固体撮像装置およびその駆動制御方法
JP5564918B2 (ja) 2009-12-03 2014-08-06 ソニー株式会社 撮像素子およびカメラシステム
FR2973160B1 (fr) 2011-03-23 2013-03-29 E2V Semiconductors Capteur d'image a multiplication d'electrons
JP5780025B2 (ja) 2011-07-11 2015-09-16 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法、及び電子機器
CN103779365B (zh) 2012-10-19 2016-06-22 比亚迪股份有限公司 宽动态范围像素单元、其制造方法及其构成的图像传感器
US9741754B2 (en) * 2013-03-06 2017-08-22 Apple Inc. Charge transfer circuit with storage nodes in image sensors

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2107610A2 (en) * 2008-04-03 2009-10-07 Sony Corporation Solid state imaging device, driving method of the solid state imaging device, and electronic equipment
TW201309005A (zh) * 2008-04-03 2013-02-16 Sony Corp 固態成像裝置，其驅動方法，及電子裝備
WO2011161909A1 (ja) * 2010-06-25 2011-12-29 パナソニック株式会社 固体撮像素子
CN102394239A (zh) * 2011-11-24 2012-03-28 上海宏力半导体制造有限公司 Cmos图像传感器
US8773562B1 (en) * 2013-01-31 2014-07-08 Apple Inc. Vertically stacked image sensor

Also Published As

Publication number Publication date
JP2018098772A (ja) 2018-06-21
CN109983583A (zh) 2019-07-05
JP7002893B2 (ja) 2022-01-20
US20200068155A1 (en) 2020-02-27
US11044432B2 (en) 2021-06-22

Similar Documents

Publication Publication Date Title
US10708529B2 (en) Image sensors with low-voltage transistors
US9961262B2 (en) Solid-state imaging device having a switchable conversion gain in the floating diffusion, method for driving solid-state imaging device, and electronic apparatus
CN109983583B (zh) 成像元件和电子设备
US10368019B2 (en) Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus
US10412326B2 (en) Global shutter imaging pixels
CN105917644B (zh) 固态成像元件及成像装置
CN106464819B (zh) 信号处理器件、控制方法、图像传感器件和电子设备
CN111312736B (zh) 成像装置和电子设备
TWI656630B (zh) 成像元件及成像裝置
US20140022430A1 (en) Solid-state imaging device and manufacturing method
US10154213B2 (en) Image sensors having dark pixels
US9093351B2 (en) Solid-state imaging apparatus
JPWO2016121521A1 (ja) 固体撮像素子および電子機器
KR20170104047A (ko) 이미지 센서
US9426391B2 (en) Solid-state imaging apparatus, method of controlling the same, and imaging system
US9807329B2 (en) Imaging device and imaging system
WO2018110302A1 (en) Imaging element and electronic device
JP7160129B2 (ja) 撮像素子および撮像装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant