JP7002893B2 - 撮像素子および電子機器 - Google Patents

撮像素子および電子機器 Download PDF

Info

Publication number
JP7002893B2
JP7002893B2 JP2017173968A JP2017173968A JP7002893B2 JP 7002893 B2 JP7002893 B2 JP 7002893B2 JP 2017173968 A JP2017173968 A JP 2017173968A JP 2017173968 A JP2017173968 A JP 2017173968A JP 7002893 B2 JP7002893 B2 JP 7002893B2
Authority
JP
Japan
Prior art keywords
floating diffusion
potential
image pickup
unit
node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017173968A
Other languages
English (en)
Other versions
JP2018098772A (ja
Inventor
伸 北野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Priority to CN201780072194.8A priority Critical patent/CN109983583B/zh
Priority to US16/466,141 priority patent/US11044432B2/en
Priority to PCT/JP2017/043158 priority patent/WO2018110302A1/en
Publication of JP2018098772A publication Critical patent/JP2018098772A/ja
Application granted granted Critical
Publication of JP7002893B2 publication Critical patent/JP7002893B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers

Description

本技術は、撮像素子および電子機器に関し、特に、電荷電圧変換感度を向上させることができるようにした撮像素子および電子機器に関する。
従来のイメージセンサでは、画素内の電荷電圧変換感度（以下、感度とも称する）と飽和電荷数との間にトレードオフの関係があり、感度を向上させるためにフローティングディフュージョン容量を削減すると１電荷当たりの電圧変化が大きくなってしまった。そのため、取り扱える許容電圧値を超えてしまった分の電荷が読み出せなかった。
ところで、感度を上げるために電荷リセットスイッチを除去した技術が考えられた（例えば特許文献１および非特許文献１参照）。
特開平５－２６８５２６号公報
Min-Woong Seo, "A 0.27e-rms Read Noise 220 uV/e- Conversion Gain Reset-Gate-Less CMOS Image Sensor With 0.11um CIS Process", et. al, IEEE ELECTRON DEVICE LETTER, Vol.36, NO. 12, Dec. 2015
しかしながら、これらの方法では、非常に高いリセット電圧を必要とし、実装において実現が困難であった。
本技術は、このような状況に鑑みて提案されたものであり、電荷電圧変換感度を向上させることができるようにすることを目的とする。
本技術の一側面は、単位画素において、光電変換により受光した光量に応じた電荷を蓄積するフォトダイオードと、前記フォトダイオードからの電荷の読み出しを制御する転送スイッチと、前記単位画素内の電荷のリセットを制御するリセットスイッチと、電荷を電圧に変換するフローティングディフュージョンと、前記リセットスイッチ、前記フローティングディフュージョン、および前記転送スイッチに接続されるPウェル、並びに、ポテンシャルを制御するゲートを有するノードとを備え、前記ゲートに供給される制御信号により前記ノードのポテンシャルが前記フローティングディフュージョンと同一のポテンシャルになるまで下げられた状態で、前記フローティングディフュージョンの電圧が高照度用の信号として読み出され、前記制御信号により前記ノードのポテンシャルが前記フローティングディフュージョンのポテンシャルよりも上げられた状態で、前記フローティングディフュージョンの電圧が低照度用の信号として読み出される撮像素子である。
前記リセットスイッチがオン状態にされ、前記単位画素内の電荷がリセットされた後、オフ状態の前記転送スイッチにより前記フォトダイオードと前記ノードが分離された状態のまま、前記制御信号により前記ノードのポテンシャルが前記フローティングディフュージョンと同一のポテンシャルになるまで下げられた状態で、前記フローティングディフュージョンの電圧が高照度用のリセット信号として読み出され、前記制御信号により前記ノードのポテンシャルが前記フローティングディフュージョンのポテンシャルよりも上げられた状態で、前記フローティングディフュージョンの電圧が低照度用のリセット信号として読み出されることができる。
前記転送スイッチがオン状態にされ、前記フォトダイオードの電荷が前記ノードに転送され、前記制御信号により前記ノードのポテンシャルが前記フローティングディフュージョンと同一のポテンシャルになるまで下げられた状態で、前記フローティングディフュージョンの電圧が高照度用の画素信号として読み出され、前記制御信号により前記ノードのポテンシャルが前記フローティングディフュージョンのポテンシャルよりも上げられた状態で、前記フローティングディフュージョンの電圧が低照度用の画素信号として読み出されることができる。
前記ノードの前記Pウェルは、接続を制御するFGスイッチを介して、前記フローティングディフュージョンに接続されることができる。
前記ノードの前記Pウェルは、互いに異なる前記フォトダイオードからの電荷の読み出しを制御する複数の前記転送スイッチに接続されることができる。
前記単位画素内に前記ノードを複数備えるようにすることができる。
前記単位画素において、前記ノードの前記Pウェルに接続され、前記フォトダイオードから溢れた電荷を蓄積する画素内容量をさらに備えることができる。
全ての前記単位画素の前記フォトダイオードからの電荷の転送を同時に行うことができる。
前記フローティングディフュージョンに接続され、前記フローティングディフュージョンの電圧を所定の基準電圧と比較する比較部をさらに備えるようにすることができる。
前記比較部の構成の一部が、前記単位画素とは異なる半導体基板に形成されるようにすることができる。
前記フローティングディフュージョンの電圧を読み出す読み出し回路をさらに備えるようにすることができる。
前記読み出し回路は、複数の前記フローティングディフュージョンの電圧を読み出すことができる。
前記読み出し回路は、前記フローティングディフュージョンに接続されるドレイン接地回路であるようにすることができる。
前記読み出し回路は、前記フローティングディフュージョンに接続されるソース接地回路であるようにすることができる。
前記読み出し回路は、さらにソースフォロアによる読み出しも行う回路構成を有するようにすることができる。
本技術の他の側面は、被写体を撮像する撮像部と、前記撮像部による撮像により得られた画像データを画像処理する画像処理部とを備え、前記撮像部は、複数の単位画素を備え、前記単位画素は、光電変換により受光した光量に応じた電荷を蓄積するフォトダイオードと、前記フォトダイオードからの電荷の読み出しを制御する転送スイッチと、前記単位画素内の電荷のリセットを制御するリセットスイッチと、電荷を電圧に変換するフローティングディフュージョンと、前記リセットスイッチ、前記フローティングディフュージョン、および前記転送スイッチに接続されるPウェル、並びに、ポテンシャルを制御するゲートを有するノードとを備え、前記ゲートに供給される制御信号により前記ノードのポテンシャルが前記フローティングディフュージョンと同一のポテンシャルになるまで下げられた状態で、前記フローティングディフュージョンの電圧が高照度用の信号として読み出され、前記制御信号により前記ノードのポテンシャルが前記フローティングディフュージョンのポテンシャルよりも上げられた状態で、前記フローティングディフュージョンの電圧が低照度用の信号として読み出される電子機器である。
本技術の一側面においては、単位画素において、光電変換により受光した光量に応じた電荷を蓄積するフォトダイオードと、そのフォトダイオードからの電荷の読み出しを制御する転送スイッチと、単位画素内の電荷のリセットを制御するリセットスイッチと、電荷を電圧に変換するフローティングディフュージョンと、リセットスイッチ、フローティングディフュージョン、および転送スイッチに接続されるPウェル、並びに、ポテンシャルを制御するゲートを有するノードとが備えられ、ゲートに供給される制御信号によりノードのポテンシャルがフローティングディフュージョンと同一のポテンシャルになるまで下げられた状態で、そのフローティングディフュージョンの電圧が高照度用の信号として読み出され、制御信号によりノードのポテンシャルがフローティングディフュージョンのポテンシャルよりも上げられた状態で、そのフローティングディフュージョンの電圧が低照度用の信号として読み出される。
本技術のさらに他の側面は、電子機器において、被写体を撮像する撮像部と、撮像部による撮像により得られた画像データを画像処理する画像処理部とが備えられ、さらにその撮像部においては、複数の単位画素が備えられ、その単位画素においては、光電変換により受光した光量に応じた電荷を蓄積するフォトダイオードと、そのフォトダイオードからの電荷の読み出しを制御する転送スイッチと、単位画素内の電荷のリセットを制御するリセットスイッチと、電荷を電圧に変換するフローティングディフュージョンと、リセットスイッチ、フローティングディフュージョン、および転送スイッチに接続されるPウェル、並びに、ポテンシャルを制御するゲートを有するノードが備えられ、ゲートに供給される制御信号によりノードのポテンシャルがフローティングディフュージョンと同一のポテンシャルになるまで下げられた状態で、そのフローティングディフュージョンの電圧が高照度用の信号として読み出され、制御信号によりノードのポテンシャルがフローティングディフュージョンのポテンシャルよりも上げられた状態で、そのフローティングディフュージョンの電圧が低照度用の信号として読み出される。
本技術によれば、撮像画像を得ることが出来る。また本技術によれば、電荷電圧変換感度を向上させることができる。
イメージセンサの主な構成例を示す図である。 画素アレイの主な構成例を示す図である。 単位画素の主な構成例を示す回路図である。 単位画素の主な構成例を示す平面図である。 単位画素の主な構成例を示す断面図である。 駆動の様子の例を説明する図である。 駆動の様子の例を説明する図である。 駆動の様子の例を説明する図である。 駆動の様子の例を説明する図である。 駆動の様子の例を説明する図である。 駆動の様子の例を説明する図である。 駆動の様子の例を説明する図である。 駆動の様子の例を説明する図である。 駆動の様子の例を説明する図である。 駆動の様子の例を説明する図である。 共有画素の主な構成例を示す平面図である。 共有画素の主な構成例を示す平面図である。 共有画素の主な構成例を示す平面図である。 共有画素の主な構成例を示す平面図である。 共有画素の主な構成例を示す平面図である。 共有画素の主な構成例を示す平面図である。 共有画素の主な構成例を示す平面図である。 単位画素の主な構成例を示す平面図である。 駆動の様子の例を説明する図である。 駆動の様子の例を説明する図である。 単位画素の主な構成例を示す平面図である。 単位画素の主な構成例を示す回路図である。 単位画素の主な構成例を示す平面図である。 制御信号の例を説明する図である。 単位画素と比較部の主な構成例を示す回路図である。 単位画素と比較部の主な構成例を示す回路図である。 単位画素と比較部の主な構成例を示す回路図である。 単位画素と比較部の主な構成例を示す回路図である。 撮像装置の主な構成例を示す図である。
以下、本開示を実施するための形態（以下実施の形態とする）について説明する。なお、説明は以下の順序で行う。
１．電荷電圧変換感度
２．第１の実施の形態（SGトランジスタ、FGトランジスタ）
３．第２の実施の形態（共有画素）
４．第３の実施の形態（画素内容量）
５．第４の実施の形態（グローバルシャッタ）
６．第５の実施の形態（SG分割）
７．第６の実施の形態（ソース接地回路）
８．第７の実施の形態（SGトランジスタ）
９．第８の実施の形態（画素A/D）
１０．第９の実施の形態（複数基板）
１１．第１０の実施の形態（撮像装置）
１２．その他
＜１．電荷電圧変換感度＞
従来のイメージセンサでは、画素内の電荷電圧変換感度（以下、感度とも称する）と飽和電荷数との間にトレードオフの関係があり、感度を向上させるためにフローティングディフュージョン（FD（Floating Diffusion））の容量を削減すると１電荷当たりの電圧変化が大きくなってしまう。そのため、取り扱える許容電圧値を超えてしまった分の電荷が読み出せなかった。例えば後段の回路が1Vの電位振幅を取り扱い可能な場合、50uV/e-(=~3.2fF)の場合、20000e-まで扱えていたが、倍の100uV/e-(=~1.6fF)となると、10000e-までしかとり扱えなくなる。
ところで、感度を上げるために、特許文献１や非特許文献１のように、電荷リセットスイッチを除去した技術が考えられた。
特許文献１には、浮遊拡散層領域の13bに転送されてきた電荷をリセットゲートなどを用いずに、半導体基板の電位を変えパンチスルーさせることによって、排出する機構を持つ電荷結合素子（CCD（Charge Coupled Device））の技術が開示されている。従来では13bに相当する箇所にリセットゲートが接続されていたが、そのリセットゲートを削除することによりこの浮遊拡散領域の寄生容量を減らすことで、素子の感度を向上させることを可能とする技術である。また、リセットゲート及びリセットドレインが無くなったことにより、そのための配線も不要になり、面積削減や集積度向上につながるとともに、リセットゲートと浮遊拡散層間の容量により発生していたリセットパルスフィードスルーノイズがなくなり、S/Nが向上する。
また、非特許文献１には、リセットのトランジスタゲートは配置せずに従来のリセットドレイン相当のノードを画素内に配置し、そのリセットドレイン相当ノードに25V印加してパンチスルーさせることでフローティングディフュージョンをリセットする技術が開示されている。これによりフローティングディフュージョンの容量を縮小することで、高い変換ゲイン（Conversion Gain)を達成する。
しかしながら、フローティングディフュージョンのリセット動作はイメージセンサには必要不可欠な動作であるため、これらの方法では非常に高いリセット電圧を用いて、電荷を引き抜いている。低電圧化やプロセス縮小を行った際には、そのような高い電源電圧を使用することができないため、これらの方法を実現することは困難であった。
仮にこれらの感度向上の技術を適用することができたとしても、画素サイズ縮小のために画素共有化技術を適用すると、FDを共有することとなり、そのために感度が低下するおそれがあった。また、感度を切り替えて低照度信号と高照度信号を同時に同フレーム内で取得することができるイメージセンサもあるが、高照度信号にkTCノイズが乗ってしまうおそれがあった。
＜２．第１の実施の形態＞
＜イメージセンサ＞
図１は、本技術を適用した撮像素子の一実施の形態であるイメージセンサの主な構成例を示す図である。
図１に示されるイメージセンサ１００は、被写体からの光を光電変換して画像データとして出力するデバイスである。例えば、イメージセンサ１００は、CMOS（Complementary Metal Oxide Semiconductor）を用いたCMOSイメージセンサ、CCD（Charge Coupled Device）を用いたCCDイメージセンサ等として構成される。
図１に示されるように、イメージセンサ１００は、光電変換を行う画素が形成される領域である画素アレイ領域１２１と、画素内回路の駆動を制御する制御回路や画素アレイ領域１２１から読み出された信号を処理する回路などが形成される領域である周辺回路領域１２２を有する。
これらの領域のレイアウトは任意であり、図１の例に限定されない。例えば、イメージセンサ１００が複数の半導体基板により構成され、画素アレイ領域１２１と周辺回路領域１２２とが互いに異なる半導体基板に形成されるようにしてもよい。その場合、複数の半導体基板のレイアウトは任意である。例えば、イメージセンサ１００が積層される複数の半導体基板により形成されるようにしてもよい。また、画素アレイ領域１２１や周辺回路領域１２２が複数の領域に分割されて形成されるようにしてもよいし、複数の半導体基板に形成されるようにしてもよい。
＜画素アレイ領域＞
画素アレイ領域１２１の主な構成例を図２に示す。図２に示されるように、画素アレイ領域１２１には、単位画素１３１－１１乃至単位画素１３１－ＭＮが形成されている（Ｍ，Ｎは任意の自然数）。この単位画素１３１－１１乃至単位画素１３１－ＭＮを互いに区別して説明する必要が無い場合、単位画素１３１と称する。つまり、図２に示されるように、画素アレイ領域１２１には、Ｍ行Ｎ列の単位画素１３１が行列状（アレイ状）に配置されている。
また、図２に示されるように、画素アレイ領域１２１には、垂直信号線１３２－１乃至垂直信号線１３２－Ｎ、並びに、制御線１３３－１乃至制御線１３３－Ｍが形成されている。垂直信号線１３２－１乃至垂直信号線１３２－Ｎを互いに区別して説明する必要が無い場合、垂直信号線１３２と称し、制御線１３３－１乃至制御線１３３－Ｍを互いに区別して説明する必要が無い場合、制御線１３３と称する。
単位画素１３１には、カラム（列）毎に、そのカラムに対応する垂直信号線１３２が接続され、行毎に、その行に対応する制御線１３３に接続されている。各制御線１３３を介して各単位画素（各行）１３１への制御信号が伝送される。
制御線１３３を介して供給される制御信号に応じて単位画素１３１から読み出された信号は、垂直信号線１３２を介して、周辺回路領域１２２の回路（例えばA/D変換部等）に伝送される。なお、図２においては各行の制御線１３３を１本の線として示しているが、実際には、単位画素１３１内の各種トランジスタ用の複数の制御線により構成される。
なお、図２においては、画素信号を伝送する信号線（垂直信号線１３２）がカラム毎に設けられ、制御線１３３が行毎に設けられるように説明したが、単位画素１３１、信号線（垂直信号線１３２）、制御線１３３の配置は任意であり、この図２の例に限定されない。例えば単位画素１３１が、ハニカム構造を形成するように配置されてもよい。また、例えば信号線が行毎に設けられるようにしてもよいし、画素アレイ領域１２１のエリア（任意の部分領域）毎に設けられるようにしてもよいし、単位画素１３１毎に設けられるようにしてもよい。さらに、例えば制御線１３３が、列毎に設けられるようにしてもよいし、画素アレイ領域１２１のエリア（任意の部分領域）毎に設けられるようにしてもよいし、単位画素１３１毎に設けられるようにしてもよい。
＜単位画素構成＞
単位画素１３１の回路の主な構成例を図３に示す。図３に示されるように、単位画素１３１は、フォトダイオード１４１（PD（Photo Diode））、転送トランジスタ１４２（TG）、リセットトランジスタ１４３（RST）、増幅トランジスタ１４４（AMP）、および選択トランジスタ１４５（SEL）を有する。また、単位画素１３１は、SG１５１およびFG１５２も有する。
フォトダイオード１４１は、受光した光をその光量に応じた電荷量の光電荷（ここでは、光電子）に光電変換してその光電荷を蓄積する。フォトダイオード１４１のアノードは画素領域のグランドに接続され（接地され）、カソードは転送トランジスタ１４２を介してフローティングディフュージョン（FD）に接続される。もちろん、フォトダイオード１４１のカソードが画素領域の電源（画素電源）に接続され、アノードが転送トランジスタ１４２を介してフローティングディフュージョン（FD）に接続され、光電荷を光正孔として読み出す方式としてもよい。
転送トランジスタ１４２は、フォトダイオード１４１からの光電荷の読み出しを制御する。転送トランジスタ１４２は、ドレインがSG１５１に接続され、ソースがフォトダイオード１４１のカソードに接続される。また、転送トランジスタ１４２のゲートには、転送制御信号が供給される。フォトダイオード１４１からの光電荷の読み出しは、この転送制御信号により制御される。例えば、転送制御信号（すなわち、転送トランジスタ１４２のゲート電位）がオフ状態の場合フォトダイオード１４１からの光電荷の転送が行われず、オン状態の場合フォトダイオード１４１に蓄積された光電荷がフローティングディフュージョンに転送される。つまり、転送トランジスタ１４２は、スイッチとして機能する。したがって、転送トランジスタ１４２を転送スイッチとも称する。
リセットトランジスタ１４３は、単位画素内の電荷（例えばフォトダイオード１４１やフローティングディフュージョンの電荷）をリセットする。リセットトランジスタ１４３は、ドレインが電源電位（VRST）に接続され、ソースがSG１５１に接続される。また、リセットトランジスタ１４３のゲートには、リセット制御信号が供給される。単位画素内の電荷のリセットは、このリセット制御信号により制御される。例えば、リセット制御信号（すなわち、リセットトランジスタ１４３のゲート電位）がオフ状態の場合リセットは行われず、オン状態のとき、単位画素内の電荷がリセットされる。
増幅トランジスタ１４４は、フローティングディフュージョンの電位変化を増幅し、電気信号（アナログ信号）として出力する。つまり、増幅トランジスタ１４４は、フローティングディフュージョンの電圧を読み出す読み出し回路として機能する。増幅トランジスタ１４４は、ソースフォロア（ドレイン接地）の構成を有する。増幅トランジスタ１４４は、ゲートがフローティングディフュージョン（FG１５２）に接続され、ドレインがソースフォロワ電源電圧（VDD）に接続され、ソースが選択トランジスタ１４５のドレインに接続されている。例えば、増幅トランジスタ１４４は、リセットされた状態のフローティングディフュージョンの電位に対応するリセット信号（リセットレベル）を選択トランジスタ１４５に出力する。また、増幅トランジスタ１４４は、フォトダイオード１４１から光電荷が転送された状態のフローティングディフュージョンの電位に対応する光蓄積信号（信号レベル）を選択トランジスタ１４５に出力する。
選択トランジスタ１４５は、増幅トランジスタ１４４から供給される電気信号の垂直信号線１３２（VSL）への出力を制御する。選択トランジスタ１４５は、ドレインが増幅トランジスタ１４４のソースに接続され、ソースが垂直信号線１３２に接続されている。また、選択トランジスタ１４５のゲートには、選択制御信号が供給される。増幅トランジスタ１４４から供給される電気信号の垂直信号線１３２（VSL）への出力は、この選択制御信号により制御される。例えば、選択制御信号（すなわち、選択トランジスタ１４５のゲート電位）がオフ状態の場合、この単位画素１３１からリセット信号や画素信号等が垂直信号線１３２に出力されない。これに対して、選択制御信号がオン状態の場合、増幅トランジスタ１４４から出力される信号（リセット信号や画素信号等）が、垂直信号線１３２に出力される（この単位画素１３１からリセット信号や画素信号等が読み出される）。
SG１５１は、リセットトランジスタ１４３とフローティングディフュージョンとの間に設けられた完全電荷転送可能なノードである。つまり、SG１５１は、完全空乏化が可能なノードである。SG１５１は、転送トランジスタ１４２に隣接する。また、SG１５１は、転送トランジスタ１４２、リセットトランジスタ１４３、およびFG１５２に接続される。SG１５１は、リセット電圧VRSTをフローティングディフュージョンに印加できるとともに、SG１５１の電荷を全てフローティングディフュージョンまたはリセットトランジスタ１４３に転送することができる。また、SG１５１のゲートには、SG制御信号が供給される。このSG制御信号によってポテンシャルを制御することができ、それにより、リセット電圧VRSTの印加と完全空乏化を実現することができる。つまり、例えばSG制御信号（すなわち、SG１５１のゲート電位）がオン状態の場合、リセット電圧VRSTをフローティングディフュージョンに伝搬することができる。また、転送トランジスタ１４２を介してフォトダイオード１４１から供給される電荷をフローティングディフュージョンに完全電荷転送することができる。
FG１５２は、SG１５１とフローティングディフュージョンとを分離するノードである。FG１５２は、SG１５１同様な完全電荷転送な構造を有するようにしてもよい。FG１５２は、SG１５１と増幅トランジスタ１４４（フローティングディフュージョン）に接続される。FG１５２のゲートには、FG制御信号が供給される。このFG制御信号によってSGからフローティングディフュージョンへの電荷の転送が制御される。例えば、FG制御信号（すなわち、FG１５２のゲート電位）がオフ状態の場合、SG１５１からフローティングディフュージョンへの電荷の転送は行われない。これに対して、FG制御信号がオン状態の場合、SG１５１からフローティングディフュージョンへの電荷の転送が可能になる。
フローティングディフュージョン（FD）は、電荷を電圧に変換することを目的とするノードであり、FG１５２と増幅トランジスタ１４４との間に形成される浮遊拡散層である。フローティングディフュージョンの容量は、転送トランジスタ１４２の拡散層の接合容量とその拡散層につくゲートのオーバーラップ容量、拡散層とソースフォロアアンプへと接続する配線につく寄生容量である。本容量が小さくなることで、Q=CVの物理的な容量の式から、１電荷当たりの電位変化が大きくなることから、「感度が向上」する。ただし、後段の回路で使用できる電圧範囲が決まっているため、感度が向上しすぎると取り扱える電荷数が少なくなってしまうトレードオフの関係があった。
図４は、単位画素１３１の主な構成例を示す平面図である。図４に示されるように、転送トランジスタ１４２のゲート１６２、リセットトランジスタ１４３のゲート１６３、増幅トランジスタ１４４のゲート１６４、選択トランジスタ１４５のゲート１６５、SG１５１のゲート１７１、および、FG１５２のゲート１７２が配置される。
図５は、単位画素１３１の主な構成例を示す断面図である。図５は、図４の区間Ａ－Ａ’の点線部分の断面を示している。図５に示されるように、リセットトランジスタ１４３のドレイン１８１とフローティングディフュージョン１８２との間に、リセットトランジスタ１４３のゲート１６３、SG１５１のゲート１７１、およびFG１５２のゲート１７２が並べて配置されている。SG１５１の図中下側のP-Wellには、弱反転蓄積層または薄いN型蓄積層が形成される。
以上のように、転送トランジスタ１４２（ゲート１６２）とSG１５１（ゲート１７１）とは隣接しており、互いに接続されている。また、リセットトランジスタ１４３（ゲート１６３）と、フローティングディフュージョン１８２（FD）とが、SG１５１（ゲート１７１）およびFG１５２（ゲート１７２）により、分離されている。このような構成とすることにより、フローティングディフュージョンにつく寄生容量を低減させることができる。これにより、電荷電圧変換感度を向上させることができる。
また、FG１５２によってSG１５１とフローティングディフュージョン１８２とを分離することにより、SG１５１の電荷の転送の制御をより容易にすることができる。
＜駆動の様子＞
次に、図６乃至図１５を参照して、単位画素１３１内の回路の駆動の様子（電荷転送の様子）の例を説明する。
図６のＡは、選択制御信号（SEL）、リセット制御信号（RST）、転送制御信号（TG）、SG制御信号（SG）、およびFG制御信号（FG）のタイミングチャートである。図６のＡに示される時刻ｔ0の時、図４の区間Ａ－Ａ’のポテンシャルの分布は図６のＢのようになり、図４の区間Ｂ－Ｂ’のポテンシャルの分布は図６のＣのようになる。時間が経過し、図７のＡの時刻ｔ1になると、図４の区間Ａ－Ａ’のポテンシャルの分布は図７のＢのようになり、図４の区間Ｂ－Ｂ’のポテンシャルの分布は図７のＣのようになる。図７のＣに示されるように、光電変換により、フォトダイオード１４１に電荷が蓄積される。
図８のＡの時刻ｔ2になると、選択トランジスタ１４５、SG１５１、およびFG１５２がオン状態になり、さらに、リセットトランジスタ１４３もオン状態になり、フローティングディフュージョン１８２の電荷がリセットされる。このとき、図４の区間Ａ－Ａ’のポテンシャルの分布は図８のＢのようになり、図４の区間Ｂ－Ｂ’のポテンシャルの分布は図８のＣのようになる。
図９のＡの時刻ｔ3になると、リセットトランジスタ１４３がオフ状態になり、１回目のＰ相読み出しが行われる。このとき、図４の区間Ａ－Ａ’のポテンシャルの分布は図９のＢのようになり、図４の区間Ｂ－Ｂ’のポテンシャルの分布は図９のＣのようになる。SG１５１およびFG１５２はオン状態であるので、SG１５１とフローティングディフュージョン１８２が接続された状態である。つまり、図９のＢや図９のＣに示されるようにSG１５１とフローティングディフュージョン１８２とでポテンシャルが互いに等しくなる。したがって、低感度の状態でＰ相読み出しが行われ、単位画素１３１から高照度用のリセット信号が得られる（Ｐ２）。
図１０のＡの時刻ｔ4になると、SG１５１がオフ状態になる。このとき、図４の区間Ａ－Ａ’のポテンシャルの分布は図１０のＢのようになり、図４の区間Ｂ－Ｂ’のポテンシャルの分布は図１０のＣのようになる。このとき、SG１５１の方がフローティングディフュージョン１８２よりもポテンシャルが高くなり、かつ、FG１５２はオン状態であるので、SG１５１からフローティングディフュージョン１８２に完全電荷転送される。
図１１のＡの時刻ｔ5になると、FG１５２がオフ状態になり、２回目のＰ相読み出しが行われる。このとき、図４の区間Ａ－Ａ’のポテンシャルの分布は図１１のＢのようになり、図４の区間Ｂ－Ｂ’のポテンシャルの分布は図１１のＣのようになる。SG１５１およびFG１５２がオフ状態であるので、SG１５１とフローティングディフュージョン１８２が分離された状態である。したがって、この場合、フローティングディフュージョン１８２の電荷のみが読み出される。このときフローティングディフュージョン１８２には、図１０を参照して説明したように、SG１５１から完全電荷転送された電荷も蓄積されており、この電荷も読み出される。つまり、高感度の状態でＰ相読み出しが行われ、単位画素１３１から低照度用のリセット信号が得られる（Ｐ１）。
図１２のＡの時刻ｔ6になると、転送トランジスタ１４２がオン状態になり、フォトダイオード１４１の電荷が転送される。このとき、SG１５１およびFG１５２もオン状態であり、図４の区間Ａ－Ａ’のポテンシャルの分布は図１２のＢのようになり、図４の区間Ｂ－Ｂ’のポテンシャルの分布は図１２のＣのようになる。つまり、図９の場合と同様にSG１５１とフローティングディフュージョン１８２とでポテンシャルが互いに同一になっているので、図１２のＣに示されるように、フォトダイオード１４１の電荷は、SG１５１およびフローティングディフュージョン１８２に転送される。
図１３のＡの時刻ｔ7になると、転送トランジスタ１４２がオフ状態になり、１回目のＤ相読み出しが行われる。このとき、図４の区間Ａ－Ａ’のポテンシャルの分布は図１３のＢのようになり、図４の区間Ｂ－Ｂ’のポテンシャルの分布は図１３のＣのようになる。図１２と同様、SG１５１およびFG１５２はオン状態であるので、SG１５１とフローティングディフュージョン１８２とが接続され、ポテンシャルが互いに同一である。したがって、低感度の状態でＤ相読み出しが行われ、単位画素１３１から高照度用の画素信号が得られる（Ｄ２）。
図１４のＡの時刻ｔ8になると、SG１５１がオフ状態になる。このとき、図４の区間Ａ－Ａ’のポテンシャルの分布は図１４のＢのようになり、図４の区間Ｂ－Ｂ’のポテンシャルの分布は図１４のＣのようになる。つまり、SG１５１からフローティングディフュージョン１８２に完全電荷転送される。
図１５のＡの時刻ｔ9になると、FG１５２がオフ状態になり、２回目のＤ相読み出しが行われる。このとき、図４の区間Ａ－Ａ’のポテンシャルの分布は図１５のＢのようになり、図４の区間Ｂ－Ｂ’のポテンシャルの分布は図１５のＣのようになる。FG１５２がオフ状態であるので、SG１５１とフローティングディフュージョン１８２が分離された状態である。したがって、この場合、フローティングディフュージョン１８２の電荷のみが読み出される。このときフローティングディフュージョン１８２には、図１４を参照して説明したように、SG１５１から完全電荷転送された電荷も蓄積されており、この電荷も読み出される。つまり、高感度の状態でＤ相読み出しが行われ、単位画素１３１から低照度用画素信号が得られる（Ｄ１）。
以上のように、フォトダイオード１４１の１回の電荷蓄積期間に対して、低照度信号と高照度信号との両方をリセットせずに読み出すことができるので、イメージセンサ１００は、高ダイナミックレンジの画素信号を得ることができる。また、１回の電荷蓄積期間（すなわち、短期間）で低照度信号と高照度信号との両方を得ることができることから、その高ダイナミックレンジの画素信号を得る際の、被写体のブレの発生を抑制することができる。これにより、信号合成時のエラーの発生を抑制することができる。
また、上述のように読み出し動作として、相関二重サンプリング（CDS（Correlated Double Sampling））を行うことができるので、低照度信号はもちろん高照度信号についても熱ノイズを抑制することができる。したがって、S/Nを向上させることができる。また、低照度信号高照度信号とのつなぎ目のノイズ段差の発生を抑制することができる。
＜３．第２の実施の形態＞
＜共有画素＞
単位画素１３１の構成は任意であり、図３の例に限定されない。例えば、単位画素内にフォトダイオードを複数設け、その複数のフォトダイオードによりフローティングディフュージョン等を共有するようにしてもよい。より具体的には、転送トランジスタは各フォトダイオードに設けられ、フローティングディフュージョンを含むその他の単位画素の構成が共有される。以下において、このように複数のフォトダイオードによりフローティングディフュージョン等を共有する構造を有する単位画素を共有画素とも称する。
図１６は、２つのフォトダイオード１４１によりフローティングディフュージョン１８２を共有する場合の単位画素１３１の主な構成例を示す平面図である。図１６に示されるように、この場合の単位画素１３１は、２つのフォトダイオード１４１（フォトダイオード１４１－１およびフォトダイオード１４１－２）を有する。各フォトダイオード１４１は、それぞれの転送トランジスタ１４２を介してSG１５１に接続される。つまり、フォトダイオード１４１－１（PD1）は、転送トランジスタ１４２－１（TG1）を介してSG１５１に接続され、フォトダイオード１４１－２（PD2）は、転送トランジスタ１４２－２（TG2）を介してSG１５１に接続される。図１６に示されるように、転送トランジスタ１４２－１のゲート１６２－１および転送トランジスタ１４２－２のゲート１６２－２は、SG１５１のゲート１７１の近傍に配置されている。つまり、転送トランジスタ１４２－１および転送トランジスタ１４２－２は、SG１５１に隣接するように配置されている。
図１７は、４つのフォトダイオード１４１によりフローティングディフュージョン１８２を共有する場合の単位画素１３１の主な構成例を示す平面図である。図１７に示されるように、この場合の単位画素１３１は、４つのフォトダイオード１４１（フォトダイオード１４１－１乃至フォトダイオード１４１－４）を有する。各フォトダイオード１４１は、それぞれの転送トランジスタ１４２を介してSG１５１に接続される。つまり、フォトダイオード１４１－１（PD1）は、転送トランジスタ１４２－１（TG1）を介してSG１５１に接続され、フォトダイオード１４１－２（PD2）は、転送トランジスタ１４２－２（TG2）を介してSG１５１に接続され、フォトダイオード１４１－３（PD3）は、転送トランジスタ１４２－３（TG3）を介してSG１５１に接続され、フォトダイオード１４１－４（PD4）は、転送トランジスタ１４２－４（TG4）を介してSG１５１に接続される。図１７に示されるように、転送トランジスタ１４２－１のゲート１６２－１、転送トランジスタ１４２－２のゲート１６２－２、転送トランジスタ１４２－３のゲート１６２－３、転送トランジスタ１４２－４のゲート１６２－４は、SG１５１のゲート１７１の近傍に配置されている。つまり、転送トランジスタ１４２－１乃至転送トランジスタ１４２－４は、SG１５１に隣接するように配置されている。
図１８は、８つのフォトダイオード１４１によりフローティングディフュージョン１８２を共有する場合の単位画素１３１の主な構成例を示す平面図である。図１８に示されるように、この場合の単位画素１３１は、８つのフォトダイオード１４１（フォトダイオード１４１－１乃至フォトダイオード１４１－８）を有する。各フォトダイオード１４１は、それぞれの転送トランジスタ１４２を介してSG１５１に接続される。つまり、フォトダイオード１４１－１（PD1）は、転送トランジスタ１４２－１（TG1）を介してSG１５１に接続され、フォトダイオード１４１－２（PD2）は、転送トランジスタ１４２－２（TG2）を介してSG１５１に接続され、フォトダイオード１４１－３（PD3）は、転送トランジスタ１４２－３（TG3）を介してSG１５１に接続され、フォトダイオード１４１－４（PD4）は、転送トランジスタ１４２－４（TG4）を介してSG１５１に接続され、フォトダイオード１４１－５（PD1）は、転送トランジスタ１４２－５（TG1）を介してSG１５１に接続され、フォトダイオード１４１－６（PD2）は、転送トランジスタ１４２－６（TG2）を介してSG１５１に接続され、フォトダイオード１４１－７（PD3）は、転送トランジスタ１４２－７（TG3）を介してSG１５１に接続され、フォトダイオード１４１－８（PD4）は、転送トランジスタ１４２－８（TG4）を介してSG１５１に接続される。図１８に示されるように、転送トランジスタ１４２－１のゲート１６２－１、転送トランジスタ１４２－２のゲート１６２－２、転送トランジスタ１４２－３のゲート１６２－３、転送トランジスタ１４２－４のゲート１６２－４、転送トランジスタ１４２－５のゲート１６２－５、転送トランジスタ１４２－６のゲート１６２－６、転送トランジスタ１４２－７のゲート１６２－７、転送トランジスタ１４２－８のゲート１６２－８は、SG１５１のゲート１７１の近傍に配置されている。つまり、転送トランジスタ１４２－１乃至転送トランジスタ１４２－８は、SG１５１に隣接するように配置されている。
以上のように、複数のフォトダイオード１４１によりフローティングディフュージョン１８２等を共有する場合、各フォトダイオード１４１は、SG１５１およびFG１５２を介してフローティングディフュージョン１８２に接続される。そのため、フォトダイオード１４１の数を増大させてもフローティングディフュージョン１８２につく寄生容量が変化しない。したがって、電荷電圧変換感度の低減を抑制しながらフローティングディフュージョンの共有を実現することができる。
なお、SG１５１やFG１５２が複数であってもよい。図１９に示される単位画素１３１は、図１８の場合と同様に８つのフォトダイオード１４１によりフローティングディフュージョン１８２を共有する。ただし、この場合、SG１５１が複数（SG1,SG2,SG3）設けられている。また、FG１５２も複数（FG1,FG2,FG3）設けられている。この場合図１９に示されるように、リセット電圧VRSTとフローティングディフュージョン１８２との間には、リセットトランジスタ１４３のゲート１６３、SG１５１－１（SG1）のゲート１７１－１、FG１５２－１（FG1）のゲート１７２－１、SG１５１－２（SG2）のゲート１７１－２、FG１５２－２（FG2）のゲート１７２－２、SG１５１－３（SG3）のゲート１７１－３、FG１５２－３（FG3）のゲート１７２－３が設けられている。
フォトダイオード１４１－１（PD1）は、転送トランジスタ１４２－１（TG1）を介してSG１５１－１（SG1）に接続され、フォトダイオード１４１－２（PD2）は、転送トランジスタ１４２－２（TG2）を介してSG１５１－１（SG1）に接続され、フォトダイオード１４１－３（PD3）は、転送トランジスタ１４２－３（TG3）を介してSG１５１－１（SG1）に接続され、フォトダイオード１４１－４（PD4）は、転送トランジスタ１４２－４（TG4）を介してSG１５１－１（SG1）に接続される。また、フォトダイオード１４１－５（PD1）は、転送トランジスタ１４２－５（TG1）を介してSG１５１－３（SG3）に接続され、フォトダイオード１４１－６（PD2）は、転送トランジスタ１４２－６（TG2）を介してSG１５１－３（SG3）に接続され、フォトダイオード１４１－７（PD3）は、転送トランジスタ１４２－７（TG3）を介してSG１５１－３（SG3）に接続され、フォトダイオード１４１－８（PD4）は、転送トランジスタ１４２－８（TG4）を介してSG１５１－３（SG3）に接続される。
つまり、図１９の場合、ゲート１６２－１乃至ゲート１６２－４は、SG１５１－１のゲート１７１－１の近傍に配置され、ゲート１６２－５乃至ゲート１６２－８は、SG１５１－３のゲート１７１－３の近傍に配置されている。つまり、図１９の場合、転送トランジスタ１４２－１乃至転送トランジスタ１４２－４は、SG１５１－１に隣接するように配置され、転送トランジスタ１４２－５乃至転送トランジスタ１４２－８は、SG１５１－３に隣接するように配置されている。
このような場合も、各SG１５１並びに各FG１５２の駆動タイミングを調整することにより、完全電荷転送を実現することができる。
８つのフォトダイオードによりフローティングディフュージョンを共有する構成は任意であり、上述の例に限定されない。例えば、図１７に示される４つのフォトダイオードによりフローティングディフュージョンを共有する構成を２つ用いて、８つのフォトダイオードによりフローティングディフュージョンを共有する構成としてもよい。図２０にその例を示す。
図２０の構成例の場合、図１９のSG１５１－２（SG2）の位置にフローティングディフュージョン１８２（フローティングディフュージョン１８２－１、フローティングディフュージョン１８２－２）が設けられている。つまり、１つの増幅トランジスタ１４４（AMP）（および選択トランジスタ１４５（SEL））に対して、図１７に示されるような４つのフォトダイオード１４１等からなる構成が２組み接続されている。
つまり、フォトダイオード１４１－１（PD1）は、転送トランジスタ１４２－１（TG1）を介してSG１５１－１（SG1）に接続される。フォトダイオード１４１－２（PD2）は、転送トランジスタ１４２－２（TG2）を介してSG１５１－１（SG1）に接続される。フォトダイオード１４１－３（PD3）は、転送トランジスタ１４２－３（TG3）を介してSG１５１－１（SG1）に接続される。フォトダイオード１４１－４（PD4）は、転送トランジスタ１４２－４（TG4）を介してSG１５１－１（SG1）に接続される。
同様に、フォトダイオード１４１－５（PD5）は、転送トランジスタ１４２－５（TG5）を介してSG１５１－２（SG2）に接続される。フォトダイオード１４１－６（PD6）は、転送トランジスタ１４２－６（TG6）を介してSG１５１－２（SG2）に接続される。フォトダイオード１４１－７（PD7）は、転送トランジスタ１４２－７（TG7）を介してSG１５１－２（SG2）に接続される。フォトダイオード１４１－８（PD8）は、転送トランジスタ１４２－８（TG8）を介してSG１５１－２（SG2）に接続される。
なお、図中、ゲート１６２－１は、転送トランジスタ１４２－１（TG1）のゲートを示している。ゲート１６２－２は、転送トランジスタ１４２－２（TG2）のゲートを示している。ゲート１６２－３は、転送トランジスタ１４２－３（TG3）のゲートを示している。ゲート１６２－４は、転送トランジスタ１４２－４（TG4）のゲートを示している。ゲート１６２－５は、転送トランジスタ１４２－５（TG5）のゲートを示している。ゲート１６２－６は、転送トランジスタ１４２－６（TG6）のゲートを示している。ゲート１６２－７は、転送トランジスタ１４２－７（TG7）のゲートを示している。ゲート１６２－８は、転送トランジスタ１４２－８（TG8）のゲートを示している。また、ゲート１７１－１は、SG１５１－１（SG1）のゲートを示している。ゲート１７１－２は、SG１５１－２（SG2）のゲートを示している。
リセット電圧VRSTは２つ設けられており、一方はリセットトランジスタ１４３－１（RST1）を介してSG１５１－１（SG1）に接続されており、他方はリセットトランジスタ１４３－２（RST2）を介してSG１５１－２（SG2）に接続されている。なお、図中、ゲート１６３－１はリセットトランジスタ１４３－１（RST1）のゲートを示しており、ゲート１６３－２はリセットトランジスタ１４３－２（RST2）のゲートを示している。
SG１５１－１（SG1）は、FG１５２－１（FG1）を介してフローティングディフュージョン１８２－１に接続される。つまり、SG１５１－１（SG1）は、FG１５２－１（FG1）およびフローティングディフュージョン１８２－１を介して増幅トランジスタ１４４（AMP）に接続される。同様に、SG１５１－２（SG2）は、FG１５２－２（FG2）を介してフローティングディフュージョン１８２－２に接続される。つまり、SG１５１－２（SG2）は、FG１５２－２（FG2）およびフローティングディフュージョン１８２－２を介して増幅トランジスタ１４４（AMP）に接続される。
なお、図中、ゲート１６４は、増幅トランジスタ１４４（AMP）のゲートを示しており、ゲート１６５は、選択トランジスタ１４５（SEL）のゲートを示している。
したがって、図２０の場合、ゲート１６２－１乃至ゲート１６２－４は、SG１５１－１（SG1）のゲート１７１－１の近傍に配置され、ゲート１６２－５乃至ゲート１６２－８は、SG１５１－２（SG2）のゲート１７１－２の近傍に配置されている。つまり、図２０の場合、転送トランジスタ１４２－１乃至転送トランジスタ１４２－４（TG1乃至TG4）は、SG１５１－１（SG1）に隣接するように配置され、転送トランジスタ１４２－５乃至転送トランジスタ１４２－８（TG5乃至TG8）は、SG１５１－２（SG2）に隣接するように配置されている。
以上のように、フォトダイオード１４１－１乃至フォトダイオード１４１－４（PD1乃至PD4）、並びに、リセット電圧VRSTは、SG１５１－１およびFG１５２－１を介してフローティングディフュージョン１８２－１に接続される。同様に、フォトダイオード１４１－５乃至フォトダイオード１４１－８（PD5乃至PD8）、並びに、リセット電圧VRSTは、SG１５１－２およびFG１５２－２を介してフローティングディフュージョン１８２－２に接続される。
フローティングディフュージョンを共有しない一般的な４つのトランジスタを用いる画素回路構成の場合、フローティングディフュージョンには、転送トランジスタ、リセットトランジスタ、および増幅トランジスタの３つのトランジスタが接続される。このような４つのトランジスタを用いる画素回路構成において、フォトダイオードおよび転送トランジスタを８つに増やし、その８つのフォトダイオードでフローティングディフュージョンを共有するようにすると、フローティングディフュージョンには、８つの転送トランジスタ、リセットトランジスタ、および増幅トランジスタの、合計１０個のトランジスタが接続される。そのため感度が低減するおそれがあった。
これに対して、図２０の例のような構成とすることにより、８つのフォトダイオード１４１により１つのフローティングディフュージョン１８２を共有する回路構成にも関わらず、そのフローティングディフュージョン１８２に接続されるトランジスタを、FG１５２－１（FG1）、FG１５２－２（FG2）、および増幅トランジスタ１４４（AMP）の３つとすることができる。したがって、フローティングディフュージョン１８２につく寄生容量の増大を抑制することができる。つまり、電荷電圧変換感度の低減を抑制しながらフローティングディフュージョンの共有を実現することができる。このような場合も、各SG１５１並びに各FG１５２の駆動タイミングを調整することにより、完全電荷転送を実現することができる。
なお、図１９の例の場合、フローティングディフュージョン１８２に接続されるトランジスタは、FG１５２－３（FG3）および増幅トランジスタ１４４（AMP）の２つであるので、感度の低減をより抑制することができる。
以上のように複数のフォトダイオード１４１によりフローティングディフュージョン１８２等を共有する構造の場合も、図１５を参照して説明した例と同様に、FG１５２がオフ状態とされて単位画素１３１からの信号の読み出しが行われるようにしてもよい。例えば、図２０の場合、FG１５２－１（FG1）およびFG１５２－２（FG2）がオフ状態とされて単位画素１３１から信号が読み出される。この場合、フローティングディフュージョン１８２の電荷が読み出される。つまり、上述の図２０の例の場合、フローティングディフュージョン１８２－１およびフローティングディフュージョン１８２－２の電荷に相当する信号が垂直信号線１３２（VSL）に出力される。このようにすることにより、高感度の状態で読み出しを行うことができる。つまり、単位画素１３１から低照度用画素信号が得られる。
また、図１３を参照して説明した例と同様に、SG１５１およびFG１５２をオン状態とされて単位画素１３１からの信号の読み出しが行われるようにしてもよい。例えば、図２０の場合、SG１５１－１（SG1）およびSG１５１－２（SG2）、並びに、FG１５２－１（FG1）およびFG１５２－２（FG2）がオフ状態とされて単位画素１３１から信号が読み出される。この場合、SG１５１、FG１５２、およびフローティングディフュージョン１８２が互いに接続された状態（それらのポテンシャルが互いに同一な状態）であり、SG１５１、FG１５２、およびフローティングディフュージョン１８２の電荷が読み出される。つまり、上述の図２０の例の場合、SG１５１－１（SG1）、SG１５１－２（SG2）、FG１５２－１（FG1）、FG１５２－２（FG2）、フローティングディフュージョン１８２－１、およびフローティングディフュージョン１８２－２の電荷に相当する信号が垂直信号線１３２（VSL）に出力される。このようにすることにより、低感度の状態で読み出しを行うことができる。つまり、単位画素１３１から高照度用画素信号が得られる。
換言するに、複数のフォトダイオードによりフローティングディフュージョン等を共有する構造の場合も、SG１５１やFG１５２をオン状態としたりオフ状態としたりすることにより、単位画素１３１から低照度用画素信号を得るようにしたり、高照度用画素信号を得るようにしたりすることができる。
なお、このように読み出しを行う場合に、電荷を読み出すフォトダイオードは、単数であってもよいし、複数であってもよい。例えば、図２０の場合、フォトダイオード１４１－１乃至フォトダイオード１４１－８（PD1乃至PD8）の内のいずれか１つの電荷を、高感度の状態で読み出すようにすることもできるし、低感度の状態で読み出すようにすることもできる。また、例えば、フォトダイオード１４１－１乃至フォトダイオード１４１－８（PD1乃至PD8）の内のいずれか２つ以上の電荷を、高感度の状態で読み出すようにすることもできるし、低感度の状態で読み出すようにすることもできる。
勿論、図２０の例に限定されず、図１６乃至図１９の例の場合も同様にして、単位画素１３１から低照度用画素信号を得るようにしたり、高照度用画素信号を得るようにしたりすることができる。
例えば、図１９の例の場合、図２０の場合と比べてSG１５１およびFG１５２が１つずつ少なく、その分チャネル容量を低減させることができるので、より低感度の状態で読み出すことができる。また飽和電荷量を増大させることができる。
また、図１９の構成例の場合、FG１５２－３（FG3）をオフ状態としてフローティングディフュージョン１８２の電荷を読み出すことができる。また、FG１５２－３（FG3）およびSG１５１－３（SG3）をオン状態とし、FG１５２－２（FG2）をオフ状態として、フローティングディフュージョン１８２、FG１５２－３（FG3）、およびSG１５１－３（SG3）の電荷を読み出すことができる。さらに、FG１５２－３（FG3）、SG１５１－３（SG3）、FG１５２－２（FG2）、およびSG１５１－２（SG2）をオン状態とし、FG１５２－１（FG1）をオフ状態として、フローティングディフュージョン１８２、FG１５２－３（FG3）、SG１５１－３（SG3）、FG１５２－２（FG2）、およびSG１５１－２（SG2）の電荷を読み出すことができる。また、FG１５２－３（FG3）、SG１５１－３（SG3）、FG１５２－２（FG2）、SG１５１－２（SG2）、FG１５２－１（FG1）、およびSG１５１－１（SG1）をオン状態として、フローティングディフュージョン１８２、FG１５２－３（FG3）、SG１５１－３（SG3）、FG１５２－２（FG2）、SG１５１－２（SG2）、FG１５２－１（FG1）、およびSG１５１－１（SG1）の電荷を読み出すことができる。つまり４段階の感度で電荷の読み出しを行うことができる。
これに対して図２０の例の場合、FG１５２－１（FG1）およびFG１５２－２（FG2）をオフ状態としてフローティングディフュージョン１８２の電荷を読み出すことができる。また、FG１５２－１（FG1）およびSG１５１－１（SG1）をオン状態とし、FG１５２－２（FG2）をオフ状態として、フローティングディフュージョン１８２、FG１５２－１（FG1）、およびSG１５１－１（SG1）の電荷を読み出すことができる（FG１５２－２（FG2）およびSG１５１－２（SG2）をオン状態とし、FG１５２－１（FG1）をオフ状態としてもよい）。さらに、FG１５２－１（FG1）、SG１５１－１（SG1）、FG１５２－２（FG2）、およびSG１５１－２（SG2）をオン状態として、フローティングディフュージョン１８２、FG１５２－１（FG1）、SG１５１－１（SG1）、FG１５２－２（FG2）、およびSG１５１－２（SG2）の電荷を読み出すことができる。つまり３段階の感度で電荷の読み出しを行うことができる。
なお、図２０の構成例において、フローティングディフュージョン１８２－１とフローティングディフュージョン１８２－２とを一体化し（１つのフローティングディフュージョン１８２とし）、フォトダイオード１４１－１乃至フォトダイオード１４１－８（PD1乃至PD8）によりそのフローティングディフュージョン１８２を共有するようにしてもよい。その場合、増幅トランジスタ１４４（AMP）および選択トランジスタ１４５（SEL）の位置は任意である。
例えば、図２１に示されるように、フォトダイオード１４１群（フォトダイオード１４１－１乃至フォトダイオード１４１－８（PD1乃至PD8））の外側に配置されるようにしてもよい。図２１の例の場合、増幅トランジスタ１４４（AMP）および選択トランジスタ１４５（SEL）は、フォトダイオード１４１－７（PD7）の図中下側に配置されている。また、例えば、増幅トランジスタ１４４（AMP）および選択トランジスタ１４５（SEL）が、図２１のフォトダイオード１４１－８（PD8）の図中下側に配置されるようにしてもよい。また、例えば、増幅トランジスタ１４４（AMP）および選択トランジスタ１４５（SEL）が、フォトダイオード１４１－３（PD3）の図中下側（フォトダイオード１４１－５（PD5）の図中上側）、または、フォトダイオード１４１－４（PD4）の図中下側（フォトダイオード１４１－６（PD6）の図中上側）に配置されるようにしてもよい。また、例えば、増幅トランジスタ１４４（AMP）および選択トランジスタ１４５（SEL）が、図２１のフォトダイオード１４１－１（PD1）またはフォトダイオード１４１－２（PD2）の図中上側に配置されるようにしてもよい。また、例えば、増幅トランジスタ１４４（AMP）および選択トランジスタ１４５（SEL）が、フォトダイオード１４１群（フォトダイオード１４１－１乃至フォトダイオード１４１－８（PD1乃至PD8））の図中左側または図中右側に配置されるようにしてもよい。
なお、図２１のように増幅トランジスタ１４４（AMP）および選択トランジスタ１４５（SEL）を、フォトダイオード１４１－７（PD7）の図中下側に配置する場合、図２２に示されるように、SG１５１－２（SG2）の図中下側をフローティングディフュージョン１８２としてもよい。つまり、SG１５１－２の図中下側に、FG１５２－２（FG2）が配置される。この場合、図２２に示されるように、SG１５１－２（SG2）のゲート１７１－２の図中下側に、FG１５２－２（FG2）のゲート１７２－２が配置されている。換言するに、図１９の構成例からSG１５１－２（SG2）およびFG１５２－２（FG2）を省略することもできる。
＜４．第３の実施の形態＞
＜画素内容量＞
また、単位画素１３１内にキャパシタを配置し、フォトダイオード１４１から溢れた電荷をオーバフローさせて蓄積させるようにしてもよい。その場合の単位画素１３１の平面の主な構成例を図２３に示す。図２３に示されるように、SG１５１の転送トランジスタ１４２が接続されるのと反対側にはLG３１１が接続される。また、そのLG３１１には、キャパシタ３１３が接続される。
LG３１１は、SG１５１とキャパシタ３１３との接続を制御するノードである。図２３に示されるように、LG３１１のゲート３１２はSG１５１のゲート１７１の近傍に配置され、LG３１１がSG１５１に隣接するようになされている。キャパシタ３１３の一方はLG３１１に接続され、他方は接地されている。
図２４のＡは、図２３の区間Ａ－Ａ'のポテンシャルの分布を示している。図２４のＡに示されるように、フォトダイオード１４１から溢れた電荷は、SG１５１を介してキャパシタ３１３に転送され、蓄積される。図２４のＢは、図２３の区間Ｂ－Ｂ'のポテンシャルの分布を示している。図２４のＢに示されるように、FG１５２がオフ状態であることにより、電荷は、SG１５１からフローティングディフュージョン１８２には転送されない。
このようにすることにより、取り扱うことができる電荷量を増大させることができる。なお、LG３１１およびキャパシタ３１３を完全電荷転送可能な構造とするようにしてもよい。このようにすることにより、高照度側信号に乗る熱ノイズの増大を抑制することができる。
＜５．第４の実施の形態＞
＜グローバルシャッタ＞
イメージセンサ１００の各画素の読み出しタイミングは任意である。例えば、全画素を同時に読み出すようにしてもよい（グローバルシャッタ）。図２５のＡは、図４の区間Ａ－Ａ'のポテンシャルの分布を示し、図２５のＢは、図４の区間Ｂ－Ｂ'のポテンシャルの分布を示す。例えば、第１の実施の形態において説明した構成の単位画素１３１において、図２５のＡや図２５のＢに示されるようにSG１５１に電荷を全画素同時に転送する。このようにすることにより、グローバルシャッタを実現することができる。
ただしこの場合、Ｐ相前にフローティングディフュージョン１８２をリセットすることができないので、フローティングディフュージョン１８２は転送前にリセットするようにし、Ｐ相読み出し時まで放置した際のフローティングディフュージョン１８２の電位をＰ相とし、その電位にＤ相信号を重畳するようにする。このようにすることにより、相関二重サンプリング動作が可能になる。その場合、フローティングディフュージョン１８２とSG１５１とがより低リークであるほど望ましい。
なお、単位画素１３１の構成は任意であり、第１の実施の形態において説明した構成でなくてもよい。例えば、第２の実施の形態において説明したように、単位画素１３１にフォトダイオード１４１を複数設け、その複数のフォトダイオード１４１によりフローティングディフュージョン１８２等を共有するようにしてもよい。また、例えば、第３の実施の形態において説明したように、単位画素１３１内にキャパシタを設けるようにしてもよい。
＜６．第５の実施の形態＞
＜SG分割＞
SG１５１を複数備えるようにしてもよい。例えば、図２６のように、第１の実施の形態において説明した構成（図３等）のSG１５１のゲート１７１を複数に分割するようにしてもよい。図２６において、ゲート１７１は、ゲート１７１－１、ゲート１７１－２、ゲート１７１－３の３つに分割されている。転送トランジスタ１４２は、３つのSG１５１の全部に接続されている。もちろん、転送トランジスタ１４２が、一部のSG１５１にのみ接続されるようにしてもよい。
このようにSG１５１を複数とすることにより、各SG１５１の駆動タイミングを調整することにより、変換効率を調整したり、転送効率を向上させたりすることができる。
＜７．第６の実施の形態＞
＜ソース接地＞
以上においては、増幅トランジスタ１４４がソースフォロアである（すなわち、フローティングディフュージョン１８２の電圧を読み出す読み出し回路がドレイン接地回路である）ように説明したが、この増幅トランジスタ１４４をソース接地回路としてもよい。つまり、フローティングディフュージョン１８２の電圧を読み出す読み出し回路が、フローティングディフュージョン１８２に接続されるソース接地回路であるようにしてもよい。また、その読み出し回路がさらにソースフォロアによる読み出しも行うことができるようにしてもよい。
＜８．第７の実施の形態＞
＜SG＞
FG１５２を省略するようにしてもよい。図２７は単位画素１３１の主な構成例を示す平面図である。図２７に示される単位画素１３１の回路構成は、第１の実施の形態において説明した回路構成（図４）と基本的に同様であるが、FG１５２が省略されている。つまり、SG１５１が増幅トランジスタ１４４のゲート（フローティングディフュージョン１８２）に接続されている。この場合の、単位画素１３１の平面構成を図２８に示す。図２８に示されるように、この場合、リセットトランジスタ１４３のドレイン１８１とフローティングディフュージョン１８２との間に、リセットトランジスタ１４３のゲート１６３とSG１５１のゲート１７１が並べて配置されている。
この場合も、第１の実施の形態の場合と同様に、リセットトランジスタ１４３（ゲート１６３）と、フローティングディフュージョン１８２（FD）とを分離することができるので、フローティングディフュージョン１８２につく寄生容量を低減させることができる。これにより、電荷電圧変換感度を向上させることができる。
この場合の各制御信号のタイミングチャートは図２９のようになる。図２９に示されるように、この場合も、第１の実施の形態の場合と同様に、相関二重サンプリング読み出しを行うことができる。また、フォトダイオード１４１の１回の電荷蓄積期間に対して、低照度信号と高照度信号との両方をリセットせずに読み出すことができる。
なお、本実施の形態の構成は、他の実施の形態において説明した場合にも適用することができる。例えば、第２の実施の形態において説明した場合と同様に、単位画素１３１内にフォトダイオード１４１を複数設け、その複数のフォトダイオード１４１によりフローティングディフュージョン等を共有するようにしてもよい。この場合、各転送トランジスタ１４２はSG１５１に接続されてフローティングディフュージョン１８２には接続されないので、フォトダイオード１４１の数を増大させてもフローティングディフュージョン１８２につく寄生容量が変化しない。したがって、電荷電圧変換感度の低減を抑制しながらフローティングディフュージョンの共有を実現することができる。
＜９．第８の実施の形態＞
＜単位画素A/D＞
画素信号をA/D変換するA/D変換部を単位画素１３１毎に設けるようにしてもよい。その場合の単位画素１３１の主な回路構成の例を図３０に示す。図３０に示されるように、この場合、フローティングディフュージョン１８２は、コンパレータ４１１の一方の入力に接続されている。また、コンパレータ４１１の他方の入力には所定の基準電圧（REF）が供給されている。コンパレータ４１１は、フローティングディフュージョン１８２の電圧を所定の基準電圧（REF）と比較し、その比較結果に関する情報を出力する。
図３１は、コンパレータ４１１の回路構成の例を示す図である。図３１に示されるように、コンパレータ４１１は、トランジスタ４２１乃至トランジスタ４２４、並びに、電流源４２５により構成される。
このようにすることにより、各画素の画素信号を互いに独立にA/D変換することができる。なお、これ以外にも、A/D変換部は、行毎に設けられるようにしてもよいし、画素アレイ領域１２１の部分領域毎（すなわち互いに同一の部分領域内の複数画素毎）に設けられるようにしてもよい。また、A/D変換部が、例えば、複数行、複数列、複数領域毎に設けられるようにしてもよい。また、１つの単位画素１３１に対して複数のA/D変換部が設けられるようにしてもよい。
＜１０．第９の実施の形態＞
＜複数基板＞
なお、上述したように、イメージセンサ１００が複数の半導体基板により構成されるようにしてもよい。例えば、イメージセンサ１００が、互いに積層される複数の半導体基板により構成されるようにしてもよい。その場合、上述した回路構成が各半導体基板にどのように配置されるようにしてもよい。その場合の回路構成の例を図３２に示す。図３２の場合、第８の実施の形態において説明した構成（図３０、３１）において、貫通電極４５１および貫通電極４５２が図のように設けられ、コンパレータ４１１が、他の半導体基板の回路構成と接続されている。つまり、コンパレータ４１１の電源部分と出力部分が他の半導体基板に形成されている。
図３３は、その場合のコンパレータ４１１の回路構成の例を示す図である。図３３に示されるように、コンパレータ４１１の構成の内、点線枠４７１で囲まれる一部の構成（電源や出力に関する構成）は、他の半導体基板に形成され、貫通電極４５１および貫通電極４５２を介して、フォトダイオード１４１と同一の半導体基板に形成されたコンパレータ４１１の残りの構成に接続されている。
このようにすることにより、１つの半導体基板に形成される回路構成を低減させることができるので、回路や基板の小型化を実現することができる。これにより、フォトダイオード１４１を大きくして感度を向上させたり、コストの増大を抑制したりすることができる。
また、以上においては、本技術を適用した回路基板の例として、半導体基板を例に説明したが、これに限らず、本技術は、例えばプリント基板等の、半導体基板以外の回路基板にも適用することができる。
＜１１．第１０の実施の形態＞
＜撮像装置＞
なお、本技術は、撮像素子以外にも適用することができる。例えば、撮像装置のような、撮像素子を有する装置（電子機器等）に本技術を適用するようにしてもよい。図３４は、本技術を適用した電子機器の一例としての撮像装置の主な構成例を示すブロック図である。図３４に示される撮像装置６００は、被写体を撮像し、その被写体の画像を電気信号として出力する装置である。
図３４に示されるように撮像装置６００は、光学部６１１、CMOSイメージセンサ６１２、画像処理部６１３、表示部６１４、コーデック処理部６１５、記憶部６１６、出力部６１７、通信部６１８、制御部６２１、操作部６２２、およびドライブ６２３を有する。
光学部６１１は、被写体までの焦点を調整し、焦点が合った位置からの光を集光するレンズ、露出を調整する絞り、および、撮像のタイミングを制御するシャッタ等よりなる。光学部６１１は、被写体からの光（入射光）を透過し、CMOSイメージセンサ６１２に供給する。
CMOSイメージセンサ６１２は、入射光を光電変換して画素毎の信号（画素信号）をA/D変換し、CDS等の信号処理を行い、処理後の撮像画像データを画像処理部６１３に供給する。
画像処理部６１３は、CMOSイメージセンサ６１２により得られた撮像画像データを画像処理する。より具体的には、画像処理部６１３は、CMOSイメージセンサ６１２から供給された撮像画像データに対して、例えば、混色補正や、黒レベル補正、ホワイトバランス調整、デモザイク処理、マトリックス処理、ガンマ補正、およびYC変換等の各種画像処理を施す。画像処理部６１３は、画像処理を施した撮像画像データを表示部６１４に供給する。
表示部６１４は、例えば、液晶ディスプレイ等として構成され、画像処理部６１３から供給された撮像画像データの画像（例えば、被写体の画像）を表示する。
画像処理部６１３は、さらに、画像処理を施した撮像画像データを、必要に応じて、コーデック処理部６１５に供給する。
コーデック処理部６１５は、画像処理部６１３から供給された撮像画像データに対して、所定の方式の符号化処理を施し、得られた符号化データを記憶部６１６に供給する。また、コーデック処理部６１５は、記憶部６１６に記録されている符号化データを読み出し、復号して復号画像データを生成し、その復号画像データを画像処理部６１３に供給する。
画像処理部６１３は、コーデック処理部６１５から供給される復号画像データに対して所定の画像処理を施す。画像処理部６１３は、画像処理を施した復号画像データを表示部６１４に供給する。表示部６１４は、例えば、液晶ディスプレイ等として構成され、画像処理部６１３から供給された復号画像データの画像を表示する。
また、コーデック処理部６１５は、画像処理部６１３から供給された撮像画像データを符号化した符号化データ、または、記憶部６１６から読み出した撮像画像データの符号化データを出力部６１７に供給し、撮像装置６００の外部に出力させるようにしてもよい。また、コーデック処理部６１５は、符号化前の撮像画像データ、または、記憶部６１６から読み出した符号化データを復号して得られた復号画像データを出力部６１７に供給し、撮像装置６００の外部に出力させるようにしてもよい。
さらに、コーデック処理部６１５は、撮像画像データ、撮像画像データの符号化データ、または、復号画像データを、通信部６１８を介して他の装置に伝送させるようにしてもよい。また、コーデック処理部６１５は、撮像画像データや画像データの符号化データを、通信部６１８を介して取得するようにしてもよい。コーデック処理部６１５は、通信部６１８を介して取得した撮像画像データや画像データの符号化データに対して、適宜、符号化や復号等を行う。コーデック処理部６１５は、得られた画像データまたは符号化データを、上述したように、画像処理部６１３に供給したり、記憶部６１６、出力部６１７、および通信部６１８に出力したりするようにしてもよい。
記憶部６１６は、コーデック処理部６１５から供給される符号化データ等を記憶する。記憶部６１６に格納された符号化データは、必要に応じてコーデック処理部６１５に読み出されて復号される。復号処理により得られた撮像画像データは、表示部６１４に供給され、その撮像画像データに対応する撮像画像が表示される。
出力部６１７は、外部出力端子等の外部出力インターフェイスを有し、コーデック処理部６１５を介して供給される各種データを、その外部出力インターフェイスを介して撮像装置６００の外部に出力する。
通信部６１８は、コーデック処理部６１５から供給される画像データや符号化データ等の各種情報を、所定の通信（有線通信または無線通信）の通信相手である他の装置に供給する。また、通信部６１８は、所定の通信（有線通信または無線通信）の通信相手である他の装置から、画像データや符号化データ等の各種情報を取得し、それをコーデック処理部６１５に供給する。
制御部６２１は、撮像装置６００の各処理部（点線６２０内に示される各処理部、操作部６２２、並びに、ドライブ６２３）の動作を制御する。
操作部６２２は、例えば、ジョグダイヤル（商標）、キー、ボタン、またはタッチパネル等の任意の入力デバイスにより構成され、例えばユーザ等による操作入力を受け、その操作入力に対応する信号を制御部６２１に供給する。
ドライブ６２３は、自身に装着された、例えば、磁気ディスク、光ディスク、光磁気ディスク、または半導体メモリなどのリムーバブルメディア６２４に記憶されている情報を読み出す。ドライブ６２３は、リムーバブルメディア６２４からプログラムやデータ等の各種情報を読み出し、それを制御部６２１に供給する。また、ドライブ６２３は、書き込み可能なリムーバブルメディア６２４が自身に装着された場合、制御部６２１を介して供給される、例えば画像データや符号化データ等の各種情報を、そのリムーバブルメディア６２４に記憶させる。
以上のような撮像装置６００のCMOSイメージセンサ６１２として、各実施の形態において上述した本技術を適用する。すなわち、CMOSイメージセンサ６１２として、上述したイメージセンサ１００が用いられる。これにより、CMOSイメージセンサ６１２は、電荷電圧変換感度を向上させることができる。したがって撮像装置６００は、被写体を撮像することにより、より高画質な撮像画像を得ることができる。
＜１２．その他＞
本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
また、本技術は、装置またはシステムを構成するあらゆる構成、例えば、システムLSI（Large Scale Integration）等としてのプロセッサ、複数のプロセッサ等を用いるモジュール、複数のモジュール等を用いるユニット、ユニットにさらにその他の機能を付加したセット等（すなわち、装置の一部の構成）として実施することもできる。
なお、本明細書において、システムとは、複数の構成要素（装置、モジュール（部品）等）の集合を意味し、全ての構成要素が同一筐体中にあるか否かは問わない。したがって、別個の筐体に収納され、ネットワークを介して接続されている複数の装置、及び、１つの筐体の中に複数のモジュールが収納されている１つの装置は、いずれも、システムでもある。
また、以上において１つの装置（または１つの処理部）として説明した構成を分割し、複数の装置（または複数の処理部）として構成するようにしてもよい。逆に、以上において複数の装置（または複数の処理部）として説明した構成をまとめて１つの装置（または１つの処理部）として構成されるようにしてもよい。また、以上において説明した各装置（または各処理部）の構成に上述した以外の構成を付加するようにしてももちろんよい。さらに、システム全体としての構成や動作が実質的に同じであれば、ある装置（または、ある処理部）の構成の一部を他の装置（または他の処理部）の構成に含めるようにしてもよい。
なお、本明細書において複数説明した本技術は、矛盾が生じない限り、それぞれ独立に単体で実施することができる。もちろん、任意の複数の本技術を併用して実施することもできる。例えば、いずれかの実施の形態において説明した本技術の一部または全部を、他の実施の形態において説明した本技術の一部または全部と組み合わせて実施することもできる。また、上述した任意の本技術の一部または全部を、上述していない他の技術と併用して実施することもできる。
なお、本技術は以下のような構成も取ることができる。
（１） 単位画素内の電荷のリセットを制御するリセットスイッチと電荷を電圧に変換するフローティングディフュージョンとの間に、フォトダイオードからの電荷の読み出しを制御する転送スイッチに隣接する完全電荷転送可能なノード
を備える撮像素子。
（２） 前記ノードを複数備える
（１）に記載の撮像素子。
（３） 前記単位画素内に前記フォトダイオードと前記転送スイッチとを複数備え、
前記ノードは、複数の前記転送スイッチに隣接するように構成される
（１）または（２）に記載の撮像素子。
（４） 前記ノードの前記転送スイッチと反対側にスイッチおよび画素内容量を備え、
前記スイッチは、前記フォトダイオードから溢れた電荷の前記画素内容量への蓄積を制御する
（１）乃至（３）のいずれかに記載の撮像素子。
（５） 前記画素内容量は、完全電荷転送可能な構造を有する
（４）に記載の撮像素子。
（６） 前記ノードと前記フローティングディフュージョンとの接続を制御するスイッチをさらに備える
（１）乃至（５）のいずれかに記載の撮像素子。
（７） 前記スイッチは、完全電荷転送可能な構造を有する
（６）に記載の撮像素子。
（８） 互いに異なる前記ノードと互いに同一の前記フローティングディフュージョンとの接続を制御する複数の前記スイッチを備える
（６）または（７）に記載の撮像素子。
（９） 前記フローティングディフュージョンに接続され、前記フローティングディフュージョンの電圧を所定の基準電圧と比較する比較部をさらに備える
（１）乃至（８）のいずれかに記載の撮像素子。
（１０） 前記比較部の構成の一部が、前記単位画素とは異なる半導体基板に形成される
（９）に記載の撮像素子。
（１１） 前記フローティングディフュージョンの電圧を読み出す読み出し回路をさらに備える
（１）乃至（１０）のいずれかに記載の撮像素子。
（１２） 前記読み出し回路は、複数の前記フローティングディフュージョンの電圧を読み出す
（１１）に記載の撮像素子。
（１３） 前記読み出し回路は、前記フローティングディフュージョンに接続されるドレイン接地回路である
（１１）に記載の撮像素子。
（１４） 前記読み出し回路は、前記フローティングディフュージョンに接続されるソース接地回路である
（１１）に記載の撮像素子。
（１５） 前記読み出し回路は、さらにソースフォロアによる読み出しも行う回路構成を有する
（１４）に記載の撮像素子。
（１６） 被写体を撮像する撮像部と、
前記撮像部による撮像により得られた画像データを画像処理する画像処理部と
を備え、
前記撮像部は、単位画素内の電荷のリセットを制御するリセットスイッチと電荷を電圧に変換するフローティングディフュージョンとの間に、フォトダイオードからの電荷の読み出しを制御する転送スイッチに隣接する完全電荷転送可能なノード
を備える電子機器。
１００ イメージセンサ， １２１ 画素アレイ領域， １２２ 周辺回路領域， １３１ 単位画素， １３２ 垂直信号線， １４１ フォトダイオード， １４２ 転送トランジスタ， １４３ リセットトランジスタ， １４４ 増幅トランジスタ， １４５ 選択トランジスタ， １５１ SG， １５２ FG， １６２ ゲート， １６３ ゲート， １６４ ゲート， １６５ ゲート， １７１ ゲート， １７２ ゲート， ３１１ LG， ３１２ ゲート， ３１３ キャパシタ， ４１１ コンパレータ， ６００ 撮像装置， ６１２ CMOSイメージセンサ

Claims (16)

  1. 単位画素において、
    光電変換により受光した光量に応じた電荷を蓄積するフォトダイオードと、
    前記フォトダイオードからの電荷の読み出しを制御する転送スイッチと、
    前記単位画素内の電荷のリセットを制御するリセットスイッチと、
    電荷を電圧に変換するフローティングディフュージョンと、
    前記リセットスイッチ、前記フローティングディフュージョン、および前記転送スイッチに接続されるPウェル、並びに、ポテンシャルを制御するゲートを有するノードと
    を備え、
    前記ゲートに供給される制御信号により前記ノードのポテンシャルが前記フローティングディフュージョンと同一のポテンシャルになるまで下げられた状態で、前記フローティングディフュージョンの電圧が高照度用の信号として読み出され、
    前記制御信号により前記ノードのポテンシャルが前記フローティングディフュージョンのポテンシャルよりも上げられた状態で、前記フローティングディフュージョンの電圧が低照度用の信号として読み出される
    撮像素子。
  2. 前記リセットスイッチがオン状態にされ、前記単位画素内の電荷がリセットされた後、オフ状態の前記転送スイッチにより前記フォトダイオードと前記ノードが分離された状態のまま、
    前記制御信号により前記ノードのポテンシャルが前記フローティングディフュージョンと同一のポテンシャルになるまで下げられた状態で、前記フローティングディフュージョンの電圧が高照度用のリセット信号として読み出され、
    前記制御信号により前記ノードのポテンシャルが前記フローティングディフュージョンのポテンシャルよりも上げられた状態で、前記フローティングディフュージョンの電圧が低照度用のリセット信号として読み出される
    請求項１に記載の撮像素子。
  3. 前記転送スイッチがオン状態にされ、前記フォトダイオードの電荷が前記ノードに転送され、
    前記制御信号により前記ノードのポテンシャルが前記フローティングディフュージョンと同一のポテンシャルになるまで下げられた状態で、前記フローティングディフュージョンの電圧が高照度用の画素信号として読み出され、
    前記制御信号により前記ノードのポテンシャルが前記フローティングディフュージョンのポテンシャルよりも上げられた状態で、前記フローティングディフュージョンの電圧が低照度用の画素信号として読み出される
    請求項２に記載の撮像素子。
  4. 前記ノードの前記Pウェルは、接続を制御するFGスイッチを介して、前記フローティングディフュージョンに接続される
    請求項１に記載の撮像素子。
  5. 前記ノードの前記Pウェルは、互いに異なる前記フォトダイオードからの電荷の読み出しを制御する複数の前記転送スイッチに接続される
    請求項１に記載の撮像素子。
  6. 前記単位画素内に前記ノードを複数備える
    請求項１に記載の撮像素子。
  7. 前記単位画素において、前記ノードの前記Pウェルに接続され、前記フォトダイオードから溢れた電荷を蓄積する画素内容量をさらに備える
    請求項１に記載の撮像素子。
  8. 全ての前記単位画素の前記フォトダイオードからの電荷の転送を同時に行う
    請求項１に記載の撮像素子。
  9. 前記フローティングディフュージョンに接続され、前記フローティングディフュージョンの電圧を所定の基準電圧と比較する比較部をさらに備える
    請求項１に記載の撮像素子。
  10. 前記比較部の構成の一部が、前記単位画素とは異なる半導体基板に形成される
    請求項９に記載の撮像素子。
  11. 前記フローティングディフュージョンの電圧を読み出す読み出し回路をさらに備える
    請求項１に記載の撮像素子。
  12. 前記読み出し回路は、複数の前記フローティングディフュージョンの電圧を読み出す
    請求項１１に記載の撮像素子。
  13. 前記読み出し回路は、前記フローティングディフュージョンに接続されるドレイン接地回路である
    請求項１１に記載の撮像素子。
  14. 前記読み出し回路は、前記フローティングディフュージョンに接続されるソース接地回路である
    請求項１１に記載の撮像素子。
  15. 前記読み出し回路は、さらにソースフォロアによる読み出しも行う回路構成を有する
    請求項１４に記載の撮像素子。
  16. 被写体を撮像する撮像部と、
    前記撮像部による撮像により得られた画像データを画像処理する画像処理部と
    を備え、
    前記撮像部は、複数の単位画素を備え、
    前記単位画素は、
    光電変換により受光した光量に応じた電荷を蓄積するフォトダイオードと、
    前記フォトダイオードからの電荷の読み出しを制御する転送スイッチと、
    前記単位画素内の電荷のリセットを制御するリセットスイッチと、
    電荷を電圧に変換するフローティングディフュージョンと、
    前記リセットスイッチ、前記フローティングディフュージョン、および前記転送スイッチに接続されるPウェル、並びに、ポテンシャルを制御するゲートを有するノードと
    を備え、
    前記ゲートに供給される制御信号により前記ノードのポテンシャルが前記フローティングディフュージョンと同一のポテンシャルになるまで下げられた状態で、前記フローティングディフュージョンの電圧が高照度用の信号として読み出され、
    前記制御信号により前記ノードのポテンシャルが前記フローティングディフュージョンのポテンシャルよりも上げられた状態で、前記フローティングディフュージョンの電圧が低照度用の信号として読み出される
    電子機器。
JP2017173968A 2016-12-13 2017-09-11 撮像素子および電子機器 Active JP7002893B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201780072194.8A CN109983583B (zh) 2016-12-13 2017-11-30 成像元件和电子设备
US16/466,141 US11044432B2 (en) 2016-12-13 2017-11-30 Imaging element and electronic device
PCT/JP2017/043158 WO2018110302A1 (en) 2016-12-13 2017-11-30 Imaging element and electronic device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016241353 2016-12-13
JP2016241353 2016-12-13

Publications (2)

Publication Number Publication Date
JP2018098772A JP2018098772A (ja) 2018-06-21
JP7002893B2 true JP7002893B2 (ja) 2022-01-20

Family

ID=62632511

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017173968A Active JP7002893B2 (ja) 2016-12-13 2017-09-11 撮像素子および電子機器

Country Status (3)

Country Link
US (1) US11044432B2 (ja)
JP (1) JP7002893B2 (ja)
CN (1) CN109983583B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019170262A1 (en) * 2018-03-09 2019-09-12 Imasenic Advanced Imaging, S.L. Binning pixels
CN109659329A (zh) * 2019-01-25 2019-04-19 上海晔芯电子科技有限公司 具有共享结构像素布局的图像传感器
KR20220021191A (ko) * 2020-08-13 2022-02-22 에스케이하이닉스 주식회사 이미지 센싱 장치
KR20230102081A (ko) * 2021-12-30 2023-07-07 한국전자기술연구원 다양한 다이나믹 레인지 설정이 가능한 픽셀 및 이를 적용한 이미지 센서
CN114295205B (zh) * 2021-12-30 2023-11-24 北京京东方技术开发有限公司 感光电路、感光控制方法、感光模组和显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004111590A (ja) 2002-09-18 2004-04-08 Sony Corp 固体撮像装置およびその駆動制御方法
JP2011119441A (ja) 2009-12-03 2011-06-16 Sony Corp 撮像素子およびカメラシステム
JP2013021471A (ja) 2011-07-11 2013-01-31 Sony Corp 固体撮像装置、固体撮像装置の駆動方法、及び電子機器
US20150249101A1 (en) 2012-10-19 2015-09-03 Byd Company Limited Pixel cell, method for manufacturing the same and image sensor comprising the same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5568880B2 (ja) * 2008-04-03 2014-08-13 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法および電子機器
JP2012009697A (ja) 2010-06-25 2012-01-12 Panasonic Corp 固体撮像素子
FR2973160B1 (fr) 2011-03-23 2013-03-29 E2V Semiconductors Capteur d'image a multiplication d'electrons
CN102394239A (zh) * 2011-11-24 2012-03-28 上海宏力半导体制造有限公司 Cmos图像传感器
US8773562B1 (en) 2013-01-31 2014-07-08 Apple Inc. Vertically stacked image sensor
US9741754B2 (en) * 2013-03-06 2017-08-22 Apple Inc. Charge transfer circuit with storage nodes in image sensors

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004111590A (ja) 2002-09-18 2004-04-08 Sony Corp 固体撮像装置およびその駆動制御方法
JP2011119441A (ja) 2009-12-03 2011-06-16 Sony Corp 撮像素子およびカメラシステム
JP2013021471A (ja) 2011-07-11 2013-01-31 Sony Corp 固体撮像装置、固体撮像装置の駆動方法、及び電子機器
US20150249101A1 (en) 2012-10-19 2015-09-03 Byd Company Limited Pixel cell, method for manufacturing the same and image sensor comprising the same

Also Published As

Publication number Publication date
JP2018098772A (ja) 2018-06-21
US20200068155A1 (en) 2020-02-27
CN109983583A (zh) 2019-07-05
CN109983583B (zh) 2024-02-13
US11044432B2 (en) 2021-06-22

Similar Documents

Publication Publication Date Title
CN110771155B (zh) 固态摄像装置、固态摄像装置的驱动方法、以及电子设备
JP7002893B2 (ja) 撮像素子および電子機器
US10368019B2 (en) Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus
US9153616B2 (en) Solid-state imaging device and imaging device with circuit elements distributed on multiple substrates, method of controlling solid-state imaging device, and imaging device with circuit elements distributed on multiple substrates
US8493489B2 (en) Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus
CN106464819B (zh) 信号处理器件、控制方法、图像传感器件和电子设备
US9117728B2 (en) Solid-state imaging device, method of manufacturing same, and electronic apparatus
JP6334203B2 (ja) 固体撮像装置、および電子機器
KR102146231B1 (ko) 고체 촬상 소자 및 촬상 장치
JP5973758B2 (ja) 固体撮像装置
WO2016121521A1 (ja) 固体撮像素子および電子機器
WO2013088644A1 (ja) 固体撮像装置及び撮像装置
JP6083977B2 (ja) 固体撮像装置および撮像装置
US9426391B2 (en) Solid-state imaging apparatus, method of controlling the same, and imaging system
WO2010090167A1 (ja) 固体撮像装置
US10257446B2 (en) Solid-state imaging device
JP2017139498A (ja) 固体撮像装置、および電子機器
WO2018110302A1 (en) Imaging element and electronic device
JP7160129B2 (ja) 撮像素子および撮像装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200720

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210928

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211130

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211228

R150 Certificate of patent or registration of utility model

Ref document number: 7002893

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150