CN106416227B - 信号处理装置、控制方法、图像捕获元件和电子设备 - Google Patents

信号处理装置、控制方法、图像捕获元件和电子设备 Download PDF

Info

Publication number
CN106416227B
CN106416227B CN201580027184.3A CN201580027184A CN106416227B CN 106416227 B CN106416227 B CN 106416227B CN 201580027184 A CN201580027184 A CN 201580027184A CN 106416227 B CN106416227 B CN 106416227B
Authority
CN
China
Prior art keywords
unit
pixel
connection
signal
vsl
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201580027184.3A
Other languages
English (en)
Other versions
CN106416227A (zh
Inventor
半泽克彦
李宗霖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
A Study On Half Way Of Thinking
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by A Study On Half Way Of Thinking filed Critical A Study On Half Way Of Thinking
Publication of CN106416227A publication Critical patent/CN106416227A/zh
Application granted granted Critical
Publication of CN106416227B publication Critical patent/CN106416227B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/65—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to reset noise, e.g. KTC noise related to CMOS structures by techniques other than CDS
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本技术涉及能够抑制拾取图像的图像质量降低的信号处理装置、控制方法、图像捕获元件和电子设备。在本技术的信号处理装置中，当将从单位像素读取的信号与参考电压进行比较的比较单元的输出被导致反馈回到单位像素的浮置扩散时，将用于传输从单位像素读取的信号的信号线连接到比较单元的负输入侧；当进行自动调零处理时，将信号线连接到比较单元的正输入侧；以及当比较单元的输出被导致再次反馈回到单位像素的浮置扩散时，将信号线连接到比较单元的负输入侧。本技术可应用于例如图像捕获元件和电子设备。

Description

信号处理装置、控制方法、图像捕获元件和电子设备
技术领域
本技术涉及信号处理装置、控制方法、图像传感器和电子设备，并且特别地涉及能够抑制拾取图像的图像质量降低的信号处理装置、控制方法、图像传感器和电子设备。
背景技术
在现有的CMOS图像传感器中，用于像素单元电路的MOSFET(金属氧化物半导体场效应晶体管)的阈值中的差异可以生成拾取图像上的固定图形噪声(FPN)。
近年来，已经构想抑制阈值中的此类差异的方法(例如，参见专利文献1到专利文献6和非专利文献1)。在这些方法中，通过负反馈为每个像素控制浮置扩散(FD)的电压，使得像素输出保持恒定。
专利文献1：日本专利申请特开No.2005-110275
专利文献2：日本专利申请特开No.2012-19167
专利文献3：日本专利申请特开No.2012-19168
专利文献4：日本专利申请特开No.2012-114838
专利文献5：日本专利申请特开No.2012-151369
专利文献6：日本专利申请特开No.1998-281870
非专利文献1：非专利文献1：Ryo Kagaya、Masayuki Ikebe、Tetsuya Asai和Yoshihito Amemiya，“通过CMOS图像传感器负反馈复位抵消片上固定图形噪声(On-ChipFixed-Pattern-Noise Canceling by Negative-Feedback Reset for CMOS ImageSensors)”，图像信息和电视工程师协会的期刊，Vol.59，No.3(2005)，北海道大学，2005。
发明内容
要解决的问题
然而，在这些方法的情况下，很难抑制像素中提供的复位晶体管的馈通差异。
鉴于上述情形已经提出本技术。本技术的目标是抑制拾取图像的图像质量的降低。
用于解决问题的手段
根据本技术的一个方面，提供了信号处理装置，包括：连接控制单元，该连接控制单元控制信号线和比较单元的两个输入之间的连接，通过信号线传输从单位像素读取的信号，比较单元将从单位像素读取的信号与参考电压进行比较；以及连接单元，该连接单元根据连接控制单元的控制，将信号线连接到比较单元的两个输入中的任一个输入，或使信号线与比较单元的两个输入断开。
连接单元可以包括MOSFET，该MOSFET驱动作为开关，该开关根据从连接控制单元提供的控制信号，将信号线连接到比较单元的两个输入中的任一个输入，或使信号线与比较单元的两个输入断开。
当比较单元的输出被反馈回到单位像素的浮置扩散时，连接控制单元可以控制连接单元将信号线连接到比较单元的负输入；当实行自动调零处理时，连接控制单元可以控制连接单元将信号线连接到比较单元的正输入；以及当比较单元的输出被再次反馈回到单位像素的浮置扩散时，连接控制单元可以控制连接单元将信号线连接到比较单元的负输入。
信号处理装置还可以包括参考电压连接控制单元，该参考电压连接控制单元控制参考电压和比较单元的两个输入之间的连接；以及参考电压连接单元，该参考电压连接单元根据参考电压连接控制单元的控制，将参考电压连接到比较单元的两个输入中的任一个输入，或使参考电压与比较单元的两个输入断开。
信号处理装置还可以包括：反馈线连接控制单元，该反馈线连接控制单元控制比较单元的输出和单位像素的浮置扩散之间的连接；以及反馈线连接单元，该反馈线连接单元根据反馈线连接控制单元的控制，将比较单元的输出连接到单位像素的浮置扩散，或使比较单元的输出与单位像素的浮置扩散断开。
多个单位像素可以被布置成像素阵列中的矩阵图案，多个单位像素单元形成于像素阵列中，多个单位像素单元每个包括像素阵列的多个单位像素中的一部分，并且连接单元可以被提供用于每个单位像素单元。
信号处理装置还可以包括复位控制单元，该复位控制单元控制用于单位像素的每行的复位晶体管的操作，其中当比较单元的输出被反馈回到单位像素的浮置扩散时，复位控制单元可以连接被提供用于包括在像素阵列中待处理的单位像素的行的复位晶体管，并且在进行反馈之后，断开复位晶体管。
信号处理装置还可以包括：信号线连接控制单元，该信号线连接控制单元控制信号线和比较单元的输入之间的连接，通过信号线传输从单位像素读取的信号；以及信号线连接单元，该信号线连接单元根据信号线连接控制单元的控制，将信号线连接到比较单元的输入，或使信号线与比较单元的输入断开。
信号线连接单元可以被提供用于像素阵列中的单位像素的每列，多个单位像素被布置成像素阵列中的矩阵图案。
信号线连接控制单元可以控制被提供用于包括单位像素的列的信号线连接单元在比较单元的输出被反馈回到浮置扩散时，将被提供用于单位像素的列的信号线连接到比较单元的输入。
信号处理装置还可以包括：比较单元；以及计数器，该计数器计数直到比较单元的比较结果改变。
比较单元和计数器可以被提供用于多个单位像素单元中的每个单位像素单元，多个单位像素单元每个包括像素阵列的多个单位像素中的一部分，多个单位像素单元形成于像素阵列中，多个单位像素被布置成像素阵列中的矩阵图案。
信号处理装置还可以包括单位像素组，该单位像素组包括多个单位像素。
单位像素组可以形成像素阵列，多个单位像素被布置成像素阵列中的矩阵图案。
多个单位像素单元可以形成于像素阵列中，多个单位像素单元每个包括像素阵列的多个单位像素的一部分。
根据本技术的一个方面，提供了控制方法，包括：当将从单位像素读取的信号与参考电压进行比较的比较单元的输出被反馈回到单位像素的浮置扩散时，将信号线连接到比较单元的负输入，其中，通过信号线传输从单位像素读取的信号；当进行自动调零处理时，将信号线连接到比较单元的正输入；以及当比较单元的输出被再次反馈回到单位像素的浮置扩散时，将信号线连接到比较单元的负输入。
根据本技术的另一个方面，提供了图像传感器，包括：像素阵列，多个单位像素被布置成所述像素阵列中的矩阵图案；连接控制单元，该连接控制单元控制信号线和比较单元的两个输入之间的连接，其中，通过信号线传输从单位像素读取的信号，比较单元将从单位像素读取的信号与参考电压进行比较；以及连接单元，该连接单元根据连接控制单元的控制，将信号线连接到比较单元的两个输入中的任一个输入，或使信号线与比较单元的两个输入断开。
图像传感器还可以包括：比较单元；以及计数器，该计数器计数直到比较单元的比较结果改变，其中多个单位像素单元形成于像素阵列中，多个单位像素单元每个包括像素阵列的多个单位像素中的一部分，并且比较单元、计数器和连接单元被提供用于每个单位像素单元。
图像传感器还可以包括多个半导体基板，其中连接控制单元、连接单元、比较单元和计数器形成于与像素阵列形成于其上的半导体基板不同的半导体基板上。
根据本技术的另一个方面，提供了电子设备，包括：成像单元，该成像单元拾取目标的图像；以及图像处理单元，该图像处理单元对通过由成像单元进行成像获取的图像数据进行图像处理，成像单元包括像素阵列，多个单位像素被布置成像素阵列中的矩阵图案，连接控制单元，该连接控制单元控制信号线和比较单元的两个输入之间的连接，通过信号线传输从单位像素读取的信号，比较单元将从单位像素读取的信号与参考电压进行比较，以及连接单元，该连接单元根据连接控制单元的控制，将信号线连接到比较单元的两个输入中的任一个输入，或使信号线与比较单元的两个输入断开。
在本技术的一个方面中，当将从单位像素读取的信号与参考电压进行比较的比较单元的输出被反馈回到单位像素的浮置扩散时，信号线被连接到比较单元的负输入，通过信号线传输从单位像素读取的信号；当进行自动调零处理时，信号线被连接到比较单元的正输入；以及当比较单元的输出被再次反馈回到单位像素的浮置扩散时，信号线被连接到比较单元的负输入。
在本技术的另一个方面中，在包括多个单位像素被布置成矩阵图案的像素阵列的图像传感器中，当将从单位像素读取的信号与参考电压进行比较的比较单元的输出被反馈回到单位像素的浮置扩散时，信号线被连接到比较单元的负输入，通过信号线传输从单位像素读取的信号；当进行自动调零处理时，信号线被连接到比较单元的正输入；以及当比较单元的输出被再次反馈回到单位像素的浮置扩散时，信号线被连接到比较单元的负输入。
在本技术的另一个方面中，在包括多个单位像素被布置成矩阵图案的像素阵列的电子设备的图像传感器中，当将从单位像素读取的信号与参考电压进行比较的比较单元的输出被反馈回到单位像素的浮置扩散时，信号线被连接到比较单元的负输入，通过信号线传输从单位像素读取的信号；当进行自动调零处理时，信号线被连接到比较单元的正输入；当比较单元的输出被再次反馈回到单位像素的浮置扩散时，信号线被连接到比较单元的负输入，拾取目标的图像，并且对所获得的图像数据进行图像处理。
效果
根据本技术，获取拾取图像是可能的。另外，根据本技术，抑制拾取图像的图像质量降低是可能的。
附图说明
[图1]示出图像传感器的主要配置示例的图示。
[图2]用于描述像素单元的示例的图示。
[图3]示出单位像素的主要配置示例的图示。
[图4]示出图像传感器的各个单元的主要配置示例的图示。
[图5]示出图像传感器的主要配置示例的图示。
[图6]示出图像传感器的主要配置示例的图示。
[图7]示出对应于一个像素单元的量的主要配置示例的图示。
[图8]描述成像控制处理的流程的示例的流程图。
[图9]示出成像状态的示例的定时图。
[图10]描述反馈阶段处理的流程的示例的流程图。
[图11]示出反馈阶段状态的示例的定时图。
[图12]示出在时间T1的状态的示例的图示。
[图13]示出在时间T2的状态的示例的图示。
[图14]示出在时间T3的状态的示例的图示。
[图15]示出在时间T4的状态的示例的图示。
[图16]示出在时间T5的状态的示例的图示。
[图17]示出在时间T6的状态的示例的图示。
[图18]示出在时间T7的状态的示例的图示。
[图19]示出在时间T8的状态的示例的图示。
[图20]示出在时间T9的状态的示例的图示。
[图21]示出在时间T10的状态的示例的图示。
[图22]示出在时间T11的状态的示例的图示。
[图23]示出在时间T13的状态的示例的图示。
[图24]示出在时间T14的状态的示例的图示。
[图25]示出在时间T15的状态的示例的图示。
[图26]示出反馈阶段状态的示例的定时图。
[图27]描述预设读取阶段处理的流程的示例的流程图。
[图28]示出预设读取阶段处理的示例的定时图。
[图29]示出在时间T41的状态的示例的图示。
[图30]示出在时间T42的状态的示例的图示。
[图31]示出在时间T43的状态的示例的图示。
[图32]示出在时间T44的状态的示例的图示。
[图33]示出预设读取阶段状态的示例的定时图。
[图34]示出转移状态的示例的定时图。
[图35]示出在时间T61的状态的示例的图示。
[图36]描述数据读取阶段处理的流程的示例的流程图。
[图37]示出数据读取阶段状态的示例的定时图。
[图38]示出在时间T71的状态的示例的图示。
[图39]示出在时间T72的状态的示例的图示。
[图40]示出在时间T73的状态的示例的图示。
[图41]示出在时间T74的状态的示例的图示。
[图42]示出数据读取阶段状态的示例的定时图。
[图43]示出成像装置的主要配置示例的图示。
具体实施方式
在下文中，将描述用于完成本公开的实施例(在下文中，称为实施例)。注意，将以以下次序进行描述。
1.第一实施例(图像传感器)
2.第二实施例(成像装置)
<1.第一实施例>
<MOSFET的阈值中的差异>
在现有的CMOS图像传感器中，用于像素单元电路的MOSFET(金属氧化物半导体场效应晶体管)的阈值中的差异(之后将描述的放大晶体管的阈值(Vth)中的差异)可以生成拾取图像上的固定图形噪声(FPN)。
在这一点上，如在例如专利文献1到专利文献6和非专利文献1中描述的已经被构想的抑制阈值中的此类差异的方法。在这些方法中，通过负反馈为每个像素控制浮置扩散(FD)的电压，使得像素输出保持恒定。
然而，在这些方法的情况下，很难抑制被设置在像素中的复位晶体管的馈通差异。
当馈通差异显著小于阈值电压Vth中的差异时，可以用相关双采样(CDS)操作显著去除由于馈通差异生成的噪声。然而，在例如A/D转换器不能进行模拟CDS的情况下，当进行高增益A/D转换时，馈通差异很大。在这样的情况下，可以变成用于A/D转换时间或增益最大值的限速条件。
<针对馈通差异的对策>
鉴于上述，提供了连接控制单元和连接单元。连接控制单元控制信号线和比较单元的两个输入之间的连接。通过信号线传输从单位像素读取的信号。比较单元将从单位像素读取的信号与参考电压进行比较。连接单元根据连接控制单元的控制，将信号线连接到比较单元的两个输入中的任一个输入，或使信号线与比较单元的两个输入断开。
然后，连接控制单元可以当将从单位像素读取的信号与参考电压进行比较的比较单元的输出被反馈回到单位像素的浮置扩散时，将信号线连接到比较单元的负输入，通过信号线传输从单位像素读取的信号；当进行自动调零处理时，将信号线连接到比较单元的正输入；以及当比较单元的输出被再次反馈回到单位像素的浮置扩散时，将信号线连接到比较单元的负输入。
利用该配置，可能减少包括在像素信号中的且由于复位晶体管的场通差异生成的电压分量。因而，可能抑制拾取图像的图像质量的降低。
应当注意，连接单元可以包括MOSFET，该MOSFET驱动作为开关，该开关根据从连接控制单元提供的控制信号，将信号线连接到比较单元的两个输入中的任一个输入，或使信号线与比较单元的两个输入断开。
另外，连接控制单元可以当比较单元的输出被反馈回到单位像素的浮置扩散时，控制连接单元将信号线连接到比较单元的负输入，当进行自动调零处理时，控制连接单元将信号线连接到比较单元的正输入，以及当比较单元的输出被再次反馈回到单位像素的浮置扩散时，控制连接单元将信号线连接到比较单元的负输入。
另外，信号处理装置还可以包括参考电压连接控制单元，该参考电压连接控制单元控制参考电压和比较单元的两个输入之间的连接；以及参考电压连接单元，该参考电压连接单元根据参考电压连接控制单元的控制，将参考电压连接到比较单元的两个输入中的任一个输入，或使参考电压与比较单元的两个输入断开。
另外，信号处理装置还可以包括：反馈线连接控制单元，该反馈线连接控制单元控制比较单元的输出和单位像素的浮置扩散之间的连接；以及反馈线连接单元，该反馈线连接单元根据反馈线连接控制单元的控制，将比较单元的输出连接到单位像素的浮置扩散，或使比较单元的输出与单位像素的浮置扩散断开。
另外，多个单位像素可以被布置成像素阵列中的矩阵图案，多个单位像素单元形成于像素阵列中，多个单位像素单元每个包括像素阵列的多个单位像素中的一部分，并且连接单元被提供用于每个单位像素单元。
另外，信号处理装置还可以包括复位控制单元，该复位控制单元控制用于单位像素的每行的复位晶体管的操作，其中当比较单元的输出被反馈回到单位像素的浮置扩散时，复位控制单元连接被提供用于包括在像素阵列中待处理的单位像素的行的复位晶体管，并且在进行反馈之后，断开复位晶体管。
另外，信号处理装置还可以包括：信号线连接控制单元，该信号线连接控制单元控制信号线和比较单元的输入之间的连接，通过信号线传输从单位像素读取的信号；以及信号线连接单元，该信号线连接单元根据信号线连接控制单元的控制，将信号线连接到比较单元的输入，或使信号线与比较单元的输入断开。
然后，信号线连接单元可以被提供用于像素阵列中的单位像素的每列，多个单位像素被布置成像素阵列中的矩阵图案。
另外，信号线连接控制单元可以控制被提供用于包括单位像素的列的信号线连接单元在比较单元的输出被反馈回到浮置扩散时，将被提供用于单位像素的列的信号线连接到比较单元的输入。
另外，信号处理装置还可以包括：比较单元；以及计数器，该计数器计数直到比较单元的比较结果改变。
另外，比较单元和计数器可以被提供用于多个单位像素单元中的每个单位像素单元，多个单位像素单元每个包括像素阵列的多个单位像素中的一部分，多个单位像素单元形成于像素阵列中，多个单位像素被布置成像素阵列中的矩阵图案。
另外，信号处理装置还可以包括单位像素组，该单位像素组包括多个单位像素。
单位像素组可以形成像素阵列，多个单位像素被布置成像素阵列中的矩阵图案。
另外，多个单位像素单元可以形成于像素阵列中，多个单位像素单元每个包括像素阵列的多个单位像素的一部分。
<图像传感器>
图1中示出作为本技术所应用于的图像传感器的实施例的图像传感器的主要配置示例。图1中所示的图像传感器100是对来自目标的光进行光电转换且将其输出作为图像数据的设备。例如，图像传感器100被配置作为使用CMOS的CMOS(互补金属氧化物半导体)图像传感器，或使用CCD的CCD(电荷耦合设备)图像传感器。
如图1所示，图像传感器100包括像素阵列101、VSL连接单元102、A/D转换单元103、水平转移单元104、FBL连接单元105、控制单元110、区域扫描单元111、VSL连接控制单元112、A/D转换控制单元113、水平扫描单元114和FBL连接控制单元115。
像素阵列101是其中的图像配置(单位像素121)被布置成平坦形式或弯曲形式的像素区域，其中，图像配置包括光电转换设备诸如光电二极管。
由VSL连接控制单元112控制VSL连接单元102，并且VSL连接单元102将垂直信号线(VSL)连接到A/D转换单元103，或使垂直信号线(VSL)与A/D转换单元103断开。通过垂直信号线(VSL)传输从像素阵列101的每个单位像素读取的信号。
由A/D转换控制单元113控制A/D转换单元103，A/D转换单元103对模拟信号进行A/D转换，并且将数字数据输出到水平转移单元104。从像素阵列101的每个单位像素读取模拟信号，并且通过垂直信号线(VSL)传输模拟信号。
由水平扫描单元114控制水平转移单元104，水平转移单元104转移A/D转换单元103提供的数字数据，并且将数字数据输出到例如后续阶段的处理单元或图像传感器100的外面。
由FBL连接控制单元115控制FBL连接单元105，并且FBL连接单元105将A/D转换单元103的放大器(之后将描述的比较单元)的输出连接到像素阵列101的单位像素的浮置扩散(FD)，或使A/D转换单元103的放大器(之后将描述的比较单元)的输出与像素阵列101的单位像素的浮置扩散(FD)断开。
控制单元110通过控制区域扫描单元111到FBL连接控制单元115，控制图像传感器100的整个操作(各个单元的操作)。
由控制单元110控制区域扫描单元111，并且区域扫描单元111控制像素阵列101的每个单位像素的晶体管的操作。由控制单元110控制VSL连接控制单元112，并且VSL连接控制单元112控制构成VSL连接单元102的各个单元的操作。由控制单元110控制A/D转换控制单元113，并且A/D转换控制单元113控制构成AD转换单元103的各个单元的操作。由控制单元110控制水平扫描单元114，并且水平扫描单元114控制构成水平转移单元104的各个单元的操作。由控制单元110控制FBL连接控制单元115，并且FBL连接控制单元115控制构成FBL连接单元105的各个单元的操作。
<像素阵列>
图2中示出了像素阵列101的配置示例。如图2所示，像素阵列101是其中的图像配置(单位像素121)被配置成阵列形式的区域，其中，图像配置包括光电转换设备诸如光电二极管。在该图中，水平方向上单位像素121的布置表示行，并且垂直方向上单位像素121的布置表示列。
每个单位像素121从目标接收光，对入射光进行光电转换，储存电荷，并且在预定定时将电荷输出作为像素信号。
另外，如图2所示，在像素阵列101中，形成多个像素单元120，每个像素单元120包括多个单位像素121。即，像素单元120每个是单位像素组，该单位像素组被包含在通过将像素阵列101的像素区域划分为多个区域而获得的部分区域中。可以任意设定像素单元120的大小(包括在像素单元120中的单位像素121的数量)或形状。注意，像素单元120的大小(包括在像素单元120中的单位像素121的数量)或形状不需要彼此相同。
例如，在图2的情况下，像素单元120包括4×4(4行4列)单位像素121。然而，像素单元120可以包括1×8、2×2、2×4、4×2、4×8、8×4、8×1或16×16单位像素121。不言而喻，像素单元120的大小并不限于该示例。另外，虽然图2中仅示出一个像素单元120，但是像素单元120实际上形成于整个像素阵列101中。也就是说，每个单位像素121属于像素单元120中的任一个像素单元。
另外，虽然每个单位像素121被示出作为具有图2中的相同大小的正方形，但是可以任意设定每个单位像素121的大小或形状。单位像素121不需要具有正方形形状，以及相同的大小和形状。
<单位像素的配置>
图3是示出单位像素121的电路配置的主要配置示例的图示。在图3中所示的示例的情况下，单位像素121包括光电二极管(PD)131、转移晶体管132、复位晶体管133、放大晶体管134和选择晶体管135。
光电二极管(PD)131将所接收的光光电转换为具有对应于光量的电荷量的光电荷(本文中，光电子)，并且储存光电荷。光电二极管(PD)131的阳极连接到像素区域的接地(像素接地)，并且光电二极管(PD)131的阴极经由转移晶体管132连接到浮置扩散(FD)。不言而喻，可以使用如下方法：光电二极管(PD)131的阴极连接到像素区域的电源(像素电源)、光电二极管(PD)131的阳极经由转移晶体管132连接到浮置扩散(FD)，以及光电荷被读取作为光穴。
转移晶体管132控制从光电二极管(PD)131读取光电荷。转移晶体管132的漏极连接到浮置扩散，并且转移晶体管132的源极连接到光电二极管(PD)131的阴极。另外，转移控制线(TRG)连接到转移晶体管132的栅极。通过转移控制线(TRG)传输从区域扫描单元111(图1)提供的转移控制信号。当转移控制线(TRG)(即，转移晶体管132的栅极电位)处于断开状态时，不会从光电二极管(PD)131转移光电荷(光电荷储存在光电二极管(PD)131中)。转移控制线(TRG)(即，转移晶体管132的栅极电位)处于导通状态，储存在光电二极管(PD)131中的光电荷被传送到浮置扩散(FD)。
复位晶体管133使浮置扩散(FD)的电位复位。复位晶体管133的源极连接到浮置扩散(FD)。另外，复位控制线(RST)连接到复位晶体管133的栅极。通过复位控制线(RST)传输区域扫描单元111(图1)提供的复位控制信号。然后，反馈线(FBL)连接到复位晶体管133的漏极。通过反馈线(FBL)经由FBL连接单元105传输构成A/D转换单元103的放大器(比较单元)的输出信号。当复位控制信号(RST)(即，复位晶体管133的栅极电位)处于断开状态时，将浮置扩散(FD)与反馈线(FBL)切断。也就是说，不将A/D转换单元103的放大器的输出(比较单元的输出)反馈回到浮置扩散(FD)。当复位控制信号(RST)(即，复位晶体管133的栅极电位)处于导通状态时，可以将A/D转换单元103的放大器的输出(比较单元的输出)提供给浮置扩散(FD)，并且用放大器的输出(电位)使浮置扩散(FD)复位是可能的。
放大晶体管134放大浮置扩散(FD)的电位改变，并且将该电位改变输出作为电信号(模拟信号)。放大晶体管134的栅极连接到浮置扩散(FD)，放大晶体管134的漏极连接到源极跟随器电源电压，并且放大晶体管134的源极连接到选择晶体管135的漏极。例如，放大晶体管134将通过复位晶体管133复位的浮置扩散(FD)的电位输出到选择晶体管135作为复位信号(复位电平)。另外，放大晶体管134将由转移晶体管132将光电荷传送至的浮置扩散(FD)的电位，输出到选择晶体管135作为可选的储存信号(信号电平)。
选择晶体管135控制到放大晶体管134(即，A/D转换单元103)提供的电信号的垂直信号线VSL的输出。选择晶体管135的漏极连接到放大晶体管134的源极，并且选择晶体管135的源极连接到垂直信号线VSL。另外，选择控制线(SEL)连接到选择晶体管135的栅极。通过选择控制线(SEL)传输区域扫描单元111(图1)提供的选择控制信号。当选择控制信号(SEL)(即，选择晶体管135的栅极电位)处于断开状态时，放大晶体管134和垂直信号线VSL彼此电切断。因而，在该状态下，不从单位像素121输出复位信号、像素信号等。当选择控制信号(SEL)(即，选择晶体管135的栅极电位)处于导通状态时，单位像素121处于所选择的状态。也就是说，放大晶体管134和垂直信号线VSL彼此电连接，并且从放大晶体管134输出的信号被提供给垂直信号线VSL作为单位像素121的像素信号。具体地，从单位像素121读取复位信号、像素信号等。
<VSL连接单元、A/D转换单元、FBL连接单元>
图4是示出VSL连接单元102、A/D转换单元103和FBL连接单元105的主要配置示例的框图。注意，在以下中，将进行如N(N指示任意自然数)个像素单元120形成于像素阵列101中的描述。
如图4所示，VSL连接单元102包括区域VSL连接单元142-1到区域VSL连接单元142-N。在为了解释不需要区分区域VSL连接单元142-1到区域VSL连接单元142-N的情况下，区域VSL连接单元142-1到区域VSL连接单元142-N被称为区域VSL连接单元142。
类似地，A/D转换单元103包括区域A/D转换单元143-1到区域A/D转换单元143-N。在为了解释不需要区分区域A/D转换单元143-1到区域A/D转换单元143-N的情况下，区域A/D转换单元143-1到区域A/D转换单元143-N被称为区域A/D转换单元143。注意，A/D转换单元103还包括生成斜波作为参考电压的D/A转换单元(DAC)144。D/A转换单元(DAC)144将所生成的斜波提供给每个区域A/D转换单元143作为参考电压。
另外，类似地，FBL连接单元105包括区域FBL连接单元141-1到区域FBL连接单元141-N。在为了解释不需要区分区域FBL连接单元141-1到区域FBL连接单元141-N的情况下，区域FBL连接单元141-1到区域FBL连接单元141-N被称为区域FBL连接单元141。
区域VSL连接单元142-1到区域VSL连接单元142-N、区域A/D转换单元143-1到区域A/D转换单元143-N，以及区域FBL连接单元141-1到区域FBL连接单元141-N与像素阵列101的不同的像素单元120(像素单元120-1到像素单元120-N)相关联，并且每个对对应的像素单元120进行处理。
也就是说，像素阵列的每个像素单元120的垂直信号线(VSL)经由对应的区域VSL连接单元142连接到对应的区域A/D转换单元143。另外，每个区域A/D转换单元143的反馈信号线(FBL)经由对应的区域FBL连接单元141连接到对应的像素单元120。
每个区域FBL连接单元141根据FBL连接控制单元115(图1)的控制，将反馈线(FBL)连接到像素阵列101的对应的像素单元120的单位像素121的浮置扩散(FD)，或使反馈线(FBL)与像素阵列101的对应的像素单元120的单位像素121的浮置扩散(FD)断开。通过反馈线(FBL)传输对应的区域A/D转换单元143的放大器(之后将描述的比较单元)的输出。
每个区域VSL连接单元142根据VSL连接控制单元112(图1)的控制，将像素阵列101的对应的像素单元120的单位像素121的垂直信号线(VSL)连接到对应的区域A/D转换单元143，或使像素阵列101的对应的像素单元120的单位像素121的垂直信号线(VSL)与对应的区域A/D转换单元143断开。
每个区域A/D转换单元143根据A/D转换控制单元113(图1)的控制，将从对应的像素单元120的单位像素121读取的信号的信号电平与从D/A转换单元(DAC)144提供的斜波(参考电压)进行比较。通过垂直信号线(VSL)传输信号。每个区域A/D转换单元143将比较结果提供给水平转移单元104作为数字数据。另外，每个区域A/D转换单元143经由对应的区域FBL连接单元141-1将比较结果提供给对应的像素单元120的单位像素121的浮置扩散(FD)。
例如，区域FBL连接单元141-1、区域VSL连接单元142-1和区域A/D转换单元143-1对像素单元120-1(未示出)进行处理。另外，例如，区域FBL连接单元141-2、区域VSL连接单元142-2和区域A/D转换单元143-2对像素单元120-2(未示出)进行处理。类似地，例如，区域FBL连接单元141-N、区域VSL连接单元142-N和区域A/D转换单元143-N对像素单元120-N(未示出)进行处理。
如上所述，像素阵列101或其读取电路被配置用于每个像素单元120，并且并行地对每个像素单元120进行处理。
<基板配置>
例如，图1中所示的图像传感器100的配置可以形成于如图5中所示的单个半导体基板上。也就是说，读取电路诸如A/D转换单元103可以形成于与像素阵列101(即，像素区域的配置)形成于其上的半导体基板相同的半导体基板上。注意，虽然图5中省略了图1中所示的其它配置诸如VSL连接单元102和FBL连接单元105的说明，但是这些配置实际上也形成于相同的半导体基板上。不言而喻，除了图1中所示的这些之外的配置可以形成于相同的半导体基板上。
另外，例如，图像传感器100的电路配置可以形成于如图6所示的彼此叠置的两个半导体基板(层压芯片(像素基板151和电路基板152))上。
也就是说，图1中所示的图像传感器100的配置可以形成于多个半导体基板上。例如，图像传感器100包括例如如图6所示的彼此叠置的两个半导体基板(层压芯片(像素基板151和电路基板152))，并且图1所示的电路配置可以形成于半导体基板上。
例如，像素区域(即，像素阵列101)可以形成于像素基板151上，并且读取电路诸如A/D转换单元103可以形成于电路基板152上。在图6中所示的示例的情况下，形成N个像素单元120(像素单元120-1到像素单元120-N)。对应于像素单元120的区域A/D转换单元143形成于电路基板152上。注意，虽然图6中省略了图1中所示的其它配置诸如VSL连接单元102和FBL连接单元105的说明，但是这些配置实际上也形成于像素基板151或电路基板152上。这些配置可以或形成于像素基板151上或电路基板152上。然而，通过在电路基板152上形成尽可能多的配置，使得像素基板151中的像素区域(像素阵列101)更大是可能的。于是，提高像素的灵敏度是可能的。
也就是说，例如，FBL连接控制单元115、FBL连接单元105和之后将描述的比较单元171和计数器172可以形成于电路基板152上，电路基板152与像素阵列101形成于其上的像素基板151不同。
另外，像素基板151和电路基板152不需要具有相同的大小和形状，并且可以包括非叠置部分。应该注意的是，通过布置像素单元120和读取电路诸如与此相对应的区域A/D转换单元143使得它们之间的距离尽可能的短，97次缩短布线距离是可能的。于是，使得布线或设备布局容易是可能的。另外，抑制成本增加是可能的。
另外，通过为包括如图6的示例中所示的多行和多列单位像素121的每个像素单元120提供A/D转换单元(区域A/D转换单元143)，将基板之间的连接(例如，微凸块或TSV)的数量减少到一个或几个是可能的。因而，不需要根据像素间距确保用于连接的区域。另外，因为连接的数量少，所以可以预期产量的提高。
注意，可以任意设定半导体基板(层压芯片)的数量(层数)，并且半导体基板(层压芯片)的数量(层数)可以是三个或更多。在该情况下，FBL连接单元105可以形成于与像素阵列101到水平转移单元104形成于其上的半导体基板不同的半导体基板上。另外，FBL连接控制单元115可以形成于与FBL连接单元105形成于其上的半导体基板相同的半导体基板上。另外，VSL连接单元102或VSL连接控制单元112可以形成于与FBL连接单元105形成于其上的半导体基板相同的半导体基板上。另外，A/D转换单元103或A/D转换控制单元113可以形成于与FBL连接单元105形成于其上的半导体基板相同的半导体基板上。另外，水平转移单元104或水平扫描单元114也可以形成于与FBL连接单元105形成于其上的半导体基板相同的半导体基板上。另外，像素阵列101或区域扫描单元111也可以形成于与FBL连接单元105形成于其上的半导体基板相同的半导体基板上。另外，控制单元110可以形成于与FBL连接单元105形成于其上的半导体基板相同的半导体基板上。
具体地，FBL连接单元105可以形成于与图1中所示的其它配置中的任一个配置形成于其上的半导体基板相同的半导体基板上，或FBL连接单元105可以形成于与图1中所示的其它配置中的任一个配置形成于其上的半导体基板不同的半导体基板上。
<像素单元的单元中的配置>
图7是示出对应于一个像素单元的量的像素阵列101和对应于像素单元120的读取电路的配置示例的图示。
在图7的示例中，像素单元120包括两行两列单位像素121(单位像素121-11、单位像素121-21、单位像素121-12和单位像素121-22)。虽然可以如上所述任意设定像素单元120的单位像素的数量，但是将在以下中关于该示例进行描述。
每个单位像素121具有如参考图3所描述的示例的此类配置。区域扫描单元111和每个单位像素121经由转移控制线(TRG)、复位控制线(RST)和选择控制线(SEL)彼此连接。这些控制线被布线用于单位像素的每行。例如，单位像素121-11和单位像素121-21连接到转移控制线(TRG1)、复位控制线(RST1)和选择控制线(SEL1)。另外，例如，单位像素121-12和单位像素121-22连接到转移控制线(TRG2)、复位控制线(RST2)和选择控制线(SEL2)。
区域扫描单元111通过转移控制线(TRG1)，将转移控制信号(TRG1)提供给单位像素121-21的转移晶体管132的栅极和单位像素121-21。类似地，区域扫描单元111通过转移控制线(TRG2)，将转移控制信号(TRG2)提供给单位像素121-12的转移晶体管132的栅极和单位像素121-22。
另外，区域扫描单元111通过复位控制线(RST1)，将复位控制信号(RST1)提供给单位像素121-11的复位晶体管133的栅极和单位像素121-21。类似地，区域扫描单元111通过复位控制线(RST2)，将复位控制信号(RST2)提供给单位像素121-12的复位晶体管133的栅极和单位像素121-22。
另外，区域扫描单元111通过选择控制线(SEL1)，将选择控制信号(SEL1)提供给单位像素121-11的选择晶体管135的栅极和单位像素121-21。类似地，区域扫描单元111通过选择控制线(SEL2)，将选择控制信号(SEL2)提供给单位像素121-12的选择晶体管135的栅极和单位像素121-22。
另外，如图7所示，图像传感器100包括VSL开关161-1和VSL开关161-2作为区域VSL连接单元142(图4)的配置。在为了解释不需要区分VSL开关161-1和VSL开关161-2的情况下，VSL开关161-1和VSL开关161-2被称为VSL开关161。可以任意设定VSL开关161的配置，并且例如，VSL开关161的配置可以包括MOSFET。在该情况下，从VSL连接控制单元112将VSL连接控制信号(VSLSM)提供给VSL开关161的栅极。VSL开关161根据VSL连接控制信号(VSLSW)的值，将单位像素121的一侧上的垂直信号线(VSL)连接到之后将描述的比较单元171的一侧上的垂直信号线(VSL)，或使单位像素121的一侧上的垂直信号线(VSL)与之后将描述的比较单元171的一侧上的垂直信号线(VSL)断开。
在图7的示例的情况下，VSL开关161被提供用于单位像素121的每列。也就是说，VSL开关161-1形成于将单位像素121-11和单位像素121-12连接到比较单元171的垂直信号线(VSL1)上。从VSL连接控制单元112将VSL连接控制信号(VSLSW1)提供给VSL开关161-1的栅极。例如，当之后将描述的VSL_VSL开关194的两个端子短路时，VSL开关161-1的两个端子短路，并且在VSL连接控制信号(VSLSW1)导通的情况下，由区域扫描单元111选择的(对此，选择控制信号(SEL)接通)像素单元121-11和单位像素121-12中的一个的放大晶体管134的源极和电容器182经由垂直信号线(VSL)彼此连接。与此相反，在VSL连接控制信号(VSLSW1)断开的情况下，VSL开关161-1切断两个端子之间的连接。因而，切断放大晶体管134和电容器182之间的连接。
VSL开关161-2形成于将单位像素121-21和单位像素121-22连接到比较单元171的垂直信号线(VSL2)上。从VSL连接控制单元112将VSL连接控制信号(VSLSW2)提供给VSL开关161-2的栅极。例如，当之后将描述的VSL_VSL开关194的两个端子短路时，VSL开关161-2的两个端子短路，并且在VSL连接控制信号(VSLSW2)导通的情况下，由区域扫描单元111选择的(对此，选择控制信号(SEL)接通)单位像素121-21和单位像素121-22中的一个的放大晶体管134的源极和电容器182经由垂直信号线(VSL)彼此连接。与此相反，在VSL连接控制信号(VSLSW2)关断的情况下，VSL开关161-2切断两个端子之间的连接。因而，切断放大晶体管134和电容器182之间的连接。
另外，如图7所示，图像传感器100包括FBL开关162-1和FBL开关162-2作为区域FBL连接单元141(图4)的配置。在为了解释不需要区分FBL开关162-1和FBL开关162-2的情况下，FBL开关162-1和FBL开关162-2被称为FBL开关162。可以任意设定FBL开关162的配置，并且例如，FBL开关162的配置可以包括MOSFET。在该情况下，从FBL连接控制单元115将FBL连接控制信号(FBLSW)提供给FBL开关162的栅极。FBL开关162根据FBL连接控制信号(FBLSW)的值，将单位像素121的一侧上的反馈线(FBL)连接到之后将描述的比较单元171的输出侧上的反馈线(FBL)，或使单位像素121的一侧上的反馈线(FBL)与之后将描述的比较单元171的输出侧上的反馈线(FBL)断开。
在图7的示例的情况下，FBL开关162被提供用于单位像素121的每列。也就是说，FBL开关162-1形成于将单位像素121-11和单位像素121-12连接到比较单元171(换句话说，FBEN开关188)的输出的反馈线(FBL1)上。从FBL连接控制单元115将FBL连接控制信号(FBLSW1)提供给FBL开关162-1的栅极。例如，在FBL连接控制信号(FBLSW1)导通的情况下，FBL开关162-1的两个端子短路，并且由区域扫描单元111选择的(对此，选择控制信号(SEL)接通)单位像素121-11和单位像素121-12中的一个的复位晶体管133的漏极和FBEN开关188经由反馈线(FBL1)彼此连接。与此相反，在FBL连接控制信号(FBLSW1)关断的情况下，FBL开关162-1切断两个端子之间的连接。因而，切断复位晶体管133和FBEN开关188之间的连接。
FBL开关162-2形成于将单位像素121-21和单位像素121-22连接到比较单元(换句话说，FBEN开关188)的输出的反馈线(FBL2)上。从FBL连接控制单元115将FBL连接控制信号(FBLSW2)提供给FBL开关162-2的栅极。例如，在FBL连接控制信号(FBLSW2)导通的情况下，FBL开关162-2的两个端子短路，并且由区域扫描单元111选择的(对此，选择控制信号(SEL)接通)单位像素121-21和单位像素121-22中的一个的复位晶体管133的漏极和FBEN开关188经由反馈线(FBL2)彼此连接。与此相反，在FBL连接控制信号(FBLSW2)关断的情况下，FBL开关162-2切断端子之间的连接。因而，切断复位晶体管133和FBEN开关188之间的连接。
另外，如图7所示，图像传感器100包括比较单元171、计数器172、电容器181、电容器182、XOFFLM开关184、电流源185、AZ_DAC开关186、AZ_VSL开关187、FBEN开关188和VROL开关189作为区域A/D转换单元143(图4)的配置。
比较单元171包括负输入和正输入两个输入，比较单元171将从两个输入输入的信号的信号电平彼此间进行比较，并且输出比较结果(表示哪个信号电平是高(或低)的信息)。例如，比较单元171将从单位像素121读取的信号的信号电平与从D/A转换单元(DAC)144提供的参考电压(斜波)进行比较，并且输出表示较大的一个的值的信号(比较结果)。也就是说，在该情况下，从D/A转换单元(DAC)144将参考电压(斜波)输入到比较单元171的一个输入，并且从像素单元120的单位像素121中的任一个单位像素(由区域扫描单元111选择的单位像素121-11到单位像素121-22中的一个)读取的(通过垂直信号线(VSL)传输的)信号被输入到比较单元171的其它输入。比较单元171将比较结果提供给计数器172。
计数器172从比较单元171开始比较时到从比较单元171提供的比较结果改变时进行计数。当输入比较结果改变时，计数器172将在那时获得的计数值(数字数据)输出到水平转移单元104(图1)。该计数值表示从单位像素121读取的信号的信号电平。也就是说，模拟信号被转换成数字数据。
注意，在以下中，比较单元171的正输入也被称为DAC的一侧上的输入(或DAC侧输入)，并且比较单元171的负输入也被称为VSL的一侧上的输入(或VSL侧输入)。
例如，电容器181是串联连接在DAC侧输入(正输入)的前面的电容，以抵消偏移误差。也就是说，从D/A转换单元(DAC)144提供的参考电压(斜波)经由电容器181被输入到比较单元171的DAC侧输入。
例如，电容器182是串联连接在VSL侧输入(负输入)的前面的电容，以抵消偏移误差。也就是说，从单位像素121读取的信号经由电容器182被输入到比较单元171的VSL侧输入。
XOFFLM开关184根据A/D转换控制单元113的控制，将垂直信号线(VSL)连接到形成作为负荷的电流源185，或使垂直信号线(VSL)与形成作为负荷的电流源185断开。可以任意设定XOFFLM开关184的配置，并且例如，XOFFLM开关184的配置可以包括MOSFET。在该情况下，从A/D转换控制单元113将XOFFLM连接控制信号(XOFFLM)提供给XOFFLM开关184的栅极。
AZ_DAC开关186根据A/D转换控制单元113的控制，将比较单元171的输出连接到DAC侧输入，或使比较单元171的输出与DAC侧输入断开。AZ_VSL开关187根据A/D转换控制单元113的控制，将比较单元171的输出连接到VSL侧输入，或使比较单元171的输出与VSL侧输入断开。可以任意设定AZ_DAC开关186和AZ_VSL开关187的配置，并且例如，AZ_DAC开关186和AZ_VSL开关187的配置可以包括MOSFET。在该情况下，从A/D转换控制单元113将AZ连接控制信号(AZ_DAC)提供给AZ_DAC开关186的栅极，并且从A/D转换控制单元113将AZ连接控制信号(AZ_VSL)提供给AZ_VSL开关187的栅极。
例如，在进行自动调零的情况下，A/D转换控制单元113接通AZ连接控制信号(AZ_DAC和AZ_VSL)。于是，AZ_DAC开关186和AZ_VSL开关187致使比较单元171的输入和输出短路。
FBEN开关188形成于反馈线(FBL)上，并且FBEN开关188根据A/D转换控制单元113的控制，将比较单元171的输出侧的反馈线(FBL)连接到FBL开关162侧的反馈线(FBL)，或使比较单元171的输出侧的反馈线(FBL)与FBL开关162侧的反馈线(FBL)断开。可以任意设定FBEN开关188的配置，并且例如，FBEN开关188的配置可以包括MOSFET。在该情况下，从A/D转换控制单元113将FBEN连接控制信号(FBEN)提供给FBEN开关188的栅极。
例如，在FBEN连接控制信号(FBEN)导通的情况下，FBEN开关188的两个端子短路，并且比较单元171的输出(比较结果)被提供给每个FBL开关162。在FBL开关162短路的情况下，将比较结果提供给由区域扫描单元111选择的行中并对应于FBL开关162的单位像素列中的单位像素121的浮置扩散(FD)。与此相反，在FBEN连接控制信号(FBEN)断开的情况下，FBEN开关188切断两个端子之间的连接。因而，切断比较单元171的输出和FBL开关162之间的连接。
VROL开关189根据A/D转换控制单元113的控制，将预定电源电位VDD连接到反馈线(FBL)，或使预定电源电位VDD与反馈线(FBL)断开。可以任意设定VROL开关189的配置，并且例如，VROL开关189的配置可以包括MOSFET。在该情况下，从A/D转换控制单元113将VROL连接控制信号(VROL)提供给VROL开关189的栅极。
另外，如图7所示，图像传感器100包括VR_DAC开关191、VR_VSL开关192、VSL_DAC开关193、VSL_VSL开关194和DACSW开关195作为区域A/D转换单元143(图4)的配置。
VR_DAC开关191根据A/D转换控制单元113的控制，将参考电压VR连接到比较单元171(换句话说，电容器181)的DAC侧输入，或使参考电压VR与比较单元171(换句话说，电容器181)的DAC侧输入断开。可以任意设定VR_DAC开关191的配置，并且例如，VR_DAC开关191的配置可以包括MOSFET。在该情况下，从A/D转换控制单元113将VR_DAC连接控制信号(VR_DAC)提供给VR_DAC开关191的栅极。例如，在VR_DAC连接控制信号(VR_DAC)导通的情况下，VR_DAC开关191的两个端子短路，并且参考电压VR被施加到比较单元171的DAC侧输入。与此相反，在VR_DAC连接控制信号(VR_DAC)断开的情况下，切断VR_DAC开关191的两个端子之间的连接。因而，停止将参考电压VR施加到比较单元171的DAC侧输入。
VR_VSL开关192根据A/D转换控制单元113的控制，将参考电压VR连接到比较单元171(换句话说，电容器182)的VSL侧输入，或使参考电压VR与比较单元171(换句话说，电容器182)的VSL侧输入断开。可以任意设定VR_VSL开关192的配置，并且例如，VR_VSL开关192的配置可以包括MOSFET。在该情况下，从A/D转换控制单元113将VR_DAC连接控制信号(VR_VSL)提供给VR_VSL开关192的栅极。例如，在VR_VSL连接控制信号(VR_VSL)导通的情况下，VR_VSL开关192的两个端子短路，并且参考电压VR被施加到比较单元171的VSL侧输入。与此相反，在VR_VSL连接控制信号(VR_VSL)关断的情况下，切断VR_VSL开关192的两个端子之间的连接。因而，停止将参考电压VR施加到比较单元171的VSL侧输入。
VSL_DAC开关193根据A/D转换控制单元113的控制，将单位像素侧的垂直信号线(VSL)连接到比较单元171的DAC侧输入的一侧上的垂直信号线(VSL)，或使单位像素的一侧上的垂直信号线(VSL)与比较单元171的DAC侧输入的一侧上的垂直信号线(VSL)断开。换句话说，VSL_DAC开关193根据A/D转换控制单元113的控制，将VSL开关161连接到电容器181，或使VSL开关161与电容器181断开。可以任意设定VSL_DAC开关193的配置，并且例如，VSL_DAC开关193的配置可以包括MOSFET。在该情况下，从A/D转换控制单元113将VSL_DAC连接控制信号(VSL_DAC)提供给VSL_DAC开关193的栅极。例如，在VSL_DAC连接控制信号(VSL_DAC)导通的情况下，VSL_DAC开关193的两个端子短路，并且VSL开关161和电容器181彼此连接。与此相反，在VSL_DAC连接控制信号(VSL_DAC)关断的情况下，切断VSL_DAC开关193的两个端子之间的连接。因而，切断VSL开关161和电容器181之间的连接。
VSL_VSL开关194根据A/D转换控制单元113的控制，将单位像素侧的垂直信号线(VSL)连接到比较单元171的VSL侧输入的一侧上的垂直信号线(VSL)，或使单位像素的一侧上的垂直信号线(VSL)与比较单元171的VSL侧输入的一侧上的垂直信号线(VSL)断开。换句话说，VSL_VSL开关194根据A/D转换控制单元113的控制，将VSL开关161连接到电容器182，或使VSL开关161与电容器182断开。可以任意设定VSL_VSL开关194的配置，并且例如，VSL_VSL开关194的配置可以包括MOSFET。在该情况下，从A/D转换控制单元113将VSL_VSL连接控制信号(VSL_VSL)提供给VSL_VSL开关194的栅极。例如，在VSL_VSL连接控制信号(VSL_VSL)导通的情况下，VSL_VSL开关194的两个端子短路，并且VSL开关161和电容器182彼此连接。与此相反，在VSL_VSL连接控制信号(VSL_VSL)关断的情况下，切断VSL_VSL开关194的两个端子之间的连接。因而，切断VSL开关161和电容器182之间的连接。
DACSW开关195根据A/D转换控制单元113的控制，将信号线连接到比较单元171的DAC侧输入上的垂直信号线(VSL)，或使信号线与比较单元171的DAC侧输入上的垂直信号线(VSL)断开。通过信号线传输在D/A转换单元(DAC)144中生成的参考电压(斜波)。换句话说，DACSW开关195根据A/D转换控制单元113的控制，将D/A转换单元(DAC)144连接到电容器181，或使D/A转换单元(DAC)144与电容器181断开。可以任意设定DACSW开关195的配置，并且例如，DACSW开关195的配置可以包括MOSFET。在该情况下，从A/D转换控制单元113将DACSW连接控制信号(DACSW)提供给DACSW开关195的栅极。例如，在DACSW连接控制信号(DACSW)导通的情况下，DACSW开关195的两个端子短路，并且D/A转换单元(DAC)144和电容器181彼此连接。与此相反，在DACSW连接控制信号(DACSW)关断的情况下，切断DACSW开关195的两个端子之间的连接。因而，切断D/A转换单元(DAC)144和电容器181之间的连接。
注意，区域扫描单元111、VSL连接控制单元112、A/D转换控制单元113和FBL连接控制单元115在控制单元110的控制下进行操作。
图像传感器100具有用于每个像素单元120的此类配置。注意，区域扫描单元111、VSL连接控制单元112、A/D转换控制单元113、FBL连接控制单元115和D/A转换单元(DAC)144可以被提供用于每个像素单元120，并且控制它们被分配到的像素单元120的配置(和对应于像素单元120的读取电路的配置)。可选地，它们可以被分配到多个像素单元120，并且控制多个像素单元120的配置(和对应于像素单元120的读取电路的配置)。例如，一个区域扫描单元111、一个VSL连接控制单元112、一个A/D转换控制单元113、一个FBL连接控制单元115和一个D/A转换单元(DAC)144可以被提供给图像传感器100，并且控制所有像素单元120的配置。
<成像控制处理的流程>
将描述由具有上面所提到的配置的图像传感器100进行的处理的流程。参考图8的流程图，例如，将参考图8的流程图描述在获取拾取图像时图像传感器100进行的成像控制处理的流程。
当开始成像控制处理时，控制单元110控制区域扫描单元111，并且在步骤S101中，选择未处理的像素单元120。
在步骤S102中，控制单元110对在步骤S101中所选择的像素单元120进行反馈阶段处理，以抑制放大晶体管134的阈值中的差异或复位晶体管133的馈通差异。
图像传感器100在像素信号的读取中进行相关双采样(CDS)。具体地，在步骤S103，控制单元110对在步骤S101中所选择的像素单元120进行预设读取阶段处理，以抑制暗电流噪声等。
在步骤S104中，控制单元110控制区域扫描单元111，并且将储存在步骤S101中所选择的像素单元120的每个单位像素121的光电二极管(PD)131中的电荷转移到浮置扩散(FD)。
在步骤S105中，控制单元110进行数据读取阶段处理，在数据读取阶段处理中，为步骤S101中所选择的像素单元120读取像素信号。
在步骤S106中，控制单元110确定是否已经处理了像素阵列101的所有的像素单元120。在确定有未处理的像素单元120的情况下，处理返回到步骤S101，并且重复后续处理。
另外，在步骤S106中确定已经处理了像素阵列101的所有的像素单元120的情况下，完成成像控制处理。
也就是说，如图9所示，对每个像素单元120进行反馈阶段处理(FB阶段)、预设读取阶段处理(预设读取阶段)、电荷转移(转移)和数据读取阶段处理(数据读取阶段)。
另外，如图9所示，对像素单元120中的所有单位像素121进行反馈阶段处理(FB阶段)、预设读取阶段处理(预设读取阶段)和数据读取阶段处理(数据读取阶段)。另外，在用于每个单位像素的处理期间，进行自动调零处理(AZ)
<反馈阶段处理的流程>
其次，参考图10的流程图，将描述在图8中的步骤S102中进行的反馈阶段处理的流程的示例。如上所述，对每个像素单元120进行该反馈阶段处理。
当开始反馈阶段处理时，控制单元110控制区域扫描单元111，并且在步骤S121中选择待处理的像素单元120的未处理的单位像素行(单位像素121的行)作为处理对象。例如，区域扫描单元111接通对其尚未进行处理的单位像素行中的任一个单位像素行的选择控制信号(SEL)。
在步骤S122中，控制单元110控制区域扫描单元111，并且接通在步骤S121中所选择的待处理的单位像素行的复位控制信号(RST)。
在步骤S123中，控制单元110控制A/D转换控制单元113等，以将参考电压VR连接到DAC侧和VSL侧，将单位像素的一侧上的垂直信号线(VSL)连接到比较单元171的VSL侧输入的一侧上的垂直信号线(VSL)，并且进行自动调零处理(AZ)。例如，A/D转换控制单元113为对应于待处理的像素单元120的区域A/D转换单元143，接通VR_DAC连接控制信号(VR_DAC)和VR_VSL连接控制信号(VR_VSL)，接通VSL_VSL连接控制信号(VSL_VSL)，并且接通AZ连接控制信号(AZ-DAC和AZ_VSL)。
在步骤S124中，控制单元110控制A/D转换控制单元113，以将参考电压VR连接到DAC的一侧，将单位像素的一侧上的垂直信号线(VSL)连接到比较单元171的VSL侧输入的一侧上的垂直信号线(VSL)，控制VSL连接控制单元112，以选择未处理的单位像素列(单位像素121的列)作为处理对象，并且控制A/D转换控制单元113和FBL连接控制单元115，以通过使用比较单元的输出的反馈，使待处理的单位像素的浮置扩散(FD)复位。例如，A/D转换控制单元113使VR_VSL连接控制信号(VR_VSL)断开，同时保持VR_DAC连接控制信号(VR_DAC)导通，并且为对应于待处理的像素单元120的区域A/D转换单元143保持VSL_VSL连接控制信号(VSL_VSL)导通。另外，VSL连接控制单元112接通待处理的像素单元120的VSL连接控制信号(VSLSW)中的任一个VSL连接控制信号(VSLSW)。于是，待处理的单位像素行中的一个单位像素121被选择作为处理对象。另外，A/D转换控制单元113接通FBEN连接控制信号(FBEN)。另外，FBL连接控制单元115接通列(VSL连接控制信号(VSLSW)为其接通)的FBL连接控制信号(FBLSW)。
在步骤S125中，控制单元110控制VSL连接控制单元112、A/D转换控制单元113和FBL连接控制单元115，以使待处理的单位像素121的浮置扩散(FD)维持复位电平。例如，VSL连接控制单元112使在步骤S124中已经关断的VSL连接控制信号(VSLSW)关断。另外，例如，A/D转换控制单元113使在步骤S124中已经接通的FBEN连接控制信号(FBEN)关断。另外，例如，FBL连接控制单元115使在步骤S124中已经接通的FBL连接控制信号(FBLSW)关断。
在步骤S126中，控制单元110控制区域扫描单元111，以使在步骤S122中已经接通的复位控制信号(RST)关断，并且控制A/D转换控制单元113，以切断到参考电压VR的连接。例如，A/D转换控制单元113使VR_DAC连接控制信号(VR_DAC)关断。
在步骤S127中，控制单元110控制VSL连接控制单元112和A/D转换控制单元113，以将参考电压VR连接到VSL的一侧，将单位像素的一侧上的垂直信号线(VSL)连接到比较单元171的DAC侧输入的一侧上的垂直信号线(VSL)，选择在步骤S124中所选择的单位像素列，并且进行自动调零处理(AZ)。例如，A/D转换控制单元113为对应于待处理的像素单元120的区域A/D转换单元143，接通VR_VSL连接控制信号(VR_VSL)，接通VSL_DAC连接控制信号(VSL_DAC)，并且接通AZ连接控制信号(AZ_DAC和AZ_VSL)。另外，VSL连接控制单元112接通对应于在步骤S124中所选择的单位像素列的VSL连接控制信号(VSLSW)。
在步骤S128中，控制单元100控制A/D转换控制单元113，以将参考电压VR连接到DAC侧，并且将单位像素的一侧上的垂直信号线(VSL)连接到比较单元171的VSL侧输入的一侧上的垂直信号线(VSL)。例如，A/D转换控制单元113为对应于待处理的像素单元120的区域A/D转换单元143，接通VR_DAC连接控制信号(VR_DAC)，使VR_VSL连接控制信号(VR_VSL)关断，并且使VSL_DAC连接控制信号(VSL_DAC)关断。
在步骤S129中，控制单元110控制区域扫描单元111，以接通在步骤S121中所选择的待处理的单位像素行的复位控制信号(RST)。
在步骤S130中，控制单元110控制VSL连接控制单元112，以选择未处理的单位像素列(单位像素121的列)作为处理对象，并且控制A/D转换控制单元113和FBL连接控制单元115，以通过使用比较单元的输出的反馈，使待处理的单位像素的浮置扩散(FD)复位。例如，VSL连接控制单元112接通待处理的像素单元120的VSL连接控制信号(VSLSW)中的任一个VSL连接控制信号(VSLSW)。于是，待处理的单位像素行中的一个单位像素121被选择作为处理对象。另外，A/D转换控制单元113接通FBEN连接控制信号(FBEN)。另外，FBL连接控制单元115接通列(VSL连接控制信号(VSLSW)为其接通)的FBL连接控制信号(FBLSW)。
在步骤S131中，控制单元110控制VSL连接控制单元112、A/D转换控制单元113和FBL连接控制单元115，以使待处理的单位像素121的浮置扩散(FD)维持复位电平。例如，VSL连接控制单元112关断在步骤S130中已经接通的VSL连接控制信号(VSLSW)另外，例如，A/D转换控制单元113关断在步骤S130中已经接通的FBEN连接控制信号(FBEN)。另外，例如，FBL连接控制单元115关断在步骤S130中已经接通的FBL连接控制信号(FBLSW)。
在步骤S132中，控制单元110确定是否已经处理了待处理的像素单元120的待处理的单位像素行的所有的单位像素列。在确定有未处理的单位像素列的情况下，处理返回到步骤S123，并且重复后续处理。另外，在步骤132中确定已经处理待处理的单位像素行的所有单位像素列的情况下，处理前进到步骤S133。
也就是说，对待处理的像素单元120的待处理的单位像素行的所有单位像素121进行步骤S123到步骤S132的处理。然后，当处理了一个单位像素行时，对下一个单位像素行进行处理。
在步骤S133中，控制单元110控制区域扫描单元111释放在步骤S121中进行的待处理的行的选择。例如，区域扫描单元111关断在步骤S121中已经接通的选择控制信号(SEL)，并且关断在步骤S129中已经接通的复位控制信号(RST)。
在步骤S134中，控制单元110确定是否已经为待处理的像素单元120处理了所有的单位像素行。在确定有未处理的单位像素行的情况下，处理返回到步骤S121，并且重复后续处理。另外，在步骤134中确定已经处理了待处理的像素单元120的所有单位像素行(即，待处理的像素单元120的所有单位像素121)的情况下，完成反馈阶段处理，并且处理返回到图8。
也就是说，对待处理的像素单元120的每个单位像素行进行步骤S121到步骤S134的处理。然后，当处理了所有的单位像素行时，处理前进到下一个阶段(预设读取阶段处理)。
<反馈阶段的定时图>
图11是示出用于像素单元120的单位像素121-11和单位像素121-21的反馈阶段处理的流程的示例的定时图。
在该情况下，如图11所示，接通选择控制信号(ΦSEL1)(步骤S121)，并且接通复位控制信号(ΦRST1)(步骤S122)。
在那之后，在时间T1，进行自动调零处理(AZ)(步骤S123)。此时，接通VR_VSL连接控制信号(ΦVR_VSL)、VR_DAC连接控制信号(ΦVR_DAC)、VSL_VSL连接控制信号(ΦVSL_VSL)和AZ连接控制信号(ΦAZ_DAC和ΦAZ_VSL)。
于是，如图12所示，比较单元171的输入和输出短路，并且电源电位VR被施加在垂直信号线(VSL)的VSL开关161和电容器182之间。
然后，当进行自动调零处理时，对单位像素121-11每个进行处理(FB11)。
在时间T2，关断VR_VSL连接控制信号(ΦVR_VSL)，同时保持VR-DAC连接控制信号(ΦVR_DAC)导通，并且为对应于待处理的像素单元120的区域A/D转换单元143保持VSL_VSL连接控制信号(ΦVSL_VSL)的导通状态。另外，接通VSL连接控制信号(ΦVSLSW1)。于是，单位像素121-11被选择作为处理对象。另外，接通FBEN连接控制信号(ΦFBEN)，并且接通对应于单位像素121-11的FBL连接控制信号(ΦFBLSW1)(步骤S124)。
于是，如图13所示，比较单元171的输出被反馈回到单位像素121-11的浮置扩散(FD)作为复位电平。另外，读取复位电平，并且将复位电平提供给比较单元171的VSL侧输入端子。
此时，由单位像素121-11维持的浮置扩散(FD)的复位电平可以被表示为VR+Vgs(amp)+ΔVd。
ΔVd表示比较单元171的输出(比较结果)的信号电平Vd中的误差，并且可以使用以下公式(1)获得ΔVd。
ΔVd＝ΔVth/(1+GSF×GCM)…(1)
例如，当放大晶体管134的阈值电压Vth中的误差ΔVth是100[mV]时，GCM是30，并且GSF是0.9，ΔVd是3.6[mV]。
在那之后，关断FBEN连接控制信号(ΦFBEN)、VSL连接控制信号(ΦVSLSW1)和FBL连接控制信号(ΦFBLSW1)(步骤S125)。特别地，通过关断FBL连接控制信号(ΦFBLSW1)，如图14所示，在单位像素121-11的浮置扩散(FD)中和在从浮置扩散(FD)到FBL开关162-1的反馈线(FBL1)中，维持复位电平。该复位电平可以表示为[VR+Vgs(amp)+ΔVkTC(FBL)-VFT(FBL)+ΔVd]。注意，在反馈线(FBL1)中，ΔVkTC(FBL)和VFT(FBL)每个具有取决于FBL开关162-1的值(即，更具体地说，它们分别是ΔVkTC(FBL1)和VFT(FBL1))。通过使FBL连接控制信号(ΦFBLSW1)先于复位控制信号(ΦRST1)关断，将FBL开关162-1的馈通添加到复位电平也是可能的。
在时间T3，关断复位控制信号(ΦRST1)，并且关断VR_DAC连接控制信号(ΦVR_DAC)(步骤S126)。于是，单位像素121-11的复位晶体管133的馈通和kTC噪声被叠置在单位像素121-11的浮置扩散(FD)上，并且切断至参考电压VR的连接，而保持复位电平[VR+Vgs(amp)+ΔVkTC(RST)-VFT(FBL)-VFT(RST)+ΔVd]。注意，在单位像素121-11中，ΔVkTC(RST)和VFT(RST)每个具有取决于单位像素121-11的复位晶体管133的值(即，更具体地说，它们分别是ΔVkTC(RST11)和VFT(RST11))。注意，因为在关断FBL开关162时生成的kTC噪声和当关断复位晶体管133时生成的kTC噪声不具有相关性，所以其被表示为平方平均值的和[√[ΔVkTC(RST)^2+ΔVkTC(FBL)^2]]。因为FBL开关162的kTC噪声小于复位晶体管133的kTC，所以它可以由√[ΔVkTC(RST)^2+ΔVkTC(FBL)^2]≒ΔVkTC(RST)来近似。为了避免公式的复杂性，将使用该近似值描述先前的值。
在时间T4，接通VR_VSL连接控制信号(ΦVR_VSL)，接通VSL_DAC连接控制信号(ΦVSL_DAC)，并且接通AZ连接控制信号(ΦAZ_DAC和ΦAZ_VSL)。另外，接通VSL连接控制信号(ΦVSLSW1)(步骤S127)。此时，如图15所示，从单位像素121-11读取的信号电平可以被表示为[VR+[ΔVkTC(RST)-VFT(FBL)-VFT(RST)+ΔVd]*GSF]。
在时间T5，接通VR_DAC连接控制信号(ΦVR_DAC)，关断VR_VSL连接控制信号(ΦVR_VSL)，关断VSL_DAC连接控制信号(ΦVSL_DAC)，并且接通VSL_VSL连接控制信号(ΦVSL_VSL)(步骤S128)。
于是，如图16所示，比较单元171的DAC侧输入的电压上升到参考电压VR。因而，DAC侧输入改变，并且电压上升了馈通量。因而，[ΔVkTC(RST)-VFT(FBL)-VFT(RST)+ΔVd]*GSF的符号相反(即，其变成-[ΔVkTC(RST)-VFT(FBL)-VFT(RST)+ΔVd]*GSF)。
在时间T6，接通复位控制信号(ΦRST1)(步骤S129)。另外，接通VSL连接控制信号(ΦVSLSW1)、FBEN连接控制信号(ΦFBEN)和VSL连接控制信号(ΦVSLSW1)(步骤S130)。
于是，如图17所示，比较单元171的输出被再次反馈回到单位像素121-11的浮置扩散(FD)。此时，进行反馈，使得VSL侧的Diff_VSL的改变量和DAC侧的Diff_DAC的改变量相同。也就是说，VSL侧输入的电压是VR-[ΔV kTC(RST)-VFT(FBL)-VFT(RST)]*GSF+ΔVd'*GSF。注意，ΔVd'可以由以下公式(2)表示。
ΔVd'＝A/[1+GSF×GCM]…(2)
(其中A＝ΔVth+ΔVFT(RST)+ΔVFT(FBL)+ΔVd)
因而，单位像素121-11的浮置扩散(FD)的电位再次是VR+Vgs(amp)-[ΔVkTC(RST)-VFT(FBL)-VFT(RST)]+ΔVd'。注意，ΔVFT(RST)表示RST晶体管133的馈通差异。另外，ΔVFT(FBL)表示FBL晶体管162的馈通差异。
在时间T7，关断VSL连接控制信号(ΦVSLSW1)、FBEN连接控制信号(ΦFBEN)和VSL连接控制信号(ΦVSLSW1)(步骤S131)。于是，如图18所示，由待处理的单位像素121-11的浮置扩散(FD)维持复位电平。
如上所述，对单位像素121-11进行反馈阶段处理(FB11)。当完成对于单位像素121-11的处理时，进行第二自动调零处理(AZ)。在那之后，对单位像素121-21进行反馈阶段处理(FB21)。基本上类似于上面所提到的第一自动调零处理(AZ)或用于单位像素121-11的反馈阶段处理(FB11)，进行该处理。
具体地，在时间T8，进行自动调零处理(AZ)(步骤S123)。此时，因为接通了VR_VSL连接控制信号(ΦVR_VSL)、VR_DAC连接控制信号(ΦVR_DAC)、VSL_VSL连接控制信号(ΦVSL_VSL)和AZ连接控制信号(ΦAZ_DAC和ΦAZ_VSL)，比较单元171的输入和输出短路，并且电源电位VR被施加在垂直信号线(VSL)的VSL开关161和电容器182之间，如图19所示。
当进行自动调零处理时，然后，对单位像素121-21每个进行处理(FB21)。
在时间T9，关断VR_VSL连接控制信号(ΦVR_VSL)，同时保持VR_DAC连接控制信号(ΦVR_DAC)导通，并且保持VSL_VSL连接控制信号(ΦVSL_VSL)的导通状态。另外，接通VSL连接控制信号(ΦVSLSW2)。于是，单位像素121-21被选择作为处理对象。另外，接通FBEN连接控制信号(ΦFBEN)，并且接通对应于单位像素121-21的FBL连接控制信号(ΦFBLSW2)(步骤S124)。
于是，如图20所示，比较单元171的输出被反馈回到单位像素121-21的浮置扩散(FD)作为复位电平。另外，读取复位电平，并且将复位电平提供给比较单元171的VSL侧输入端子。
在那之后，关断FBEN连接控制信号(ΦFBEN)、VSL连接控制信号(ΦVSLSW2)和FBL连接控制信号(ΦFBLSW2)(步骤S125)。特别地，关断FBL连接控制信号(ΦFBLSW2)，由单位像素121-21的浮置扩散(FD)和从浮置扩散(FD)到FBL开关162-2的反馈线(FBL2)维持复位电平，如图21所示。通过使FBL连接控制信号(ΦFBLSW2)先于复位控制信号(ΦRST1)关断，将反馈线(FBL2)的馈通添加到复位电平也是可能的。
在时间T10，关断复位控制信号(ΦRST1)，并且关断VR_DAC连接控制信号(ΦVR_DAC)(步骤S126)。于是，切断到参考电压VR的连接，而由单位像素121-21的浮置扩散(FD)维持复位电平。
在时间T11，接通VR_VSL连接控制信号(ΦVR_VSL)，接通VSL_DAC连接控制信号(ΦVSL_DAC)，并且接通AZ连接控制信号(ΦAZ_DAC和ΦAZ_VSL)。另外，接通VSL连接控制信号(ΦVSLSW2)(步骤S127)。于是，如图22所示，比较单元171的输入和输出短路，并且进行自动调零处理。
在时间T12，接通VR_DAC连接控制信号(ΦVR_DAC)，关断VR_VSL连接控制信号(ΦVR_VSL)，关断VSL_DAC连接控制信号(ΦVSL_DAC)，并且接通VSL_VSL连接控制信号(ΦVSL_VSL)(步骤S128)。
在时间T13，接通复位控制信号(ΦRST1)(步骤S129)。另外，接通VSL连接控制信号(ΦVSLSW2)、FBEN连接控制信号(ΦFBEN)和VSL连接控制信号(ΦVSLSW2)(步骤S130)。
于是，如图23所示，比较单元171的输出被再次反馈回到单位像素121-21的浮置扩散(FD)。
在时间T14，关断VSL连接控制信号(ΦVSLSW2)、FBEN连接控制信号(ΦFBEN)和VSL连接控制信号(ΦVSLSW2)(步骤S131)。于是，如图24所示，由待处理的单位像素121-21的浮置扩散(FD)维持复位电平。
在时间T15，关断复位控制信号(ΦRST1)(步骤S134)。于是，由单位像素121-21的浮置扩散(FD)维持复位电平。
于是，如图25所示，由已经处理的单位像素的浮置扩散(FD)维持电压(VR+Vgs(amp)+VkTC(RST)×√2+ΔVd')。
当完成对应于一行的量的复位时，通过关断复位控制信号(ΦRST1)施加kTC噪声。出于该原因，P阶段和D阶段具有相关性。应当注意，因为反馈kTC噪声一次，所以kTC的振幅是之前的√2倍大。
因为符号不同，所以抵消馈通。因而，也抵消了馈通差异。最终，保留阈值中的反馈误差和馈通差异。例如，当ΔVkTC(RST)是1[mV]时，图像数据上的噪声近似6[mV]。
如上所述，由单位像素121-11和单位像素121-21的每个浮置扩散(FD)维持在抑制放大晶体管134的阈值电压Vth中的差异处、在复位晶体管133的场通差异处等的复位电平。于是，减少单位像素121之间的放大晶体管134的阈值电压Vth中的差异，或复位晶体管133的场通差异。
图26是示出用于像素单元120的单位像素121-12和单位像素121-22的反馈阶段处理的流程的示例的定时图。
在该情况下，如图26所示，接通选择控制信号(SEL2)(步骤S121)，并且接通复位控制信号(RST2)(步骤S122)。也就是说，单位像素121-12和单位像素121-22的单位像素行是处理对象。还在该情况下，类似于参考图11所描述的情况，进行自动调零处理或对每个单位像素121进行处理。
因而，图像传感器100能够抑制像素之间的放大晶体管134的阈值电压Vth中的差异和像素之间的复位晶体管133的场通差异。于是，图像传感器100能够抑制拾取图像的图像质量的降低。也就是说，本技术还应用于包括区域A/D转换单元的图像传感器。
另外，因为如上所述通过设置FBL开关162、VR_DAC开关191、VR_VSL开关192、VSL_DAC开关193、VSL_VSL开关194和DACSM开关195、且驱动它们来实现，所以可以抑制电路尺寸的增加。另外，如图7所示，将这些元件布置在像素区域(像素阵列101)外面是可能的。因而，不改变像素中的晶体管的数量而实现本技术是可能。因而，更容易地应用本技术、并且抑制成本增加是可能的。
另外，通过应用本技术，将电压校正了对应于复位晶体管133的馈通量是可能的。因而，使浮置扩散储存多达像素电压的最大值的电荷且扩大D范围是可能的。注意，因为抑制每个垂直信号线(VSL)的电位中的差异，所以不需要扩大负荷MOS的D范围作为电流源，并且更有效地使用它是可能的。
<预设读取阶段处理的流程>
其次，参考图27的流程图，将描述在图8中的步骤S103中进行的预设读取阶段处理的流程的示例。
当开始预设读取阶段处理时，控制单元100控制区域扫描单元111，并且选择在步骤S151中待处理的像素单元120的未处理的单位像素行(单位像素121的行)作为处理对象。例如，区域扫描单元111接通未处理的单位像素行中的任一个单位像素行的选择控制信号(SEL)。
在步骤S152中，控制单元110控制A/D转换控制单元113等进行自动调零处理(AZ)。例如，A/D转换控制单元113为对应于待处理的单位像素120的区域A/D转换单元143接通AZ连接控制信号(AZ_DAC和AZ_VSL)。另外，A/D转换控制单元113接通区域A/D转换单元143的VR_VSL连接控制信号(VR_VSL)。另外，A/D转换控制单元113接通区域A/D转换单元143的VSL_VSL连接控制信号(VSL_VSL)。
在步骤S153中，控制单元110控制A/D转换控制单元113取kTC噪声。例如，A/D转换控制单元113将由D/A转换单元(DAC)144生成的斜波(RAMP)输入到比较单元171的DAC侧输入，同时保持VR_VSL连接控制信号(VR_VSL)导通，以使比较单元171将其与参考电压VR进行比较。
当完成比较时，在步骤S154中，控制单元110控制VSL连接控制单元112选择未处理的单位像素列(单位像素121的列)选择作为处理对象。例如，VSL连接控制单元112接通待处理的像素单元120的VSL连接控制信号(VSLSW)中的任一个VSL连接控制信号(VSLSW)。于是，选择待处理的单位像素行中的一个单位像素121作为处理对象。
在步骤S155中，控制单元110控制VSL连接控制单元112和A/D转换控制单元113从待处理的单位像素121读取复位电平。例如，A/D转换控制单元113将由D/A转换单元(DAC)144生成的斜波(RAMP)输入到比较单元171的DAC侧输入端子作为参考电压，以使比较单元171将从待处理的单位像素121读取的复位电平与参考电压(斜波(RAMP))进行比较。
当完成比较时，在步骤S156，控制单元110确定是否已经处理了待处理的像素单元120的待处理的单位像素行的所有单位像素列。在确定有未处理的单位像素列的情况下，处理返回到步骤S152，并且重复后续处理。另外，在步骤S156中确定已经处理了待处理的单位像素行的所有单位像素列的情况下，处理前进到步骤S157。
在步骤S157中，控制单元110控制区域扫描单元111释放在步骤S151中进行的待处理的行的选择。例如，区域扫描单元111关断在步骤S151中已经接通的选择控制信号(SEL)。
在步骤S158中，控制单元110确定是否已经为待处理的像素单元120处理了所有的单位像素行。在确定有未处理的单位像素行的情况下，处理返回到步骤S151，并且重复后续处理。另外，在步骤S158中确定已经处理了待处理的像素单元120的所有单位像素行(即，待处理的像素单元120的所有单位像素121)的情况下，完成预设读取阶段处理，并且处理返回到图8。
也就是说，对待处理的像素单元120的每个单位像素行进行步骤S151到步骤S158的处理。然后，当处理了所有单位像素行时，处理前进到下一个阶段(电荷转移)。
<预设读取阶段的定时图>
图28是示出用于像素单元120的单位像素121-11和单位像素121-21的预设读取阶段处理的流程的示例的定时图。
在该情况下，如图28所示，接通选择控制信号((ΦSEL1)(步骤S151)。另外，也接通VSL_VSL连接控制信号(ΦVSL_VSL)和DACSW连接控制信号(DACSW)。
在那之后，在时间T41，进行自动调零处理(AZ)(步骤S152)。此时，接通AZ连接控制信号(ΦAZ_VSL和ΦAZ_DAC)和VR_VSL连接控制信号(ΦVR_VSL)。
于是，如图29所示，比较单元171的输入和输出短路，并且参考电压VR被施加在垂直信号线(VSL)的VSL开关161和电容器182之间(即，比较单元171的VSL侧输入)。
在时间T42，读取kTC噪声(步骤S153)。此时，从D/A转换单元(DAC)144提供的斜波(参考电压)被输入到比较单元171的DAC侧输入，同时保持VR_VSL连接控制信号(ΦVR_VSL)导通，即，同时将参考电压VR施加到比较单元171的VSL侧输入，如图30所示。也就是说，将参考电压VR与参考电压(斜波)进行比较。于是，读取kTC噪声(ΔVkTC(CM))。
其次，在时间T43，选择待处理的单位像素列(步骤S154)。此时，关断VR_VSL连接控制信号(ΦVR_VSL)，并且接通对应于待处理的单位像素121-11的VSL连接控制信号(ΦVSLSW1)。也就是说，如图31所示，由单位像素121-11的浮置扩散(FD)维持的复位电平被传输到比较单元171的VSL侧输入。因而，比较单元171的VSL侧输入和DAC侧输入之间的差值电压是ΔVkTC(CM)+[ΔVkTC(RST)×√2+ΔVd']*GSF。
在时间T44，从待处理的单位像素读取复位电平(步骤S155)。也就是说，如图32所示，从D/A转换单元(DAC)144提供的斜波(参考电压)被输入到比较单元171的DAC侧输入，并且将单位像素121-11的复位电平与参考电压(斜波)进行比较。
此时，比较单元171的VSL侧输入和DAC侧输入之间的差值电压是ΔVkTC(CM)+[ΔVkTC(RST)×√2+ΔVd']*GSF。因而，从单位像素121-11读取的信号的信号电平由以下公式(3)表示。
信号(P)＝[ΔVkTC(CM)+[ΔVkTC(RST)×√2+ΔVd']*GSF]-[ΔVkTC(CM)]
＝[ΔVkTC(RST)×√2+ΔVd']*GSF…(3)
其次，在时间T45到时间T48，对单位像素121-21重复类似的处理。
图33是示出用于像素单元120的单位像素121-12和单位像素121-22的预设读取阶段处理的流程的示例的定时图。如图33所示，对单位像素121-12和单位像素121-22重复类似于对单位像素121-11的处理的处理。应当注意，在该情况下，接通选择控制信号(ΦSEL2)(步骤S151)。
<电荷转移>
图34是示出在图8的步骤S104中进行的电荷转移的状态的示例的定时图。
如图34所示，在时间T61，区域扫描单元111接通待处理的像素单元120的每个单位像素行的转移控制信号(ΦTRG1,2))，并且关断其它控制信号。于是，如图35所示，在待处理的像素单元120的所有单位像素121中，储存在光电二极管(PD)131中的电荷被转移到浮置扩散(FD)。
<数据读取阶段处理的流程>
其次，参考图36的流程图，将描述图8中步骤S105中进行的数据读取阶段处理的流程的示例。
如图36所示，类似于预设读取阶段处理(图27)的每个处理(步骤S151到步骤S158)，控制单元110进行数据读取阶段处理的每个处理(步骤S171到步骤S178)。
应当注意，在步骤S175中，控制单元110从待处理的单位像素121读取像素信号而不是读取复位电平，该像素信号对应于通过图8中的步骤S104的处理从光电二极管(PD)131转移到浮置扩散(FD)的电荷，并且控制单元110将该像素信号与参考电压(斜波)进行比较。
<数据读取阶段的定时图>
图37是示出用于像素单元120的单位像素121-11和单位像素121-21的数据读取阶段处理的流程的示例的定时图。
如图37所示，在该情况下，类似于图28所示的预设读取阶段处理进行每个处理。
例如，还在该情况下，如图37所示，接通选择控制信号(ΦSEL1)(步骤S171)。另外，还接通VSL_VSL连接控制信号(ΦVSL_VSL)和DACSW连接控制信号(DACSW)。
然后，在时间T71，进行自动调零处理(AZ)(步骤S172)。此时，接通AZ连接控制信号(ΦAZ_VSL和ΦAZ_DAC)和VR_VSL连接控制信号(ΦVR_VSL)。
于是，如图38所示，比较单元171的输入和输出短路，并且参考电压VR被施加到垂直信号线(VSL)的VSL开关161和电容器182之间(即，到比较单元171的VSL侧输入)。
在时间T72，如图39所示，读取kTC噪声(步骤S173)。具体地，将参考电压VR与参考电压(斜波)进行比较。于是，读取kTC噪声(ΔVkTC'(CM))。
另外，例如，在时间T73，选择待处理的单位像素列(步骤S174)。此时，关断VR_VSL连接控制信号(ΦVR_VSL)，并且接通对应于待处理的单位像素121-11的VSL连接控制信号(ΦVSLSW1)。也就是说，如图40所示，由单位像素121-11的浮置扩散(FD)维持的对应于电荷的像素信号被传输到比较单元171的VSL侧输入。因而，比较单元171的VSL侧输入和DAC侧输入之间的差值电压是ΔVkTC'(CM)+[ΔVkTC(RST)×√2+ΔVd']*GSF+Vsig。注意，Vsig表示从像素读取的光信号，该光信号是从VSL侧输入获取的。
在时间T74，从待处理的单位像素读取复位电平(步骤S175)。也就是说，如图41所示，从D/A转换单元(DAC)144提供的斜波(参考电压)被输入到比较单元171的DAC侧输入，并且将单位像素121-11的像素信号的信号电平与参考电压(斜波)进行比较。
此时，比较单元171的VSL侧输入的电压是ΔVkTC'(CM)+[ΔVkTC(RST)×√2+ΔVd']*GSF+Vsig。因而，由以下公式(4)表示从单位像素121-11读取的像素信号的信号电平。
信号(D)＝[ΔVkTC'(CM)+[ΔVkTC(RST)×√2+ΔVd']*GSF+Vsig]-
[ΔVkTC'(CM)]
＝[ΔVkTC(RST)×√2+ΔVd']*GSF+Vsig…(4)
在时间T75到时间T78，对单位像素121-21重复类似的处理。
图42是示出用于像素单元120的单位像素121-12和单位像素121-22的数据读取阶段处理的流程的示例的定时图。如图42所示，对单位像素121-12和单位像素121-22重复类似于对单位像素121-11的处理的处理。应当注意，在该情况下，接通选择控制信号(ΦSEL2)(步骤S171)。
通过进行如上所述的每个处理，图像传感器100能够抑制拾取图像的图像质量的降低。
<2.第二实施例>
<成像装置>
注意，本技术还可应用于除了图像传感器之外的那些。例如，本技术可以应用于包括图像传感器的装置(电子设备等)，诸如成像装置。图43是示出作为本技术应用于的电子设备的示例的成像装置的主要配置示例的框图。图43中所示的成像装置600是拾取目标的图像的装置，并且将目标的图像输出作为电信号。
如图43所示，成像装置600包括光单元611、CMOS图像传感器612、图像处理单元613、显示单元614、编解码器处理单元615、储存单元616、输出单元617、通信单元618、控制单元621、操作单元622和驱动器623。
光单元611包括调整到目标的焦点且收集来自对焦位置的光的透镜、调整曝光的光圈、控制成像定时的快门等。光单元611使来自目标的光(入射光)在其内传输，并且将光(入射光)提供给CMOS图像传感器612。
CMOS图像传感器612对入射光进行光电转换，以对用于每个像素的信号(像素信号)进行A/D转换，进行信号处理诸如CDS，并且将处理的拾取图像数据提供给图像处理单元613。
图像处理单元613对通过CMOS图像传感器612获取的拾取图像数据进行图像处理。更具体地说，图像处理单元613对从CMOS图像传感器612提供的拾取图像数据进行各种图像处理，诸如混色校正、黑度校正、白平衡调整、解马赛克处理、矩阵处理、图像灰度校正和YC转换。图像处理单元613将已经对其进行图像处理的拾取图像数据提供给显示单元614。
显示单元614包括例如液晶显示器，并且显示图像处理单元613提供的拾取图像数据的图像(例如，目标的图像)。
根据需要，图像处理单元613还将对其已经进行图像处理的拾取图像数据提供给编解码器处理单元615。
编解码器处理单元615用预定的方法对图像处理单元613提供的拾取图像数据进行编码处理，并且从而将所获得的编码数据提供给储存单元616。另外，编解码器处理单元615读取储存在储存单元616中的编码的数据，对数据进行解码以生成已解码的图像数据，并且将已解码的图像数据提供给图像处理单元613。
图像处理单元613对编解码器处理单元615提供的已解码的图像数据进行预定图像处理。图像处理单元613将已经对其进行图像处理的已解码的图像数据提供给显示单元614。显示单元614包括例如液晶显示器，并且显示图像处理单元613提供的已解码的图像数据的图像。
另外，编解码器处理单元615可以将通过对图像处理单元613提供的拾取图像数据进行编码而获得的编码数据、或从储存单元616读取的拾取图像数据的编码数据提供给输出单元617，并且将其输出到成像装置600的外面。另外，编解码器处理单元615可以将在编码之前通过对拾取图像数据进行解码获得的已解码的图像数据、或从储存单元616读取的编码数据提供给输出单元617，并且将其输出到成像装置600的外面。
另外，编解码器处理单元615可以经由通信单元618将拾取图像数据、拾取图像数据的编码数据或已解码的图像数据传输到另一个装置。另外，编解码器处理单元615可以经由通信单元618获取拾取图像数据或图像数据的编码数据。编解码器处理单元615对经由通信单元618获取的拾取图像数据或图像数据的编码数据，适当地进行编码、解码等。如上所述，编解码器处理单元615可以将所获取的图像数据或编码数据提供给图像处理单元613，或将其输出到储存单元616、输出单元617和通信单元618。
储存单元616储存编解码器处理单元615提供的编码数据等。储存在储存单元616中的编码数据被读取到编解码器处理单元615，并且根据需要进行解码。通过解码处理获得的拾取图像数据被提供给显示单元614，并且显示对应于拾取图像数据的拾取图像。
输出单元617包括外部输出接口诸如外部输出端子，并且经由外部输出接口将经由编解码器处理单元615提供的各种数据输出到成像装置600的外面。
通信单元618将各种信息诸如图像数据和编解码器处理单元615提供的编码数据提供给在预定通信(有线通信或无线通信)中充当通信合作者的另一个装置。另外，通信单元618从在预定通信(有线通信或无线通信)中充当通信合作者的另一个装置获取各种信息诸如图像数据和编码数据，并且将其提供给编解码器处理单元615。
控制单元621控制成像装置600的相应的处理单元(以虚线620所示的各个单元、操作单元622和驱动器623)的操作。
操作单元622包括任意输入设备，诸如轻推转盘(jog dial)(商标)、键、按钮和触摸面板，接收例如由用户进行的操作输入，并且将对应于操作输入的信号提供给控制单元621。
驱动器623读取储存在附接到驱动器623的移动介质624(诸如磁盘、光盘、磁光盘和半导体存储器)中的信息。驱动器623从移动介质624读取各种信息诸如程序和数据，并且将其提供给控制单元621。另外，在可写移动介质624附接到驱动器623的情况下，驱动器623使移动介质624储存各种信息，诸如经由控制单元621提供的图像数据和编码数据。
对于上面所提到的成像装置600的CMOS图像传感器612，应用每个实施例中所描述的本技术。具体地，对于CMOS图像传感器612，使用上面所提到的图像传感器100。于是，CMOS图像传感器612能够抑制拾取图像图像质量的降低。因而，成像装置600通过拾取目标的图像，能够获取具有高图像质量的拾取图像。
可以由硬件执行上面所提到的一系列的处理，或者可以由软件执行上面所提到的一系列的处理。如果由软件执行该一系列处理，则从网络或记录介质装配配置该软件的程序。
该记录介质包括例如与装置主体分开提供的移动介质624，以便将程序传递到用户，如图43所示。程序被储存在移动介质624中。移动介质624包括磁盘(包括软盘)、光盘(包括CD-ROM和DVD)等。另外，移动介质624包括磁光盘(包括MD(小型盘))、半导体存储器等。
在该情况下，通过将移动介质624安装到驱动器623，可以将程序装配到储存单元616中。
另外，还可以经由有线或无线传输介质(诸如局域网、互联网和数字卫星广播)提供该程序。在该情况下，可以由通信单元618接收程序，并且程序可以被装配到储存单元616中。
在其他方面，该程序可以提前被安装到储存单元616、控制单元621中的ROM(只读存储器)等中。
注意，由计算机执行的程序可以是以本说明书中所描述的次序在时间序列上以其进行处理的程序，或可以是以其并行地进行处理的程序，或在必要的定时(诸如当提出执行处理的请求时)以其进行处理的程序。
另外，在本说明书中，描述待储存在记录介质中的程序的步骤不仅包括以所描述的次序在时间序列上进行的处理，还包括在时间序列上没有必要进行的但并行或单独进行的处理。
可以在上面所描述的每个装置或除了上面所描述的装置之外的任意装置中进行每个步骤的上面所提到的处理。在该情况下，进行处理的装置仅需具有进行处理所必须的上面所提到的功能(功能块等)。另外，其仅需适当地将处理所必须的信息传输到装置。
另外，在本说明书中，“系统”是指多个部件(诸如装置和模块(零件))的集合，并且不需要所有的部件都必须提供在相同的壳体内。从而，包括在它们的壳体中的且经由网络彼此连接的多个装置和具有包括多个模块的单个壳体的单个装置都包括在“系统”的定义中。
另外，在上文中描述为单个装置(或处理单元)的配置可以被划分为多个装置(或处理单元)。与此相反，在上文中描述为多个装置(或处理单元)的配置可以被集成到单个装置(或处理单元)中。另外，自然地，除了上文中所描述的这些之外的配置可以被添加到装置(诸如处理单元)的配置。另外，只要整个系统的配置和操作基本不变，特定装置(或处理单元)的配置的一部分就可以被并入另一个装置(或另一个处理单元)的配置中。
在上文中，参考附图在本公开的优选实施例中详细描述的本公开的技术范围并不限于这些示例。很明显，在权利要求书所描述的技术范围内，可以由具有本公开的技术领域中的共同知识的这些进行各种改变和修改。应当理解，很明显这些改变和修改属于本公开的技术范围。
例如，本技术可以包括云计算系统，在云计算系统中，多个装置经由网络共享单个功能，并且经由网络在多个装置中配合运用单个功能。
另外，可以在单个装置中执行上面参考流程图所描述的步骤，或者可以多个装置共享上面参考流程图所描述的步骤，并且在多个装置中执行上面参考流程图所描述的步骤。
另外，在多个过程包括在单个步骤中的情况下，可以在单个装置中执行包括在单个步骤中的多个过程，或者可以多个装置共享包括在单个步骤中的多个过程，并且可以在多个装置中执行包括在单个步骤中的多个过程。
另外，本技术并不限于此，并且可以由待安装到此类装置或具有此类系统的装置(具体地，处理器，例如，系统LSI(大规模集成)、使用多个处理器等的模块、使用多个模块的单元和通过将其它功能添加到单元获得的组合(也就是说，装置的配置的一部分))的任何类型的配置完成本技术。
应当注意，本技术可以采取以下配置。
(1)一种信号处理装置，包括：
连接控制单元，该连接控制单元控制信号线和比较单元的两个输入之间的连接，通过信号线传输从单位像素读取的信号，比较单元将从单位像素读取的信号与参考电压进行比较；以及
连接单元，该连接单元根据连接控制单元的控制，将信号线连接到比较单元的两个输入中的任一个输入，或使信号线与比较单元的两个输入断开。
(2)根据(1)的信号处理装置，其中
连接单元包括MOSFET，该MOSFET作为开关进行驱动，该开关根据连接控制单元提供的控制信号，将信号线连接到比较单元的两个输入中的任一个输入，或使信号线与比较单元的两个输入断开。
(3)根据(1)或(2)的信号处理装置，其中
连接控制单元
当比较单元的输出被反馈回到单位像素的浮置扩散时，控制连接单元将信号线连接到比较单元的负输入，
当进行自动调零处理时，控制连接单元将信号线连接到比较单元的正输入，以及
当比较单元的输出被再次反馈回到单位像素的浮置扩散时，控制连接单元将信号线连接到比较单元的负输入。
(4)根据(1)到(3)中任一项的信号处理装置，还包括：
参考电压连接控制单元，该参考电压连接控制单元控制参考电压和比较单元的两个输入之间的连接；以及
参考电压连接单元，该参考电压连接单元根据参考电压连接控制单元的控制，将参考电压连接到比较单元的两个输入中的任一个输入，或使参考电压与比较单元的两个输入断开。
(5)根据(1)到(4)中任一项的信号处理装置，还包括：
反馈线连接控制单元，该反馈线连接控制单元控制比较单元的输出和单位像素的浮置扩散之间的连接；以及
反馈线连接单元，该反馈线连接单元根据反馈线连接控制单元的控制，将比较单元的输出连接到单位像素的浮置扩散，或使比较单元的输出与单位像素的浮置扩散断开。
(6)根据(1)到(5)中任一项的信号处理装置，其中
多个单位像素被布置成像素阵列中的矩阵图案，多个单位像素单元形成于像素阵列中，多个单位像素单元每个包括像素阵列的多个单位像素中的一部分，并且
连接单元被提供用于每个单位像素单元。
(7)根据(1)到(6)中任一项的信号处理装置，还包括
复位控制单元，该复位控制单元控制用于单位像素的每行的复位晶体管的操作，其中
当比较单元的输出被反馈回到单位像素的浮置扩散时，复位控制单元连接被提供用于包含在像素阵列中待处理的单位像素的行的复位晶体管，并且在进行反馈之后，使复位晶体管断开。
(8)根据(1)到(7)中任一项的信号处理装置，还包括：
信号线连接控制单元，该信号线连接控制单元控制信号线和比较单元的输入之间的连接，通过信号线传输从单位像素读取的信号；以及
信号线连接单元，该信号线连接单元根据信号线连接控制单元的控制，将信号线连接到比较单元的输入，或使信号线与比较单元的输入断开。
(9)根据(1)到(8)中任一项的信号处理装置，其中
信号线连接单元被提供用于像素阵列中的单位像素的每列，多个单位像素被布置成像素阵列中的矩阵图案。
(10)根据(1)到(9)中任一项的信号处理装置，其中
当所述比较单元的输出被反馈回到浮置扩散时，所述信号线连接控制单元控制被提供用于包括所述单位像素的所述列的信号线连接单元将被提供用于所述单位像素的所述列的所述信号线连接至所述比较单元的输入。
(11)根据(1)到(10)中任一项的信号处理装置，还包括：
比较单元；以及
计数器，该计数器进行计数直到比较单元的比较结果改变。
(12)根据(1)到(11)中任一项的信号处理装置，其中
比较单元和计数器被提供用于多个单位像素单元中的每个单位像素单元，多个单位像素单元每个包括像素阵列的多个单位像素中的一部分，多个单位像素单元形成于像素阵列中，多个单位像素被布置成像素阵列中的矩阵图案。
(13)根据(1)到(12)中任一项的信号处理装置，还包括：
单位像素组，该单位像素组包括多个单位像素。
(14)根据(1)到(13)中任一项的信号处理装置，其中
单位像素组形成像素阵列，多个单位像素被布置成像素阵列中的矩阵图案。
(15)根据(1)到(14)中任一项的信号处理装置，其中
多个单位像素单元形成于像素阵列中，多个单位像素单元每个包括像素阵列的多个单位像素的一部分。
(16)一种控制方法，包括：
当将从单位像素读取的信号与参考电压进行比较的比较单元的输出被反馈回到单位像素的浮置扩散时，将信号线连接到比较单元的负输入，通过信号线传输从单位像素读取的信号；
当进行自动调零处理时，将信号线连接到比较单元的正输入；以及
当比较单元的输出被再次反馈回到单位像素的浮置扩散时，将信号线连接到比较单元的负输入。
(17)一种图像传感器，包括：
像素阵列，多个单位像素被布置成所述像素阵列中的矩阵图案；
连接控制单元，该连接控制单元控制信号线和比较单元的两个输入之间的连接，通过信号线传输从单位像素读取的信号，比较单元将从单位像素读取的信号与参考电压进行比较；以及
连接单元，该连接单元根据连接控制单元的控制，将信号线连接到比较单元的两个输入中的任一个输入，或使信号线与比较单元的两个输入断开。
(18)根据(17)的图像传感器，还包括：
比较单元；以及
计数器，该计数器计数直到比较单元的比较结果改变，其中
多个单位像素单元形成于像素阵列中，多个单位像素单元每个包括像素阵列的多个单位像素中的一部分，并且
比较单元、计数器和连接单元被提供用于每个单位像素单元。
(19)根据(17)或(18)的图像传感器，还包括
多个半导体基板，其中
连接控制单元、连接单元、比较单元和计数器形成于与像素阵列形成于其上的半导体基板不同的半导体基板上。
(20)一种电子设备，包括：
成像单元，该成像单元拾取目标的图像；以及
图像处理单元，该图像处理单元对通过由成像单元进行成像获取的图像数据进行图像处理，成像单元包括
像素阵列，多个单位像素被布置成像素阵列中的矩阵图案，
连接控制单元，该连接控制单元控制信号线和比较单元的两个输入之间的连接，通过信号线传输从单位像素读取的信号，比较单元将从单位像素读取的信号与参考电压进行比较，以及
连接单元，该连接单元根据连接控制单元的控制，将信号线连接到比较单元的两个输入中的任一个输入，或使信号线与比较单元的两个输入断开。
附图标记的描述
100图像传感器、101像素阵列、102VSL连接单元、103A/D转换单元、104水平转移单元、105FBL连接单元、110控制单元、111区域扫描单元、112VSL连接控制单元、113A/D转换控制单元、114水平扫描单元、115FBL连接控制单元、120像素单元、121单位像素、141区域FBL连接单元、142区域VSL连接单元、143区域A/D转换单元、144D/A转换单元、151像素基板、152、电路基板、161VSL开关、162FBL开关、171比较单元、172计数器、181和182电容器、184XOFFLM开关、185电流源、186AZ_DAC开关、187AZ_VSL开关、188FBEN开关、189VROL开关、191VR_DAC开关、192VR_VSL开关、193VSL_DAC开关、194VSL_VSL开关、600成像装置、612CMOS图像传感器。

Claims (19)

1.一种信号处理装置，包括：
连接控制单元，所述连接控制单元控制信号线和比较单元的两个输入之间的连接，通过所述信号线传输从单位像素读取的信号，所述比较单元将从所述单位像素读取的所述信号与参考电压进行比较；以及
连接单元，所述连接单元根据所述连接控制单元的控制，将所述信号线连接到所述比较单元的所述两个输入中的任一个输入，或使所述信号线与所述比较单元的所述两个输入断开；
其中，所述连接控制单元
当所述比较单元的输出被反馈回到所述单位像素的浮置扩散时，控制所述连接单元将所述信号线连接到所述比较单元的负输入，
当进行自动调零处理时，控制所述连接单元将所述信号线连接到所述比较单元的正输入，以及
当所述比较单元的所述输出被再次反馈回到所述单位像素的所述浮置扩散时，控制所述连接单元将所述信号线连接到所述比较单元的所述负输入。
2.根据权利要求1所述的信号处理装置，其中
所述连接单元包括MOSFET，所述MOSFET作为开关进行驱动，所述开关根据从所述连接控制单元提供的控制信号，将所述信号线连接到所述比较单元的所述两个输入中的任一个输入，或使所述信号线与所述比较单元的所述两个输入断开。
3.根据权利要求1所述的信号处理装置，还包括：
参考电压连接控制单元，所述参考电压连接控制单元控制参考电压和所述比较单元的所述两个输入之间的连接；以及
参考电压连接单元，所述参考电压连接单元根据所述参考电压连接控制单元的控制，将所述参考电压连接到所述比较单元的所述两个输入中的任一个输入，或使所述参考电压与所述比较单元的所述两个输入断开。
4.根据权利要求1所述的信号处理装置，还包括：
反馈线连接控制单元，所述反馈线连接控制单元控制所述比较单元的输出和所述单位像素的浮置扩散之间的连接；以及
反馈线连接单元，所述反馈线连接单元根据所述反馈线连接控制单元的控制，将所述比较单元的所述输出连接到所述单位像素的所述浮置扩散，或使所述比较单元的所述输出与所述单位像素的所述浮置扩散断开。
5.根据权利要求1所述的信号处理装置，其中
多个单位像素被布置成像素阵列中的矩阵图案，多个单位像素单元形成于所述像素阵列中，所述多个单位像素单元的每个包括所述像素阵列的所述多个单位像素中的一部分，以及
所述连接单元被提供用于每个单位像素单元。
6.根据权利要求5所述的信号处理装置，还包括
复位控制单元，所述复位控制单元控制用于所述单位像素的每行的复位晶体管的操作，其中
当所述比较单元的输出被反馈回到所述单位像素的浮置扩散时，所述复位控制单元连接被提供用于包含在所述像素阵列中待处理的所述单位像素的所述行的所述复位晶体管，并且在进行所述反馈之后，所述复位控制单元断开所述复位晶体管。
7.根据权利要求1所述的信号处理装置，还包括：
信号线连接控制单元，所述信号线连接控制单元控制信号线和所述比较单元的输入之间的连接，通过所述信号线传输从所述单位像素读取的信号；以及
信号线连接单元，所述信号线连接单元根据所述信号线连接控制单元的控制，将所述信号线连接到所述比较单元的所述输入，或使所述信号线与所述比较单元的所述输入断开。
8.根据权利要求7所述的信号处理装置，其中
所述信号线连接单元被提供用于像素阵列中的所述单位像素的每列，多个单位像素被布置成所述像素阵列中的矩阵图案。
9.根据权利要求8所述的信号处理装置，其中
当所述比较单元的输出被反馈回到浮置扩散时，所述信号线连接控制单元控制被提供用于包括所述单位像素的所述列的信号线连接单元将被提供用于所述单位像素的所述列的所述信号线连接至所述比较单元的输入。
10.根据权利要求1所述的信号处理装置，还包括：
所述比较单元；以及
计数器，所述计数器进行计数直到所述比较单元的比较结果改变。
11.根据权利要求10所述的信号处理装置，其中
所述比较单元和所述计数器被提供用于多个单位像素单元中的每个单位像素单元，所述多个单位像素单元的每个包括像素阵列的多个单位像素中的一部分，所述多个单位像素单元形成于所述像素阵列中，所述多个单位像素被布置成所述像素阵列中的矩阵图案。
12.根据权利要求1所述的信号处理装置，还包括：
单位像素组，所述单位像素组包括多个单位像素。
13.根据权利要求12所述的信号处理装置，其中
所述单位像素组形成像素阵列，多个单位像素被布置成所述像素阵列中的矩阵图案。
14.根据权利要求13所述的信号处理装置，其中
多个单位像素单元形成于所述像素阵列中，所述多个单位像素单元的每个包括所述像素阵列的所述多个单位像素的一部分。
15.一种控制方法，包括：
当将从单位像素读取的信号与参考电压进行比较的比较单元的输出被反馈回到所述单位像素的浮置扩散时，将信号线连接到所述比较单元的负输入，通过所述信号线传输从所述单位像素读取的所述信号；
当进行自动调零处理时，将所述信号线连接到所述比较单元的正输入；以及
当所述比较单元的所述输出被再次反馈回到所述单位像素的所述浮置扩散时，将所述信号线连接到所述比较单元的所述负输入。
16.一种摄像元件，包括：
像素阵列，多个单位像素被布置成所述像素阵列中的矩阵图案；
连接控制单元，所述连接控制单元控制信号线和比较单元的两个输入之间的连接，通过所述信号线传输从所述单位像素读取的信号，所述比较单元将从所述单位像素读取的所述信号与参考电压进行比较；以及
连接单元，所述连接单元根据所述连接控制单元的控制，将所述信号线连接到所述比较单元的所述两个输入中的任一个输入，或使所述信号线与所述比较单元的所述两个输入断开；
其中，所述连接控制单元
当所述比较单元的输出被反馈回到所述单位像素的浮置扩散时，控制所述连接单元将所述信号线连接到所述比较单元的负输入，
当进行自动调零处理时，控制所述连接单元将所述信号线连接到所述比较单元的正输入，以及
当所述比较单元的所述输出被再次反馈回到所述单位像素的所述浮置扩散时，控制所述连接单元将所述信号线连接到所述比较单元的所述负输入。
17.根据权利要求16所述的摄像元件，还包括：
所述比较单元；以及
计数器，所述计数器计数直到所述比较单元的比较结果改变，其中
多个单位像素单元形成于所述像素阵列中，所述多个单位像素单元的每个包括所述像素阵列的所述多个单位像素中的一部分，以及
所述比较单元、所述计数器和所述连接单元被提供用于每个单位像素单元。
18.根据权利要求17所述的摄像元件，还包括
多个半导体基板，其中
所述连接控制单元、所述连接单元、所述比较单元和所述计数器形成于与所述像素阵列形成于其上的半导体基板不同的半导体基板上。
19.一种电子设备，包括：
成像单元，所述成像单元拾取目标的图像；以及
图像处理单元，所述图像处理单元对通过由所述成像单元进行成像而获取的图像数据进行图像处理，所述成像单元包括
像素阵列，多个单位像素被布置成所述像素阵列中的矩阵图案，
连接控制单元，所述连接控制单元控制信号线和比较单元的两个输入之间的连接，通过所述信号线传输从所述单位像素读取的信号，所述比较单元将从所述单位像素读取的所述信号与参考电压进行比较，以及
连接单元，所述连接单元根据所述连接控制单元的控制，将所述信号线连接到所述比较单元的所述两个输入中的任一个输入，或使所述信号线与所述比较单元的所述两个输入断开；
其中，所述连接控制单元
当所述比较单元的输出被反馈回到所述单位像素的浮置扩散时，控制所述连接单元将所述信号线连接到所述比较单元的负输入，
当进行自动调零处理时，控制所述连接单元将所述信号线连接到所述比较单元的正输入，以及
当所述比较单元的所述输出被再次反馈回到所述单位像素的所述浮置扩散时，控制所述连接单元将所述信号线连接到所述比较单元的所述负输入。
CN201580027184.3A 2014-06-03 2015-05-20 信号处理装置、控制方法、图像捕获元件和电子设备 Expired - Fee Related CN106416227B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014-114626 2014-06-03
JP2014114626A JP2015231051A (ja) 2014-06-03 2014-06-03 信号処理装置、制御方法、撮像素子、並びに、電子機器
PCT/JP2015/064402 WO2015186509A1 (ja) 2014-06-03 2015-05-20 信号処理装置、制御方法、撮像素子、並びに、電子機器

Publications (2)

Publication Number Publication Date
CN106416227A CN106416227A (zh) 2017-02-15
CN106416227B true CN106416227B (zh) 2019-11-12

Family

ID=54766584

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580027184.3A Expired - Fee Related CN106416227B (zh) 2014-06-03 2015-05-20 信号处理装置、控制方法、图像捕获元件和电子设备

Country Status (4)

Country Link
US (1) US10084981B2 (zh)
JP (1) JP2015231051A (zh)
CN (1) CN106416227B (zh)
WO (1) WO2015186509A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017168566A (ja) 2016-03-15 2017-09-21 ソニー株式会社 固体撮像素子、および電子機器
JP2017192056A (ja) 2016-04-14 2017-10-19 ソニー株式会社 固体撮像素子、撮像装置、および電子機器
US9967496B2 (en) * 2016-06-30 2018-05-08 Sony Corporation Active reset circuit for reset spread reduction in single-slope ADC
WO2021192576A1 (ja) * 2020-03-23 2021-09-30 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、および、撮像装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101300825A (zh) * 2005-11-01 2008-11-05 Isis创新有限公司 图像传感器
CN101320974A (zh) * 2007-06-06 2008-12-10 索尼株式会社 模数转换电路、其控制方法、固态成像设备和成像装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5094498B2 (ja) * 2008-03-27 2012-12-12 キヤノン株式会社 固体撮像装置及び撮像システム
EP2124333B1 (en) * 2008-05-23 2013-01-02 Zoran Corporation Comparator circuit
JP5178458B2 (ja) 2008-10-31 2013-04-10 キヤノン株式会社 固体撮像装置、撮像システム、および、固体撮像装置の駆動方法
US8605173B2 (en) * 2010-08-16 2013-12-10 SK Hynix Inc. Differential column ADC architectures for CMOS image sensor applications
KR20120022034A (ko) * 2010-08-31 2012-03-09 삼성전자주식회사 픽셀 데이터의 고속 출력을 위한 이미지 센서
JP2012114838A (ja) 2010-11-26 2012-06-14 Panasonic Corp 固体撮像装置およびカメラシステム
JP5862126B2 (ja) 2011-09-06 2016-02-16 ソニー株式会社 撮像素子および方法、並びに、撮像装置
US8890047B2 (en) 2011-09-21 2014-11-18 Aptina Imaging Corporation Stacked-chip imaging systems
JP5893550B2 (ja) * 2012-04-12 2016-03-23 キヤノン株式会社 撮像装置及び撮像システム
US10338309B2 (en) * 2012-12-13 2019-07-02 Luxtera, Inc. Method and system for stabilized directional couplers
KR20140104169A (ko) * 2013-02-20 2014-08-28 삼성전자주식회사 이미지 센서 및 이를 포함하는 컴퓨팅 시스템
JP2014165396A (ja) * 2013-02-26 2014-09-08 Sony Corp 固体撮像装置および電子機器
JP5870954B2 (ja) * 2013-03-29 2016-03-01 ソニー株式会社 コンパレータ、固体撮像素子、電子機器、および、駆動方法
US9319612B2 (en) * 2013-07-08 2016-04-19 Semiconductor Components Industries, Llc Imagers with improved analog-to-digital circuitry

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101300825A (zh) * 2005-11-01 2008-11-05 Isis创新有限公司 图像传感器
CN101320974A (zh) * 2007-06-06 2008-12-10 索尼株式会社 模数转换电路、其控制方法、固态成像设备和成像装置

Also Published As

Publication number Publication date
US10084981B2 (en) 2018-09-25
WO2015186509A1 (ja) 2015-12-10
US20170187975A1 (en) 2017-06-29
JP2015231051A (ja) 2015-12-21
CN106416227A (zh) 2017-02-15

Similar Documents

Publication Publication Date Title
US10044955B2 (en) Signal processing device, controlling method, image sensing device, and electronic device
US8803990B2 (en) Imaging system with multiple sensors for producing high-dynamic-range images
US9848141B2 (en) Image pixels having processed signal storage capabilities
TWI707464B (zh) 影像感測器及其操作方法
US9350928B2 (en) Image data compression using stacked-chip image sensors
CN106416227B (zh) 信号处理装置、控制方法、图像捕获元件和电子设备
CN104272722B (zh) 固态成像元件、固态成像元件的驱动方法、以及电子装置
TW201737696A (zh) 固態成像元件，成像裝置及電子裝置
US20180269243A1 (en) Imaging element and imaging apparatus
TWI652946B (zh) 固態成像元件、成像裝置及電子裝置
US20110234871A1 (en) Solid-state imaging device
CN206023945U (zh) 图像传感器、成像像素和成像系统
CN104349087A (zh) 图像传感器、控制方法以及电子设备
CN108419034A (zh) 固态成像元件和成像装置
CN106998412A (zh) 摄像装置
US20150029355A1 (en) Image sensors and imaging devices including the same
CN108781084A (zh) 信号处理装置和方法、摄像元件和电子装置
US20160021321A1 (en) Image sensor including row drivers and image processing system having the image sensor
CN108462840A (zh) 图像传感器
US20160021322A1 (en) Image sensor and method of operating the image sensor
CN109155831A (zh) 固体摄像装置和摄像设备
CN114424522A (zh) 图像处理装置、电子设备、图像处理方法与程序
CN109906605A (zh) 摄像装置和电子设备
JP2015008343A (ja) 撮像装置および撮像画像の形成方法
US10469784B2 (en) Control device, control method, and solid-state imaging device for generating shutter row addresses

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20170822

Address after: Kanagawa, Japan

Applicant after: SONY SEMICONDUCTOR SOLUTIONS Corp.

Address before: Tokyo, Japan

Applicant before: Sony Corp.

GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20191112