CN108419034A - 固态成像元件和成像装置 - Google Patents

固态成像元件和成像装置 Download PDF

Info

Publication number
CN108419034A
CN108419034A CN201810263386.3A CN201810263386A CN108419034A CN 108419034 A CN108419034 A CN 108419034A CN 201810263386 A CN201810263386 A CN 201810263386A CN 108419034 A CN108419034 A CN 108419034A
Authority
CN
China
Prior art keywords
pixel
sensing element
line
sensing
row
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810263386.3A
Other languages
English (en)
Other versions
CN108419034B (zh
Inventor
马渕圭司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN108419034A publication Critical patent/CN108419034A/zh
Application granted granted Critical
Publication of CN108419034B publication Critical patent/CN108419034B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/767—Horizontal readout lines, multiplexers or registers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/745—Circuitry for generating timing or clock signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/7795—Circuitry for generating timing or clock signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/63—Generation or supply of power specially adapted for television receivers

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明公开了一种成像元件，包括其中光传感像素分组成包括多个像素的像素单位的像素区域，每个列包括来自至少两个像素单位的像素。所述像素单位的每个经由对应读出线与构造成对向其输出的像素信号进行模拟数字转换的对应读出单元连接。在列方向上延伸的扫描单元被构造成通过向与行连接的扫描线施加行扫描脉冲来选择用于读出的像素。没有在行方向上延伸的用于向与列连接的线施加能够进行读出的扫描脉冲的扫描单元。由所述行扫描脉冲中的一个选择的用于读出的那些像素独立于向与列连接的线施加的任意起动脉冲被读出。

Description

固态成像元件和成像装置
本申请是申请日为2014年2月21日、发明名称为“固态成像元件和成像装置”的申请号为201480005997.8专利申请的分案申请。
相关申请的交叉参考
本申请要求于2013年2月21日提交的日本在先专利申请JP2013-032089的权益，其全部内容以引用的方式并入本文
技术领域
本公开涉及一种固态成像元件和成像装置，具体涉及一种当在由多个像素形成的各像素块中设置模拟数字(AD)转换单元时优选的固态成像元件。
背景技术
作为安装在数位相机或数码摄像机上的固态成像元件，CMOS图像传感器(以下，缩写为CIS)是已知的。另外，将CIS用于传感用的成像装置中，并且在这种用途的情况下，特别需要操作的快速性。
为了使CIS的操作高速化，其中将AD转换单元(以下，缩写为ADC)设置到一个或者较少数量的像素上并且多个ADC并行操作的方法是已知的。
在这种方法中，当将ADC设置在像素的同一基板内时会牺牲像素的光学特性。
因此，为了不牺牲像素的光学特性，提出了一种其中像素和ADC设置在不同的基板上并且两个基板使用Cu-Cu接合通过贴合而连接的构成。另外，由于一个ADC的大小通常相当于多个像素的大小，所以在不同的基板上的多个像素相应地与一个ADC连接(例如，参照PTL 1)。
图1是其中像素和ADC设置在不同的基板上的CIS的概念图。即，CIS 10由上基板11和下基板12构成，并且上基板11和下基板12使用Cu-Cu接合等贴合并在对应部分彼此连接。
图2A和图2B示意性地示出了CIS 10的上基板11和下基板12的各个电路构成。
如图2A所示，配置成矩阵的多个像素21、垂直扫描单元23和水平扫描单元24设置在基板11上。多个像素21的各个根据后述的ADC 31被分成4*4像素的一个像素块22。像素21利用光电转换处理产生与入射光对应的电荷，蓄积该电荷，并且在基于来自垂直扫描单元23和水平扫描单元24的控制的扫描时机将与蓄积的电荷对应的像素信号传递到下基板12的ADC 31。
如图2B所示，下基板12设置有分别对应上基板11的像素块22的多个ADC 31、数字信号处理单元32、时机生成单元33和DAC 34。各个ADC 31将从属于对应像素块22的多个像素21顺次传递的模拟像素信号转换成数字信号。
例如，在上基板11的左上边的像素块22与在下基板12的左上边的ADC 31a对应。另外，类似地，在上基板11的右上边的像素块22与在下基板12的右上边的ADC 31e对应。即，在上基板11上的像素块22和在下基板12上的ADC 31的各自占用面积及其形状设定为彼此匹配。
图3示出了ADC 31的构成例。ADC 31包括比较单元41和锁存单元42。比较单元41将从对应像素块22的各像素21顺次传递的模拟像素信号与从DAC 34输入的Ramp信号进行比较，并且将其比较结果输出到锁存单元42。基于比较单元41的比较结果，当Ramp信号横切像素信号时，锁存单元42保持输入的代码值。将在锁存单元42中保持的代码值作为数字像素信号在数字信号处理单元32中读出。
图4示出了构成像素块22的4*4像素的一般扫描顺序。在图中，细线的矩形表示像素21，粗线表示与一个ADC 31相关的像素块22，数字表示像素的位置，箭头表示像素的扫描顺序。另外，位于X行和Y列上的像素也被描述为像素(X，Y)。
例如，在其像素(0，0)位于左上的顶点处的像素块中，通过将左上的像素(0，0)设定为起始点来开始在水平右方向上扫描，顺次使待扫描的行在垂直下方向上移动，并且最后读出右下的像素(0，3)。类似地，在另一个像素块22中，同样，通过将左上的像素21设定为起始点来开始在水平右方向上扫描，顺次使待扫描的行在垂直下方向上移动，并且最后读出右下的像素21。
图5示出了用于将像素块22中的扫描顺序改变到如图4所示的水平方向和垂直方向上的各像素21的构成例。
像素21由光电二极管(PD)51、转移栅(Trf)52、浮动扩散(FD)53、放大晶体管(Amp)54、垂直扫描用的选择晶体管(Sel)55、水平扫描用的选择晶体管(Sel)56、复位晶体管(Rst)57、电源配线58和信号线59构成。
在像素21中，将在作为光电转换元件的PD 51中产生的电荷通过Trf 52传递到与Amp 54的栅极连接的FD 53。此时，当打开由垂直扫描单元23控制的Sel 55和由水平扫描单元24控制的Sel 56时，Amp 54将与在FD 53中保持的电荷的电位对应的电压信号经由垂直信号线59输出到后段的ADC 31。另外，在FD 53中蓄积的电荷在当打开Rst 57时丢弃到电源配线58中。
[引用文献列表]
[专利文献]
[PTL 1]
日本未审查专利申请公开No.2009-177207
发明内容
[技术问题]
如图5所示，例如，为了实现图4所示的扫描顺序，两个选择晶体管(Sel 55，56)对于像素21是必需的，并且如图2A和图2B所示，对于整个CIS 10，水平扫描单元24和垂直扫描单元23是必须的。因此，一直难以实现像素单元和CIS单元的小型化或者成本的降低。
另外，例如，对于整个CIS，也可以通过省略水平扫描单元仅由垂直扫描单元构成CIS，然而，即使在这种情况下，由于在4*4像素的像素块的各行中必需四根不同的Sel配线，所以也难以实现像素单元的小型化。
另外，当4*4像素的像素块22通过与一个ADC 31相关而与其连接时，各像素21的垂直信号线59一次性一起放在像素块22的中央等。然而，在这种情况下，存在各像素21的配线的布局变为非对称的并且光学和电气特性由于像素的位置而变得稍微不同的问题。
考虑到这种情况完成了本公开，并且以实现像素或CIS的小型化和成本的降低或者像素之间特性的均匀性的方式完了本公开。
[问题的解决方案]
根据本公开的一种示例性说明，一种成像元件可以包括像素区域，所述像素区域包括配置成行和列的矩阵形式并分组成包括N个像素的像素单位的多个像素。N可以大于1，每个列可以包括来自至少两个像素单位的像素，所述多个像素的每个可以被构造成感测光并将像素信号输出到多根读出线中的一根，所述多根读出线的每根与所述像素单位中对应像素单位的像素连接。所述成像元件可以包括扫描单元，所述扫描单元在列方向上延伸并被构造成通过向与对应行的像素连接的扫描线施加扫描脉冲来选择用于读出的像素。所述成像元件可以包括多个读出单元，每个读出单元与所述多根读出线中对应的读出线连接并被构造成对向其输出的像素信号进行模拟数字转换。没有在行方向上延伸并向与像素的列连接的线施加脉冲而能够进行所述的选择用于读出的像素的扫描单元。
根据本公开的另一种示例性说明，一种电子设备可以包括与本公开的第一示例性说明相关的上述成像元件。
根据本公开的另一种示例性说明，提供了一种图像传感器的驱动方法。所述图像传感器可以包括像素区域，所述像素区域包括配置成行和列的矩阵形式并分组成包括N个像素的像素单位的多个像素，其中N>1，每个列包括来自至少两个像素单位的像素，所述多个像素的每个被构造成感测光并将像素信号输出到多根读出线中的一根，所述多根读出线的每根与所述像素单位中对应像素单位的像素连接；每个读出单元与所述多根读出线中对应的读出线连接并被构造成对向其输出的像素信号进行模拟数字转换。所述方法可以包括通过向与对应行的像素连接的扫描线施加扫描脉冲来选择用于读出的像素。上述选择用于读出的像素不依赖于向与像素的列连接的线施加任意脉冲。
根据本公开的另一种示例性说明，一种成像元件可以包括像素区域，所述像素区域包括配置成行和列并分组成包括N个像素的像素单位的多个像素。N可以大于1，每个列可以包括来自至少两个像素单位的像素，所述多个像素的每个可以被构造成感测光并当被选择用于读出时将像素信号输出到多根读出线中的一根，所述多根读出线的每根与所述像素单位中对应像素单位的像素连接。所述成像元件可以包括扫描单元，所述扫描单元在列方向上延伸并被构造成通过向与对应行的像素连接的扫描线施加扫描脉冲来选择用于读出的像素。所述成像元件可以包括多个读出单元，每个读出单元与所述多根读出线中对应的读出线连接并被构造成对向其输出的像素信号进行模拟数字转换。每个扫描脉冲可以独立于任意其他选择信号来选择与向其施加各个扫描脉冲的所述扫描线连接的用于读出的像素。
[发明的有益效果]
根据本公开的实施方案，可以实现小型化、成本的降低和像素之间特性的均匀性。
附图说明
图1是由上基板和下基板构成的现有技术中的CIS的概念图。
图2A是示出了图1中的CIS的上基板的构成例的框图。
图2B是示出了图1中的CIS的下基板的构成例的框图。
图3是示出了ADC的构成例的框图。
图4是示出了图2A的各像素块中的像素的扫描顺序的图。
图5是示出了其中执行图4中的扫描顺序的像素的构成例的图。
图6A是示出了本公开适用的CIS的上基板的构成例的框图。
图6B是示出了本公开适用的CIS的下基板的构成例的框图。
图7是示出了图6A的各像素块中的像素的扫描顺序的图。
图8是示出了图6A的各像素块中的像素的扫描顺序的图。
图9是示出了其中执行图7中的扫描顺序的像素的第一构成例的图。
图10是示出了其中执行图7中的扫描顺序的像素的第二构成例的图。
图11是示出了根据本公开的成像装置的构成例的框图。
具体实施方式
以下，参照附图详细说明用于实施本公开的最佳形式(以下，被称作实施方案)。
<实施方案>
<作为本公开实施方案的CIS的构成例>
图6A和图6B是示意性地示出作为本公开实施方案的CIS 60的上基板61和下基板62的各个电路构成的图。另外，CIS 60的上基板61和下基板62与图1中的CIS 10类似使用Cu-Cu接合等贴合并且在对应部分彼此连接。
如图6A所示，在上基板61上设置有配置成矩阵的多个像素71和垂直扫描单元73。
如本领域技术人员理解的，矩阵形式是包括以一般规则图案彼此相交的两组线的形式，其中第一组线通常与限定矩阵的两个主要方向中的一个方向平行，第二组线通常与两个主要方向中的另一个方向平行。例如，在一种常见的矩阵形式中，两个主要方向彼此垂直，并且包括矩阵的线形成"网格"或"棋盘"类型的图案。通常，限定矩阵的一个主要方向被称作列方向，另一个主要方向被称作行方向(并且与行方向平行的那些线被称作"行"，与列方向平行的那些线被称作"列")。可以任意选择哪个主要方向被称为列方向以及哪个被称为行方向。
列方向和行方向的取向独立于外部参考系。换句话说，矩阵可以相对于外部参考系任意取向。因而，例如，列方向不必垂直，并且行方向不必水平。在附图中，垂直方向被称作列方向，水平方向被称作行方向，但是将要理解的是这仅仅是一种可能的取向，而不是限制性的。
因而，如在所附的权利要求书中所使用的，"列"和"行"仅仅表示像素的矩阵的两个主要方向，并且不限于相对于外部参考系(例如，由其中包含像素的矩阵的电子设备限定的参考系)的任何特定的取向，除非另外明确指出。特别地，"列"和"行"不必分别对应于垂直方向和水平方向。
多个像素71的各个都被分为由1*16个像素(＝行(水平)*列(垂直))形成的像素块72。另外，构成像素块72的像素71的数量(即，像素块72的面积)设定为与后述的下基板62的ADC 81的面积匹配。像素71利用光电转换处理产生与入射光对应的电荷，蓄积该电荷，并且在基于来自垂直扫描单元73的控制的扫描时机将与蓄积的电荷对应的像素信号传递到下基板62的ADC 81。
另外，根据该实施方案的像素块72由1*16像素的总计16个像素构成，然而，像素块72可以通过消除垂直扫描单元73并且通过设置水平扫描单元而由16*1像素构成。
如图6B所示，在下基板62上设置有对应于上基板61的像素块72的多个ADC 81、数字信号处理单元82、时机生成单元83和DAC 84。另外，在图中，"a"～"t"表示ADC 81的位置。例如，在左上角的ADC 81由ADC 81a表示。各ADC 81将从属于对应像素块82的多个像素71顺次传递的模拟像素信号转换成数字信号。另外，由于ADC 81的构成与图3中所示出的ADC 31的构成相似，所以省略对其的说明。
另外，在图6A和图6B中，由于空间的限制，所以仅示出了像素71的20*16个像素和ADC 81的5*4个ADC，然而，理所当然地，像素71的数量是万单位的巨大数量，并且像素块72的数量和ADC 81的数量也是作为其中像素71的数量除以16的值的大数量。
图7和图8示出了上基板61的各像素块72中的16个像素的扫描顺序。在图中，细线的矩形表示像素71，粗线表示与一个ADC 81相关的像素块72，数字表示像素的位置，箭头表示像素的扫描顺序。另外，将位于X行和Y列上的像素71描述为像素(X，Y)。
构成各像素块72的16个像素71设置有共同的垂直信号线59，并且垂直信号线59的后段与对应的ADC 81连接。
其中16个像素71在其中像素(0，0)为上端的列(垂直)方向上对齐的像素块720，0与ADC 81a相关。作为像素块720，0的右邻的像素块720，1与作为ADC 81a的下邻的ADC 81f相关。作为像素块720，1的右邻的像素块720，2与作为ADC 81f的下邻的ADC 81k相关。作为像素块720，2的右邻的像素块720，3与作为ADC 81k的下邻的ADC 81p相关。
即，像素块72和与其对应的ADC 81设定为使得其面积彼此匹配，并且其形状彼此不同。另外，在行(水平)方向上相邻的四个像素块72(例如，像素块720，0、像素块720，1、像素块720，2和像素块720，3)在其单元中与在列(垂直)方向上相邻的四个ADC 81(例如，ADC 81a、ADC 81f、ADC 81k和ADC 81p)相关。
垂直扫描单元73由与像素块72的分离对应的16行重复，并且由共同的时机信号平行操作。以这种方式，在整个像素块72中，同时从上端像素71开始在列方向上到下端顺次扫描像素。因此，在像素块72中，在行(水平)方向上的扫描的切换没有必要。另外，可以利用16次扫描从构成图像的所有像素71读出像素信号，而无论图像的大小如何。
图9示出了用于执行图7中所示出的像素块72的扫描顺序的各像素71的构成例。
另外，在图9所示出的像素71的构成要素中，由于对与作为现有技术的例子的图5所示出的像素21共同的构成要素赋予共同的附图标记，所以省略对其的说明。如通过将图5和图9进行相互比较所清楚看到的，在像素71的第一构成例中，Sel(水平扫描用的选择晶体管)56从图5中的像素21消除。因此，像素71的第一构成例可以具有比像素21简单的构成。另外，由于可以使各像素块72中配线的布局为共同的，所以同样可以实现像素单元和CIS单元的小型化或者成本的降低。另外，由于属于同一像素块72的16个像素71通过一根共同的垂直信号线连接并且具有大致相同的配线布局，所以可以抑制像素之间特性的不规则性。
在像素71的第一构成例中，将在作为光电转换元件的PD 51中产生的电荷通过Trf52传递到与Amp 54的栅极连接的FD 53。此时，当由垂直扫描单元73控制的Sel 55打开时，Amp 54将与在FD 53中保持的电荷的电位对应的电压信号经由垂直信号线59输出到后段的ADC 31。另外，当Rst 57打开时，将蓄积在FD 53中的电荷丢弃到电源配线58。
如上所述，在第一构成例的情况下，可以使用16次扫描读出整个屏幕上的像素71，而无论图像的大小如何。然而，换句话说，无论图像的大小如何，16次的扫描是必要的。当被写体没有运动时这不是问题，然而，当运动时，可能存在以下问题：在与像素块72的边界对应的图像的位置发生诸如线等噪声。
图10示出了用于解决该问题的像素71的第二构成例。第二构成例是其中像素71包括全域快门功能的例子。
另外，在图10中所示出的像素71的构成要素中，由于对与图5中所示出的像素21共同的构成要素赋予共同的附图标记，所以省略对其的说明。在像素71的第二构成例中，Sel(水平扫描用的选择晶体管)56从图5中的像素21消除，并且增加了全域快门晶体管(GS)91，如通过将图5和图10进行相互比较所清楚看到的。
在GS 91中，共同的GS配线与整个像素71连接，其一端与PD 51连接，并且另一端与电源配线58连接。
在像素71的第二构成例中，在整个像素71中，在共同的时机曝光前打开GS 91，并且在PD 51中的电荷被丢弃到电源配线58之后开始曝光。其后，在整个像素71中，在共同的时机打开Trf 52，并且将在PD 51中产生的电荷传递到与Amp 54的栅极连接的FD 53。另外，由于在将电荷到FD 53之前打开由垂直扫描单元73控制的Sel 55，所以Amp 54将与在FD 53中蓄积的电荷的电位对应的电压信号经由垂直信号线59输出到后段的ADC 31。另外，当打开Rst 57时，将在FD 53中蓄积的电荷丢弃到电源配线58。
在像素71的第二构成例的情况下，由于在整个像素71中可以使曝光时机为共同的，所以可以防止在与像素块72的边界对应的图像的位置发生诸如线等噪声的产生的问题。另外，为了包括全域快门的功能，例如，代替GS 91，可以在PD 51和FD 53之间包含另一种信号保持节点。
<固态成像元件60的应用例>
图11示出了其上安装有固态成像元件60的成像装置100的构成例。在成像装置100中，固态成像元件60根据由光学透镜101聚集的入射光进行光电转换处理，并且基于作为其结果产生的电荷将数字图像信号输出到DSP 102。例如，成像装置100可以用于传感。
另外，本公开的实施方案不限于上述实施方案，并且可以在不超出本公开的范围的情况下进行各种变形。例如，至少以下构成在本公开的范围内：
(构成1)
一种成像元件，包括：
像素区域，所述像素区域包括配置成行和列的矩阵形式并分组成包括N个像素的像素单位的多个像素，其中N>1，每个列包括来自至少两个像素单位的像素，所述多个像素的每个被构造成感测光并将像素信号输出到多根读出线中的一根，所述多根读出线的每根与所述像素单位中对应像素单位的像素连接；
扫描单元，所述扫描单元在列方向上延伸并被构造成通过向与对应行的像素连接的扫描线施加扫描脉冲来选择用于读出的像素；和
多个读出单元，每个读出单元与所述多根读出线中对应的读出线连接并被构造成对向其输出的像素信号进行模拟数字转换，
其中没有在行方向上延伸并向与像素的列连接的线施加脉冲而能够进行所述的选择用于读出的像素的扫描单元。
(构成2)
如构成1所述的成像元件，还包括：
彼此叠置的多个基板，其中所述像素区域和所述扫描单元设置在所述多个基板中的与所述多个读出单元不同的基板上。
(构成3)
如构成1和2中任一项所述的成像元件，
其中，对于所述多个读出单元中的每个，其布局区域的形状与所述像素单位中的一个的布局区域的形状不同。
(构成4)
如构成1～3中任一项所述的成像元件，
其中，对于所述多个读出单元中的每个，其布局区域的二维面积等于所述像素单位中的一个的布局区域的二维面积。
(构成5)
如构成1～4中任一项所述的成像元件，
其中，对于所述像素单位中的每个，包含在各个像素单位中的所有像素在同一列。
(构成6)
如构成1～5中任一项所述的成像元件，
其中所述多个像素的每个包括：
传感元件，所述传感元件被构造成对入射光进行光电转换，
读出元件，所述读出元件被构造成接收由所述传感元件产生的电荷并当所述像素被选择用于读出时输出像素信号，
传输元件，所述传输元件设置在所述传感元件和所述读出元件的输入端子之间，所述传输元件被构造成控制将在所述传感元件中产生的电荷传输到所述读出元件的输入端子的电荷传输操作，
复位元件，所述复位元件设置在所述读出元件的输入端子和复位电位线之间，所述复位元件被构造成控制从所述读出元件的输入端子清除电荷的复位操作，和
选择晶体管，所述选择晶体管独立于包含在各个像素内的任意其他有源电路元件来控制用于读出的各个像素的选择，所述选择晶体管的导通状态由施加到所述扫描线中的与所述选择晶体管的栅极连接的扫描线的扫描脉冲来控制。
(构成7)
如构成1～6中任一项所述的成像元件，
其中，所述多个像素的每个包括传感元件和读出元件，所述传感元件被构造成对入射光进行光电转换，所述读出元件被构造成接收由所述传感元件产生的电荷并当所述像素被选择用于读出时输出像素信号，和
对于所述多个像素的每个：
所述读出元件在当其电源端子与携带电源电位的电源线导电地连接时输出像素信号，
第一开关元件设置在所述读出元件的电源端子和所述电源线之间的电流路径中，第一开关元件的导通状态由施加到所述扫描线中的与第一开关元件的控制端子连接的扫描线的扫描脉冲来控制，和
没有除了第一开关元件之外的开关元件设置在所述读出元件的电源端子和所述电源线之间的电流路径中。
(构成8)
如构成1～7中任一项所述的成像元件，
其中，对于所述多个像素的每个，所述读出元件是构造成作为放大器的第一晶体管，第一开关元件是构造成作为开关的第二晶体管，
第一晶体管的第一供电电极是所述电源端子并与第二晶体管的供电电极连接，第一晶体管的第二供电电极与所述读出线中的一根连接，并且由所述传感元件产生的电荷接收在第一晶体管的栅电极上，以及
第二晶体管的栅电极是所述控制端子。
(构成9)
如构成1～8中任一项所述的成像元件，
其中所述多个像素的每个还包括：
第二开关元件，第二开关元件设置在所述传感元件和所述读出元件的输入端子之间，第二开关元件被构造成控制将在所述开关元件中产生的电荷传输到所述读出元件的输入端子的电荷传输操作，和
第三开关元件，第三开关元件设置在所述读出元件的输入端子和复位电位线之间，第三开关元件被构造成控制从所述读出元件的输入端子清除电荷的复位操作。
(构成10)
如构成1～9中任一项所述的成像元件，
其中所述多个像素的每个还包括设置在所述传感元件和第二复位电位线之间的第四开关元件，第四开关元件被构造成控制所述传感元件中电荷积分周期的开始。
(构成11)
如构成1～10中任一项所述的成像元件，
其中所述电源线、所述复位电位线和第二复位电位线是同一根线。
(构成12)
如构成1～11中任一项所述的成像元件，
还包括传输选择线、复位选择线和全域快门选择线，每个都与对应行的像素连接，
其中对于所述多个像素的每个，第二开关元件由所述传输选择线中的一根来控制，第三开关元件由所述复位线中的一根来控制，以及第四开关元件由所述全域快门选择线中的一根来控制。
(构成13)
如构成1～12中任一项所述的成像元件，
其中所述多个读出单元的每个的布局区域的二维面积等于N*A，其中A是所述多个像素中的一个的布局区域的二维面积。
(构成14)
一种包括构成1～13中任一项所述的成像元件的电子设备。
(构成15)
一种图像传感器的驱动方法，所述图像传感器包括像素区域和多个读出单元，所述像素区域包括配置成行和列的矩阵形式并分组成包括N个像素的像素单位的多个像素，其中N>1，每个列包括来自至少两个像素单位的像素，所述多个像素的每个被构造成感测光并将像素信号输出到多根读出线中的一根，所述多根读出线的每根与所述像素单位中对应像素单位的像素连接；每个读出单元与所述多根读出线中对应的读出线连接并被构造成对向其输出的像素信号进行模拟数字转换，所述方法包括：
通过向与对应行的像素连接的扫描线施加扫描脉冲来选择用于读出的像素，其中所述的选择用于读出的像素不依赖于向与像素的列连接的线施加任意脉冲。
(构成16)
如构成15所述的方法，其中所述多个像素的每个包括传感元件和读出元件，所述传感元件被构造成对入射光进行光电转换，所述读出元件被构造成接收由所述传感元件产生的电荷并当所述像素被选择用于读出时输出像素信号，所述方法还包括：
在所述的选择用于读出的像素之前：
进行使所有的所述多个像素同时开始电荷积分周期的全域快门操作，和
进行使各像素将在它们的各自传感元件中产生的电荷传输到它们的各自读出元件的传输操作，以及
在所述的选择用于读出的像素之后，进行从已被读出的那些像素的读出元件清除电荷的复位操作。
(构成17)
如构成15和16中任一项所述的方法，其中所述图像传感器还包括彼此叠置的多个基板，其中所述像素区域和所述扫描单元设置在所述多个基板中的与所述多个读出单元不同的基板上。
(构成18)
如构成15～17中任一项所述的方法，其中，对于所述多个读出单元中的每个，其布局区域的形状与所述像素单位中的一个的布局区域的形状不同。
(构成19)
如构成15～18中任一项所述的方法，其中，对于所述多个读出单元中的每个，其布局区域的二维面积等于所述像素单位中的一个的布局区域的二维面积。
(构成20)
如构成15～19中任一项所述的方法，其中，对于所述像素单位中的每个，包含在各个像素单位中的所有像素在同一列。
(构成21)
如构成15～20中任一项所述的方法，
其中所述多个像素的每个包括：
传感元件，所述传感元件被构造成对入射光进行光电转换，
读出元件，所述读出元件被构造成接收由所述传感元件产生的电荷并当所述像素被选择用于读出时输出像素信号，
传输元件，所述传输元件设置在所述传感元件和所述读出元件的输入端子之间，所述传输元件被构造成控制将在所述传感元件中产生的电荷传输到所述读出元件的输入端子的电荷传输操作，
复位元件，所述复位元件设置在所述读出元件的输入端子和复位电位线之间，所述复位元件被构造成控制从所述读出元件的输入端子清除电荷的复位操作，和
选择晶体管，所述选择晶体管独立于包含在各个像素内的任意其他有源电路元件来控制用于读出的各个像素的选择，所述选择晶体管的导通状态由施加到所述扫描线中的与所述选择晶体管的栅极连接的扫描线的扫描脉冲来控制。
(构成22)
如构成15～21中任一项所述的方法，
其中，所述多个像素的每个包括传感元件和读出元件，所述传感元件被构造成对入射光进行光电转换，所述读出元件被构造成接收由所述传感元件产生的电荷并当所述像素被选择用于读出时输出像素信号，和
对于所述多个像素的每个：
所述读出元件在当其电源端子与携带电源电位的电源线导电地连接时输出像素信号，
第一开关元件设置在所述读出元件的电源端子和所述电源线之间的电流路径中，第一开关元件的导通状态由施加到所述扫描线中的与第一开关元件的控制端子连接的扫描线的扫描脉冲来控制，和
没有除了第一开关元件之外的开关元件设置在所述读出元件的电源端子和所述电源线之间的电流路径中。
(构成23)
如构成15～22中任一项所述的方法，
其中，对于所述多个像素的每个，所述读出元件是构造成作为放大器的第一晶体管，第一开关元件是构造成作为开关的第二晶体管，
第一晶体管的第一供电电极是所述电源端子并与第二晶体管的供电电极连接，第一晶体管的第二供电电极与所述读出线中的一根连接，并且由所述传感元件产生的电荷接收在第一晶体管的栅电极上，以及
第二晶体管的栅电极是所述控制端子。
(构成24)
如构成15～23中任一项所述的方法，
其中所述多个像素的每个还包括：
第二开关元件，第二开关元件设置在所述传感元件和所述读出元件的输入端子之间，第二开关元件被构造成控制将在所述开关元件中产生的电荷传输到所述读出元件的输入端子的电荷传输操作，和
第三开关元件，第三开关元件设置在所述读出元件的输入端子和复位电位线之间，第三开关元件被构造成控制从所述读出元件的输入端子清除电荷的复位操作。
(构成25)
如构成15～24中任一项所述的方法，
其中所述多个像素的每个还包括设置在所述传感元件和第二复位电位线之间的第四开关元件，第四开关元件被构造成控制所述传感元件中电荷积分周期的开始。
(构成26)
如构成15～25中任一项所述的方法，
其中所述电源线、所述复位电位线和第二复位电位线是同一根线。
(构成27)
如构成15～26中任一项所述的方法，
所述图像传感器还包括传输选择线、复位选择线和全域快门选择线，每个都与对应行的像素连接，
其中对于所述多个像素的每个，第二开关元件由所述传输选择线中的一根来控制，第三开关元件由所述复位线中的一根来控制，以及第四开关元件由所述全域快门选择线中的一根来控制。
(构成28)
如构成15～27中任一项所述的方法，
其中所述多个读出单元的每个的布局区域的二维面积等于N*A，其中A是所述多个像素中的一个的布局区域的二维面积。
(构成29)
一种包括构成1～13中任一项所述的成像元件的电子设备。
(构成30)
一种成像元件，包括：
像素区域，所述像素区域包括配置成行和列并分组成包括N个像素的像素单位的多个像素，其中N>1，每个列包括来自至少两个像素单位的像素，所述多个像素的每个被构造成感测光并当被选择用于读出时将像素信号输出到多根读出线中的一根，所述多根读出线的每根与所述像素单位中对应像素单位的像素连接；
扫描单元，所述扫描单元在列方向上延伸并被构造成通过向与对应行的像素连接的扫描线施加扫描脉冲来选择用于读出的像素；和
多个读出单元，每个读出单元与所述多根读出线中对应的读出线连接并被构造成对向其输出的像素信号进行模拟数字转换，
其中每个扫描脉冲独立于任意其他选择信号来选择与向其施加各个扫描脉冲的所述扫描线连接的用于读出的像素。
(构成31)
如构成30所述的成像元件，还包括：
彼此叠置的多个基板，其中所述像素区域和所述扫描单元设置在所述多个基板中的与所述多个读出单元不同的基板上。
(构成32)
如构成30和31中任一项所述的成像元件，
其中，对于所述多个读出单元中的每个，其布局区域的形状与所述像素单位中的一个的布局区域的形状不同。
(构成33)
如构成30～32中任一项所述的成像元件，
其中，对于所述多个读出单元中的每个，其布局区域的二维面积等于所述像素单位中的一个的布局区域的二维面积。
(构成34)
如构成30～33中任一项所述的成像元件，
其中，对于所述像素单位中的每个，包含在各个像素单位中的所有像素在同一列。
(构成35)
如构成30～34中任一项所述的成像元件，
其中所述多个像素的每个包括：
传感元件，所述传感元件被构造成对入射光进行光电转换，
读出元件，所述读出元件被构造成接收由所述传感元件产生的电荷并当所述像素被选择用于读出时输出像素信号，
传输元件，所述传输元件设置在所述传感元件和所述读出元件的输入端子之间，所述传输元件被构造成控制将在所述传感元件中产生的电荷传输到所述读出元件的输入端子的电荷传输操作，
复位元件，所述复位元件设置在所述读出元件的输入端子和复位电位线之间，所述复位元件被构造成控制从所述读出元件的输入端子清除电荷的复位操作，和
选择晶体管，所述选择晶体管独立于包含在各个像素内的任意其他有源电路元件来控制用于读出的各个像素的选择，所述选择晶体管的导通状态由施加到所述扫描线中的与所述选择晶体管的栅极连接的扫描线的扫描脉冲来控制。
(构成36)
如构成30～35中任一项所述的成像元件，
其中，所述多个像素的每个包括传感元件和读出元件，所述传感元件被构造成对入射光进行光电转换，所述读出元件被构造成接收由所述传感元件产生的电荷并当所述像素被选择用于读出时输出像素信号，和
对于所述多个像素的每个：
所述读出元件在当其电源端子与携带电源电位的电源线导电地连接时输出像素信号，
第一开关元件设置在所述读出元件的电源端子和所述电源线之间的电流路径中，第一开关元件的导通状态由施加到所述扫描线中的与第一开关元件的控制端子连接的扫描线的扫描脉冲来控制，和
没有除了第一开关元件之外的开关元件设置在所述读出元件的电源端子和所述电源线之间的电流路径中。
(构成37)
如构成30～36中任一项所述的成像元件，
其中，对于所述多个像素的每个，所述读出元件是构造成作为放大器的第一晶体管，第一开关元件是构造成作为开关的第二晶体管，
第一晶体管的第一供电电极是所述电源端子并与第二晶体管的供电电极连接，第一晶体管的第二供电电极与所述读出线中的一根连接，并且由所述传感元件产生的电荷接收在第一晶体管的栅电极上，以及
第二晶体管的栅电极是所述控制端子。
(构成38)
如构成30～37中任一项所述的成像元件，
其中所述多个像素的每个还包括：
第二开关元件，第二开关元件设置在所述传感元件和所述读出元件的输入端子之间，第二开关元件被构造成控制将在所述开关元件中产生的电荷传输到所述读出元件的输入端子的电荷传输操作，和
第三开关元件，第三开关元件设置在所述读出元件的输入端子和复位电位线之间，第三开关元件被构造成控制从所述读出元件的输入端子清除电荷的复位操作。
(构成39)
如构成30～38中任一项所述的成像元件，
其中所述多个像素的每个还包括设置在所述传感元件和第二复位电位线之间的第四开关元件，第四开关元件被构造成控制所述传感元件中电荷积分周期的开始。
(构成40)
如构成30～39中任一项所述的成像元件，
其中所述电源线、所述复位电位线和第二复位电位线是同一根线。
(构成41)
如构成30～40中任一项所述的成像元件，
还包括传输选择线、复位选择线和全域快门选择线，每个都与对应行的像素连接，
其中对于所述多个像素的每个，第二开关元件由所述传输选择线中的一根来控制，第三开关元件由所述复位线中的一根来控制，以及第四开关元件由所述全域快门选择线中的一根来控制。
(构成42)
如构成30～41中任一项所述的成像元件，
其中所述多个读出单元的每个的布局区域的二维面积等于N*A，其中A是所述多个像素中的一个的布局区域的二维面积。
(构成43)
一种包括构成30～42中任一项所述的成像元件的电子设备。
[附图标记列表]
60 固态成像元件
61 上基板
62 下基板
71 像素
72 像素块
81 ADC
100 成像装置

Claims (24)

1.一种成像元件，包括：
像素区域，所述像素区域包括配置成行和列的矩阵形式并分组成包括N个像素的像素单位的多个像素，其中N>1，每个列包括来自至少两个像素单位的像素，所述多个像素的每个被构造成感测光并将像素信号输出到多根读出线中的一根，所述多根读出线的每根与所述像素单位中对应像素单位的像素连接；
扫描单元，所述扫描单元在列方向上延伸并被构造成通过向与对应行的像素连接的扫描线施加扫描脉冲来选择用于读出的像素；和
多个读出单元，每个读出单元与所述多根读出线中对应的读出线连接并被构造成对向其输出的像素信号进行模拟数字转换，
其中没有在行方向上延伸并向与像素的列连接的线施加脉冲而能够进行所述的选择用于读出的像素的扫描单元，
对于所述像素单元中的每个，包含在各个所述像素单元中的所有像素在同一列，且每一所述像素单元中的相邻像素设置有共同的读出线。
2.如权利要求1所述的成像元件，还包括：
彼此叠置的多个基板，其中所述像素区域和所述扫描单元设置在所述多个基板中的与所述多个读出单元不同的基板上。
3.如权利要求1所述的成像元件，
其中，对于所述多个读出单元中的每个，其布局区域的形状与所述像素单位中的一个的布局区域的形状不同。
4.如权利要求3所述的成像元件，
其中，对于所述多个读出单元中的每个，其布局区域的二维面积等于所述像素单位中的一个的布局区域的二维面积。
5.如权利要求1所述的成像元件，
其中所述多个像素的每个包括：
传感元件，所述传感元件被构造成对入射光进行光电转换，
读出元件，所述读出元件被构造成接收由所述传感元件产生的电荷并当所述像素被选择用于读出时输出像素信号，
传输元件，所述传输元件设置在所述传感元件和所述读出元件的输入端子之间，所述传输元件被构造成控制将在所述传感元件中产生的电荷传输到所述读出元件的输入端子的电荷传输操作，
复位元件，所述复位元件设置在所述读出元件的输入端子和复位电位线之间，所述复位元件被构造成控制从所述读出元件的输入端子清除电荷的复位操作，和
选择晶体管，所述选择晶体管独立于包含在各个像素内的任意其他有源电路元件来控制用于读出的各个像素的选择，所述选择晶体管的导通状态由施加到所述扫描线中的与所述选择晶体管的栅极连接的扫描线的扫描脉冲来控制。
6.如权利要求1所述的成像元件，
其中，所述多个像素的每个包括传感元件和读出元件，所述传感元件被构造成对入射光进行光电转换，所述读出元件被构造成接收由所述传感元件产生的电荷并当所述像素被选择用于读出时输出像素信号，和对于所述多个像素的每个：
所述读出元件在当其电源端子与携带电源电位的电源线导电地连接时输出像素信号，
第一开关元件设置在所述读出元件的电源端子和所述电源线之间的电流路径中，第一开关元件的导通状态由施加到所述扫描线中的与第一开关元件的控制端子连接的扫描线的扫描脉冲来控制，和没有除了第一开关元件之外的开关元件设置在所述读出元件的电源端子和所述电源线之间的电流路径中。
7.如权利要求6所述的成像元件，
其中，对于所述多个像素的每个，所述读出元件是构造成作为放大器的第一晶体管，第一开关元件是构造成作为开关的第二晶体管，
第一晶体管的第一供电电极是所述电源端子并与第二晶体管的供电电极连接，第一晶体管的第二供电电极与所述读出线中的一根连接，并且由所述传感元件产生的电荷接收在第一晶体管的栅电极上，以及
第二晶体管的栅电极是所述控制端子。
8.如权利要求6所述的成像元件，
其中所述多个像素的每个还包括：
第二开关元件，第二开关元件设置在所述传感元件和所述读出元件的输入端子之间，第二开关元件被构造成控制将在所述开关元件中产生的电荷传输到所述读出元件的输入端子的电荷传输操作，和
第三开关元件，第三开关元件设置在所述读出元件的输入端子和复位电位线之间，第三开关元件被构造成控制从所述读出元件的输入端子清除电荷的复位操作。
9.如权利要求8所述的成像元件，
其中所述多个像素的每个还包括设置在所述传感元件和第二复位电位线之间的第四开关元件，第四开关元件被构造成控制所述传感元件中电荷积分周期的开始。
10.如权利要求8所述的成像元件，
其中所述电源线、所述复位电位线和第二复位电位线是同一根线。
11.如权利要求8所述的成像元件，
还包括传输选择线、复位选择线和全域快门选择线，每个都与对应行的像素连接，
其中对于所述多个像素的每个，第二开关元件由所述传输选择线中的一根来控制，第三开关元件由所述复位线中的一根来控制，以及第四开关元件由所述全域快门选择线中的一根来控制。
12.如权利要求1所述的成像元件，
其中所述多个读出单元的每个的布局区域的二维面积等于N*A，其中A是所述多个像素中的一个的布局区域的二维面积。
13.一种包括权利要求1所述的成像元件的电子设备。
14.如权利要求13所述的电子设备，其中所述成像元件还包括：
彼此叠置的多个基板，其中所述像素区域和所述扫描单元设置在所述多个基板中的与所述多个读出单元不同的基板上。
15.如权利要求13所述的电子设备，
其中，对于所述多个读出单元中的每个，其布局区域的形状与所述像素单位中的一个的布局区域的形状不同。
16.如权利要求15所述的电子设备，
其中，对于所述多个读出单元中的每个，其布局区域的二维面积等于所述像素单位中的一个的布局区域的二维面积。
17.如权利要求13所述的电子设备，
其中，对于所述像素单位中的每个，包含在各个像素单位中的所有像素在同一列。
18.如权利要求13所述的电子设备，
其中所述多个像素的每个包括：
传感元件，所述传感元件被构造成对入射光进行光电转换，
读出元件，所述读出元件被构造成接收由所述传感元件产生的电荷并当所述像素被选择用于读出时输出像素信号，
传输元件，所述传输元件设置在所述传感元件和所述读出元件的输入端子之间，所述传输元件被构造成控制将在所述传感元件中产生的电荷传输到所述读出元件的输入端子的电荷传输操作，
复位元件，所述复位元件设置在所述读出元件的输入端子和复位电位线之间，所述复位元件被构造成控制从所述读出元件的输入端子清除电荷的复位操作，和
选择晶体管，所述选择晶体管独立于包含在各个像素内的任意
其他有源电路元件来控制用于读出的各个像素的选择，所述选择晶体管的导通状态由施加到所述扫描线中的与所述选择晶体管的栅极连接的扫描线的扫描脉冲来控制。
19.如权利要求13所述的电子设备，
其中，所述多个像素的每个包括传感元件和读出元件，所述传感元件被构造成对入射光进行光电转换，所述读出元件被构造成接收由所述传感元件产生的电荷并当所述像素被选择用于读出时输出像素信号，和
对于所述多个像素的每个：
所述读出元件在当其电源端子与携带电源电位的电源线导电地连接时输出像素信号，
第一开关元件设置在所述读出元件的电源端子和所述电源线之间的电流路径中，第一开关元件的导通状态由施加到所述扫描线中的与第一开关元件的控制端子连接的扫描线的扫描脉冲来控制，和
没有除了第一开关元件之外的开关元件设置在所述读出元件的电源端子和所述电源线之间的电流路径中。
20.如权利要求19所述的电子设备，
其中所述多个像素的每个还包括：
第二开关元件，第二开关元件设置在所述传感元件和所述读出元件的输入端子之间，第二开关元件被构造成控制将在所述开关元件中产生的电荷传输到所述读出元件的输入端子的电荷传输操作，和
第三开关元件，第三开关元件设置在所述读出元件的输入端子和复位电位线之间，第三开关元件被构造成控制从所述读出元件的输入端子清除电荷的复位操作。
21.如权利要求20所述的电子设备，
其中所述多个像素的每个还包括设置在所述传感元件和第二复位电位线之间的第四开关元件，第四开关元件被构造成控制所述传感元件中电荷积分周期的开始。
22.一种图像传感器的驱动方法，所述图像传感器包括像素区域和多个读出单元，所述像素区域包括配置成行和列的矩阵形式并分组成包括N个像素的像素单位的多个像素，其中N>1，每个列包括来自至少两个像素单位的像素，所述多个像素的每个被构造成感测光并将像素信号输出到多根读出线中的一根，所述多根读出线的每根与所述像素单位中对应像素单位的像素连接；每个读出单元与所述多根读出线中对应的读出线连接并被构造成对向其输出的像素信号进行模拟数字转换，所述方法包括：
通过向与对应行的像素连接的扫描线施加扫描脉冲来选择用于读出的像素，其中所述的选择用于读出的像素不依赖于向与像素的列连接的线施加任意脉冲，
其中，对于所述像素单元中的每个，包含在各个所述像素单元中的所有像素在同一列，且每一所述像素单元中的相邻像素设置有共同的读出线。
23.如权利要求22所述的方法，其中所述多个像素的每个包括传感元件和读出元件，所述传感元件被构造成对入射光进行光电转换，所述读出元件被构造成接收由所述传感元件产生的电荷并当所述像素被选择用于读出时输出像素信号，所述方法还包括：
在所述的选择用于读出的像素之前：
进行使所有的所述多个像素同时开始电荷积分周期的全域快门操作，和
进行使各像素将在它们的各自传感元件中产生的电荷传输到它们的各自读出元件的传输操作，以及
在所述的选择用于读出的像素之后，进行从已被读出的那些像素的读出元件清除电荷的复位操作。
24.一种成像元件，包括：
像素区域，所述像素区域包括配置成行和列并分组成包括N个像素的像素单位的多个像素，其中N>1，每个列包括来自至少两个像素单位的像素，所述多个像素的每个被构造成感测光并当被选择用于读出时将像素信号输出到多根读出线中的一根，所述多根读出线的每根与所述像素单位中对应像素单位的像素连接；
扫描单元，所述扫描单元在列方向上延伸并被构造成通过向与对应行的像素连接的扫描线施加扫描脉冲来选择用于读出的像素；和
多个读出单元，每个读出单元与所述多根读出线中对应的读出线连接并被构造成对向其输出的像素信号进行模拟数字转换，
其中每个扫描脉冲独立于任意其他选择信号来选择与向其施加各个扫描脉冲的所述扫描线连接的用于读出的像素，
其中，对于所述像素单元中的每个，包含在各个所述像素单元中的所有像素在同一列，且每一所述像素单元中的相邻像素设置有共同的读出线。
CN201810263386.3A 2013-02-21 2014-02-13 固态成像元件、电子设备和图像传感器的驱动方法 Active CN108419034B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013032089A JP5984018B2 (ja) 2013-02-21 2013-02-21 固体撮像素子、および撮像装置
JP2013-032089 2013-02-21
CN201480005997.8A CN104956663B (zh) 2013-02-21 2014-02-13 固态成像元件和成像装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201480005997.8A Division CN104956663B (zh) 2013-02-21 2014-02-13 固态成像元件和成像装置

Publications (2)

Publication Number Publication Date
CN108419034A true CN108419034A (zh) 2018-08-17
CN108419034B CN108419034B (zh) 2021-01-19

Family

ID=50189748

Family Applications (3)

Application Number Title Priority Date Filing Date
CN201810263386.3A Active CN108419034B (zh) 2013-02-21 2014-02-13 固态成像元件、电子设备和图像传感器的驱动方法
CN202010263907.2A Active CN111556263B (zh) 2013-02-21 2014-02-13 固态成像元件和成像装置
CN201480005997.8A Active CN104956663B (zh) 2013-02-21 2014-02-13 固态成像元件和成像装置

Family Applications After (2)

Application Number Title Priority Date Filing Date
CN202010263907.2A Active CN111556263B (zh) 2013-02-21 2014-02-13 固态成像元件和成像装置
CN201480005997.8A Active CN104956663B (zh) 2013-02-21 2014-02-13 固态成像元件和成像装置

Country Status (6)

Country Link
US (4) US9621833B2 (zh)
JP (1) JP5984018B2 (zh)
KR (3) KR102566553B1 (zh)
CN (3) CN108419034B (zh)
TW (1) TWI592016B (zh)
WO (1) WO2014129148A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5984018B2 (ja) * 2013-02-21 2016-09-06 ソニー株式会社 固体撮像素子、および撮像装置
WO2016159032A1 (ja) 2015-03-30 2016-10-06 株式会社ニコン 撮像素子および撮像装置
EP3298773A4 (en) * 2015-05-19 2018-05-16 Magic Leap, Inc. Semi-global shutter imager
JP6289425B2 (ja) * 2015-09-25 2018-03-07 キヤノン株式会社 撮像素子およびその製造方法、撮像装置、撮像方法ならびにプログラム
EP3451651B1 (en) 2016-04-27 2022-06-08 Sony Group Corporation Imaging control device, imaging control method, and imaging apparatus
CN111510648B (zh) * 2016-05-31 2022-08-16 索尼半导体解决方案公司 传感器和系统
CN110024373B (zh) * 2016-11-14 2021-05-28 富士胶片株式会社 摄像装置、摄像方法及存储介质
JP6832155B2 (ja) 2016-12-28 2021-02-24 ソニーセミコンダクタソリューションズ株式会社 画像処理装置、画像処理方法、及び画像処理システム
KR102406996B1 (ko) 2017-04-07 2022-06-08 삼성전자주식회사 이미지 센서
JP7198507B2 (ja) * 2017-08-08 2023-01-04 国立大学法人静岡大学 距離画像測定装置及び距離画像測定方法
JP7023659B2 (ja) 2017-09-29 2022-02-22 キヤノン株式会社 撮像装置、撮像システム、移動体
JP2019149713A (ja) * 2018-02-27 2019-09-05 ソニーセミコンダクタソリューションズ株式会社 センサ素子および電子機器
JP2020028098A (ja) * 2018-08-17 2020-02-20 ソニーセミコンダクタソリューションズ株式会社 撮像装置、電子機器
EP3627830A1 (en) * 2018-09-18 2020-03-25 IniVation AG Image sensor and sensor device for imaging temporal and spatial contrast

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010084695A1 (ja) * 2009-01-21 2010-07-29 ソニー株式会社 固体撮像素子およびカメラシステム
CN101964877A (zh) * 2009-07-23 2011-02-02 索尼公司 固体摄像装置、用于固体摄像装置的驱动方法和电子设备
CN102401906A (zh) * 2010-09-19 2012-04-04 同方威视技术股份有限公司 辐射探测器及其成像装置、电极结构和获取图像的方法
CN102469276A (zh) * 2010-11-15 2012-05-23 索尼公司 固态成像设备和调节参考电压的方法
CN102468316A (zh) * 2010-11-11 2012-05-23 索尼公司 固态成像设备和电子装置
US20130001404A1 (en) * 2011-06-30 2013-01-03 Guy Meynants Pixel array with individual exposure control for a pixel or pixel region
CN102918648A (zh) * 2010-06-02 2013-02-06 索尼公司 半导体器件、固态成像器件和相机系统

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5848577A (ja) * 1981-09-18 1983-03-22 Semiconductor Res Found 固体撮像装置の画像信号読出し方法
JPH0518309A (ja) 1991-07-12 1993-01-26 Daihatsu Motor Co Ltd エンジン冷却水温の検出値校正装置
JP4349232B2 (ja) * 2004-07-30 2009-10-21 ソニー株式会社 半導体モジュール及びｍｏｓ型固体撮像装置
TW201101476A (en) * 2005-06-02 2011-01-01 Sony Corp Semiconductor image sensor module and method of manufacturing the same
JP2007228460A (ja) * 2006-02-27 2007-09-06 Mitsumasa Koyanagi 集積センサを搭載した積層型半導体装置
FR2924532B1 (fr) * 2007-11-30 2009-12-18 E2V Semiconductors Capteur d'image a pixel a quatre ou cinq transistors avec reduction de bruit de reinitialisation
KR101448918B1 (ko) 2007-12-18 2014-10-15 삼성전자주식회사 픽셀 데이터의 고속 출력이 가능한 ｃｍｏｓ 이미지 센서
JP5151507B2 (ja) * 2008-01-29 2013-02-27 ソニー株式会社 固体撮像素子、固体撮像素子の信号読み出し方法および撮像装置
JP5165520B2 (ja) * 2008-10-01 2013-03-21 ソニー株式会社 固体撮像装置、撮像装置、および固体撮像装置のａｄ変換方法
JP2010279016A (ja) * 2009-04-30 2010-12-09 Sony Corp 固体撮像素子とその駆動方法および撮像装置
JP5083272B2 (ja) 2009-05-07 2012-11-28 ソニー株式会社 半導体モジュール
JP2010283624A (ja) * 2009-06-05 2010-12-16 Panasonic Corp 固体撮像装置およびその制御方法
US8310580B2 (en) * 2009-07-27 2012-11-13 Sony Corporation Solid-state imaging device and camera system for suppressing occurrence of quantization vertical streaks
JP5458869B2 (ja) 2009-12-21 2014-04-02 ソニー株式会社 固体撮像装置およびその駆動方法、カメラ
JP5500007B2 (ja) * 2010-09-03 2014-05-21 ソニー株式会社 固体撮像素子およびカメラシステム
US8817154B2 (en) * 2012-08-30 2014-08-26 Omnivision Technologies, Inc. Image sensor with fixed potential output transistor
JP5984018B2 (ja) * 2013-02-21 2016-09-06 ソニー株式会社 固体撮像素子、および撮像装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010084695A1 (ja) * 2009-01-21 2010-07-29 ソニー株式会社 固体撮像素子およびカメラシステム
CN101964877A (zh) * 2009-07-23 2011-02-02 索尼公司 固体摄像装置、用于固体摄像装置的驱动方法和电子设备
CN102918648A (zh) * 2010-06-02 2013-02-06 索尼公司 半导体器件、固态成像器件和相机系统
CN102401906A (zh) * 2010-09-19 2012-04-04 同方威视技术股份有限公司 辐射探测器及其成像装置、电极结构和获取图像的方法
CN102468316A (zh) * 2010-11-11 2012-05-23 索尼公司 固态成像设备和电子装置
CN102469276A (zh) * 2010-11-15 2012-05-23 索尼公司 固态成像设备和调节参考电压的方法
US20130001404A1 (en) * 2011-06-30 2013-01-03 Guy Meynants Pixel array with individual exposure control for a pixel or pixel region

Also Published As

Publication number Publication date
US20170171490A1 (en) 2017-06-15
US20180343411A1 (en) 2018-11-29
US20150381918A1 (en) 2015-12-31
US20190349548A1 (en) 2019-11-14
US10694135B2 (en) 2020-06-23
KR20230119734A (ko) 2023-08-16
CN108419034B (zh) 2021-01-19
KR102566553B1 (ko) 2023-08-14
CN111556263B (zh) 2023-03-24
WO2014129148A1 (en) 2014-08-28
JP5984018B2 (ja) 2016-09-06
CN111556263A (zh) 2020-08-18
CN104956663B (zh) 2020-04-14
US9621833B2 (en) 2017-04-11
CN104956663A (zh) 2015-09-30
TWI592016B (zh) 2017-07-11
US10375335B2 (en) 2019-08-06
TW201434316A (zh) 2014-09-01
KR20150122630A (ko) 2015-11-02
US10070087B2 (en) 2018-09-04
KR20210048581A (ko) 2021-05-03
JP2014165520A (ja) 2014-09-08

Similar Documents

Publication Publication Date Title
CN108419034A (zh) 固态成像元件和成像装置
CN101926162B (zh) 图像传感器的取样与读出
US8023025B2 (en) Photoelectric conversion apparatus and image pickup system using the same
CN106817546A (zh) 固态摄像设备以及摄像系统
JP2011082768A (ja) 固体撮像装置および撮像装置
US11825216B2 (en) Image sensor
JP2006050566A (ja) 物理情報取得方法および物理情報取得装置並びに物理量分布検知の半導体装置
CN106254726A (zh) 摄像装置及摄像模块
WO2016052219A1 (ja) 固体撮像装置、信号処理方法、及び、電子機器
KR100494098B1 (ko) Cmos 이미지 센서
CN109997353B (zh) 拍摄元件及电子相机
JP6922905B2 (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
US10778924B2 (en) Image sensing device
JP2008060269A (ja) 光電変換装置及び撮像装置
JP2016040874A (ja) 固体撮像装置
JPWO2018062561A1 (ja) 撮像素子およびカメラ
CN113382214A (zh) 图像感测装置及其图像合并方法
CN216852142U (zh) 像素阵列和图像传感器
US20240056699A1 (en) Imaging device and electronic apparatus
US9445061B2 (en) Image sensors with pixel array sub-sampling capabilities
JP2018057048A (ja) 固体撮像装置及び撮像システム
CN116419080A (zh) 像素阵列、图像传感器及其控制方法
KR20220165407A (ko) 이미지 장치, 이미지 센서, 및 이미지 센서의 동작 방법
JP2024012182A (ja) イメージセンサ及びそれを含む電子装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant