CN216852142U - 像素阵列和图像传感器 - Google Patents

Abstract

本实用新型涉及像素阵列和图像传感器，包括多个按行和列设置的像素组，每个像素组包括位于相邻列的第一微像素组和第二微像素组，第一微像素组和第二微像素组结构相同且为两像素共享结构；每个像素组的第一微像素组和第二微像素组在行方向或者列方向上错开一个像素交错设置。本申请的像素阵列通过采用交错式像素组结构方式，可以使得像素阵列中对角线方向上的像素的布局和布线相同，改善图像传感器中对角线方向上器件布局的一致性，可以用于解决采用Bayer阵列方式的两个绿色像素的光电响应不一致而引起的噪声，并且采用像素共享结构结构紧凑，布局合理，还可以大幅度提高像素的光电转换增益，提升图像传感器采集的图像品质。

Description

像素阵列和图像传感器

技术领域

本实用新型涉及图像传感器技术领域，尤其涉及一种像素阵列和图像传感器。

背景技术

图像传感器广泛应用于多种电子设备以捕获和识别人物或场景的图像信息，例如视频监控系统、智能电话、数字相机、医疗器械、无人机、智能AI 以及人脸识别等应用场合。特别是制造CMOS(互补型金属氧化物半导体)图像传感器技术的快速发展，使人们对图像传感器的输出图像品质有了更高的要求。

图像传感器是响应于光而生成电信号的基于半导体的传感器，作为数字摄像头的重要组成部分，其可以将入射光信号转换为电荷信号，然后将电荷信号转换为电压或电流信号，最后将转换后的电信号输出。图像传感器包含有感光像素阵列，感光像素阵列用来采集图像阵列光信号信息，以转换为图像阵列电信号数据，供终端使用。图像传感器像素阵列中，像素之间的晶体管器件布局可能会有所不同，例如采用共享结构方式布局的像素，包含有两像素共享、四像素共享，甚至八像素共享。采用共享型结构的图像传感器像素阵列，竖直或水平或对角线方向上相邻像素的器件布局结构会有所不同。图像传感器的像素阵列一般采用Bayer(拜耳)阵列格式布局红色、绿色、蓝色三色像素以形成2X2阵列像素结构，其中在对角线方向上布置有一个红色像素、一个蓝色像素，并在另一对角线方向上布置有两个绿色像素。

在构思及实现本申请过程中，申请人发现现有的共享型结构布局方式的像素阵列中，两个绿色像素中的器件布局方式会有所不同，器件布局方式不完全相同的两个绿色像素的光电响应可能会不完全一致，从而引起绿色像素信号噪声，从而会给信号处理过程中的白平衡算法步骤带来误差。

前面的叙述在于提供一般的背景信息，并不一定构成现有技术。

实用新型内容

有鉴于此，本实用新型的目的在于提供一种像素阵列和图像传感器，可以用于改善图像传感器的绿色像素的器件布局的一致性，消除因绿色像素光电响应不一致性引起的噪声，并且还可以大幅度提高像素的光电转换增益，提升图像传感器采集的图像品质，提升产品竞争力。

为了实现上述目的，本申请实施例提供一种像素阵列，该像素阵列包括阵列设置的像素组，每个所述像素组包括相邻设置的第一微像素组和第二微像素组，所述第一微像素组和所述第二微像素组结构相同且为两像素共享结构；其中，

所述第一微像素组包括第一感光像素单元、第二感光像素单元以及与所述第一感光像素单元和所述第二感光像素单元连接的第一共享结构，所述第一感光像素单元和所述第二感光像素单元位于所述像素阵列的相邻像素行或相邻像素列，且呈对称设置；

所述第二微像素组包括第三感光像素单元、第四感光像素单元以及与所述第三感光像素单元和所述第四感光像素单元连接的第二共享结构，所述第三感光像素单元和所述第四感光像素单元位于所述像素阵列的相邻像素行或相邻像素列，且呈对称设置；

每个感光像素单元均包括相互连接的光电二极管和传输晶体管；

其中，以一个所述感光像素单元为一个单位，每个所述像素组的第一微像素组和第二微像素组在行方向或者列方向上错开一个单位交错设置。

可选地，所述第一感光像素单元位于所述像素阵列的第2m行，所述第二感光像素单元位于所述像素阵列的第2m+1行，所述第三感光像素单元位于所述像素阵列的第2m-1行，所述第四感光像素位于所述像素阵列的第2m 行，其中m为大于或等于1的自然数。

可选地，所述第一感光像素单元位于所述像素阵列的第2m-1行，所述第二感光像素单元位于所述像素阵列的第2m行，所述第三感光像素单元位于所述像素阵列的第2m行，所述第四感光像素位于所述像素阵列的第2m+1 行，其中m为大于或等于1的自然数。

可选地，所述第一感光像素单元位于所述像素阵列的第2n列，所述第三感光像素单元位于所述像素阵列的第2n+1列，所述第二感光像素单元位于所述像素阵列的第2n-1列，所述第四感光像素位于所述像素阵列的第2n列，其中n为大于或等于1的自然数。

可选地，所述第一感光像素单元位于所述像素阵列的第2n-1列，所述第二感光像素单元位于所述像素阵列的第2n列，所述第三感光像素单元位于所述像素阵列的第2n列，所述第四感光像素位于所述像素阵列的第2n+1列，其中n为大于或等于1的自然数。

可选地，所述第一感光像素单元或第三感光像素单元包括相互连接的第一光电二极管和第一传输晶体管，所述第二感光像素单元或所述第四感光像素单元包括相互连接的第二光电二极管和第二传输晶体管，所述第一共享结构或第二共享结构包括一源极跟随晶体管、一复位晶体管以及一漂浮扩散有源区；其中，

所述第一光电二极管的一端接地，另一端与所述第一传输晶体管的源极相连；所述第二光电二极管的一端接地，另一端与所述第二传输晶体管的源极相连；所述第一传输晶体管的漏极、所述第二传输晶体管的漏极、所述源极跟随晶体管的栅极以及所述复位晶体管的源极与所述漂浮扩散有源区相连；所述源极跟随晶体管的漏极、所述复位晶体管的漏极连接对应的电源信号线，所述源极跟随晶体管的源极连接对应的信号输出线。

可选地，所述第一共享结构或第二共享结构还包括一像素选择晶体管；其中，所述源级跟随晶体管的源级与所述像素选择晶体管的漏极相连，所述像素选择晶体管的源级连接对应的信号输出线。

可选地，所述漂浮扩散有源区包括第一部分和第二部分；所述源极跟随晶体管位于所述漂浮扩散有源区的第一部分在列方向上或者行方向上远离所述第一光电二极管和第二光电二极管的一侧，所述漂浮扩散有源区的第二部分位于所述源极跟随晶体管远离所述漂浮扩散有源区的第一部分的一侧，所述复位晶体管位于所述漂浮扩散有源区的第二部分远离所述源极跟随晶体管的一侧。

可选地，所述像素选择晶体管位于所述源极跟随晶体管在列方向上或者行方向上的一侧。

可选地，所述第一光电二极管位于所述第二光电二极管的上方或者左方，所述第一传输晶体管位于所述第一光电二极管的角部，所述第二传输晶体管位于所述第二光电二极管的角部，所述漂浮扩散有源区的第一部分位于所述第一传输晶体管和所述第二传输晶体管之间，所述第一传输晶体管和所述第二传输晶体管对称设置于所述漂浮扩散有源区的两侧。

可选地，所述第一传输晶体管以45度或135度倾斜角度设置于对应的所述第一光电二极管的角部；所述第二传输晶体管相应以135度或45度倾斜角度设置于对应的所述第二光电二极管的角部。

可选地，所述像素阵列还包括多个第一金属走线组，每个金属走线组对应一行或一列所述像素组，所述金属走线组包括：第一金属走线、第二金属走线、第三金属走线、第四金属走线，每行或每列所述像素组对应所述像素阵列的三行或三列像素；其中，

所述第一金属走线、所述第二金属走线以及所述第三金属走线用于为每行或每列所述像素组中对应的所述传输晶体管提供传输控制信号；

所述第四金属走线，用于为每行或每列所述像素组中的复位晶体管提供复位信号。

可选地，所述金属走线组还包括第五金属走线，所述第五金属走线用于为每行或每列所述像素组中的像素选择晶体管提供像素选择信号。

可选地，每个所述像素组的所述第一感光像素单元与所述第四感光像素单元位于同一行，每个所述像素组的所述第二感光像素单元位于所述第一感光像素单元的后一行，每个所述像素组的所述第三感光像素单元位于所述第四感光像素单元的前一行；其中，

所述第一金属走线、所述第二金属走线、所述第三金属走线、所述第四金属走线、所述第五金属走线均延行方向延伸；

所述第一金属走线位于所述第三感光像素单元列方向上的一侧，所述第二金属走线位于所述第一感光像素单元和第四感光像素单元靠近所述第三感光像素单元的一侧，所述第三金属走线位于所述第二感光像素单元靠近所述第四感光像素单元的一侧，所述第四金属走线位于所述第三感光像素单元列方向上远离所述第一金属走线的一侧，所述第五金属走线位于所述第一感光像素单元列方向上远离所述第二金属走线的一侧。

可选地，每个所述像素组的所述第一感光像素单元与所述第四感光像素单元位于同一列，每个所述像素组的所述第二感光像素单元位于所述第一感光像素单元的前一列，每个所述像素组的所述第三感光像素单元位于所述第四感光像素单元的后一列；其中，

所述第一金属走线、所述第二金属走线、所述第三金属走线、所述第四金属走线、所述第五金属走线均延列方向延伸；

所述第一金属走线位于所述第二感光像素单元行方向上的一侧，所述第二金属走线位于所述第一感光像素单元和第四感光像素单元靠近所述第二感光像素单元的一侧，所述第三金属走线位于所述第三感光像素单元靠近所述第四感光像素单元的一侧，所述第四金属走线位于所述第二感光像素单元行方向上远离所述第一金属走线的一侧，所述第五金属走线位于所述第一感光像素单元行方向上远离所述第二金属走线的一侧。

可选地，所述像素阵列还包括多条第一垂直金属走线，一条所述第一垂直金属走线对应一列像素，用于进行信号输出；其中，

每个所述像素组对应两列像素，每条所述第一垂直金属走线位于对应列像素的一侧。

可选地，所述像素阵列还包括多条第二垂直金属走线，一条所述第二垂直金属走线对应一列像素，用于提供电源信号；其中，

每个所述像素组对应两列像素，每条所述第二垂直金属走线位于对应列像素的一侧。

可选地，所述像素阵列还包括多条第一水平金属走线，一条所述第一水平金属走线对应一行像素，用于进行信号输出；其中，

每个所述像素组对应两行像素，每条所述第一水平金属走线位于对应行像素的一侧。

可选地，所述像素阵列还包括多条第二水平金属走线，一条所述第二水平金属走线对应一行像素，用于提供电源信号；其中，

每个所述像素组对应两行像素，每条所述第二水平金属走线位于对应行像素的一侧。

可选地，每个所述像素组的所述第一感光像素单元与所述第四感光像素单元设置于同一行或者同一列；其中，所述第一感光像素单元和所述第三感光像素单元为相同颜色感光像素单元，或者，所述第二感光像素单元和所述第四感光像素单元为相同颜色感光像素单元。

可选地，每个所述像素组的所述第二感光像素单元与所述第三感光像素单元设置于同一行或者同一列；其中，所述第一感光像素单元和所述第三感光像素单元为相同颜色感光像素单元，或者，所述第二感光像素单元和所述第四感光像素单元为相同颜色感光像素单元。

基于同一发明构思，本申请提供一种图像传感器，作为其中一种实施方式，所述图像传感器包括上述任一实施方式所述的像素阵列。

基于同一发明构思，本申请还提供一种图像传感器的控制方法，应用于上述任一实施方式所述的图像传感器，作为其中一种实施方式，所述方法包括在所述图像传感器的一帧时序内对采用滚动曝光的方式对每行像素组内的像素进行图像信息采集，依次包括：

对位于所述第2m行的所述第一感光像素单元与所述第四感光像素单元或者所述第二感光像素单元与所述第三感光像素单元分别进行第一次复位，以清除所述第2m行像素的光电二极管中的电荷；

开始对所述第2m行像素进行曝光；

对对应位于所述第2m+1行的第二感光像素单元或者第四感光像素单元进行第一次复位，以清除所述第2m+1行像素的光电二极管中的电荷；

开始对所述第2m+1行像素进行曝光

对位于所述第2m行的所述第一感光像素单元与所述第四感光像素单元或者所述第二感光像素单元与所述第三感光像素单元分别进行第二次复位，以清除所述第2m行像素中的漂浮扩散有源区中的电荷；读取所述第2m行像素的复位信号；

结束所述第2m行像素的曝光，并转移所述第2m行像素的光电二极管中的电荷至相应的漂浮扩散有源区；

读取所述第2m行像素的初始光电信号；

对对应位于所述第2m+1行的第二感光像素单元或者第四感光像素单元进行第二次复位，以清除所述第2m+1行像素中的漂浮扩散有源区中的电荷；

读取所述第2m+1行像素的复位信号；

结束所述第2m+1行像素的曝光，并转移所述第2m+1行像素的光电二极管中的电荷至相应的漂浮扩散有源区；

读取所述第2m+1行像素的初始光电信号。

可选地，每行像素的曝光周期相同。

综上，本申请实施例提供的像素阵列，通过设置多个按阵列设置的像素组，每个像素组包括相邻设置的第一微像素组和第二微像素组，第一微像素组和第二微像素组结构相同且为两像素共享结构；第一微像素组包括第一感光像素单元、第二感光像素单元以及与第一感光像素单元和第二感光像素单元连接的第一共享结构，第一感光像素单元和第二感光像素单元位于像素阵列的相邻像素行或相邻像素列，且呈对称设置；第二微像素组包括第三感光像素单元、第四感光像素单元以及与第三感光像素单元和第四感光像素单元连接的第二共享结构，第三感光像素单元和第四感光像素单元位于像素阵列的相邻像素行或相邻像素列，且呈对称设置，每个感光像素单元均包括相互连接的光电二极管和传输晶体管，以一个感光像素单元为一个单位，每个像素组的第一微像素组和第二微像素组在行方向或者列方向上错开一个单位交错设置。因此，本申请的像素阵列通过采用交错式像素组结构方式，可以使得像素阵列中对角线方向上的像素的布局和布线相同，改善图像传感器中对角线方向上器件布局的一致性，从而可以用于解决采用Bayer阵列方式的两个绿色像素的光电响应不一致而引起的噪声，并且采用像素共享结构结构紧凑，布局合理，还可以大幅度提高像素的光电转换增益，提升图像传感器采集的图像品质，提升产品竞争力。

本申请提供的图像传感器和图像传感器的控制方法与本申请提供的像素阵列属于同一发明构思，因此具有相同的有益效果。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本申请的实施例，并与说明书一起用于解释本申请的原理。为了更清楚地说明本申请实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1是本申请一实施例提供的像素阵列的交错式像素结构的电路示意图；

图2是本申请一实施例提供的像素阵列的交错式像素结构的版图示意图；

图3是本申请一实施例提供的像素阵列的像素共享结构的版图示意图；

图4是本申请一实施例提供的像素阵列的阵列电路示意图；

图5是本申请一实施例提供的像素阵列的阵列版图示意图；

图6是本申请一实施例提供的图像传感器的控制时序示意图。

本申请目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。通过上述附图，已示出本申请明确的实施例，后文中将有更详细的描述。这些附图和文字描述并不是为了通过任何方式限制本申请构思的范围，而是通过参考特定实施例为本领域技术人员说明本申请的概念。

具体实施方式

为了使本领域的技术人员更好地理解本申请的技术方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整的描述。显然，所描述的实施例仅仅是本申请一部分的实施例，而不是全部的实施例。本领域普通技术人员基于本申请的实施例，在没有创造性劳动前提下获得的所有其它实施例，都应当属于本申请的保护范围。

需要说明的是，本申请的说明书、权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，但不必用于描述特定的顺序或先后次序。应当理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”及其任何变形，意图在于覆盖不排他的包含，例如，包括了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可以包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其他步骤或单元。

本文中，一个元件、端口、组件或部分与另一个元件、端口、组件或部分“相连”、“连接”，可以理解为直接电性连接，或者也可以理解为存在中间元件的间接电性连接。除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。

首先，需要说明的是，下文以图中X方向为行方向，Y方向为列方向进行详细描述，当然也可以是X方向为列方向，Y方向为行方向，两者只是行和列的定义不同，均在本申请保护范围内，例如图1中一个像素组可以分别在三行两列中，也可以是两行三列。

下文主要以像素阵列中的第一行像素组，即第一至第三行像素为例进行说明。

请参考图1，图1是本申请一实施例提供的像素阵列的交错式像素结构的电路示意图。如图1所示，像素阵列包括阵列设置的像素组(图1中仅示出一个)，每个像素组包括位于相邻列的第一微像素组和第二微像素组，第一微像素组和第二微像素组结构相同且为两像素共享结构；其中，

第一微像素组包括第一感光像素单元、第二感光像素单元以及与第一感光像素单元和第二感光像素单元连接的第一共享结构，第一感光像素单元和第二感光像素单元位于像素阵列的相邻像素行且呈对称设置；

第二微像素组包括第三感光像素单元、第四感光像素单元以及与第三感光像素单元和第四感光像素单元连接的第二共享结构，第三感光像素单元和第四感光像素单元位于像素阵列的相邻像素行且呈对称设置，每个感光像素单元均包括相互连接的光电二极管(101a/201a/101b/201b)和传输晶体管 (102a/202a/102b/202b)；

其中，以一个感光像素单元为一个单位，每个像素组的第一微像素组和第二微像素组呈在列方向上错开一个单位交错设置。

需要说明的是，后文描述中，每行像素组对应3行像素，每列像素组对应2列像素。并且本实施例中所说的交错设置指单个感光像素单元交错设置，即每个像素组的第一微像素组和第二微像素组内存在对应的感光像素单元位于同一行。同列的相邻两个像素组呈交错设置指两个像素组之间存在对应的感光像素单元位于同一行。

在一实施方式中，如图1所示，第一感光像素单元位于像素阵列的第2m 行，第二感光像素单元位于像素阵列的第2m+1行，第三感光像素单元位于像素阵列的第2m-1行，第四感光像素位于像素阵列的第2m行，其中m为大于或等于1的自然数。

在一实施方式中，第一感光像素单元位于像素阵列的第2m-1行，第二感光像素单元位于像素阵列的第2m行，第三感光像素单元位于像素阵列的第 2m行，第四感光像素位于像素阵列的第2m+1行，其中m为大于或等于1 的自然数。

在一实施方式中，如图1所示，第一感光像素单元包括相互连接的第一光电二极管101a和第一传输晶体管102a，第二感光像素单元包括相互连接的第二光电二极管201a和第二传输晶体管202a，第一共享结构包括第一源极跟随晶体管301a、第一复位晶体管303a以及第一漂浮扩散有源区304a；其中，第一光电二极管101a的一端接地，另一端与第一传输晶体管102a的源极相连；第二光电二极管201a的一端接地，另一端与第二传输晶体管202a的源极相连；第一传输晶体管102a的漏极、第二传输晶体管202a的漏极、第一源极跟随晶体管301a的栅极以及第一复位晶体管303a的源极与第一漂浮扩散有源区304a相连；第一源极跟随晶体管301a的漏极、第一复位晶体管303a 的漏极连接对应的电源信号线vdd，第一源跟随晶体管301a的源极连接对应的信号输出线output(n)，图1中示出的为第一、二列像素，即第一列像素组，n为1。

第三感光像素单元包括相互连接的第三光电二极管101b和第三传输晶体管102b，第四感光像素单元包括相互连接的第四光电二极管201b和第四传输晶体管202b，第二共享结构包括第二源极跟随晶体管301b、第二复位晶体管303b以及第二漂浮扩散有源区304b；其中，第三光电二极管101b的一端接地，另一端与第三传输晶体管102b的源极相连；第四光电二极管201b 的一端接地，另一端与第四传输晶体管202b的源极相连；第三传输晶体管102b的漏极、第四传输晶体管202b的漏极、第二源极跟随晶体管301b的栅极以及第二复位晶体管303b的源极与第二漂浮扩散有源区304b相连；第二源极跟随晶体管301b的漏极、第二复位晶体管303b的漏极连接对应的电源信号线vdd，第二源跟随晶体管301b的源极连接对应的信号输出线output (n+1)，图1中示出的为第一、二列像素，即第一列像素组，n为1。

具体地，由于第一微像素组和第二微像素组结构相同，因此对于微像素组的具体电路连接方式是相同的，只是在像素阵列中由于在不同像素行，连接的信号线不同，因此为了更好的描述，本实施例中对第一微像素组和第二微像素组均通过不同的命名和标号进行了说明。

在一实施方式中，如图1所示，第一共享结构还包括第一像素选择晶体管302a；第一像素选择晶体管302a的漏极与第一源级跟随晶体管301a的源级连接，第一像素选择晶体管302a的源级连接对应的信号输出线output(n)；

第二共享结构还包括第二像素选择晶体管302b；第二像素选择晶体管 302b的漏极与第二源级跟随晶体管301b的源级连接，第二像素选择晶体管 302b的源级连接对应的信号输出线output(n+1)。

请参考图2，图2是本申请一实施例提供的像素阵列的交错式像素结构的版图示意图。如图2所示，在一实施方式，第一漂浮扩散有源区304a包括第一部分304a′和第二部分304a″，第二漂浮扩散有源区304b包括第一部分 304b′和第二部分304b″；其中，

第一源极跟随晶体管301a位于第一漂浮扩散有源区304a的第一部分304a′在行方向远离第一光电二极管101a的一侧，第一漂浮扩散有源区304a 的第二部分304a″位于第一源极跟随晶体管301a远离第一漂浮扩散有源区 304a的第一部分的一侧，第一复位晶体管303a位于第一漂浮扩散有源区304a 的第二部分304a″的一侧；

第二源极跟随晶体管301b位于第二漂浮扩散有源区304b的第一部分 304b′在行方向远离第二光电二极管201a的一侧，第二漂浮扩散有源区304b 的第二部分304b″位于第二源极跟随晶体管301b远离第二漂浮扩散有源区 304b的第一部分的一侧，第二复位晶体管303b位于第二漂浮扩散有源区304b 的第二部分304b″的一侧。

在一实施方式中，第一像素选择晶体管302a位于第一源极跟随晶体管 301a的一侧，第二像素选择晶体管302b位于第二源极跟随晶体管301b的一侧。

在一实施方式中，第一光电二极管101a位于第二光电二极管201a的上方，第一传输晶体管102a位于第一光电二极管101a的角部，第二传输晶体管202a位于第二光电二极管201a的角部，第一漂浮扩散有源区304a的第一部分304a′位于第一传输晶体管102a和第二传输晶体管202a之间，第一传输晶体管102a和第二传输晶体管202a对称设置于第一漂浮扩散有源区304a的两侧。

第三光电二极管101b位于第四光电二极管201b的上方，第三传输晶体管102b位于第三光电二极管101b的角部，第四传输晶体管202b位于第四光电二极管201b的角部，第二漂浮扩散有源区304b的第一部分304b′位于第三传输晶体管102b和第四传输晶体管202b之间，第三传输晶体管102b和第四传输晶体管202b对称设置于第二漂浮扩散有源区304b的两侧。

具体地，为了更清楚的进行说明，请结合参考图1至图3，图3是本申请一实施例提供的像素阵列的像素共享结构的版图示意图。图3仅仅示出像素共享结构的器件版图，即示出第一微像素组的器件版图。本实施方式中对于微像素组中漂浮扩散区的结构和微像素组的器件布局进行了限定。漂浮扩散有源区紧邻源跟随晶体管，漂浮扩散有源区使用金属线与源跟随晶体管的栅极相连，金属线对漂浮扩散有源区的寄生电容的贡献，相对现有技术大幅降低。漂浮扩散有源区分为第一部分和第二部分，第一部分和第二部分相连接，并且第一部分和第二部分有源区的面积，相对现有技术的共享型像素结构布局方式，设计灵活自由，可以将有源区面积本身贡献的电容做到很低，因此可以大幅度提高像素的光电转换增益。

需要说明的是，本实施方式中，第一微像素组中，第一传输晶体管102a 位于第一光电二极管101a的右下角，第二传输晶体管202a位于第二光电二极管201a的右上角，同样，第二微像素组和第一微像素组相同。当然，也可以是其他方位角，并且传输晶体管设置的方向优选地以45度或135度倾斜角度设置于对应的光电二极管的角部，上述角度设置可以提升电荷传输稳定性和像素尺寸的优化。当然也可以是85度或者其他角度，本方案对此不作限制。

请参考图1或图2，在一实施方式中，像素阵列还包括多个第一金属走线组，每个金属走线组对应一行像素组，图中示出第一行像素组，及第一至低三行像素，对应的金属走线组包括：第一金属走线TX1、第二金属走线TX2、第三金属走线TX3、第四金属走线RST1、每行像素组对应像素阵列的三行像素；其中，

第一金属走线TX1、第二金属走线TX2以及第三金属走线TX3用于为对应的每行像素的传输晶体管提供传输控制信号；

第四金属走线RST1，用于为每行像素组中的复位晶体管提供复位信号。

具体地，各金属线作为时序控制线，对像素组中各相应器件的栅极电位进行操作。具体地，图1或图2中示出的像素组中，第二微像素组的第三传输晶体管102b的栅极连接至第一金属走线TX1，第一微像素组的第一传输晶体管102a的栅极和第二微像素组的第四传输晶体管202b的栅极连接至第二金属走线TX2，第一微像素组的第二传输晶体管202a的栅极连接至第三金属走线TX3，第一微像素组的第一复位晶体管303a的栅极和第二微像素组的第二复位晶体管303b的栅极连接至第四金属走线RST1，第一微像素组的第一像素选择晶体管302a的栅极和第二微像素组的第二像素选择晶体302b的栅极连接至第五金属走线RS1。

请参考图1或图2，在一实施方式中，第一金属走线组还包括第五金属走线RS1，第五金属走线RS1，用于为每行像素组中的像素选择晶体管提供像素选择信号。

请参考图2，在一实施方式，每个像素组的第一感光像素单元与第四感光像素单元位于于同一行，每个像素组的第二感光像素单元位于第一感光像素单元的后一行，每个像素组的第三感光像素单元位于第四感光像素单元的前一行；其中，

第一金属走线TX1、第二金属走线TX2、第三金属走线TX3、第四金属走线RST1、第五金属走线RS1均延行方向延伸；

第一金属走线TX1位于第三感光像素单元的列方向的一侧，第二金属走线TX2位于第一感光像素单元和第四感光像素单元靠近第三感光像素单元的一侧，第三金属走线TX3位于第二感光像素单元靠近第四感光像素单元的一侧，第四金属走线RST1位于第三感光像素单元列方向上远离所述第一金属走线的一侧，第五金属走线RS1位于第一感光像素单元列方向上远离所述第二金属走线的一侧。

具体地，第一金属走线TX1位于第三光电二极管101b的顶部，第二金属走线TX2位于第一光电二极管101a和第四光电二极管201b的顶部，第三金属走线TX3位于第二光电二极管201a的顶部，第四金属走线RST1位于第三光电二极管101b的底部，第五金属走线RS1位于第一光电二极管101a的底部。

在一实施方式中，第一金属走线TX1、第二金属走线TX2、第三金属走线TX3、第四金属走线RST1以及第五金属走线RS1位于同一金属层。

具体的，例如第一金属走线TX1、第二金属走线TX2、第三金属走线TX3、第四金属走线RST1以及第五金属走线RS1在半导体制造工艺中采用第二层金属。需要说明的是，此处仅以像素阵列的第一行像素组，即第一行至第三行像素为例进行说明，即每行像素组对应的第一金属走线组中的每行金属走线均位于同一金属层。

如图1所示，在一实施方式中，像素阵列还包括多条第一垂直金属走线 output(output1、2…)，一条第一垂直金属走线对应一列像素，用于进行信号输出；其中，

每个像素组对应两列像素，每条第一垂直金属走线output位于对应列像素的一侧。

如图1所示，在一实施方式中，像素阵列还包括多条第二垂直金属走线 Vdd，一条第二垂直金属走线Vdd对应一列像素，用于提供电源信号；其中，

每个像素组对应两列像素，每条第二垂直金属走线Vdd位于对应列像素的右侧。

在一实施方式中，第一垂直金属走线output与第二垂直金属走线Vdd在半导体制造工艺中位于同一金属层，且与第一金属走线TX1、第二金属走线 TX2、第三金属走线TX3、第四金属走线RST1和第五金属走线RS1位于不同金属层。

具体地，在其他实施方式中，第一垂直金属走线和第二垂直金属走线也可以位于不同金属层。例如，例如第一金属走线、第二金属走线、第三金属走线、第四金属走、第五金属走，在半导体制造工艺中可以采用的是第一层金属，而第一垂直金属走线在半导体制造工艺中采用的是第二层金属，第三垂直金属线在半导体制造工艺中采用的是第三层金属。

在一实施方式中，像素阵列还包括多条第六金属走线(图中未示出)，用于提供电源信号；其中，第六金属走线为水平金属走线，且第六金属走线与第二垂直金属走线位于同一金属层。

具体地，设置第六金属走线，用于提供电源信号，可以形成网格状布局。

请参考图4和图5，图4是本申请一实施例提供的像素阵列的阵列电路示意图。图5是本申请一实施例提供的像素阵列的阵列版图示意图。图4和图5示出像素阵列中6×6像素阵列部分。如图4和图5所示，每个像素组的第一感光像素单元与第四感光像素单元设置于同一行；其中，

第二感光像素单元和第四感光像素单元为相同颜色的感光像素单元，或者，第一感光像素单元进而第三感光像素单元为相同颜色的感光像素单元。

具体地，例如，第二感光像素单元和第四感光像素单元为绿色感光像素单元，或者，第一感光像素单元进而第三感光像素单元为绿色感光像素单元。

具体地，如图4所示，行标记为2(m-1)、2m-1、2m、2m+1、2(m+1)、2(m+1)+1、2(m+2)，列标记为n-2、n-1、n、n+1、n+2、n+3，其中m为大于等于1的自然数，n为大于等于2的自然数(可知此处起始行为第0行，即前述的第一行，起始列为第0列，即前述的第一列)。第x行像素的传输晶体管的栅极与金属走线TX<x>相连，其中x等于2(m-1)、2m-1、2m、2m+1、 2(m+1)、2(m+1)+1、2(m+2)；与相应像素组的复位晶体管的栅极相连接的金属走线，分别标记RST<m-1>、RST<m>、RST<m+1>；与相应像素组的像素选择晶体管的栅极相连接的金属走线，分别标记RS<m-1>、RS<m>、 RS<m+1>。其中，像素阵列，列信号输出线从左到右分别标记为output<y>，其中y等于n-2、n-1、n、n+1、n+2、n+3，同时还标出了电源信号Vdd列线。如图4所示，在本实施方式中每个像素组中的第二感光像素单元和第四感光像素单元，或者，第一感光像素单元和第三感光像素单元，在像素阵列中都是对角线布置结构方式，其版图布局结构完全相同，例如与位置坐标(2m， n)形成对角线的像素是(2m-1，n-1)、(2m+1，n+1)、(2(m+1)，n+2)，其像素的版图布局结构完全相同。在以Bayer阵列方式布置红色、绿色、蓝色像素中的绿色像素时，对应的光电二极管为第二感光像素单元和第四感光像素单元中的光电二极管，或者，第一感光像素单元进而第三感光像素单元中的光电二极管，不会存在光电响应不一致的问题，不会产生绿色像素信号的噪声问题。

值得一提的是，本申请的图像传感器的像素阵列中的像素组，可以是对上述像素组的任何一种进行以下操作变换形成的结构：以像素组水平中心线上下翻转180度、以像素组垂直中心线左右翻转180度、以像素组中心顺时针旋转180度、以像素组中心逆时针旋转180度。

因此，本申请实施例提供的像素阵列，通过采用交错式像素组结构方式，可以使得像素阵列中对角线方向上的像素的布局和布线相同，改善图像传感器中对角线方向上器件布局的一致性，从而可以用于解决采用Bayer阵列方式的两个绿色像素的光电响应不一致而引起的噪声，并且采用像素共享结构结构紧凑，布局合理，还可以大幅度提高像素的光电转换增益，提升图像传感器采集的图像品质，提升产品竞争力。

基于同一发明构思，本申请实施例还提供一种图像传感器，该图像传感器包括上述任一实施方式的像素阵列。

基于同一发明构思，本申请还提供一种图像传感器的控制方法，应用于上述任一实施方式的图像传感器。下面以图像传感器中的第2m和2m+1行像素的时序进行详细说明，其它行像素的时序可采用2m和2m+1行像素的时序依次顺序实施。请结合参考图4和图6，图6是本申请一实施例提供的图像传感器的控制时许示意图。在图示时序中，高电位表示晶体管处于开启状态，低电位表示晶体管处于关闭状态，read时序的高电位脉冲表征像素通过列信号线output输出信号，由外部列电路读取并进行下一步处理。

如图6所示，该控制方法包括在图像传感器的一帧时序内采用行滚动曝光的方式对每行像素进行图像信息采集，每行像素之间的曝光结束的顺序与曝光开始的顺序相同，每行像素之间的信号读取的顺序也与每行像素曝光开始的顺序相同，并且图像传感器采集同一帧像素阵列信号时，每行像素的曝光时间相同。具体地，对第2m行像素进行图像信息采集依次包括：

对位于第2m行的所述第一感光像素单元与所述第四感光像素单元或者所述第二感光像素单元与所述第三感光像素单元分别进行第一次复位，以清除第2m行像素的光电二极管中的电荷。具体操作是，给予第2m行像素的金属走线TX<2m>高电位脉冲操作，及RST<m-1>、RST<m>高电位脉冲操作。

开始对第2m行像素进行曝光。具体地，第2m行像素的光电二极管中的电荷清除完毕后，像素开始进行曝光。

对位于第2m行的所述第一感光像素单元与所述第四感光像素单元或者所述第二感光像素单元与所述第三感光像素单元分别进行第二次复位，以清除第2m行像素中的漂浮扩散有源区中的电荷。具体操作是，将金属走线 RS<m-1>、RS<m>置为高电位，给予金属走线RST<m-1>、RST<m>高电位脉冲操作。

读取第2m行像素的复位信号。具体地，此操作位于第2m行像素进行第二次复位之后，具体操作是，保持金属走线RS<m-1>、RS<m>为高电位状态，经信号输出线output<y>输出复位信号，记作2m_R，由外部列电路接收读取。

结束第2m行像素的曝光，并转移第2m行像素的光电二极管中的电荷至相应的漂浮扩散有源区。具体操作是，保持金属走线RS<m-1>、RS<m>为高电位状态，给予第2m行像素的金属走线TX<2m>高电位脉冲操作，像素曝光结束，曝光周期记为T。

读取第2m行像素的初始光电信号。具体地，此操作位于第2m行像素电荷转移之后。具体操作是，保持金属走线RS<m-1>、RS<m>为高电位状态，经信号输出线output<y>输出初始光电信号，记作2m_S，由外部列电路接收读取，然后将金属走线RS<m-1>置为低电位状态。

因此，第2m行像素采集到的光电信号Sig(2m,y):

Sig(2m,y)＝2m_R(y)-2m_S(y)；

其中y等于n-2、n-1、n、n+1、n+2、n+3。

在一实施方式中，在对位于第2m行的所述第一感光像素单元与所述第四感光像素单元或者所述第二感光像素单元与所述第三感光像素单元分别进行第一次复位后对对应位于第2m+1行的第二感光像素单元或者第四感光像素单元进行第一次复位，以清除第2m+1行像素的光电二极管中的电荷；

在读取第2m行像素的初始光电信号后对对应位于第2m+1行的第二感光像素单元或者第四感光像素单元进行第二次复位，以清除第2m+1行像素中的漂浮扩散有源区中的电荷。

具体地，对于第2m+1行像素，如图6所示，相对于第2m行像素，对第 2m+1行像素进行图像信息采集的时序控制如下：

对对应位于第2m+1行的第二感光像素单元或者第四感光像素单元的第一次复位操作位于第2m行像素的第一次复位之后。具体操作为，给予第2m+1 行像素的金属走线TX<2m+1>高电位脉冲操作，并同时给予金属走线 RST<m>高电位脉冲操作。

开始对第2m+1行像素进行曝光。具体地，第2m+1行像素的光电二极管中的电荷清除完毕后，像素开始进行曝光。

对对应位于第2m+1行的第二感光像素单元或者第四感光像素单元进行第二次复位操作。具体地，该操作位于第2m行像素读取初始光电信号操作之后。具体操作是，保持金属走线RS<m>为高电位状态，给予金属走线 RST<m>高电位脉冲操作。

读取第2m+1行像素的复位信号。具体地，该操作位于第2m+1行像素进行第二次复位之后。具体操作是，保持金属走线RS<m>为高电位状态，经信号输出线output<y>输出复位信号，记作2m+1_R，由外部列电路接收读取。

结束第2m+1行像素的曝光，并对第2m+1行像素的电荷转移，即将第 2m+1行像素的光电二极管中的电荷分别转移至相应的漂浮扩散有源区中。具体操作是，保持金属走线RS<m>为高电位状态，给予第2m+1行像素的金属走线TX<2m+1>高电位脉冲操作，曝光周期记为T。

读取第2m+1行像素的初始光电信号，此操作位于第2m+1行像素电荷转移之后。具体操作是，保持金属走线RS<m>为高电位状态，经信号输出线 output<y>输出初始光电信号，记作2m+1_S，由外部列电路接收读取，然后将金属走线RS<m>置为低电位状态。

第2m+1行像素采集到的光电信号Sig(2m+1,y):

Sig(2m+1,y)＝2m+1_R(y)-2m+1_S(y)；

其中y等于n-2、n-1、n、n+1、n+2、n+3。

为了更清楚的进行说明，将两行的各个步骤结合说明，2m行和2m+1行的各步骤具体依次如下：

对位于第2m行的第一感光像素单元与第四感光像素单元或者第二感光像素单元与第三感光像素单元分别进行第一次复位，以清除第2m行像素的光电二极管中的电荷；

开始对第2m行像素进行曝光；

对对应位于第2m+1行的第二感光像素单元或者第四感光像素单元进行第一次复位，以清除第2m+1行像素的光电二极管中的电荷；

开始对第2m+1行像素进行曝光

对位于第2m行的第一感光像素单元与第四感光像素单元或者第二感光像素单元与第三感光像素单元分别进行第二次复位，以清除第2m行像素中的漂浮扩散有源区中的电荷；读取第2m行像素的复位信号；

结束第2m行像素的曝光，并转移第2m行像素的光电二极管中的电荷至相应的漂浮扩散有源区；

读取第2m行像素的初始光电信号；

对对应位于第2m+1行的第二感光像素单元或者第四感光像素单元进行第二次复位，以清除第2m+1行像素中的漂浮扩散有源区中的电荷；

读取第2m+1行像素的复位信号；

结束第2m+1行像素的曝光，并转移第2m+1行像素的光电二极管中的电荷至相应的漂浮扩散有源区；

读取第2m+1行像素的初始光电信号。

值得一提的是，如图6所示，金属走线RST<m>的信号时序并没有示出完整，因为本申请中的一行像素组对应三行像素，即一条RST金属走线对应三行像素，也就是每条RST金属走线控制三行像素进行复位操作。当然，根据前述的像素阵列的结构，本领域技术人员可以推导得到。

值得一提的是，如图4或图5所示，像素阵列中像素组与像素组之间交错的行，例如第2m行，第2(m+1)行等，在进行复位操作时，需要通过两根复位金属走线，例如第2m行像素在进行复位时，需要通过金属走线RST (m-1)和RST(m)。而其他像素行则只需一根复位金属走线进行复位控制。

需要说明的是，本方法实施例未进行说明或详细说明的地方请参考前述实施例描述，此处不再进行赘述。

综上，本实施例提供的图像传感器及其控制方法，通过采用交错式像素组结构方式，可以使得像素阵列中对角线方向上的像素的布局和布线相同，改善图像传感器中对角线方向上器件布局的一致性，从而可以用于解决采用 Bayer阵列方式的两个绿色像素的光电响应不一致而引起的噪声，并且采用像素共享结构结构紧凑，布局合理，还可以大幅度提高像素的光电转换增益，提升图像传感器采集的图像品质，提升产品竞争力。

在本说明书的描述中，参考术语“一实施例”、“一实施方式”、“示例”或“具体示例”等的描述意指结合该实施例、所述方式或示例描述的具体特征、结构、材料或者特点包含于本申请的至少一个实施例、实施方式或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例、实施方式或示例。而且描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例中以合适的方式结合。此外，本领域的技术人员可以将本说明书中描述的不同实施例、实施方式或示例进行接合和组合。

以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。

Claims (22)

1.一种像素阵列，其特征在于，包括阵列设置的像素组，每个所述像素组包括相邻设置的第一微像素组和第二微像素组，所述第一微像素组和所述第二微像素组结构相同且为两像素共享结构；其中，

所述第一微像素组包括第一感光像素单元、第二感光像素单元以及与所述第一感光像素单元和所述第二感光像素单元连接的第一共享结构，所述第一感光像素单元和所述第二感光像素单元位于所述像素阵列的相邻像素行或相邻像素列，且呈对称设置；

所述第二微像素组包括第三感光像素单元、第四感光像素单元以及与所述第三感光像素单元和所述第四感光像素单元连接的第二共享结构，所述第三感光像素单元和所述第四感光像素单元位于所述像素阵列的相邻像素行或相邻像素列，且呈对称设置；

每个感光像素单元均包括相互连接的光电二极管和传输晶体管；

其中，以一个所述感光像素单元为一个单位，每个所述像素组的第一微像素组和第二微像素组在行方向或者列方向上错开一个单位交错设置。

2.根据权利要求1所述的像素阵列，其特征在于，所述第一感光像素单元位于所述像素阵列的第2m行，所述第二感光像素单元位于所述像素阵列的第2m+1行，所述第三感光像素单元位于所述像素阵列的第2m-1行，所述第四感光像素位于所述像素阵列的第2m行，其中m为大于或等于1的自然数。

3.根据权利要求1所述的像素阵列，其特征在于，所述第一感光像素单元位于所述像素阵列的第2m-1行，所述第二感光像素单元位于所述像素阵列的第2m行，所述第三感光像素单元位于所述像素阵列的第2m行，所述第四感光像素位于所述像素阵列的第2m+1行，其中m为大于或等于1的自然数。

4.根据权利要求1所述的像素阵列，其特征在于，所述第一感光像素单元位于所述像素阵列的第2n列，所述第三感光像素单元位于所述像素阵列的第2n+1列，所述第二感光像素单元位于所述像素阵列的第2n-1列，所述第四感光像素位于所述像素阵列的第2n列，其中n为大于或等于1的自然数。

5.根据权利要求1所述的像素阵列，其特征在于，所述第一感光像素单元位于所述像素阵列的第2n-1列，所述第二感光像素单元位于所述像素阵列的第2n列，所述第三感光像素单元位于所述像素阵列的第2n列，所述第四感光像素位于所述像素阵列的第2n+1列，其中n为大于或等于1的自然数。

6.根据权利要求1所述的像素阵列，其特征在于，所述第一感光像素单元或第三感光像素单元包括相互连接的第一光电二极管和第一传输晶体管，所述第二感光像素单元或所述第四感光像素单元包括相互连接的第二光电二极管和第二传输晶体管，所述第一共享结构或第二共享结构包括一源极跟随晶体管、一复位晶体管以及一漂浮扩散有源区；其中，

所述第一光电二极管的一端接地，另一端与所述第一传输晶体管的源极相连；所述第二光电二极管的一端接地，另一端与所述第二传输晶体管的源极相连；所述第一传输晶体管的漏极、所述第二传输晶体管的漏极、所述源极跟随晶体管的栅极以及所述复位晶体管的源极与所述漂浮扩散有源区相连；所述源极跟随晶体管的漏极、所述复位晶体管的漏极连接对应的电源信号线，所述源极跟随晶体管的源极连接对应的信号输出线。

7.根据权利要求6所述的像素阵列，其特征在于，所述第一共享结构或第二共享结构还包括一像素选择晶体管；其中，所述源极跟随晶体管的源极与所述像素选择晶体管的漏极相连，所述像素选择晶体管的源极连接对应的信号输出线。

8.根据权利要求6所述的像素阵列，其特征在于，所述漂浮扩散有源区包括第一部分和第二部分；所述源极跟随晶体管位于所述漂浮扩散有源区的第一部分在列方向上或者行方向上远离所述第一光电二极管和第二光电二极管的一侧，所述漂浮扩散有源区的第二部分位于所述源极跟随晶体管远离所述漂浮扩散有源区的第一部分的一侧，所述复位晶体管位于所述漂浮扩散有源区的第二部分远离所述源极跟随晶体管的一侧。

9.根据权利要求7所述的像素阵列，其特征在于，所述像素选择晶体管位于所述源极跟随晶体管在列方向上或者行方向上的一侧。

10.根据权利要求6所述的像素阵列，其特征在于，所述第一光电二极管位于所述第二光电二极管的上方或者左方，所述第一传输晶体管位于所述第一光电二极管的角部，所述第二传输晶体管位于所述第二光电二极管的角部，所述漂浮扩散有源区的第一部分位于所述第一传输晶体管和所述第二传输晶体管之间，所述第一传输晶体管和所述第二传输晶体管对称设置于所述漂浮扩散有源区的两侧。

11.根据权利要求10所述的像素阵列，其特征在于，所述第一传输晶体管以45度或135度倾斜角度设置于对应的所述第一光电二极管的角部；所述第二传输晶体管相应以135度或45度倾斜角度设置于对应的所述第二光电二极管的角部。

12.根据权利要求1所述的像素阵列，其特征在于，所述像素阵列还包括多个第一金属走线组，每个金属走线组对应一行或一列所述像素组，所述金属走线组包括：第一金属走线、第二金属走线、第三金属走线、第四金属走线，每行或每列所述像素组对应所述像素阵列的三行或三列像素；其中，

所述第一金属走线、所述第二金属走线以及所述第三金属走线用于为每行或每列所述像素组中对应的所述传输晶体管提供传输控制信号；

所述第四金属走线，用于为每行或每列所述像素组中的复位晶体管提供复位信号。

13.根据权利要求12所述的像素阵列，其特征在于，所述金属走线组还包括第五金属走线，所述第五金属走线用于为每行或每列所述像素组中的像素选择晶体管提供像素选择信号。

14.根据权利要求13所述的像素阵列，其特征在于，每个所述像素组的所述第一感光像素单元与所述第四感光像素单元位于同一行，每个所述像素组的所述第二感光像素单元位于所述第一感光像素单元的后一行，每个所述像素组的所述第三感光像素单元位于所述第四感光像素单元的前一行；其中，

所述第一金属走线、所述第二金属走线、所述第三金属走线、所述第四金属走线、所述第五金属走线均延行方向延伸；

所述第一金属走线位于所述第三感光像素单元列方向上的一侧，所述第二金属走线位于所述第一感光像素单元和第四感光像素单元靠近所述第三感光像素单元的一侧，所述第三金属走线位于所述第二感光像素单元靠近所述第四感光像素单元的一侧，所述第四金属走线位于所述第三感光像素单元列方向上远离所述第一金属走线的一侧，所述第五金属走线位于所述第一感光像素单元列方向上远离所述第二金属走线的一侧。

15.根据权利要求13所述的像素阵列，其特征在于，每个所述像素组的所述第一感光像素单元与所述第四感光像素单元位于同一列，每个所述像素组的所述第二感光像素单元位于所述第一感光像素单元的前一列，每个所述像素组的所述第三感光像素单元位于所述第四感光像素单元的后一列；其中，

所述第一金属走线、所述第二金属走线、所述第三金属走线、所述第四金属走线、所述第五金属走线均延列方向延伸；

所述第一金属走线位于所述第二感光像素单元行方向上的一侧，所述第二金属走线位于所述第一感光像素单元和第四感光像素单元靠近所述第二感光像素单元的一侧，所述第三金属走线位于所述第三感光像素单元靠近所述第四感光像素单元的一侧，所述第四金属走线位于所述第二感光像素单元行方向上远离所述第一金属走线的一侧，所述第五金属走线位于所述第一感光像素单元行方向上远离所述第二金属走线的一侧。

16.根据权利要求14所述的像素阵列，其特征在于，所述像素阵列还包括多条第一垂直金属走线，一条所述第一垂直金属走线对应一列像素，用于进行信号输出；其中，

每个所述像素组对应两列像素，每条所述第一垂直金属走线位于对应列像素的一侧。

17.根据权利要求16所述的像素阵列，其特征在于，所述像素阵列还包括多条第二垂直金属走线，一条所述第二垂直金属走线对应一列像素，用于提供电源信号；其中，

每个所述像素组对应两列像素，每条所述第二垂直金属走线位于对应列像素的一侧。

18.根据权利要求15所述的像素阵列，其特征在于，所述像素阵列还包括多条第一水平金属走线，一条所述第一水平金属走线对应一行像素，用于进行信号输出；其中，

每个所述像素组对应两行像素，每条所述第一水平金属走线位于对应行像素的一侧。

19.根据权利要求18所述的像素阵列，其特征在于，所述像素阵列还包括多条第二水平金属走线，一条所述第二水平金属走线对应一行像素，用于提供电源信号；其中，

每个所述像素组对应两行像素，每条所述第二水平金属走线位于对应行像素的一侧。

20.根据权利要求1所述的像素阵列，其特征在于，每个所述像素组的所述第一感光像素单元与所述第四感光像素单元设置于同一行或者同一列；其中，所述第一感光像素单元和所述第三感光像素单元为相同颜色感光像素单元，或者，所述第二感光像素单元和所述第四感光像素单元为相同颜色感光像素单元。

21.根据权利要求1所述的像素阵列，其特征在于，每个所述像素组的所述第二感光像素单元与所述第三感光像素单元设置于同一行或者同一列；其中，所述第一感光像素单元和所述第三感光像素单元为相同颜色感光像素单元，或者，所述第二感光像素单元和所述第四感光像素单元为相同颜色感光像素单元。

22.一种图像传感器，其特征在于，包括：如权利要求1至21任一项所述的像素阵列。

Images