CN102209207B - 固态成像装置和成像装置 - Google Patents

固态成像装置和成像装置 Download PDF

Info

Publication number
CN102209207B
CN102209207B CN201110068303.3A CN201110068303A CN102209207B CN 102209207 B CN102209207 B CN 102209207B CN 201110068303 A CN201110068303 A CN 201110068303A CN 102209207 B CN102209207 B CN 102209207B
Authority
CN
China
Prior art keywords
row
column signal
selector
shared pixel
electric conversion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201110068303.3A
Other languages
English (en)
Other versions
CN102209207A (zh
Inventor
庄司贵史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN102209207A publication Critical patent/CN102209207A/zh
Application granted granted Critical
Publication of CN102209207B publication Critical patent/CN102209207B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/10—Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming different wavelengths into image signals
    • H04N25/11—Arrangement of colour filter arrays [CFA]; Filter mosaics
    • H04N25/13—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements
    • H04N25/134—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements based on three different wavelength filter elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/767—Horizontal readout lines, multiplexers or registers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明涉及固态成像装置和具有该固态成像装置的成像装置。该固态成像装置包括：多个共用像素部分，按照矩阵的形式布置，使得能够输出在相同行中布置的多个光电转换元件的像素信号；多条行地址线，用来选择每一行中的光电转换元件中的一些；以及扫描部分，所述扫描部分允许通过适合于一次一个地、顺序地选择所述多条行地址线的寻址来输出所述多个光电转换元件的像素信号，其中，所述多条行地址线与每一个共用像素部分中的在相同行中布置的所述多个光电转换元件连接，使得所述扫描部分在寻址期间能够单独地选择每一个共用像素部分中的在相同行中布置的所述多个光电转换元件。

Description

固态成像装置和成像装置
技术领域
本发明涉及具有多个光电转换元件的固态成像装置和具有该固态成像装置的成像装置。
背景技术
固态成像装置包括多个像素电路，每一个像素电路具有光电转换元件。
多个像素电路按照二维矩阵的形式布置在半导体基板的一个表面上。
在多个像素电路中，行地址线通常与像素电路的矩阵的每一行连接，并且，列信号线与其每一列连接。多条行地址线与垂直扫描部分连接。
当垂直扫描部分选择行地址线时，与该行地址线连接的多个像素电路中的光电转换元件的像素信号从多个像素电路被输出到多条列信号线。
此外，垂直扫描部分执行适合于在每一个扫描周期一次一个地、顺序地选择所有的多条行地址线的寻址，从而允许固态成像装置在每一个扫描周期输出构成一个图像的多个像素信号。
随便提一下，除了光电转换元件以外，每一个像素电路还包括适合于基于光电转换元件将像素信号输出到列信号线的读出电路。该读出电路包括多个晶体管。
因此，可能的布置将会是在多个光电转换元件之间共享读出电路，而不是为每一个光电转换元件提供读出电路(日本专利特开No.2007-115994)。
这样有助于总体上减少固态成像装置中的每一个读出电路中的 晶体管的数目，从而有助于每一个光电转换元件的更大的受光面积。
发明内容
然而，适合于输出多个光电转换元件的像素信号的读出电路输出从多个光电转换元件中选择的一个光电转换元件的像素信号。
读出电路不能同时输出多个光电转换元件的多个像素信号。
因此，如果与一个读出电路连接的两个光电转换元件被布置在相同行中，则会出现下述问题。
也就是说，即使垂直扫描部分执行适合于在每一个扫描周期顺序地、一次选择一条行地址线的寻址，读出电路也仅仅能够输出在相同行中布置的两个光电转换元件的像素信号中的任意一个。
如果一个读出电路与上述的在相同行中布置的两个光电转换元件相关联，则可以在每一个扫描周期读出仅仅构成图像的一半的多个像素信号。结果，需要两个扫描周期来读出一个图像。
另一方面，除了寻址以外，垂直扫描部分必须确定当前扫描周期是第一周期还是第二周期，并且根据确定结果，选择要输出在相同行中布置的两个光电转换元件中的哪一个光电转换元件的像素信号。
因此，需要这样的固态成像装置：当从共用的像素部分输出多个光电转换元件的像素信号时，该固态成像装置能够在每一个扫描周期不受约束地输出所述多个光电转换元件的像素信号。
根据本发明的第一方式的固态成像装置包括多个共用像素部分、多条行地址线和扫描部分。多个共用像素部分按照矩阵的形式布置，使得能够输出在相同行中布置的多个光电转换元件的像素信号。多条行地址线用来选择每一行中的光电转换元件中的一些。扫描部分允许通过适合于一次一个地、顺序地选择多条行地址线的寻址来输出多个光电转换元件的像素信号。多条行地址线与每一个共用像素部分中的在相同行中布置的多个光电转换元件连接，使得扫描部分能够在寻址期间单独地选择每一个共用像素部分中的在相同行中布置的多个光电转换元件。
在第一方式中，多条行地址线与每一个共用像素部分中的在相同行中布置的多个光电转换元件连接，以允许在寻址期间单独地选择光电转换元件。
结果，每一个共用像素部分中的在相同行中布置的多个光电转换元件能够通过适合于一次一个地、顺序地选择多条行地址线的寻址来输出像素信号。
根据本发明的第二方式的成像装置包括固态成像装置、光学器件和信号处理部分。光学器件将入射光引导到固态成像装置上。信号处理部分对来自固态成像装置的输出信号进行处理。固态成像装置包括多个共用像素部分、多条行地址线和扫描部分。多个共用像素部分按照矩阵的形式布置，使得能够输出在相同行中布置的多个光电转换元件的像素信号。多条行地址线用来选择每一行中的光电转换元件中的一些。扫描部分允许通过适合于一次一个地、顺序地选择多条行地址线的寻址来输出多个光电转换元件的像素信号。多条行地址线与每一个共用像素部分中的在相同行中布置的多个光电转换元件连接，使得扫描部分能够在寻址期间单独地选择每一个共用像素部分中的在相同行中布置的多个光电转换元件。
在从共用像素部分输出多个光电转换元件的像素信号时，本发明允许在每一个扫描周期不受约束地输出所述多个光电转换元件的像素信号。
附图说明
图1是根据本发明第一实施例的固态成像装置的框图；
图2是示出图1中所示的像素阵列部分的一部分的放大图的布局图；
图3是图1中所示的共享像素电路的电路图；
图4是图3中所示的共享像素电路的主要部分的截面图；
图5是图2中所示的共享像素电路中的滤色器的说明图；
图6A和图6B是从图1中所示的像素阵列部分进行读出的说明 图；
图7A和图7B是分别在图6A和图6B中所示的步骤之后由第一和第二列电路保持数据的说明图；
图8A至图8D是与左/右选择信号结合使用寻址的固态成像装置(根据比较例的固态成像装置)中的读出的时序图；
图9A至图9C是根据第一实施例的固态成像装置中的读出的时序图；
图10A和图10B是根据比较例的固态成像装置的主要部件的框图；
图11A至图11J是根据比较例的固态成像装置中的对于两行的同时逐列求和(simultaneous column-by-column summation)的时序图；
图12A至图12G是根据第一实施例的固态成像装置中的对于两行的同时逐列求和的时序图；以及
图13是根据本发明第二实施例的成像装置的框图。
具体实施方式
下面将参照附图给出对本发明的优选实施例的描述。应该注意，将按照下列顺序给出描述：
1.第一实施例(固态成像装置的例子)
2.比较例(固态成像装置的比较例)
3.第二实施例(成像装置的例子)
<1.第一实施例>
[固态成像装置1的配置]
图1是根据本发明第一实施例的固态成像装置1的框图。
图1中所示的固态成像装置1包括传感器控制部分11、垂直扫描部分12、第一水平扫描部分13、第一列处理部分14、像素阵列部分15、第二列处理部分16、第二水平扫描部分17和数据处理部分18。
例如，根据如图1中所示的布置，这些电路被布置在半导体基板上。
此外，图1中所示的固态成像装置1还包括多条垂直信号线HL、多条垂直地址选择线VL和两条水平扫描线HOUT。
像素阵列部分15包括按照二维矩阵的形式布置在半导体基板的一个表面上的多个共享像素电路21。
图2是示出图1中所示的像素阵列部分15的一部分的放大图的布局图。
图2示出按照2行×3列的形式布置的六个共享像素电路21。
图2还示出多条垂直地址选择线VL和多条垂直信号线HL。垂直地址选择线VL沿着多个共享像素电路21的行延伸。垂直信号线HL沿着多个共享像素电路21的列延伸。
图2中所示的共享像素电路21中的每一个包括一个浮置扩散区(FD区22)和四个像素区23。
四个像素区23按照2行×2列的形式布置。
FD区22被布置在四个像素区23的中央处。
在下文中，如果在四个像素区23之间进行区分，则相对于图2中所示的方位，将使用左、右、上和下。
图3是图2中所示的共享像素电路21的电路图。
图3是四像素共享结构的电路图，在该四像素共享结构中，四个像素电路27共享一个读出电路26。
读出电路26包括浮置扩散FD、放大晶体管31、选择晶体管32和复位晶体管33。例如，读出电路26被布置在图2中所示的FD区22中。
每一个像素电路27包括光电二极管34和传送栅晶体管(transfer gate transistor)35。四个像素电路27中的每一个被布置在图2中所示的四个像素区23之一中。
光电二极管34将入射光转换为与入射光的光强度相称的电荷(在这种情况下，电子)。
例如，传送栅晶体管35是MOS(金属氧化物半导体)晶体管。
传送栅晶体管35的漏极与光电二极管34连接，其源极与浮置扩 散FD连接，其栅极与垂直地址选择线VL之一连接。
传送栅晶体管35在接通(ON)时将由光电二极管34产生的电荷传送到浮置扩散FD。
例如，复位晶体管33是MOS晶体管。
复位晶体管33的漏极与电源Vdd连接，其源极与浮置扩散FD连接，其栅极与未示出的复位信号线连接。
复位晶体管33在接通时将浮置扩散FD复位到电源Vdd的电位。
例如，选择晶体管32是MOS晶体管。
选择晶体管32的漏极与电源Vdd连接，其源极与放大晶体管31连接，其栅极与垂直地址选择线VL之一连接。
例如，放大晶体管31是MOS晶体管。
放大晶体管31的漏极与选择晶体管32连接，其源极与垂直信号线HL之一连接，其栅极与浮置扩散FD连接。放大晶体管31形成源极跟随器放大器(source follower amplifier)。
当选择晶体管32接通时，放大晶体管31将与浮置扩散FD的电位相称的像素信号输出至垂直信号线HL之一。
在图3中所示的共享像素电路21中，例如，当复位晶体管33被接通时，浮置扩散FD被复位。
于是，当选择晶体管32之一被垂直地址选择线VL之一接通时，光电二极管34的电荷被传送到浮置扩散FD。
当选择晶体管32被接通时，放大晶体管31将与在浮置扩散FD中累积的电荷相称的像素信号输出到垂直信号线HL之一。
如上所述，在共享像素电路21中，浮置扩散FD在多个光电二极管之间被共享。
这使得共享像素电路21不可能同时输出多个光电二极管34的像素信号。
共享像素电路21一次一个地输出多个光电二极管34的像素信号。
图4是图3中所示的共享像素电路21的主要部分的截面图。
例如，图4中所示的共享像素电路21被形成在p型硅基板(半导体基板)41上。
在硅基板41的除了活性区域(active region)以外的区域中，例如，形成元件隔离绝缘膜42。在基板的活性区域中，形成构成单位像素的多个光电二极管34。在光电二极管34的区域中形成n型区域。更具体地说，通过该n型区域和包围该n型区域的p型区域之间的pn结来形成光电二极管34。
硅基板41是足够薄以至于允许光从其后表面(第一表面)入射到硅基板41上。虽然硅基板41的厚度根据固态成像装置1的类型而变化，但是，当用于可见光时，硅基板41的厚度为2μm至6μm，当用于近红外光时，硅基板41的厚度为6μm至10μm。
在硅基板41的活性区域中形成构成读出电路26的晶体管31至33的源极或漏极和浮置扩散FD。
传送栅晶体管35的栅极44通过由硅氧化物制成的栅极绝缘膜43被形成在硅基板41的第二表面侧上。例如，栅极44由多晶硅形成。
在传送栅晶体管35和其它晶体管31至33的上方形成布线层45。支撑基板46通过未示出的粘合剂层被设置在布线层45上。为了加强基板的强度而设置支撑基板46。例如，支撑基板46由硅基板41制成。
在基板的第一表面侧上形成硅氧化物膜47。遮光膜48被形成为具有开口，在所述开口中形成有光电二极管34。例如，遮光膜48由铝膜形成。另一方面，如果入射光在基板中被充分地吸收，则不必在像素部分中形成遮光膜48。
在硅氧化物膜47和遮光膜48的上方形成硅氮化物膜49。滤色器50被形成在硅氮化物膜49的上方，以仅仅透射特定波长范围的光。芯片上透镜(On-chip lens)51被形成在滤色器50上，以将入射光聚焦到光电二极管34上。
图5是图2中所示的共享像素电路21中的滤色器50的说明图。
图5中所示的每一个框与形成有光电二极管34的像素区23之一相关联。
在图5中，红R、绿G和蓝B颜色分量滤波器按照Bayer图案的形式布置。
如图5中的点线所包围的，四个颜色分量滤波器，即，红R、绿Gr、绿Gb和蓝B，与按照2行×2列的形式布置的共享像素电路21的光电二极管34相关联。
在滤色器50中，对于每一个共享像素电路21，由按照2行×2列的形式布置的红R、绿Gr、绿Gb和蓝B构成的颜色分量图案被重复。
结果，滤色器50允许两个不同颜色分量的光入射在每一个共享像素电路21中按2行的形式布置的四个光电二极管34的两组中的每一行上。
返回参照图1，垂直扫描部分12与多条垂直地址选择线VL连接。
垂直扫描部分12一次一个地、顺序地选择垂直地址选择线VL。
垂直扫描部分12将脉冲信号输出到所选择的垂直地址选择线VL。
应该注意，垂直扫描部分12可以同时选择多条垂直地址选择线VL中的一些(例如，两条)。
在像素阵列部分15中，四个垂直地址选择线VL被设置在如图2中所示的多个共享像素电路21的每一对相邻行之间。
更具体地说，每一行中的多个共享像素电路21与总共四条垂直地址选择线VL连接，其中，两条垂直地址选择线VL在共享像素电路21的上方，两条垂直地址选择线VL在共享像素电路21的下方。
更具体地说，在四条垂直地址选择线VL中，从上部起的第一垂直地址选择线VL(V0)与图2中的左上像素区23(A)的传送栅晶体管35连接。
从上部起的第二垂直地址选择线VL(V1)与图2中的右上像素区23(B)的传送栅晶体管35连接。
从上部起的第三垂直地址选择线VL(V2)与图2中的左下像素区23(C)的传送栅晶体管35连接。
从上部起的第四垂直地址选择线VL(V3)与图2中的右下像素 区23(D)的传送栅晶体管35连接。
这里，在每一个共享像素电路21中在相同行中布置的光电二极管34的数目由Nh(其中，Nh是等于或大于2的自然数)表示，像素阵列部分15中的多个光电二极管34的行数由Ny(其中，Ny是等于或大于2的自然数)表示。
在这种情况下，与多个共享像素电路21连接的多条垂直地址选择线VL的数目由Ny×Nh表达。
结果，因为垂直扫描部分12一次一个地、顺序地选择垂直地址选择线VL，所以共享像素电路21的四个光电二极管34顺序地被连接到浮置扩散FD，从而允许将像素信号顺序地输出到垂直信号线HL。
另一方面，每一条垂直地址选择线VL与在水平方向上(在每一行中)直线地布置的多个共享像素电路21连接。
因此，通过与同一垂直地址选择线VL连接的多个共享像素电路21，并行地执行将电荷传送到浮置扩散FD和将信号发送到垂直信号线HL。
在像素阵列部分15中，两条垂直信号线HL被设置在多个共享像素电路21的每一对相邻列之间。
每一列中的多个共享像素电路21中的每一个与两条或左/右垂直信号线HL中的一条连接。
更具体地说，图2中所示的上一行中的共享像素电路21中的放大晶体管31与共享像素电路21的列的左边的垂直信号线HL(例如，H0)连接。
另一方面，图2中所示的下一行中的共享像素电路21中的放大晶体管31与共享像素电路21的列的右边的垂直信号线HL(例如，H1)连接。
第一列处理部分14包括多个第一列电路61和多个第一选择器62。
存在与共享像素电路21的列数一样多的第一列电路61和第一选择器62。
每一个第一列电路61与第一选择器62中的一个连接。每一个第一选择器62与关联列中的一对垂直信号线HL连接。
于是，例如，在每一个扫描周期，每一个第一选择器62交替地选择所述一对垂直信号线HL中的一条。
每一个第一列电路61包括AD(模拟数字)转换器、计数器、锁存器和其它部件。
每一个第一列电路61将经由第一选择器62之一传送的像素信号的模拟电压转换为数字电压，执行CDS(相关双采样)并保持所得到的计数值。
此外，每一个第一列电路61包括计算部分，从而使得第一列电路61可以将保持的计数值和新的计数值相加在一起并保持该和。
第一水平扫描部分13与多个第一列电路61连接。
第一水平扫描部分13在预定的定时将水平扫描信号顺序地输出到多个第一列电路61。
每一个第一列电路61在被供应水平扫描信号时将保持的计数值信号输出到图1中的上部所示的水平扫描线HOUT。
这样允许由多个第一列电路61保持的一行的计数值从第一列处理部分14传送到数据处理部分18。
因为第一水平扫描部分13一次一个地、顺序地选择多个第一列电路61，所以一行的计数值(像素信号)被传送到数据处理部分18。
第二列处理部分16包括多个第二列电路63和多个第二选择器64。
存在与共享像素电路21的列数一样多的第二列电路63和第二选择器64。
每一个第二列电路63与第二选择器64中的一个连接。
每一个第二选择器64与关联列中的一对垂直信号线HL连接。
于是，例如，在每一个扫描周期，每一个第二选择器64交替地选择所述一对垂直信号线HL中的另一条。
每一个第二列电路63包括AD转换器、计数器、锁存器和其它 部件。
每一个第二列电路63将经由第二选择器64之一传送的像素信号的模拟电压转换为数字电压，执行CDS(相关双采样)并保持所得到的计数值。
此外，每一个第二列电路63包括计算部分，从而使得第二列电路63可以将保持的计数值和新的计数值相加在一起并保持该和。
第二水平扫描部分17与多个第二列电路63连接。
第二水平扫描部分17在预定的定时将水平扫描信号顺序地输出到多个第二列电路63。
每一个第二列电路63在被供应水平扫描信号时将保持的计数值信号输出到图1中的下部所示的水平扫描线HOUT。
这样允许由多个第二列电路63保持的一行的计数值从第二列处理部分16传送到数据处理部分18。
因为第二水平扫描部分17一次一个地、顺序地选择多个第二列电路63，所以一行的计数值(像素信号)被传送到数据处理部分18。
如上所述，在图1中所示的固态成像装置1中，每一列中的多个共享像素电路21与所述一对垂直信号线HL交替地连接，并且，所述一对垂直信号线HL被交替地切换并连接到第一列电路61和第二列电路63。
此外，第一水平扫描部分13水平地扫描多个第一列电路61，第二水平扫描部分17水平地扫描多个第二列电路63。
因此，在图1中所示的固态成像装置1中，垂直扫描部分12同时选择多条行信号线中的与不同行中的共享像素电路21连接的多条行信号线，从而允许像素信号同时从两行中的光电二极管34输出。
数据处理部分18与两条水平扫描线HOUT连接。
经由两条水平扫描线HOUT从多个第一列电路61和多个第二列电路63向数据处理部分18供应所选择的光电二极管34的计数值(像素信号)。
数据处理部分18包括未示出的排序(sorting)部分，并且，例 如，按照布置光电二极管34的顺序，对两行中的光电二极管34的供应的计数值进行排序。
数据处理部分18逐行地将包含在排序之后获得的多个计数值(像素信号)的信号进行组合，从而将组合信号输出到外部设备。
传感器控制部分11与垂直扫描部分12、第一水平扫描部分13、第一列电路61、第二列电路63、第二水平扫描部分17和其它部分连接，从而控制这些不同的部分。
[固态成像装置1的基本读出]
例如，传感器控制部分11以这样的方式控制固态成像装置1的各个部分：使得固态成像装置1在每一个扫描周期输出捕获的图像信号。
此外，在每一个扫描周期，传感器控制部分11使得每一个第一选择器62选择所述一对垂直信号线HL中的一条，并且，使得关联的第二选择器64选择所述一对垂直信号线HL中的另一条。
在这种情况下，传感器控制部分11指示垂直扫描部分12启动扫描。
垂直扫描部分12执行适合于一次一个地、顺序地选择多条垂直地址选择线VL的寻址。
在执行寻址的过程中，例如，垂直扫描部分12选择与图1中的从上部起的第一行中的多个共享像素电路21的左上光电二极管34连接的垂直地址选择线VL。
在这种情况下，第一行中的多个共享像素电路21中的每一个将其左上光电二极管34的像素信号输出到关联的第二列电路63。
多个第二列电路63中的每一个保持该像素信号或计数值。
除此以外，例如，垂直扫描部分12选择与图1中的从上部起的第二行中的多个共享像素电路21的左下光电二极管34连接的垂直地址选择线VL。
在这种情况下，第二行中的多个共享像素电路21中的每一个将其左下光电二极管34的像素信号输出到关联的第一列电路61。
多个第一列电路61中的每一个保持该像素信号或计数值。
于是，传感器控制部分11使得第一水平扫描部分13和/或第二水平扫描部分17输出水平扫描信号。
这样使得多个第一列电路61和/或多个第二列电路63将保持的像素信号输出到数据处理部分18。
数据处理部分18按照光电二极管34在像素阵列部分15中布置的顺序，对从多个第一列电路61和/或多个第二列电路63供应的计数值(像素信号)进行排序。
数据处理部分18逐行地将包含在排序之后获得的光电二极管34的多个计数值(像素信号)的信号进行组合，从而按照预定的顺序将组合信号输出到外部设备。
如上所述，在图1中所示的固态成像装置1中，垂直扫描部分12执行适合于一次一个地、顺序地选择多条垂直地址选择线VL的寻址。
因此，在固态成像装置1中，在像素阵列部分15中布置的所有的光电二极管34的计数值(像素信号)可以在一个扫描周期期间被输出到数据处理部分18。
不存在在每一个扫描周期期间不能将其计数值(像素信号)输出到数据处理部分18的光电二极管34。
也就是说，图1中所示的固态成像装置1能够在每一个扫描周期输出由所有的光电二极管34的像素信号构成的图像信号。
[固态成像装置1的逐列求和]
除了上述以外，传感器控制部分11可以同时从两行中的光电二极管34读出像素信号，将多个第一列电路61和多个第二列电路63的信号相加在一起，并且从固态成像装置1输出该和。
例如，传感器控制部分11可以从固态成像装置1输出通过下述方式获得的图像信号：对(在列方向上)垂直布置的相同颜色的每隔一个的相邻光电二极管34的像素信号进行逐列计算。
在这种情况下，第一列电路61或第二列电路63中的每一个将在第一扫描周期中的AD转换、CDS和其它处理之后获得的计数值(像 素信号)保持到下一个垂直扫描周期为止，并且，将保持的计数值和在下一个垂直扫描周期期间获得的计数值(像素信号)相加在一起。
图6A和图6B是从图1中所示的像素阵列部分15进行读出的说明图。
图6A和图6B是在将(在列方向上)垂直布置的相同颜色的每隔一个的相邻光电二极管34的像素信号的列相加时在图1中的固态成像装置1中进行读出的说明图。
图6A是相加的第一步骤的说明图。
图6B是相加的第二步骤的说明图。
图7A和图7B是分别在图6A和图6B中所示的步骤之后由第一列电路61和第二列电路63保持的数据的说明图。
图7A是在第一步骤之后的保持的数据的说明图。
图7B是在第二步骤之后的保持的数据的说明图。
图6A至图7B示出第一共享像素电路21-1和第二共享像素电路21-2。
第二共享像素电路21-2(在列方向上)与第一共享像素电路21-1相邻且位于第一共享像素电路21-1的下方。
在第一共享像素电路21-1和第二共享像素电路21-2中，在四个像素区23上示出的“R”、“Gr”、“Gb”和“B”表示由各个像素区23的光电二极管34接收的红色、绿色、绿色和蓝色分量。
此外，在图6A至图7B中，在第一共享像素电路21-1和第二共享像素电路21-2的左边示出第一垂直信号线HL-1，在其右边示出第二垂直信号线HL-2。
在第一步骤中，传感器控制部分11将垂直地址0和5输出到垂直扫描部分12，如图7A所示。
垂直扫描部分12对这些地址进行解码，选择垂直地址选择线V0和V5，并且输出读出脉冲。
此外，第一垂直信号线HL-1与第一选择器62连接，第二垂直信号线HL-2与第二选择器64连接。
结果，在与垂直地址选择线V0连接的第一共享像素电路21-1的像素区23(R)中累积的电荷被传送到第一共享像素电路21-1的浮置扩散FD，如图6A中所示。然后，累积的电荷被转换为电压，并且经由第一垂直信号线HL-1被传送到第一列电路61。
第一列电路61将第一共享像素电路21-1的像素区23(R)的传送的模拟像素信号电压转换为数字信号，执行CDS，并且保持所得到的值(参照图7A)。
类似地，在与垂直地址选择线V5连接的第二共享像素电路21-2的像素区23(Gr)中累积的电荷被传送到第二共享像素电路21-2的浮置扩散FD，如图6A中所示。然后，累积的电荷被转换为电压，并且经由第二垂直信号线HL-2被传送到第二列电路63。
第二列电路63将第二共享像素电路21-2的像素区23(Gr)的传送的模拟像素信号电压转换为数字信号，执行CDS，并且保持所得到的值(参照图7A)。
在第二步骤中，传感器控制部分11将垂直地址1和4输出到垂直扫描部分12，如图7B所示。
垂直扫描部分12对这些地址进行解码，选择垂直地址选择线V1和V4，并且输出读出脉冲。
此外，在第二步骤中，第一选择器62和第二选择器64中的每一个从一条信号线切换到另一条信号线。第二垂直信号线HL-2与第一列电路61连接，第一垂直信号线HL-1与第二列电路63连接。
结果，在与垂直地址选择线V1连接的第一共享像素电路21-1的像素区23(Gr)中累积的电荷经由第一垂直信号线HL-1被传送到第二列电路63，如图6B中所示。
第二列电路63将第一共享像素电路21-1的像素区23(Gr)的传送的模拟像素信号电压转换为数字信号，并且执行CDS。
此外，第二列电路63将在第一步骤中保持的绿色分量(Gr)的计数值(像素信号)和在第二步骤中新产生的绿色分量(Gr)的计数值(像素信号)相加在一起，并且保持该和(参照图7B)。
类似地，在与垂直地址选择线V4连接的第二共享像素电路21-2的像素区23(R)中累积的电荷经由第二垂直信号线HL-2被传送到第一列电路61，如图6B中所示。
第一列电路61将第二共享像素电路21-2的像素区23(R)的传送的模拟像素信号电压转换为数字信号，并且执行CDS。
此外，第一列电路61将在第一步骤中保持的红色分量(R)的计数值(像素信号)和在第二步骤中新产生的红色分量(R)的计数值(像素信号)相加在一起，并且保持该和(参照图7B)。
作为上述逐列计算的结果，第一列电路61保持第一共享像素电路21-1的像素区23(R)的计数值(像素信号)与第二共享像素电路21-2的像素区23(R)的计数值(像素信号)的和。
类似地，第二列电路63保持第一共享像素电路21-1的像素区23(Gr)的计数值(像素信号)与第二共享像素电路21-2的像素区23(Gr)的计数值(像素信号)的和。
然后，第一水平扫描部分13扫描多个第一列电路61，第二水平扫描部分17扫描多个第二列电路63。
向数据处理部分18供应由多个第一列电路61保持的像素区23(R)的求和数据和由多个第二列电路63保持的像素区23(Gr)的求和数据。
数据处理部分18对这些求和数据进行排序，以按照在像素阵列部分15中的每一行中布置不同颜色分量的多个像素区23的顺序重新布置它们。
数据处理部分18按照在像素阵列部分15中布置不同颜色分量的多个像素区23的顺序输出一行的多个求和数据。
如上所述，从多个第一列电路61和多个第二列电路63向数据处理部分18供应一行的多个求和数据。
这样消除了数据处理部分18将求和数据一直保持到(例如)可得到所有的求和数据为止的需要。
数据处理部分18可以立即输出多个被供应的求和数据。
如上所述，在第一实施例中，垂直扫描部分12在寻址期间一次一个地选择多个光电二极管34，所述多个光电二极管34被布置在每一个共享像素电路21的相同行中。
因此，在第一实施例中，虽然多个光电二极管34被布置在每一个共享像素电路21的相同行中，但是可以输出被布置在每一个共享像素电路21的相同行中的多个光电二极管34的像素信号。
这样，尽管从每一个共享像素电路21输出多个光电二极管34的像素信号的事实，但是根据第一实施例的固态成像装置1允许在每一个扫描周期不受约束地输出多个光电二极管34的像素信号。
此外，在第一实施例中，垂直扫描部分12能够在寻址期间同时选择与不同行中的共享像素电路21连接的两条垂直地址选择线VL。
这样使得在第一实施例中可以在垂直扫描部分12进行的单次选择期间从多行中的光电二极管34输出像素信号。
此外，在第一实施例中，在垂直扫描部分12执行适合于一次一个地、顺序地选择多条垂直地址选择线VL的寻址的期间，第一选择器62和第二选择器64在每一个扫描周期交替地选择每一对列信号线中的不同的列信号线。
此外，在第一实施例中，第一列电路61和第二列电路63将在两个扫描周期期间从两个共享像素电路21输出的相同行中的两个光电二极管34的像素信号相加在一起，这两个共享像素电路21(在列方向上)彼此垂直地相邻且与不同的列信号线连接。
结果，在第一实施例中，第一列电路61和第二列电路63将每两个扫描周期的相同行中的两个光电二极管34的像素信号相加在一起，从而提供一行的求和结果。
此外，在第一实施例中，由于逐列计算能力而导致第一列电路61和第二列电路63能够将相同行中的相同颜色的两个相邻光电二极管34的像素信号相加在一起。
而且，在第一实施例中，通过使用两个扫描周期，向第一列电路61和第二列电路63供应相同颜色的两个相邻光电二极管34的像素信 号。
在第一实施例中，这样通过多个第一列电路61和多个第二列电路63的单次逐列计算而逐行地提供相同颜色的相邻光电二极管34的像素信号的和。
结果，在第一列电路61和第二列电路63的后续阶段不需要提供任何线存储器或其它存储装置以便可以得到一行的求和结果。
此外，在第一实施例中，从多个第一列电路61和多个第二列电路63一次地(at once)向数据处理部分18供应一行的所有的求和结果。
结果，数据处理部分18能够以这样的方式输出已经从多个第一列电路61和多个第二列电路63输出的逐列求和的结果：每个输出数据包含每一行的数据。数据处理部分18能够简单地通过下述方式来这样做：按照布置多个光电二极管34的顺序对求和结果进行排序。
随便提一下，当CMOS固态成像装置1在滚动快门模式中被驱动时，传感器控制部分11必须在水平扫描周期期间将复位行地址和读出行地址输出到垂直扫描部分12。
术语“复位行地址”是指对电荷进行复位的行的地址。
术语“读出行地址”是指对电荷进行读出的地址。
当向垂直扫描部分12供应复位行地址时，垂直扫描部分12对该地址进行锁存和解码，并且将复位脉冲信号输出到垂直地址选择线VL。
此外，当向垂直扫描部分12供应读出行地址时，垂直扫描部分对该地址进行锁存和解码，并且将读出脉冲信号输出到垂直地址选择线VL。
[与根据结合左/右选择信号使用寻址的比较例的固态成像装置的比较(曝光周期的不同)]
与第一实施例不同，如果垂直扫描部分12和每一个共享像素电路21在每一行通过单条垂直地址选择线VL连接，则垂直扫描部分12执行适合于一次一个地、顺序地选择每一行的共享像素电路21的 寻址。
在这种情况下，例如，必须通过在每一个扫描周期切换的左/右选择信号来选择在每一个共享像素电路21中的相同行中布置的两个光电二极管34。
结果，当与左/右选择信号结合使用寻址时，仅仅可以在水平扫描周期期间每隔一行选择多个光电二极管34。
此外，如果传感器控制部分11在水平扫描周期期间对垂直扫描部分12指定复位行地址和读出行地址，则与这些地址有关的光电二极管34必须从同一列中选择。
也就是说，要复位的光电二极管34和要读出的光电二极管34必须从同一列中的光电二极管中选择。
此外，需要两个水平扫描周期来选择所有的光电二极管34。
结果，当与左/右选择信号结合使用寻址时，按照两个水平扫描周期的最小单位控制曝光时间。
图8A至图8D是在根据与左/右选择信号结合使用寻址的比较例的固态成像装置1中进行读出的时序图。
图8A示出垂直同步脉冲。图8B示出读取垂直地址。图8C示出复位垂直地址。图8D示出左/右选择信号。
在根据比较例的固态成像装置1中，在每两个扫描周期切换读取垂直地址和复位垂直地址。
在这两个扫描周期期间，左/右选择信号从左切换到右，或者从右切换到左。
如上所述，在根据比较例的固态成像装置1中，必须在每两个水平扫描周期切换复位和读出。
与此不同的是，第一实施例允许在每个共享像素电路21的相同行中布置的两个光电二极管34的单独寻址。
第一实施例允许在一个扫描周期期间不受约束地选择多个光电二极管34。
因此，在第一实施例中，可以在一个水平扫描周期期间选择所有 的光电二极管34。结果，按照一个水平扫描周期的最小单位控制曝光时间。
在第一实施例中，能够按照一个水平扫描周期的单位调整曝光时间。
图9A至图9C是在根据第一实施例的固态成像装置1中进行读出的时序图。
图9A至图9C分别示出与图8A至图8C相同的信号。
在根据第一实施例的固态成像装置1中，在每一个扫描周期切换读取垂直地址和复位垂直地址。
如上所述，在根据第一实施例的固态成像装置1中，能够在每一个水平扫描周期切换复位和读出。
[与根据结合左/右选择信号使用寻址的比较例的固态成像装置的比较(逐列计算周期的不同)]
另一方面，当在诸如第一列电路61或第二列电路63的列电路中执行逐列求和时，必须连续地读出相邻的共享像素电路21的相同颜色的像素信号并将这些信号传送到同一列电路。
在根据结合左/右选择信号使用寻址的比较例的固态成像装置1中，仅仅可以在水平扫描周期期间选择每隔一行中的光电二极管34。
因此，如果为了较快的读出而同时访问两个地址来执行逐列求和，数据处理部分18需要两行或更多行的数据存储区域(线存储器)来对数据进行排序。
与此不同的是，在第一实施例中，对在相同行中布置的两个光电二极管34中的每一个分配地址。
第一实施例允许不受约束地选择与要复位的行不同的行中的光电二极管34。
这样有助于减少第一实施例中的上述数据处理部分18的数据存储区域(例如，线存储器)。
此外，例如，如果两行中的光电二极管34的像素信号被相加在一起，则第一列电路61和第二列电路63在图7A和图7B中所示的两 个步骤(两个水平扫描周期)中将两行中的光电二极管34的像素信号相加在一起。
结果，数据处理部分18能够立即输出通过逐列计算得到的数据。
相反，如果与左/右选择信号结合使用寻址，仅仅可以在每一个水平扫描周期期间选择与要复位的行相同的行中的光电二极管34。
结果，必须通过逐列求和在四个步骤(四个水平扫描周期)每次两行地将四行中的数据相加在一起。
此外，数据处理部分18需要存储在最初的三个步骤累积的数据，并且，当向数据处理部分18供应第四个数据时，数据处理部分18对这些数据进行排序并输出所得到的数据。
<2.比较例>
[固态成像装置1的配置和逐列求和]
图10A和图10B是根据比较例的固态成像装置1的主要部件的框图。
此外，图10A和图10B是在根据与左/右选择信号结合使用寻址的比较例的固态成像装置1中进行逐列求和的说明图。
图10A是四个求和步骤中的第一步骤的说明图。
图10B是第二步骤的说明图。
应该注意，在比较例的描述中，为了便于与根据第一实施例的固态成像装置1进行比较，使用相同的附图标记表示与第一实施例中的部件相同的部件。
此外，与实际布线不同，为了便于与图7A和图7B进行比较，图10A和图10B示出具有四条选择线的垂直扫描部分12和每一个相邻的共享像素电路21之间的连接。
在图10A和图10B中的上部示出的共享像素电路21中，例如，示出四条选择线，即，适合于选择左上像素区23的第一选择线V0-L、适合于选择右上像素区23的第一选择线V0-R、适合于选择左下像素区23的第一选择线V1-L和适合于选择右下像素区23的第一选择线V1-R。
实际上，垂直扫描部分12和每一个共享像素电路21通过垂直地址选择线VL和左/右选择信号线连接。对于每一个共享像素电路21，提供一条垂直地址选择线VL。
在第一步骤中，传感器控制部分11将垂直地址0和3以及左选择信号L输出到垂直扫描部分12，如图10A所示。
在这种情况下，垂直扫描部分12能够仅仅选择共享像素电路21的左边列中的光电二极管34。因此，垂直扫描部分12对这些地址进行解码，选择信号线V0-L和V3-L，并且输出读出脉冲。
此外，第一选择器62选择左垂直信号线HL，并且，第二选择器64选择右垂直信号线HL。
结果，在与信号线V0连接的第一共享像素电路21-1的像素区23(R)中累积的电荷被传送到第一共享像素电路21-1的浮置扩散FD。然后，累积的电荷被转换为电压，并且经由左垂直信号线HL被传送到第一列电路61。
第一列电路61将第一共享像素电路21-1的像素区23(R)的传送的模拟像素信号电压转换为数字信号，执行CDS，并且保持所得到的值。
类似地，在与信号线V3连接的第二共享像素电路21-2的像素区23(Gb)中累积的电荷被传送到第二共享像素电路21-2的浮置扩散FD。然后，累积的电荷被转换为电压，并且经由右垂直信号线HL被传送到第二列电路63。
第二列电路63将第二共享像素电路21-1的像素区23(Gb)的传送的模拟像素信号电压转换为数字信号，执行CDS，并且保持所得到的值。
在第二步骤中，传感器控制部分11将垂直地址1和2以及左选择信号L输出到垂直扫描部分12，如图10B所示。
在这种情况下，垂直扫描部分12能够仅仅选择共享像素电路21的左边列中的光电二极管34。因此，垂直扫描部分12对这些地址进行解码，选择信号线V1-L和V2-L，并且输出读出脉冲。
此外，第一选择器62选择右垂直信号线HL，并且，第二选择器64选择左垂直信号线HL。
结果，在与信号线V2连接的第二共享像素电路21-2的像素区23(R)中累积的电荷被传送到第二共享像素电路21-2的浮置扩散FD。然后，累积的电荷被转换为电压，并且经由右垂直信号线HL被传送到第一列电路61。
第一列电路61将第一共享像素电路21-1的像素区23(R)的传送的模拟像素信号电压转换为数字信号，并且执行CDS。
此外，第一列电路61将新产生的第二共享像素电路21-2的像素区23(R)的像素信号和保持的第一共享像素电路21-1的像素区23(R)的像素信号相加在一起，并且保持该和。
类似地，在与信号线V1连接的第一共享像素电路21-1的像素区23(Gb)中累积的电荷被传送到第一共享像素电路21-1的浮置扩散FD。然后，累积的电荷被转换为电压，并且经由左垂直信号线HL被传送到第二列电路63。
第二列电路63将第一共享像素电路21-1的像素区23(Gb)的传送的模拟像素信号电压转换为数字信号，并且执行CDS。
此外，第二列电路63将新产生的第一共享像素电路21-1的像素区23(Gb)的像素信号和保持的第二共享像素电路21-1的像素区23(Gb)的像素信号相加在一起，并且保持该和。
然后，多个第一列电路61和多个第二列电路63的求和结果数据被传送到数据处理部分18。
数据处理部分18仅仅被供应每一行中的光电二极管34的一半的求和结果数据。因此，数据处理部分18将传送的数据存储在线存储器或其它存储装置中，以便可以得到一行的数据。
在第三步骤中，传感器控制部分11将垂直地址0和3以及右选择信号R输出到垂直扫描部分12。
在这种情况下，垂直扫描部分12能够仅仅选择共享像素电路21的右边列中的光电二极管34。因此，垂直扫描部分12对这些地址进 行解码，选择信号线V0-R和V3-R，并且输出读出脉冲。
此外，第一选择器62选择左垂直信号线HL，并且，第二选择器64选择右垂直信号线HL。
结果，在与信号线V0连接的第一共享像素电路21-1的像素区23(Gr)中累积的电荷被传送到第一共享像素电路21-1的浮置扩散FD。然后，累积的电荷被转换为电压，并且经由左垂直信号线HL被传送到第一列电路61。
第一列电路61将第一共享像素电路21-1的像素区23(Gr)的传送的模拟像素信号电压转换为数字信号，执行CDS，并且保持所得到的值。
类似地，在与信号线V3连接的第二共享像素电路21-1的像素区23(B)中累积的电荷被传送到第二共享像素电路21-1的浮置扩散FD。然后，累积的电荷被转换为电压，并且经由右垂直信号线HL被传送到第二列电路63。
第二列电路63将第二共享像素电路21-2的像素区23(B)的传送的模拟像素信号电压转换为数字信号，执行CDS，并且保持所得到的值。
在第四步骤中，传感器控制部分11将垂直地址1和2以及右选择信号R输出到垂直扫描部分12。
在这种情况下，垂直扫描部分12能够仅仅选择共享像素电路21的右边列中的光电二极管34。因此，垂直扫描部分12对这些地址进行解码，选择信号线V1-R和V2-R，并且输出读出脉冲。
此外，第一选择器62选择右垂直信号线HL，并且，第二选择器64选择左垂直信号线HL。
结果，在与信号线V2连接的第二共享像素电路21-2的像素区23(Gr)中累积的电荷被传送到第二共享像素电路21-2的浮置扩散FD。然后，累积的电荷被转换为电压，并且经由右垂直信号线HL被传送到第一列电路61。
第一列电路61将第二共享像素电路21-2的像素区23(Gr)的 传送的模拟像素信号电压转换为数字信号，并且执行CDS。
此外，第一列电路61将新产生的第二共享像素电路21-2的像素区23(Gr)的像素信号和保持的第一共享像素电路21-1的像素区23(Gr)的像素信号相加在一起，并且保持该和。
类似地，在与信号线V1连接的第一共享像素电路21-1的像素区23(B)中累积的电荷被传送到第一共享像素电路21-1的浮置扩散FD。然后，累积的电荷被转换为电压，并且经由左垂直信号线HL被传送到第二列电路63。
第二列电路63将第一共享像素电路21-1的像素区23(B)的传送的模拟像素信号电压转换为数字信号，并且执行CDS。
此外，第二列电路63将新产生的第一共享像素电路21-1的像素区23(B)的像素信号和保持的第二共享像素电路21-2的像素区23(B)的像素信号相加在一起，并且保持该和。
然后，多个第一列电路61和多个第二列电路63的求和结果数据被传送到数据处理部分18。
结果，在数据处理部分18中可以得到所有的行中的光电二极管34的求和结果数据。
数据处理部分18对这些求和数据进行排序，并且根据光电二极管34的布置的顺序输出多个像素信号，每一个像素信号包含针对一行加起来的求和数据。
[根据比较例的固态成像装置的逐列求和]
图11A至图11J是在根据比较例的固态成像装置1中同时对两行进行逐列求和的时序图。
图11A示出垂直同步脉冲。图11B示出左/右选择信号。图11C示出与逐列求和有关的第一读取垂直地址信号。图11D示出与逐列求和有关的第二读取垂直地址信号。图11E示出从传感器控制部分11输出到第一选择器62和第二选择器64的切换信号。图11F示出由第一列电路61保持的数据。图11G示出由第二列电路63保持的数据。图11H示出由数据处理部分18的第一线存储器保持的数据。图11I 示出由数据处理部分18的第二线存储器保持的数据。图11J示出从数据处理部分18输出的图像信号。
当在根据比较例的固态成像装置1中执行逐列求和时，左/右选择信号从左切换到右，或者从右切换到左，并且，基本上在每一个扫描周期输出第一和第二读取垂直地址。
每一个列切换选择器也基本上在每一个扫描周期从左切换到右，或者从右切换到左。
在第一扫描周期期间，第一列电路61在第一读取垂直地址保持像素信号(计数值)。第二列电路63在第二读取垂直地址保持像素信号(计数值)。
在第二扫描周期期间，第一列电路61在第一读取垂直地址保持所保持的像素信号(计数值)的和，并且在新传送的第二读取垂直地址保持像素信号(计数值)。
另一方面，第二列电路63在第二读取垂直地址保持所保持的像素信号(计数值)的和，并且在新传送的第一读取垂直地址保持像素信号(计数值)。
这些第一和通过水平扫描从第一列电路61和第二列电路63被传送到数据处理部分18。
在第三扫描周期期间，数据处理部分18将第一和保持在第一线存储器中。
另一方面，第一列电路61和第二列电路63启动第二求和。
在图11A至图11J中所示的第四扫描周期期间，第二和从第一列电路61和第二列电路63被传送到数据处理部分18
作为在上述四个扫描周期的逐列求和的结果，数据处理部分18保持四组逐列和(column-by-column sum)。
更具体地说，数据处理部分18将第一共享像素电路21-1的左上光电二极管34的像素信号的逐列和保持在地址0x00，将第二共享像素电路21-2的左上光电二极管34的像素信号保持在地址0x02。
此外，数据处理部分18将第二共享像素电路21-2的左下光电二 极管34的像素信号的逐列和保持在地址0x03，将第一共享像素电路21-1的左下光电二极管34的像素信号保持在地址0x01。
此外，数据处理部分18将第一共享像素电路21-1的右上光电二极管34的像素信号的逐列和保持在地址0x00，将第二共享像素电路21-2的右上光电二极管34的像素信号保持在地址0x02。
此外，数据处理部分18将第二共享像素电路21-2的右下光电二极管34的像素信号的逐列和保持在地址0x03，将第一共享像素电路21-1的右下光电二极管34的像素信号保持在地址0x01。
如上所述，在根据比较例的固态成像装置1中，作为在四个扫描周期的逐列求和的结果，第一次可以在数据处理部分18中得到两行的多个逐列和。
然后，数据处理部分18根据光电二极管34的布置的顺序输出多个逐列和，其中，每一个逐列和是针对一行。
[根据第一实施例的固态成像装置的逐列求和]
图12A至图12G是在根据第一实施例的固态成像装置1中同时对两行进行逐列求和的时序图。
图12A示出垂直同步脉冲。图12B示出与逐列求和有关的第一读取垂直地址信号。图12C示出与逐列求和有关的第二读取垂直地址信号。图12D示出从传感器控制部分11输出到第一选择器62和第二选择器64的切换信号。图12E示出由第一列电路61保持的数据。图12F示出由第二列电路63保持的数据。图12G示出从数据处理部分18输出的图像信号。
当在根据第一实施例的固态成像装置1中执行逐列求和时，在每一个扫描周期输出第一读取垂直地址和第二读取垂直地址。
每一个列切换选择器也基本上在每一个扫描周期从左切换到右，或者从右切换到左。
在第一扫描周期期间，第一列电路61在第一读取垂直地址保持像素信号(计数值)。第二列电路63在第五读取垂直地址保持像素信号(计数值)。
在第二扫描周期期间，第一列电路61在第一读取垂直地址保持所保持的像素信号(计数值)的和，并且在新传送的第四读取垂直地址保持像素信号(计数值)。
另一方面，第二列电路63在第五读取垂直地址保持所保持的像素信号(计数值)的和，并且在新传送的第一读取垂直地址保持像素信号(计数值)。
这些第一和通过水平扫描从第一列电路61和第二列电路63被传送到数据处理部分18。
如上所述，在根据第一实施例的固态成像装置1中，作为在两个扫描周期的逐列求和的结果，可以允许数据处理部分18保持两组逐列和。
更具体地说，数据处理部分18将第一共享像素电路21-1的左上光电二极管34的像素信号的逐列和保持在地址0x000，将第二共享像素电路21-2的左上光电二极管34的像素信号保持在地址0x004。
此外，数据处理部分18将第一共享像素电路21-1的右上光电二极管34的像素信号的逐列和保持在地址0x001，将第二共享像素电路21-2的右上光电二极管34的像素信号保持在地址0x005。
于是，在第一实施例中，作为在两个扫描周期的求和的结果，可以在数据处理部分18中得到每一行的多个逐列和。
于是，数据处理部分18根据光电二极管34的布置的顺序输出多个逐列和，其中，每一个逐列和是针对一行。
因此，在第一实施例中，对于数据处理部分18，不需要第一和第二线存储器。
<3.第二实施例>
[成像装置101的配置和操作]
图13是根据本发明第二实施例的成像装置101的框图。
图13中所示的成像装置101包括根据第一实施例的固态成像装置1、光学器件102和信号处理电路103。
例如，图13中所示的成像装置101是视频摄像机(video  camcorder)、数字静态照相机或电子内窥照相机。
光学器件102在固态成像装置1上形成来自被摄体的图像光(入射光)的图像。
结果，固态成像装置1的光电二极管34将入射光转换为与入射光强度相称的信号电荷。在给定的时段，在光电二极管34中累积信号电荷。
信号处理电路103使来自固态成像装置1的输出信号经过各种信号处理，并且输出所得到的信号。
在图13中所示的成像装置101中，固态成像装置1在每一个扫描周期按照多个光电二极管34的顺序输出像素信号。
此外，即使当固态成像装置1对同一列中的相同颜色的相邻光电二极管的像素信号执行逐列求和时，通过逐列求和得到的图像信号按照多个光电二极管34的顺序被输出。
信号处理电路103通过按给定顺序执行的信号处理对从固态成像装置1供应的图像信号进行处理。信号处理被设计为：按照固态成像装置1中的多个光电二极管34的布置顺序，例如，从图1中所示的左上光电二极管34的像素信号开始，对光电二极管34的像素信号进行处理。
也就是说，通过按照与根据比较例的固态成像装置1被连接时相同的预定的处理步骤，信号处理电路103能够对从根据第一实施例的固态成像装置1输出的图像信号进行处理。
虽然上述实施例是本发明的优选实施例，但是本发明并不限于此，而且，可以在不脱离本发明的范围的情况下对本发明进行修改或改变。
在上述实施例中，例如，针对每2行×2列光电二极管34一个地提供共享像素电路21。
除了上述以外，可以针对每1行×2列光电二极管一个地提供共享像素电路21，或者，可以针对每1行×3列光电二极管一个地提供共享像素电路21。
如果共享像素电路21中的每一个被上述的一行中的多个光电二极管34共享，则仅仅需要通过适合于单独选择多个光电二极管34的多条垂直地址选择线VL来连接垂直扫描部分12和每一个共享像素电路21。
这样提供与实施例相同的有益效果。
在上述实施例中，在逐列计算期间，第一列电路61和第二列电路63将两个像素信号(即，先读取的一个像素信号和后读取的另一个像素信号)相加在一起。
除了上述以外，在逐列计算期间，第一列电路61和第二列电路63可以从另一个像素信号减去先读取的或后读取的一个像素信号。
在上述实施例中，每一列中的多个共享像素电路21均与所述一对垂直信号线HL中的一条交替地连接。两条垂直信号线HL与第一列电路61和第二列电路63之间的连接通过第一选择器62和第二选择器64来切换。
除了上述以外，例如，每一列中的多个共享像素电路21通过第一选择器62和第二选择器64与所述一对垂直信号线HL连接，并且两条垂直信号线HL可以以固定方式被连接到第一列电路61和第二列电路63。
在上述实施例中，每一列中的多个共享像素电路21均与所述一对垂直信号线HL中的一条交替地连接。
除了上述以外，每一列中的多个共享像素电路21可以都与单条垂直信号线HL连接，或者可以一次一个地、顺序地与三条或更多条垂直信号线HL连接。
在上述实施例中，提供第一列电路61和第二列电路63。
除了上述以外，可以仅仅提供第一列电路61。另一方面，可以提供第三列电路。
例如，根据第二实施例的成像装置101是视频摄像机、数字静态照相机或电子内窥照相机。
除了上述以外，例如，当在诸如移动电话、PDA(个人数据助理)、 电子笔记本装置、计算机装置或移动播放器的电子设备中提供照相机功能时，可以使用成像装置101。
本申请包含与在2010年3月30日提交在日本专利局的日本在先专利申请JP 2010-076599中公开的主题相关的主题，该在先专利申请的全部内容以引用的方式并入本文中。

Claims (7)

1.一种固态成像装置，包括：
多个共用像素部分，所述多个共用像素部分按照矩阵的形式布置，使得能够输出在相同行中布置的多个光电转换元件的像素信号；
多条行地址线，所述多条行地址线用来选择每一行中的光电转换元件中的一些；
扫描部分，所述扫描部分允许通过适合于一次一个地、顺序地选择所述多条行地址线的寻址来输出所述多个光电转换元件的像素信号；
与所述多个共用像素部分的列相关联的多条列信号线，所述列中的所述多个共用像素部分与所述多条列信号线交替地连接；
第一选择器，适合于选择所述多条列信号线中的一条列信号线；
第一列部分，被供应来自由所述第一选择器选择的所述一条列信号线的像素信号；
第二选择器，适合于选择所述多条列信号线中的另一条列信号线；以及
第二列部分，被供应来自由所述第二选择器选择的所述另一条列信号线的像素信号，其中
所述多条行地址线与每一个共用像素部分中的在相同行中布置的所述多个光电转换元件连接，使得所述扫描部分在寻址期间能够单独地选择每一个共用像素部分中的在相同行中布置的所述多个光电转换元件，
在所述扫描部分执行适合于一次一个地、顺序地选择所述多条行地址线的寻址的期间，所述第一选择器和所述第二选择器在每一个扫描期间顺序地选择每一列中的所述多条列信号线中的不同的列信号线，以及
所述第一列部分和所述第二列部分在多个扫描期间对从下述两个共用像素部分输出的所述多个光电转换元件的像素信号执行计算：所述两个共用像素部分在列方向上彼此相邻地布置，并且与不同的列信号线连接。
2.根据权利要求1所述的固态成像装置，其中
在寻址期间，所述扫描部分同时选择与不同行中的共用像素部分连接的多条行地址线。
3.根据权利要求1所述的固态成像装置，包括：
多个滤色器，适合于使得不同颜色分量的光入射在每一个共用像素部分中的在相同行中布置的所述多个光电转换元件上，其中
在所述多个扫描周期期间向所述第一列部分和所述第二列部分供应相同颜色的多个相邻的光电转换元件的像素信号，并且，所述第一列部分和所述第二列部分将相同颜色的多个像素信号相加在一起。
4.根据权利要求1所述的固态成像装置，其中
与所述多个共用像素部分连接的所述多条行地址线的数目由Ny×Nh表达，其中，Nh是每一个共用像素部分中的在相同行中布置的光电转换元件的数目，Ny是在所述多个共用像素部分的布置中的光电转换元件的行数，Nh和Ny中的每一个都是等于或大于2的自然数。
5.一种固态成像装置，包括：
多个共用像素部分，所述多个共用像素部分按照矩阵的形式布置，使得能够输出在相同行中布置的多个光电转换元件的像素信号；
多条行地址线，所述多条行地址线用来选择每一行中的光电转换元件中的一些；
扫描部分，所述扫描部分允许通过适合于一次一个地、顺序地选择所述多条行地址线的寻址来输出所述多个光电转换元件的像素信号；
与所述多个共用像素部分的每一列相关联的多条列信号线，所述列中的所述多个共用像素部分与所述多条列信号线交替地连接；
多个第一选择器，每一个第一选择器适合于选择每一列中的所述多条列信号线中的一条列信号线；
多个第一列部分，每一个第一列部分被供应来自由所述第一选择器选择的所述一条列信号线的像素信号；
多个第二选择器，每一个第二选择器适合于选择每一列中的所述多条列信号线中的另一条列信号线；以及
多个第二列部分，每一个第二列部分被供应来自由所述第二选择器选择的所述另一条列信号线的像素信号，其中
所述多条行地址线与每一个共用像素部分中的在相同行中布置的所述多个光电转换元件连接，使得所述扫描部分在寻址期间能够单独地选择每一个共用像素部分中的在相同行中布置的所述多个光电转换元件，
在所述扫描部分执行适合于一次一个地、顺序地选择所述多条行地址线的寻址的期间，每一列中的所述第一选择器和所述第二选择器在每一个扫描周期顺序地选择每一列中的所述多条列信号线中的不同的列信号线，以及
每一列中的所述第一列部分和所述第二列部分在多个扫描期间执行对从下述两个共用像素部分输出的所述多个光电转换元件的像素信号的计算：所述两个共用像素部分在列方向上彼此相邻地布置，并且与不同的列信号线连接。
6.一种成像装置，包括：
固态成像装置；
光学器件，适合于将入射光引导到所述固态成像装置上；以及
信号处理部分，适合于对来自所述固态成像装置的输出信号进行处理，其中
所述固态成像装置包括：
多个共用像素部分，所述多个共用像素部分按照矩阵的形式布置，使得能够输出在相同行中布置的多个光电转换元件的像素信号；
多条行地址线，所述多条行地址线用来选择每一行中的光电转换元件中的一些；
扫描部分，所述扫描部分允许通过适合于一次一个地、顺序地选择所述多条行地址线的寻址来输出所述多个光电转换元件的像素信号；
与所述多个共用像素部分的列相关联的多条列信号线，所述列中的所述多个共用像素部分与所述多条列信号线交替地连接；
第一选择器，适合于选择所述多条列信号线中的一条列信号线；
第一列部分，被供应来自由所述第一选择器选择的所述一条列信号线的像素信号；
第二选择器，适合于选择所述多条列信号线中的另一条列信号线；以及
第二列部分，被供应来自由所述第二选择器选择的所述另一条列信号线的像素信号，其中
所述多条行地址线与每一个共用像素部分中的在相同行中布置的所述多个光电转换元件连接，使得所述扫描部分在寻址期间能够单独地选择每一个共用像素部分中的在相同行中布置的所述多个光电转换元件，
在所述扫描部分执行适合于一次一个地、顺序地选择所述多条行地址线的寻址的期间，所述第一选择器和所述第二选择器在每一个扫描期间顺序地选择每一列中的所述多条列信号线中的不同的列信号线，以及
所述第一列部分和所述第二列部分在多个扫描期间对从下述两个共用像素部分输出的所述多个光电转换元件的像素信号执行计算：所述两个共用像素部分在列方向上彼此相邻地布置，并且与不同的列信号线连接。
7.一种成像装置，包括：
固态成像装置；
光学器件，适合于将入射光引导到所述固态成像装置上；以及
信号处理部分，适合于对来自所述固态成像装置的输出信号进行处理，其中
所述固态成像装置包括：
多个共用像素部分，所述多个共用像素部分按照矩阵的形式布置，使得能够输出在相同行中布置的多个光电转换元件的像素信号；
多条行地址线，所述多条行地址线用来选择每一行中的光电转换元件中的一些；
扫描部分，所述扫描部分允许通过适合于一次一个地、顺序地选择所述多条行地址线的寻址来输出所述多个光电转换元件的像素信号；
与所述多个共用像素部分的每一列相关联的多条列信号线，所述列中的所述多个共用像素部分与所述多条列信号线交替地连接；
多个第一选择器，每一个第一选择器适合于选择每一列中的所述多条列信号线中的一条列信号线；
多个第一列部分，每一个第一列部分被供应来自由所述第一选择器选择的所述一条列信号线的像素信号；
多个第二选择器，每一个第二选择器适合于选择每一列中的所述多条列信号线中的另一条列信号线；以及
多个第二列部分，每一个第二列部分被供应来自由所述第二选择器选择的所述另一条列信号线的像素信号，其中
所述多条行地址线与每一个共用像素部分中的在相同行中布置的所述多个光电转换元件连接，使得所述扫描部分在寻址期间能够单独地选择每一个共用像素部分中的在相同行中布置的所述多个光电转换元件，
在所述扫描部分执行适合于一次一个地、顺序地选择所述多条行地址线的寻址的期间，每一列中的所述第一选择器和所述第二选择器在每一个扫描周期顺序地选择每一列中的所述多条列信号线中的不同的列信号线，以及
每一列中的所述第一列部分和所述第二列部分在多个扫描期间执行对从下述两个共用像素部分输出的所述多个光电转换元件的像素信号的计算：所述两个共用像素部分在列方向上彼此相邻地布置，并且与不同的列信号线连接。
CN201110068303.3A 2010-03-30 2011-03-22 固态成像装置和成像装置 Expired - Fee Related CN102209207B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010076599A JP5526928B2 (ja) 2010-03-30 2010-03-30 固体撮像装置および撮像装置
JP2010-076599 2010-03-30

Publications (2)

Publication Number Publication Date
CN102209207A CN102209207A (zh) 2011-10-05
CN102209207B true CN102209207B (zh) 2015-07-15

Family

ID=44697846

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110068303.3A Expired - Fee Related CN102209207B (zh) 2010-03-30 2011-03-22 固态成像装置和成像装置

Country Status (3)

Country Link
US (1) US8525911B2 (zh)
JP (1) JP5526928B2 (zh)
CN (1) CN102209207B (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4107269B2 (ja) * 2004-02-23 2008-06-25 ソニー株式会社 固体撮像装置
JP5106092B2 (ja) * 2007-12-26 2012-12-26 パナソニック株式会社 固体撮像装置およびカメラ
JP5631050B2 (ja) 2010-05-10 2014-11-26 キヤノン株式会社 固体撮像装置およびカメラ
US8564085B2 (en) * 2011-07-18 2013-10-22 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS image sensor structure
JP5915031B2 (ja) * 2011-08-31 2016-05-11 ソニー株式会社 撮像装置および撮像方法、並びに電子機器
US8994859B2 (en) * 2011-09-30 2015-03-31 Semiconductor Components Industries, Llc Methods and devices for improving dynamic range in image sensors
US8629926B2 (en) 2011-11-04 2014-01-14 Honeywell International, Inc. Imaging apparatus comprising image sensor array having shared global shutter circuitry
US9349761B2 (en) 2011-12-07 2016-05-24 Olympus Corporation Solid-state image pickup device and color signal reading method including a plurality of electrically-coupled substrates
JP5893372B2 (ja) * 2011-12-07 2016-03-23 オリンパス株式会社 固体撮像装置、撮像装置、および信号読み出し方法
EP2611142B1 (en) * 2011-12-27 2014-10-15 Harvest Imaging bvba Imager with column readout
JP5839998B2 (ja) * 2012-01-10 2016-01-06 キヤノン株式会社 固体撮像装置
KR102009189B1 (ko) * 2013-03-12 2019-08-09 삼성전자주식회사 이미지 센서 및 2행 동시 독출 방법
KR102028124B1 (ko) * 2013-05-24 2019-10-02 삼성전자주식회사 위상차 초점검출 가능한 촬상소자
US9686485B2 (en) * 2014-05-30 2017-06-20 Apple Inc. Pixel binning in an image sensor
JP6702195B2 (ja) * 2014-11-12 2020-05-27 ソニー株式会社 固体撮像装置および電子機器
DE102016206330B3 (de) * 2016-04-14 2017-06-29 Friedrich-Alexander-Universität Erlangen-Nürnberg Bildelement
JP6800693B2 (ja) * 2016-10-12 2020-12-16 キヤノン株式会社 撮像装置及び撮像装置の駆動方法
JP7302471B2 (ja) 2017-03-28 2023-07-04 株式会社ニコン 撮像素子および電子カメラ
CN110278390A (zh) * 2018-03-15 2019-09-24 清华大学深圳研究生院 一种改进型图像传感器读取方法
JP7483454B2 (ja) 2020-03-26 2024-05-15 キヤノン株式会社 光電変換装置、撮像システム、移動体

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6977684B1 (en) * 1998-04-30 2005-12-20 Canon Kabushiki Kaisha Arrangement of circuits in pixels, each circuit shared by a plurality of pixels, in image sensing apparatus
JP3524391B2 (ja) * 1998-08-05 2004-05-10 キヤノン株式会社 撮像装置及びそれを用いた撮像システム
US6593557B1 (en) * 1999-10-28 2003-07-15 Xerox Corporation Reduction of line noise appearance in large area image sensors
JP4584634B2 (ja) * 2004-06-29 2010-11-24 オリンパス株式会社 固体撮像装置
US7683953B1 (en) * 2004-06-30 2010-03-23 Foveon, Inc. Intra-pixel fixed-pattern-noise cancellation circuit and method
JP4692115B2 (ja) * 2005-07-11 2011-06-01 ソニー株式会社 画像処理装置および撮像装置
JP4752447B2 (ja) 2005-10-21 2011-08-17 ソニー株式会社 固体撮像装置およびカメラ
JP5584982B2 (ja) * 2009-02-09 2014-09-10 ソニー株式会社 固体撮像素子およびカメラシステム
WO2008133146A1 (ja) * 2007-04-18 2008-11-06 Rosnes Corporation 固体撮像装置
JP5106092B2 (ja) * 2007-12-26 2012-12-26 パナソニック株式会社 固体撮像装置およびカメラ
JP2010010896A (ja) * 2008-06-25 2010-01-14 Panasonic Corp 固体撮像装置
JP5495551B2 (ja) * 2008-12-26 2014-05-21 オリンパス株式会社 固体撮像装置
JP5511220B2 (ja) * 2009-05-19 2014-06-04 キヤノン株式会社 固体撮像装置

Also Published As

Publication number Publication date
US8525911B2 (en) 2013-09-03
US20110242351A1 (en) 2011-10-06
JP5526928B2 (ja) 2014-06-18
CN102209207A (zh) 2011-10-05
JP2011211455A (ja) 2011-10-20

Similar Documents

Publication Publication Date Title
CN102209207B (zh) 固态成像装置和成像装置
US9615042B2 (en) Image pickup apparatus having photoelectric conversion function
US9866771B2 (en) Solid-state imaging device, signal processing method of solid-state imaging device, and electronic apparatus
CN205792895U (zh) 成像系统
US7859581B2 (en) Image sensor with charge binning and dual channel readout
CN100591090C (zh) 图像传感器中具有低噪声的像素电路
US7916195B2 (en) Solid-state imaging device, imaging apparatus and camera
US8520103B2 (en) Solid-state imaging device, signal processing method thereof and image capturing apparatus
CN101164334B (zh) 光传感器、固体摄像装置和固体摄像装置的动作方法
US8355068B2 (en) Solid-state image sensing device, analog-digital conversion method of solid-state image sensing device, and electronic apparatus
US6992341B2 (en) Amplifying solid-state image pickup device
CN108462841A (zh) 像素阵列及图像传感器
US20080043125A1 (en) High sensitivity color filter array
WO2014002366A1 (ja) 固体撮像装置
US20100194940A1 (en) Solid state imaging device
JP7314061B2 (ja) 撮像装置及び電子機器
KR100790582B1 (ko) 씨모스 이미지 센서 픽셀

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20170119

Address after: Kanagawa Japan Atsugi Asahi 4-14-1

Patentee after: SONY SEMICONDUCTOR SOLUTIONS Corp.

Address before: Tokyo, Japan

Patentee before: Sony Corp.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150715

CF01 Termination of patent right due to non-payment of annual fee