KR100790582B1 - 씨모스 이미지 센서 픽셀 - Google Patents

씨모스 이미지 센서 픽셀 Download PDF

Info

Publication number
KR100790582B1
KR100790582B1 KR1020060100352A KR20060100352A KR100790582B1 KR 100790582 B1 KR100790582 B1 KR 100790582B1 KR 1020060100352 A KR1020060100352 A KR 1020060100352A KR 20060100352 A KR20060100352 A KR 20060100352A KR 100790582 B1 KR100790582 B1 KR 100790582B1
Authority
KR
South Korea
Prior art keywords
blocks
pixel
unit pixels
group
odd
Prior art date
Application number
KR1020060100352A
Other languages
English (en)
Inventor
한상욱
Original Assignee
(주) 픽셀플러스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주) 픽셀플러스 filed Critical (주) 픽셀플러스
Priority to KR1020060100352A priority Critical patent/KR100790582B1/ko
Application granted granted Critical
Publication of KR100790582B1 publication Critical patent/KR100790582B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/30Transforming light or analogous information into electric information
    • H04N5/335Transforming light or analogous information into electric information using solid-state image sensors [SSIS]
    • H04N5/369SSIS architecture; Circuitry associated therewith
    • H04N5/374Addressed sensors, e.g. MOS or CMOS sensors
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/30Transforming light or analogous information into electric information
    • H04N5/335Transforming light or analogous information into electric information using solid-state image sensors [SSIS]
    • H04N5/341Extracting pixel data from an image sensor by controlling scanning circuits, e.g. by modifying the number of pixels having been sampled or to be sampled
    • H04N5/347Extracting pixel data from an image sensor by controlling scanning circuits, e.g. by modifying the number of pixels having been sampled or to be sampled by combining or binning pixels in SSIS

Abstract

본 발명은 씨모스 이미지 센서 픽셀에 관한 것으로서, 이웃하는 같은 색깔의 픽셀 출력들을 전하 영역에서 합할 수 있는 컬러 비닝(Color Binning) 기능을 보유한 씨모스 이미지 센서에 관한 기술을 개시한다. 이러한 본 발명은 행(Row) 및 열(Column) 방향의 매트릭스 형태로 배열된 N×M개의 단위 화소를 포함하고, N×M개의 단위 화소를 일정 컬러 필터 패턴으로 색 조합할 수 있는 복수개의 픽셀 블록으로 구분하고 각 픽셀 블록에 포함된 복수개의 단위 화소가 공유되는 픽셀 어레이, 및 복수개의 픽셀 블록 중 적어도 2개의 픽셀 블록끼리를 선택적으로 연결하는 스위치 수단을 포함한다.
이미지 센서, 픽셀, 공유, 화소, 컬러, 스위치

Description

씨모스 이미지 센서 픽셀{CMOS image sensor pixel}

도 1a 및 도 1b는 종래의 4×1 공유 화소를 이용한 씨모스 이미지 센서 픽셀구조 및 이웃한 픽셀 간의 연결구조를 나타낸 개념도 및 회로도.

도 2a 및 도 2b는 종래의 2×2 공유 화소를 이용한 씨모스 이미지 센서 픽셀구조 및 이웃한 픽셀 간의 연결구조를 나타낸 개념도 및 회로도.

도 3a 및 도 3b는 본 발명에 따른 씨모스 이미지 센서 픽셀 구조 및 이웃한 픽셀 간의 연결구조를 나타낸 개념도 및 회로도.

도 4는 본 발명에 따른 씨모스 이미지 센서 픽셀에 관한 다른 실시예.

도 5는 본 발명에 따른 씨모스 이미지 센서 픽셀에 관한 또 다른 실시예.

도 6a 및 도 6b는 본 발명에 따른 씨모스 이미지 센서 픽셀 구조 및 이웃한 픽셀 간의 연결구조를 나타낸 개념도 및 회로도.

도 7 및 도 8은 본 발명에 따른 씨모스 이미지 센서 픽셀에 관한 또 다른 실시예들.

<도면의 주요 부분에 대한 부호의 설명>

UP : 단위 화소

SW1~SW8 : 스위치

10,30 : 홀수 블록

20,40 : 짝수 블록

100~180 : 픽셀 블록

PD1~PD4 : 포토다이오드(Photo diode)

TX0~TX3 : 트랜스퍼 게이트

RST : 리셋스위치

SF : 소스 팔로워(Source Follower)

LS : 어드레스 스위치

FD 노드 : 플로팅 확산(Floating Diffusion) 노드

본 발명은 씨모스 이미지 센서 픽셀에 관한 것으로서, 이웃한 같은 색깔의 픽셀 출력들을 전하 영역에서 서로 합칠 수 있는 컬러 비닝(Color Binning) 기능을 보유한 씨모스 이미지 센서(CMOS Image Sensor)를 구현하여 저조도 환경 하에서 이미지 품질의 손해 없이 프레임 속도를 높일 수 있도록 하는 기술이다.

일반적으로 이미지 센서는 외부의 광학 영상신호를 전기 영상신호로 변환하는 장치이다. 이미지 센서는 크게 상보형-모스(CMOS) 기술을 사용하는 CMOS 이미지 센서와 전하결합소자(CCD;Charge Coupled Device) 기술을 사용하는 CCD 이미지 센서로 나뉘고 이들은 모두 반도체 기술을 이용하여 제작한다.

특히, CMOS 이미지 센서는 CMOS 제조 기술을 이용하여 제작된 이미지 센서이 다. CMOS 이미지 센서에서 각 픽셀(Pixel)은 피사체의 대응 부분에서 복사되는 빛 신호를 포토다이오드를 이용하여 전자로 바꾼 후에 저장하고, 축적된 전자의 수에 비례하여 나타나는 전하량을 전압 신호로 바꾸어서 출력하는 방식을 사용한다.

이러한 CMOS 이미지 센서는 다양한 전자제품들, 예컨데, 모바일 폰(Mobile Phone), PC(Personal Computer)용 카메라(Camera), 비디오 카메라, 및 디지털 카메라 등에서 광범위하게 사용되고 있는 디바이스(Device) 이다.

CMOS 이미지 센서는 기존에 이미지 센서로 사용되던 CCD에 비해 구동방식이 간편하며, 신호 처리 회로(Signal Processing Circuit)를 한 칩에 집적할 수 있어서 SoC(System On Chip)가 가능하므로 모듈의 소형화를 가능하게 한다. 또한, 기존에 셋-업(Set-up) 된 CMOS 기술을 호환성 있게 사용할 수 있으므로 제조 단가를 낮출 수 있는 등 많은 장점이 있기 때문에 그 수요가 날로 급증하고 있는 상황이다.

최근 CMOS 이미지 센서는 좀 더 저렴하면서도 더 좋은 이미지 품질을 요구하는 시장의 요구에 부응하기 위해 점점 더 작은 크기의 픽셀을 고해상도 센서에 사용하고 있다. 그런데, 작은 크기의 픽셀은 작은 크기의 포토다이오드를 의미하고 작은 포토다이오드는 받아들 수 있는 빛의 양이 제한된다는 것을 의미한다. 즉, 받아들 수 있는 빛의 양이 제한되는 것은 빛에 의해 생성, 흡수되는 전자의 수가 줄어든다는 것을 의미하게 되며 결국 양질의 이미지를 생성하는데 한계를 갖게 되는 문제가 있다.

이를 해결하기 위해 CMOS 이미지 센서 픽셀에 사용하는 트랜지스터를 이웃한 픽셀들과 공유하여 사용함으로써 상대적으로 포토다이오드의 면적을 크게 하는 공유(Shared) 픽셀 구조가 널리 사용되고 있다. 이러한 공유 픽셀 구조를 사용하면 같은 크기의 픽셀에서 포토다이오드의 크기가 커지고 받아들일 수 있는 전자의 수를 증가시킬 수 있어 이미지 품질을 높일 수 있다.

도 1a는 Proceedings of 2006 ISSCC(International Solid State Circuit conference), pp. 494-495 "A 1/2-inch 7.2M Pixel CMOS Image sensor with 2.25㎛ pixels using 4-shared pixel structure for pixel level summation"에 개시된 종래의 4×1 공유 화소를 갖는 씨모스 이미지 센서에서 공유 픽셀 개념도이다.

그리고, 도 1b는 종래의 씨모스 이미지 센서 픽셀에서 이웃한 픽셀 간의 연결구조를 나타낸 회로도이다.

종래의 씨모스 이미지 센서는 포토다이오드(Photo diode) PD1~PD4와, 트랜스퍼 게이트 TX0~TX3와, 리셋스위치 RST와, 소스 팔로워(Source Follower) SF와, 어드레스 스위치 LS 및 플로팅 확산(Floating Diffusion) 노드 FD를 포함한다.

이러한 종래의 씨모스 이미지 센서의 픽셀은 하나의 프레임이 N×M 개(N,M은 자연수)의 단위 화소(Unit Pixel) UP로 구성되어 픽셀 어레이를 이룬다.

여기서, 종래의 씨모스 이미지 센서의 컬러 필터 패턴은 홀수 단위의 열(Odd Column)에서 4개의 픽셀이 "R,G,R,G"(여기서, R: 적색 필터, G: 녹색 필터) 형태로 반복되는 구조를 갖는다. 그리고, 홀수 열에서 반복되는 "R,G,R,G" 형태의 4개의 픽셀은 도 1b에서와 같이 플로팅 확산(FD: Floating Diffusion) 노드 이후의 구조를 공유하게 된다. 즉, 4개의 픽셀 간의 연결은 플로팅 확산(FD) 노드의 연결을 통해 이루어진다.

또한, 짝수 단위의 열(Even Column)에서 4개의 픽셀은 "G,B,G,B"(여기서, G: 청색 필터) 형태로 반복되는 구조를 갖는다. 그리고, 짝수 열에서 반복되는 "G,B,G,B" 형태의 4개의 픽셀은 홀수 열과 마찬가지로 플로팅 확산(FD) 노드의 연결을 통해 픽셀 간의 연결이 이루어지고 플로팅 확산(FD) 노드 이후의 구조를 공유하게 된다.

이러한 구조를 갖는 종래의 씨모스 이미지 센서는 하나의 프레임이 N×M 개의 단위 픽셀들로 구성되며 각 단위 픽셀들은 상기 기술한 대로 4×1 형태의 공유 픽셀 구조를 갖는다. 그리고, 열 방향으로 배열된 4개의 단위 픽셀들은 센서가 저해상도 모드로 동작한다면 모든 픽셀의 출력을 내보내는 것이 아니고 일부 픽셀들의 출력만 내보내도록 한다.

여기서, 저해상도 모드로 동작시키는 방법은 크게 두 가지 방법으로 나누어 볼 수 있는데, 하나는 서브 샘플링(Sub-Sampling) 모드 동작이고 다른 하나는 비닝(Binning) 모드 동작이다.

예를 들어, 전체 해상도의 1/4 해상도 모드로 센서가 동작하는 경우라면 전체 픽셀 N×M 개 중에서 N/2×M/2 개의 픽셀 출력만 내보내면 된다. 서브 샘플링 모드에서는 N/2 개의 행 픽셀들 출력만을 내보내고, 나머지 N/2 개의 행 출력은 내보내지 않는 동작을 한다. 이에 반하여, 비닝 모드 동작에서는 이웃한 두 행의 같은 색깔 픽셀 출력을 더한 후 이를 하나의 픽셀 출력 값으로 내보낸다. 비닝 모드 동작으로 할 경우 버리게 되는 픽셀 출력 값이 없이 전체 픽셀 출력 값을 이용하여 이미지를 구성하므로 서브 샘플링 모드로 동작하는 경우보다 양질의 이미지를 얻을 수 있는 장점이 있다.

도 1b에서 보면, 트랜스퍼 게이트 TX0와 트랜스퍼 게이트 TX2를 동시에 "온(On)" 시킴으로써 전하 영역(Charge Domain)에서 홀수 열의 경우 R 색의 픽셀 2개의 출력을 더할 수 있고, 짝수 열의 경우 G 색의 픽셀 2개의 출력을 더할 수 있다. 마찬가지로, 트랜스퍼 게이트 TX1와 트랜스퍼 게이트 TX3를 동시에 "온" 시킴으로써 전하 영역에서 홀수 열의 경우 G 색의 픽셀 2개의 출력을 더할 수 있고, 짝수 열의 경우 B 색의 픽셀 2개의 출력을 더할 수 있다.

그런데, 종래의 씨모스 이미지 센서는 하나의 열(Column)에서 합할 수 있는 단위 화소 UP의 개수가 2개로 한정되어 있다. 이에 따라, 동일한 색을 갖는 픽셀의 출력을 4개 이상 추가로 합하기 위해서는 차지 도메인에서 합하는 것이 불가능하고, 아날로그 컬럼(Analog Column) 회로 또는 디지털 도메인(Digital Domain)에서만 할 수 있게 된다.

즉, 작은 사이즈의 픽셀을 구현하기 위해서 사용되는 기존의 4×1 공유 화소 구조는 같은 색의 픽셀 출력을 차지 도메인(Charge Domain)에서 기껏해야 2개의 픽셀 출력을 합할 수 있을 뿐이다.

한편, 도 2a는 IEEE Journal of Solid State Circuits, vol 39, no. 12, Dec. 2004, pp. 2426-2430 "1/4-inch 2-Mpixel MOS Image Sensor with 1.75 Transistors/Pixel"에 개시된 종래의 2×2 공유 화소를 갖는 씨모스 이미지 센서에서 공유 픽셀 개념도이다.

그리고, 도 2b는 종래의 씨모스 이미지 센서에서 이웃한 픽셀 간의 연결구조를 나타낸 회로도이다.

종래의 씨모스 이미지 센서는 포토다이오드(Photo diode) PD1~PD4와, 트랜스퍼 게이트 TX0~TX3와, 리셋스위치 RST와, 소스 팔로워(Source Follower) SF와, 어드레스 스위치 LS 및 플로팅 확산(Floating Diffusion) 노드 FD를 포함한다.

이러한 종래의 씨모스 이미지 센서의 픽셀은 하나의 프레임이 N×M 개(N,M은 자연수)의 단위 화소(Unit Pixel) UP로 구성되어 픽셀 어레이를 이룬다.

그리고, 이러한 종래의 씨모스 이미지 센서의 공유화소 구조는 도 2a 및 도 2b에서와 같이 2×2 컬러 필터 패턴을 갖게 된다. 이와 같은 컬러 패턴을 갖기 때문에 플로팅 확산(FD) 노드에서 같은 색깔의 출력을 차지 도메인에서 합할 수 있는 비닝 동작은 단지 G 색에 대해서만 가능하고 나머지 R 색 및 B 색은 불가능하다.

즉, 이러한 2×2 픽셀 공유 구조를 갖는 씨모스 이미지 센서는 행 및 열 방향으로 인접한 단위화소 UP를 공유하여 작은 사이즈로 픽셀을 구현할 수 있는 장점이 있다. 하지만, R 색과 B 색에 대해서는 차지 도메인에서 동일한 색을 갖는 픽셀의 출력을 합할 수 없고, 같은 색을 갖는 픽셀의 출력을 합하기 위해서는 아날로그 컬럼(Analog Column) 회로 또는 디지털 도메인(Digital Domain)에서만 할 수 있게 된다.

따라서, 상술된 종래의 씨모스 이미지 센서들에서는 같은 색의 픽셀 출력을 차지 도메인에서 더할 수 있는 비닝 동작이 아예 불가능하거나 기껏해야 2개의 색을 더할 수 있기 때문에 저해상도 동작 모드로 동작할 때 이미지 품질에 한계를 갖 게 된다.

이에 따라, 높은 이미지 품질을 보장하면서도 저해상도 모드로 동작시키고자 하는 경우 아날로그 회로 및 디지털 회로에서 이를 구현해야 하는데 이러한 동작은 센서의 동작 속도인 프레임 레이트(Frame Rate)를 제한하는 단점을 유발하고 부가적인 하드웨어가 필요하게 되는 문제점이 있다.

본 발명은 상기와 같은 문제점을 해결하기 위하여 창출된 것으로서, 컬러 비닝(Color Binning) 기능을 보유한 공유 화소를 이용하는 씨모스 이미지 센서(CMOS Image Sensor)에서 이웃하는 공유 픽셀끼리 연결할 수 있는 스위치를 포함하여 동일한 색의 픽셀 출력을 여러 개 합할 수 있도록 함으로써 저해상도 동작 모드에서의 이미지 품질의 희생 없이 프레임 레이트를 향상시킬 수 있도록 하는데 그 목적이 있다.

상기한 목적을 달성하기 위한 본 발명의 씨모스 이미지 센서 픽셀은, 행 및 열 방향의 매트릭스 형태로 배열된 N×M개의 단위 화소를 포함하는 씨모스 이미지 센서 픽셀에 있어서, 홀수 단위의 열에서 제 1 컬러 패턴으로 반복되는 구조를 갖는 N개의 단위 화소를 포함하고, 동일한 홀수 단위의 열에 배열된 N개의 단위 화소가 공유되는 제 1군의 홀수 블록; 짝수 단위의 열에서 제 2 컬러 패턴으로 반복되는 구조를 갖는 N개의 단위 화소를 포함하고, 동일한 짝수 단위의 열에 배열된 N개의 단위 화소가 공유되는 제 2군의 짝수 블록; 및 제 1군의 홀수 블록 중에서 서로 다른 홀수 번째 열에 포함된 적어도 2개의 블록들을 서로 연결하고, 제 2군의 짝수 블록 중에서 서로 다른 짝수 번째 열에 포함된 적어도 2개의 블록들을 서로 연결하는 스위치 수단을 포함하는 것을 특징으로 한다.

그리고, 본 발명은 행 및 열 방향의 매트릭스 형태로 배열된 N×M개의 단위 화소를 포함하는 씨모스 이미지 센서 픽셀에 있어서, 행 및 열 방향으로 인접한 단위 화소가 N×N 개의 단위로 서로 연결되어 픽셀 트랜지스터들을 공유하는 복수개의 픽셀 블록; 및 복수개의 픽셀 블록에서 행 또는 열 방향으로 인접하게 배열된 적어도 2개의 픽셀 블록들을 서로 연결하는 스위치 수단을 포함하는 것을 특징으로 한다.

또한, 본 발명은 행 및 열 방향의 매트릭스 형태로 배열된 N×M개의 단위 화소를 포함하고, N×M개의 단위 화소를 일정 패턴으로 색 조합하여 복수개의 픽셀 블록으로 구분하고 각 픽셀 블록에 포함된 복수개의 단위 화소가 공유되는 픽셀 어레이; 및 복수개의 픽셀 블록 중 적어도 2개의 픽셀 블록끼리를 선택적으로 연결하는 스위치 수단을 포함하는 것을 특징으로 한다.

이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하고자 한다.

도 3a 및 도 3b는 본 발명에 따른 컬러 비닝(Color Binning) 기능을 보유한 공유 화소를 이용하는 씨모스 이미지 센서 픽셀 구조 및 이웃한 픽셀 간의 연결구조를 나타낸 회로도이다.

본 발명의 씨모스 이미지 센서는 포토다이오드(Photo diode) PD1~PD4와, 트랜스퍼 게이트 TX0~TX3와, 리셋스위치 RST와, 소스 팔로워(Source Follower) SF와, 어드레스 스위치 LS 및 플로팅 확산(Floating Diffusion) 노드 FD를 포함한다.

이러한 CMOS 이미지 센서는 외부에서 입력되는 빛으로 전하, 예를 들어 전자를 생성하는 포토다이오드 PD1~PD4와 같은 수광부와, 수광부로부터 생성된 전자를 이송시키는 트랜스퍼 게이트 TX0~TX3, 증폭 소자, 및 어드레스 스위치 LS 등이 하나의 화소(Pixel)를 이룬다. 이들 화소는 어레이 형태로 구성되며, 각각의 화소로부터 인가된 신호를 후단의 영상 신호 처리 회로에서 신호 처리하여 디스플레이 장치로 전달한다.

여기서, 각각의 홀수 블록(10,30) 및 짝수 블록(20,40)에 포함된 복수개의 트랜스퍼 게이트 TX0~TX3는 각각의 포토다이오드 PD1~PD4와 대응되어 연결되며, 하나의 플로팅 노드 FD를 공유한다. 그리고, 리셋스위치 RST는 플로팅 노드 FD와 전원전압 VDD 인가단 사이에 연결되어 플로팅 노드 FD를 리셋시킨다. 또한, 소스 팔로워 SF는 전원전압 VDD 인가단과 어드레스 스위치 LS 사이에 연결되어 게이트 단자가 플로팅 노드 FD에 연결된다.

이러한 본 발명의 픽셀 어레이는 하나의 프레임이 N×M(N,M은 자연수)의 단위 화소(Unit Pixel) UP로 구성되어 픽셀 어레이를 이룬다.

즉, 본 발명의 컬러 필터 패턴은 홀수 단위의 열(Odd Column)에서 4개의 단위 화소 UP가 "R,G,R,G" 형태로 반복되는 구조를 갖는다. 여기서, 홀수 열에서 반복되는 "R,G,R,G" 형태의 4개의 단위 화소 UP는 플로팅 확산(FD) 노드의 연결을 통해 픽셀에서 사용하는 트랜지스터들(RST,SF,LS)을 공유하게 된다. 그리고, 짝수 단위의 열(Even Column)에서 4개의 단위 화소 UP는 "G,B,G,B" 형태로 반복되는 구 조를 갖는다. 여기서, 짝수 열에서 반복되는 "G,B,G,B" 형태의 4개의 단위 화소 UP는 플로팅 확산(FD) 노드의 연결을 통해 픽셀에서 사용하는 트랜지스터들(RST,SF,LS)을 공유하게 된다.

또한, 본 발명은 인접한 홀수 단위의 열에 배열된 4개의 단위 화소 "R,G,R,G" 끼리 서로 연결하기 위한 스위치 SW1와, 인접한 짝수 단위의 열에 배열된 4개의 단위 화소 "G,B,G,B" 끼리 서로 연결하기 위한 스위치 SW2를 포함한다.

이러한 구조를 갖는 본 발명은 반복되는 기본 블록이 4×4 개의 단위 화소 UP로 구성되며, 기본 블록 안에서 각 단위 화소 UP 들은 행 방향과 열 방향을 따라서 일정한 간격을 갖는 매트릭스 형태로 배치된다. 그리고, 열 방향으로 배열되어 픽셀 트랜지스터들(RST,SF,LS)을 공유하는 4개의 단위 화소 블록(기본 색 조합 블록)과 인접한 4개의 단위 화소 블록을 선택적으로 연결하는 방식을 사용하고, 제어수단을 통해 차지 도메인(Charge Domain)에서 같은 색의 픽셀 2개 또는 최대 4개의 출력을 합할(Binning) 수 있도록 한다.

예를 들어, 스위치 SW1가 오프 상태인 경우 홀수 열 4개의 단위 화소 블록(색조합 블록)에서 "R,G,R,G" 중 동일한 색을 갖는 2개의 단위 화소 "R"의 출력을 더하게 되고, 동일한 색을 갖는 2개의 단위 화소 "G"의 출력을 더하게 된다. 그리고, 스위치 SW2가 오프 상태인 경우 짝수 열의 단위 화소 블록에서 "G,B,G,B" 중 동일한 색을 갖는 2개의 단위 화소 "G"의 출력을 더하게 되고, 동일한 색을 갖는 2개의 단위 화소 "B"의 출력을 더하게 된다.

또한, 본 발명은 스위치 SW1,SW2의 선택적인 온/오프 동작을 이용하여 차지 도메인(Charge Domain)에서 동일한 색을 갖는 각 픽셀의 출력을 2개 또는 4개 이상 추가로 합할 수 있도록 한다. 즉, 2개의 레드 화소 R, 2개의 그린 화소 G를 하나의 색조합 단위 블록으로 구성하여 컬러 색상을 구현하고, 2개의 색조합 단위 블록을 스위치 SW1,SW2를 통해 서로 연결하도록 한다.

예를 들어, 스위치 SW1가 온 될 경우 제 1군의 홀수 블록(10)에 배열된 4개의 단위화소 "R,G,R,G"와, 이웃하는 제 3군의 홀수 블록(30)에 배열된 4개의 단위화소 "R,G,R,G"를 합할 수 있게 된다.

즉, 트랜스퍼 게이트 TX0와 트랜스퍼 게이트 TX2를 동시에 "온(ON)" 시킴으로써 전하 영역(Charge Domain)에서 제 1군의 홀수 블록(10)의 경우 R 색의 픽셀 2개의 출력을 더할 수 있게 된다. 이와 동시에, 제 3군의 홀수 블록(30)에 배열된 R 색의 픽셀 2개의 출력을 더하게 되어, 스위치 SW1가 온 될 경우 동일한 색깔을 갖는 총 4개의 단위 화소를 합할 수 있게 된다.

마찬가지로, 트랜스퍼 게이트 TX1와 트랜스퍼 게이트 TX3를 동시에 "온" 시킴으로써 전하 영역에서 제 1군의 홀수 블록(10)의 경우 G 색의 픽셀 2개의 출력을 더할 수 있게 된다. 이와 동시에, 제 3군의 홀수 블록(30)에 배열된 G 색의 픽셀 2개의 출력을 더하게 되어, 스위치 SW1가 온 될 경우 동일한 색깔을 갖는 총 4개의 단위 화소를 합할 수 있게 된다.

여기서, 제 1군의 홀수 블록(10) 또는 제 3군의 홀수 블록(30)에 연결된 픽셀 트랜지스터들(RST,SF,LS)의 선택은 여러 가지 방법에 의해 선택할 수 있다. 즉, 스위치를 통한 전원전압 VDD을 선택적으로 인가하거나, 어드레스 스위치 LS의 어드레스를 선택적으로 제어하여 제 1군의 홀수 블록(10) 또는 제 3군의 홀수 블록(30)에 연결된 픽셀 트랜지스터들(RST,SF,LS)를 선택할 수 있게 된다.

그리고, 스위치 SW2가 온 될 경우 제 2군의 짝수 블록(20)에 배열된 4개의 단위화소 "G,B,G,B"와, 이웃하는 제 4군의 짝수 블록(40)에 배열된 4개의 단위화소 "G,B,G,B"를 합할 수 있게 된다.

즉, 트랜스퍼 게이트 TX0와 트랜스퍼 게이트 TX2를 동시에 "온(ON)" 시킴으로써 전하 영역(Charge Domain)에서 제 2군의 짝수 블록(20)의 경우 G 색의 픽셀 2개의 출력을 더할 수 있게 된다. 이와 동시에, 제 4군의 짝수 블록(40)에 배열된 G 색의 픽셀 2개의 출력을 더하게 되어, 스위치 SW2가 온 될 경우 동일한 색깔을 갖는 총 4개의 단위 화소를 합할 수 있게 된다.

마찬가지로, 트랜스퍼 게이트 TX1와 트랜스퍼 게이트 TX3를 동시에 "온" 시킴으로써 전하 영역에서 제 2군의 짝수 블록(20)의 경우 B 색의 픽셀 2개의 출력을 더할 수 있게 된다. 이와 동시에, 제 4군의 짝수 블록(40)에 배열된 B 색의 픽셀 2개의 출력을 더하게 되어, 스위치 SW2가 온 될 경우 동일한 색깔을 갖는 총 4개의 단위 화소를 합할 수 있게 된다.

이에 따라, 두 개의 블록(예를 들어, 홀수 블록(10,30))의 픽셀 출력을 합할 수 있게 되어, 차지 도메인에서 동일한 색을 갖는 픽셀의 출력을 총 4개까지 추가로 합할 수 있게 된다.

도 4는 본 발명에 따른 2n×1 구조의 씨모스 이미지 센서 픽셀에 관한 다른 실시예이다.

본 발명의 컬러 필터 패턴은 홀수 단위의 열(Odd Column)에서 2n개의 단위 화소 UP가 "R,G,R,G...R,G" 형태로 반복되는 구조를 갖는다. 여기서, 홀수 열에서 반복되는 "R,G,R,G...R,G" 형태의 2n개의 단위 화소 UP는 플로팅 확산(FD) 노드의 연결을 통해 서로 연결되어 2n개의 픽셀들이 트랜지스터(RST,SF,LS)를 공유하게 된다. 그리고, 짝수 단위의 열(Even Column)에서 2n개의 단위 화소 UP는 "G,B,G,B...G,B" 형태로 반복되는 구조를 갖는다. 여기서, 짝수 열에서 반복되는 "G,B,G,B...G,B" 형태의 2n개의 단위 화소 UP는 플로팅 확산(FD) 노드의 연결을 통해 서로 연결되어 2n개의 픽셀들이 트랜지스터(RST,SF,LS)를 공유하게 된다.

또한, 본 발명은 인접한 홀수 단위의 열에 배열된 2n개의 단위 화소 "R,G,R,G...R,G" 끼리 서로 연결하기 위한 스위치 SW1와, 인접한 짝수 단위의 열에 배열된 2n개의 단위 화소 "G,B,G,B...G,B" 끼리 서로 연결하기 위한 스위치 SW2를 포함한다.

이러한 구조를 갖는 본 발명은 반복되는 기본 블록이 2n×4 개의 단위 화소 UP로 구성되며, 각 단위 화소 UP 들은 행 방향과 열 방향을 따라서 일정한 간격을 갖는 매트릭스 형태로 배치된다. 그리고, 열 방향으로 배열되어 픽셀 트랜지스터들(RST,SF,LS)을 공유하는 N개의 단위 화소 블록(기본 색 조합 블록)과 인접한 N개의 단위 화소 블록을 선택적으로 연결하는 방식을 사용하고, 제어수단을 통해 차지 도메인(Charge Domain)에서 같은 색의 픽셀 n개 또는 최대 2n개의 출력을 합할(Binning) 수 있도록 한다.

예를 들어, 스위치 SW1가 오프 상태인 경우 홀수 열 2n개의 단위 화소 블록 (색조합 블록)에서 "R,G,R,G...R,G" 중 동일한 색을 갖는 n개의 단위 화소 "R"의 출력을 더하게 되고, 동일한 색을 갖는 n개의 단위 화소 "G"의 출력을 더하게 된다. 그리고, 스위치 SW2가 오프 상태인 경우 짝수 열 2n개의 단위 화소 블록에서 "G,B,G,B...G,B" 중 동일한 색을 갖는 n개의 단위 화소 "G"의 출력을 더하게 되고, 동일한 색을 갖는 n개의 단위 화소 "B"의 출력을 더하게 된다.

또한, 본 발명은 스위치 SW1,SW2의 선택적인 온/오프 동작을 이용하여 차지 도메인(Charge Domain)에서 동일한 색을 갖는 각 픽셀의 출력을 n개 또는 2n개 추가로 합할 수 있도록 한다. 즉, n개의 레드 화소 R, n개의 그린 화소 G를 하나의 색조합 단위 블록으로 구성하여 컬러 색상을 구현하고, 2개의 색조합 단위 블록을 스위치 SW1,SW2를 통해 서로 연결하도록 한다.

예를 들어, 스위치 SW1가 온 될 경우 제 1군의 홀수 블록(10)에 배열된 2n개의 단위화소 "R,G,R,G...R,G"와, 이웃하는 제 3군의 홀수 블록(30)에 배열된 2n개의 단위화소 "R,G,R,G...R,G"를 합할 수 있게 된다. 그리고, 스위치 SW2가 온 될 경우 제 2군의 짝수 블록(20)에 배열된 2n개의 단위화소 "G,B,G,B...G,B"와, 이웃하는 제 4군의 짝수 블록(40)에 배열된 N개의 단위화소 "G,B,G,B...G,B"를 합할 수 있게 된다.

도 5는 본 발명에 따른 씨모스 이미지 센서 픽셀에 관한 또 다른 실시예이다.

도 5의 실시예는 도 4와 같은 2n×1 구조의 픽셀에서 열 방향으로 픽셀 블록(50)이 추가적으로 배열될 수 있음을 나타낸다. 이에 따라, 스위치 SW3,SW4의 선택적인 온/오프 동작에 의해 홀수 열 또는 짝수 열에 배열된 n개의 단위화소 UP를 추가적으로 합할 수 있게 된다.

도 6a 및 도 6b는 본 발명에 따른 씨모스 이미지 센서 픽셀에 관한 또 다른 실시예 및 이웃한 픽셀 간의 연결구조를 나타낸 회로도이다.

본 발명의 씨모스 이미지 센서는 포토다이오드(Photo diode) PD1~PD4와, 트랜스퍼 게이트 TX0~TX3와, 리셋스위치 RST와, 소스 팔로워(Source Follower) SF와, 어드레스 스위치 LS 및 플로팅 확산(Floating Diffusion) 노드 FD를 포함한다.

여기서, 각각의 픽셀 블록(100~130)에 포함된 복수개의 트랜스퍼 게이트 TX0~TX3는 각각의 포토다이오드 PD1~PD4와 대응되어 연결되며, 하나의 플로팅 노드 FD를 공유한다. 그리고, 리셋스위치 RST는 플로팅 노드 FD와 전원전압 VDD 인가단 사이에 연결되어 플로팅 노드 FD를 리셋시킨다. 또한, 소스 팔로워 SF는 전원전압 VDD 인가단과 어드레스 스위치 LS 사이에 연결되어 게이트 단자가 플로팅 노드 FD에 연결된다.

그리고, 본 발명의 픽셀 어레이는 하나의 프레임이 N×M(N,M은 자연수)의 단위 화소(Unit Pixel) UP로 구성되어 픽셀 어레이를 이룬다.

이러한 본 발명의 컬러 필터 패턴은 행 및 열 방향으로 인접한 2×2 개의 단위화소 "R,G,G,B" 끼리 플로팅 확산(FD) 노드를 통해 서로 연결되어 픽셀 트랜지스터들(RST,SF,LS)을 공유하게 된다.

이러한 2×2 픽셀 공유 구조를 갖는 씨모스 이미지 센서는 행 및 열 방향으로 인접한 단위 화소 내의 트랜지스터(RST,SF,LS)들을 공유하여 작은 사이즈로 픽 셀을 구현할 수 있는 장점이 있다.

또한, 본 발명은 2×2 픽셀 공유 구조를 갖는 제 1군의 픽셀 블록(100)과, 제 1군의 픽셀 블록(100) 하부에 배열된 제 3군의 픽셀 블록(120)을 상호 연결하기 위한 스위치 SW5를 포함한다. 그리고, 본 발명은 2×2 픽셀 공유 구조를 갖는 제 2군의 픽셀 블록(110)과, 제 2군의 픽셀 블록(110) 하부에 배열된 제 4군의 픽셀 블록(130)을 상호 연결하기 위한 스위치 SW6를 포함한다.

이러한 구조를 갖는 본 발명은 하나의 프레임이 4×2 개의 단위 화소로 구성되며, 각 기본 블록들은 행 방향과 열 방향을 따라 일정한 간격을 갖는 매트릭스 형태로 배치된다. 그리고, 행 및 열 방향으로 배열된 4개의 단위 화소를 갖는 각 분의 픽셀 블록을 상/하 방향으로 공유하는 방식을 사용하여 제어수단을 통해 차지 도메인(Charge Domain)에서 같은 색의 픽셀 2개의 출력을 합할(Binning) 수 있도록 한다.

또한, 본 발명은 상하 블록을 연결하기 위한 스위치 SW5,SW6의 선택적인 온/오프 동작을 이용하여 차지 도메인(Charge Domain)에서 동일한 색을 갖는 각 픽셀의 출력을 2개 또는 4개까지 추가로 합할 수 있도록 한다.

예를 들어, 스위치 SW5,SW6가 오프 상태인 경우 각 픽셀 블록(100~130)에서 단위 화소 "R,G,G,B" 중 동일한 색을 갖는 2개의 단위 화소 "G"의 출력을 더하게 된다.

반면에, 스위치 SW5가 온 될 경우 제 1군의 픽셀 블록(100)에 배열된 4개의 단위화소 "R,G,G,B"와, 그 하부에 배치된 제 3군의 픽셀 블록(120)에 배열된 4개의 단위화소 "R,G,G,B"를 합할 수 있게 된다. 즉, R 색 및 B 색은 2개의 픽셀 출력을 합할 수 있고 G 색은 4개의 픽셀 출력을 합할 수 있게 된다.

즉, 트랜스퍼 게이트 TX0를 "온(ON)" 시킴으로써 전하 영역(Charge Domain)에서 제 1군의 픽셀 블록(100)과 제 3군의 픽셀 블록(120)에서 R 색의 픽셀 2개의 출력을 더할 수 있게 된다. 이에 따라, 스위치 SW5가 온 될 경우 제 1,3군의 픽셀 블록(100,120)에 배열된 R 색의 픽셀 2개의 출력을 더하게 되어, 동일한 색깔을 갖는 총 2개의 단위 화소를 합할 수 있게 된다.

마찬가지로, 트랜스퍼 게이트 TX1와 트랜스퍼 게이트 TX2를 동시에 "온" 시킴으로써 전하 영역에서 제 1군의 픽셀 블록(100)의 경우 G 색의 픽셀 2개의 출력을 더할 수 있게 된다. 이와 동시에, 제 3군의 픽셀 블록(120)에 배열된 G 색의 픽셀 2개의 출력을 더하게 되어, 스위치 SW5가 온 될 경우 동일한 색깔을 갖는 총 4개의 단위 화소를 합할 수 있게 된다.

그리고, 트랜스퍼 게이트 TX3를 "온(ON)" 시킴으로써 전하 영역(Charge Domain)에서 제 1군의 픽셀 블록(100)과 제 3군의 픽셀 블록(120)에서 B 색의 픽셀 2개의 출력을 더할 수 있게 된다. 이에 따라, 스위치 SW5가 온 될 경우 제 1,3군의 픽셀 블록(100,120)에 배열된 B 색의 픽셀 2개의 출력을 더하게 되어, 동일한 색깔을 갖는 총 2개의 단위 화소를 합할 수 있게 된다.

그리고, 스위치 SW6가 온 될 경우 제 2군의 픽셀 블록(110)에 배열된 4개의 단위화소 "R,G,G,B"와, 그 하부에 배치된 제 4군의 픽셀 블록(130)에 배열된 4개의 단위화소 "R,G,G,B"를 합할 수 있게 된다. 마찬가지로, R 색 및 B 색은 2개의 픽 셀 출력을 합할 수 있고 G 색은 4개의 픽셀 출력을 합할 수 있게 된다.

즉, 트랜스퍼 게이트 TX0를 "온(ON)" 시킴으로써 전하 영역(Charge Domain)에서 제 2군의 픽셀 블록(110)과 제 4군의 픽셀 블록(130)에서 R 색의 픽셀 2개의 출력을 더할 수 있게 된다. 이에 따라, 스위치 SW6가 온 될 경우 제 2,4군의 픽셀 블록(110,130)에 배열된 R 색의 픽셀 2개의 출력을 더하게 되어, 동일한 색깔을 갖는 총 2개의 단위 화소를 합할 수 있게 된다.

마찬가지로, 트랜스퍼 게이트 TX1와 트랜스퍼 게이트 TX2를 동시에 "온" 시킴으로써 전하 영역에서 제 2군의 픽셀 블록(110)의 경우 G 색의 픽셀 2개의 출력을 더할 수 있게 된다. 이와 동시에, 제 4군의 픽셀 블록(130)에 배열된 G 색의 픽셀 2개의 출력을 더하게 되어, 스위치 SW6가 온 될 경우 동일한 색깔을 갖는 총 4개의 단위 화소를 합할 수 있게 된다.

그리고, 트랜스퍼 게이트 TX3를 "온(ON)" 시킴으로써 전하 영역(Charge Domain)에서 제 2군의 픽셀 블록(110)과 제 4군의 픽셀 블록(130)에서 B 색의 픽셀 2개의 출력을 더할 수 있게 된다. 이에 따라, 스위치 SW6가 온 될 경우 제 2,4군의 픽셀 블록(110,130)에 배열된 B 색의 픽셀 2개의 출력을 더하게 되어, 동일한 색깔을 갖는 총 2개의 단위 화소를 합할 수 있게 된다.

도 7은 본 발명에 따른 씨모스 이미지 센서 픽셀에 관한 또 다른 실시예이다.

본 발명의 픽셀 어레이는 하나의 프레임이 N×M(N,M은 자연수)의 단위 화소(Unit Pixel) UP로 구성되어 픽셀 어레이를 이룬다.

이러한 본 발명의 컬러 필터 패턴은 "R,G,R,G" 형태로 반복되는 구조를 갖는다. 여기서, 각각의 단위 화소 UP는 행 및 열 방향으로 인접한 2×2 개의 단위화소 "R,G,G,B" 끼리 플로팅 확산(FD) 노드의 연결을 통해 픽셀 트랜지스터들(RST,SF,LS)을 공유하게 된다.

이러한 2×2 픽셀 공유 구조를 갖는 씨모스 이미지 센서는 행 및 열 방향으로 인접한 단위화소 UP를 공유하여 작은 사이즈로 픽셀을 구현할 수 있는 장점이 있다.

또한, 본 발명은 2×2 픽셀 공유 구조를 갖는 제 1군의 픽셀 블록(100)과, 제 1군의 픽셀 블록(100) 우측에 배열된 제 2군의 픽셀 블록(110)을 상호 연결하기 위한 스위치 SW7를 포함한다. 그리고, 본 발명은 2×2 픽셀 공유 구조를 갖는 제 3군의 픽셀 블록(120)과, 제 3군의 픽셀 블록(120) 우측에 배열된 제 4군의 픽셀 블록(130)을 상호 연결하기 위한 스위치 SW8를 포함한다.

이러한 구조를 갖는 본 발명은 하나의 기본 블록이 2×4 개의 단위 화소로 구성되며, 각 기본 블록들은 행 방향과 열 방향을 따라 일정한 간격을 갖는 매트릭스 형태로 배치된다. 그리고, 행 및 열 방향으로 배열된 4개의 단위 화소를 갖는 각 군의 픽셀 블록을 좌/우 방향으로 공유하는 방식을 사용하여 제어수단을 통해 차지 도메인(Charge Domain)에서 같은 색의 픽셀 2개의 출력을 합할(Binning) 수 있도록 한다.

즉, 본 발명은 좌우 블록을 연결하기 위한 스위치 SW7,SW8의 선택적인 온/오프 동작을 이용하여 차지 도메인(Charge Domain)에서 동일한 색을 갖는 각 픽셀의 출력을 2개 또는 4개까지 추가로 합할 수 있도록 한다.

예를 들어, 스위치 SW7,SW8가 오프 상태인 경우 각 픽셀 블록(100~130)에서 단위 화소 "R,G,G,B" 중 동일한 색을 갖는 2개의 단위 화소 "G"의 출력을 더하게 된다.

반면에, 스위치 SW7가 온 될 경우 제 1군의 픽셀 블록(100)에 배열된 4개의 단위화소 "R,G,G,B"와, 그 우측에 배치된 제 2군의 픽셀 블록(110)에 배열된 4개의 단위화소 "R,G,G,B"를 합할 수 있게 되어, R 색 및 B 색은 2개의 픽셀 출력을 합할 수 있고 G 색은 4개의 픽셀 출력을 합할 수 있게 된다.

그리고, 스위치 SW8가 온 될 경우 제 3군의 픽셀 블록(120)에 배열된 4개의 단위화소 "R,G,G,B"와, 그 우측에 배치된 제 4군의 픽셀 블록(130)에 배열된 4개의 단위화소 "R,G,G,B"를 합할 수 있게 되어 마찬가지로, R 색 및 B 색은 2개의 픽셀 출력을 합할 수 있고 G 색은 4개의 픽셀 출력을 합할 수 있게 된다.

도 8은 본 발명에 따른 씨모스 이미지 센서 픽셀에 관한 또 다른 실시예이다.

도 8의 실시예는 2×2 픽셀 공유 구조를 갖는 제 1군의 픽셀 블록(100)과, 제 1군의 픽셀 블록(100) 하부에 배열된 제 3군의 픽셀 블록(120)을 상호 연결하기 위한 스위치 SW5를 포함한다. 그리고, 본 발명은 2×2 픽셀 공유 구조를 갖는 제 2군의 픽셀 블록(110)과, 제 2군의 픽셀 블록(110) 하부에 배열된 제 4군의 픽셀 블록(130)을 상호 연결하기 위한 스위치 SW6를 포함한다.

또한, 본 발명은 2×2 픽셀 공유 구조를 갖는 제 1군의 픽셀 블록(100)과, 제 1군의 픽셀 블록(100) 우측에 배열된 제 2군의 픽셀 블록(110)을 상호 연결하기 위한 스위치 SW7를 포함한다. 그리고, 본 발명은 2×2 픽셀 공유 구조를 갖는 제 3군의 픽셀 블록(120)과, 제 3군의 픽셀 블록(120) 우측에 배열된 제 4군의 픽셀 블록(130)을 상호 연결하기 위한 스위치 SW8를 포함한다.

그리고, 도 8의 실시예는 도 6,7의 실시예에 비해 행 및 열 방향으로 확장된 2×2 픽셀 공유 구조를 갖는 픽셀 블록(200)을 더 포함하는 것이 상이하다. 따라서, 본 발명은 픽셀 블록(200)에 구비된 스위치의 선택적인 온/오프 동작에 따라 행 또는 열 방향으로 배열된 2×2 구조의 픽셀을 추가적으로 합할 수 있도록 한다.

이상에서 설명한 바와 같이, 본 발명은 공유 화소를 이용하는 씨모스 이미지 센서(CMOS Image Sensor)에서 이웃하는 픽셀끼리 연결할 수 있는 스위치를 포함하여 동일한 색의 픽셀 출력을 여러 개 합할 수 있도록 함으로써 저조도의 특성 및 이미지의 품질을 개선하고 저해상도 동작 모드에서의 이미지 품질의 손해 없이 프레임 레이트를 향상시킬 수 있도록 하는 효과를 제공한다.

아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

Claims (20)

  1. 행 및 열 방향의 매트릭스 형태로 배열된 N×M개의 단위 화소를 포함하는 씨모스 이미지 센서 픽셀에 있어서,
    홀수 단위의 열에서 제 1 컬러 패턴으로 반복되는 구조를 갖는 N개의 상기 단위 화소를 포함하고, 동일한 홀수 단위의 열에 배열된 상기 N개의 단위 화소가 공유되는 제 1군의 홀수 블록(N은 자연수);
    짝수 단위의 열에서 제 2 컬러 패턴으로 반복되는 구조를 갖는 N개의 상기 단위 화소를 포함하고, 동일한 짝수 단위의 열에 배열된 상기 N개의 단위 화소가 공유되는 제 2군의 짝수 블록; 및
    상기 제 1군의 홀수 블록 중에서 서로 다른 홀수 번째 열에 포함된 적어도 2개의 블록들을 서로 연결하고, 상기 제 2군의 짝수 블록 중에서 서로 다른 짝수 번째 열에 포함된 적어도 2개의 블록들을 서로 연결하는 스위치 수단을 포함하는 것을 특징으로 하는 씨모스 이미지 센서 픽셀.
  2. 제 1항에 있어서, 상기 제 1군의 홀수 블록과 상기 제 2군의 짝수 블록은 열 방향에서 서로 교번적으로 배치되고, 상기 제 1군의 홀수 블록은 상기 N개의 단위 화소가 "R,G,R,G" 형태로 반복되며, 상기 제 2군의 짝수 블록은 상기 N개의 단위 화소가 "G,B,G,B" 형태로 반복되는 구조를 갖는 것을 특징으로 하는 씨모스 이미지 센서 픽셀.
  3. 제 1항 또는 제 2항에 있어서, 상기 스위치 수단은
    상기 제 1군의 홀수 블록 중에서 서로 다른 홀수 번째 열에 포함된 적어도 2개의 블록들을 서로 연결하는 제 1스위치 수단; 및
    상기 제 2군의 짝수 블록 중에서 서로 다른 짝수 번째 열에 포함된 적어도 2개의 블록들을 서로 연결하는 제 2스위치 수단을 포함하는 것을 특징으로 하는 씨모스 이미지 센서 픽셀.
  4. 제 1항 또는 제 2항에 있어서, 상기 동일한 홀수 및 짝수 단위의 열에 배열된 상기 단위 화소는 각각 2n 개이며, 상기 제 1군의 홀수 블록과 상기 제 2군의 짝수 블록은 각각 행 방향으로 2n개의 단위 화소가 배열되는 것을 특징으로 하는 씨모스 이미지 센서 픽셀(n은 자연수).
  5. 제 1항에 있어서, 상기 제 1군의 홀수 블록과 상기 제 2군의 짝수 블록에서 동일한 색을 갖는 복수개의 단위 화소의 출력을 차지 도메인에서 합하는 제어수단을 더 포함하는 것을 특징으로 하는 씨모스 이미지 센서 픽셀.
  6. 제 1항에 있어서, 상기 스위치 수단에 의해 연결되는 상기 제 1군의 홀수 블록끼리는 플로팅 확산 노드가 연결되어 공유되고, 상기 스위치 수단에 의해 연결되는 상기 제 2군의 짝수 블록끼리는 플로팅 확산 노드가 연결되어 공유되는 것을 특징으로 하는 씨모스 이미지 센서 픽셀.
  7. 행 및 열 방향의 매트릭스 형태로 배열된 N×M개의 단위 화소를 포함하는 씨모스 이미지 센서 픽셀에 있어서(N,M은 자연수),
    행 및 열 방향으로 인접한 상기 단위 화소가 N×N 개의 단위로 서로 연결되어 픽셀 트랜지스터들을 공유하는 복수개의 픽셀 블록; 및
    상기 복수개의 픽셀 블록에서 행 또는 열 방향으로 인접하게 배열된 적어도 2개의 픽셀 블록들을 서로 연결하는 스위치 수단을 포함하는 것을 특징으로 하는 씨모스 이미지 센서 픽셀.
  8. 제 7항에 있어서, 상기 복수개의 픽셀 블록 각각은 2×2 개의 상기 단위 화소가 서로 연결되어 상기 픽셀 트랜지스터들을 공유하며, 상기 단위 화소는 "R,G,G,B" 형태의 구조를 갖는 것을 특징으로 하는 씨모스 이미지 센서 픽셀.
  9. 제 7항에 있어서, 상기 스위치 수단은
    상기 복수개의 픽셀 블록에서 상하 방향으로 인접한 픽셀 블록끼리를 선택적으로 연결하는 제 1스위치 수단; 및
    상기 복수개의 픽셀 블록에서 좌우 방향으로 인접한 픽셀 블록끼리를 선택적으로 연결하는 제 2스위치 수단을 포함하는 것을 특징으로 하는 씨모스 이미지 센서 픽셀.
  10. 제 7항에 있어서, 상기 복수개의 픽셀 블록에서 동일한 색을 갖는 복수개의 단위 화소의 출력을 차지 도메인에서 합하는 제어수단을 더 포함하는 것을 특징으로 하는 씨모스 이미지 센서 픽셀.
  11. 제 7항에 있어서, 상기 스위치 수단에 의해 연결되는 픽셀 블록끼리는 플로팅 확산 노드가 연결되어 공유되는 것을 특징으로 하는 씨모스 이미지 센서 픽셀.
  12. 행 및 열 방향의 매트릭스 형태로 배열된 N×M개의 단위 화소를 포함하고, 상기 N×M개의 단위 화소를 일정 컬러 필터 패턴으로 색 조합하여 복수개의 픽셀 블록으로 구분하고 각 픽셀 블록에 포함된 복수개의 단위 화소가 공유되는 픽셀 어레이(N,M은 자연수); 및
    상기 복수개의 픽셀 블록 중 적어도 2개의 픽셀 블록끼리를 선택적으로 연결하는 스위치 수단을 포함하는 것을 특징으로 하는 씨모스 이미지 센서 픽셀.
  13. 제 12항에 있어서, 상기 픽셀 어레이는
    홀수 단위의 열에서 제 1패턴으로 반복되는 구조를 갖는 N개의 상기 단위 화소를 포함하고, 동일한 홀수 단위의 열에 배열된 상기 N개의 단위 화소가 공유되는 제 1군의 홀수 블록; 및
    짝수 단위의 열에서 제 2패턴으로 반복되는 구조를 갖는 N개의 상기 단위 화소를 포함하고, 동일한 짝수 단위의 열에 배열된 상기 N개의 단위 화소가 공유되는 제 2군의 짝수 블록을 포함하는 것을 특징으로 하는 씨모스 이미지 센서 픽셀.
  14. 제 13항에 있어서, 상기 제 1군의 홀수 블록과 상기 제 2군의 짝수 블록은 열 방향에서 서로 교번적으로 배치되고, 상기 제 1군의 홀수 블록은 상기 N개의 단위 화소가 "R,G,R,G" 형태로 반복되며, 상기 제 2군의 짝수 블록은 상기 N개의 단위 화소가 "G,B,G,B" 형태로 반복되는 구조를 갖는 것을 특징으로 하는 씨모스 이미지 센서 픽셀.
  15. 제 13항에 있어서, 상기 스위치 수단은
    상기 홀수 단위의 열에 인접하게 배열된 상기 N개의 단위 화소끼리를 선택적으로 연결하는 제 1스위치 수단; 및
    상기 짝수 단위의 열에서 인접하게 배열된 상기 N개의 단위 화소끼리를 선택적으로 연결하는 제 2스위치 수단을 포함하는 것을 특징으로 하는 씨모스 이미지 센서 픽셀.
  16. 제 12항에 있어서, 상기 복수개의 픽셀 블록 각각은 행 및 열 방향으로 인접한 상기 단위 화소가 N×N 개의 단위로 서로 연결되어 공유되는 것을 특징으로 하는 씨모스 이미지 센서 픽셀.
  17. 제 16항에 있어서, 상기 복수개의 픽셀 블록 각각은 2×2 개의 상기 단위 화 소가 서로 연결되어 공유되며, 상기 단위 화소는 "R,G,G,B" 형태의 구조를 갖는 것을 특징으로 하는 씨모스 이미지 센서 픽셀.
  18. 제 16항에 있어서, 상기 스위치 수단은
    상기 복수개의 픽셀 블록에서 상하 방향으로 인접한 픽셀 블록끼리를 선택적으로 연결하는 제 1스위치 수단; 및
    상기 복수개의 픽셀 블록에서 좌우 방향으로 인접한 픽셀 블록끼리를 선택적으로 연결하는 제 2스위치 수단을 포함하는 것을 특징으로 하는 씨모스 이미지 센서 픽셀.
  19. 제 12항에 있어서, 상기 복수개의 픽셀 블록에서 동일한 색을 갖는 복수개의 단위 화소의 출력을 차지 도메인에서 합하는 제어수단을 더 포함하는 것을 특징으로 하는 씨모스 이미지 센서 픽셀.
  20. 제 12항에 있어서, 상기 스위치 수단에 의해 연결되는 상기 픽셀 블록끼리는 플로팅 확산 노드가 연결되어 공유되는 것을 특징으로 하는 씨모스 이미지 센서 픽셀.
KR1020060100352A 2006-10-16 2006-10-16 씨모스 이미지 센서 픽셀 KR100790582B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060100352A KR100790582B1 (ko) 2006-10-16 2006-10-16 씨모스 이미지 센서 픽셀

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060100352A KR100790582B1 (ko) 2006-10-16 2006-10-16 씨모스 이미지 센서 픽셀

Publications (1)

Publication Number Publication Date
KR100790582B1 true KR100790582B1 (ko) 2008-01-02

Family

ID=39216320

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060100352A KR100790582B1 (ko) 2006-10-16 2006-10-16 씨모스 이미지 센서 픽셀

Country Status (1)

Country Link
KR (1) KR100790582B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2209141A3 (en) * 2009-01-15 2014-01-15 Sony Corporation Solid-state imaging device and electronic apparatus

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005050977A1 (en) 2003-11-13 2005-06-02 Micron Technology, Inc. Pixel signal binning and interpolation in column circuits of a sensor circuit
US20050185077A1 (en) 2004-02-23 2005-08-25 Jps Group Holdings, Ltd. Cmos image sensor with 1.25 - 1.5 transistor/pixel ratio
JP2006054276A (ja) 2004-08-11 2006-02-23 Sony Corp 固体撮像素子
KR20060087814A (ko) * 2005-01-31 2006-08-03 매그나칩 반도체 유한회사 인접한 화소들 사이의 센싱노드들이 공유된 씨모스 이미지센서
KR20070013643A (ko) * 2005-07-26 2007-01-31 삼성전자주식회사 수광 효율이 향상된 4 공유 픽셀 이미지 센서 및 그 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005050977A1 (en) 2003-11-13 2005-06-02 Micron Technology, Inc. Pixel signal binning and interpolation in column circuits of a sensor circuit
US20050185077A1 (en) 2004-02-23 2005-08-25 Jps Group Holdings, Ltd. Cmos image sensor with 1.25 - 1.5 transistor/pixel ratio
JP2006054276A (ja) 2004-08-11 2006-02-23 Sony Corp 固体撮像素子
KR20060087814A (ko) * 2005-01-31 2006-08-03 매그나칩 반도체 유한회사 인접한 화소들 사이의 센싱노드들이 공유된 씨모스 이미지센서
KR20070013643A (ko) * 2005-07-26 2007-01-31 삼성전자주식회사 수광 효율이 향상된 4 공유 픽셀 이미지 센서 및 그 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2209141A3 (en) * 2009-01-15 2014-01-15 Sony Corporation Solid-state imaging device and electronic apparatus
US9049392B2 (en) 2009-01-15 2015-06-02 Sony Corporation Solid-state imaging device and electronic apparatus

Similar Documents

Publication Publication Date Title
US10506190B2 (en) Image pickup device that is provided with peripheral circuits to prevent chip area from being increased, and image pickup apparatus
US10051222B2 (en) Solid-state imaging device and camera system having lower power consumption
US10674105B2 (en) Solid state imaging device, method of controlling solid state imaging device, and program for controlling solid state imaging device
US20170162615A1 (en) Image pickup apparatus having photoelectric conversion function
US8836834B2 (en) Arangement of circuits in pixels, each circuit shared by a plurality of pixels, in image sensing appratus
US8913168B2 (en) Solid-state image sensor and image sensing apparatus
US8754967B2 (en) Solid-state imaging device, signal processing method thereof, and image capturing apparatus
US8592880B2 (en) Solid-state imaging device
US9456158B2 (en) Physical information acquisition method, a physical information acquisition apparatus, and a semiconductor device
EP2758937B1 (en) Stacked-chip imaging systems
US9912895B2 (en) Solid-state image pickup device, signal processing method for the same, and image pickup apparatus using the same
KR101166328B1 (ko) 촬상 장치
US8355068B2 (en) Solid-state image sensing device, analog-digital conversion method of solid-state image sensing device, and electronic apparatus
TWI469336B (zh) 固態成像元件及照相機系統
CN101521216B (zh) 固态成像装置和照相机
JP5546257B2 (ja) 固体撮像装置
EP2339829B1 (en) Sampling and readout of an image sensor
KR101159014B1 (ko) x-y 어드레싱 가능한 이미지 센서, 이를 포함하는 카메라 및 x-y 어드레싱 가능한 이미지 센서의 동작 방법
US8416329B2 (en) Image pickup device and image pickup system
TWI422020B (zh) 固態成像裝置
TWI504256B (zh) 固態成像裝置,其訊號處理方法,及電子設備
US7375748B2 (en) Differential readout from pixels in CMOS sensor
US7402789B2 (en) Methods for pixel binning in an image sensor
US5955753A (en) Solid-state image pickup apparatus and image pickup apparatus
KR100979197B1 (ko) 고체촬상장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121210

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131210

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141125

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151125

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20161125

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20171124

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20191125

Year of fee payment: 13