CN205792895U - 成像系统 - Google Patents

成像系统 Download PDF

Info

Publication number
CN205792895U
CN205792895U CN201620485101.7U CN201620485101U CN205792895U CN 205792895 U CN205792895 U CN 205792895U CN 201620485101 U CN201620485101 U CN 201620485101U CN 205792895 U CN205792895 U CN 205792895U
Authority
CN
China
Prior art keywords
pixel
photodiode
image pixel
row
array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201620485101.7U
Other languages
English (en)
Inventor
R·莫里兹森
M·米利纳尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Application granted granted Critical
Publication of CN205792895U publication Critical patent/CN205792895U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/10—Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming different wavelengths into image signals
    • H04N25/11—Arrangement of colour filter arrays [CFA]; Filter mosaics
    • H04N25/13—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements
    • H04N25/134—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements based on three different wavelength filter elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/10—Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming different wavelengths into image signals
    • H04N25/11—Arrangement of colour filter arrays [CFA]; Filter mosaics
    • H04N25/13—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements
    • H04N25/135—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements based on four or more different wavelength filter elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/42—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by switching between different modes of operation using different resolutions or aspect ratios, e.g. switching between interlaced and non-interlaced mode
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/46—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by combining or binning pixels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/53—Control of the integration time
    • H04N25/533—Control of the integration time by using differing integration times for different sensor regions
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/58—Control of the dynamic range involving two or more exposures
    • H04N25/581—Control of the dynamic range involving two or more exposures acquired simultaneously
    • H04N25/583—Control of the dynamic range involving two or more exposures acquired simultaneously with different integration times
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/59—Control of the dynamic range by controlling the amount of charge storable in the pixel, e.g. modification of the charge conversion ratio of the floating node capacitance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Color Television Image Signal Generators (AREA)

Abstract

本实用新型涉及成像系统，所述成像系统包括被布置成行和列的光电二极管的阵列，其中所述阵列包括3个光电二极管×3个光电二极管区域，所述区域包括一组四个非相邻光电二极管；滤色片阵列，其中所述滤色片阵列包括形成于所述组的四个非相邻光电二极管上方的一组四个滤色片元件，其中所述组的四个滤色片元件中的每个滤色片元件被配置成透射给定波长带的光；以及共用浮动扩散节点，其中所述组的四个非相邻光电二极管中的一对所述光电二极管形成于所述阵列的共同行中，并且耦合至所述共用浮动扩散节点。本实用新型用于成像领域。本实用新型的技术效果是改善电荷相加能力。

Description

成像系统
技术领域
本实用新型整体涉及成像设备，并且更具体地讲，涉及包括具有电荷相加能力的光电二极管的成像设备。
背景技术
图像传感器常在电子设备诸如移动电话、相机和计算机中用来捕获图像。在典型布置方式中，电子设备设置有被布置成像素行和像素列的图像像素阵列。图像像素包含单个光电二极管以便响应于图像光而生成电荷。将图像像素所生成的电荷存储于与图像像素耦合的浮动扩散节点。通常将电路耦合到各个像素列以用于读出来自图像像素的图像信号。
传统的成像系统采用单个图像传感器，其中通过被布置成拜耳马赛克图案的红色、绿色和蓝色(RGB)图像像素对可见光谱进行采样。拜耳马赛克图案由2×2个图像像素的重复单元格组成，其中两个绿色像素沿对角线彼此相对，并且其他角部为红色和蓝色。
在某些应用中，可能有利的是将来自多个像素的电荷存储在单个共用浮动扩散节点上。在实施拜耳马赛克图案的常规成像系统中，图像像素阵列单列中不同颜色的相邻像素或拜耳马赛克单元格中的相邻像素共用共同浮动扩散节点，在读出之前，在所述共同浮动扩散节点上存储来自像素的电荷。将与各个像素颜色相对应的电荷分别地存储在共用浮动扩散节点上并从共用浮动扩散节点读出。然而，此类常规布置方式(拜耳马赛克图案中不同颜色的多个像素共用共同浮动扩散节点)对于浮动扩散节点相加或电荷装仓并不理想。例如，一些常规布置方式将拜耳马赛克阵列中的四个像素耦合至共同浮动扩散节点(即，被布置在共同列中的四个像素或被布置在拜耳图案的单元格中的四个像素)。然而，在此类布置方式中，可共用共同浮动扩散节点的具有共同颜色平面的像素数量是有限的，并且在阵列上仅获得电荷的部分相加。在希望对来自附加像素的电荷进行装仓的一些情况下，使用模拟或数字外围逻辑在阵列之外进行相加操作。然而，阵列之外的相加操作会增加功耗，并且潜在地会给相加信号增加噪声。在其它情况下，阵列中更多不同颜色的相邻像素被配置成共用共同浮动扩散节点，以便增加可对电荷相加的像素的数量。然而，更多像素(即，不同颜色的九个相邻像素)耦合至相同浮动扩散节点的布置方式表现出低转换增益、由于浮动扩散节点处的电压幅摆下降导致电压灵敏度下降以及增加的浮动扩散节点噪声。
在包括具有相同颜色的2×2相邻像素的单元格的像素阵列的其他成像系统中，相邻像素共用共同浮动扩散节点，在读出之前，电荷被存储在所述共同浮动扩散节点上。相同颜色的四个像素的各个单元格的电荷在共用浮动扩散节点处相加并从共用浮动扩散节点读出。然而，由于此类成像系统不使用拜耳马赛克图案，可能难以生成具有与使用拜耳马赛克图案的传感器所生成的图像相关的全分辨率特性的图像。
因此可能有利的是能够提供电荷相加能力改善的成像设备。
实用新型内容
本实用新型的一个方面的目的是提供一种改进的成像设备。
一种成像系统包括被布置成行和列的光电二极管的阵列，其中所述阵列包括3个光电二极管×3个光电二极管区域，所述区域包括一组四个非相邻光电二极管；滤色片阵列，其中所述滤色片阵列包括形成于所述组的四个非相邻光电二极管上方的一组四个滤色片元件，其中所述组的四个滤色片元件中的每个滤色片元件被配置成透射给定波长带的光；以及共用浮动扩散节点，其中所述组的四个非相邻光电二极管中的一对所述光电二极管形成于所述阵列的共同行中，并且耦合至所述共用浮动扩散节点。
优选地，所述组的四个非相邻光电二极管中的所述光电二极管中的每一者耦合至所述共用浮动扩散节点。
优选地，所述光电二极管的阵列还包括附加的3个光电二极管×3个光电二极管区域，所述区域包括附加组的四个非相邻光电二极管，其中所述滤色片阵列还包括形成于所述附加组的四个非相邻光电二极管上方的附加组的四个滤色片元件，其中所述附加组的四个滤色片元件中的每个滤色片元件被配置成透射给定波长带的光，并且其中所述附加组的四个非相邻光电二极管中的所述光电二极管中的每一者耦合至所述共用浮动扩散节点。
优选地，所述3个光电二极管×3个光电二极管区域为第一3个光电二极管×3个光电二极管区域，其中所述光电二极管的阵列还包括附加的3个光电二极管×3个光电二极管区域，所述区域包括附加组的四个非相邻光电二极管，其中所述附加组的四个非相邻光电二极管中的至少两个光电二极管也包括在所述第一3个光电二极管×3个光电二极管区域中，其中所述滤色片阵列还包括形成于所述附加组的四个非相邻光电二极管上方的附加组的四个滤色片元件，其中所述附加组的四个滤色片元件中的各个滤色片元件被配置成透射与所述给定波长带不同的附加波长带的光，并且其中所述第二组四个非相邻光电二极管中的各个光电二极管耦合至所述共用浮动扩散节点。
优选地，所述组的四个非相邻光电二极管中的第一光电二极管被配置成在第一整合时间期间生成第一电荷，并且其中所述组的四个非相邻光电二极管中的第二光电二极管被配置成在与所述第一整合时间不同的第二整合时间期间生成第二电荷。
优选地，所述组的四个非相邻光电二极管中的第三光电二极管被配置成在与所述第一整合时间和所述第二整合时间不同的第三整合时间期间生成第三电荷。
优选地，所述组的四个非相邻光电二极管中的第四光电二极管被配置成在与所述第一整合时间、所述第二整合时间和所述第三整合时间不同的第四整合时间期间生成第四电荷。
优选地，所述第一光电二极管和所述第二光电二极管沿对角线相对。
优选地，所述光电二极管的阵列还包括附加的3个光电二极管×3个光电二极管区域，所述区域包括附加组的四个非相邻光电二极管，其中所述滤色片阵列还包括形成于所述附加组的四个非相邻光电二极管上方的附加组的四个滤色片元件，其中所述附加组的四个滤色片元件中的每个滤色片元件被配置成透射所述给定波长带的光，其中所述附加组的四个非相邻光电二极管中的所述光电二极管中的每一者耦合至附加的共用浮动扩散节点，其中所述附加组的四个非相邻光电二极管中的第三光电二极管被配置成在所述第一整合时间期间生成第三电荷，其中所述附加组的四个非相邻光电二极管中的第四光电二极管被配置成在所述第二整合时间期间生成第四电荷，其中所述第三和第四光电二极管沿对角线相对，其中所述第一光电二极管和所述第四光电二极管形成于所述光电二极管的阵列的第一行中，并且其中所述第二光电二极管和所述第三光电二极管形成于所述光电二极管的阵列的第二行中。
优选地，所述组的四个非相邻光电二极管中的第一光电二极管和第二光电二极管通过相应的第一电荷传输门和第二电荷传输门耦合至所述共用浮动扩散节点，其中所述第一电荷传输门被配置成将第一电荷从所述第一光电二极管传输到所述共用浮动扩散节点，并且所述第二电荷传输门被配置成将第二电荷从所述第二光电二极管传输到所述共用浮动扩散节点，所述成像系统还包括：耦合至所述阵列的读出电路，其中所述读出电路可按低分辨率模式和高分辨率模式操作，在所述低分辨率模式中，所述读出电路读出与来自所述共用电荷浮动扩散节点的所述第一电荷和所述第二电荷总和相对应的图像信号，而在所述高分辨率模式中，所述读出电路读出与来自所述共用浮动扩散节点的所述第一电荷和所述第二电荷中的给定一者相对应的图像信号。
优选地，所述成像系统还包括电荷存储区域，所述电荷存储区域通过双转换增益门耦合至所述共用浮动扩散节点。
优选地，所述成像系统还包括耦合至所述阵列的控制电路，其中所述控制电路被配置成在所述读出电路处于所述低分辨率模式时接通所述双转换增益门，并且其中所述控制电路被配置成在所述读出电路处于所述高分辨率模式时断开所述双转换增益门。
在本实用新型的另一个实施例中提供一种成像系统，所述成像系统包括排列成行和列的图像像素的阵列，所述阵列包括第一行图像像素、第二行图像像素和第三行图像像素，其中所述第二行图像像素置于所述第一行图像像素与所述第三行图像像素之间；第一列图像像素、第二列图像像素和第三列图像像素，其中所述第二列图像像素置于所述第一列图像像素与所述第三列图像像素之间；以及一个集群的四个非相邻图像像素，其中所述集群中的第一图像像素形成于所述第一行和所述第一列中，所述集群中的第二图像像素形成于所述第一行和所述第三列中，所述集群中的第三图像像素形成于所述第三行和所述第一列中，所述集群中的第四图像像素形成于所述第三行和所述第三列中，并且其中所述第一图像像素、所述第二图像像素、所述第三图像像素和所述第四图像像素中的每一者耦合至共用电荷存储区域；以及形成于所述图像像素的阵列上方的滤色片阵列，所述滤色片阵列包括滤色片元件，所述滤色片元件被配置成将给定颜色的光透射到所述第一图像像素、所述第二图像像素、所述第三图像像素和所述第四图像像素中的每一者。
优选地，所述第一图像像素、所述第二图像像素、所述第三图像像素和所述第四图像像素中的每一者响应于所述给定颜色的光而生成电荷，并且其中所述第一图像像素、所述第二图像像素、所述第三图像像素和所述第四图像像素中的每一者所生成的所述电荷同时存储在所述共用电荷存储区域上。
优选地，对同时存储在所述共用电荷存储区域上的所述第一图像像素、所述第二图像像素、所述第三图像像素和所述第四图像像素中的每一者所生成的所述电荷进行相加，以生成从所述共用电荷存储区域读出的相加电荷。
优选地，所述第一图像像素、所述第二图像像素、所述第三图像像素和所述第四图像像素中的每一者响应于所述给定颜色的光而生成电荷，并且其中所述第一图像像素、所述第二图像像素、所述第三图像像素和所述第四图像像素中的每一者所生成的所述电荷中的每一者单独地存储在所述共用电荷存储区域上。
优选地，所述第一图像像素、所述第二图像像素、所述第三图像像素和所述第四图像像素中的每一者所生成的所述电荷中的每一者单独地从所述共用电荷存储区域读出。
优选地，所述图像像素的阵列还包括第四行图像像素和第五行图像像素，其中所述第四行图像像素置于所述第三行图像像素与所述第五行图像像素之间；第四列图像像素和第五列图像像素，其中所述第四列图像像素置于所述第三列图像像素与所述第五列图像像素之间；以及所述第一行和所述第五列中的第五图像像素、所述第三行和所述第五列中的第六图像像素、所述第五行和所述第一列中的第七图像像素、所述第五行和所述第三列中的第八图像像素以及所述第五行和所述第五列中的第九图像像素，其中所述滤色片阵列包括滤色片元件，所述滤色片元件被配置成将所述给定颜色的光透射到所述第五图像像素、所述第六图像像素、所述第七图像像素、所述第八图像像素和所述第九图像像素中的每一者，并且其中所述第五图像像素、所述第六图像像素、所述第七图像像素、所述第八图像像素和所述第九图像像素中的每一者耦合至所述共用电荷存储区域。
优选地，所述滤色片阵列包括被布置成单元格的四个相邻滤色片元件，并且其中所述单元格包括与蓝色像素沿对角线相对的红色像素以及一对沿对角线相对的绿色像素。
在本实用新型的另一个实施例中提供一种成像系统，所述成像系统包括镜头；和成像设备，其中所述成像设备包括图像像素的阵列，其中通过所述镜头将图像聚焦到所述图像像素的阵列，所述图像像素的阵列包括被布置成行和列的多个光敏区域，其中所述多个光敏区域包括形成于所述阵列的第一行的非相邻列中的第一对光敏区域以及形成于所述阵列的第二行的所述非相邻列中的第二对光敏区域，其中所述第一行和所述第二行是非相邻的，其中所述第一对光敏区域和所述第二对光敏区域中的光敏区域响应于相同颜色的光而生成电荷；以及共同浮动扩散节点，其中所述第一对光敏区域和所述第二对光敏区域中的所述光敏区域被配置成将所述所生成的电荷传输到所述共同浮动扩散节点。
优选地，所述成像设备还包括像素逻辑电路，所述像素逻辑电路被配置成控制所述图像像素的阵列，其中所述像素逻辑电路包括复位门、源极跟随器晶体管、行选择晶体管和双转换增益晶体管中的至少一者，并且其中所述第一对光敏区域和所述第二对光敏区域中的所述光敏区域中的至少一者被替换为所述像素逻辑电路。
本实用新型的技术效果是改善电荷的相加能力。
附图说明
图1为根据本实用新型的实施例的示例性电子设备的示意图，该电子设备具有图像传感器和处理电路以便使用具有图像像素和共用浮动扩散节点的像素阵列来捕获图像。
图2为根据本实用新型的实施例的示例性像素阵列和相关读出电路的示意图，所述读出电路用于从像素阵列读出图像信号。
图3为根据本实用新型的实施例的示例性图像像素的横截面示意图，该图像像素具有光敏区域以及用于使对应颜色的光传到光敏区域的滤色片元件。
图4为根据本实用新型的实施例的示例性像素阵列的一部分的示意图，该像素阵列可包括共用共同浮动扩散节点的图像像素。
图5为根据本实用新型的实施例的示例性图像传感器像素阵列的一部分的电路示意图，该图像传感器像素阵列具有共用共同浮动扩散节点的多个非相邻像素。
图6为根据本实用新型的实施例的示例性像素阵列的示意图，该像素阵列具有含共用电荷存储节点的多个非相邻像素以及在阵列内的预定像素位置处的对应逻辑电路。
图7为根据本实用新型的实施例的示例性步骤的流程图，这些步骤可在按低分辨率模式操作图像传感器时进行。
图8为根据本实用新型的实施例的示例性步骤的流程图，这些步骤可在按全分辨率模式操作图像传感器时进行。
图9为根据本实用新型的实施例的处理器系统的框图，该处理器系统采用图1-7的实施例。
具体实施方式
电子设备诸如数字相机、计算机、移动电话和其他电子设备可包括图像传感器，该图像传感器收集入射光以捕获图像。图像传感器可包括图像像素阵列。图像传感器中的像素可包括光敏元件，诸如将入射光转换为图像信号的光电二极管。图像传感器可具有任何数量的像素(如，几百或几千或更多)。典型的图像传感器可例如具有数十万或数百万像素(如，百万像素)。图像传感器可包括控制电路(诸如用于操作图像像素的电路)和用于读出图像信号的读出电路，所述图像信号与光敏元件所生成的电荷相对应。
图1为示例性成像系统(诸如电子设备)的示意图，该成像系统使用图像传感器捕获图像。图1的电子设备10可为便捷式电子设备，诸如相机、移动电话、平板计算机、网络相机、摄像机、视频监控系统、汽车成像系统、具有成像能力的视频游戏系统或者捕获数字图像数据的任何其他所需成像系统或设备。相机模块12可用于将入射光转换成数字图像数据。相机模块12可包括一个或多个镜头14以及一个或多个对应的图像传感器16。镜头14可包括固定镜头和/或可调镜头，并且可包括形成于图像传感器16的成像表面上的微镜头。在图像捕获操作期间，可通过镜头14将来自场景的光聚焦到图像传感器16上。图像传感器16可包括用于将模拟像素数据转换成要提供给存储和处理电路18的对应数字图像数据的电路。如果需要，相机模块12可设置有镜头14阵列和对应图像传感器16阵列。
存储和处理电路18可包括一个或多个集成电路(如，图像处理电路、微处理器、存储设备诸如随机存取存储器和非易失性存储器等)，并且可使用与相机模块12分开和/或形成相机模块12的一部分的组件(如，形成包括图像传感器16的集成电路或者与图像传感器16相连的模块12内的集成电路的一部分的电路)来实施。可使用处理电路18处理和存储已被相机模块12捕获的图像数据(如，使用处理电路18上的图像处理引擎、使用处理电路18上的成像模式选择引擎等)。可根据需要使用耦合至处理电路18的有线和/或无线通信路径将经过处理的图像数据提供给外部设备(如，计算机、外部显示器或其他设备)。
如图2所示，图像传感器16可包括含有被布置成行和列的图像传感器像素22(有时在本文称为图像像素或像素)的像素阵列20以及控制和处理电路24。阵列20可包含例如几百或几千行以及几百或几千列图像传感器像素22。控制电路24可耦合至行控制电路26和图像读出电路28(有时称为列控制电路、读出电路、处理电路或列解码器电路)。行控制电路26可从控制电路24接收行地址，并且通过行控制路径30将对应的行控制信号诸如复位控制信号、行选择控制信号、电荷传输控制信号、双转换增益控制信号和读出控制信号提供给像素22。可将一根或多根导线(诸如列线32)耦合至阵列20中的各列像素22。列线32可用于读出来自像素22的图像信号以及用于将偏置信号(如，偏置电流或偏置电压)提供给像素22。如果需要，在像素读出操作期间，可使用行控制电路26选择阵列20中的像素行，并且可沿列线32读出由该像素行中的图像像素22生成的图像信号。
图像读出电路28可通过列线32接收图像信号(如，由像素22生成的模拟像素值)。图像读出电路28可包括用于对从阵列20读出的图像信号进行采样和暂时存储的采样保持电路、放大器电路、模拟/数字转换(ADC)电路、偏置电路、列存储器、用于选择性启用或禁用列电路的闩锁电路，或者耦合至阵列20中的一个或多个像素列以用于操作像素22以及用于读出来自像素22的图像信号的其他电路。读出电路28中的ADC电路可将从阵列20接收的模拟像素值转换成对应的数字像素值(有时称为数字图像数据或数字像素数据)。图像读出电路28可通过一个或多个像素列中的像素的路径25将数字像素数据提供给控制和处理电路24和/或处理器18(图1)。
图3为阵列20中的图像像素22的示例性横截面示意图。如图3所示，可在阵列20中的光敏区域34(本文有时称为光电二极管)上方形成滤色片阵列诸如滤色片阵列36，使得在相关像素22的光敏区域34的上表面上方形成滤色片阵列36中所需的滤色片元件38。可在滤色片阵列36的上表面上方形成微镜头诸如微镜头44，以使入射光诸如图像光46聚焦到与该像素22相关的光敏区域34上。可通过微镜头44将入射光46聚焦到光敏区域34上，并且其可穿过滤色片元件38，使得在光敏区域34处仅捕获对应颜色的光。如果需要，对于阵列20中的一个或多个像素22而言，可在滤色片元件38与微镜头44之间插入任选的掩蔽层40。在另一个合适的布置方式中，对于阵列20中的一个或多个像素22而言，可在滤色片元件38与光敏区域34之间插入任选的掩蔽层42。掩蔽层40和42可包括金属掩蔽层或其他滤光层，其阻止在光敏区域34处接收到图像光46的一部分。掩蔽层40和42可被例如提供给一些图像像素22，以调节对应图像像素22的有效曝光水平(例如，相对于无掩蔽层的图像像素22而言，具有掩蔽层的图像像素22可捕获更少光)。如果需要，图像像素22可形成为不具有任何掩蔽层。
如果需要，图2的阵列20中的像素22可设置有各自通过一种或多种颜色的光的滤色片元件38的阵列36。像素22中的全部或一些可设置有滤色片元件。像素22的滤色片元件可为红色滤光片元件(如，使红光通过同时将其他颜色的光反射和/或吸收的光阻材料)、蓝色滤光片元件(如，使蓝光通过同时将其他颜色的光反射和/或吸收的光阻材料)和/或绿色滤光片元件(如，使绿光通过同时将其他颜色的光反射和/或吸收的光阻材料)。滤色片元件也可被配置为过滤人可见光谱之外的光。例如，滤色片元件可被配置为过滤紫外光或红外光(如，滤色片元件可仅允许红外光或紫外光到达光电二极管)。滤色片元件可将图像像素22配置为仅检测特定波长或波长范围(有时在本文称作波长带)的光，并且可被配置为允许多个波长的光通过，同时阻挡某些其他波长的光(例如，其波长对应于某个可见颜色和/或红外波长或紫外波长的光)。
使两种或更多种颜色的光(如，选自红光、蓝光和绿光的两种或更多种颜色的光)通过的滤色片元件有时在本文称为“宽频”滤光片元件。例如，被配置为使红光和绿光通过的黄色滤光片元件以及被配置为使红光、绿光和蓝光通过的透明色滤光片元件在本文可称为宽频滤光片元件或宽频滤色片元件。被配置为使红光和蓝光通过的洋红色滤光片元件在本文也可称为宽频滤光片元件或宽频滤色片元件。相似地，包括宽频滤色片元件(如，黄色、洋红色或透明色滤光片元件)并且因此对两种或更多种颜色的光敏感(如，响应于检测到选自红光、蓝光和绿光的两种或更多种颜色的光捕获图像信号)的图像像素有时在本文可称为宽频像素或宽频图像像素。由宽频图像像素生成的图像信号有时在本文可称为宽频图像信号。宽频图像像素可具有天然灵敏度，该天然灵敏度由形成宽频滤色片元件的材料和/或形成图像传感器像素的材料(如，硅)限定。在另一个合适的布置方式中，宽频图像像素可形成为不具有任何滤色片元件。如果需要，可通过使用光吸收剂诸如颜料调整宽频图像像素的灵敏度以获得更佳的颜色再现特性和/或噪声特性。相比之下，“着色”像素在本文可用于指代主要对一种颜色的光(如，红光、蓝光、绿光或任何其他合适颜色的光)敏感的图像像素。着色像素有时在本文可称为窄频图像像素，因为着色像素具有比宽频图像像素更窄的光谱响应。
如果需要，未被配置为对红外光敏感的窄频像素和/或宽频像素可设置有结合了NIR辐射吸收剂的滤色片。阻挡近红外光的滤色片可最大程度减小红外光对同时包含可见光辐射和红外辐射的光源中的颜色再现的影响。
例如，图像传感器像素诸如阵列20中的图像像素可设置有滤色片阵列，该滤色片阵列允许单个图像传感器使用被布置成拜耳马赛克图案的对应的红色、绿色和蓝色图像传感器像素对红光、绿光和蓝光(RGB)进行采样。拜耳马赛克图案由2×2个图像像素的重复单元格组成，其中两个绿色图像像素沿对角线彼此相对，并且邻近与蓝色图像像素沿对角线相对的红色图像像素。然而，与拜耳马赛克图案相关的信噪比(SNR)的限制使得难以减小图像传感器诸如图像传感器16的尺寸。因此可能有利的是能够提供具有改善的捕获图像的方式的图像传感器。在另一个合适的例子中，拜耳图案中的绿色像素被替换为具有宽频滤色片元件的宽频图像像素。这些例子仅仅是示例性的，并且一般来讲，可在任何所需数量的图像像素22上方形成任何所需颜色和任何所需图案的滤色片元件。
图4中示出了一个示例性例子，即其中像素22被布置成重复2个像素×2个像素单元格的拜耳马赛克图案的像素阵列20的一部分。在一些情况下，单个拜耳马赛克单元格中的四个相邻像素中的每一者可共用共同浮动扩散节点。例如，相邻图像像素R1、G1、G5和B1全都可共用共同浮动扩散节点。在此类布置方式中，累积于图像像素R1处的电荷可传输到共同浮动扩散节点，然后读出。在不同时间，累积于图像像素B1处的电荷可传输到共同浮动扩散节点，然后读出。在又另一个不同时间，累积于图像像素G1和/或G5处的电荷可传输到共同浮动扩散节点，然后读出。如果需要，来自图像像素G1和G5两者的电荷可传输到共用浮动扩散节点。换句话讲，来自图像像素G1和G5的电荷可在共用浮动扩散节点上“相加”或“装仓”，然后作为表示像素G1和像素G5的组合电荷的单个信号读出。然而，此类布置方式(其中拜耳图案中不同颜色的仅四个相邻像素共用共同浮动扩散节点)提供有限的电荷相加能力。在上述情况下，例如，仅两个绿色像素共用共同浮动扩散节点，使得仅来自这两个绿色像素的电荷可在阵列上相加。由于仅一个红色像素和一个蓝色像素共用浮动扩散节点，无法对来自红色图像像素和蓝色图像像素的电荷与来自相同颜色平面的其他像素的信号进行阵列上相加。虽然可使用数字或模拟外围逻辑执行阵列之外的装仓操作而允许对附加像素信号的电荷进行相加(即，对蓝色或红色像素信号进行相加，或对超过两种绿色像素信号进行相加)，但与阵列之外的装仓相关的附加处理可增加功耗以及装仓信号中的噪声。如果更多像素耦合至共用浮动扩散节点而允许来自相同颜色平面的附加像素的电荷进行阵列上装仓，那么浮动扩散节点电容可增加，从而与其中更少像素共用共同浮动扩散节点的布置方式相比导致更低的转换增益、降低的电压灵敏度和增加的噪声。
根据本文有时描述为例子的本实用新型的实施例，相同颜色的四个非相邻像素(例如，类似颜色平面的四个像素)之间可共用单个浮动扩散节点，这四个非相邻像素形成为图像像素阵列的一部分，其中像素被布置成拜耳马赛克图案。例如，在图4所示的布置方式中，阵列20的3个像素×3个像素区域中的非相邻像素R1、R2、R3和R4每一者可各自共用单个浮动扩散节点。
在图4的示例性例子中，电荷可在像素R1、R2、R3和R4中的每一者处生成(例如，累积)。在像素R1-R4中的每一者处累积的电荷可单独地传输到共用浮动扩散节点。例如，电荷可累积于像素R1处并传输到共用浮动扩散节点。然后可读出来自像素R1的电荷。在不同时间，累积于像素R2处的电荷可传输到浮动扩散节点，然后读出。累积于像素R3和R4处的电荷可按类似方式传输到共用浮动扩散节点并读出。通过单独地传输并读出来自像素R1-R4中的每一者的电荷，可使用共用浮动扩散节点生成图像像素22所生成的高分辨率(全分辨率)图像。在一个合适的情况下，累积于像素R1-R4中的每一者处的电荷可根据全分辨率(高分辨率)图像捕获模式传输到共用浮动扩散节点，并且单独地从共用浮动扩散节点读出。当按全分辨率图像捕获模式操作时，图像传感器16所生成的图像可具有与采用拜耳马赛克图案的常规成像系统所生成的图像类似的分辨率和其他特性。
在另一个示例性例子中，累积于像素R1、R2、R3和R4中的每一者处的电荷可传输到共用浮动扩散节点，使得累积于像素每一者处的电荷同时存储在共用浮动扩散节点上。换句话讲，来自图像像素R1、R2、R3和R4的电荷可在共用浮动扩散节点上相加或装仓，然后作为表示累积于像素R1-R4处的组合电荷的单个信号(即，相加信号)读出。通过在共用浮动扩散节点上对累积于图像像素R1-R4处的电荷进行相加，可生成具有比全分辨率图像更低的分辨率(降低的分辨率)的图像。由于相加电荷由相同颜色平面的像素(即，响应于相同颜色的光而生成电荷的像素)生成，像素以低曝光水平和/或低光水平生成的图像信号的信噪比可能提升。此外，由于来自四个像素的电荷同时读出(与来自各个像素的电荷单独读出截然不同)，相对于四个像素中的每一者所生成的电荷单独读出并且使用位于像素阵列之外的模拟或数字外围逻辑进行相加的场景而言，图像传感器的功耗可降低。在一个合适的情况下，累积于像素R1-R4中的每一者处的电荷可根据降低分辨率的(低分辨率的)图像捕获模式传输到共用浮动扩散节点，存储在共用浮动扩散节点上，并且同时从共用浮动扩散节点读出。
上文结合像素R1-R4所述的例子也可应用于响应于给定颜色的光而生成电荷的其他组或集群(群组)的像素22。例如，像素G1、G2、G3和G4可共用共同浮动扩散节点，像素R5、R6、R7和R8可共用共同浮动扩散节点，像素G9、G10、G11和G12可共用共同浮动扩散节点等等。例如，在全分辨率图像捕获模式中，累积于像素G1-G4中的每一者处的电荷可分别传输到共用浮动扩散节点，并且单独地从共用浮动扩散节点读出以生成全分辨率输出。在降低分辨率的图像捕获模式中，累积于像素G1-G4中的每一者处的电荷可在共用浮动扩散节点处相加，并且作为单个信号同时读出以生成降低分辨率的输出。各群组的像素G5-G8和B1-B4也可各自共用浮动扩散节点，并且可生成全分辨率和降低分辨率的输出，如结合像素R1-R4和G1-G4所述。如果需要，像素阵列20可包括多个集群的相同颜色平面的像素，使得每个集群共用单独的共同浮动扩散节点。在一些例子中，集群中的每一者可包括有且仅有四个共用共同浮动扩散节点的相同颜色的非相邻像素。在又另一个例子中，第一颜色的四个非相邻像素以及与第一颜色不同的第二颜色的四个非相邻像素(即，总共八个像素)可共用共同浮动扩散节点，并且仅仅这些像素可共用共同浮动扩散节点。如果需要，八个像素中的四个(例如，第一颜色的两个像素和第二颜色的两个像素)可形成于阵列的第一列中，而其余四个像素(例如，第一颜色的两个像素和第二颜色的两个像素)形成于阵列中与第一列不相邻的第二列中。一般来讲，上述图案可横跨阵列20中任何所需数量的像素或整个像素阵列20延伸，使得每个像素22与类似颜色平面的其他像素共用浮动扩散节点。
在一个合适的布置方式中，各自响应于相同颜色的光而生成图像信号的像素阵列20中的九个像素22可共用共同浮动扩散区域54。在此类情况下，这九个像素22可被布置成像素阵列20中的五列和五行。例如，像素R1-R5、R7、R9、R10和R13中的每一者可共用共同浮动扩散节点54。当这种配置按低分辨率模式使用时，累积于共用浮动扩散节点54处的单个相加电荷可具有在空间上位于像素R4(即，对电荷相加的九个像素中心处的红色图像像素)处的重心。由于来自红色图像像素的该相加电荷在空间上对应于红色图像像素所处的阵列20中的位置，与使用阵列20的3×3像素部分的类似颜色平面的四个像素且基于来自共用浮动扩散节点的相加信号来生成的图像数据的去马赛克相比，共用图像信号的去马赛克(即，基于在空间上对应于R4的单个相加电荷，测定九个像素R1-R5、R7、R9、R10和R13每一者的图像数据)可简化。例如，在其中阵列20的3×3像素部分中相同颜色平面的四个像素共用共同浮动扩散节点的布置方式中，相加电荷的重心将对应于与对电荷相加的像素22不同颜色的像素22(例如，像素R1-R4的相加电荷将在空间上对应于像素B1)，这可使得用于测定像素R1-R4的图像数据的去马赛克过程变得复杂化。该例子仅仅是示例性的，并且一般来讲，阵列20中的任何四个非相邻的共同颜色像素(例如，在3个像素×3个像素区域中)可共用共同浮动扩散节点，阵列20中的任何九个非相邻的共同颜色像素(例如，在5个像素×5个像素区域中)可共用共同浮动扩散节点，阵列20中一组12个非相邻的共同颜色像素(例如，在5个像素×7个像素区域中)可共用共同浮动扩散节点等等。
在另一个合适的布置方式中，各自响应于相同颜色的光而生成图像信号的像素阵列20中的八个像素22可共用共同浮动扩散区域。在该情况下，这八个像素22可被布置成像素阵列20中的三列和七行。例如，像素R1-R4和R9-R12中的每一者可共用共同浮动扩散节点。换句话讲，响应于相同颜色的光而生成电荷的两个相邻组的四个像素(例如，R1-R4和R9-R12)可共用共同浮动扩散节点，响应于相同颜色的光而生成电荷的三个相邻组的四个像素(例如，R1-R4、R5-R8和R9-R12)可共用共同浮动扩散节点，响应于相同颜色的光而生成电荷的四个相邻组的四个像素(例如，R1-R4、R5-R8、R9-R12和R13-R16)可共用共同浮动扩散节点等等。
在又另一个例子中，各自响应于第一颜色的光而生成图像信号的像素阵列20中的四个像素22可与各自响应于第二颜色的光而生成图像信号的像素阵列20中的四个像素22共用共同浮动扩散区域。在该情况下，这八个像素22可被布置成像素阵列20中的三列和四行。例如，像素R1-R4可与像素G5-G8共用共同浮动扩散节点54。在此类布置方式中，像素R1-R4所生成的电荷可在第一时间点于共用浮动扩散节点处相加并随后读出，并且像素G5-G8所生成的电荷可在第二时间点于共用浮动扩散节点处相加并随后读出。
在上述图4的例子中，响应于相同颜色的光而生成电荷的各组非相邻像素共用共同浮动扩散节点。例如，像素R1-R4被布置成非相邻行和非相邻列(例如，像素R1和R2被像素G1分开、像素R2和R4被像素G6分开等等)。
然而，上述例子仅仅是示例性的。如果需要，像素阵列20中任何合适布置方式的像素可共用共同浮动扩散节点。一般来讲，累积于共用共同浮动扩散节点的任何像素处的任何电荷可按任何所需的顺序或组合单独地传输到共用浮动扩散节点，并且单独地读出。相似地，累积于共用共同浮动扩散节点的任何像素处的任何电荷或电荷组合可按任何所需的顺序单独地或同时地传输到共用浮动扩散节点，使得来自共用共同浮动扩散节点的任何所需像素组合的任何所需电荷组合可在浮动扩散节点上相加。可读出存储在共用浮动扩散节点上的任何电荷，以生成指示共用共同浮动扩散节点的像素所生成的任何所需电荷组合的单个信号。虽然以上示例性例子是在具体像素颜色方面进行描述的，但可使用不同颜色的像素实施类似的布置方式(例如，结合像素R1-R4所述的任何例子可使用像素B1-B4、G1-G4、G5-G8等等来实施，和/或可使用共用共同浮动扩散节点的任何其他一个或多个群组的图像像素22来实施)。一般来讲，共用共同浮动扩散节点的类似颜色平面的各组非相邻像素可横跨所有或部分像素阵列20延伸。
图5为示例性图像传感器像素阵列20的一部分的电路示意图，该图像传感器像素阵列具有含光敏区域34的图像像素22。如图5所示，图像像素22可包括光敏区域(光敏元件)，诸如光电二极管34(例如，第一光电二极管34-A、第二光电二极管34-B、第三光电二极管34-C和第四光电二极管34-D)。可在正电源端子37处提供正电源电压(如，电压Vaa或另一种复位电平电压)。可在接地端子48处提供接地电源电压(如，Vss)。入射光在通过对应滤色片结构诸如滤色片元件38之后可被光敏元件诸如光电二极管34收集。
在图5的例子中，像素R1、R2、R3和R4(其分别包括光电二极管34-A、34-B、34-C和34-D)中的每一者设置有相应的红色(R)滤光片元件38，使得光电二极管34响应于红光而生成电荷。阵列20中的其他图像像素22可设置有不同的滤色片元件。例如，像素G1-G4和G5-G8可各自设置有绿色滤光片元件，并且像素B1-B4可各自设置有蓝色滤光片元件。虽然图5中未示出，但像素G1-G4和G5-G8中的每一者可设置有响应于绿光而生成电荷的相应光电二极管34。相似地，像素B1-B4中的每一者可设置有响应于蓝光而生成电荷的相应光电二极管34。换句话讲，阵列20可包括光电二极管34的阵列(光敏区域)。光电二极管34可形成与九个像素相对应的3个光电二极管×3个光电二极管区域，这九个像素包括3个光电二极管×3个光电二极管区域中的九个光电二极管。3个光电二极管×3个光电二极管区域可包括各自响应于给定颜色的光而生成电荷的一组四个非相邻光电二极管34(例如，与像素R1-R4相对应的光电二极管34-A、34-B、34-C和34-D)。
如果需要，控制电路26(如图2所示)可在采集图像之前使复位控制信号RST生效。这样可接通复位晶体管50并且将电荷存储节点54(也称为浮动扩散节点FD或浮动扩散区域FD)复位成Vaa或另一复位电平电压。浮动扩散节点54可被光电二极管34-A、34-B、34-C和34-D(即，像素R1-R4的光电二极管)中的每一者共用，并且可存储光电二极管34-A、34-B、34-C和34-D中的每一者所生成的电荷。电荷存储节点54可使用掺杂半导体的区域(例如，通过离子注入、杂质扩散或其他掺杂技术形成于硅基板中的掺杂硅区域)实施。掺杂半导体区域(即，浮动扩散节点FD)表现出可用于存储已从像素R1-R4中的光电二极管34传输的电荷的电容(如，区域54可具有对应的电荷容量，指示可存储在区域54处的电荷量)。通过源极跟随器晶体管58将与共用电荷存储区域54上的所存储电荷相关的信号传输至行选择晶体管56。
像素R1-R4中的每个光电二极管34可通过对应电荷传输门52耦合至共用电荷存储区域54(例如，第一电荷传输门52-A可耦合在光电二极管34-A与节点54之间、第二电荷传输门52-B可耦合在光电二极管34-B与节点54之间、第三电荷传输门52-C可耦合在光电二极管34-C与节点54之间并且第四电荷传输门52-D可耦合在光电二极管34-D与节点54之间)。控制电路26可将对应电荷传输控制信号TX提供给每个电荷传输门52的栅极端子(例如，可将第一电荷传输控制信号TXA提供给电荷传输门52-A、可将第二电荷传输控制信号TXB提供给电荷传输门52-B等等)。
可使复位控制信号RST失效以断开复位晶体管50。在复位过程完成之后，可使传输门控制信号TX生效以接通对应传输门52。当传输晶体管52接通时，由对应光电二极管34响应于入射光所生成的电荷被传输至共用浮动扩散节点54。传输门TX可产生一次脉冲以执行一次电荷传输操作，或可产生多次脉冲以执行多次电荷传输操作(例如，扩展对应光电二极管的有效电荷阱容量)。例如，光电二极管可生成超过光电二极管的电荷阱容量的电荷量，使得需要读出的电荷“溢出”，以便确保可在输出信号中计入光电二极管所生成的所有电荷。在此类情况下，光电二极管中的一者或多者可生成第一电荷量并随后在第一时间将所生成的电荷传输到共用浮动扩散节点，并且可生成第二电荷量并随后在第一时间之后的第二时间传输所生成的电荷。如果共用共同浮动扩散节点的多个像素各自生成“溢出”电荷，那么“溢出”电荷可传输到共用浮动扩散节点并在共用浮动扩散节点处相加，并且随后作为单个信号读出。当需要读出所存储电荷的值(即，由晶体管58的源极S处的信号表示的所存储电荷的值)时，可使行选择控制信号RS生效。当使信号RS生效时，晶体管56接通并且在输出路径32上产生对应的图像信号VOUT，该图像信号表示共用浮动扩散节点54上的电荷的大小(如，来自像素22中的光电二极管34的复位电平电压或图像电平电压)。在典型配置中，存在多行和多列图像像素，诸如图像像素阵列20中的图像像素22。当在给定行中使行选择控制信号RS生效时，可使用路径诸如列线32将来自该图像像素的信号VOUT引导至读出电路诸如图2的图像读出电路28。如果需要，可针对每个图像像素22对复位电平和图像电平进行采样、保持和转换，以允许例如进行kTc复位噪声补偿。
如果需要，像素阵列20可按所谓的“低分辨率”和“高分辨率”模式进行操作。在低分辨率模式中，电荷从光电二极管34-A、34-B、34-C和34-D中的每一者传输(例如，在结构上传输)到共用电荷存储区域54，并且与传输的电荷(例如，各个光电二极管34所生成的电荷)的总和相对应的图像信号存储在区域54处并在列线32上方读出。例如，电荷可从光电二极管34-A、34-B、34-C和34-D中的每一者同时传输到共用电荷存储节点54。与传输的电荷的总和相对应的图像信号可实现相对于使用高分辨率模式读出的图像信号而言更大的信噪比(SNR)，并且可降低功耗，但可能牺牲最终图像中的空间分辨率。在高分辨率模式中，电荷在一定时间从单个光电二极管34-A、34-B、34-C或34-D传输到共用电荷存储节点54，并且与各个光电二极管34所生成的电荷相对应的图像信号分别地由读出电路28读出并在列线32上方采样。相对于在低分辨率模式中读出的图像信号而言，分别对像素22中的各个光电二极管34读出的图像信号(例如，在高分辨率模式中)可实现最终图像(例如，使用读出电路28产生的去马赛克图像)中改善的空间分辨率。
如果需要，如图5所示具有绿色滤光片元件的多个像素22(例如，像素G1-G4和/或G5-G8)可共用如上文所述的结合像素R1-R4的共同浮动扩散节点54。例如，如结合图5中的像素R1-R4所示的电路可用于为像素G1-G4和/或G5-G8提供共用浮动扩散节点。如图5所示具有蓝色滤光片元件的多个像素22(例如，像素B1-B4)可共用如上文所述的结合像素R1-R4的共同浮动扩散节点54。例如，如结合图5中的像素R1-R4所示的电路可用于为像素B1-B4提供共用浮动扩散节点。如果需要，可使用如结合图5中的像素群组R1-R4所示的电路为像素组R1-R4、G1-G4、G5-G8和B1-B4中的每一者提供共同浮动扩散。如果需要，具有共同滤色片和共用浮动扩散节点的各群组的四个非相邻像素可横跨部分或所有像素阵列20延伸。换句话讲，使用结合图5所示的类型的电路时，像素阵列20中的一些或所有像素22可与具有相同滤色片元件的其他非相邻像素共用浮动扩散节点。
如图4和5所示，像素R1-R4、G1-G9和B1-B4可形成为拜耳马赛克图案。通过这种方式，像素阵列20可按高分辨率模式操作，其中像素R1-R4、G1-G4、G5-G9和B1-B4中的每一者单独地将电荷传输到其相应共用浮动扩散节点54，使得每个像素22所生成的电荷单独地读出，以使所生成的图像的分辨率与具有被布置成拜耳马赛克图案的像素的常规像素阵列所生成的图像类似或相同，在所述常规像素阵列中，分别读出阵列中各个像素所生成的电荷。在低分辨率模式中，来自像素R1-R4、G1-G4、G5-G9和B1-B4的电荷可在其相应共用浮动扩散节点54处相加，使得相加电荷读出为相加信号。通过这种方式，图像传感器16的功耗可因使用共用浮动扩散节点而降低，同时仍然提供被布置成拜耳马赛克图案的像素22所生成的图像数据。
图4和5的例子仅仅是示例性的。如果需要，像素22可设置有任何所需颜色的滤色片元件(例如，图4和5的红色、绿色和蓝色滤光片元件可替换为红外色滤光片元件、紫外色滤光片元件、红色滤光片元件、蓝色滤光片元件、洋红色滤光片元件、青色滤光片元件、透明色滤光片元件、黄色滤光片元件等等)。与拜耳马赛克图案相关的信噪比(SNR)的限制可使得图像传感器诸如图像传感器16的尺寸难以减小。在本文有时作为例子讨论的一个合适的布置方式中，图4和5所示的绿色滤光片元件替换为宽频滤色片元件。例如，如图4和5所示的阵列20可包括红色像素22，与蓝色像素22沿对角线相对地且与宽频像素22相邻地形成，所述宽频像素与附加宽频像素22沿对角线相对。
像素22可设置有增益选择电路，该电路增强由图像传感器16产生的图像的动态范围。例如，各个像素可使用所选增益设置生成对应输出值。在一些配置中，所选增益设置可取决于在暴露期间(即，像素复位之间的累积周期，在该周期期间，光敏元件响应于入射光生成电荷)由像素捕获的光的量。在其他配置中，增益可保持恒定的设置。如图5所示，图像像素22可包括串联耦合于端子66和共用浮动扩散节点54之间的电容器62和晶体管64。在一个合适的布置方式中，端子66可耦合至正电源电压Vaa。在另一个合适的布置方式中，端子66可耦合至接地电源Vss。晶体管64可具有栅极端子，该端子使用双转换增益信号DCG进行控制。像素22(例如，像素R1-R4)可按高转换增益模式以及按低转换增益模式操作。如果晶体管64被禁用(如，如果信号DCG低)，则将像素22置于高转换增益模式。如果晶体管64被启用(如，如果信号DCG高)，则将像素22置于低转换增益模式。
一般来讲，图像转换增益与节点FD处的负载电容量成反比。当晶体管64接通时，将电容器62切换到启用以便为共用浮动扩散节点54提供附加电容(如，附加电荷存储容量)。这导致像素22的转换增益更低。当晶体管64断开时，电容器62的附加负载被移除并且像素22恢复到相对更高的像素转换增益配置。如果需要，像素22可在按高分辨率模式操作时按高转换增益模式操作(例如，晶体管64可断开)，并且可在按低分辨率模式操作时按低转换增益模式操作(例如，晶体管64可接通)(例如，由于与每个光电二极管34按低分辨率模式传输到节点54的电荷总和相比，当按高分辨率模式读出单独光电二极管34时，存储在节点54上的总传输电荷将更少)。通过这种方式，例如在按低分辨率模式操作时可提供低转换增益以适应电荷相加(多个像素)读出。
如果需要，图像传感器16可按高动态范围成像模式操作。图像的动态范围可被定义为给定情况下的最亮元件与给定情况下的最暗元件的亮度比率。通常，相机和其他成像设备捕获具有比真实世界的场景更小的动态范围的图像。因此高动态范围(HDR)成像系统通常用于捕获具有高对比度的区域的场景(诸如具有明亮太阳光中的部分和黑暗阴影中的部分的场景)的代表性图像。
如果已使用被设计为增加动态范围的成像过程或软件处理来生成图像，则该图像可被视为HDR图像。例如，可使用多重整合(或多次曝光(ME))过程通过数字相机来捕获HDR图像。在多次曝光过程中，可使用不同曝光时间(有时称为整合时间)捕获相同场景的多个图像(有时称为图像帧)。在短整合时间期间捕获的短曝光图像可更好地捕获场景的明亮照射部分的细节，而在相对更长的整合时间期间捕获的长曝光图像可更好地捕获场景的黑暗部分的细节。短曝光图像和长曝光图像可合并成能够表示图像的明亮照射部分以及黑暗部分的复合HDR图像。
在另一个合适的布置方式中，可使用交错整合(或交错曝光(IE))过程通过数字相机来捕获HDR图像。在交错整合过程中，具有多行的长曝光图像像素值的图像与多行的短曝光图像像素值交错。每个交错图像帧中的长曝光图像像素值和短曝光图像像素值可进行内插以形成内插值。可使用来自交错图像帧的长曝光值和短曝光值以及内插值来生成长曝光图像和短曝光图像。长曝光图像和短曝光图像可合并而产生能够表示图像的明亮照射部分以及黑暗部分的复合HDR图像。
如果需要，可用所选整合时间操作像素22以生成短曝光图像和长曝光图像以便生成HDR图像。图4示出了可设置有不同整合(曝光)时间的拜耳马赛克图案中的像素22的示例性布置方式。像素22可具有任何所需的电荷存储节点共用方案。在一个合适的例子中，像素R1-R4共用共同浮动扩散节点。在此类布置方式中，各群组的像素G1-G4、G5-G9和B1-B4也可分别共用共同浮动扩散节点(例如，响应于给定颜色的光而生成图像信号的每群组的四个非相邻像素有一个共用浮动扩散节点)。如果需要，红色像素R1可使用第一整合时间捕获电荷，红色像素R2可使用第二整合时间捕获电荷，红色像素R3可使用第三整合时间捕获电荷，红色像素R4可使用第四整合时间捕获电荷，绿色像素G1可使用第五整合捕获电荷，绿色像素G2可使用第六整合时间捕获电荷，绿色像素G5可使用第七整合时间捕获电荷，蓝色像素B1可使用第八整合时间捕获电荷等等。各个像素22所使用的各个整合时间可不同，或多个像素22可使用共同整合时间。在一个合适的例子中，各个像素22可在长整合时间或短整合时间期间捕获电荷。例如，图4所示的阵列20部分的第一和第三行中的像素22可使用短整合时间捕获电荷，而图4所示的阵列20部分的第二和第四行可使用长整合时间捕获电荷。在另一个合适的布置方式中，四个不同整合时间、八个不同整合时间、十六个不同整合时间、超过两个整合时间或任何其他所需的整合时间可用于使用像素22捕获电荷。
如果需要，像素R1-R4中的至少两者所使用的整合时间可为相同的。例如，用于像素R1的整合时间可等于用于像素R4的整合时间。如果需要，像素R2所使用的整合时间可等于像素R3所使用的整合时间。在另一个例子中，用于像素R1的整合时间可等于像素R2所使用的整合时间。如果需要，像素R3所使用的整合时间可等于子像素R4所使用的整合时间。在又另一个例子中，用于像素R1的整合时间可等于像素R3所使用的整合时间。如果需要，像素R2所使用的整合时间可等于像素R4所使用的整合时间。一般来讲，像素R1-R4的任何组合可使用类似或不同的整合时间(例如，R1-R3可使用相同整合时间，而R4可使用不同整合时间等等)。如果需要，使用相同整合时间在像素R1-R4中的每一者处生成的电荷可在共用浮动扩散节点处相加，并且随后作为相加信号读出。例如，在其中像素R1和R4使用第一整合时间而像素R2和R3使用第二整合时间的示例性例子中，在第一整合时间期间在像素R1和R4处生成的电荷可在共用浮动扩散节点处相加，并且随后读出。相似地，在第二整合时间期间在像素R2和R3处生成的电荷可在共用浮动扩散节点处相加，并且随后读出。
如果需要，使用相同整合时间的像素R1-R4中的至少两者可沿对角线彼此相对(例如，像素R1和R4)，使得相加信号的重心位于像素R1-R4的空间中心处。在此类布置方式中，可能有利的是使使用相同整合时间的像素的对角线取向在共用相应浮动扩散节点的相邻集群的四个非相邻图像像素之间交替。如图4所示，例如，像素R1和R4可使用相同整合时间并且共用共同浮动扩散节点，在共用整合时间期间生成的电荷在所述共同浮动扩散节点上相加。在也共用共同浮动扩散节点的相邻群组的像素(例如，像素G1-G4)中，具有与R1和R4相对的对角线取向的两个像素(例如，像素G2和G3)可使用相同整合时间，并且在像素G1-G4所共用的浮动扩散节点处对在共用整合时间期间生成的电荷相加。像素R1/R4和G2/G3像素对所使用的整合时间可为相同或不同的。在另一个合适的布置方式中，使用相同整合时间的对角线像素之间的取向可在相邻组的相同颜色平面的四个像素之间交替。例如，像素R1和R4可使用相同整合时间并且共用共同浮动扩散节点，在共用整合时间期间生成的电荷在所述共同浮动扩散节点上相加。在相邻群组的四个红色像素(例如，图4所示的像素R5、R6、R7和R8)中，具有相对的对角线取向的两个像素(例如，像素R6和R7)可使用相同整合时间并且共用共同浮动扩散节点，在共用整合时间期间生成的电荷在所述共同浮动扩散节点上相加。像素R1/R4和R6/R7像素对所使用的整合时间可为相同或不同的。如果需要，像素R1和R7可使用相同整合时间，并且像素R4和R6可使用相同整合时间。使使用相同整合时间的像素的对角线取向在共用共同浮动扩散节点的各集群的像素之间交替，可为图像传感器16提供改善的高光溢出和串扰性能。
上文结合像素R1-R4所述的例子仅仅是示例性的。如果需要，群组G1-G4、G5-G8和B1-B4(作为例子)中像素的任何组合所使用的整合时间可为相同的。例如，像素G1-G4、G5-G8和/或B1-B4中的任何一者可使用如上文结合像素R1-R4所述的共同整合时间。如果需要，不同群组中的像素(例如，群组R1-R4中的像素以及群组G1-G4、G5-G8和/或B1-B4中的像素)可使用相同整合时间。例如，像素R1和G1可使用相同整合时间，像素R2和G2可使用相同整合时间，像素R1和B1可使用相同整合时间，像素R3、B3和G3可使用相同整合时间，像素R4、G4、G8和B4可使用相同整合时间，像素R1、G1、R2和G2可使用相同整合时间等等。一般来讲，阵列20中的像素22的任何合适布置方式可被配置成使用类似或不同整合时间生成图像。
可例如通过控制提供给像素22的复位信号RST和电荷传输信号TX的时序，来在阵列20上控制整合时间。如果需要，可通过如下方式控制有效整合或有效曝光水平(例如，可被光电二极管34捕获的有效电荷量)：调节提供给像素22的控制信号，使一些像素形成有掩蔽层诸如图3的掩蔽层40和42(例如，相对于无掩蔽层的光电二极管34而言限制一些光电二极管34所接收到的光量的层)，调节镜头14或44的形状或布置方式(例如，使得一些像素22接收到比其他像素22更多的图像光)，调节对应光电二极管34的尺寸，将不同滤色片元件38提供给各个像素22(例如，使得一些像素22捕获相对于其他像素22而言更多的光)等等。一般来讲，具有不同有效曝光水平的像素22所生成的图像信号可用于生成HDR图像(例如，像素22可生成有效的长曝光图像和有效的短曝光图像，这些图像可合并而生成HDR图像，等等)。通过如上所述使用像素22生成HDR图像，阵列20的相同行中的像素22可使用不同整合时间。相对于使用交替对的像素行捕获短曝光图像和长曝光图像的图像传感器所生成的最终图像而言，按这种方式生成的最终HDR图像的空间分辨率可得以改善(例如，可减少各向异性伪影)。
在一些情况下，将中性密度添加于滤色片体积中，以使一些像素22不太敏感(例如，以提供横跨阵列20的不同有效曝光水平)。在该例子中，更长的整合时间可由对应像素22使用，从而改善常规像素所捕获的场景的更暗部分中的SNR，同时用添加的中性密度保留像素中的高光细节。该方法可消除运动伪影，因为整合时间分布可几乎相同。另外，该方法可允许成像设备10准确地捕获闪烁光源诸如发光二极管(LED)的HDR图像，而在其中使用短整合时间和长整合时间捕获闪烁光源的HDR图像的情况下，短整合时间可能太短而无法捕获闪烁LED。然而，不可以在装配阵列20之后禁用或移除滤色片体积中的中性密度添加。在另一个合适的布置方式中，脉冲式整合可由像素22使用，其中最短曝光在大约与最长曝光相同的时间开始和结束但具有占空比，从而使曝光减少一定量，所述量可针对待捕获的场景的动态范围进行优化。在该例子中，可减轻运动伪影，因为短整合和长整合的整合分布跨越相同时间间隔。
在另一个合适的布置方式中，提供给阵列20中各个像素22的滤色片元件38可透射不同波长(光谱)的光。例如，形成于像素R1上方的滤色片元件可将第一红光带传到对应的光电二极管，形成于像素R2上方的滤色片元件可将第二红光带传到对应的光电二极管，形成于像素R3上方的滤色片元件可将第一红光带传到对应的光电二极管等等。如果需要，红色的全光谱可在形成于像素R1-R4上方的滤色片之间划分(例如，通过由不同材料或具有不同光吸收组分的材料形成对应的滤色片元件38)。例如，蓝色像素B1和B4可包括透射波长为400-450nm的光的滤色片元件，而蓝色像素B2和B3可包括透射波长为450-500nm的光的滤色片元件(从而覆盖400-500nm的蓝光的整个光谱)。在另一个例子中，蓝色像素B1和B4可包括透射波长为400-500nm的光的滤色片元件，而蓝色像素B2可包括透射波长为400-450nm的光的滤色片元件，并且蓝色像素B3可包括透射波长为450-500nm的光的滤色片元件。通过这种方式，可获得可用于改进颜色再现和/或图像处理算法的附加光谱信息。可对阵列20中的其他颜色像素22实施类似的滤光片。
如果需要，可将阵列20上的一个或多个像素22替换为像素逻辑电路。图6为示例性示意图，示出了被配置成共用共同浮动扩散节点的一个集群的像素(例如，G5-G8)中的每个像素可如何被替换为像素逻辑电路80。逻辑电路80可包括例如复位门50、DCG门64、源极跟随器58、行选择门56或与对应像素22相关的任何其他所需像素逻辑。图2的读出电路28可例如在图像处理期间(例如，在按高分辨率模式操作时)内插逻辑电路80的像素位置的图像信号。在低分辨率模式中可省略逻辑电路80的像素位置的图像信号的内插。然而，图6所示的例子仅仅是示例性的。如果需要，可将图像像素阵列20中的其他像素22替换为逻辑电路80。在一个合适的情况下，像素组R1-R4、G1-G4、G5-G8和B1-B4每一者中的一个像素可被替换为逻辑电路80。例如，像素R1、B1、G4和G8中的每一者可被替换为逻辑电路80。在另一个合适的例子中，群组R1-R4、G1-G4、G5-G8和B1-B4每一者中被替换为逻辑80的像素可为形成拜耳马赛克图案的2个像素×2个像素单元格的四个像素。例如，像素R1、G1、G5和B1中的每一者可被替换为逻辑电路80。一般来讲，逻辑电路80可形成于任何所需的像素位置处并且可形成于横跨阵列20的随机位置处，以便减轻与缺失子像素相关的任何图像伪影。
图7中示出了示例性步骤的流程图，这些步骤可在按低分辨率模式操作图像传感器16时进行。
在步骤702处，形成于图像像素阵列的非相邻行和非相邻列中的多个图像像素(例如，上文结合图4和5所述的像素R1-R4)可各自响应于给定颜色的光(例如，由形成于像素R1-R4中的每一者上方的红色滤光片元件透射的红光)而生成电荷。
在步骤704处，图像像素所生成的电荷可传输到共用浮动扩散节点(例如，上文结合图5所述的共用浮动扩散节点54)。
在步骤706处，传输到共用浮动扩散节点的电荷可相加而生成相加信号。
在步骤708处，相加信号可从共用浮动扩散节点读出(例如，像素R1-R4中的每一者所生成的电荷可同时从共用浮动扩散节点读出)。相加信号可用于形成最终的低分辨率图像。
图8中示出了示例性步骤的流程图，这些步骤可根据按全分辨率模式操作图像传感器16来进行。
在步骤802处，形成于图像像素阵列的非相邻行和非相邻列中的多个图像像素(例如，上文结合图4和5所述的像素R1-R4)可各自响应于给定颜色的光(例如，由形成于像素R1-R4中的每一者上方的红色滤光片元件透射的红光)而生成电荷。
在步骤804处，图像像素中的第一像素(例如，R1)所生成的第一电荷可传输到共用浮动扩散节点(例如，上文结合图5所述的共用浮动扩散节点54)。
在步骤806处，第一电荷可从共用浮动扩散节点读出(例如，R1所生成的电荷可单独地从共用浮动扩散节点读出)。
在步骤808处，图像像素中的第二像素(例如，R2)所生成的第二电荷可传输到共用浮动扩散节点。
在步骤810处，第二电荷可从共用浮动扩散节点读出(例如，R2所生成的电荷可单独地从共用浮动扩散节点读出)。
在步骤812处，图像像素中的第n个像素(例如，R3、R4、R13等等)所生成的第n个电荷可传输到共用浮动扩散节点。
在步骤814处，第n个电荷可从共用浮动扩散节点读出(例如，第n个图像像素所生成的电荷可单独地从共用浮动扩散节点读出)并且可用于生成最终的全分辨率图像。
上文结合图7和8所述的步骤仅仅是示例性的。一般来讲，图像像素阵列中的任何合适图像像素所生成的电荷可在共用浮动扩散节点处相加并且共同地从共用浮动扩散节点读出，和/或可单独地传输到共用浮动扩散节点并且单独地从共用浮动扩散节点读出。
图9以简化形式示出了典型处理器系统300，诸如数字相机，该处理器系统300包括成像设备200(如，成像设备200，诸如图1-6的设备10，以及用于使用像素阵列捕获图像的技术，所述像素阵列包括具有共用电荷存储节点和子像素分辨能力的光敏区域)。处理器系统300是可包括成像设备200的具有数字电路的示例性系统。在不进行限制的前提下，这种系统可包括计算机系统、静态或视频摄像机系统、扫描仪、机器视觉、车辆导航、视频电话、监控系统、自动对焦系统、星体跟踪器系统、运动检测系统、图像稳定系统以及其他采用成像设备的系统。
处理器系统300通常包括镜头396，该镜头用于在快门释放按钮397被按下时，将图像聚焦到设备200的像素阵列20上；中央处理单元(CPU)395，诸如微处理器，它控制相机功能和一个或多个图像流功能，通过总线393与一个或多个输入/输出(I/O)设备391通信。成像设备200还通过总线393与CPU 395通信。系统300还包括随机存取存储器(RAM)392并且可包括可移动存储器394，诸如闪存存储器，该存储器也通过总线393与CPU 395通信。成像设备200可在单个集成电路或不同芯片上与CPU相组合，无论是否具有存储器。尽管总线393被示为单总线，但该总线也可以是一个或多个总线或桥接器或其他用于互连系统组件的通信路径。
成像系统可包括被布置成行和列的光电二极管阵列。该阵列可包括3个光电二极管×3个光电二极管区域，该区域包括一组四个非相邻光电二极管。成像系统可包括滤色片阵列，所述滤色片阵列具有形成于该组四个非相邻光电二极管上方的一组四个滤色片元件，使得该组四个滤色片元件中的各个滤色片元件被配置成透射给定波长带的光。成像系统可包括共用浮动扩散节点。该组四个非相邻光电二极管中的一对光电二极管可形成于阵列的共同行中，可耦合至共用浮动扩散节点。
如果需要，该组四个非相邻光电二极管中的光电二极管中的每一者可耦合至共用浮动扩散节点。
如果需要，光电二极管的阵列可包括附加的3个光电二极管×3个光电二极管区域，该区域包括附加组的四个非相邻光电二极管，滤色片阵列可包括形成于附加组的四个非相邻光电二极管上方的附加组的四个滤色片元件，使得附加组的四个滤色片元件中的各个滤色片元件可被配置成透射给定波长带的光，并且附加组的四个非相邻光电二极管中的各个光电二极管可耦合至共用浮动扩散节点。
如果需要，该3个光电二极管×光电二极管区域可为第一3个光电二极管×3个光电二极管区域，并且光电二极管的阵列可包括附加的3个光电二极管×3个光电二极管区域，该区域包括附加组的四个非相邻光电二极管。附加组的四个非相邻光电二极管中的至少两个光电二极管也可包括在第一3个光电二极管×3个光电二极管区域中。滤色片阵列可包括形成于附加组的四个非相邻光电二极管上方的附加组的四个滤色片元件，使得附加组的四个滤色片元件中的各个滤色片元件可被配置成透射可与给定波长带不同的附加波长带的光。第二组四个非相邻光电二极管中的每个光电二极管可耦合至共用浮动扩散节点。
如果需要，该组四个非相邻光电二极管中的第一光电二极管可被配置成在第一整合时间期间生成第一电荷，并且该组四个非相邻光电二极管中的第二光电二极管可被配置成在可与第一整合时间不同的第二整合时间期间生成第二电荷。
如果需要，该组四个非相邻光电二极管中的第三光电二极管可被配置成在可与第一和第二整合时间不同的第三整合时间期间生成第三电荷。
如果需要，该组四个非相邻光电二极管中的第四光电二极管可被配置成在可与第一、第二和第三整合时间不同的第四整合时间期间生成第四电荷。
如果需要，第一光电二极管和第二光电二极管可沿对角线相对。
如果需要，光电二极管的阵列可包括附加的3个光电二极管×3个光电二极管区域，该区域包括附加组的四个非相邻光电二极管。滤色片阵列可包括形成于附加组的四个非相邻光电二极管上方的附加组的四个滤色片元件，使得附加组的四个滤色片元件中的各个滤色片元件可被配置成透射给定波长带的光。附加组的四个非相邻光电二极管中的每个光电二极管可耦合至附加的共用浮动扩散节点。附加组的四个非相邻光电二极管中的第三光电二极管可被配置成在第一整合时间期间生成第三电荷，并且附加组的四个非相邻光电二极管中的第四光电二极管可被配置成在第二整合时间期间生成第四电荷。第三光电二极管和第四光电二极管可沿对角线相对。第一和第四光电二极管可形成于光电二极管阵列的第一行中，并且第二和第三光电二极管可形成于光电二极管阵列的第二行中。
如果需要，该组四个非相邻光电二极管中的第一和第二光电二极管可通过相应的第一和第二电荷传输门耦合至共用浮动扩散节点。第一电荷传输门可被配置成将第一电荷从第一光电二极管传输到共用浮动扩散节点，并且第二电荷传输门可被配置成将第二电荷从第二光电二极管传输到共用浮动扩散节点。成像系统可包括耦合至阵列的读出电路。读出电路可按低分辨率模式和高分辨率模式操作，在低分辨率模式中，读出电路读出与来自共用电荷浮动扩散节点的第一和第二电荷总和相对应的图像信号，而在高分辨率模式中，读出电路读出与来自共用浮动扩散节点的第一和第二电荷中的给定一者相对应的图像信号。
如果需要，成像系统可包括电荷存储区域，该区域通过双转换增益门耦合至共用浮动扩散节点。
如果需要，成像系统可包括耦合至阵列的控制电路。控制电路可被配置成在读出电路处于低分辨率模式时接通双转换增益门，并且在读出电路处于高分辨率模式时断开双转换增益门。
成像系统可包括被布置成行和列的图像像素的阵列，该阵列包括第一、第二和第三行图像像素。第二行图像像素可置于第一与第三行图像像素之间。该阵列可包括第一、第二和第三列图像像素。第二列图像像素可置于第一与第三列图像像素之间。图像像素的阵列可包括一个集群的四个非相邻图像像素。该集群中的第一图像像素可形成于第一行和第一列中，该集群中的第二图像像素可形成于第一行和第三列中，该集群中的第三图像像素可形成于第三行和第一列中，该集群中的第四图像像素可形成于第三行和第三列中，并且第一、第二、第三和第四图像像素中的每一者可耦合至共用电荷存储区域。成像系统可包括形成于图像像素阵列上方的滤色片阵列，该滤色片阵列包括滤色片元件，该滤色片元件被配置成将给定颜色的光透射到第一、第二、第三和第四图像像素中的每一者。
如果需要，第一、第二、第三和第四图像像素中的每一者可响应于给定颜色的光而生成电荷。第一、第二、第三和第四图像像素中的每一者所生成的电荷可同时存储在共用电荷存储区域上。
如果需要，可同时存储在共用电荷存储区域上的第一、第二、第三和第四图像像素中的每一者所生成的电荷可相加，以生成可从共用电荷存储区域读出的相加电荷。
如果需要，第一、第二、第三和第四图像像素中的每一者可响应于给定颜色的光而生成电荷，并且第一、第二、第三和第四图像像素中的每一者所生成的电荷中的每一者可单独地存储在共用电荷存储区域上。
如果需要，第一、第二、第三和第四图像像素中的每一者所生成的电荷中的每一者可单独地从共用电荷存储区域读出。
如果需要，图像像素的阵列可包括第四和第五行图像像素。第四行图像像素可置于第三与第五行图像像素之间。图像像素的阵列可包括第四和第五列图像像素。第四列图像像素可置于第三与第五列图像像素之间。该阵列可包括第一行和第五列中的第五图像像素、第三行和第五列中的第六图像像素、第五行和第一列中的第七图像像素、第五行和第三列中的第八图像像素以及第五行和第五列中的第九图像像素。滤色片阵列可包括滤色片元件，该滤色片元件被配置成将给定颜色的光透射到第五、第六、第七、第八和第九图像像素中的每一者，并且第五、第六、第七、第八和第九图像像素中的每一者可耦合至共用电荷存储区域。
如果需要，滤色片阵列可包括被布置成单元格的四个相邻滤色片元件。该单元格可包括与蓝色像素沿对角线相对的红色像素以及一对沿对角线相对的绿色像素。
系统可包括中央处理单元、存储器、输入-输出电路和成像设备。成像设备可包括图像像素的阵列，该阵列包括被布置成行和列的多个光敏区域。所述多个光敏区域可包括形成于阵列的第一行的非相邻列中的第一对光敏区域以及形成于阵列的第二行的非相邻列中的第二对光敏区域。第一和第二行可为非相邻的，并且第一和第二对光敏区域中的光敏区域可响应于相同颜色的光而生成电荷。成像系统可包括共同浮动扩散节点。第一和第二对光敏区域中的光敏区域可被配置成将所生成的电荷传输到共同浮动扩散节点。
如果需要，成像设备可包括像素逻辑电路，该像素逻辑电路被配置成控制图像像素的阵列。像素逻辑电路可包括复位门、源极跟随器晶体管、行选择晶体管和双转换增益晶体管中的至少一者。第一和第二对光敏区域中的光敏区域中的至少一者可被替换为像素逻辑电路。
前述内容仅是对本实用新型原理的示例性说明，因此本领域技术人员可以在不脱离本实用新型的精神和范围的前提下进行多种修改。上述实施例可单独地或以任意组合方式实施。

Claims (21)

1.一种成像系统，其特征在于，所述成像系统包括：
被布置成行和列的光电二极管的阵列，其中所述阵列包括3个光电二极管×3个光电二极管区域，所述区域包括一组四个非相邻光电二极管；
滤色片阵列，其中所述滤色片阵列包括形成于所述组的四个非相邻光电二极管上方的一组四个滤色片元件，其中所述组的四个滤色片元件中的每个滤色片元件被配置成透射给定波长带的光；以及
共用浮动扩散节点，其中所述组的四个非相邻光电二极管中的一对所述光电二极管形成于所述阵列的共同行中，并且耦合至所述共用浮动扩散节点。
2.根据权利要求1所述的成像系统，其特征在于，所述组的四个非相邻光电二极管中的所述光电二极管中的每一者耦合至所述共用浮动扩散节点。
3.根据权利要求2所述的成像系统，其特征在于，所述光电二极管的阵列还包括附加的3个光电二极管×3个光电二极管区域，所述区域包括附加组的四个非相邻光电二极管，其中所述滤色片阵列还包括形成于所述附加组的四个非相邻光电二极管上方的附加组的四个滤色片元件，其中所述附加组的四个滤色片元件中的每个滤色片元件被配置成透射给定波长带的光，并且其中所述附加组的四个非相邻光电二极管中的所述光电二极管中的每一者耦合至所述共用浮动扩散节点。
4.根据权利要求2所述的成像系统，其特征在于，所述3个光电二极管×3个光电二极管区域为第一3个光电二极管×3个光电二极管区域，其中所述光电二极管的阵列还包括附加的3个光电二极管×3个光电二极管区域，所述区域包括附加组的四个非相邻光电二极管，其中所述附加组的四个非相邻光电二极管中的至少两个光电二极管也包括在所述第一3个光电二极管×3个光电二极管区域中，其中所述滤色片阵列还包括形成于所述附加组的四个非相邻光电二极管上方的附加组的四个滤色片元件，其中所述附加组的四个滤色片元件中的各个滤色片元件被配置成透射与所述给定波长带不同的附加波长带的光，并且其中所述第二组四个非相邻光电二极管中的各个光电二极管耦合至所述共用浮动扩散节点。
5.根据权利要求2所述的成像系统，其特征在于，所述组的四个非相邻光电二极管中的第一光电二极管被配置成在第一整合时间期间生成第一电荷，并且其中所述组的四个非相邻光电二极管中的第二光电二极管被配置成在与所述第一整合时间不同的第二整合时间期间生成第二电荷。
6.根据权利要求5所述的成像系统，其特征在于，所述组的四个非相邻光电二极管中的第三光电二极管被配置成在与所述第一整合时间和所述第二整合时间不同的第三整合时间期间生成第三电荷。
7.根据权利要求6所述的成像系统，其特征在于，所述组的四个非相邻光电二极管中的第四光电二极管被配置成在与所述第一整合时间、所述第二整合时间和所述第三整合时间不同的第四整合时间期间生成第四电荷。
8.根据权利要求5所述的成像系统，其特征在于，所述第一光电二极管和所述第二光电二极管沿对角线相对。
9.根据权利要求8所述的成像系统，其特征在于，所述光电二极管的阵列还包括附加的3个光电二极管×3个光电二极管区域，所述区域包括附加组的四个非相邻光电二极管，其中所述滤色片阵列还包括形成于所述附加组的四个非相邻光电二极管上方的附加组的四个滤色片元件，其中所述附加组的四个滤色片元件中的每个滤色片元件被配置成透射所述给定波长带的光，其中所述附加组的四个非相邻光电二极管中的所述光电二极管中的每一者耦合至附加的共用浮动扩散节点，其中所述附加组的四个非相邻光电二极管中的第三光电二极管被配置成在所述第一整合时间期间生成第三电荷，其中所述附加组的四个非相邻光电二极管中的第四光电二极管被配置成在所述第二整合时间期间生成第四电荷，其中所述第三和第四光电二极管沿对角线相对，其中所述第一光电二极管和所述第四光电二极管形成于所述光电二极管的阵列的第一行中，并且其中所述第二光电二极管和所述第三光电二极管形成于所述光电二极管的阵列的第二行中。
10.根据权利要求1所述的成像系统，其特征在于，所述组的四个非相邻光电二极管中的第一光电二极管和第二光电二极管通过相应的第一电荷传输门和第二电荷传输门耦合至所述共用浮动扩散节点，其中所述第一电荷传输门被配置成将第一电荷从所述第一光电二极管传输到所述共用浮动扩散节点，并且所述第二电荷传输门被配置成将第二电荷从所述第二光电二极管传输到所述共用浮动扩散节点，所述成像系统还包括：
耦合至所述阵列的读出电路，其中所述读出电路可按低分辨率模式和高分辨率模式操作，在所述低分辨率模式中，所述读出电路读出与来自所述共用电荷浮动扩散节点的所述第一电荷和所述第二电荷总和相对应的图像信号，而在所述高分辨率模式中，所述读出电路读出与来自所述共用浮动扩散节点的所述第一电荷和所述第二电荷中的给定一者相对应的图像信号。
11.根据权利要求10所述的成像系统，其特征在于，所述成像系统还包括：
电荷存储区域，所述电荷存储区域通过双转换增益门耦合至所述共用浮动扩散节点。
12.根据权利要求11所述的成像系统，其特征在于，所述成像系统还包括：
耦合至所述阵列的控制电路，其中所述控制电路被配置成在所述读出电路处于所述低分辨率模式时接通所述双转换增益门，并且其中所述控制电路被配置成在所述读出电路处于所述高分辨率模式时断开所述双转换增益门。
13.一种成像系统，其特征在于，所述成像系统包括：
排列成行和列的图像像素的阵列，所述阵列包括：
第一行图像像素、第二行图像像素和第三行图像像素，其中所述第二行图像像素置于所述第一行图像像素与所述第三行图像像素之间；
第一列图像像素、第二列图像像素和第三列图像像素，其中所述第二列图像像素置于所述第一列图像像素与所述第三列图像像素之间；以及
一个集群的四个非相邻图像像素，其中所述集群中的第一图像像素形成于所述第一行和所述第一列中，所述集群中的第二图像像素形成于所述第一行和所述第三列中，所述集群中的第三图像像素形成于所述第三行和所述第一列中，所述集群中的第四图像像素形成于所述第三行和所述第三列中，并且其中所述第一图像像素、所述第二图像像素、所述第三图像像素和所述第四图像像素中的每一者耦合至共用电荷存储区域；以及
形成于所述图像像素的阵列上方的滤色片阵列，所述滤色片阵列包括滤色片元件，所述滤色片元件被配置成将给定颜色的光透射到所述第一图像像素、所述第二图像像素、所述第三图像像素和所述第四图像像素中的每一者。
14.根据权利要求13所述的成像系统，其特征在于，所述第一图像像素、所述第二图像像素、所述第三图像像素和所述第四图像像素中的每一者响应于所述给定颜色的光而生成电荷，并且其中所述第一图像像素、所述第二图像像素、所述第三图像像素和所述第四图像像素中的每一者所生成的所述电荷同时存储在所述共用电荷存储区域上。
15.根据权利要求14所述的成像系统，其特征在于，对同时存储在所述共用电荷存储区域上的所述第一图像像素、所述第二图像像素、所述第三图像像素和所述第四图像像素中的每一者所生成的所述电荷进行相加，以生成从所述共用电荷存储区域读出的相加电荷。
16.根据权利要求13所述的成像系统，其特征在于，所述第一图像像素、所述第二图像像素、所述第三图像像素和所述第四图像像素中的每一者响应于所述给定颜色的光而生成电荷，并且其中所述第一图像像素、所述第二图像像素、所述第三图像像素和所述第四图像像素中的每一者所生成的所述电荷中的每一者单独地存储在所述共用电荷存储区域上。
17.根据权利要求16所述的成像系统，其特征在于，所述第一图像像素、所述第二图像像素、所述第三图像像素和所述第四图像像素中的每一者所生成的所述电荷中的每一者单独地从所述共用电荷存储区域读出。
18.根据权利要求13所述的成像系统，其特征在于，所述图像像素的阵列还包括：
第四行图像像素和第五行图像像素，其中所述第四行图像像素置于所述第三行图像像素与所述第五行图像像素之间；
第四列图像像素和第五列图像像素，其中所述第四列图像像素置于所述第三列图像像素与所述第五列图像像素之间；以及
所述第一行和所述第五列中的第五图像像素、所述第三行和所述第五列中的第六图像像素、所述第五行和所述第一列中的第七图像像素、所述第五行和所述第三列中的第八图像像素以及所述第五行和所述第五列中的第九图像像素，其中所述滤色片阵列包括滤色片元件，所述滤色片元件被配置成将所述给定颜色的光透射到所述第五图像像素、所述第六图像像素、所述第七图像像素、所述第八图像像素和所述第九图像像素中的每一者，并且其中所述第五图像像素、所述第六图像像素、所述第七图像像素、所述第八图像像素和所述第九图像像素中的每一者耦合至所述共用电荷存储区域。
19.根据权利要求13所述的成像系统，其特征在于，所述滤色片阵列包括被布置成单元格的四个相邻滤色片元件，并且其中所述单元格包括与蓝色像素沿对角线相对的红色像素以及一对沿对角线相对的绿色像素。
20.一种成像系统，其特征在于，所述成像系统包括：
镜头；和
成像设备，其中所述成像设备包括：
图像像素的阵列，其中通过所述镜头将图像聚焦到所述图像像素的阵列，所述图像像素的阵列包括被布置成行和列的多个光敏区域，其中所述多个光敏区域包括形成于所述阵列的第一行的非相邻列中的第一对光敏区域以及形成于所述阵列的第二行的所述非相邻列中的第二对光敏区域，其中所述第一行和所述第二行是非相邻的，其中所述第一对光敏区域和所述第二对光敏区域中的光敏区域响应于相同颜色的光而生成电荷；以及
共同浮动扩散节点，其中所述第一对光敏区域和所述第二对光敏区域中的所述光敏区域被配置成将所述所生成的电荷传输到所述共同浮动扩散节点。
21.根据权利要求20所述的成像系统，其特征在于，所述成像设备还包括：
像素逻辑电路，所述像素逻辑电路被配置成控制所述图像像素的阵列，其中所述像素逻辑电路包括复位门、源极跟随器晶体管、行选择晶体管和双转换增益晶体管中的至少一者，并且其中所述第一对光敏区域和所述第二对光敏区域中的所述光敏区域中的至少一者被替换为所述像素逻辑电路。
CN201620485101.7U 2015-05-27 2016-05-25 成像系统 Active CN205792895U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/723,233 2015-05-27
US14/723,233 US9686486B2 (en) 2015-05-27 2015-05-27 Multi-resolution pixel architecture with shared floating diffusion nodes

Publications (1)

Publication Number Publication Date
CN205792895U true CN205792895U (zh) 2016-12-07

Family

ID=57399368

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201620485101.7U Active CN205792895U (zh) 2015-05-27 2016-05-25 成像系统

Country Status (2)

Country Link
US (1) US9686486B2 (zh)
CN (1) CN205792895U (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108462844A (zh) * 2017-02-17 2018-08-28 半导体组件工业公司 用于像素合并和读出的方法和装置
CN110235435A (zh) * 2017-01-31 2019-09-13 株式会社尼康 摄像元件及摄像装置

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102407036B1 (ko) * 2015-11-03 2022-06-10 삼성전자주식회사 이미지 센서 및 이미지 센서의 동작 방법
US10154210B2 (en) * 2016-09-07 2018-12-11 Semiconductor Components Industries, Llc Global shutter imaging pixels
US11272129B2 (en) 2016-09-08 2022-03-08 Grass Valley Canada Imager with vertical row addressing
US10270987B2 (en) 2016-09-08 2019-04-23 Gvbb Holdings S.A.R.L. System and methods for dynamic pixel management of a cross pixel interconnected CMOS image sensor
US10531034B2 (en) 2016-09-08 2020-01-07 Grass Valley Canada Shared photodiode reset in a 5 transistor-four shared pixel
US10944922B2 (en) 2016-09-08 2021-03-09 Gvbb Holdings S.A.R.L Hybrid output multiplexer for a high framerate CMOS imager
US10270997B2 (en) 2016-09-08 2019-04-23 Gvbb Holdings S.A.R.L. Cross pixel interconnection
US10110840B2 (en) * 2016-10-25 2018-10-23 Semiconductor Components Industries, Llc Image sensor pixels with overflow capabilities
US10362255B2 (en) * 2017-02-09 2019-07-23 Semiconductor Components Industries, Llc Multi-conversion gain pixel configurations
KR102354991B1 (ko) 2017-05-24 2022-01-24 삼성전자주식회사 픽셀 회로 및 이를 포함하는 이미지 센서
WO2018218354A1 (en) * 2017-05-30 2018-12-06 Grass Valley Canada Shared photodiode reset in a 5 transistor - four shared pixel
CN108270981B (zh) * 2017-12-19 2021-05-14 思特威(上海)电子科技股份有限公司 像素单元及其成像方法和成像装置
CN113141444B (zh) * 2020-01-19 2023-08-08 Oppo广东移动通信有限公司 图像传感器、成像装置、电子设备、图像处理系统及信号处理方法
DE102021113883A1 (de) * 2020-06-04 2021-12-09 Samsung Electronics Co., Ltd. Bildsensor, elektronische vorrichtung, und betriebsverfahren eines bildsensors
WO2023015425A1 (en) * 2021-08-10 2023-02-16 Huawei Technologies Co.,Ltd. Pixel array, image sensor, and electronic device without demosaicing and methods of operation thereof

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6101294A (en) 1997-06-02 2000-08-08 Sarnoff Corporation Extended dynamic imaging system and method
US7511716B2 (en) 2005-04-29 2009-03-31 Sony Corporation High-resolution micro-lens 3D display with shared sub-pixel color signals
US7829832B2 (en) 2005-08-30 2010-11-09 Aptina Imaging Corporation Method for operating a pixel cell using multiple pulses to a transistor transfer gate
US7773138B2 (en) 2006-09-13 2010-08-10 Tower Semiconductor Ltd. Color pattern and pixel level binning for APS image sensor using 2×2 photodiode sharing scheme
WO2008088981A1 (en) * 2007-01-11 2008-07-24 Micron Technology, Inc. Missing pixel architecture
US20090108176A1 (en) 2007-10-24 2009-04-30 Altasens, Inc. Global shutter pixel circuit with transistor sharing for CMOS image sensors
US7745779B2 (en) 2008-02-08 2010-06-29 Aptina Imaging Corporation Color pixel arrays having common color filters for multiple adjacent pixels for use in CMOS imagers
US8026968B2 (en) * 2008-04-11 2011-09-27 Aptina Imaging Corporation Method and apparatus providing dynamic boosted control signal for a pixel
US8471939B2 (en) * 2008-08-01 2013-06-25 Omnivision Technologies, Inc. Image sensor having multiple sensing layers
KR101484111B1 (ko) * 2008-09-25 2015-01-19 삼성전자주식회사 입체 이미지 센서
JP5149143B2 (ja) * 2008-12-24 2013-02-20 シャープ株式会社 固体撮像素子およびその製造方法、電子情報機器
US8913166B2 (en) * 2009-01-21 2014-12-16 Canon Kabushiki Kaisha Solid-state imaging apparatus
US8179463B1 (en) 2009-05-19 2012-05-15 On Semiconductor Trading Ltd. Image sensor with shared node
US8130304B2 (en) 2009-07-24 2012-03-06 Aptina Imaging Corporation Image sensors with pixel charge summing
JP5422362B2 (ja) 2009-12-15 2014-02-19 株式会社東芝 固体撮像装置
GB2477083A (en) 2010-01-13 2011-07-27 Cmosis Nv Pixel structure with multiple transfer gates to improve dynamic range
KR20130011692A (ko) * 2011-07-22 2013-01-30 삼성전자주식회사 깊이 영상과 컬러 영상을 획득하는 픽셀 구조를 가진 이미지 센서
US8730330B2 (en) 2011-07-25 2014-05-20 Aptina Imaging Corporation Image sensors with dark pixels for real-time verification of imaging systems
US8576979B2 (en) 2011-10-11 2013-11-05 Omnivision Technologies, Inc. Arithmetic counter circuit, configuration and application for high performance CMOS image sensors
US9191635B2 (en) 2012-03-19 2015-11-17 Semiconductor Components Industries, Llc Imaging systems with clear filter pixels
CN104205809B (zh) * 2012-03-28 2016-06-15 富士胶片株式会社 固体摄像元件、摄像装置及固体摄像元件的驱动方法
US9601538B2 (en) 2012-05-03 2017-03-21 Semiconductor Components Industries, Llc Image sensors with photoelectric films
US9040892B2 (en) * 2012-07-27 2015-05-26 Apple Inc. High dynamic range image sensor having symmetric interleaved long and short exposure pixels
US9029972B2 (en) 2012-09-25 2015-05-12 Semiconductor Components Industries, Llc Image sensors with in-pixel anti-blooming drains
US9319611B2 (en) 2013-03-14 2016-04-19 Apple Inc. Image sensor with flexible pixel summing
JP2015012303A (ja) 2013-06-26 2015-01-19 ソニー株式会社 固体撮像装置および電子機器
US9438866B2 (en) * 2014-04-23 2016-09-06 Omnivision Technologies, Inc. Image sensor with scaled filter array and in-pixel binning

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110235435A (zh) * 2017-01-31 2019-09-13 株式会社尼康 摄像元件及摄像装置
CN110235435B (zh) * 2017-01-31 2021-08-31 株式会社尼康 摄像元件及摄像装置
CN108462844A (zh) * 2017-02-17 2018-08-28 半导体组件工业公司 用于像素合并和读出的方法和装置
CN108462844B (zh) * 2017-02-17 2021-03-23 半导体组件工业公司 用于像素合并和读出的方法和装置

Also Published As

Publication number Publication date
US20160353034A1 (en) 2016-12-01
US9686486B2 (en) 2017-06-20

Similar Documents

Publication Publication Date Title
CN205792895U (zh) 成像系统
CN204720451U (zh) 成像系统和处理器系统
CN204633945U (zh) 图像传感器、成像系统和处理器系统
CN111614886B (zh) 图像传感器和电子设备
CN207369146U (zh) 图像像素和图像传感器
US9467633B2 (en) High dynamic range imaging systems having differential photodiode exposures
CN206908723U (zh) 卷帘快门图像传感器像素和系统
CN110649056B (zh) 图像传感器、摄像头组件及移动终端
US9749556B2 (en) Imaging systems having image sensor pixel arrays with phase detection capabilities
EP2255389B1 (en) Stacked image sensor with shared diffusion regions
US11678063B2 (en) System and method for visible and infrared high dynamic range sensing
US8405748B2 (en) CMOS image sensor with improved photodiode area allocation
TWI387334B (zh) 具有延伸動態範圍之影像感測器及影像捕捉系統
CN102209207B (zh) 固态成像装置和成像装置
US7880785B2 (en) Rod and cone response sensor
CN110649057B (zh) 图像传感器、摄像头组件及移动终端
CN108462841A (zh) 像素阵列及图像传感器
CN110113546A (zh) 成像系统及像素阵列中相邻像素单元的组合和读出方法
CN207303096U (zh) 图像传感器像素和图像传感器
WO2010141056A1 (en) Imager having global and rolling shutter processes
CN102857708A (zh) 图像传感器、摄像装置及图像数据生成方法
CN109075179A (zh) 固态成像元件和电子设备
CN108122934A (zh) 高动态范围图像传感器系统及方法
CN206506600U (zh) 含有成像设备的系统
CN207251823U (zh) 成像设备和成像系统

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant