CN207303096U - 图像传感器像素和图像传感器 - Google Patents

图像传感器像素和图像传感器 Download PDF

Info

Publication number
CN207303096U
CN207303096U CN201720438274.8U CN201720438274U CN207303096U CN 207303096 U CN207303096 U CN 207303096U CN 201720438274 U CN201720438274 U CN 201720438274U CN 207303096 U CN207303096 U CN 207303096U
Authority
CN
China
Prior art keywords
photosensitive area
area
transistor
exterior
photosensitive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201720438274.8U
Other languages
English (en)
Inventor
T·戈伊茨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Application granted granted Critical
Publication of CN207303096U publication Critical patent/CN207303096U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/58—Control of the dynamic range involving two or more exposures
    • H04N25/581—Control of the dynamic range involving two or more exposures acquired simultaneously
    • H04N25/585—Control of the dynamic range involving two or more exposures acquired simultaneously with pixels having different sensitivities within the sensor, e.g. fast or slow pixels or pixels having different sizes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/53—Control of the integration time
    • H04N25/531—Control of the integration time by controlling rolling shutters in CMOS SSIS
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/59—Control of the dynamic range by controlling the amount of charge storable in the pixel, e.g. modification of the charge conversion ratio of the floating node capacitance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/709—Circuitry for control of the power supply
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/144—Movement detection
    • H04N5/145—Movement estimation

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

本实用新型涉及图像传感器像素和图像传感器。所述图像传感器像素包括：第一光敏区，所述第一光敏区存储电荷；第二光敏区；干线电路，所述干线电路包括电荷存储节点，其中所述第二光敏区基本上被所述干线电路和所述第一光敏区围绕；以及晶体管电路，所述晶体管电路被配置成将所述电荷从所述第一光敏区穿过所述第二光敏区转移到所述干线电路中的所述电荷存储节点。本实用新型解决的一个技术问题是为成像设备改善图像像素。本实用新型实现的一个技术效果是提供改善的图像传感器像素和改善的图像传感器。

Description

图像传感器像素和图像传感器
技术领域
本实用新型整体涉及成像传感器，并且更具体地讲，涉及具有包括不止一个光敏区的像素的成像传感器。
背景技术
现代电子设备(诸如蜂窝电话、相机和计算机)通常使用数字图像传感器。成像器(即，图像传感器)包括二维图像感测像素阵列。每个像素包括用于接收入射光子(入射光)并把光子转变为电荷的光电传感器(诸如光电二极管)。二维图像感测像素阵列中的图像感测像素包括单个光敏区以及在光敏区上方形成的滤色器。
当从整体上看时，与图像传感器中的图像感测像素阵列相关联的滤色器阵列被称为滤色器阵列。理想的是，与具有红色滤色器的像素相关联的光敏区将仅暴露于已通过红色滤色器的光，与具有绿色滤色器的像素相关联的光敏区将仅暴露于已通过绿色滤色器的光，并且与具有蓝色滤色器的像素相关联的光敏区将仅暴露于已通过蓝色滤色器的光，等等。
然而，通常在与不同颜色相关联的相邻像素(即，具有不同颜色的滤色器)之间存在非期望的光学串扰。光学串扰可使成像器的输出图像质量劣化。
因此，将希望能够为成像设备提供改善的图像像素。
实用新型内容
本实用新型解决的一个技术问题是为成像设备改善图像像素。
根据本实用新型的一个方面，提供一种图像传感器像素，包括：第一光敏区，所述第一光敏区存储电荷；第二光敏区；干线电路，所述干线电路包括电荷存储节点，其中所述第二光敏区基本上被所述干线电路和所述第一光敏区围绕；以及晶体管电路，所述晶体管电路被配置成将所述电荷从所述第一光敏区穿过所述第二光敏区转移到所述干线电路中的所述电荷存储节点。
在一个实施例中，所述晶体管电路包括第一晶体管和第二晶体管，所述第一晶体管被配置成将所述电荷从所述第一光敏区转移到所述第二光敏区，并且所述第二晶体管被配置成将所述电荷从所述第二光敏区转移到所述干线电路中的所述电荷存储节点。
在一个实施例中，所述干线电路还包括：重置晶体管，所述重置晶体管将所述电荷存储节点耦接到具有电源电压电平的电压源；以及读出电路，所述读出电路从所述电荷存储节点读出对应的像素图像信号。
在一个实施例中，所述图像传感器像素还包括：具有相对的第一表面和第二表面的半导体衬底，其中在所述第一表面处，所述干线电路和所述第一光敏区基本上围绕所述第二光敏区，并且其中在所述第二表面处，所述第一光敏区基本上围绕所述第二光敏区。
在一个实施例中，所述图像传感器像素还包括：插置在所述第一光敏区和所述第二光敏区之间且从所述第一表面延伸到所述第二表面的隔离区，其中所述隔离区在所述半导体衬底的所述第一表面和所述第二表面处插置在所述第一光敏区和所述第二光敏区之间，并且还在所述半导体衬底的所述第二表面处插置在所述干线电路和所述第二光敏区之间，其中，在所述第二表面处，所述隔离区具有插置在所述干线电路与所述第二光敏区的第一侧之间的第一部分、插置在所述第一光敏区与所述第二光敏区的第二侧之间的第二部分、插置在所述第一光敏区与所述第二光敏区的第三侧之间的第三部分以及插置在所述第一光敏区与所述第二光敏区的第四侧之间的第四部分，其中所述第二光敏区的所述第一侧与所述第二光敏区的所述第三侧相对，其中所述第二晶体管在所述第二表面处桥接所述隔离区的所述第一部分，并且具有耦接到所述干线电路的第一端子以及耦接到所述第二光敏区的所述第一侧的第二端子，其中所述第一晶体管在所述第二表面处桥接所述隔离区的所述第四部分，并且其中所述第一晶体管具有耦接到所述第二光敏区的所述第四侧的第一端子以及耦接到所述第一光敏区的第二端子。
根据本实用新型的一个方面，提供一种图像传感器像素，包括：外部光敏区；内部光敏区，所述内部光敏区嵌套在所述外部光敏区内；隔离结构，所述隔离结构插置在所述内部光敏区和所述外部光敏区之间；以及晶体管电路，所述晶体管电路在所述隔离结构上方形成且具有耦接到所述内部光敏区的第一端子以及耦接到所述外部光敏区的第二端子。
在一个实施例中，所述图像传感器像素还包括：电源线路，所述电源线路接收电源电压；以及抗光晕栅极，所述抗光晕栅极将所述外部光敏区耦接到所述电源线路并被配置成将所述外部光敏区重置为所述电源电压。
在一个实施例中，所述图像传感器像素还包括：滤色器，所述滤色器在所述外部光敏区上方以及所述内部光敏区中形成；第一过滤区，所述第一过滤区在所述内部光敏区上方形成；第二过滤区，所述第二过滤区在所述外部光敏区上方形成，其中所述第一过滤区和所述第二过滤区透射光的不同相应光谱；以及微透镜，所述微透镜在所述外部光敏区上方形成，其中所述外部光敏区对光的敏感度高于所述内部光敏区。
根据本实用新型的一个方面，提供一种图像传感器，包括：第一图像传感器像素，所述第一图像传感器像素包括：第一光电二极管，所述第一光电二极管具有第一电荷存储容量；以及第二光电二极管，所述第二光电二极管具有大于所述第一电荷存储容量的第二电荷存储容量；第二图像传感器像素，所述第二图像传感器像素与所述第一图像传感器像素相邻并包括干线电路；以及晶体管，所述晶体管将所述第二图像传感器像素中的所述干线电路耦接到所述第一图像传感器像素中的所述第二光电二极管。
在一个实施例中，所述第一光电二极管嵌套在所述第二光电二极管内，并且其中所述第二图像传感器像素包括：第三光电二极管；以及第四光电二极管，所述第四光电二极管嵌套在所述第三光电二极管内。
本实用新型实现的一个技术效果是提供改善的图像传感器像素和改善的图像传感器。
附图说明
图1为根据一个实施方案的例示性成像系统的示图。
图2为根据一个实施方案的具有多个光敏区的例示性图像传感器像素的电路图。
图3为根据一个实施方案的用于以卷帘快门模式操作图2中所示的例示性像素的时序图。
图4为根据一个实施方案的用于以全局快门模式操作图2中所示的例示性像素的时序图。
图5为根据一个实施方案的具有嵌套光敏区的图2中所示类型的图像传感器像素的第一侧面的表面视图。
图6为根据一个实施方案的图5中所示嵌套光敏区的横截面侧视图。
图7为根据一个实施方案的具有如图5中所示嵌套光敏区的图像传感器像素的第二侧面的表面视图。
图8为根据一个实施方案的具有多个光敏区的例示性图像传感器像素的电路图。
图9为根据一个实施方案的具有嵌套光敏区的图8中所示类型的图像传感器像素的一个侧面的表面视图。
图10为根据一个实施方案的具有多个光敏区的例示性图像传感器像素的电路图。
图11为根据一个实施方案的嵌套光敏区上方的例示性圆形微透镜布置的示图。
图12A和图12B为根据一个实施方案的嵌套光敏区上方的例示性环形微透镜布置的示图。
图13为根据一个实施方案的嵌套光敏区上方的微透镜布置的示图，这些嵌套光敏区具有被布置成网格布局的内部光敏区和外部光敏区。
图14A和图14B为根据一个实施方案的被布置成网格布局的内部光敏区和外部光敏区的每个光敏区上方的例示性微透镜布置的示图。
图15A和图15B为根据一个实施方案的示图，示出了例示性微透镜可如何彼此相邻形成。
图16A和图16B为根据一个实施方案的示图，示出了具有不同高度的例示性微透镜可如何形成为两层。
图17为根据一个实施方案的嵌套光敏区上方形成的混合滤色器的示图。
图18示出了根据一个实施方案的在内部光敏区上方具有透明滤色器的混合滤色器。
图19为根据一个实施方案的可采用图1-图18的实施方案的成像器的框图。
具体实施方式
本实用新型的实施方案涉及图像传感器，并且更具体地讲，涉及具有各自包含多个光敏区的像素的图像传感器。本领域技术人员应该认识到，本实用新型的示例性实施方案可在缺少一些或所有这些具体细节的情况下实施。在其他情况下，为了避免不必要地模糊本实用新型的实施方案，未详细描述熟知的操作。
电子设备(诸如数字相机、计算机、蜂窝电话和其他电子设备)包括图像传感器，该图像传感器收集入射光以捕获图像。图像传感器可包括图像像素阵列。图像传感器中的图像像素可包括光敏元件(诸如将入射光转换成电荷的光电二极管)。可存储电荷并将电荷转换成图像信号。图像传感器可具有任何数量(如，数百或数千或更多)的像素。典型的图像传感器可(例如) 具有数十万或数百万像素(如，数兆像素)。图像传感器可包括控制电路(诸如用于操作成像像素的电路)以及用于读出与光敏元件生成的电荷对应的图像信号的读出电路。
图像传感器可设置有多光电二极管图像像素(有时在本文称为图像像素或像素)的一个或多个阵列。多光电二极管图像像素可包括衬底中形成且彼此相邻的光敏元件。每个多光电二极管图像像素可具有两个、三个、五个、九个或任何其他合适数量的光电二极管。每个环形像素中的多个光电二极管可分组为外部光敏区和内部光敏区。例如，与内部光敏区相比，可能希望像素的外部光敏区对入射光更敏感。外部光敏区可包括一个、两个、四个、八个或任何其他合适的光敏区(例如，光电二极管)。内部光敏区可包括一个或多个光电二极管。可在多光电二极管图像像素上方形成一个或多个微透镜或其他导光结构，以将光导向至外部光敏区中的一个或多个光电二极管。
图1为例示性成像系统的示图，该成像系统使用图像传感器捕获图像。图1的成像系统10可为便携式电子设备(诸如相机、蜂窝电话、摄像机或采集数字图像数据的其他成像设备)。相机模块12可用于将入射光转换成数字图像数据。相机模块12可包括一个或多个透镜14以及一个或多个对应的图像传感器16。在图像捕获操作期间，来自某个场景的光可通过透镜14 聚焦到图像传感器16上。图像传感器16将对应的数字图像数据提供给处理电路18。图像传感器16可以(例如)是背照式图像传感器。如果需要，相机模块12可设置有透镜14的阵列和对应图像传感器16的阵列。
控制电路(诸如存储和处理电路18)可包括一个或多个集成电路(例如，图像处理电路、微处理器、诸如随机存取存储器和非易失性存储器的存储设备等)，并且可使用与相机模块12分开和/或形成相机模块12的一部分的部件(例如，形成包括图像传感器16的集成电路或者与图像传感器16相关联的模块12内的集成电路的一部分的电路)来实施。可使用处理电路18 处理和存储已被相机模块12采集的图像数据。如果需要，已处理图像数据可使用耦接至处理电路18的有线和/或无线通信路径提供给外部设备(如，计算机或其他设备)。处理电路18可用于控制图像传感器16的操作。
图像传感器16可包括图像像素22的一个或多个阵列20。可使用互补金属氧化物半导体(CMOS)技术或电荷耦合器件(CCD)技术或任何其他合适的光敏设备，在半导体衬底中形成图像像素22。图像像素22可为前照式(FSI) 图像像素或背照式(BSI)图像像素。图像像素22可包括一个或多个光敏区。图像像素22中的每个光敏区可具有光电二极管或光电二极管区以及用于光电二极管或光电二极管区的读出电路。与给定光敏区中的每个光电二极管或光电二极管区相关联的读出电路可包括转移栅极、浮动扩散区和重置栅极。光敏区之间的隔离区也可被视为在其间形成隔离结构的光敏区中的任一者或两者的一部分。
图2为具有多个电荷存储区的例示性图像传感器像素22的电路图。像素22可在卷帘快门或全局快门模式下能进行操作。如图2中所示，像素22 可包括多个光敏区(诸如光电二极管30和31)。这仅仅是例示性的，并且一般来说，区域30和31可为响应于光而生成电荷的任何所需光敏结构。可在正电源端子32处供应第一(正)电源电压Vdd。电源端子32可经由抗光晕栅极34耦接到光电二极管30。电源端子32可经由抗光晕栅极34和第一电荷转移晶体管40耦接到光电二极管31。电源端子32还可经由重置晶体管 36和第二电荷转移晶体管42耦接到光电二极管31。可由光电二极管30和 31收集入射光。光电二极管30和31可响应于入射的光子而生成电荷(例如，电子或空穴)。例如，由光电二极管30和31收集的电荷量可取决于相应光电二极管的入射光的强度和曝光持续时间(或积分时间)。
在获取图像之前，可使重置控制信号RST生效。使信号RST生效会使重置晶体管36导通，并将电荷存储节点38(也称为浮动扩散区FD)重置为 Vdd。然后重置控制信号RST可被失效，使重置晶体管36截止。类似地，在电荷积聚之前，可使抗光晕信号AB脉动到高，以将光电二极管30重置为电源电压Vdd(例如，通过经由抗光晕栅34将Vdd传递到光电二极管30)。
第一电荷转移晶体管40可将电荷从光电二极管40转移到光电二极管31 (有时被称为电荷存储区或节点31)。电荷存储区31可以是掺杂半导体区 (例如，通过离子注入、杂质扩散或其他掺杂技术在硅衬底中形成的掺杂硅区域)，该掺杂半导体区能够暂时存储从光电二极管30转移的电荷。光电二极管31(有时被称为存储二极管)能够暂时存储转移的电荷。光电二极管 30和31可耦接到接地电源端子44。可将第一电荷转移控制信号TX1脉动到高，以将电荷经由晶体管40从光电二极管30转移到光电二极管31中。在全局快门模式下，例如可将信号TX1同时针对阵列20中的所有像素22脉动到高。
像素22可包括第二转移栅极(晶体管)42。转移栅极42可具有栅极端子，该栅极端子受第二电荷转移控制信号TX2控制。可将转移控制信号TX2 脉动到高，以将电荷从光电二极管31转移到浮动扩散区38中。例如，浮动扩散区38可以是被掺杂半导体区(例如，通过离子注入、杂质扩散或其他掺杂工艺在硅衬底中掺杂的区域)。浮动扩散区38可充当另一存储区，在图像数据收集操作期间用于存储电荷。浮动扩散区38可具有电荷存储容量 (电容)，如由具有电容Cfd的电容器52所示。
像素22可包括读出电路，该读出电路包括行选择晶体管48和源极跟随器晶体管46。晶体管48可具有栅极，该栅极受行选择控制信号SEL控制。当控制信号SEL生效时，晶体管48导通，并且对应信号PIXOUT(例如，大小与浮动扩散节点38处的电荷量成比例的输出信号)被传递到列读出路径50。像素22的部分54有时在本文可被称为干线(trunk)54。干线54可包括供应电压Vdd的电源、端子32、重置晶体管36、浮动扩散节点38、浮动扩散电容器52、读出晶体管46和48、读出线路50以及与像素22相关联的其他控制和读出线路的部分。干线54可包括像素22的非光敏部件，并且可与光敏部件(例如，光电二极管30和31)以及它们的相应转移栅极(晶体管40和42)区分开。
光电二极管30和31可具有不同物理尺寸(面积)。在管芯上，光电二极管30和31可具有任何所需形状。像素22可例如具有嵌套多光电二极管架构，该嵌套多光电二极管架构包括内部光敏区以及围绕内部光敏区的外部光敏区。在该布置方式中，可在包括光电二极管31的外部光敏区内形成光电二极管30。换句话讲，在图像传感器16上，光敏区31可嵌套在光敏区 30内或以其他方式被光敏区30围绕。例如，光电二极管30在物理外形上可大于光电二极管31(例如，光电二极管30可具有比光电二极管31大的存储容量)。由于光电二极管30大于光电二极管31，因此光电二极管31对入射光的敏感度可能较低。于是光电二极管30对入射光的敏感度可能较高。光电二极管30和31还可具有不同积分时间(例如，曝光时间)。又如，与光电二极管31相比，光电二极管30可具有较长曝光时间。物理尺寸和积分时间的差异可允许光电二极管30收集较多入射光并生成较多对应电荷。因此，光电二极管31可收集较少光并生成较少对应电荷。光电二极管30和31可同时收集光。在曝光时间不同的情形下，光电二极管30和31的曝光时间可重叠。
像素22可以低转换增益模式运行以便捕获较亮场景的图像，并且可以高转换增益模式运行以便捕获较暗场景的图像。在图像捕获操作期间，像素 22的部分可捕获来自所成像场景的较暗部分的图像信号，而像素22的其他部分可捕获来自所成像场景的较亮部分的图像信号。使用低曝光光电二极管 (例如，光电二极管31)和高曝光光电二极管(例如，光电二极管30)进行的同时操作可允许在所述像素内更具时效性的高动态范围(HDR)操作。
像素22可设置有增益选择电路，该电路增强由图像传感器16产生的图像的动态范围。例如，每个像素22可使用所选转换增益设置(转换增益模式)生成对应的信号。在一些配置中，所选增益设置可取决于在曝光期间(即，像素重置之间的积分时间段，在该积分时间段期间，光敏元件响应于入射光而生成电荷)由像素捕获的光的量。在其他配置中，增益可保持恒定的设置。
当不需要HDR时，光电二极管30和31在将它们的电荷转移到节点38 之前可先将它们相应存储的电荷合并。例如，在已发生曝光之后，TX1可使晶体管40导通。这允许存储在光电二极管30中的电荷转移到光电二极管31。可将存储在相应光电二极管30和31中的电荷总和存储在光电二极管31上。然后TX2可使晶体管42导通，从而将合并电荷转移到浮动扩散节点38。当读出合并电荷时，SEL可使晶体管48导通。PIXOUT可通过线路50将与浮动扩散节点38上的合并电荷成比例的信号带到像素之外。
另外，当不需要HDR时，光电二极管31可充当存储二极管。一般来说，存储节点31的物理尺寸(面积)与图像传感器16的全局快门效率成反比。例如，较大存储节点31可致使传感器16的全局快门效率低于使用较小存储节点31时的全局快门效率。不足的全局快门效率可导致在最终图像中形成幻影或阴影。另外，较大存储节点31可比较小存储节点31在系统中生成更多的不期望暗电流。为了减少最终图像中的幻影和阴影并减小系统中暗电流的影响，可能期望减小电荷存储节点31的尺寸。例如，存储节点31可具有比光电二极管30小至少五倍的物理尺寸。虽然减小存储节点31的物理尺寸可提高全局快门效率并减少系统中的暗电流，但是减小存储节点31的物理尺寸也减少了节点31的电荷存储容量。
图3为用于图2中所示类型的例示性像素的卷帘快门操作的时序图。在卷帘快门操作期间，积分过程一开始可以是光电二极管30和31在时间段T1 期间积聚特定像素22的电荷。在积聚过程完成之后，可发生读出过程，一开始是在时间t0处使行选择信号SEL生效，从而启用行选择晶体管(例如，图2中的晶体管48)。例如，时间t0被示出为在时间t1和t1’之前。又如，时间t0可为与时间t1’相同的时间或在时间t1’之后，以便首先读出第一重置信号。可连续启用(例如，导通)行选择晶体管，直到从像素22读出最后一个相关电荷信号(例如，初始来自PD 30的第二图像电荷信号)。重置信号RST可在时间t-1处启用重置晶体管(例如，图2的晶体管36)。当启用重置晶体管36时，可将重置电压(例如，图2中的电压Vdd)施加到FD节点(例如，图2中的节点38)。可在重置完成时的时间t1’处将信号RST失效。
随后，行选择晶体管48可读出与FD节点38处的重置电压电平相对应的重置电平信号。电荷转移信号TX2可在时间t2处启用电荷转移晶体管(例如，图2中的晶体管42)，从而允许存储在光电二极管(例如，图2中的光电二极管31)中的电荷转移到FD节点38。随后，行选择晶体管可读出与初始存储在光电二极管31中的电荷相对应的第一图像信号。可在电荷转移完成时的时间t2’处将信号TX2失效。
在时间t3处，电荷转移信号TX1和重置信号RST可同时分别启用转移栅极40和重置晶体管36。当启用转移栅极40时，初始存储在光电二极管 30中的电荷可转移到光电二极管31并且可暂时存储在光电二极管31中。当启用重置晶体管36时，重置电压可再次施加到FD节点38，随后以读出第一重置电平时类似的方式读出。然后可在时间t3’处将信号TX1和RST失效。
电荷转移信号TX2可在时间t4处再次启用转移栅极42，从而允许暂时存储在光电二极管31中的电荷转移到FD节点38。行选择晶体管可读出与初始存储在光电二极管30中的电荷相对应的第二图像信号。可在时间t4’处再次将信号TX2失效。一旦已读出特定像素图像信号，就可按类似方式读出来自其他像素的像素图像信号。可发生其他像素的对应积分时间段T1，使得图像信号的读出过程一个像素接下一个像素地连续发生，如图3的底部所示。
图4为用于图2中所示类型的例示性像素的全局快门操作的时序图。在全局快门操作期间，所有列的像素22中的光电二极管30和31可在时间段 T2期间同时收集光，生成电荷信号并存储这些电荷信号。积分时间段T2可从启用重置晶体管36进行的共同重置开始，并在所有所需图像信号电荷存储在每个光电二极管中时结束。该整个过程有时可被称为光收集或积分过程。在积分过程之后，可开始单独的像素过程，从转移过程开始。在时间tb处，重置信号RST可首先启用重置晶体管36以将重置电压(例如，图2中的电压Vdd)施加到FD节点(例如，图2中的节点38)，然后在时间tb’处禁用 (例如，截止)晶体管36。在时间tc处，电荷转移信号TX2可启用晶体管 42以将存储在光电二极管31中的电荷转移到节点38，然后在时间tc’处禁用 (例如，截止)晶体管42。类似地，在时间td’处，电荷转移信号TX1可启用晶体管40以将存储在光电二极管30中的电荷转移到光电二极管31，然后在时间td’处截止晶体管40，从而结束转移过程。
在转移过程之后，可开始读出过程。可在时间ta处开始连续地使行选择信号SEL生效以读出存储在FD节点38处的电荷，直到读出特定像素内的最后一个相关电荷信号(例如，初始来自PD 30的第二图像电荷信号)。可首先在时间ta处从FD节点38读出初始存储在光电二极管31中的电荷。接着可在时间te处使重置信号RST生效以将重置电压Vdd施加到FD节点38，然后在时间te’处将该信号失效。随后可读出FD节点38处的重置电压Vdd。可在时间tf处使电荷转移信号TX2生效，以允许当前存储在光电二极管31 中但初始来自光电二极管30的电荷转移到FD节点38。可从FD节点38读出初始存储在光电二极管30中的电荷。在时间tf’处，可将转移信号TX2失效。可在时间tg处将行选择信号SEL失效，从而结束针对特定像素的读出过程。可针对后续像素继续读出过程，直到从所需像素读出所有电荷信号。
图3和图4中所示的时序图仅仅是例示性的。一般来说，采用图2中所示类型的像素进行的任何所需形式的操作可用于代替图3和图4中的时序图所示的操作。
图5为阵列20的像素22中的嵌套光敏区60的后表面视图(例如，图5 示出了其中形成有像素22的半导体衬底后侧的俯视图)。像素22可包括仅一个嵌套光敏区60或大量嵌套区。图5的嵌套光敏区60的表面视图可被称为嵌套光敏区60的光收集区域(LCA)的示图。嵌套光敏区60可对应于用于捕获相同光谱的光的光敏区。例如，嵌套光敏区60可用于捕获红色、绿色、蓝色、青色、洋红色、黄色、近红外、红外或任何其他光谱的光。单个红色、绿色、蓝色、青色、洋红色、黄色、近红外、红外或透明滤色器可在嵌套光敏区60上方形成。在某些实施方案中，在嵌套光敏区60上方形成的滤色器可具有使有颜色的光通过的区域以及其他透明的区域(即，使可见光谱光通过的区域)。
嵌套光敏区(诸如图5中所示的区域60)可包括在阵列20的像素22 的子集中，或包括在阵列20的所有像素22中。例如，嵌套光敏区60可包括图2的光电二极管30和31。图5的嵌套光敏区60可包括第一光敏区62，第一光敏区62有时在本文被称为内部光敏区62。内部光敏区62可包括对应像素22的光敏区31(有时被称为内部光电二极管31)。内部光敏区62可完全被第二光敏区64围绕，第二光敏区64有时在本文可被称为外部光敏区 64。相应地，外部光敏区64可在对应像素22中包括光敏区30(有时被称为外部光电二极管30)。内部光敏区62和外部光敏区64可为半导体衬底中的 n型掺杂光电二极管区。嵌套光敏区60的电路诸如转移栅极、浮动扩散区和重置栅极可耦接到光敏区62和64中的光电二极管区。半导体衬底(未示出) 可以是由硅或任何其他合适半导体材料制成的本体p型衬底。
内部光敏区62在图5中所示的后表面处可具有正方形形状。换句话讲，内部光敏区62的光收集区域为正方形区域。一般而言，内部光敏区62可具有矩形光收集区域、圆形光收集区域或作为光收集区域的任何其他所需形状。在表面处，内部光敏区62可具有宽度S1。例如，内部光敏区62的宽度S1可为1微米，但在不脱离本实用新型实施方案的范围的情况下，可另选地为任何其他尺寸。外部光敏区64在表面处可具有正方形外边界和正方形内边界。由图5中所示外部光敏区64的正方形外边界和内边界包围的区域可对应于外部光敏区64的光收集区域。与内部光敏区62的外边界相比，外部光敏区64在表面处的正方形内边界可在形状上类似，但在尺寸上更大(例如，外部光敏区64的正方形内边界具有大于宽度S1的宽度S’1)。如图5中所示，外部光敏区64的外边界的一侧的长度是宽度S2。例如，宽度S2可为3微米，但在不脱离本实用新型实施方案的范围的情况下，可另选地为任何其他尺寸。宽度S2优选地大于宽度S1和S’1。外部光敏区64在图5中示出为具有正方形外边界，但可另选地具有矩形外边界。类似地，内部光敏区62的外边界和外部光敏区64的内边界也可为矩形。
在内部光敏区62与外部光敏区64之间，可形成隔离区66。隔离区66 可能没有与像素22或其光敏区62和64相关的任何电路。隔离区66可将给定嵌套光敏区中的单独光敏区彼此分隔开，并且还可将不同相应嵌套光敏区中的单独光敏区彼此分隔开。隔离区66可包括不同类型的隔离器件(诸如沟槽隔离结构、掺杂半导体区(例如，当光敏区64和62为n型时，则为p 型隔离区)、金属屏障结构或任何其他合适的隔离器件。
与外部光敏区64相比，内部光敏区62可具有对入射光的较低敏感度，并且可被称为具有较低敏感度的光收集区域(或更简单地，尺寸)。内部光敏区62和外部光敏区64的相应掺杂浓度可不同，或它们可相同。例如，内部光敏区62中的光电二极管区的掺杂浓度可被修改成降低内部光敏区62对光的敏感度。然而，为了简洁地阐释并强调嵌套光敏区60的特性，将假定光敏区62和64具有掺杂浓度相同的光电二极管。与外部光敏区64相比内部光敏区62对入射光的敏感度较低可能是由于与外部光敏区64的光收集区域相比内部光敏区62的光收集区域较小。出于阐释实施方案的目的，将假定相对于外部光敏区64的光敏度而言内部光敏区62的光敏度较低是由于相对于外部光敏区64而言内部光敏区62的尺寸较小，或更具体地讲，光收集区域较小。
一个或多个微透镜(未在图5中示出)可在图5的嵌套光敏区60上方形成以将光朝外部光敏区64导向。这一个或多个微透镜可在形成在嵌套光敏区60上方的滤色器(未在图5中示出)上方形成。为了将光朝外部光敏区64导向，这一个或多个微透镜可仅在外部光敏区64上方形成。然而，在一些实施方案中，将光朝外部光敏区64导向的这一个或多个微透镜可与内部光敏区62的光收集区域部分地重叠。相对于内部光敏区62的光收集区域的敏感度而言，将光朝外部光敏区64导向可进一步提高外部光敏区64的光收集区域的敏感度。换句话讲，因为入射到嵌套光敏区60上的光被导向至外部光敏区64的量大于被导向至内部光敏区62的量，所以内部光敏区62 被称为具有比外部光敏区64低的敏感度的光收集区域。
图6为沿着图5的A-A’线的嵌套光敏区60的横截面侧视图。图6示出了内部光敏区62与外部光敏区64之间的隔离区66。隔离区66可垂直于嵌套光敏区60的光收集表面76(例如，图5的平面图中所示的后表面)。表面78可为衬底的与表面76相对的一侧的表面。当隔离区66垂直于表面76 时，隔离区66与表面76之间的角度74可为90度。在表面76处跨内部光敏区62的长度可与在相对表面78处跨内部光敏区62的长度相同。另选地，某些制造工艺中的设计考虑或实施限制可导致隔离区66与表面76之间的角度74大于或小于90度。当角度74不为90度时，在表面76处跨内部光敏区 62的长度可与在表面78处跨内部光敏区62的长度不同。
在光收集间隔期间，入射到嵌套光敏区60上的光70可被内部光敏区62 和外部光敏区64吸收。如上文结合图5所述，外部光敏区64具有比内部光敏区62敏感的光收集区域，这至少是由于外部光敏区64具有较大尺寸及在嵌套光敏区60上形成了所述一个或多个微透镜，从而将电荷朝外部光敏区 64导向，或相当于，将电荷背离内部光敏区62导向。作为外部光敏区64具有较敏感的光收集区域的结果，在暴露于入射光70之后外部光敏区64中的光生电荷的数量可大于在暴露于入射光70之后内部光敏区62中的光生电荷的数量。
例如，外部光敏区64内的外部光电二极管30中的光生电荷可跨过隔离区66泄漏或扩散到内部光敏区62内的内部光电二极管31(未示出)中。隔离区66可具有通过边界68分隔开的第一区域和第二区域。隔离区66中使用的隔离器件可包括可在隔离区66的第一区域和第二区域中的一者或两者中形成的各种类型的隔离结构(诸如沟槽隔离结构、掺杂半导体区和金属屏障)。当在隔离区66的第一区域和第二区域两者中形成相同类型的隔离器件时(例如，当在隔离区66中形成单种隔离器件类型时)，区域66中的隔离器件可为连续的。当隔离区66的第一区域中具有高度h1的隔离器件类型不同于隔离区66的第二区域中具有高度h2的隔离器件类型时，区域66中的这些隔离器件对于嵌套光敏区64中的光电二极管的深度而言可能是不连续的。
电荷从光敏区的一个光电二极管区向另一个光敏区的另一个光电二极管区中的泄漏一般被称为电串扰。因为在嵌套光敏区60上方形成单个滤色器，所以内部光敏区62和外部光敏区64可接收相同颜色的入射光70。因此，从外部光电二极管30跨过隔离区66扩散或泄漏到内部光敏区62中的光生电荷可对应于对在内部光电二极管31中产生光生电荷的相同颜色作出响应而产生的电荷。光敏区62和64中的光电二极管区之间的电串扰因此是接收相同颜色的光的光电二极管之间的串扰，并因此是可管理的。可在嵌套光敏区60位于其中的像素22的读出期间，或在嵌套光敏区60位于其中的像素 22的读出之后，对光敏区62和64中的光电二极管之间的电串扰加以考虑或管理。
电荷跨过其从外部光敏区64泄漏或扩散到内部光敏区62的隔离区66 界面的面积可取决于隔离区66与表面76之间的角度74。当角度74小于或大于90度时，表面76的面积增加，从而增加光敏区62和64之间电串扰的量，因为光生电荷可扩散的面积(即，隔离区306的界面面积)增加。
如图6的剖视图中所示，内部光敏区62和外部光敏区64可具有相同深度。又如，内部光敏区62可具有与外部光敏区64不同的深度。例如，内部光敏区62可比外部光敏区64浅，使得内部光敏区62延伸到比光敏区64浅的深度。在不同示例中，外部光敏区64可比内部敏感区62浅。光敏区62 和64的深度可影响相应区域的电荷存储容量。可实施光敏区62和64的任何所需深度，以体现具有所需存储能力和其他所需特征的光敏区的结构。
图7为阵列20的像素22中的嵌套光敏区60和干线54的前表面视图，这对应于图5的后表面视图(例如，图7示出了其中形成有像素22的衬底的前表面，而图5示出了相对的后表面)。像素22可包括一个或多个嵌套光敏区60。每个嵌套光敏区60可包括与图5中所示构造类似的外部光敏区 64、内部光敏区62和隔离区66。像素22可另外包括干线54(例如，读出电路)、晶体管82、晶体管84和晶体管86。干线54可替换外部光敏区64 的前表面处的的一侧(例如，但是干线54不存在于相对的后表面处)。第一隔离结构可插置在干线54的一侧与和干线54的该侧相对的外部光敏区64 的一侧之间。第二隔离结构(例如，隔离结构66)可插置在干线54的该侧与和干线54的该侧相对的内部光敏区64的一侧之间。第一隔离结构可与第二隔离结构集成在一起或独立形成。一般而言，干线54可在近侧靠近外部光敏区64和内部光敏区62两者形成，但通过隔离结构与光敏区62和64分隔开。
晶体管82可将外部光敏区64耦接到干线54。更具体地讲，晶体管82 可为抗光晕晶体管(例如，图2中的晶体管34)。外部光敏区64可为电荷存储阱(例如，外部光电二极管30)。抗光晕晶体管82可将外部光敏区64 耦接到干线54内的电压源。当针对晶体管82的控制信号(例如，图2中的控制信号AB)生效时，通过晶体管82将来自干线54内的电源的电源电压施加到光敏区64。
晶体管82可具有与外部光敏区64相邻(例如，在其正上方)的第一部分(例如，源极或漏极端子)，以及与干线54相邻(例如，在其正上方) 的第二部分(例如，第一部分的相对端子)。另外，晶体管82可在第一部分和第二部分之间的隔离结构(例如，插置在外部光敏区64与干线54之间的隔离结构)上方形成。例如，晶体管82可在其当前位置处或在位置82-2处形成，如图7中所示。在这种情形下，晶体管82可耦接在干线54与外部光敏区64之间，其中干线54和外部光敏区64均为同一像素的一部分。如果需要，晶体管82可在它将干线54耦接到外部光敏区64的任何位置处形成。
如果需要，晶体管82可耦接在任何所需干线(例如，相邻像素的干线电路)与外部光敏区64的一侧之间。例如，晶体管82可在位置82-1或82-3 之一、或光敏区64的该侧的任何其他位置处形成，以将区域64耦接到相邻像素的干线电路。在这种情形下，晶体管82可将电荷在区域64与相邻像素的干线电路之间转移。相邻像素可包括嵌套在外部光敏区64内的多个光敏区(诸如光敏区62)，如图7中所示。
晶体管84可在隔离区66上方形成，以将外部光敏区64耦接到内部光敏区62。例如，晶体管84可在衬底的表面处桥接隔离区，并且可具有耦接到区域64的第一源极/漏极端子以及耦接到区域62的第二源极/漏极端子。晶体管84可例如为电荷转移晶体管(诸如图2的晶体管40)。当晶体管84 的控制信号(例如，图2中的TX1)生效时，存储在外部光敏区64中的电荷可通过晶体管84流入内部光敏区62中。内部光敏区62可为电荷存储阱 (例如，内部光电二极管31)。例如，晶体管84可在其当前位置处形成，如图7中所示。一般而言，晶体管84可桥接隔离区66的任何所需部分，以便将外部光敏区64耦接到内部光敏区62。如果需要，晶体管84可在位置 84-1或84-2处形成。
晶体管86可在隔离区66上方形成，以将内部光敏区62耦接到干线54。例如，晶体管86可在衬底的表面处桥接隔离区，并且可具有耦接到区域62 的第一源极/漏极端子以及耦接到干线54的第二源极/漏极端子。更具体地讲，晶体管86可为电荷转移晶体管(例如，图2中的晶体管42)。干线54可包括浮动扩散节点(例如，图2中的FD节点38)。电荷转移晶体管86可将内部光电二极管31耦接到浮动扩散节点。当晶体管86的控制信号(例如，图2中的TX2)生效时，存储在内部光敏区62中的电荷可通过晶体管86流动到干线54内的浮动扩散节点。例如，晶体管86可在其当前位置处形成，如图7中所示。一般而言，晶体管86可桥接隔离区66的任何所需部分，以便将内部光敏区62耦接到干线54。
在另选的实施方案中，图2中所示的像素22可包括另外的光敏区33(例如，光电二极管33)，如图8中所示。抗光晕晶体管45可将光电二极管33 耦接到正电压源端子32。转移晶体管43可将光电二极管33耦接到光电二极管44。图8中的像素22可按图2中所述类似的方式操作。未在图8中提及的特征可按与图2中类似的构造形成。另外，光电二极管33也可响应于入射光而生成电荷。所生成的电荷可转移到光电二极管31以便在读出之前暂时存储。图8中的像素22可在卷帘快门或全局快门模式下能进行操作。光电二极管30、31和33可形成嵌套光敏区69。
图9为后表面视图，其实施了图7至图8中所示的光电二极管33、抗光晕晶体管45和转移晶体管43的添加。换句话讲，图9为如图8中所示像素 22中的嵌套光敏区69的后表面视图。作为此前所述特征的像素22内的结构及各结构的操作在图9中仍然与图7中相同。另外，嵌套光敏区69可包括分别对应于光电二极管30和33的外部光敏区64和65。外部光敏区64和65可围绕内部光敏区62(对应于光电二极管31)。隔离结构67可插置在外部光敏区64的一部分与外部光敏区65的一部分之间。隔离结构67可与如图7中所示隔离结构66的类似部分集成在一起，隔离结构66插置在内部光敏区62与外部光敏区64和65之间。又如，如图7中所示隔离结构66及67 的部分可在不同步骤中形成。
晶体管83可具有与外部光敏区65相邻(例如，在其正上方)的第一部分(例如，源极或漏极端子)，以及与干线54相邻(例如，在其正上方) 的第二部分(例如，第一部分的相对端子)。另外，晶体管83可在第一部分和第二部分之间的隔离结构(例如，插置在外部光敏区65与干线54之间的隔离结构)上方形成。在这种情形下，晶体管83可耦接在干线54与外部光敏区65之间，其中干线54和外部光敏区65均为同一像素的一部分。如果需要，晶体管83可在它将干线54耦接到外部光敏区65的任何位置处形成。
如果需要，晶体管83可耦接在任何所需干线(例如，相邻像素的干线电路)与外部光敏区65的一侧之间。例如，晶体管83可在区域65的该侧的任何其他位置处形成，以将区域65耦接到相邻像素的干线电路。在这种情形下，晶体管83可将电荷在区域64与相邻像素的干线电路之间转移。相邻像素可包括嵌套在外部光敏区64内的多个光敏区(诸如光敏区62)，如图7中所示。
晶体管85可在隔离区66上方形成，以将外部光敏区65耦接到内部光敏区62。例如，晶体管85可在衬底的表面处桥接隔离区，并且可具有耦接到区域65的第一源极/漏极端子以及耦接到区域62的第二源极/漏极端子。晶体管85可例如为电荷转移晶体管(诸如图8的晶体管43)。当晶体管85 的控制信号(例如，图8中的TX3)生效时，存储在外部光敏区65中的电荷可通过晶体管85流入内部光敏区62中。内部光敏区62可为电荷存储阱 (例如，内部光电二极管31)。例如，晶体管85可在其当前位置处形成，如图9中所示。一般而言，晶体管85可桥接隔离区66的任何所需部分，以便将外部光敏区65耦接到内部光敏区62。
在另选的实施方案中，图2中所示的像素22可包括另外的光敏区35(例如，光电二极管35)，如图10中所示。转移晶体管可将光电二极管31耦接到光电二极管35。转移晶体管41可将光电二极管33耦接到浮动扩散区38。图10中的像素22可按图2中所述类似的方式操作。未在图10中提及的特征可按与图2中类似的构造形成。另外，光电二极管35也可响应于入射光而生成电荷。光电二极管35也可充当存储二极管，以暂时存储由光电二极管30和31生成的电荷。光电二极管35中存储的电荷可在读出之前转移到浮动扩散区38。图10中的像素22可在卷帘快门或全局快门模式下操作。光电二极管30、31和33也可形成嵌套光敏区。
一般而言，可在任何两个相邻光敏区之间形成隔离结构。然而，在图 11-图15中，为了避免不必要地模糊本实用新型的实施方案及图11-图15的附图，未进一步详细例示或讨论隔离结构。
可在光敏区上方形成微透镜，以使入射光聚焦于光敏区。图11例示了圆形微透镜在阵列20的像素22中的嵌套光敏区60上方的布置。虽然根据图5的实施方案例示了图11的内部光敏区62和外部光敏区64，但圆形微透镜90在图5中的后表面上方的布置可结合此前提及的各种形状的任何光敏区构造使用。虽然在背照式构造中微透镜可在后表面上方形成，但一般而言，微透镜可在任何光接收区域(例如，在前照式构造中，在图7中的前表面)上方形成。圆形微透镜90可定心在内部光敏区62的边界之外。微透镜90 可定心在外部光敏区64的各区域上方。图11例示了每个像素的四个微透镜 90-1、90-2、90-3和90-4。微透镜90在嵌套光敏区60上方的布置可仅将光导向至外部光敏区64。相对于根本未形成微透镜90的布置方式而言，如图 11中所示的微透镜90的布置可提高外部光敏区64的光收集区域的敏感度。如图11中所示，微透镜90可与内部光敏区62部分地重叠。然而，与内部光敏区62部分重叠的微透镜90所引起的内部光敏区62的光收集区域的敏感度提高可忽略不计。
图11例示了延伸超过外部光敏区64的微透镜90。然而，微透镜90延伸超过外部光敏区64可对应于微透镜90制造中的中间步骤。
如果需要，可在像素22上方形成环形微透镜。图12A例示了环形微透镜在阵列20的像素22中的嵌套光敏区60上方的布置。虽然根据内部光敏区62呈圆形形状的图5的嵌套光敏区60的一个实施方案例示了图12A的内部光敏区62和外部光敏区64，但环形微透镜120可结合光敏区构造中的任何一种(例如，图5中的矩形构造)使用。换句话讲，环形微透镜120可与这样的像素结合使用：这些像素包括围绕具有圆形、椭圆形、正方形或矩形表面的内部光敏区的多个嵌套光敏区。包括围绕具有圆形、椭圆形、正方形或矩形表面的内部光敏区的一个、两个或任何数量的光敏区的像素22可包括环形微透镜120。
图12A示出了可具有第一内边界122或第二内边界124的环形微透镜 120。在环形微透镜840具有第一内边界122的某些实施方案中，环形微透镜可不与内部光敏区62重叠。换句话讲，具有内边界122的环形微透镜120 可仅在外部光敏区64上方形成。在环形微透镜120具有第二内边界124的其他实施方案中，环形微透镜120可与内部光敏区62部分地重叠。当环形微透镜120仅与外部光敏区64重叠时(即，当环形微透镜120具有第二内边界124时)，环形微透镜120可将光导向至外部光敏区64，而不会将任何光导向至内部光敏区62。然而，微透镜120可另选地至少部分地与内部光敏区62重叠(即，当环形微透镜120具有第一内边界122时)，使得入射到与内部光敏区62至少部分地重叠的微透镜120的部分上的光(即，光子) 可被环形微透镜120朝外部光敏区64重新导向。由于环形微透镜120仅将光导向至外部光敏区64，外部光敏区64的光收集区域的敏感度可提高。外部光敏区64的光收集区域的敏感度可大于内部光敏区62的光收集区域的敏感度。
图12A的环形微透镜120被示出为延伸超过外部光敏区64的外边界(即，在超过外部光敏区64的区域128中)。例如，环形微透镜120的一部分被示出为在延伸超过外部光敏区64的外边界的区域128中形成。虽然多个嵌套光敏区60被布置成阵列，但由于环形微透镜120延伸超过外部光敏区64 的外边界，相邻嵌套光敏区60的环形微透镜120可重叠。
然而，环形微透镜120超过外部光敏区64的外边界的延伸可能在成品设备中不明显或甚至不存在，因为微透镜120超过最外光敏区(此例为外部光敏区64)的边界的延伸可能与仅处理到中间光刻步骤，具体地讲处理到将回流工艺施加到像素及其相关联的微透镜之前的中间光刻步骤的像素有关。在将回流工艺施加到像素之后，可减少或消除微透镜超过外边界的任何延伸，如图12B中所示，其中微透镜121-1和121-2不延伸超过其上方分别形成有这些微透镜的相应外部光敏区64的外边界。
图12B示出了在给定像素(诸如图1的像素22)上方形成的环形微透镜121-1，该给定像素具有嵌套在外部光敏区64-1内的内部光敏区62-1。如结合图12A所述，虽然根据内部光敏区62呈圆形形状的图5的嵌套光敏区 60的实施方案示出了图12B的环形微透镜121，但环形微透镜121可结合光敏区构造中的任何一种(例如，图5中的矩形构造)使用。换句话讲，环形微透镜121可与这样的像素结合使用：这些像素包括围绕具有圆形、椭圆形、正方形或矩形表面的内部光敏区的多个嵌套光敏区。包括围绕具有圆形、椭圆形、正方形或矩形表面的内部光敏区的一个、两个或任何数量的光敏区的像素22可包括环形微透镜121。
环形微透镜121-1可与在另一个像素上方形成的另一个环形微透镜 121-2相邻但不重叠，该另一个像素具有嵌套在外部光敏区64-2内且与该给定像素相邻的内部光敏区62-2。相邻嵌套光敏区60的环形微透镜121可直接相邻并且彼此可在界面处接触。然而，与具有嵌套光敏区60的给定像素 22相关联的环形微透镜121中的每个可包含在最靠外光敏区(诸如外部光敏区64)的外边界内，如图12B中所示。
图13例示了圆形微透镜在阵列20的像素22中的嵌套光敏区60上方的布置。嵌套光敏区60被例示为具有3×3的正方形图像子区阵列。嵌套光敏区60的周边上的八个正方形光敏子区64可被视为围绕内部光敏区62的外部光敏区(例如，外部光敏区64)。以这种方式观察时，具有嵌套光敏区的像素60可被看作图5实施方案的变型，其中外部光敏区64已被分成八个区段，或被分成光敏子区64-1、64-2、64-3、64-4、64-5、64-6、64-7和64-8。子区64-1、64-2、64-3、64-4、64-5、64-6、64-7和64-8可被统称为外部光敏区64。圆形微透镜130的布置可类似于圆形微透镜90在嵌套光敏区60上方的布置，不同的是如图13中所示，圆形微透镜130没有延伸超过嵌套光敏区64的边界。四个圆形微透镜130-1、130-2、130-3和130-4可各自定心在子区之一中的区域上方。
微透镜130在嵌套光敏区60上方的布置可将光导向至外部光敏区64。相对于根本未形成微透镜130的布置方式而言，如图13中所示的微透镜130 的布置可提高外部光敏区64的光收集区域的敏感度。如图13中所示，微透镜130可与内部光敏区62部分地重叠。
图14A例示了圆形微透镜在嵌套光敏区60上方的布置。嵌套光敏区60 被示出为具有3×3的正方形图像子区阵列。嵌套光敏区60的周边上的八个正方形光敏子区64可被视为围绕内部光敏区62的外部光敏区(例如，光敏区64)。一般而言，外部光敏区64中的子区可不必为正方形，但仍可具有相等尺寸。外部光敏区64中的子区可各自具有与内部光敏子区62相同的尺寸。以这种方式观察时，具有嵌套光敏区的像素60可被看作图5实施方案的变型，其中外部光敏子区64已被分成八个区段，或被分成光敏子区64-1、 64-2、64-3、64-4、64-5、64-6、64-7和64-8。光敏子区64-1、64-2、64-3、 64-4、64-5、64-6、64-7和64-8可被统称为外部光敏区64。圆形微透镜140 的布置可对应于每个光敏子区的微透镜的一对一布置。可分别在外部光敏区 64中的光敏子区64-1、64-2、64-3、64-4、64-5、64-6、64-7和64-8上方形成微透镜140-1、140-2、140-3、140-4、140-5、140-6、140-7和140-8。
微透镜140在外部组64中的子区上方的布置可将光导向至外部光敏区 64。具体地讲，每个微透镜140可仅将光导向至微透镜在其上方形成的外部光敏区64中的相应子区。相对于根本未形成微透镜140的布置方式而言，如图14A中所示的微透镜140的布置可提高外部光敏区64的光收集区域的敏感度。如图14A中所示，可在内部光敏区62上方形成圆形微透镜142。可优化微透镜142，以防止内部光敏区62的光收集区域的敏感度提高。然而，在某些实施方案(诸如图14B中所示的像素60)中，省略了微透镜142以避免提高内部光敏区62的光收集区域的敏感度。在某些实施方案中，并非为外部光敏子区组64的每个子区设置单独微透镜140，而是可在外部光敏区 64的子区上方形成图12A的环形微透镜120或图12B的环形微透镜121。
图15A例示了在光敏区62和64的结构3×3阵列上方形成的微透镜170 的侧视图171，其中光敏区64形成外部光敏区，并且其中光敏区62形成嵌套在外部光敏区内的内部光敏区。图15A中的微透镜170彼此不重叠，但彼此相邻。微透镜170在像素174或176内或在像素174和176之间彼此不重叠。可在滤色器(诸如红色滤色器172-R、绿色滤色器172-G、蓝色滤色器 (未图示)、透明滤色器(未图示)、或任何其他合适的滤色器或包括透明区和滤色器区的混合滤色器上方形成微透镜170。图15B的平面图173示出了在微透镜170之间可存在间隙。可消除这些间隙，或可基于设置和形成微透镜170的方法来修改这些间隙的尺寸和形状。
图16A示出了可彼此重叠的微透镜180。可在不同时间形成微透镜180。例如，可在第一时间形成第一组微透镜180-1，并且可在第一时间之后的第二时间形成第二组微透镜180-2。微透镜180可具有非均匀高度。具体地讲，第二组微透镜180-2可具有比第一组微透镜180-1的高度大的高度。可在光敏区62和64的3×3阵列上方形成微透镜180。如图16B的平面图183中所示，微透镜180可彼此重叠。具体地讲，像素184中的微透镜180-2可与像素184内的其他微透镜180-1重叠，并且还可与邻近像素186内的其他微透镜180-1重叠。
图17例示了在嵌套光敏区60的阵列200上方形成的混合滤色器。阵列 200可包括两行两列的嵌套光敏区60。阵列200可为图1的阵列20的子集。第一行嵌套光敏区可包括内部光敏区62-G1和外部光敏区64-G1的第一嵌套光敏区以及内部光敏区62-R和外部光敏区64-R的第二嵌套光敏区。第二行嵌套光敏区60可包括内部光敏区62-B和外部光敏区64-B的第三嵌套光敏区以及内部光敏区62-G2和外部光敏区64-G2的第四嵌套光敏区。虽然内部光敏区62和外部光敏区64被例示为与图5的实施方案对应的结构，但各种形状的上述构造中的任何一者的嵌套光敏区实施方案可与图17中所示的混合滤色器一起使用。类似地，虽然圆形微透镜210按与图13的布置方式类似的方式布置，但图11、图12和图14中所示的微透镜布置方式中的任何一者可在图17中所示的混合滤色器上方形成。
在外部光敏区64-G1的区域上方呈透明(即，由使可见光谱光通过的材料制成)并且在滤色器区212-G1中呈绿色(即，由仅使绿光通过的材料制成)的滤色器可在内部光敏区62-G1和外部光敏区64-G1的第一嵌套光敏区上方形成。
绿色滤色器区212-G1可在部分外部光敏区64-G1及全部内部光敏区 62-G1上方形成。在外部光敏区64-R的区域上方呈透明并且在区域212-R中呈红色(即，由仅使红光通过的材料制成)的滤色器可在内部光敏区62-R 和外部光敏区64-R的第二嵌套光敏区上方形成。红色滤色器区212-R可在部分外部光敏区64-R和全部内部光敏区62-R上方形成。
在外部光敏区64-B的区域上方呈透明并且在区域212-B中呈蓝色(即，由仅使蓝光通过的材料制成)的滤色器可在内部光敏区62-B和外部光敏区 64-B的第二嵌套光敏区上方形成。蓝色滤色器区212-B可在部分外部光敏区 64-B和全部内部光敏区62-B上方形成。在外部光敏区64-G2的区域上方呈透明并且在区域212-G2中呈绿色的滤色器可在内部光敏区62-G2和外部光敏区64-G2的第四嵌套光敏区上方形成。绿色滤色器区212-G2可在部分外部光敏区64-G2及全部内部光敏区62-G2上方形成。
上文结合阵列200所述的滤色器具有被布置成拜尔图案的滤色器区212。然而，滤色器区212在阵列200中可具有任何图案。滤色器区212不限于红色、绿色和蓝色滤色器区，但可另选地包括仅使近红外波长通过的近红外区。区域212可另选地为透明的，使得给定嵌套光敏区上方的整个滤色器为透明滤色器。上文结合阵列200的滤色器所述的透明滤色器区可另选地为表现出至少与混合滤色器的滤色器区212相同的透光量的滤色器区。例如，作为透明区的代替，混合滤色器可具有对光的敏感度至少与滤色器区212一样(即，在可见光谱内具有至少相同透光率)的黄色滤色器区。
图17的设计可进一步提高外部光敏区的敏感度并捕获更多光(即，全光谱光，与经滤色的光形成对照)，这在弱光成像条件下可尤为可取。另外，可形成光敏区62和64上方的滤色器之间的屏障，以使光被反射背离内部光敏区62。屏障可在光敏区62和64之间形成的隔离区(与隔离区66类似) 上方形成，为了保持清晰，图17的图示中省略了屏障。类似地，即使在特定对的嵌套光敏区60上方形成同一滤色器，也可能在光敏区62和64之间形成屏障以增加光敏区62和64的光敏区光敏感度的比率。
图18示出了具有其上方形成有透明滤色器230-C的内部光敏区62-C的像素60。虽然图18中例示了3×3像素60，但根据图5的上述像素几何形状中的任一个可与在特定像素几何形状的相应内部光敏区上方形成的透明滤色器230-C一起使用。可在外部光敏区64中的光敏子区上方形成滤色器 232-F。可以理解，微透镜、内部光敏区和外部光敏区的任何前述设计可通过以下步骤与这种滤色器构造一起使用：在内部光敏区或内部光敏区上方形成透明滤色器元件，以及在外部光敏子区或组合的外部光敏区上方形成滤色器元件。
由于透明滤色器(诸如透明滤色器230-C)不滤光，因此透明滤色器可被称为相对于滤色器(诸如滤色器232-F)而言允许每单位面积通过更多光。虽然透明滤色器230-C和滤色器232-F允许通过的光取决于入射到这些滤色器上的光，但可以理解，透明滤色器230-C透射至少与滤色器232-F一样多的光。透明滤色器(诸如透明滤色器230-C)也可被称为透射宽光谱光，而滤色器232-F可被称为透射宽光谱光的子集或子光谱。由于通过滤色器的光的光谱为通过透明滤色器的宽光谱光的子光谱，因此透明滤色器的透射光谱可被称为不同于滤色器的透射光谱。
图19以简化形式示出了包括成像设备1220的典型处理器系统1200(诸如数字相机)。成像设备1220可包括图1中所示类型的像素阵列1222(例如，像素阵列1222可为图1的像素阵列20的实施方式)，该像素阵列包括具有如上文结合图2-图18所述嵌套光敏区的像素。处理器系统1200是具有可包括成像设备1200的数字电路的示例性系统。在不进行限制的前提下，这种系统可包括计算机系统、静态或视频摄像机系统、扫描仪、机器视觉、车辆导航、视频电话、监控系统、自动对焦系统、星体跟踪器系统、运动检测系统、图像稳定系统、以及其他采用成像设备的系统。
处理器系统1200可以是数字静态或视频摄像机系统，其可包括镜头(诸如镜头1290)，该镜头用于在快门释放按钮1292被按下时，将图像聚焦到像素阵列(诸如像素阵列1222)上。处理器系统1200可包括中央处理单元 (诸如中央处理单元(CPU)1230)。CPU 1230可以是微处理器，该微处理器控制相机功能和一个或多个图像流功能，并通过总线(诸如总线1234)与一个或多个输入/输出(I/O)设备1232通信。成像设备1220还可通过总线1234 与CPU 1230通信。系统1200可包括随机存取存储器(RAM)1236和可移动存储器1238。可移动存储器1238可包括通过总线1234与CPU 1230通信的闪存。成像设备1220可在单个集成电路上或在不同芯片上与CPU 1230相组合，并可具有或没有存储器存储装置。尽管总线1234被例示为单个总线，但该总线可以是一个或多个总线或桥或其他用于互连系统部件的通信路径。
已描述了各种实施方案，这些实施方案例示了包括具有嵌套光敏区的像素的图像传感器，这些嵌套光敏区具有至少内部光敏区和至少外部光敏区。包括具有嵌套光敏区的像素的图像传感器可用于成像系统(诸如电子设备) 中。
具有嵌套光敏区的像素可包括具有任何几何形状的光收集区域的内部光敏区。例如，内部光敏区可具有正方形光收集区域。内部光敏区可形成于衬底中，并且可嵌套在外部光敏区内或至少一侧被该外部光敏区紧密围绕。围绕嵌套光敏区中的内部光敏区的外部光敏区的光收集区域对光的敏感度可高于内部光敏区。在强光条件下，内部光敏区(其可含有从围绕内部光敏区的外部光敏区扩散或泄漏的大量电荷)可提供不饱和图像信号，即使在强光条件下，也可使用该信号产生准确图像。在弱光条件下，具有较敏感的光收集区域的外部光敏区将生成足以将弱光条件准确成像的电荷。这样，嵌套光敏区具有对入射光的高动态范围响应。例如，嵌套光敏区还可用于移除或减少常规多次曝光图像传感器中存在且在一定程度上固有的运动伪影、闪烁和其他非期望的图像像差或缺陷。
外部光敏区和内部光敏区可通过隔离区分隔开。隔离区的界面表面可垂直于内部光电二极管的光收集表面。另选地，隔离区的界面表面可相对于内部光电二极管的光收集表面是非垂直的(即，大于或小于90度)。
具有嵌套光敏区的像素可包括干线电路和晶体管电路。干线电路可包括电压源、电荷存储节点和读出晶体管。干线电路可紧密靠近内部光敏区和外部光敏区两者设置。干线电路可具有第一侧，内部光敏区和外部光敏区的相应第二侧和第三侧与之相邻并且两者均与第一侧相对。晶体管电路可将内部光敏区、外部光敏区和干线电路彼此耦接。例如，晶体管电路可将干线电路 (例如，包括外部光敏区的像素或相邻像素上的干线电路)耦接到外部光敏区。又如，晶体管电路可通过在隔离区上方桥接而将外部光敏区耦接到内部光敏区。又如，晶体管电路可将内部光敏区耦接到干线电路。
可在嵌套光敏区上方形成一个或多个微透镜。可在嵌套光敏区上方形成一个、四个、八个、九个或任何其他合适数量的微透镜。在嵌套光敏区上方形成的这一个或多个微透镜可仅将光导向至嵌套光敏区中的外部光敏区。圆形微透镜可定心在外部光敏区的各区域上方。可形成具有孔的环形微透镜，使得不在嵌套光敏区中的内部光敏区上方形成环形微透镜的任何部分。
可在给定嵌套光敏区上方形成单种颜色的滤色器。这样，从嵌套光敏区的外部光敏区泄漏到内部光敏区的电荷将对应于与因光入射到内部光敏区上而在内部光敏区中生成的那些电荷相同颜色的光生电荷。在某些实施方案中，具有使所有颜色可见光通过的透明区的混合滤色器可在外部光敏组的第一区域上方形成。在混合滤色器实施方案中，滤色器区可在嵌套光敏区的外部光敏区的第二部分上方以及嵌套光敏区的全部内部光敏区上方形成。
根据一个实施方案，一种图像传感器像素可包括存储电荷的第一光敏区、第二光敏区、包括电荷存储节点的干线电路，其中第二光敏区基本上被干线电路和第一光敏区围绕，并且图像传感器像素可包括晶体管电路，该晶体管电路被配置成将电荷从第一光敏区穿过第二光敏区转移到干线电路中的存储节点。
根据另一个实施方案，晶体管电路包括第一晶体管和第二晶体管，该第一晶体管被配置成将电荷从第一光敏区转移到第二光敏区，并且该第二晶体管被配置成将电荷从第二光敏区转移到干线电路中的存储节点。
根据另一个实施方案，干线电路还包括重置晶体管和读出电路，该重置晶体管将电荷存储节点耦接到具有电源电压电平的电压源，并且该读出电路从电荷存储节点读出对应的像素图像信号。
根据另一个实施方案，图像传感器像素还包括具有相对的第一表面和第二表面的半导体衬底，其中在第一表面处，干线电路和第一光敏区基本上围绕第二光敏区，并且其中在第二表面处，第一光敏区基本上围绕第二光敏区。
根据另一个实施方案，图像传感器像素还包括插置在第一光敏区和第二光敏区之间且从第一表面延伸到第二表面的隔离区。
根据另一个实施方案，隔离区在半导体衬底的第一表面和第二表面处插置在第一光敏区和第二光敏区之间，并且还在半导体衬底的第二表面处插置在干线电路和第二光敏区之间。
根据另一个实施方案，在第二表面处，隔离区具有插置在干线电路与第二光敏区的第一侧之间的第一部分、插置在第一光敏区与第二光敏区的第二侧之间的第二部分、插置在第一光敏区与第二光敏区的第三侧之间的第三部分、以及插置在第一光敏区与第二光敏区的第四侧之间的第四部分，并且其中第二光敏区的第一侧与第二光敏区的第三侧相对。
根据另一个实施方案，第二晶体管在第二表面处桥接隔离区的第一部分，并且具有耦接到干线电路的第一端子以及耦接到第二光敏区的第一侧的第二端子。
根据另一个实施方案，第一晶体管在第二表面处桥接隔离区的第四部分，并且第一晶体管具有耦接到第二光敏区的第四侧的第一端子以及耦接到第一光敏区的第二端子。
根据另一个实施方案，第一晶体管在第二表面处桥接隔离区的第三部分，并且第一晶体管具有耦接到第二光敏区的第三侧的第一端子以及耦接到第一光敏区的第二端子。
根据一个实施方案，图像传感器像素包括外部光敏区、嵌套在外部光敏区内的内部光敏区、插置在内部光敏区和外部光敏区之间的隔离结构、以及在隔离结构上方形成且具有耦接到内部光敏区的第一端子以及耦接到外部光敏区的第二端子的晶体管电路。
根据另一个实施方案，图像传感器像素还包括接收电源电压的电源线路以及将外部光敏区耦接到电源线路并被配置成将外部光敏区重置为电源电压的抗光晕栅极。
根据另一个实施方案，图像传感器像素还包括在外部光敏区上方以及内部光敏区中形成的滤色器。
根据另一个实施方案，滤色器包括在内部光敏区上方形成的第一过滤区以及在外部光敏区上方形成的第二过滤区，其中第一过滤区和第二过滤区透射光的不同相应光谱。
根据另一个实施方案，图像传感器像素还包括在外部光敏区上方形成的微透镜，其中外部光敏区对光的敏感度高于内部光敏区。
根据一个实施方案，一种图像传感器包括第一图像传感器像素，所述第一图像传感器包括具有第一电荷存储容量的第一光电二极管以及具有大于第一电荷存储容量的第二电荷存储容量的第二光电二极管；第二图像传感器像素，所述第二图像传感器像素与第一图像传感器像素相邻并包括干线电路；以及晶体管，所述晶体管将第二图像传感器像素中的干线电路耦接到第一图像传感器像素中的第二光电二极管。
根据另一个实施方案，第一光电二极管嵌套在第二光电二极管内。
根据另一个实施方案，第二图像传感器像素包括第三光电二极管以及嵌套在第三光电二极管内的第四光电二极管。
根据另一个实施方案，图像传感器被配置成在卷帘快门模式下操作第一图像传感器像素和第二图像传感器像素。
根据另一个实施方案，图像传感器被配置成在全局快门模式下操作第一图像传感器像素和第二图像传感器像素。
前述内容仅是对本实用新型原理的示例性说明，因此本领域技术人员可以在不脱离本实用新型的精神和范围的前提下进行多种修改。上述实施方案可单独地或以任意组合方式实施。

Claims (10)

1.一种图像传感器像素，包括：
第一光敏区，所述第一光敏区存储电荷；
第二光敏区；
干线电路，所述干线电路包括电荷存储节点，其中所述第二光敏区基本上被所述干线电路和所述第一光敏区围绕；以及
晶体管电路，所述晶体管电路被配置成将所述电荷从所述第一光敏区穿过所述第二光敏区转移到所述干线电路中的所述电荷存储节点。
2.根据权利要求1所述的图像传感器像素，其中所述晶体管电路包括第一晶体管和第二晶体管，所述第一晶体管被配置成将所述电荷从所述第一光敏区转移到所述第二光敏区，并且所述第二晶体管被配置成将所述电荷从所述第二光敏区转移到所述干线电路中的所述电荷存储节点。
3.根据权利要求2所述的图像传感器像素，其中所述干线电路还包括：
重置晶体管，所述重置晶体管将所述电荷存储节点耦接到具有电源电压电平的电压源；以及
读出电路，所述读出电路从所述电荷存储节点读出对应的像素图像信号。
4.根据权利要求2所述的图像传感器像素，还包括：
具有相对的第一表面和第二表面的半导体衬底，其中在所述第一表面处，所述干线电路和所述第一光敏区基本上围绕所述第二光敏区，并且其中在所述第二表面处，所述第一光敏区基本上围绕所述第二光敏区。
5.根据权利要求4所述的图像传感器像素，还包括：
插置在所述第一光敏区和所述第二光敏区之间且从所述第一表面延伸到所述第二表面的隔离区，其中所述隔离区在所述半导体衬底的所述第一表面和所述第二表面处插置在所述第一光敏区和所述第二光敏区之间，并且还在所述半导体衬底的所述第二表面处插置在所述干线电路和所述第二光敏区之间，其中，在所述第二表面处，所述隔离区具有插置在所述干线电路与所述第二光敏区的第一侧之间的第一部分、插置在所述第一光敏区与所述第二光敏区的第二侧之间的第二部分、插置在所述第一光敏区与所述第二光敏区的第三侧之间的第三部分以及插置在所述第一光敏区与所述第二光敏区的第四侧之间的第四部分，其中所述第二光敏区的所述第一侧与所述第二光敏区的所述第三侧相对，其中所述第二晶体管在所述第二表面处桥接所述隔离区的所述第一部分，并且具有耦接到所述干线电路的第一端子以及耦接到所述第二光敏区的所述第一侧的第二端子，其中所述第一晶体管在所述第二表面处桥接所述隔离区的所述第四部分，并且其中所述第一晶体管具有耦接到所述第二光敏区的所述第四侧的第一端子以及耦接到所述第一光敏区的第二端子。
6.一种图像传感器像素，包括：
外部光敏区；
内部光敏区，所述内部光敏区嵌套在所述外部光敏区内；
隔离结构，所述隔离结构插置在所述内部光敏区和所述外部光敏区之间；以及
晶体管电路，所述晶体管电路在所述隔离结构上方形成且具有耦接到所述内部光敏区的第一端子以及耦接到所述外部光敏区的第二端子。
7.根据权利要求6所述的图像传感器像素，还包括：
电源线路，所述电源线路接收电源电压；以及
抗光晕栅极，所述抗光晕栅极将所述外部光敏区耦接到所述电源线路并被配置成将所述外部光敏区重置为所述电源电压。
8.根据权利要求6所述的图像传感器像素，还包括：
滤色器，所述滤色器在所述外部光敏区上方以及所述内部光敏区中形成；
第一过滤区，所述第一过滤区在所述内部光敏区上方形成；
第二过滤区，所述第二过滤区在所述外部光敏区上方形成，其中所述第一过滤区和所述第二过滤区透射光的不同相应光谱；以及
微透镜，所述微透镜在所述外部光敏区上方形成，其中所述外部光敏区对光的敏感度高于所述内部光敏区。
9.一种图像传感器，包括：
第一图像传感器像素，所述第一图像传感器像素包括：
第一光电二极管，所述第一光电二极管具有第一电荷存储容量；以及
第二光电二极管，所述第二光电二极管具有大于所述第一电荷存储容量的第二电荷存储容量；
第二图像传感器像素，所述第二图像传感器像素与所述第一图像传感器像素相邻并包括干线电路；以及
晶体管，所述晶体管将所述第二图像传感器像素中的所述干线电路耦接到所述第一图像传感器像素中的所述第二光电二极管。
10.根据权利要求9所述的图像传感器，其中所述第一光电二极管嵌套在所述第二光电二极管内，并且其中所述第二图像传感器像素包括：
第三光电二极管；以及
第四光电二极管，所述第四光电二极管嵌套在所述第三光电二极管内。
CN201720438274.8U 2016-05-03 2017-04-25 图像传感器像素和图像传感器 Active CN207303096U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/145,558 US9843745B2 (en) 2016-05-03 2016-05-03 Image sensor pixels having separated charge storage regions
US15/145,558 2016-05-03

Publications (1)

Publication Number Publication Date
CN207303096U true CN207303096U (zh) 2018-05-01

Family

ID=60244184

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201720438274.8U Active CN207303096U (zh) 2016-05-03 2017-04-25 图像传感器像素和图像传感器

Country Status (2)

Country Link
US (1) US9843745B2 (zh)
CN (1) CN207303096U (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110581147A (zh) * 2018-06-07 2019-12-17 半导体元件工业有限责任公司 具有多光电二极管图像像素和竖直转移门的图像传感器
CN114111577A (zh) * 2021-11-24 2022-03-01 华进半导体封装先导技术研发中心有限公司 一种单片集成的高精度高速双光斑同步位置探测器结构

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9942492B2 (en) * 2016-06-16 2018-04-10 Semiconductor Components Industries, Llc Image sensors having high dynamic range functionalities
JP2019041352A (ja) * 2017-08-29 2019-03-14 キヤノン株式会社 撮像装置及び撮像システム
US10529763B2 (en) * 2018-04-19 2020-01-07 Semiconductor Components Industries, Llc Imaging pixels with microlenses
US10861892B2 (en) * 2018-11-21 2020-12-08 Bae Systems Information And Electronic Systems Integration Inc. Low-light-level CMOS image sensor pixel
US10785431B2 (en) * 2018-11-27 2020-09-22 Semiconductor Components Industries, Llc Image sensors having dark pixels and imaging pixels with different sensitivities
US11343439B2 (en) 2020-01-30 2022-05-24 Semiconductor Components Industries, Llc High dynamic range imaging pixels with multiple photodiodes

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6750523B2 (en) 2002-03-01 2004-06-15 Naos Convergent Technology, Inc. Photodiode stacks for photovoltaic relays and the method of manufacturing the same
JP4403687B2 (ja) * 2002-09-18 2010-01-27 ソニー株式会社 固体撮像装置およびその駆動制御方法
KR100835894B1 (ko) 2007-06-18 2008-06-09 (주)실리콘화일 다이내믹 레인지가 넓고, 색재현성과 해상능력이 우수한픽셀어레이 및 이미지센서
JP2011523538A (ja) 2008-05-20 2011-08-11 ペリカン イメージング コーポレイション 異なる種類の撮像装置を有するモノリシックカメラアレイを用いた画像の撮像および処理
JP5312246B2 (ja) * 2009-07-24 2013-10-09 キヤノン株式会社 撮像装置及び制御方法
US9741754B2 (en) * 2013-03-06 2017-08-22 Apple Inc. Charge transfer circuit with storage nodes in image sensors
KR102234041B1 (ko) * 2014-06-18 2021-04-01 삼성전자주식회사 이미지 센서와 이를 포함하는 이미지 처리 시스템
KR102306670B1 (ko) * 2014-08-29 2021-09-29 삼성전자주식회사 이미지 센서 및 그 제조 방법
KR102179434B1 (ko) * 2014-10-07 2020-11-16 삼성전자주식회사 이미지 센서, 이를 구비한 휴대용 전자 기기 및 이미지 센서 구동 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110581147A (zh) * 2018-06-07 2019-12-17 半导体元件工业有限责任公司 具有多光电二极管图像像素和竖直转移门的图像传感器
CN114111577A (zh) * 2021-11-24 2022-03-01 华进半导体封装先导技术研发中心有限公司 一种单片集成的高精度高速双光斑同步位置探测器结构
CN114111577B (zh) * 2021-11-24 2024-07-02 华进半导体封装先导技术研发中心有限公司 一种单片集成的高精度高速双光斑同步位置探测器结构

Also Published As

Publication number Publication date
US20170324915A1 (en) 2017-11-09
US9843745B2 (en) 2017-12-12

Similar Documents

Publication Publication Date Title
CN207303096U (zh) 图像传感器像素和图像传感器
CN207369146U (zh) 图像像素和图像传感器
CN209183547U (zh) 图像像素件及图像像素阵列
CN208093559U (zh) 图像像素
CN206441729U (zh) 图像传感器像素、图像传感器像素电路及成像系统
CN205992953U (zh) 图像传感器和图像传感器系统
CN205792895U (zh) 成像系统
CN208690261U (zh) 图像传感器
US8581174B2 (en) Image sensor with prismatic de-multiplexing
US8405748B2 (en) CMOS image sensor with improved photodiode area allocation
CN206727071U (zh) 图像传感器
KR102327240B1 (ko) 고체 촬상 소자 및 그 제조 방법, 및 전자 기기
CN100428486C (zh) 固态成像装置、相机模块以及电子设备模块
US9369681B1 (en) RGBC color filter array patterns to minimize color aliasing
TWI543614B (zh) 具有靈活像素加總之影像感測器
US8947572B2 (en) Dual-sided image sensor
US8314866B2 (en) Imager with variable area color filter array and pixel elements
CN110581147A (zh) 具有多光电二极管图像像素和竖直转移门的图像传感器
CN108550599A (zh) 具有掩埋光屏蔽件和垂直栅极的图像传感器
CN104488082A (zh) 固态成像装置、制造固态成像装置的方法以及电子设备
CN102089882A (zh) 具有多个感测层的图像传感器
CN113691748B (zh) 具有低色串扰的高动态范围分割像素cmos图像传感器
CN108810430A (zh) 一种成像系统及其形成方法
CN109309103A (zh) 具有相位差检测像素的图像传感器
CN205810813U (zh) 成像像素和具有多个成像像素的图像传感器

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant