CN110581147A - 具有多光电二极管图像像素和竖直转移门的图像传感器 - Google Patents

具有多光电二极管图像像素和竖直转移门的图像传感器 Download PDF

Info

Publication number
CN110581147A
CN110581147A CN201910488560.9A CN201910488560A CN110581147A CN 110581147 A CN110581147 A CN 110581147A CN 201910488560 A CN201910488560 A CN 201910488560A CN 110581147 A CN110581147 A CN 110581147A
Authority
CN
China
Prior art keywords
pixel
photodiode
charge
vertical transfer
transfer gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910488560.9A
Other languages
English (en)
Inventor
M·H·因诺森特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Publication of CN110581147A publication Critical patent/CN110581147A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/10—Cameras or camera modules comprising electronic image sensors; Control thereof for generating image signals from different wavelengths
    • H04N23/11—Cameras or camera modules comprising electronic image sensors; Control thereof for generating image signals from different wavelengths for generating image signals from visible and infrared light wavelengths
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/53—Control of the integration time
    • H04N25/532—Control of the integration time by controlling global shutters in CMOS SSIS
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/702—SSIS architectures characterised by non-identical, non-equidistant or non-planar pixel layout
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
    • H10F39/182—Colour image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/802—Geometry or disposition of elements in pixels, e.g. address-lines or gate electrodes
    • H10F39/8023—Disposition of the elements in pixels, e.g. smaller elements in the centre of the imager compared to larger elements at the periphery
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/802—Geometry or disposition of elements in pixels, e.g. address-lines or gate electrodes
    • H10F39/8027—Geometry of the photosensitive area
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H10F39/8037—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H10F39/8037—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor
    • H10F39/80373—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor characterised by the gate of the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/807—Pixel isolation structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/812—Arrangements for transferring the charges in the image sensor perpendicular to the imaging plane, e.g. buried regions used to transfer generated charges to circuitry under the photosensitive region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/813—Electronic components shared by multiple pixels, e.g. one amplifier shared by two pixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
    • H10F39/186—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors having arrangements for blooming suppression

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明题为“具有多光电二极管图像像素和竖直转移门的图像传感器”。本发明公开了图像传感器，所述图像传感器可包括像素阵列，每个像素具有嵌套子像素。嵌套子像素可包括内部光敏区和外部光敏区。阵列中的像素的内部光敏区可设置有沟槽中形成的相应局部竖直转移门结构，所述局部竖直转移门结构横向地包围所述内部光敏区。沟槽结构可以以网格状图案的形式形成，所述网格状图案具有在其中形成所述嵌套子像素的间隙。所述沟槽结构可耦接到所述阵列中的每个所述像素的外部光敏区。所述沟槽结构可为全局竖直转移门结构。向所述像素提供的所述竖直转移门结构可允许聚积的电荷转移到与任何给定像素中的所述光敏区相关联的相应电荷存储节点。按这种方式形成的图像传感器可在卷帘快门或全局快门配置下使用。

Description

具有多光电二极管图像像素和竖直转移门的图像传感器
背景技术
本发明整体涉及成像设备，并且更具体地讲，涉及具有使用竖直转移门来控制的多光电二极管图像像素的成像设备。
图像传感器常在电子设备，诸如移动电话、相机和计算机中用来捕获图像。在典型布置中，电子设备设置有被布置在像素行和像素列中的图像像素阵列。
常规图像传感器包括使用掺杂物注入形成的光电二极管。图像像素是通过使用互补金属氧化物半导体(CMOS)技术或电荷耦合器件(CCD)技术在半导体衬底上制造而成。图像传感器可包括在衬底前表面中形成的光电二极管和其他操作电路(例如晶体管)。常规图像感测像素的二维阵列中的单个图像感测像素包括单个光敏区、形成在光敏区上方的滤色器以及形成在滤色器上方的单个圆顶形微透镜。
通常在与不同颜色相关联的相邻像素之间存在非期望的电串扰。非期望的电串扰的特征在于：与一种颜色相关联的像素的半导体区中生成的光生电荷被与不同颜色相关联的像素的光敏区(即，光电二极管)收集。非期望的电串扰的实施例是响应于红光而生成的光生电荷扩散到与绿色像素相关联的光敏区(即，应当接收绿光并生成与所接收到的绿光量相对应的电荷的光敏区)并被该光敏区收集的时候。电串扰还可使成像器的输出图像质量劣化。
此外，在常规成像系统中，图像伪影可能由移动物体、移动或抖动相机、闪烁光照以及图像帧中具有变化照明的物体引起。此类伪影可包括例如物体的缺失部分、边缘颜色伪影和物体失真。具有变化照明的物体的实施例包括发光二极管(LED)交通标志(其可每秒闪烁几百次)以及现代汽车的LED刹车灯或车头灯。
常规成像系统还可能具有带有与低动态范围相关的伪影的图像。具有较亮部分和较暗部分的场景可在常规图像传感器中产生伪影，因为图像的各部分可能曝光过度或曝光不足。在不引入附加运动伪影的情况下像素的高动态范围操作是许多应用中的重要要求。图像传感器的高动态范围操作和无伪影图像都至关重要的应用的实施例是汽车工业，其中图像传感器可至少部分地用于确定机动车辆的路线和/或操作。
因此希望能够为成像设备提供改进的图像像素和图像传感器。
附图说明
图1是根据一个实施方案的使用图像传感器捕获图像的示例性电子设备的示意图。
图2为根据一个实施方案的内部子像素具有圆形光收集表面的嵌套子像素的表面视图。
图3为根据一个实施方案的内部子像素具有矩形光收集表面的嵌套子像素的表面视图。
图4为根据一个实施方案的内部子像素具有圆形光收集表面的嵌套子像素的表面视图，该内部子像素被两个子像素的外部子像素组包围。
图5为根据一个实施方案的内部子像素具有多边形光收集表面的嵌套子像素的表面视图，该内部子像素被两个子像素的外部子像素组包围。
图6是根据至少一些实施方案的图像传感器中具有嵌套子像素的图像像素的剖面侧视图，该图像传感器由至少一个外延层形成并且设置有竖直电荷转移结构。
图7是根据一个实施方案的图6所示的传感器的顶视图。
图8示出了根据一个实施方案的示例性像素电路，该像素电路具有用于利用竖直转移门的多光电二极管图像像素的独立电荷转移路径。
图9示出了根据一个实施方案的示例性像素电路，该像素电路具有用于多光电二极管图像像素中的每个光电二极管的独立电荷转移路径和电容性节点。
图10示出了根据一个实施方案的示例性像素电路，该像素电路具有共享读出路径和低增益电容器，该低增益电容器实现多光电二极管图像像素中的内部光电二极管的双增益读出。
图11示出了根据一个实施方案的示例性像素电路，该像素电路具有共享读出路径和低增益电容器，该低增益电容器实现多光电二极管图像像素中的内部光电二极管的双增益读出并且可被直接重置。
图12示出了根据一个实施方案的示例性像素电路，该像素电路具有用于多光电二极管图像像素中的每个光电二极管的独立电荷转移路径和电容性节点。
图13示出了根据一个实施方案的具有电荷存储电容器的示例性像素电路。
图14A示出了根据一个实施方案的多个图像像素电路，所述多个图像像素电路具有由邻近图像像素的外部光电二极管使用的读出电路。
图14B示出了根据一个实施方案的多个图像像素电路，所述多个图像像素电路具有由邻近图像像素的内部光电二极管使用的读出电路。
图15A是根据一个实施方案的用于操作图14A所示的图像像素电路的示例性方法。
图15B是根据一个实施方案的用于操作图14B所示的图像像素电路的示例性方法。
图16示出了根据一个实施方案的用于多光电二极管图像像素的全局快门像素电路的实施例。
具体实施方式
本发明的实施方案涉及图像传感器，并且更具体地讲，涉及具有各自包括多个子像素结构的像素的图像传感器。本领域技术人员应该认识到，本发明的示例性实施方案可在缺少一些或所有这些具体细节的情况下实施。在其他情况下，为了避免不必要地模糊本发明的实施方案，未详细描述众所周知的操作。
电子设备(诸如数字相机、计算机、蜂窝电话和其他电子设备)包括图像传感器，该图像传感器收集入射光以捕获图像。图像传感器可包括图像像素的阵列。图像传感器中的图像像素可包括光敏元件，诸如将入射光转换成电荷的光电二极管。可存储电荷并将电荷转换成图像信号。图像传感器可具有任何数量(如，数百或数千或更多)的像素。典型的图像传感器可例如具有数十万或数百万像素(例如，数兆像素)。图像传感器可包括控制电路，诸如用于操作成像像素的电路，以及用于读出光敏元件生成的电荷对应的图像信号的读出电路。
图像传感器可设置有多光电二极管图像像素(本文有时称为环形光电二极管像素、环形图像像素、环形像素、嵌套子像素、超像素、图像像素或像素)的一个或多个阵列。多光电二极管图像像素可包括衬底中形成且彼此相邻的光敏元件。每个多光电二极管图像像素可具有两个、三个、五个、九个或任何其他合适数量的光电二极管。每个环形像素中的多个光电二极管可分组为外部子像素组和内部子像素组。可能希望环形像素的外部子像素组比内部子像素组对入射光更敏感。外部子像素组可包括一个、两个、四个、八个或任何其他合适的子像素。内部子像素组可包括一个或多个子像素。一个或多个微透镜或其他光导结构可形成在多子像素图像像素上方，以将光导向至外部子像素组中的光电二极管。
图1为示例性电子设备的示意图，该电子设备使用图像传感器捕获图像。图1的电子设备10可为便携式电子设备，诸如相机、移动电话、摄像机或捕获数字图像数据的其他成像设备。相机模块12可用于将入射光转换成数字图像数据。相机模块12可包括一个或多个透镜14以及一个或多个对应的图像传感器16。在图像捕获操作期间，来自某个场景的光可通过透镜14聚焦到图像传感器16上。图像传感器16将对应的数字图像数据提供给处理电路18。图像传感器16可以(例如)是背照式图像传感器。如果需要，相机模块12可设置有透镜14的阵列和对应图像传感器16的阵列。
控制电路(诸如存储和处理电路18)可包括一个或多个集成电路(例如，图像处理电路、微处理器、诸如随机存取存储器和非易失性存储器的存储设备等)，并且可使用与相机模块12分开和/或形成相机模块12的一部分的部件(例如，形成包括图像传感器16的集成电路或者与图像传感器16相关联的模块12内的集成电路的一部分的电路)来实施。可使用处理电路18处理和存储已被相机模块12采集的图像数据。如果需要，已处理图像数据可使用耦接至处理电路18的有线和/或无线通信路径提供给外部设备(如，计算机或其他设备)。处理电路18可用于控制图像传感器16的操作。
图像传感器16可包括图像像素22的一个或多个阵列20。可使用互补金属氧化物半导体(CMOS)技术或电荷耦合器件(CCD)技术或任何其他合适的光敏设备，在半导体衬底中形成图像像素22。图像像素22可为前照式(FSI)图像像素或背照式(BSI)图像像素。图像像素22可包括一个或多个子像素。图像像素22中的每个子像素可具有光电二极管或光电二极管区以及用于光电二极管或光电二极管区的读出电路。与给定子像素中的每个光电二极管或光电二极管区相关联的读出电路可包括转移门、浮动扩散区和重置门。子像素之间的隔离区也可被视为在其间形成隔离结构的子像素中的任一者或两者的一部分。
图像传感器16可设置有控制电路，该控制电路将像素供电电压(诸如VAA)、像素接地电压、中间固定电压(即，VAA与像素接地电压之间的固定电压)和控制信号提供给每个图像像素22中的像素电路的晶体管。传感器控制电路可为转移晶体管、电荷溢出转移晶体管、重置晶体管、行选择晶体管、抗光晕晶体管、或一般地耦接到像素的像素电路或像素读出电路中的任何晶体管提供控制信号。
图2是根据一个实施方案的阵列20的像素22中的嵌套子像素200的表面视图。嵌套子像素200可为图3至图5的嵌套子像素的另选实施方案。图2的嵌套子像素200的表面视图可被称为嵌套子像素200的光收集区域(LCA)的示意图。嵌套子像素200可对应于具有用于捕获相同光谱光的相关像素电路的光电二极管。例如，嵌套子像素200可用于捕获红色、绿色、蓝色、青色、洋红色、黄色、近红外、红外或任何其他光谱的光。单个红色、绿色、蓝色、青色、洋红色、黄色、近红外、红外或透明滤色器可在嵌套子像素200上方形成。在某些实施方案中，在嵌套子像素200上方形成的滤色器可具有色光通过的区域以及透明区域(即，可见光或可见光谱之外的全光谱光通过的区域)。
图2中所示的嵌套子像素200可包括在阵列20的像素22的子集中，或包括在阵列20的所有像素22中。图2的嵌套子像素200可包括第一子像素202，其可被称为内部子像素202。内部子像素202可被第二子像素204完全包围，该第二子像素可被称为外部子像素204。内部子像素202和外部子像素204可对应于半导体衬底中的n型掺杂光电二极管区以及衬底中的相应子像素电路，诸如耦接到子像素202和204中的光电二极管区的嵌套子像素200的转移门、浮动扩散区和重置门。半导体衬底(未示出)可以是由硅或任何其他合适半导体材料制成的本体p型衬底。
内部子像素202中的光电二极管在表面处可具有圆形形状。换句话讲，内部子像素202的光收集区域为圆形区域。在表面处，内部子像素202可具有直径S1。例如，内部子像素202中的光电二极管的直径S1可以是1微米，但是可另选地是任何其他尺寸而不脱离本实施方案的范围。外部子像素204在表面处可具有正方形外边界和圆形内边界。由图2中所示外部子像素204的正方形外边界和圆形内边界包围的区域可对应于外部子像素204的光收集区域。与内部子像素202的外边界相比，外部子像素204在表面处的圆形内边界可具有相似的形状但更大的尺寸(即，外部子像素204的圆形内边界具有大于直径S1的直径S1’)。如图2中所示，外部子像素204的侧面之一的长度为S2。例如，S2可为3微米，但可另选地为任何其他尺寸而不脱离本发明实施方案的范围。长度S2优选地大于长度S1。外部子像素204在图2中示出为具有正方形外边界，但可另选地具有矩形外边界。
在内部子像素202与外部子像素204之间，可形成隔离区206。隔离区206可能没有与像素22或其子像素202和204相关的任何电路。隔离区206可将给定子像素组中的单独子像素彼此分隔开，并且还可将不同相应子像素组中的单独子像素彼此分隔开。隔离区206可包括不同类型的隔离设备，诸如沟槽隔离结构、掺杂半导体区、金属阻挡结构或任何其他合适的隔离设备。作为特定实施例，可在隔离区206中形成竖直转移门结构。隔离区206中形成的竖直转移门结构可不仅仅用于隔离-控制信号可应用于隔离区206中形成的竖直转移门结构以将嵌套子像素200中的至少一个光电二极管中聚积的电荷移动到浮动扩散区。
内部子像素202可具有对入射光的较低敏感度，并且与外部子像素204相比可被称为具有较低敏感度的光收集区域。内部子像素202和外部子像素204的相应掺杂浓度可不同，或它们可相同。例如，内部子像素202中的光电二极管区的掺杂浓度可被修改成降低内部子像素202对光的敏感度。然而，为了简洁地阐释并强调嵌套子像素200的特性，将假定子像素202和204具有掺杂浓度相同的光电二极管。内部子像素202比外部子像素204对入射光的敏感度更低可能是内部子像素202的光收集区域比外部子像素204的光收集区域更小的结果。
一个或多个微透镜(未在图2中示出)可在图2的嵌套子像素200上方形成，以将光导向外部子像素204。所述一个或多个微透镜可在滤色器上方形成，而滤色器在嵌套子像素200上方形成(未在图2中示出)。为了将光导向外部子像素204，所述一个或多个微透镜可仅在外部子像素204上方形成。然而，在一些实施方案中，将光导向外部子像素204的所述一个或多个微透镜可与子像素202的光收集区域部分重叠。将光导向外部子像素204可进一步提高外部子像素204的光收集区域相对于内部子像素202的光收集区域的敏感度而言的敏感度。换句话讲，因为入射到嵌套子像素200上的光被导向外部子像素204的量大于被导向内部子像素202的量，所以内部子像素202被称作具有比外部子像素204更低敏感度的光收集区域。
当在嵌套子像素200上方形成单个滤色器时，内部子像素202和外部子像素204接收相同颜色的入射光210。子像素202和204之间的电串扰因此是接收相同颜色的光的子像素之间的串扰，并因此可在嵌套子像素200所在处的像素22的读出之前或之后加以管理。
当第一子像素结构被称作嵌套在第二子像素结构内时，第一子像素结构应被第二子像素结构横向地包围，如至少图2至图5中所示。以图2为例，应当理解，外部子像素结构204横向地包围内部子像素结构202。换句话讲，除了内部子像素202的前表面和后表面(诸如图2自身所示的表面)之外，外部子像素204包围内部子像素202(即，外部子像素204横向地包围内部子像素202)。当第一子像素结构被称作嵌套在第二子像素结构内时，在第一子像素和第二子像素之间的区域中还不应形成另外的中间像素或子像素。再次，以图2为例，应当理解，子像素202和204之间的任何空间都没有另外的像素或子像素结构。
当两个子像素之一横向地包围另一个子像素时以及当两个子像素之间的任何空间都没有任何其他像素或子像素结构时，这两个子像素可被适当地视为是嵌套的。当第一子像素以上述意义嵌套在第二子像素内时，第二子像素也可被称作“紧接包围”第一子像素。
虽然嵌套或“紧接包围”的上述定义是结合两个子像素描述的，但子像素组也可被适当地视为紧接包围另一个子像素或子像素组。当子像素被包括多个子像素的子像素组横向地包围时，以及当该子像素与该子像素组之间的任何空间都没有任何其他子像素或像素时，该子像素被该子像素组紧接包围或嵌套在该子像素组内。以类似方式，第一子像素组可被第二子像素组紧接包围或嵌套在第二子像素组内。
像素的最内子像素结构的光收集区域可影响或有助于决定其内嵌套有最内子像素结构的像素中的另外的子像素结构的形状。如可从图2中看出，例如，内部子像素202的光收集区域的形状决定外部子像素204的光收集区域的形状。具体地讲，因为内部子像素202的外边界(即，内部子像素202与隔离区206或外部子像素204的界面)为圆形的，所以外部子像素204的内边界也具有圆形形状。当如上所述，像素具有任何数量的嵌套子像素时，最内子像素或子像素组的光收集区域的形状可为椭圆形的、圆形的(如图2中所示)、矩形的或正方形的(如图3中所示)。像素在其可具有的嵌套子像素的数量方面并不受其最内子像素的光收集区域的形状限制。换句话讲，嵌套子像素的数量可增加，而不管最内子像素是椭圆形、圆形、矩形还是正方形的。一般而言，当子像素组或单独子像素被称为具有椭圆形形状时，该子像素组或单独子像素可具有圆形形状或任何其他椭圆形形状。类似地，当子像素组或单独子像素被称为具有矩形形状时，该子像素组或单独子像素可具有正方形形状或任何其他矩形形状。
图3为阵列20的像素22中的嵌套子像素300的表面视图。嵌套子像素300可为图2、图4和图5的嵌套子像素的另选实施方案。图3的嵌套子像素300的表面视图可被称为嵌套子像素300的光收集区域(LCA)的示意图。嵌套子像素300可对应于用于捕获相同光谱光的子像素。例如，嵌套子像素300可用于捕获红色、绿色、蓝色、青色、洋红色、黄色、近红外、红外或任何其他光谱的光。单个红色、绿色、蓝色、青色、洋红色、黄色、近红外、红外或透明滤色器可在嵌套子像素300上方形成。在某些实施方案中，在嵌套子像素300上方形成的滤色器可具有色光通过的区域以及其他透明区域(即，可见光谱光通过的区域)。
图3中所示的嵌套子像素300可包括在阵列20的像素22的子集中，或包括在阵列20的所有像素22中。图3的嵌套子像素300可包括第一子像素302，其可被称为内部子像素302。内部子像素302可被第二子像素304完全包围，该第二子像素可被称为外部子像素304。内部子像素302和外部子像素304可对应于半导体衬底中的n型掺杂光电二极管区以及衬底中的相应子像素电路，诸如耦接到子像素302和304中的光电二极管区的嵌套子像素300的转移门、浮动扩散区和重置门。半导体衬底(未示出)可以是由硅或任何其他合适半导体材料制成的本体p型衬底。
内部子像素302在表面处可具有正方形形状。换句话讲，内部子像素302的光收集区域为正方形区域。一般而言，内部子像素302可具有矩形光收集区域。在表面处，内部子像素302可具有宽度S5。例如，内部子像素302的宽度S5可为1微米，但可另选地为任何其他尺寸而不脱离本发明实施方案的范围。外部子像素304在表面处可具有正方形外边界和正方形内边界。由图3中所示外部子像素304的正方形外边界和内边界包围的区域可对应于外部子像素304的光收集区域。与内部子像素302的外边界相比，外部子像素304在表面处的正方形内边界可具有相似的形状但更大的尺寸(即，外部子像素304的正方形内边界具有大于宽度S5的宽度S5’)。如图3中所示，外部子像素304的外边界的侧面之一的长度为S6。例如，S6可为3微米，但可另选地为任何其他尺寸而不脱离本发明实施方案的范围。宽度S6任选地大于宽度S5和S5’。外部子像素304在图3中示出为具有正方形外边界，但可另选地具有矩形外边界。类似地，内部子像素302的外边界和外部子像素304的内边界也可为矩形。
在内部子像素302与外部子像素304之间，可形成隔离区306。隔离区306可能没有与像素22或其子像素302和304相关的任何电路。隔离区306可将给定子像素组中的单独子像素彼此分隔开，并且还可将不同相应子像素组中的单独子像素彼此分隔开。隔离区306可包括不同类型的隔离设备，诸如沟槽隔离结构、掺杂半导体区、金属阻挡结构或任何其他合适的隔离设备。
内部子像素302可具有对入射光的更低敏感度，并且可被称为具有比外部子像素304更低敏感度的光收集区域(或更简单地，尺寸)。内部子像素302和外部子像素304的相应掺杂浓度可不同，或它们可相同。例如，内部子像素302中的光电二极管区的掺杂浓度可被修改成降低内部子像素302对光的敏感度。然而，为了简洁地阐释并强调嵌套子像素300的特性，将假定子像素302和304具有掺杂浓度相同的光电二极管。内部子像素302比外部子像素304对入射光的敏感度更低可能是内部子像素302的光收集区域比外部子像素304的光收集区域更小的结果。出于阐释实施方案的目的，将假定相对于外部子像素304的光敏感度而言内部子像素302的光敏感度更低是由于相对于外部子像素304而言内部子像素302的尺寸更小，或更具体地讲，光收集区域更小。
一个或多个微透镜(未在图3中示出)可在图3的嵌套子像素300上方形成，以将光导向外部子像素304。所述一个或多个微透镜可在滤色器上方形成，而滤色器在嵌套子像素300上方形成(未在图3中示出)。为了将光导向外部子像素304，所述一个或多个微透镜可仅在外部子像素304上方形成。然而，在一些实施方案中，将光导向外部子像素304的所述一个或多个微透镜可与子像素302的光收集区域部分重叠。将光导向外部子像素304可进一步提高外部子像素304的光收集区域相对于内部子像素302的光收集区域的敏感度而言的敏感度。换句话讲，因为入射到嵌套子像素300上的光被导向外部子像素304的量大于被导向内部子像素302的量，所以内部子像素302被称作具有比外部子像素304更低敏感度的光收集区域。
隔离区306可垂直于嵌套子像素300的光收集表面。
外部光电二极管304中的光生电荷可泄漏或扩散穿越隔离区306进入到内部子像素302中。隔离区306中所用的隔离设备可包括可在隔离区306的第一区和第二区中的一者或两者中形成的各种类型的隔离结构，诸如沟槽隔离结构、掺杂半导体区和金属阻挡层。当在隔离区306的第一区和第二区两者中形成相同类型的隔离设备时(即，当在隔离区306中形成单种隔离设备类型时)，区域306中的隔离设备可为连续的。
作为特定实施例，可在隔离区306中形成竖直转移门结构。隔离区306中形成的竖直转移门结构可不仅仅用于隔离-控制信号可应用于隔离区306中形成的竖直转移门结构以将嵌套子像素300中的至少一个光电二极管中聚积的电荷移动到浮动扩散区。
电荷从子像素的一个光电二极管区泄漏到另一个子像素的另一个光电二极管区中一般被称为电串扰。由于在嵌套子像素300上方形成单个滤色器，内部子像素302和外部子像素304接收相同颜色的入射光310。因此，从外部光电二极管304扩散或泄漏穿越隔离区306而进入到内部子像素302中的光生电荷，对应于在内部光电二极管302中响应产生光生电荷的相同颜色而产生的电荷。子像素302和304中的光电二极管区之间的电串扰因此是接收相同颜色的光的光电二极管之间的串扰，并因此是可管理的。可在嵌套子像素300所在处的像素22的读出期间，或在嵌套子像素300所在处的像素22的读出之后，对子像素302和304中的光电二极管之间的电串扰加以考虑或管理。
虽然图2和图3的实施例分别涉及具有椭圆形和矩形内部子像素的嵌套像素，但嵌套子像素的内部子像素可具有任何形状。例如，嵌套子像素的内部子像素可具有五边形、六边形、七边形或八边形形状。一般来讲，内部子像素可具有任何多边形形状。由于内部子像素的形状决定其嵌套于其中的子像素的内边界的形状，包围内部子像素的嵌套子像素的形状也可为任何多边形形状。最外嵌套子像素的外边界(即，像素22的外边界)可具有菱形形状、正方形形状、矩形形状或任何其他合适的多边形形状。
图4为根据一个实施方案的内部子像素具有圆形光收集表面的嵌套子像素的表面视图，该内部子像素被两个子像素的外部子像素组包围。图4为阵列20的像素22中的嵌套子像素组400的表面视图。嵌套子像素组400可以是图2所示的嵌套子像素组的替代实施方案。图4和图2/图3的不同之处在于图2/图3中的外部子像素204/304可被分成图4中的外部左子像素404和外部右子像素406。另外，图4中的内部子像素402的外边界是正方形或矩形，而图2中的内部子像素202的外边界是圆形或椭圆形。然而，在图4的上下文中，在不脱离本发明的范围的情况下，内部子像素402可具有圆形或椭圆形外边界。
外部左子像素404和外部右子像素406可形成外部子像素组，其中内部子像素402被嵌套。图2中所述的子像素结构的描述也适用于图5的嵌套子像素400，其中必要的修改考虑到将外部子像素204分成外部左子像素204和外部右子像素206。这样的必要修改的实施例是隔离区408的形状。与隔离区206形成在子像素202和204之间的图2类似，隔离区408形成在子像素402、404和406中的每者之间。另外，关于将一个或多个微透镜放置在图2中的嵌套子像素200上方的描述也适用于图5的嵌套子像素500，其中必要的修改考虑到将外部子像素204分成外部左子像素404和外部右子像素406。
在竖直转移门形成为区域408中的任何隔离结构的一部分的情况下。
一般来讲，与原始子像素或子像素组相比，具有矩形、正方形、椭圆形或圆形内边界的一个或多个外部子像素或子像素组可被分成具有附加子像素的相应划分子像素组。
在内部子像素402内，可形成光电二极管401。光电二极管401的光收集表面/区域可以是圆形并且可占据内部子像素402的仅一部分。在外部子像素404内，可形成光电二极管403。光电二极管403的光收集表面/区域可具有半环形或半圆环形状。在外部子像素406内，可形成光电二极管405。光电二极管405的光收集表面/区域可具有半环形或半圆环形状。
图5为根据一个实施方案的内部子像素具有多边形光收集表面的嵌套子像素的表面视图，该内部子像素被两个子像素的外部子像素组包围。图5基本上类似于图4，但是不同之处在于形成于外部子像素组中的光电二极管具有带有多边形形状的光收集表面/区域，并且内部子像素组中的光电二极管也具有带有多边形形状的光收集表面/区域。内部子像素402中的光电二极管501可具有形成于内部子像素402的区域的仅一部分中的八边形形状。然而，一般来讲，光电二极管501的形状可以是具有大于三个的任何数量的边的多边形。光电二极管503可以是11边多边形，其形状近似于半环形或半圆环。一般来讲，光电二极管501的形状可以是具有大于三个的任何数量的边的多边形，该多边形优选地填充或占据外部左子像素404的一部分。光电二极管505可以是11边多边形，其形状近似于半环形或半圆环。一般来讲，光电二极管505的形状可以是具有大于三个的任何数量的边的多边形，该多边形优选地填充或占据外部右子像素404的一部分。
一般来讲，虽然图4和图5的像素400和500被示出为具有外部光电二极管组中的两个外部光电二极管(即，像素400中的光电二极管403/405和像素500中的光电二极管503/505)，但像素400和500中的外部光电二极管组可相反具有外部光电二极管组中的单个光电二极管。
图6是图像传感器(诸如图1的传感器16)中具有嵌套子像素的图像像素的剖面侧视图，该图像传感器由至少一个外延层形成并且设置有竖直电荷转移结构。如图6所示，传感器600可包括残余衬底602(例如，用于为后续外延生长提供清洁晶体层的p型或n型衬底)、残余衬底602上生长的n型外延(“n-epi”)层604以及n-epi层604上生长的p型外延(“p-epi”)层606。任选地，层606还可为形成p阱的层。可经由气相外延、液相外延、固相外延或其他类型的化学沉积来形成一个或多个外延层。可在化学气相沉积(作为实施例)期间通过向源气体添加杂质来对外延层进行n型或p型掺杂。
最终变为残余衬底602的衬底可具有在其上方生长的n型外延层(诸如层604)。随后，可在n型外延层上方生长p型外延层(诸如层606)。在已生长所有所需的外延层之后，可执行附加半导体加工步骤以形成沟槽结构。可使用蚀刻或其他去除技术来形成外延层中的沟槽。可在沟槽中形成竖直转移门结构，或可形成任何其他合适的隔离结构(诸如无源浅沟槽隔离结构)。然后可执行半导体的前侧加工。在半导体的前侧加工中，可在半导体的前侧690上形成诸如晶体管、栅极或其他电路元件的电路特征。未示出诸如重置门、源极跟随器晶体管和行选择晶体管的前侧像素结构以免不必要地模糊本发明的实施方案。然后可将经前侧加工的半导体晶圆放置在处理晶圆上，之后减薄原始衬底(其上生长了n型和p型外延层)以仅留下残余衬底，诸如残余衬底层602。
如图6的实施例中所示，入射光699可从图像传感器的背侧692进入。这种类型的成像配置被称为背侧照明(BSI)。如果需要，深外延光电二极管也可用于支持前侧照明(FSI)，其中光从传感器的前侧690进入。
一般来讲，可调节外延层的厚度以优化光电二极管的响应性和/或颜色选择性。可独立地调整外延层的掺杂物和厚度以使光电二极管在所需的选择电压下、尤其是在较大深度处完全耗尽。
可在上(前)表面690处形成浮动扩散(FD)区，诸如n型区624-1、624-2和622。未示出诸如重置门、源极跟随器晶体管和行选择晶体管的附加前侧像素结构以免不必要地模糊本发明的实施方案。
诸如结构610的深沟槽结构可从前表面690一直向下延伸到残余衬底602。深沟槽结构610可用作由控制信号TXL和TXG控制的转移门或转移晶体管。另选地，深沟槽结构610中的一者或多者可为不由任何控制信号控制的无源结构。例如，深沟槽结构610可为沟槽隔离结构或浅沟槽隔离(STI)结构。结构610(例如，局部竖直转移门610-2和全局竖直转移门610-1)可各自形成为沟槽，该沟槽包括导电栅极材料612(例如，多晶硅、钨或其他合适的栅极金属)、介电衬层614(例如，栅极氧化物衬层)以及包围该沟槽的p掺杂区616。以这种方式配置时，虚线区域682和684(即，区域684-1和684-2)内标记的层604的部分以及周围的p型区616、606和602可用作光电二极管(例如，外延光电二极管或基于外延层的光电二极管)。
诸如局部竖直转移门610-2的结构可用于界定每个内部光电二极管的边界，并且还可用作竖直转移门结构以便通过生效电荷转移信号TXL而将聚积的电荷从光电二极管区682转移到浮动扩散区622(FD_B)(例如，竖直转移门610-2可与n-epi区682和浮动扩散区FD_B两者接触或耦接)。在沟槽的边缘处形成的P型层616可有助于保护光电二极管以免直接暴露于受损的界面，并且还可有助于减少泄漏。
就局部竖直转移门610-2而言，生效TXL信号还可用于通过生效电荷转移信号TXL而将聚积的电荷从光电二极管区684-1转移到浮动扩散区624-1(FD_A)(例如，竖直转移门610-2可与n-epi区684-1和浮动扩散区FD_A两者接触或耦接)。
诸如全局竖直转移门610-1的结构可用于界定每个像素的边界(或换句话讲，传感器16中的每个嵌套子像素的每个最外子像素组的边界)，并且还可用作竖直转移门结构以便通过生效电荷转移信号TXG而将聚积的电荷从诸如光电二极管区684-2的区域转移到浮动扩散区624-2(FD_C)(例如，竖直转移门610-1可与n-epi区684-2和浮动扩散区FD_C两者接触或耦接)。在沟槽的边缘处形成的P型层616可有助于保护光电二极管以免直接暴露于受损的界面，并且还可有助于减少泄漏。
如图6的实施例中所示，入射光699可从图像传感器的背侧692进入。这种类型的成像配置被称为背侧照明(BSI)。如果需要，图6的光电二极管配置也可用于支持前侧照明(FSI)，其中光从传感器600的前侧690进入。
图7是图6所示的传感器的顶视图。如图6所示，内部光电二极管区682可具有由局部竖直转移门结构610-2横向地包围的矩形(如图7所示，以用于示例性目的)、圆形或多边形形状。实际光收集光电二极管区682未在与浮动扩散区622(FD_B)相同的深度处形成，但在图7的顶视图中示出了这两者以便于说明该实施方案的显著特征。相反，图6中示出了区域682和622相对于图像传感器的前侧和背侧的不同深度。类似地，图6中示出了区域684和浮动扩散区624相对于图像传感器的前侧和背侧的不同深度，但在图7的顶视图中示出了这两者以便于说明该实施方案的显著特征。
由于局部竖直转移门结构610-2横向地包围包含嵌套子像素的每个像素的内部光电二极管区682的边界，因此逐个像素地形成和控制这些结构(即，可对每个像素进行单独地/独立地控制-而不是在所有像素之间共享)。相比之下，全局竖直转移门结构610-1可被配置为沟槽结构的矩阵或网格，这些沟槽结构形成狭槽阵列，在该狭槽阵列中形成了相应像素(即，具有光敏区684-1/684-2的外部子像素组、局部竖直转移门610-2以及具有光敏区682的内部子像素)。全局竖直转移门结构可被视为具有形成了像素的间隙的网格状结构。在一个实施方案中，像素可保持其相应局部竖直转移门结构610-2，而不是为其提供耦接到像素阵列中的每个外部子像素组的全局竖直转移门610-1，可以以图7所示的网格状图案形成无源沟槽隔离结构来代替全局竖直转移门610-1。
内部和外部子像素组中的浮动扩散区具有比光电二极管区682和684更小的覆盖区，并且可在这些区域的正上方形成(例如，如图6所示)。在一些实施方案中，外部子像素组可仅具有单个光敏区684，该光敏区分别占据局部竖直转移门结构610-2和全局竖直转移门结构610-1之间的整个区域。光电二极管区684的矩形覆盖区仅仅是示例性的。在其他实施方案中，外部子像素组可具有多个光敏区，诸如684-1和684-2，这些光敏区占据局部竖直转移门结构610-2和全局竖直转移门结构610-1之间的区域的小于整个覆盖区。如果需要，竖直转移门结构610-1和610-2可按任何合适的方式配置，使得光电二极管区684可具有以下任何一种形状：正方形、菱形、平行四边形、三角形、矩形、五边形、六边形、八边形或者其他凹/凸形规则或不规则多边形。
为了避免不必要地模糊可与图像传感器结构(其设置有结合至少图6和图7所述的竖直转移门和嵌套子像素)结合使用的像素电路和电路拓扑的描述，可假定仅在外部子像素组中形成单个光敏区684。然而，可在外部子像素组中形成多个光敏区(诸如区域684-1和684-2)而不脱离本发明实施方案的范围。
图8示出了根据一个实施方案的示例性像素电路，该像素电路具有用于利用竖直转移门的多光电二极管图像像素的独立电荷转移路径。光电二极管PD1和PD2可分别绘制到图6的光敏区684和682。像素电路800可包括用于从PD1光电二极管转移和读出电荷的子电路842，并且还可包括用于从PD2光电二极管转移和读出电荷的子电路844。子电路842可设置有抗晕光晶体管852，该抗晕光晶体管可使用TXG控制信号(但有时称为抗晕光信号AB)来控制。
如上文结合图6和图7所述，全局竖直转移门610-1以网格或矩阵的形式形成，并且耦接到网格中的所有像素。因此，当应用于全局竖直转移门610-1的TXG控制信号被生效时，正偏置可应用于竖直转移门结构610-1，从而使电荷从外部光电二极管区684(PD1)移除并转移到每个像素的浮动扩散区624-2(FD_C)。为了实现图8中所述的电路拓扑，每个像素的浮动扩散区624-2(FD_C)可连接到正供电电压Vdd。(由于应用于全局竖直转移门结构610-1的TXG控制信号的生效)从外部光电二极管682(PD1)路由到给定像素的浮动扩散区624-2(FD_C)的电荷将放电到电源Vdd(在这个实施方案中，该电源耦接到FD_C节点)。
子电路842和844可包括转移晶体管854和856以将电荷从光电二极管684和682移动到相应浮动扩散节点(分别表示为子电路682和684中的电容器Cfd1和Cfd2)。转移晶体管854和856可表示/模拟竖直电荷转移结构610-2。生效TXL控制信号(有时结合电荷从PD1光电二极管684的移动而称为TX1控制信号)可使电荷从PD1光电二极管684路由到FD_A浮动扩散节点624-1(在图8中表示为Cfd1电容器)。生效TXL控制信号(有时结合电荷从PD2光电二极管682的移动而称为TX2控制信号)可使电荷从PD2光电二极管682路由到FD_B浮动扩散节点622(在图8中表示为Cfd2电容器)。
源极跟随器晶体管SF1和SF2可分别耦接到FD_A和FD_B浮动扩散节点624_1和622。可通过生效select 1和/或select2信号来读出来自FD_A和FD_B浮动扩散节点624_1和622的电荷。生效向行选择晶体管的栅极端子提供的select1信号可使与存储在FD_A浮动扩散节点624-1中的电荷成比例的信号(在SF1晶体管的漏极端子处输出)输出到列线830上。生效向行选择晶体管的栅极端子提供的select2信号可使与存储在FD_A浮动扩散节点624-1中的电荷成比例的信号(在SF1晶体管的漏极端子处输出)输出到列线830上。
这样，竖直转移门诸如全局竖直转移门610-1(以由像素阵列中的每个像素中的外部PD1光电二极管684共享并耦接的网格的形式形成)和局部竖直转移门610-2(为像素阵列中的每个像素单独地形成，横向地包围每个相应像素中的内部PD2光电二极管682)可用于充当像素电路中的晶体管。全局竖直转移门610-1可用于形成或充当抗晕光晶体管，诸如晶体管852，并且可在应用于全局竖直转移门610-1的TXG信号被生效时使过量电荷从像素阵列中的所有像素的PD1光电二极管684放电到FD-C浮动扩散节点624-2，如图8所示，FD-C浮动扩散节点可电连接到正供电/源电压Vdd端子。局部竖直转移门610-2可用于形成或充当PD1光电二极管684和PD2光电二极管682两者的转移晶体管。
向给定像素的局部竖直转移门结构610-2提供的TXL信号的生效可引起PD1光电二极管684中聚积/由该PD1光电二极管聚积的电荷被路由/转移到FD_A浮动扩散节点624-1。向给定像素的局部竖直转移门结构610-2提供的TXL信号的生效也可引起PD2光电二极管682中聚积/由该PD2光电二极管聚积的电荷被转移到FD_B浮动扩散节点622。TXL控制信号的生效可按这种方式使用局部竖直转移门610-2同时将电荷从PD1和PD2光电二极管转移到FD_A和FD_B浮动扩散节点。
图9示出了示例性像素电路，该像素电路具有用于多光电二极管图像像素中的每个光电二极管的独立电荷转移路径和电容性节点。与图8所示的像素电路类似，抗晕光晶体管952可由提供了TXG控制信号的全局竖直转移门结构610-1形成。转移晶体管954和956可对应于提供了TXL控制信号的局部竖直转移门结构610-2。
当应用于全局竖直转移门610-1的TXG控制信号被断言时，正偏置可应用于竖直转移门结构610-1，从而使电荷从外部光电二极管区684(PD1)移除并转移到每个像素的浮动扩散区624-2(FD_C)。为了实现图9中所述的电路拓扑，每个像素的浮动扩散区624-2(FD_C)可连接到正供电电压Vdd。(由于应用于全局竖直转移门结构610-1的TXG控制信号的生效)从外部光电二极管682(PD1)路由到给定像素的浮动扩散区624-2(FD_C)的电荷将放电到电源Vdd(在这个实施方案中，该电源耦接到FD_C节点)。
子电路942和944可包括转移晶体管954和956以将电荷从光电二极管684和682移动到相应浮动扩散节点(分别表示为子电路982和984中的电容器Cfd1和Cfd2)。转移晶体管954和956可表示/模拟竖直电荷转移结构610-2。生效TXL控制信号(有时结合电荷从PD1光电二极管684的移动而称为TX1控制信号)可使电荷从PD1光电二极管684路由到FD_A浮动扩散节点624-1(在图9中表示为Cfd1电容器)。生效TXL控制信号(有时结合电荷从PD2光电二极管682的移动而称为TX2控制信号)可使电荷从PD2光电二极管682路由到FD_B浮动扩散节点622(在图8中表示为Cfd2电容器)。
源极跟随器晶体管SF1和SF2可分别耦接到FD_A和FD_B浮动扩散节点624_1和622。可通过生效select1和/或select2信号来读出来自FD_A和FD_B浮动扩散节点624_1和622的电荷。生效向行选择晶体管的栅极端子提供的select1信号可使与存储在FD_A浮动扩散节点624-1中的电荷成比例的信号(在SF1晶体管的漏极端子处输出)输出到列线930上。生效向行选择晶体管的栅极端子提供的select2信号可使与存储在FD_A浮动扩散节点624-1中的电荷成比例的信号(在SF1晶体管的漏极端子处输出)输出到列线930上。
这样，竖直转移门诸如全局竖直转移门610-1(以由像素阵列中的每个像素中的外部PD1光电二极管684共享并耦接的网格的形式形成)和局部竖直转移门610-2(为像素阵列中的每个像素单独地形成，横向地包围每个相应像素中的内部PD2光电二极管682)可用于充当像素电路中的晶体管。全局竖直转移门610-1可用于形成或充当抗晕光晶体管，诸如晶体管952，并且可在应用于全局竖直转移门610-1的TXG信号被生效时使过量电荷从像素阵列中的所有像素的PD1光电二极管684放电到FD-C浮动扩散节点624-2，如图9所示，FD-C浮动扩散节点可电连接到正供电/源电压Vdd端子。局部竖直转移门610-2可用于形成或充当PD1光电二极管684和PD2光电二极管682两者的转移晶体管。
向给定像素的局部竖直转移门结构610-2提供的TXL信号的生效可引起PD1光电二极管684中聚积/由该PD1光电二极管聚积的电荷被路由/转移到FD_A浮动扩散节点624-1。向给定像素的局部竖直转移门结构610-2提供的TXL信号的生效也可引起PD2光电二极管682中聚积/由该PD2光电二极管聚积的电荷被转移到FD_B浮动扩散节点622。TXL控制信号的生效可按这种方式使用局部竖直转移门610-2同时将电荷从PD1和PD2光电二极管转移到FD_A和FD_B浮动扩散节点。
图9的像素电路900与图8的电路800的不同之处在于低增益电容器CLG1可通过子电路942中的第一增益控制晶体管(由gain_ctrl1控制信号控制)耦接到FD_A节点，并且另一个低增益电容器CLG2可通过子电路944中的第二增益控制晶体管(由gain_ctrl2控制信号控制)耦接到FD_B节点。
来自给定光电二极管PD1或PD2的电荷可分别转移到并存储在其相关联的浮动扩散节点FD_A或FD_B上。在一些实施方案中，来自这些光电二极管的电荷可转移到并存储在其相关联的浮动扩散节点和其相关联的低增益电容器(光电二极管PD1的CLG1和光电二极管PD2的CLG2)上。当与给定光电二极管相关联的增益控制信号(PD1的gain_ctrl1及gain_ctrl2)被生效时，光电二极管中的给定一者中聚积的转移电荷可存储/转移到与给定光电二极管相关联的浮动扩散节点以及与给定光电二极管相关联的低增益电容器两者，从而为电荷打开沟道以便在给定光电二极管的浮动扩散节点与低增益电容器之间共享。
第一源极跟随器晶体管SF1可在其漏极端子处(或相反，在列线930处)产生输出，该输出与存储在浮动扩散节点FD_A上的电荷量成比例，或者表示存储在浮动扩散节点FD_A上的电荷量。在GAIN_CTRL信号被生效的情况下，源极跟随器晶体管SF1的漏极端子930处的输出还可表示浮动扩散节点FD_A和电容性节点CLG1两者上的电荷，从而打开增益控制晶体管。为了重置电容性节点FD_A和CLG1上的电荷，可通过生效FD_RESET1信号来打开重置晶体管，同时还生效GAIN_CTRL1信号。
图8和图9的像素电路800和900包括光电二极管PD1和PD2中的每一者的重复的读出路径和电路。例如，电路800的子电路842可具有与电路800的子电路844类似的电路配置或电路拓扑(但为子电路842中的PD1提供的抗晕光晶体管结构852除外)。然而，电路元件和读出路径的重复可不必要地增加用于读出嵌套子像素的阵列的总晶体管的复杂性和数量。
图10示出了示例性像素电路，该像素电路具有共享读出路径和低增益电容器，该低增益电容器实现多光电二极管图像像素中的内部光电二极管的双增益读出。与图8所示的像素电路类似，抗晕光晶体管1052可由提供了TXG控制信号的全局竖直转移门结构610-1形成。转移晶体管1054和1056可对应于提供了TXL控制信号的局部竖直转移门结构610-2。
当应用于全局竖直转移门610-1的TXG控制信号被生效时，正偏置可应用于竖直转移门结构610-1，从而使电荷从外部光电二极管区684(PD1)移除并转移到每个像素的浮动扩散区624-2(FD_C)。为了实现图10中所述的电路拓扑，每个像素的浮动扩散区624-2(FD_C)可连接到正供电电压Vdd。(由于应用于全局竖直转移门结构610-1的TXG控制信号的生效)从外部光电二极管682(PD1)路由到给定像素的浮动扩散区624-2(FD_C)的电荷将放电到电源Vdd(在这个实施方案中，该电源耦接到FD_C节点)。
像素电路1000可包括转移晶体管1054和1056以将电荷从光电二极管684和682移动到相应浮动扩散节点。转移晶体管1054和1056可表示/模拟竖直电荷转移结构610-2。生效TXL控制信号(有时结合电荷从PD1光电二极管684的移动而称为TX1控制信号)可使电荷从PD1光电二极管684路由到FD_A浮动扩散节点624-1。生效TXL控制信号(有时结合电荷从PD2光电二极管682的移动而称为TX2控制信号)可使电荷从PD2光电二极管682路由到FD_B浮动扩散节点622。
源极跟随器晶体管SF可(通过使用con_fd控制信号控制的连接晶体管1060)耦接到FD_A浮动扩散节点624_1以及FD_B浮动扩散节点622。当操作像素电路1000时，可首先对两个重置值进行采样。可在连接晶体管1060被断开(即，con_fd控制信号被解除生效)并且FD_A浮动扩散节点已通过fd_reset信号的断言来重置时对第一重置值进行测量/采样。可在连接晶体管1060被接通(即，con_fd控制信号被生效)并且FD_B浮动扩散节点已通过fd_reset信号和con_fd信号两者的生效来重置时对第二重置值进行测量/采样。
由于向转移晶体管1054和1056两者提供单个TXL信号，因此来自PD1和PD2光电二极管的电荷分别同时转移到FD_A和FD_B节点。可首先通过使向耦接到列线1030的行选择晶体管提供的选择控制信号生效来读出从PD1转移到FD_A节点的电荷。然后，可通过fd_reset信号的生效来重置FD_A节点。
随后可使向连接晶体管1060提供的con_fd控制信号生效，从而将FD_B浮动扩散节点耦接到FD_A浮动扩散节点以及源极跟随器晶体管SF的栅极。然而，PD2的读路径中的居间连接晶体管1060在读出FD_B浮动扩散节点上存储的电荷时可产生更高的读噪声。在PD2的电荷聚积周期(有时称为“积分时间”)期间，聚积的电荷的一部分可被路由到CLG电容器。当gain_ctrl控制信号被生效时，存储在CLG电容器中的这些电荷可连同从PD2光电二极管转移到FD_B浮动扩散节点的电荷一起被读出。
这样，竖直转移门诸如全局竖直转移门610-1(以由像素阵列中的每个像素中的外部PD1光电二极管684共享并耦接的网格的形式形成)和局部竖直转移门610-2(为像素阵列中的每个像素单独地形成，横向地包围每个相应像素中的内部PD2光电二极管682)可用于充当像素电路中的晶体管。全局竖直转移门610-1可用于形成或充当抗晕光晶体管，诸如晶体管1052，并且可在应用于全局竖直转移门610-1的TXG信号被生效时使过量电荷从像素阵列中的所有像素的PD1光电二极管684放电到FD-C浮动扩散节点624-2，如图10所示，FD-C浮动扩散节点可电连接到正供电/源电压Vdd端子。局部竖直转移门610-2可用于形成或充当PD1光电二极管684和PD2光电二极管682两者的转移晶体管。
向给定像素的局部竖直转移门结构610-2提供的TXL信号的生效可引起PD1光电二极管684中聚积/由该PD1光电二极管聚积的电荷被路由/转移到FD_A浮动扩散节点624-1。向给定像素的局部竖直转移门结构610-2提供的TXL信号的生效也可引起PD2光电二极管682中聚积/由该PD2光电二极管聚积的电荷被转移到FD_B浮动扩散节点622。TXL控制信号的生效可按这种方式使用局部竖直转移门610-2同时将电荷从PD1和PD2光电二极管转移到FD_A和FD_B浮动扩散节点。
图11示出了示例性像素电路，该像素电路具有共享读出路径和低增益电容器，该低增益电容器实现多光电二极管图像像素中的内部光电二极管的双增益读出并且可被直接重置。与图10所示的像素电路类似，抗晕光晶体管1152可由提供了TXG控制信号的全局竖直转移门结构610-1形成。转移晶体管1154和1156可对应于提供了TXL控制信号的局部竖直转移门结构610-2。
当应用于全局竖直转移门610-1的TXG控制信号被生效时，正偏置可应用于竖直转移门结构610-1，从而使电荷从外部光电二极管区684(PD1)移除并转移到每个像素的浮动扩散区624-2(FD_C)。为了实现图11中所述的电路拓扑，每个像素的浮动扩散区624-2(FD_C)可连接到正供电电压Vdd。(由于应用于全局竖直转移门结构610-1的TXG控制信号的生效)从外部光电二极管682(PD1)路由到给定像素的浮动扩散区624-2(FD_C)的电荷将放电到电源Vdd(在这个实施方案中，该电源耦接到FD_C节点)。
像素电路1100可包括转移晶体管1154和1156以将电荷从光电二极管684和682移动到相应浮动扩散节点。转移晶体管1154和1156可表示/模拟竖直电荷转移结构610-2。使TXL控制信号生效(有时结合电荷从PD1光电二极管684的移动而称为TX1控制信号)可使电荷从PD1光电二极管684路由到FD_A浮动扩散节点624-1。使TXL控制信号生效(有时结合电荷从PD2光电二极管682的移动而称为TX2控制信号)可使电荷从PD2光电二极管682路由到FD_B浮动扩散节点622。
源极跟随器晶体管SF可(通过使用con_fd控制信号控制的连接晶体管1160)耦接到FD_A浮动扩散节点624_1以及FD_B浮动扩散节点622。当操作像素电路1100时，可首先对两个重置值进行采样。可在连接晶体管1160被断开(即，con_fd控制信号被解除生效)并且FD_A浮动扩散节点已通过fd_reset信号的生效来重置时对第一重置值进行测量/采样。可在连接晶体管1060被接通(即，con_fd控制信号被生效)并且FD_B浮动扩散节点已通过fd_reset信号和con_fd信号两者的生效来重置时对第二重置值进行测量/采样。另选地，可通过gain_ctrl和lg_reset信号的生效来重置FD_B浮动扩散节点。当按这种方式重置FD_B浮动扩散节点时，也可重置CLG电容器。可(通过lg_reset控制信号的生效)在像素电路1100中独立地重置CLG电容器，这与像素1000中的CLG电容器截然不同，在后者中必须通过gain_ctrl、con_fd和fd_reset信号的生效将CLG电容器与FD_B浮动扩散节点一起重置。
由于向转移晶体管1154和1156两者提供单个TXL信号，因此来自PD1和PD2光电二极管的电荷分别同时转移到FD_A和FD_B节点。可首先通过断言向耦接到列线1130的行选择晶体管提供的选择控制信号来读出从PD1转移到FD_A节点的电荷。然后，可通过fd_reset信号的生效来重置FD_A节点。
随后可生效向连接晶体管1160提供的con_fd控制信号，从而将FD_B浮动扩散节点耦接到FD_A浮动扩散节点以及源极跟随器晶体管SF的栅极。然而，PD2的读路径中的居间连接晶体管1160在读出FD_B浮动扩散节点上存储的电荷时可产生更高的读噪声。在PD2的电荷聚积周期(有时称为“积分时间”)期间，可通过生效gain_ctrl信号将聚积的电荷的一部分路由到CLG电容器。当gain_ctrl控制信号被生效时，存储在CLG电容器中的这些电荷可连同从PD2光电二极管转移到FD_B浮动扩散节点的电荷一起被读出。
这样，竖直转移门诸如全局竖直转移门610-1(以由像素阵列中的每个像素中的外部PD1光电二极管684共享并耦接的网格的形式形成)和局部竖直转移门610-2(为像素阵列中的每个像素单独地形成，横向地包围每个相应像素中的内部PD2光电二极管682)可用于充当像素电路中的晶体管。全局竖直转移门610-1可用于形成或充当抗晕光晶体管，诸如晶体管1152，并且可在应用于全局竖直转移门610-1的TXG信号被生效时使过量电荷从像素阵列中的所有像素的PD1光电二极管684放电到FD-C浮动扩散节点624-2，如图11所示，FD-C浮动扩散节点可电连接到正供电/源电压Vdd端子。局部竖直转移门610-2可用于形成或充当PD1光电二极管684和PD2光电二极管682两者的转移晶体管。
向给定像素的局部竖直转移门结构610-2提供的TXL信号的生效可引起PD1光电二极管684中聚积/由该PD1光电二极管聚积的电荷被路由/转移到FD_A浮动扩散节点624-1。向给定像素的局部竖直转移门结构610-2提供的TXL信号的生效也可引起PD2光电二极管682中聚积/由该PD2光电二极管聚积的电荷被转移到FD_B浮动扩散节点622。TXL控制信号的生效可按这种方式使用局部竖直转移门610-2同时将电荷从PD1和PD2光电二极管转移到FD_A和FD_B浮动扩散节点。
图12示出了示例性像素电路，该像素电路具有用于多光电二极管图像像素中的每个光电二极管的独立电荷转移路径和电容性节点。与图11所示的像素电路类似，抗晕光晶体管1252可由提供了TXG控制信号的全局竖直转移门结构610-1形成。转移晶体管1254和1256可对应于提供了TXL控制信号的局部竖直转移门结构610-2。
当应用于全局竖直转移门610-1的TXG控制信号被生效时，正偏置可应用于竖直转移门结构610-1，从而使电荷从外部光电二极管区684(PD1)移除并转移到每个像素的浮动扩散区624-2(FD_C)。为了实现图12中所述的电路拓扑，每个像素的浮动扩散区624-2(FD_C)可连接到正供电电压Vdd。(由于应用于全局竖直转移门结构610-1的TXG控制信号的生效)从外部光电二极管682(PD1)路由到给定像素的浮动扩散区624-2(FD_C)的电荷将放电到电源Vdd(在这个实施方案中，该电源耦接到FD_C节点)。
像素电路1200可包括转移晶体管1254和1256以将电荷从光电二极管684和682移动到相应浮动扩散节点。转移晶体管1254和1256可表示/模拟竖直电荷转移结构610-2。使TXL控制信号生效(有时结合电荷从PD1光电二极管684的移动而称为TX1控制信号)可使电荷从PD1光电二极管684路由到FD_A浮动扩散节点624-1。使TXL控制信号生效(有时结合电荷从PD2光电二极管682的移动而称为TX2控制信号)可使电荷从PD2光电二极管682路由到FD_B浮动扩散节点622。
源极跟随器晶体管SF可(通过使用con_fd控制信号控制的连接晶体管1160)耦接到FD_A浮动扩散节点624_1以及FD_B浮动扩散节点622。当操作像素电路1100时，可首先对两个重置值进行采样。可在连接晶体管1160被断开(即，con_fd控制信号被解除生效)并且FD_A浮动扩散节点已通过fd_reset和con_fd信号的生效来重置时对第一重置值进行测量/采样。可在连接晶体管1160被接通(即，con_fd控制信号被生效)并且FD_B浮动扩散节点已通过fd_reset信号的生效来重置时对第二重置值进行测量/采样。可(通过fd_reset和gain_ctrl控制信号的生效)在像素电路1100中重置CLG电容器。
由于向转移晶体管1154和1156两者提供单个TXL信号，因此来自PD1和PD2光电二极管的电荷分别同时转移到FD_A和FD_B节点。可首先通过使向耦接到列线1130的行选择晶体管提供的选择控制信号生效来读出从PD1转移到FD_A节点的电荷。
与图10和图11的实施方案截然不同，可仅在也重置FD_B浮动扩散节点时重置图12的FD_A浮动扩散节点。由于电荷从PD1和PD2光电二极管向FD_A和FD_B浮动扩散节点的转移是同时进行的，FD_A节点在被读出之后可不被重置。
相反，可(通过使向晶体管1260的栅极端子提供的con_fd控制信号生效)接通连接晶体管1260，并且可读出与FD_A和FD_B浮动扩散节点上的电荷总和相对应的电荷。当按这种方式使con_fd控制信号生效时，可读出与存储在FD_A(来自PD1)和FD_B(来自PD2)上的电荷总和相对应的信号。最后，使gain_ctrl和con_fd信号两者生效可允许读出与存储在FD_A(来自PD1)、FD_B(来自PD2)和CLG(也来自PD2)上的电荷总和相对应的信号。
这样，竖直转移门诸如全局竖直转移门610-1(以由像素阵列中的每个像素中的外部PD1光电二极管684共享并耦接的网格的形式形成)和局部竖直转移门610-2(为像素阵列中的每个像素单独地形成，横向地包围每个相应像素中的内部PD2光电二极管682)可用于充当像素电路中的晶体管。全局竖直转移门610-1可用于形成或充当抗晕光晶体管，诸如晶体管1252，并且可在应用于全局竖直转移门610-1的TXG信号被生效时使过量电荷从像素阵列中的所有像素的PD1光电二极管684放电到FD-C浮动扩散节点624-2，如图12所示，FD-C浮动扩散节点可电连接到正供电/源电压Vdd端子。局部竖直转移门610-2可用于形成或充当PD1光电二极管684和PD2光电二极管682两者的转移晶体管。
向给定像素的局部竖直转移门结构610-2提供的TXL信号的生效可引起PD1光电二极管684中聚积/由该PD1光电二极管聚积的电荷被路由/转移到FD_A浮动扩散节点624-1。向给定像素的局部竖直转移门结构610-2提供的TXL信号的生效也可引起PD2光电二极管682中聚积/由该PD2光电二极管聚积的电荷被转移到FD_B浮动扩散节点622。TXL控制信号的生效可按这种方式使用局部竖直转移门610-2同时将电荷从PD1和PD2光电二极管转移到FD_A和FD_B浮动扩散节点。
图13示出了具有电荷存储电容器的示例性像素电路。与图12所示的像素电路类似，抗晕光晶体管1352可由提供了TXG控制信号的全局竖直转移门结构610-1形成。转移晶体管1354和1356可对应于提供了TXL控制信号的局部竖直转移门结构610-2。
当应用于全局竖直转移门610-1的TXG控制信号被生效时，正偏置可应用于竖直转移门结构610-1，从而使电荷从外部光电二极管区684(PD1)移除并转移到每个像素的浮动扩散区624-2(FD_C)。为了实现图13中所述的电路拓扑，每个像素的浮动扩散区624-2(FD_C)可连接到正供电电压Vdd。(由于应用于全局竖直转移门结构610-1的TXG控制信号的生效)从外部光电二极管682(PD1)路由到给定像素的浮动扩散区624-2(FD_C)的电荷将放电到电源Vdd(在这个实施方案中，该电源耦接到FD_C节点)。
像素电路1300可包括转移晶体管1354和1356以将电荷从光电二极管684和682移动到相应浮动扩散节点。转移晶体管1354和1356可表示/模拟竖直电荷转移结构610-2。使TXL控制信号生效(有时结合电荷从PD1光电二极管684的移动而称为TX1控制信号)可使电荷从PD1光电二极管684路由到FD_A浮动扩散节点624-1。使TXL控制信号生效(有时结合电荷从PD2光电二极管682的移动而称为TX2控制信号)可使电荷从PD2光电二极管682路由到FD_B浮动扩散节点622。
CLG电容器可用于存储来自PD2光电二极管682或者PD2光电二极管682和PD1光电二极管684两者的溢出电荷。当向转移晶体管1354和1356提供的TXL信号被生效且同时gain_ctrl控制信号被解除生效时，来自PD2光电二极管682的溢出电荷可存储在CLG电容器中。当向转移晶体管1354和1356提供的TXL被生效且同时gain_ctrl控制信号被生效时，来自PD2光电二极管682和PD1光电二极管684的溢出电荷可存储在CLG电容器中。
这样，竖直转移门诸如全局竖直转移门610-1(以由像素阵列中的每个像素中的外部PD1光电二极管684共享并耦接的网格的形式形成)和局部竖直转移门610-2(为像素阵列中的每个像素单独地形成，横向地包围每个相应像素中的内部PD2光电二极管682)可用于充当像素电路中的晶体管。全局竖直转移门610-1可用于形成或充当抗晕光晶体管，诸如晶体管1352，并且可在应用于全局竖直转移门610-1的TXG信号被生效时使过量电荷从像素阵列中的所有像素的PD1光电二极管684放电到FD-C浮动扩散节点624-2，如图13所示，FD-C浮动扩散节点可电连接到正供电/源电压Vdd端子。局部竖直转移门610-2可用于形成或充当PD1光电二极管684和PD2光电二极管682两者的转移晶体管。
向给定像素的局部竖直转移门结构610-2提供的TXL信号的生效可引起PD1光电二极管684中聚积/由该PD1光电二极管聚积的电荷被路由/转移到FD_A浮动扩散节点624-1。向给定像素的局部竖直转移门结构610-2提供的TXL信号的生效也可引起PD2光电二极管682中聚积/由该PD2光电二极管聚积的电荷被转移到FD_B浮动扩散节点622。TXL控制信号的生效可按这种方式使用局部竖直转移门610-2同时将电荷从PD1和PD2光电二极管转移到FD_A和FD_B浮动扩散节点。
图14A示出了多个图像像素电路，所述多个图像像素电路具有由邻近图像像素用来从其外部光电二极管读出电荷的读出电路。像素1、2和3中的PD1光电二极管684_1、684_2和684_3分别基本上类似于结合图6和图7所述的光电二极管PD1光电二极管684。像素1、2和3中的PD2光电二极管682_1、682_2和682_3分别基本上类似于结合图6和图7所述的光电二极管PD2光电二极管682。像素1、2和3中的PD1光电二极管可分别耦接到浮动扩散节点FD_A1、FD_A2和FD_A3，这些浮动扩散节点是与图6和图7中的FD_A浮动扩散节点624-1类似的浮动扩散节点。像素1、2和3中的PD1光电二极管可分别通过其相应像素中的局部竖直转移门结构610-2耦接到浮动扩散节点FD_A1、FD_A2和FD_A3，这些局部竖直转移门结构由图14A中的晶体管表示，由诸如TXL_1(对于像素1)、TXL_2(对于像素2)和TXL_3(对于像素3)的TXL控制信号控制。浮动扩散节点FD_A4可耦接到与像素3(未图示)邻近或相邻的像素中的PD1光电二极管。
像素1、2和3中的PD2光电二极管可分别耦接到浮动扩散节点FD_B1、FD_B2和FD_B3，这些浮动扩散节点是与图6和图7中的FD_B浮动扩散节点622类似的浮动扩散节点。像素1、2和3中的PD2光电二极管可分别通过其相应像素中的局部竖直转移门结构610-2耦接到浮动扩散节点FD_B1、FD_B2和FD_B3，这些局部竖直转移门结构由图14A中的晶体管表示，由诸如TXL_1(对于像素1)、TXL_2(对于像素2)和TXL_3(对于像素3)的TXL控制信号控制。浮动扩散节点FD_B0可耦接到与像素1(未图示)邻近或相邻的像素中的PD2光电二极管以及与邻近/相邻像素相关联的读出电路。
像素1、2和3中的PD1光电二极管还可分别耦接到浮动扩散节点FD_C1、FD_C2和FD_C3，这些浮动扩散节点是与图6和图7中的FD_C浮动扩散节点624-2类似的浮动扩散节点。像素1、2和3中的PD1光电二极管可分别通过全局竖直转移门结构610-1耦接到浮动扩散节点FD_C1、FD_C2和FD_C3，该全局竖直转移门结构设置在整个阵列中，由图14A中的晶体管表示，由TXG控制信号控制。FD_C1、FD_C2和FD_C3浮动扩散节点可电耦接到正Vdd电源电压，以便在使TXG信号生效(在全局竖直转移门结构610-1耦接到图像像素阵列中的每一个像素时应用于所有像素)后，来自PD1光电二极管的电荷在该阵列的每一个像素中放电或重置。
像素电路可耦接到列线1430_1、1430_2和1430_3。列线1430_1、1430_2和1430_3可为相同的列线(例如，如果像素1、2和3是公共列中的像素的话)或者可为有区别/不同的列线(例如，如果像素1、2和3是不同列中的像素的话)。一般来讲，像素1、2和3可为相邻像素(即，竖直相邻或水平相邻)。
图15A是用于操作图14A所示的图像像素电路的示例性方法。在方法1500的步骤1502处，可使用于给定像素(出于说明的目的，诸如为像素2)的TXL控制信号生效以将聚积的电荷从给定像素的内部和外部光电二极管转移到其相应浮动扩散节点。如果给定像素是例如图14A的像素2，则可在步骤1502处使TXL_2控制信号生效以将聚积的电荷从PD1光电二极管转移到FD_A2浮动扩散节点，并且将聚积的电荷从PD2光电二极管转移到FD_B2浮动扩散节点(也在图14A中表示为电容器Cfd2)。当从PD1和PD2光电二极管向外转移电荷时，可开始另一个积分周期并且可在光电二极管中聚积附加电荷。
步骤1504和1506可在步骤1502之后同时进行。可在步骤1504和1506中读出在步骤1502中从给定像素中的PD1和PD2光电二极管向外转移到FD_A2和FD_B2浮动扩散节点的电荷。在步骤1504处，使用耦接到给定像素的列线的读出电路(诸如像素2中的SF_2源极跟随器晶体管和RS2行选择晶体管)来读出从该给定像素的内部光电二极管PD2(当给定像素是像素2时，该内部光电二极管诸如为PD2光电二极管682_2)转移到其相关联的浮动扩散节点(像素2的实施例中的FD_B2节点)的电荷。PD2光电二极管电荷的读出可为双增益或单增益读出。在给定像素的PD2光电二极管电荷的双增益读出中，可在已认定该像素的TXL信号的生效并将电荷移动到给定像素的FD_B节点之后执行第一读出。可通过使向像素读出电路中的行选择晶体管提供的选择信号(诸如像素2中的RS2晶体管的select2信号)生效来执行读出。
然后，为了执行双增益读出中的第二读出，可使给定像素的gain_ctrl控制信号生效并且可(通过在已生效gain_ctrl信号之后生效select2信号)读出来自该像素中的Clg晶体管(诸如像素2的Clg2)和给定像素的FD_B节点(诸如像素2的FD_B2)两者的电荷。在PD2光电二极管的单增益读出中，可执行上文结合双增益读出描述的第一读出和第二读出中的单一读出。
由于TXL控制信号的生效使电荷从给定像素内的光电二极管PD1和PD2两者向外转移，因此无法使用相同读出电路来执行这些转移的电荷的读出(因为这样做会导致来自不同光电二极管的电荷的非期望添加/混合)。
因此，在步骤1506处使用给定像素中的读出电路来读出来自该给定像素的内部光电二极管PD2的电荷时，使用第一邻近像素中的读出电路来读出来自给定像素的外部光电二极管PD1的电荷。在给定像素是像素2的实施例中，可使用像素1中的读出电路(即，使用像素1中的SF_1源极跟随器晶体管和RS1行选择晶体管)来读出转移自PD1光电二极管684_2且转移到FD_A2节点的电荷。在来自PD1的电荷已转移到FD_A2浮动扩散节点之后使向像素1中的RS1行选择晶体管提供的select1信号生效可引起来自PD1的电荷读出到列线1430-1上。
在步骤1508处，可重置耦接到给定像素中的读出电路的浮动扩散节点(以及任选地耦接到给定像素中的读出电路的任何电荷存储电容器)。在给定像素是像素2的实施例中，可通过使像素2中的gain_ctrl和fd_reset信号生效来重置FD_B2节点(耦接到读出电路-SF2源极跟随器晶体管和RS2行选择晶体管)。与像素2的读出电路耦接的浮动扩散节点的重置可使像素2的读出电路可用于从另一个像素(诸如像素3)的外部PD1光电二极管读出电荷(正如像素1的读出电路用于从像素2的外部PD1光电二极管读出电荷)。
在步骤1510处，给定像素的读出电路可(响应于第二邻近像素的TXL控制信号被生效)从第二邻近像素的外部光电二极管接收并读出电荷。在像素2是给定像素的实施例中，第二邻近像素(诸如像素3)中的TXL信号(即，TXL_3信号)可被生效，并且引起来自外部PD1光电二极管684_3的待读取的电荷转移到FD_A3浮动扩散节点，该FD_A3浮动扩散节点耦接到FD_B2浮动扩散节点和像素2中的读出电路。由于在步骤1508中重置了FD_B2浮动扩散节点，因此在将电荷从外部PD1光电二极管684_3转移到FD_A3浮动扩散节点之后，使向RS2行选择晶体管提供的select2信号生效可引起来自像素3中的外部PD1光电二极管684_3的电荷被读出。
在步骤1512处，可重置与给定像素中的读出电路耦接的浮动扩散节点。在像素2是给定像素的实施例中，可重置与SF_2源极跟随器晶体管和RS2行选择晶体管的读出电路耦接的FD_B2浮动扩散节点。这可使像素2准备好进行方法1500的另一次迭代。
图14B示出了多个图像像素电路，所述多个图像像素电路具有由邻近图像像素用来从其内部光电二极管读出电荷的读出电路。像素1、2和3中的PD1光电二极管684_1、684_2和684_3分别基本上类似于结合图6和图7所述的光电二极管PD1光电二极管684。像素1、2和3中的PD2光电二极管682_1、682_2和682_3分别基本上类似于结合图6和图7所述的光电二极管PD2光电二极管682。像素1、2和3中的PD1光电二极管可分别耦接到浮动扩散节点FD_A1、FD_A2和FD_A3，这些浮动扩散节点是与图6和图7中的FD_A浮动扩散节点624-1类似的浮动扩散节点。像素1、2和3中的PD1光电二极管可分别通过其相应像素中的局部竖直转移门结构610-2耦接到浮动扩散节点FD_A1、FD_A2和FD_A3，这些局部竖直转移门结构由图14B中的晶体管表示，由诸如TXL_1(对于像素1)、TXL_2(对于像素2)和TXL_3(对于像素3)的TXL控制信号控制。浮动扩散节点FD_A0可耦接到与像素1(未图示)邻近或相邻的像素中的读出电路。
像素1、2和3中的PD2光电二极管可分别耦接到浮动扩散节点FD_B1、FD_B2和FD_B3，这些浮动扩散节点是与图6和图7中的FD_B浮动扩散节点622类似的浮动扩散节点。像素1、2和3中的PD2光电二极管可分别通过其相应像素中的局部竖直转移门结构610-2耦接到浮动扩散节点FD_B1、FD_B2和FD_B3，这些局部竖直转移门结构由图14B中的晶体管表示，由诸如TXL_1(对于像素1)、TXL_2(对于像素2)和TXL_3(对于像素3)的TXL控制信号控制。浮动扩散节点FD_B4可耦接到与像素3(未图示)邻近或相邻的像素中的PD2光电二极管。
像素1、2和3中的PD1光电二极管还可分别耦接到浮动扩散节点FD_C1、FD_C2和FD_C3，这些浮动扩散节点是与图6和图7中的FD_C浮动扩散节点624-2类似的浮动扩散节点。像素1、2和3中的PD1光电二极管可分别通过全局竖直转移门结构610-1耦接到浮动扩散节点FD_C1、FD_C2和FD_C3，该全局竖直转移门结构设置在整个阵列中，由图14B中的晶体管表示，由TXG控制信号控制。FD_C1、FD_C2和FD_C3浮动扩散节点可电耦接到正Vdd电源电压，以便在生效TXG信号(在全局竖直转移门结构610-1耦接到图像像素阵列中的每一个像素时应用于所有像素)后，来自PD1光电二极管的电荷在该阵列的每一个像素中放电或重置。
像素电路可耦接到列线1432_1、1432_2和1432_3。列线1432_1、1432_2和1432_3可为相同的列线(例如，如果像素1、2和3是公共列中的像素的话)或者可为有区别/不同的列线(例如，如果像素1、2和3是不同列中的像素的话)。一般来讲，像素1、2和3可为相邻像素(即，竖直相邻或水平相邻)。
图15B是用于操作图14B所示的图像像素电路的示例性方法。在方法1520的步骤1522处，可使给定像素(出于说明的目的，诸如为像素2)的TXL控制信号生效以将聚积的电荷从给定像素的内部和外部光电二极管转移到其相应浮动扩散节点。如果给定像素是例如图14B的像素2，则可在步骤1522处生效TXL_2控制信号以将聚积的电荷从PD1光电二极管转移到FD_A2浮动扩散节点(也在图14B中表示为电容器Cfd2)并且将聚积的电荷从PD2光电二极管转移到FD_B2浮动扩散节点。当从PD1和PD2光电二极管向外转移电荷时，可开始另一个积分周期并且可在光电二极管中聚积附加电荷。
步骤1524和1526可在步骤1522之后同时进行。可在步骤1524和1526中读出在步骤1522中从给定像素中的PD1和PD2光电二极管向外转移到FD_A2和FD_B2浮动扩散节点的电荷。在步骤1524处，使用耦接到给定像素的列线的读出电路(诸如像素2中的SF_2源极跟随器晶体管和RS2行选择晶体管)来读出从该给定像素的外部光电二极管PD1(当给定像素是像素2时，该内部光电二极管诸如为PD1光电二极管684_2)转移到其相关联的浮动扩散节点(像素2的实施例中的FD_A2节点)的电荷。PD1光电二极管电荷的读出可为双增益或单增益读出。在给定像素的PD1光电二极管电荷的双增益读出中，可在已认定该像素的TXL信号的生效并将电荷移动到给定像素的FD_A节点之后执行第一读出。可通过使向像素读出电路中的行选择晶体管提供的选择信号(诸如像素2中的RS2晶体管的select2信号)生效来执行读出。
然后，为了执行双增益读出中的第二读出，可使给定像素的gain_ctrl控制信号生效并且可(通过在已生效gain_ctrl信号之后生效select2信号)读出来自该像素中的Clg晶体管(诸如像素2的Clg2)和给定像素的FD_A节点(诸如像素2的FD_A2)两者的电荷。在PD1光电二极管的单增益读出中，可执行上文结合双增益读出描述的第一读出和第二读出中的单一读出。
由于TXL控制信号的生效使电荷从给定像素内的光电二极管PD1和PD2两者向外转移，因此无法使用相同读出电路来执行这些转移的电荷的读出(因为这样做会导致来自不同光电二极管的电荷的非期望添加/混合)。因此，在步骤1526处使用给定像素中的读出电路来读出来自该给定像素的外部光电二极管PD1的电荷时，使用第一邻近像素中的读出电路来读出来自给定像素的内部光电二极管PD2的电荷。在给定像素是像素2的实施例中，可使用像素1中的读出电路(即，使用像素1中的SF_1源极跟随器晶体管和RS1行选择晶体管)来读出转移自PD2光电二极管682_2且转移到FD_B2节点的电荷。在来自PD1的电荷已转移到FD_B2浮动扩散节点之后使向像素1中的RS1行选择晶体管提供的select1信号生效可引起来自PD1的电荷读出到列线1432-1上。
在步骤1528处，可重置耦接到给定像素中的读出电路的浮动扩散节点(以及任选耦接到给定像素中的读出电路的任何电荷存储电容器)。在给定像素是像素2的实施例中，可通过使像素2中的gain_ctrl和fd_reset信号生效来重置FD_A2节点(耦接到读出电路-SF2源极跟随器晶体管和RS2行选择晶体管)。与像素2的读出电路耦接的浮动扩散节点的重置可使像素2的读出电路可用于从另一个像素(诸如像素3)的内部PD2光电二极管读出电荷(正如像素1的读出电路用于从像素2的内部PD2光电二极管读出电荷)。
在步骤1530处，给定像素的读出电路可(响应于第二邻近像素的TXL控制信号被生效)从第二邻近像素的内部光电二极管接收并读出电荷。在像素2是给定像素的实施例中，第二邻近像素(诸如像素3)中的TXL信号(即，TXL_3信号)可被断言，并且引起来自内部PD2光电二极管682_3的待读取的电荷转移到FD_B3浮动扩散节点，该FD_B3浮动扩散节点耦接到FD_A2浮动扩散节点和像素2中的读出电路。由于在步骤1528中重置了FD_A2浮动扩散节点，因此在将电荷从内部PD1光电二极管682_3转移到FD_B3浮动扩散节点之后，使向RS2行选择晶体管提供的select2信号生效可引起来自像素3中的内部PD2光电二极管682_3的电荷被读出。
在步骤1532处，可重置与给定像素中的读出电路耦接的浮动扩散节点。在像素2是给定像素的实施例中，可重置与SF_2源极跟随器晶体管和RS2行选择晶体管的读出电路耦接的FD_A2浮动扩散节点。这可使像素2准备好进行方法1520的另一次迭代。
图16示出了根据一个实施方案的用于多光电二极管图像像素的全局快门像素电路的实施例。像素电路1600可为全局快门像素，该全局快门像素具有内部存储门结构以存储可在列线上方顺序地读出的全局快门电荷。
与先前附图所示的像素电路类似，抗晕光晶体管1652可由提供了TXG控制信号的全局竖直转移门结构610-1形成。转移晶体管1654和1656可对应于提供了TXL控制信号的局部竖直转移门结构610-2。
当应用于全局竖直转移门610-1的TXG控制信号被生效时，正偏置可应用于竖直转移门结构610-1，从而使电荷从外部光电二极管区684(PD1)移除并转移到每个像素的浮动扩散区624-2(FD_C)。为了实现图16中所述的电路拓扑，每个像素的浮动扩散区624-2(FD_C)可连接到正供电电压Vdd。(由于应用于全局竖直转移门结构610-1的TXG控制信号的生效)从外部光电二极管682(PD1)路由到给定像素的浮动扩散区624-2(FD_C)的电荷将放电到电源Vdd(在这个实施方案中，该电源耦接到FD_C节点)。
像素电路1600可包括转移晶体管1654和1656以将电荷从光电二极管684和682移动到相应电荷存储节点。转移晶体管1654和1656可表示/模拟竖直电荷转移结构610-2。生效TXL控制信号(有时结合电荷从PD1光电二极管684的移动而称为TX1控制信号)可使电荷从PD1光电二极管682路由到存储门重置晶体管1668和存储门转移晶体管1658两者的源极-漏极端子。转移晶体管1656、存储门重置晶体管1668和存储门转移晶体管1658的组合可被称为电荷域开关1602。在生效TXL控制信号后转移到存储门重置晶体管1668和存储门转移晶体管1658两者的源极-漏极端子的电荷可放电(通过sg_reset控制信号的断言)或转移到存储门1660(通过sg_store控制信号的生效)。
使用转移晶体管1656从PD2光电二极管向外转移的电荷可通过重置晶体管1668放电以防止内部光电二极管PD2中的溢出电荷破坏存储门1660中的信号。向重置晶体管1668提供的sg_reset控制信号以及向存储门转移晶体管1658提供的sg_store信号可被彼此异相地生效。换句话讲，当向存储门转移晶体管1658提供的sg_store信号被解除生效时，向重置晶体管1668提供的sg_reset控制信号可被生效，并且当向存储门转移晶体管1658提供的sg_store信号被生效时，向重置晶体管1668提供的sg_reset控制信号可被解除生效。
一旦来自PD1和PD2光电二极管的电荷已分别存储在存储门1664和1660中，存储门读出晶体管1666和1662就可分别用于将光电二极管电荷转移到供读出之用的浮动扩散节点(即，耦接到SF源极跟随器晶体管的Cfd电容器)。
上文结合图2至图16所述和所示的每个像素电路包括至少两个竖直转移门(局部竖直转移门和全局竖直转移门)的实施例仅仅是示例性的，并且不用于限制本发明实施方案的范围。如果需要，每个像素电路可包括具有相同或不同深度的任何合适数量的竖直(深沟槽)转移门、任何数量的浮动扩散区、任何数量的存储/存储器二极管区、以及用于在卷帘快门配置或全局快门配置下操作像素的任何类型的相关联的像素读出电路。上述技术可在背照式图像传感器或前照式图像传感器上实现。
根据一个实施方案，图像传感器可包括图像像素阵列；沟槽结构，该沟槽结构耦接到图像像素阵列的每个图像像素；以及多个局部竖直转移门结构，所述多个局部竖直转移门结构形成在图像像素阵列中的单独图像像素内。
根据另一个实施方案，沟槽结构可包括全局竖直转移门结构，该全局竖直转移门结构将电荷从图像像素阵列的至少一个图像像素中的光敏区选择性地转移到电荷存储节点。
根据另一个实施方案，电荷存储节点电耦接到正电压源，并且全局竖直转移门结构响应于接收到被生效的控制信号而使电荷从所述至少一个图像像素中的光敏区选择性地放电。
根据另一个实施方案，图像像素阵列的给定图像像素可包括外部光电二极管以及嵌套在外部光电二极管内的内部光电二极管。
根据另一个实施方案，所述多个局部竖直转移门结构中的给定局部竖直转移门结构形成在内部光电二极管与外部光电二极管之间。
根据另一个实施方案，给定局部竖直转移门结构响应于接收到被生效的控制信号而将电荷从外部光电二极管选择性地转移到第一浮动扩散节点，并且给定局部竖直转移门结构响应于接收到被生效的控制信号而将电荷从内部光电二极管选择性地转移到第二浮动扩散节点。
根据另一个实施方案，给定图像像素可包括第一图像像素，并且图像像素阵列的第二图像像素可包括耦接到第一图像像素的读出电路。
根据另一个实施方案，第一图像像素可包括附加读出电路，该附加读出电路耦接到第一图像像素的第二浮动扩散节点。
根据另一个实施方案，第二图像像素中的读出电路在第一间隔期间基于来自第一图像像素的外部光电二极管的电荷来读出第一信号，并且第一图像像素中的附加读出电路在第二间隔期间基于来自第一图像像素的内部光电二极管的电荷来读出第二信号。
根据另一个实施方案，第二图像像素中的读出电路在第一间隔期间基于来自第一图像像素的内部光电二极管的电荷来读出第一信号，并且第一图像像素中的附加读出电路在第二间隔期间基于来自第一图像像素的外部光电二极管的电荷来读出第二信号。
根据另一个实施方案，沟槽结构可包括网格状结构，并且图像像素阵列形成在由沟槽结构的网格状结构中的间隙形成的空间内。
根据另一个实施方案，沟槽结构包括无源隔离结构。
根据另一个实施方案，图像传感器还可包括具有前表面和后表面的半导体衬底，并且图像像素阵列可形成在半导体衬底中。
根据另一个实施方案，图像传感器被配置为通过后表面接收入射光，并且半导体衬底可包括后表面处的残余衬底层以及形成在残余衬底层与前表面之间的光敏区。沟槽结构和所述多个局部竖直转移门结构可从前表面延伸并至少部分地延伸到残余衬底层中。
根据另一个实施方案，图像像素阵列中的给定像素可包括内部光电二极管，该内部光电二极管形成在与所述多个局部竖直转移门结构的给定局部竖直转移门结构相邻的光敏区中；第一浮动扩散区，该第一浮动扩散区形成在半导体衬底的前表面与内部光电二极管之间的区域中并与给定局部竖直转移门结构相邻；外部光电二极管，该外部光电二极管形成在给定局部竖直转移门结构与沟槽结构之间所形成的光敏区中；以及第二浮动扩散区，该第二浮动扩散区形成在半导体衬底的前表面与外部光电二极管之间的区域中并与给定局部竖直转移门结构相邻。
根据另一个实施方案，沟槽结构可包括全局竖直转移门结构，并且图像像素阵列中的给定像素可包括第三浮动扩散区，该第三浮动扩散区形成在半导体衬底的前表面与外部光电二极管之间的区域中并与全局竖直转移门结构相邻。
根据一个实施方案，一种操作具有图像像素阵列的图像传感器的方法，其中图像像素阵列中的每个图像像素具有内部光敏区、包围内部光敏区的外部光敏区以及读出电路，该方法可包括将电荷聚积在图像像素阵列的给定图像像素的内部和外部光敏区处；在将电荷聚积在外部光敏区时，使用耦接到外部光敏区的全局竖直转移门结构使过量聚积的电荷从外部光敏区放电；使用局部竖直转移门将聚积的电荷从内部光敏区转移到第一电荷存储区，与此同时将聚积的电荷从外部光敏区转移到第二电荷存储区；使用给定图像像素中的读出电路来读出转移到第一电荷存储区的电荷；以及读出转移到第二电荷存储区的电荷。
根据另一个实施方案，读出转移到第二浮动扩散节点的电荷可包括使用图像像素阵列中的另一个图像像素中的读出电路来读出转移到给定图像像素中的第二浮动扩散节点的电荷。
根据另一个实施方案，第一电荷存储区包括第一存储门结构，第二电荷存储区包括第二存储门结构，在单独的相应间隔期间使用给定图像像素中的读出电路来读出转移到第一电荷存储区的电荷以及转移到第二电荷存储区的电荷，并且其中该方法还包括在将电荷聚积在内部光敏区处时，使用电荷域开关使过量聚积的电荷从内部光敏区选择性地放电。
根据另一个实施方案，图像传感器可包括具有网格状图案的全局竖直转移门结构；多个图像像素，所述多个图像像素形成在全局竖直转移门结构的网格状图案之间的空间中。所述多个图像像素中的每个图像像素可包括内部光电二极管；外部光电二极管，其中内部光电二极管由外部光电二极管横向地包围；局部竖直转移门结构，该局部竖直转移门结构形成在内部光电二极管与外部光电二极管之间；第一电荷存储区，该第一电荷存储区通过局部竖直转移门结构耦接到内部光电二极管；第二电荷存储区，该第二电荷存储区通过局部竖直转移门结构耦接到外部光电二极管；以及第三电荷存储区，该第三电荷存储区通过全局竖直转移门结构耦接到外部光电二极管。
前述内容仅是对本发明原理的例示性说明，并且本领域技术人员可以进行多种修改。上述实施方案可单独实施或以任意组合方式实施。

Claims (10)

1.一种图像传感器，包括：
图像像素阵列；
沟槽结构，所述沟槽结构耦接到所述图像像素阵列的每个图像像素；和
多个局部竖直转移门结构，所述多个局部竖直转移门结构形成在所述图像像素阵列中的单独的图像像素内。
2.根据权利要求1所述的图像传感器，其中所述沟槽结构包括全局竖直转移门结构，所述全局竖直转移门结构将电荷从所述图像像素阵列的至少一个图像像素中的光敏区选择性地转移到电荷存储节点，其中所述电荷存储节点电耦接到正电压源，并且其中所述全局竖直转移门结构响应于接收到被生效的控制信号而使电荷从所述至少一个图像像素中的所述光敏区选择性地放电。
3.根据权利要求1所述的图像传感器，其中所述图像像素阵列的给定的图像像素包括：
外部光电二极管；和
内部光电二极管，所述内部光电二极管嵌套在所述外部光电二极管内。
4.根据权利要求3所述的图像传感器，其中所述多个局部竖直转移门结构中的给定的局部竖直转移门结构形成在所述内部光电二极管与所述外部光电二极管之间，其中所述给定的局部竖直转移门结构响应于接收到被生效的控制信号而将电荷从所述外部光电二极管选择性地转移到第一浮动扩散节点，其中所述给定的局部竖直转移门结构响应于接收到所述被生效的控制信号而将电荷从所述内部光电二极管选择性地转移到第二浮动扩散节点，其中所述给定的图像像素包括第一图像像素，其中所述图像像素阵列的第二图像像素包括耦接到所述第一图像像素的读出电路，并且其中所述第一图像像素还包括附加读出电路，所述附加读出电路耦接到所述第一图像像素的所述第二浮动扩散节点。
5.根据权利要求4所述的图像传感器，其中所述第二图像像素中的所述读出电路在第一间隔期间基于来自所述第一图像像素的所述外部光电二极管的所述电荷来读出第一信号，其中所述第一图像像素中的所述附加读出电路在第二间隔期间基于来自所述第一图像像素的所述内部光电二极管的所述电荷来读出第二信号。
6.根据权利要求4所述的图像传感器，其中所述第二图像像素中的所述读出电路在第一间隔期间基于来自所述第一图像像素的所述内部光电二极管的所述电荷来读出第一信号，其中所述第一图像像素中的所述附加读出电路在第二间隔期间基于来自所述第一图像像素的所述外部光电二极管的所述电荷来读出第二信号。
7.根据权利要求1所述的图像传感器，其中所述图像传感器还包括：
半导体衬底，所述半导体衬底具有前表面和后表面，其中所述图像像素阵列形成在所述半导体衬底中，其中所述图像传感器被配置为通过所述后表面接收入射光，并且其中所述半导体衬底包括：
残余衬底层，所述残余衬底层在所述后表面处；
光敏区，所述光敏区形成在所述残余衬底层与所述前表面之间，其中所述沟槽结构和所述多个局部竖直转移门结构从所述前表面延伸并至少部分地延伸到所述残余衬底层中。
8.根据权利要求7所述的图像传感器，其中所述图像像素阵列中的给定的像素包括：
内部光电二极管，所述内部光电二极管形成在与所述多个局部竖直转移门结构中的给定的局部竖直转移门结构相邻的所述光敏区中；
第一浮动扩散区，所述第一浮动扩散区形成在所述半导体衬底的所述前表面与所述内部光电二极管之间的区域中并与所述给定的局部竖直转移门结构相邻；
外部光电二极管，所述外部光电二极管形成在所述光敏区中，所述光敏区形成在所述给定的局部竖直转移门结构与所述沟槽结构之间；
第二浮动扩散区，所述第二浮动扩散区形成在所述半导体衬底的所述前表面与所述外部光电二极管之间的区域中并与所述给定的局部竖直转移门结构相邻，其中所述沟槽结构包括全局竖直转移门结构；和
第三浮动扩散区，所述第三浮动扩散区形成在所述半导体衬底的所述前表面与所述外部光电二极管之间的区域中并与所述全局竖直转移门结构相邻。
9.一种操作具有图像像素阵列的图像传感器的方法，其中所述图像像素阵列中的每个图像像素具有内部光敏区、包围所述内部光敏区的外部光敏区以及读出电路，所述方法包括：
将电荷聚积在所述图像像素阵列的给定的图像像素的所述内部光敏区和所述外部光敏区处；
在将所述电荷聚积在所述外部光敏区时，使用耦接到所述外部光敏区的全局竖直转移门结构使过量聚积的电荷从所述外部光敏区放电；
使用局部竖直转移门将聚积的电荷从所述内部光敏区转移到第一电荷存储区，与此同时将聚积的电荷从所述外部光敏区转移到第二电荷存储区；
使用所述给定的图像像素中的所述读出电路来读出转移到所述第一电荷存储区的所述电荷；以及
读出转移到所述第二电荷存储区的所述电荷。
10.一种图像传感器，包括：
全局竖直转移门结构，所述全局竖直转移门结构具有网格状图案；
多个图像像素，所述多个图像像素形成在所述全局竖直转移门结构的所述网格状图案之间的空间中，其中所述多个图像像素中的每个图像像素包括：
内部光电二极管；
外部光电二极管，其中所述内部光电二极管由所述外部光电二极管横向地包围；
局部竖直转移门结构，所述局部竖直转移门结构形成在所述内部光电二极管与所述外部光电二极管之间；
第一电荷存储区，所述第一电荷存储区通过所述局部竖直转移门结构耦接到所述内部光电二极管；
第二电荷存储区，所述第二电荷存储区通过所述局部竖直转移门结构耦接到所述外部光电二极管；和
第三电荷存储区，所述第三电荷存储区通过所述全局竖直转移门结构耦接到所述外部光电二极管。
CN201910488560.9A 2018-06-07 2019-06-06 具有多光电二极管图像像素和竖直转移门的图像传感器 Pending CN110581147A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/002,908 2018-06-07
US16/002,908 US10741592B2 (en) 2018-06-07 2018-06-07 Image sensors with multi-photodiode image pixels and vertical transfer gates

Publications (1)

Publication Number Publication Date
CN110581147A true CN110581147A (zh) 2019-12-17

Family

ID=68765095

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910488560.9A Pending CN110581147A (zh) 2018-06-07 2019-06-06 具有多光电二极管图像像素和竖直转移门的图像传感器

Country Status (2)

Country Link
US (1) US10741592B2 (zh)
CN (1) CN110581147A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022161295A1 (zh) * 2021-01-26 2022-08-04 宁波飞芯电子科技有限公司 一种图像传感器
CN114866711A (zh) * 2021-02-03 2022-08-05 爱思开海力士有限公司 图像感测装置
CN115396615A (zh) * 2022-08-30 2022-11-25 维沃移动通信有限公司 图像传感器像素电路、图像传感器及电子设备
CN115396608A (zh) * 2022-08-30 2022-11-25 维沃移动通信有限公司 图像传感器及电子设备
CN117376723A (zh) * 2022-07-06 2024-01-09 豪威科技股份有限公司 用于高动态范围图像传感器的像素电路
WO2024244950A1 (zh) * 2023-05-26 2024-12-05 上海集成电路装备材料产业创新中心有限公司 高动态范围图像传感器的像素结构及图像传感器

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7072362B2 (ja) * 2017-09-26 2022-05-20 ブリルニクス シンガポール プライベート リミテッド 固体撮像装置、固体撮像装置の駆動方法、および電子機器
KR102549400B1 (ko) * 2018-03-21 2023-06-30 에스케이하이닉스 주식회사 Pd 바이어스 패턴들을 갖는 이미지 센서
JP2020013817A (ja) * 2018-07-13 2020-01-23 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および電子機器
US10861892B2 (en) * 2018-11-21 2020-12-08 Bae Systems Information And Electronic Systems Integration Inc. Low-light-level CMOS image sensor pixel
KR102709791B1 (ko) * 2019-04-15 2024-09-26 삼성전자주식회사 이미지 센서
EP3973272A1 (en) 2019-06-28 2022-03-30 Quantum-Si Incorporated Optical and electrical secondary path rejection
US11355537B2 (en) * 2019-10-16 2022-06-07 Omnivision Technologies, Inc. Vertical gate structure and layout in a CMOS image sensor
TW202137577A (zh) * 2019-10-31 2021-10-01 美商寬騰矽公司 具有增強汲極之像素
CN113985425A (zh) * 2020-07-10 2022-01-28 广州印芯半导体技术有限公司 测距装置以及测距方法
US12317590B2 (en) * 2020-09-25 2025-05-27 Intel Corporation Substrate-free integrated circuit structures
KR20220045482A (ko) 2020-10-05 2022-04-12 삼성전자주식회사 이미지 센서
CN112382641A (zh) * 2020-11-11 2021-02-19 上海韦尔半导体股份有限公司 高动态范围图像传感器的环形像素阵列
JP2022086611A (ja) * 2020-11-30 2022-06-09 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及びその製造方法
KR20220082566A (ko) 2020-12-10 2022-06-17 삼성전자주식회사 이미지 센서
KR20220103282A (ko) * 2021-01-15 2022-07-22 에스케이하이닉스 주식회사 이미지 센싱 장치
US11336848B1 (en) 2021-03-02 2022-05-17 Semiconductor Components Industries, Llc Image sensors having dielectric relaxation correction circuitry
FR3127329B1 (fr) * 2021-09-17 2024-01-26 St Microelectronics Crolles 2 Sas Pixel d'image et de profondeur
CN114567734B (zh) * 2022-03-04 2025-02-28 三星半导体(中国)研究开发有限公司 图像传感器、形成像素的方法、像素读出电路和校准方法
KR20230144810A (ko) * 2022-04-08 2023-10-17 삼성전자주식회사 이미지 센서 및 차량
US12267605B2 (en) 2022-10-17 2025-04-01 Fairchild Imaging, Inc. Pixel architecture with multiple pixel binning
US11956557B1 (en) 2022-10-17 2024-04-09 BAE Systems Imaging Solutions Inc. Pixel architecture with high dynamic range

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080079030A1 (en) * 2006-09-29 2008-04-03 Taiwan Semiconductor Manufacturing Company, Ltd. Method for Making Multi-Step Photodiode Junction Structure for Backside Illuminated Sensor
US20090140304A1 (en) * 2007-11-30 2009-06-04 Sony Corporation Solid-state imaging device and camera
US20090302358A1 (en) * 2008-06-04 2009-12-10 Omnivision Technologies, Inc. CMOS image sensor with high full-well-capacity
US20100176276A1 (en) * 2009-01-09 2010-07-15 Omnivision Technologies, Inc. Peninsula transfer gate in a cmos pixel
US20110180689A1 (en) * 2010-01-28 2011-07-28 Stmicroelectronics S.A. Compact image sensor arrangement
US20120261730A1 (en) * 2011-04-15 2012-10-18 Omnivision Technologies, Inc. Floating diffusion structure for an image sensor
US20140284665A1 (en) * 2013-03-25 2014-09-25 Sony Corporation Solid-state imaging device, production method thereof, and electronic apparatus
US20150048427A1 (en) * 2013-08-15 2015-02-19 Omnivision Technologies, Inc. Image sensor pixel cell with switched deep trench isolation structure
US20160225803A1 (en) * 2015-01-29 2016-08-04 Semiconductor Components Industries, Llc Global shutter image sensor pixels having centralized charge storage regions
US20170373105A1 (en) * 2016-06-23 2017-12-28 Qualcomm Incorporated Multi diode aperture simulation
CN207303096U (zh) * 2016-05-03 2018-05-01 半导体元件工业有限责任公司 图像传感器像素和图像传感器
CN207369146U (zh) * 2016-05-03 2018-05-15 半导体元件工业有限责任公司 图像像素和图像传感器

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4936190A (en) 1989-09-20 1990-06-26 The United States Of America As Represented By The Secretary Of The Army Electrooptical muzzle sight
US6750523B2 (en) 2002-03-01 2004-06-15 Naos Convergent Technology, Inc. Photodiode stacks for photovoltaic relays and the method of manufacturing the same
US7075049B2 (en) 2003-06-11 2006-07-11 Micron Technology, Inc. Dual conversion gain imagers
US7332786B2 (en) 2003-11-26 2008-02-19 Micron Technology, Inc. Anti-blooming storage pixel
EP1729684B1 (en) 2004-03-31 2010-12-15 Cook Incorporated Stent deployment device
US7718459B2 (en) 2005-04-15 2010-05-18 Aptina Imaging Corporation Dual conversion gain pixel using Schottky and ohmic contacts to the floating diffusion region and methods of fabrication and operation
US7728896B2 (en) 2005-07-12 2010-06-01 Micron Technology, Inc. Dual conversion gain gate and capacitor and HDR combination
US7432540B2 (en) 2005-08-01 2008-10-07 Micron Technology, Inc. Dual conversion gain gate and capacitor combination
US20070035649A1 (en) 2005-08-10 2007-02-15 Micron Technology, Inc. Image pixel reset through dual conversion gain gate
US7208742B1 (en) 2005-12-15 2007-04-24 General Electric Company X-ray detector with radiation hard photodiode design
US7768047B2 (en) 2007-05-10 2010-08-03 Micron Technology, Inc. Imager element, device and system with recessed transfer gate
US7834411B2 (en) 2007-05-15 2010-11-16 Foveon, Inc. CMOS pixel sensor with depleted photocollectors and a depleted common node
KR100835894B1 (ko) 2007-06-18 2008-06-09 (주)실리콘화일 다이내믹 레인지가 넓고, 색재현성과 해상능력이 우수한픽셀어레이 및 이미지센서
US8077237B2 (en) 2007-10-16 2011-12-13 Aptina Imaging Corporation Method and apparatus for controlling dual conversion gain signal in imaging devices
US20090108176A1 (en) 2007-10-24 2009-04-30 Altasens, Inc. Global shutter pixel circuit with transistor sharing for CMOS image sensors
KR100887887B1 (ko) 2007-11-06 2009-03-06 주식회사 동부하이텍 이미지센서
US20090237540A1 (en) 2008-03-20 2009-09-24 Micron Technology, Inc. Imager method and apparatus having combined gate signals
US8089036B2 (en) 2009-04-30 2012-01-03 Omnivision Technologies, Inc. Image sensor with global shutter and in pixel storage transistor
EP2315251A1 (fr) 2009-10-22 2011-04-27 STMicroelectronics (Crolles 2) SAS Capteur d'image à grille de transfert verticale et son procédé de fabrication
US9118883B2 (en) 2011-11-28 2015-08-25 Semiconductor Components Industries, Llc High dynamic range imaging with multi-storage pixels
US10177187B2 (en) 2015-05-28 2019-01-08 Taiwan Semiconductor Manufacturing Company Ltd. Implant damage free image sensor and method of the same
KR102662585B1 (ko) * 2017-01-09 2024-04-30 삼성전자주식회사 이미지 센서
US10334191B1 (en) * 2018-03-02 2019-06-25 Omnivision Technologies, Inc. Pixel array with embedded split pixels for high dynamic range imaging

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080079030A1 (en) * 2006-09-29 2008-04-03 Taiwan Semiconductor Manufacturing Company, Ltd. Method for Making Multi-Step Photodiode Junction Structure for Backside Illuminated Sensor
US20090140304A1 (en) * 2007-11-30 2009-06-04 Sony Corporation Solid-state imaging device and camera
US20090302358A1 (en) * 2008-06-04 2009-12-10 Omnivision Technologies, Inc. CMOS image sensor with high full-well-capacity
US20100176276A1 (en) * 2009-01-09 2010-07-15 Omnivision Technologies, Inc. Peninsula transfer gate in a cmos pixel
US20110180689A1 (en) * 2010-01-28 2011-07-28 Stmicroelectronics S.A. Compact image sensor arrangement
US20120261730A1 (en) * 2011-04-15 2012-10-18 Omnivision Technologies, Inc. Floating diffusion structure for an image sensor
US20140284665A1 (en) * 2013-03-25 2014-09-25 Sony Corporation Solid-state imaging device, production method thereof, and electronic apparatus
US20150048427A1 (en) * 2013-08-15 2015-02-19 Omnivision Technologies, Inc. Image sensor pixel cell with switched deep trench isolation structure
US20160225803A1 (en) * 2015-01-29 2016-08-04 Semiconductor Components Industries, Llc Global shutter image sensor pixels having centralized charge storage regions
CN207303096U (zh) * 2016-05-03 2018-05-01 半导体元件工业有限责任公司 图像传感器像素和图像传感器
CN207369146U (zh) * 2016-05-03 2018-05-15 半导体元件工业有限责任公司 图像像素和图像传感器
US20170373105A1 (en) * 2016-06-23 2017-12-28 Qualcomm Incorporated Multi diode aperture simulation

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022161295A1 (zh) * 2021-01-26 2022-08-04 宁波飞芯电子科技有限公司 一种图像传感器
CN114866711A (zh) * 2021-02-03 2022-08-05 爱思开海力士有限公司 图像感测装置
US12113085B2 (en) 2021-02-03 2024-10-08 SK Hynix Inc. Image sensing device
CN114866711B (zh) * 2021-02-03 2025-06-06 爱思开海力士有限公司 图像感测装置
CN117376723A (zh) * 2022-07-06 2024-01-09 豪威科技股份有限公司 用于高动态范围图像传感器的像素电路
CN115396615A (zh) * 2022-08-30 2022-11-25 维沃移动通信有限公司 图像传感器像素电路、图像传感器及电子设备
CN115396608A (zh) * 2022-08-30 2022-11-25 维沃移动通信有限公司 图像传感器及电子设备
CN115396615B (zh) * 2022-08-30 2024-11-12 维沃移动通信有限公司 图像传感器像素电路、图像传感器及电子设备
CN115396608B (zh) * 2022-08-30 2025-03-18 维沃移动通信有限公司 图像传感器及电子设备
WO2024244950A1 (zh) * 2023-05-26 2024-12-05 上海集成电路装备材料产业创新中心有限公司 高动态范围图像传感器的像素结构及图像传感器

Also Published As

Publication number Publication date
US10741592B2 (en) 2020-08-11
US20190378864A1 (en) 2019-12-12

Similar Documents

Publication Publication Date Title
CN110581147A (zh) 具有多光电二极管图像像素和竖直转移门的图像传感器
US12137294B2 (en) Solid-state imaging device, method of manufacturing solid-state imaging device, and electronic apparatus
CN210200733U (zh) 图像像素件
US10110839B2 (en) Dual-photodiode image pixel
CN101939982B (zh) 具有全域快门及储存电容器的背侧照明图像传感器
US9659987B2 (en) Approach for reducing pixel pitch using vertical transfer gates and implant isolation regions
US8804021B2 (en) Method, apparatus and system for providing improved full well capacity in an image sensor pixel
CN101969065B (zh) 固体摄像器件、固体摄像器件制造方法和电子装置
US9231007B2 (en) Image sensors operable in global shutter mode and having small pixels with high well capacity
US9443900B2 (en) Pixel with multigate structure for charge storage or charge transfer
TWM542901U (zh) 使用光分離的高動態範圍像素
JP2015053411A (ja) 固体撮像素子、固体撮像素子の製造方法、および電子機器
CN207303096U (zh) 图像传感器像素和图像传感器
CN110520994A (zh) 具有竖直堆叠光电二极管和竖直转移门的图像传感器
US8730362B2 (en) Image sensor with controllable vertically integrated photodetectors
WO2006135720A1 (en) Reduced imager crosstalk and pixel noise using extended buried contacts
US8785986B1 (en) BCMD image sensor with junction gate for back side or front side illumination
CN120075641A (zh) 具有沟槽存储栅极的背照式全局快门图像传感器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20191217