CN110520994A - 具有竖直堆叠光电二极管和竖直转移门的图像传感器 - Google Patents

具有竖直堆叠光电二极管和竖直转移门的图像传感器 Download PDF

Info

Publication number
CN110520994A
CN110520994A CN201880022559.0A CN201880022559A CN110520994A CN 110520994 A CN110520994 A CN 110520994A CN 201880022559 A CN201880022559 A CN 201880022559A CN 110520994 A CN110520994 A CN 110520994A
Authority
CN
China
Prior art keywords
layer
transfer gate
imaging sensor
vertical transfer
photodiode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201880022559.0A
Other languages
English (en)
Inventor
J·C·J·汉森斯
M·H·因诺森特
S·韦利奇科
T·戈伊茨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Module Industry Corp
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Module Industry Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Module Industry Corp filed Critical Semiconductor Module Industry Corp
Publication of CN110520994A publication Critical patent/CN110520994A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14638—Structures specially adapted for transferring the charges across the imager perpendicular to the imaging plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H01L27/14647—Multicolour imagers having a stacked pixel-element structure, e.g. npn, npnpn or MQW elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

本发明提供了图像传感器(200)，该图像传感器可以包括使用竖直深沟槽转移门(210)来互连的多个竖直堆叠光电二极管。可以在残余衬底(202)上形成第一n外延层(204A)；可以在所述第一n外延层上形成第一p外延层(206A)；可以在所述第一p外延层上形成第二n外延层(204B)；可以在所述第二n外延层上形成第二p外延层(206B)；等等。该n外延层(204)可以用作不同外延光电二极管的累积区域。不需要单独的滤色器阵列。竖直转移门(210)可以是深沟槽，其填充有掺杂导电材料(212)、衬有栅极电介质衬垫(214)并且由p掺杂区域(216)围绕。以这种方式形成的图像传感器可以用于支持卷帘快门配置或全局快门配置，并且可以是前侧照明或背侧照明。

Description

具有竖直堆叠光电二极管和竖直转移门的图像传感器
背景技术
本发明整体涉及成像设备，并且更具体地讲，涉及具有使用竖直转移门来控制的竖直堆叠光电二极管的成像设备。
图像传感器常常在电子设备，诸如移动电话、相机和计算机中用来捕获图像。在典型的布置中，电子设备设置有布置成像素行和像素列的图像像素阵列。
常规图像传感器包括使用掺杂物注入形成的光电二极管。在一些布置中，通过在p型衬底的不同深度处注入n型区域来形成堆叠光电二极管。在衬底中的第一深度处形成蓝色光电二极管；在衬底中的第二深度处形成绿色光电二极管，该第二深度大于第一深度；并且在衬底中的第三深度处形成红色光电二极管，该第三深度大于第二深度。此外，在衬底上的第一区域内形成蓝色光电二极管；在衬底上第二区域内形成绿色光电二极管，该第二区域与第一区域不重叠；并且在衬底上的第三区域内形成红色光电二极管，该第三区域与第一区域和第二区域不重叠。这些区域中的每一个通过相应的大光电二极管主干结构连接到顶部节点。
虽然以这种方式形成的竖直堆叠光电二极管可以能够在没有滤色器阵列的情况下分辨红色、绿色和蓝色，但这些光电二极管由于大主干结构而表现出不期望的光学和电串扰。还难以精确控制不同堆叠光电二极管及其主干结构的深度和掺杂物分布。此外，由于需要许多主干结构和门，因此该配置不能缩放到更小的尺寸。
附图说明
图1是根据一个实施方案的具有图像传感器的示例性电子设备的示意图，该图像传感器可以包括外延光电二极管和竖直(深沟槽隔离)转移门。
图2A至图2D是示出根据至少一些实施方案的使用隔离结构来分开的一个或多个竖直堆叠外延光电二极管的图。
图3A至图3O是示出根据至少一些实施方案的耦接到竖直转移门结构的一个或多个竖直堆叠外延光电二极管的图。
图4A至图4D是示出根据至少一些实施方案的可以在上p型层中形成的不同结构的图。
图5是根据一个实施方案的用于制造结合图2至图4所示类型的图像传感器的示例性步骤的流程图。
图6A是根据一个实施方案的具有两个竖直堆叠光电二极管的图像传感器像素的电路图。
图6B是根据一个实施方案的图6A的像素电路的横截面侧视图。
图7A是根据一个实施方案的具有三个竖直堆叠光电二极管的图像传感器像素的电路图。
图7B是根据一个实施方案的图7A的像素电路的横截面侧视图。
图8A是根据一个实施方案的可使用卷帘快门方案来操作的双转换增益图像传感器像素的电路图。
图8B是示出根据一个实施方案的与操作图8A的图像传感器像素相关联的相关波形的行为的时序图。
图9A是根据一个实施方案的可使用全局快门方案来操作的具有并行存储节点的双转换增益图像传感器像素的电路图。
图9B是示出根据一个实施方案的与操作图9A的图像传感器像素相关联的相关波形的行为的时序图。
图10A是根据一个实施方案的可使用全局快门方案来操作的具有串行存储节点的双转换增益图像传感器像素的电路图。
图10B是示出根据一个实施方案的与操作图10A的图像传感器像素相关联的相关波形的行为的时序图。
具体实施方式
本发明的实施方案涉及具有多层光电二极管结构的图像传感器像素，该多层光电二极管结构可以使用p型和n型外延层和/或外延层和/或p型和n型注入物的某种组合来构造。竖直电荷转移门和相邻n型层可以共同形成堆叠光电二极管。竖直电荷转移门可以用于将电荷从堆叠光电二极管中的一个传送到另一个。一般来讲，每个图像像素可以包括至少一个外延层、至少两个竖直堆叠光电二极管、至少三个竖直堆叠光电二极管，或者四个或更多个竖直堆叠光电二极管(例如，使用外延层或深/浅注入区域来形成的光电二极管)，其可能以电子卷帘快门方案或全局快门方案来操作。
图1中示出了具有相机模块的电子设备。电子设备10(有时称为成像系统)可以是数字相机、计算机、移动电话、医疗设备或其他电子设备。相机模块12(有时称为成像设备)可包括一个或多个图像传感器14和一个或多个透镜28。在操作期间，透镜28(有时称为光学器件28)将光聚焦到图像传感器14上。图像传感器14包括将光转换成数字数据的感光元件(例如，像素)。图像传感器可具有任何数量(例如，数百、数千、数百万或更多)的像素。典型的图像传感器可例如具有数百万的像素(例如，数兆像素)。例如，图像传感器14可包括偏置电路(例如，源极跟随器负载电路)、采样保持电路、相关双采样(CDS)电路、放大器电路、模拟-数字(ADC)转换器电路、数据输出电路、存储器(例如，缓冲电路)、地址电路等。
可将来自图像传感器14的静态图像数据和视频图像数据提供给图像处理和数据格式化电路16。图像处理和数据格式化电路16可用于执行图像处理功能，诸如自动聚焦功能、深度感测、数据格式化、调节白平衡和曝光、实现视频图像稳定、脸部检测等。例如，在自动聚焦操作期间，图像处理和数据格式化电路16可处理由图像传感器14中的三维成像像素收集的数据，以确定将所关注的物体带入焦点中所需的透镜移动(例如，透镜28的移动)的幅度和方向。
图像处理和数据格式化电路16也可用于根据需要压缩原始相机图像文件(例如，压缩成联合图像专家组或JPEG格式)。在典型的布置(有时称为片上系统(SOC)布置)中，相机传感器14以及图像处理和数据格式化电路16在共用集成电路上实现。使用单个集成电路来实现相机传感器14以及图像处理和数据格式化电路16可有助于降低成本。不过，这仅仅是示例性的。如果需要，相机传感器14以及图像处理和数据格式化电路16可使用单独集成电路来实现。例如，相机传感器14与图像处理和数据格式化电路16可使用已堆叠的单独集成电路来形成。
相机模块12可通过路径18将采集的图像数据传送到主机子系统20(例如，图像处理和数据格式化电路16可将图像数据传送到子系统20)。电子设备10(有时称为系统或成像系统)通常为用户提供许多高级功能。例如，在计算机或高级蜂窝电话中，可为用户提供运行用户应用的能力。为实现这些功能，电子设备10的主机子系统20可包括存储和处理电路24以及输入-输出设备22，诸如小键盘、输入-输出端口、操纵杆和显示器。输入-输出设备22还可包括光源诸如发光二极管，该光源可用于与图像传感器14组合以获得飞行时间深度感测信息。输入-输出设备22可包括例如发射可见光或红外光的光源。
存储和处理电路24可包括易失性和非易失性的存储器(例如，随机存取存储器、闪存存储器、硬盘驱动器、固态驱动器等)。存储和处理电路24还可包括微处理器、微控制器、数字信号处理器、专用集成电路或其他处理电路。
图2A是由至少一个外延层形成的图像传感器(诸如传感器200)的横截面侧视图。如图2A所示，传感器200可包括残余衬底202(例如，用于为后续外延生长提供清洁结晶层的p型或n型衬底)、残余衬底202上生长的n型外延(“n-epi”)层204以及n-epi层204上生长的p型外延(“p-epi”)层206。任选地，层206还可为形成p阱的层。可经由气相外延、液相外延、固相外延或其他类型的化学沉积来形成一个或多个外延层。在化学气相沉积(作为示例)期间，通过向源气体添加杂质，可以将外延层掺杂为n型或p型。
诸如n阱220的n型区域可以在层206中形成并且可以耦接到n-epi层204。如果需要，任选的屏蔽区域(诸如浅p型注入区域221)可以在层206的表面处形成在n阱220的正上方。电荷转移门222(由信号TX控制)可以耦接在n阱220与浮动扩散(FD)区域224之间。未示出诸如重置门、源极跟随器晶体管和行选择晶体管的附加前侧像素结构以免不必要地模糊本发明的实施方案。
深p阱区域(诸如区域250)可以从前表面290(即，如图2A的取向中所示的层206的上表面)一直向下延伸到残余衬底202。深p阱区域250可以用作像素隔离结构，其用于描绘相邻成像像素之间的边界，并且可以帮助减小电串扰。以这种方式配置时，n型区域(诸如在虚线区域199内标记的层204的部分和n阱220)以及周围的p型区域250、206和202可以用作深外延光电二极管。
如图2A的示例所示，入射光299可以从图像传感器的背侧292进入。这种类型的成像配置被称为背侧照明(BSI)。如果需要，深外延光电二极管也可用于支持前侧照明(FSI)，其中光从传感器的前侧290进入。
图2B是像素201的示例性电路图。如图2B所示，像素201可以具有经由电荷转移晶体管耦接到浮动扩散节点的深外延光电二极管PD；耦接在电源线Vaapix与浮动扩散节点之间的重置晶体管(由信号RST控制)；源极跟随器晶体管SF，其具有耦接到电源线Vaapix的漏极端子、短接到浮动扩散节点的栅极端子以及经由行选择晶体管(由信号RS控制)耦接到像素输出线Pixout的源极端子。光电二极管PD的p型端子可以短接到地电源线Vss(通常经由p型结构)。该像素电路实施方式仅是示例性的。一般来讲，像素201可包括任何数量的光电二极管和/或存储二极管、任何数量的电荷转移门和存储门以及任何数量的相关联读出/控制电路。
图2C示出了另一种合适的布置，其中传感器200可以包括至少两个竖直堆叠光电二极管。如图2C所示，传感器可以包括：生长在残余衬底202上的第一n-epi层204A、生长在n-epi层204A上的第一p-epi层206A、生长在p-epi层206A上的第二n-epi层204B以及生长在n-epi层204B上的第二p-epi层206B。任选地，层206B还可为形成p阱的层。
n型区域(诸如深n阱220)可以从传感器的前表面向下延伸到层204A，并且因此可以耦接到n-epi层204A和204B。如果需要，任选的屏蔽区域(诸如浅p型注入区域221)可以在层206的表面处形成在n阱220的正上方。
深p阱区域(诸如区域250)可以从前表面290一直向下延伸到残余衬底202。深p阱区域250可以用作像素隔离结构，其用于描绘相邻成像像素之间的边界，并且可以帮助减小电串扰。以这种方式配置时，n型区域(诸如在虚线区域199内标记的层204A和204B的部分以及n阱220)以及周围的p型区域250、206A、206B和202可以用作多层外延光电二极管。
在图2C的示例中，层204A、206A、204B和206B可以分别具有厚度D1、D2、D3和D4。例如，厚度D4可以是几微米以减小全局快门配置中的前侧处的结构的光灵敏度。一般来讲，可调节外延层的厚度以优化光电二极管的响应性和/或颜色选择性。可独立地调整外延层的掺杂物和厚度以使光电二极管在所需的选择电压下、尤其是在较大深度处完全耗尽。例如，深n-epi层204A可以是薄的(即，D1可小于D2或D3)，这通常不可能通过注入物。在外延生长期间，也可以精确地控制每个外延层的掺杂物(分级)分布以产生将光子生成的电荷拉入对应光电二极管中的弱电场。图2C的实施方案还可以支持BSI，如来自传感器200的背侧的入射光299的方向所指示的。
图2D示出了又一种合适的布置，其中图2A的图像传感器200包括深沟槽隔离(DTI)结构，诸如围绕每个像素的DTI结构252。类似于深p阱区域250，DTI结构252可以从前表面一直向下延伸到残余衬底202，并且可以帮助减小电和光学串扰。p型层(诸如层253)可以围绕DTI结构252以确保光电二极管的n-epi部分完全被p型区域围绕。如果需要，还可以使用衬有p型层253的DTI结构252而不是深p阱250来形成图2C的实施方案。一般来讲，用p型或n型衬垫围绕的DTI结构可以用作任何类型光电二极管的隔离结构。
图3A是由至少一个外延层和竖直电荷转移门结构形成的图像传感器(诸如传感器200)的横截面侧视图。如图3A所示，传感器200可包括残余衬底202(例如，用于为后续外延生长提供清洁结晶层的p型或n型衬底)、残余衬底202上生长的n-epi层204以及n-epi层204上生长的p-epi层206。任选地，层206还可为形成p阱的层。可经由气相外延、液相外延、固相外延或其他类型的化学沉积来形成一个或多个外延层。在化学气相沉积(作为示例)期间，通过向源气体添加杂质，可以将外延层掺杂为n型或p型。
可以在层206的上(前)表面处形成浮动扩散(FD)区域，诸如n型区域224。未示出诸如重置门、源极跟随器晶体管和行选择晶体管的附加前侧像素结构以免不必要地模糊本发明的实施方案。
诸如结构210的深沟槽结构可从前表面290一直向下延伸到残余衬底202。结构210可以是包括导电栅极材料212(例如，多晶硅、钨或其他合适的栅极金属)的沟槽、电介质衬垫214(例如，栅极氧化物衬垫)以及围绕沟槽的p掺杂区域216。以这种方式配置时，在虚线区域199内标记的层204的部分以及周围的p型区域216、206和202可以用作光电二极管(例如，外延光电二极管或基于外延层的光电二极管)。
结构210可以用于界定每个光电二极管的边界，并且还可以用作竖直转移门结构，其用于通过断言电荷转移信号TX将累积电荷从区域199转移到浮动扩散区域224(例如，竖直转移门210可以与n-epi区域199和浮动扩散区域FD接触或耦接到这两者)。在沟槽的边缘处形成的P型层216可有助于保护光电二极管以免直接暴露于受损的界面，并且还可有助于减少串扰。
如图3A的示例所示，入射光299可以从图像传感器的背侧292进入。这种类型的成像配置被称为背侧照明(BSI)。如果需要，图3A的光电二极管配置也可用于支持前侧照明(FSI)，其中光从传感器200的前侧290进入。
图3B是图3A所示的传感器的顶视图。如图3B所示，光电二极管区域199可以具有由竖直转移门结构210围绕的细长的矩形形状，该竖直转移门结构被形成为栅格。换句话说，竖直转移门210可以被配置为沟槽结构的矩阵或网格，其形成其中形成有相应光电二极管的狭槽的阵列。浮动扩散区域具有比光电二极管区域199更小的占有面积，并且可以形成在区域199的正上方。光电二极管区199的矩形占有面积仅仅是示例性的。如果需要，竖直转移门结构210可能以任何合适的方式配置，使得光电二极管区域199可以具有以下形状中的任一种：正方形、菱形、平行四边形、三角形、矩形、五边形、六边形、八边形或其他凹/凸规则或不规则多边形。
图3C示出了另一种合适的布置，其中图3A的传感器200可以延伸以包括至少两个竖直堆叠光电二极管(例如，至少两个单独n型外延层)。如图3C所示，传感器200可以包括：生长在残余衬底202上的第一n-epi层204A、生长在n-epi层204A上的第一p-epi层206A、生长在p-epi层206A上的第二n-epi层204B以及生长在n-epi层204B上的第二p-epi层206B。任选地，层206B还可为形成p阱的层。
竖直转移门结构210可以从前表面290一直向下延伸到残余衬底202。在该特定示例中，由于竖直转移门210触摸、接触或耦接到光电二极管区域199A、199B和浮动扩散(FD)区域，因此如果受控信号TX被断言，则累积电荷可以与区域FD并行地从区域199A和199B转移。以这种方式配置时，n型区域(诸如分别在虚线区域199A和199B内标记的层204A和204B的部分)以及周围的p型区域216、206A、206B和202可以用作多层外延光电二极管。
在图3C的示例中，层204A、206A、204B和206B可以分别具有厚度D1、D2、D3和D4。例如，厚度D4可以是几微米以减小全局快门配置中的前侧处的结构的光灵敏度。一般来讲，可调节外延层的厚度以优化光电二极管的响应性和/或颜色选择性。可独立地调整外延层的掺杂物和厚度以使光电二极管在所需的选择电压下、尤其是在较大深度处完全耗尽。例如，深n-epi层204A可以是薄的(即，D1可小于D2或D3)，这通常不可能通过注入物。在外延生长期间，也可以精确地控制每个外延层的掺杂物(分级)分布以产生将光子生成的电荷拉入对应光电二极管中的弱电场。图3C的实施方案还可以支持背侧照明(BSI)，如来自传感器200的背侧的入射光299的方向所指示的。
其中传感器200包括两个单独n-epi层204A和204B的图3C的示例仅是示例性的，并且不起限制本发明实施方案的范围的作用。如果需要，传感器200可以包括由两个或更多个p-epi层分开的至少三个单独n-epi层、由三个或更多个p-epi层分开的至少四个单独n-epi层、由四个或更多个p-epi层分开的至少五个单独n-epi层等。
图3D是至少部分地使用图3C的光电二极管配置来形成的像素201的示例性电路图。如图3D所示，像素201可以具有第一光电二极管PDA(对应于图3C的区域199A)和第二光电二极管PDB(对应于图3C的区域199B)，其可以响应于激活竖直电荷转移门结构(例如，通过将控制信号TX驱动为高)而同时将电荷转移到浮动扩散节点。各种像素读出晶体管(例如，重置晶体管、源极跟随器晶体管、行选择晶体管等)可以耦接到浮动扩散节点，但是未在图3D中示出以防止不必要地模糊本实施方案。
图3E示出了作为图3C的多层光电二极管配置的变型的另一个示例。如图3E所示，竖直电荷转移门210可以与光电二极管区域199A和199B直接接触，但不与浮动扩散区域FD接触。诸如n阱220的n型区域可以在层206B中形成并且可以耦接到n-epi层204B。如果需要，任选的屏蔽区域(诸如浅p型注入区域221)可以在层206B的表面处形成在n阱220的正上方。电荷转移门222(由信号TXB控制)可以耦接在n阱220与浮动扩散区域FD之间。电荷转移门222沿着前表面将电荷转移到浮动扩散区域，并且有时被称为“水平”转移门。未示出诸如重置门、源极跟随器晶体管和行选择晶体管的附加前侧像素结构以免不必要地模糊本发明的实施方案。
以这种方式配置时，n型区域(诸如在虚线区域199A内标记的层204A的部分)以及周围的p型区域216、206A和202可以用作第一光电二极管。类似地，在虚线区域199B内标记的层204B的部分和n阱220以及周围的p型区域216、206A、206B和221可以用作第二光电二极管。第二光电二极管有时可以用作用于以全局快门配置(作为示例)操作的图像传感器的存储二极管或存储器节点。
图3F是至少部分地使用图3E的光电二极管配置来形成的像素201的示例性电路图。如图3F所示，像素201可以具有第一光电二极管(对应于图3E的区域199A)和第二光电二极管(对应于图3E的区域199B)。竖直转移门(由信号TXA控制)可以耦接在第一光电二极管和第二光电二极管之间。单独水平转移门(由信号TXB控制)可以耦接在第二光电二极管和浮动扩散节点之间。各种像素读出晶体管(例如，重置晶体管、源极跟随器晶体管、行选择晶体管等)可以耦接到浮动扩散节点，但是未在图3F中示出以防止不必要地模糊本实施方案。
图3G示出了作为图3A的光电二极管配置的变型的另一个示例。如图3G所示，竖直电荷转移门210可以与光电二极管区域199接触或耦接，但不与浮动扩散区域FD接触或耦接。竖直转移门210还可以直接接触n阱区域219，该n阱区域可以用作存储二极管或存储器节点。如果需要，任选的屏蔽区域(诸如浅p型注入区域221)可以在层206的表面处形成在n阱219的正上方。电荷转移门222′(由信号TXB控制)可以耦接在n阱219与浮动扩散区域FD之间。未示出诸如重置门、源极跟随器晶体管和行选择晶体管的附加前侧像素结构以免不必要地模糊本发明的实施方案。
以这种方式配置时，在虚线区域199内标记的层204的部分以及周围的p型区域216、206和202可以用作深外延光电二极管。竖直转移门210可以被配置成将电荷从光电二极管区域199转移到n阱区域219(例如，选择性地断言控制信号TXA)。其中竖直转移门210将电荷从单个外延区域199传送到存储二极管区域219的该示例仅是示例性的。如果需要，该配置可以被扩展以支持两个或更多个单独的n-epi层(参见例如图3C和图3E的实施方案)。
图3H是至少部分地使用图3G的光电二极管配置来形成的像素201的示例性电路图。如图3H所示，像素201可以包括光电二极管(对应于图3G的区域199)和存储/存储器二极管(对应于图3G的n阱区域219)。竖直转移门(由信号TXA控制)可以耦接在光电二极管和存储二极管之间。单独水平转移门(由信号TXB控制)可以耦接在存储二极管和浮动扩散节点之间。各种像素读出晶体管(例如，重置晶体管、源极跟随器晶体管、行选择晶体管等)可以耦接到浮动扩散节点，但是未在图3H中示出以防止不必要地模糊本实施方案。
图3I示出了作为图3A的光电二极管配置的变型的另一个示例。如图3I所示，传感器200可以包括限定光电二极管的边界的竖直转移门结构210(由信号TXC控制)，并且还可以包括附加的竖直转移门结构210′(由信号TXA控制)。竖直转移门210可以被配置成将电荷从区域199转移到浮动扩散区域FDC，然而竖直转移门210′可以被配置成将电荷从区域199转移到浮动扩散区域FD。
图3J是图3I所示的图像传感器200的顶视图。如图3J所示，电荷转移门210′可以是单个深沟槽柱或列，而结构210形成栅格。换句话说，竖直转移门210可以被配置为沟槽的矩阵或网格，其形成其中形成有相应光电二极管的狭槽的阵列。浮动扩散区域FD和FDC可以具有比光电二极管区域199更小的占有面积，并且可以形成在区域199的正上方。如果需要，其中使用附加竖直柱转移门的该配置可以被扩展到具有两个或更多个单独n-epi层的实施方案(参见例如图3C和图3E的实施方案)。
其中传感器200包括由栅格状结构围绕的柱状或单列竖直转移门的图3I和图3J的实施方案仅是示例性的。如果需要，可以在每个光电二极管区域中形成多于一个的柱状竖直转移门(例如，可以在周围栅格的每个狭槽中形成两个或更多个单独列竖直转移门)。
此外，其中栅格结构用作竖直转移门的图3I和图3J的实施方案也是示例性的。如果需要，栅格状结构可以替代地使用深p阱结构(参见例如图2A和图2C中的深P阱结构250)和/或深沟槽隔离结构(参见例如图2D)来形成栅格状结构。
图3K是至少部分地使用图3I和图3J的光电二极管配置来形成的像素201的示例性电路图。如图3K所示，像素201可以包括光电二极管(对应于图3I的区域199)。栅格状竖直转移门(由信号TXC控制)可以耦接在光电二极管和浮动扩散节点FDC之间。节点FDC可以选择性地耦接到抗光晕电源端子Vaapix(作为示例)。单柱竖直转移门(由信号TXA控制)可以耦接在光电二极管和浮动扩散节点FD之间。各种像素读出晶体管(例如，重置晶体管、源极跟随器晶体管、行选择晶体管等)可以耦接到浮动扩散节点FD，但未在图3K中示出以防止不必要地模糊本实施方案。
图3L示出了作为图3I的光电二极管配置的变型的另一个示例。如图3L所示，竖直电荷转移门210′可以与光电二极管区域199直接接触，但不与浮动扩散区域FD接触。竖直转移门210′还可以直接接触n阱区域219，该n阱区域可以用作存储二极管(SD)或存储器节点。如果需要，任选的屏蔽区域(诸如浅p型注入区域221)可以在层206的表面处形成在存储二极管区域219的正上方。电荷转移门222′(由信号TXB控制)可以耦接在n阱219与浮动扩散区域FD之间。未示出诸如重置门、源极跟随器晶体管和行选择晶体管的附加前侧像素结构以免不必要地模糊本发明的实施方案。
以这种方式配置时，竖直转移门210′可以用于将电荷从光电二极管区域199转移到n阱区域219(例如，选择性地断言控制信号TXA)。其中竖直转移门210′将电荷从单个外延区域199传送到存储二极管区域219的该示例仅是示例性的。如果需要，该配置可以被扩展以支持两个或更多个单独的n-epi层(参见例如图3C和图3E的实施方案)。
图3M是至少部分地使用图3L的光电二极管配置来形成的像素201的示例性电路图。如图3M所示，像素201可以包括光电二极管(对应于图3L的区域199)和存储/存储器二极管(对应于图3L的n阱区域219)。单列竖直转移门(由信号TXA控制)可以耦接在光电二极管和存储二极管之间。单独水平转移门(由信号TXB控制)可以耦接在存储二极管和浮动扩散节点FD之间。栅格状竖直转移门结构(由信号TXC控制)可以耦接在光电二极管和浮动扩散节点FDC之间。节点FDC可以选择性地耦接到抗光晕电源端子Vaapix或其他参考电压电平(作为示例)。各种像素读出晶体管(例如，重置晶体管、源极跟随器晶体管、行选择晶体管等)可以耦接到节点FD，但未在图3M中示出以防止不必要地模糊本实施方案。
图3N示出了其中传感器200包括至少三个单独n-epi层204的又一个合适实施方案。如图3N所示，传感器可以包括：生长在残余衬底202上的第一n-epi层204A、生长在n-epi层204A上的第一p-epi层206A、生长在p-epi层206A上的第二n-epi层204B、生长在n-epi层204B上的第二p-epi层206B、生长在p-epi层206B上的第三n-epi层204C以及生长在n-epi层204C上的第三p-epi层206C。任选地，层206C还可为形成p阱的层。
传感器200可以包括具有不同深度的竖直转移门结构210A、210B和210C。竖直转移门结构210C(由信号TXC控制)可以从前表面290一直向下延伸到残余衬底202。在该示例中，竖直转移门210C可以耦接到层204A、204B、204C(并且与其接触)，并且耦接到浮动扩散区域FDC。竖直转移门结构210B(由信号TXB控制)可以从前表面290一直向下延伸并且部分地延伸到层206A中。竖直转移门210B可以耦接到层204B、204C(并且与其接触)，并且耦接到浮动扩散区域FDB。竖直转移门结构210A(由信号TXA控制)可以从前表面290向下延伸并且部分地延伸到层206B中。竖直转移门210C可以仅耦接到层204C(并且与其接触)并且耦接到浮动扩散区域FD。一般来讲，层206C中的浮动扩散区域FDB和FDC是任选的。
图3O是至少部分地使用图3N的光电二极管配置来形成的像素201的示例性电路图。如图3O所示，像素201可以包括：第一光电二极管PDA(对应于层204A中的虚线区域)、竖直堆叠在PDA顶部上的第二光电二极管PDB(对应于层204B中的虚线区域)以及竖直堆叠在PDB顶部上的第三光电二极管PDC(对应于层204C中的虚线区域)。
可以通过断言信号TXC来选择性地激活第一竖直转移门以同时将电荷从PDA、PDB和PDC转移到浮动扩散节点FDC。可以通过断言信号TXB来选择性地激活第二竖直转移门以同时将电荷从PDB和PDC转移到浮动扩散节点FDB。可以通过断言信号TXA来选择性地激活第三竖直转移门以将电荷从PDC转移到浮动扩散节点FD。在图3O的像素201不包括浮动扩散节点FDB和FDC的情境下，第一竖直转移门可以用于将电荷从PDA和PDB转移到PDC，而第二竖直转移门可以用于将电荷从PDB转移到PDC。在这种情况下，第三竖直转移门可以随后切换到用于将任何累积和转移的电荷从PDC转移到节点FD。
其中传感器200包括具有不同深度/长度的三个竖直转移门的图3N的示例仅是示例性的。如果需要，图像传感器200可以包括具有至少两个不同深度或至少四个不同深度的竖直转移门，其中至少一部分包括栅格状竖直转移门结构并且其中至少另一部分包括单柱/列竖直转移门结构。具有不同深度的竖直栅极可以用于将任何深光电二极管读出到前表面或在任何数量的埋入二极管之间转移。
图4A示出了其中传感器200包括位于顶部p-epi层206中的多个附加结构的另一个示例。如图4A所示，由深n阱270和n阱220形成的深注入光电二极管可以形成在层206中(共同标记为区域199′)。任选的屏蔽区域(诸如浅p型注入区域221B)可以在层206的表面处形成在n阱220的正上方。由浅n阱272形成的浅注入光电二极管也可以在层206中形成在深n阱270上方。任选的屏蔽区域(诸如浅p型注入区域221A)可以在层206的表面处形成在浅n阱272的正上方。
在图4A的示例中，第一水平转移门(由信号TXA控制)可以被配置成将来自浅注入光电二极管的累积电荷(例如，n阱区域272中的电荷)转移到浮动扩散区域FDA。第二水平转移门(由信号TXB控制)可以被配置成将来自深注入光电二极管的累积电荷(例如，n型区域199′中的电荷)转移到浮动扩散区域FDB。竖直转移门210(由信号TXC控制)可以被配置成将来自深外延光电二极管的累积电荷(例如，n-epi区域199中的电荷)转移到浮动扩散区域FDC。
如果需要，也可以在层206中形成其他类型的像素读出电路和半导体部件。图4A的配置可以被扩展以支持多个外延光电二极管区域、栅格状和单柱竖直转移门、具有不同深度的竖直转移门结构、一个或多个浮动扩散区域、一个或多个光电二极管或存储二极管等。
图4B是至少部分地使用图4A的光电二极管配置来形成的像素201的示例性电路图。如图4B所示，像素201可以包括：第一光电二极管PDA(对应于图4A中的区域199)、竖直堆叠在PDA顶部上的第二光电二极管PDB(对应于区域199′)以及竖直堆叠在PDB顶部上的第三光电二极管PDC(对应于区域272)。
光电二极管PDA(例如，基于外延层的光电二极管)可以经由第一电荷转移门(例如，由信号TXA控制的水平电荷转移门)将累积电荷传送到浮动扩散节点FDA。光电二极管PDB(例如，深注入的光电二极管)可以经由第二电荷转移门(例如，由信号TXB控制的水平电荷转移门)将累积电荷传送到浮动扩散节点FDB。光电二极管PDC(例如，浅注入的光电二极管)可以经由第三电荷转移门(例如，由信号TXC控制的竖直深沟槽电荷转移门)将累积电荷传送到浮动扩散节点FDC。各种像素读出晶体管(例如，重置晶体管、源极跟随器晶体管、行选择晶体管等)可以耦接到浮动扩散节点FDA、FDB和FDC，但未在图4B中示出以防止不必要地模糊本实施方案。
图4C示出了其中传感器200可以包括在顶层206中形成的n型器件(例如，n沟道金属氧化物半导体或“NMOS”晶体管)和p型器件(例如，p沟道金属氧化物半导体或“PMOS”晶体管)的另一个示例。如图4C所示，可以在层206中形成一个或多个NMOS晶体管284和PMOS晶体管282。P沟道晶体管282可以形成在n阱(诸如层206中的n阱区域280)中。图4C的配置可以被扩展以支持多个外延光电二极管区域、栅格状和单柱竖直转移门、具有不同深度的竖直转移门结构、一个或多个浮动扩散区域、一个或多个光电二极管或存储二极管等。
图4D还示出了如何可以从背侧减薄残余衬底202以减小衬底202的厚度。可以在n-epi层204上方形成任何类型的半导体结构或任何数量的附加n型或p型层/阱/区域，如椭圆288所示。此外，在减薄过程之后，可以在传感器200的后表面处形成背侧钝化层286(例如，可以使用浅p型注入来形成的膜)。背侧减薄步骤和背侧钝化衬垫286也可以应用于图2A至图2D、图3A至图3O和图4A至图4C的实施方案中所示类型的传感器200。
图5是用于制造结合图2至图4所示类型的图像传感器的示例性步骤的流程图。在步骤500处，可以获得支撑衬底(有时称为衬底或载体衬底)。支撑衬底可以是p掺杂的或n掺杂的。
在步骤502处，可以在支撑衬底上形成残余衬底层。在使用p型支撑衬底的示例中，可以在支撑衬底上形成残余p型衬底层以便为随后的外延生长提供清洁的结晶界面。
在使用n型支撑衬底的另一个示例中，可以在支撑衬底上形成残余n型衬底层以便为随后的外延生长提供清洁的结晶界面。
在步骤504处，可以在残余衬底层上形成一个或多个n型外延层和/或p型外延层。一般来讲，外延层可以是交替的n-epi层和p-epi层。在步骤504期间形成的每个外延层可以具有不同的厚度或相同的厚度以及任何合适的掺杂物浓度分布。在步骤506处，可以任选地在最上面的p型层或阱中形成一个或多个深或浅的注入区域。
在步骤508处，可以通过外延层并至少部分地通过残余衬底层形成竖直电荷转移门结构。为了形成竖直电荷转移门结构，可以首先从前表面蚀刻沟槽一直向下到残余衬底，然后可以形成氧化物衬垫，并且随后可以用掺杂栅极导电材料填充沟槽。然后，可以使栅极材料中的掺杂物扩散通过栅极氧化物衬垫以形成围绕氧化物衬垫的p型区域(参见例如至少在图3A至图3C、图3E、图3G等中的p型区域216)。可替代地，氧化物衬垫可以是p掺杂的以提供用于扩散到区域216中的掺杂物。
在步骤510处，可以在第二p-epi层上形成附加的前侧像素电路结构，诸如浮动扩散区域、存储二极管、电荷转移门、重置门、源极跟随器晶体管和/或行选择晶体管。然后可以在前侧像素电路结构上形成随后形成的电介质堆叠(有时称为互连堆叠)以用于提供期望的电气布线。
在步骤512处，然后可以移除支撑衬底。如果需要，可以在步骤510之前移除支撑衬底。在步骤514处，可以执行背侧减薄操作以减薄残余衬底的后表面(例如，经由化学机械平面化或“CMP”过程)。在步骤516处，可以在残余衬底的已减薄背侧表面上形成背侧钝化层(例如，使用浅p型注入来形成的背侧膜)。
图5的步骤仅是示例性的并且不旨在限制本实施方案的范围。一般来讲，可以省略一些步骤，可以插入附加步骤，并且可以改变步骤的顺序。此外，上面结合图2至图5描述的其中某些部分是n型而其他部分是p型的实施方案仅是示例性的。在其他合适的实施方案中，掺杂类型可以交换(例如，当前描述为n型的区域可以替代地是p掺杂的，并且当前描述为p型的区域可以替代地是n掺杂的)。
图6A是根据一个实施方案的具有两个竖直堆叠光电二极管的图像传感器像素(诸如像素600)的电路图。如图6A所示，像素600可以包括：第一光电二极管PDA(例如，包括n型外延层的光电二极管)、第二光电二极管PDB(例如，包括n型外延层或n型注入区域的光电二极管)、浮动扩散区域FD、用于将电荷从PDA转移到PDB的第一电荷转移门(由信号TXA控制)、用于将电荷从PDB转移到FD的第二电荷转移门(由信号TXB控制)、耦接在电源线Vaapix与浮动扩散节点之间的重置晶体管(由信号RST控制)以及源极跟随器晶体管SF，其具有耦接到电源线Vaapix的漏极端子、短接到浮动扩散节点的栅极端子以及经由行选择晶体管(由信号RS控制)耦接到像素输出线Pixout的源极端子。每个光电二极管的p型端子可以短接到地电源线Vss(通常经由p型结构)。一般来讲，可以在顶部前侧层(例如，图2至图4所示的层206或206B)中形成重置晶体管、源极跟随器晶体管、行选择晶体管和其他像素读出晶体管。
以这种方式配置时，光电二极管PDA可以具有第一钉扎电位电平，光电二极管PDB可以具有高于第一钉扎电位的第二钉扎电位电平，并且浮动扩散区域应当具有甚至高于第二钉扎电位的第三电位电平。当从像素600读出信号时，可以首先通过在第一时间段期间断言信号TXB将累积电荷从PDB转移到浮动扩散区域。在第一时间段之后的第二时间段期间，然后可以通过同时断言信号TXA和TXB将电荷从PDA转移到浮动扩散区域。
图6B是图6A的像素电路600的横截面侧视图。如图6B所示，像素600可以包括：竖直堆叠光电二极管PDA和PDB(例如，使用外延层和/或扩散区域来形成的光电二极管，如图2至图4所示)、用于将电荷从PDA传送到PDB的竖直转移门210以及用于将电荷从PDB传送到浮动扩散区域的转移门602。像素隔离区域610可以至少部分地围绕竖直堆叠光电二极管，并且可以使用图2至图4中所示的DTI结构210′来实现。
形成晶体管602的表面通常称为“前”侧。晶体管602沿着前表面将电荷转移到浮动扩散区域，并且因此有时被称为“水平”转移门。可以在前表面上形成层间电介质(ILD)堆叠650，其可以包括用于将各种像素部件耦接在一起的互连通路。可以在传感器的背侧上形成硅防反射涂层(ARC)材料612。微透镜614可以在ARC膜612上形成，并且微透镜ARC衬垫可以在微透镜614上形成。具有多个竖直堆叠光电二极管的图像传感器可以包括滤色器阵列(CFA)或者不需要包括任何滤色器部件(即，可以不需要或不使用单独的滤色器阵列)。如图6B的示例所示，光618可以从图像传感器的背侧进入。这种类型的成像配置被称为背侧照明(BSI)。如果需要，竖直堆叠光电二极管和竖直深沟槽转移门也可以用于支持前侧照明(FSI)，其中光通过互连堆叠650从传感器的前侧进入。
图7A是根据一个实施方案的具有三个竖直堆叠光电二极管的图像传感器像素(诸如像素700)的电路图。如图7A所示，像素700可以包括：第一光电二极管PDA、第二光电二极管PDB、第三光电二极管PDC(例如，包括n型外延层或n型注入区域的光电二极管)、浮动扩散区域FD、用于将电荷从PDA转移到PDB的第一电荷转移门(由信号TXA控制)、用于将电荷从PDB转移到PDC的第二电荷转移门(由信号TXB控制)、用于将电荷从PDC转移到浮动扩散区域FD的第三电荷转移门(由信号TXC控制)、耦接在电源线Vaapix与浮动扩散节点之间的重置晶体管(由信号RST控制)以及源极跟随器晶体管SF，其具有耦接到电源线Vaapix的漏极端子、短接到浮动扩散节点的栅极端子以及经由行选择晶体管(由信号RS控制)耦接到像素输出线Pixout的源极端子。
以这种方式配置时，光电二极管PDA可以具有第一钉扎电位电平，光电二极管PDB可以具有高于第一钉扎电位的第二钉扎电位电平，光电二极管PDC可以具有高于第二钉扎电位的第三钉扎电位电平，并且浮动扩散区域可以具有甚至高于第三钉扎电位的第四电位电平。当从像素700读出信号时，可以首先通过在第一时间段期间断言信号TXC将累积电荷从PDC转移到浮动扩散区域。在第一时间段之后的第二时间段期间，然后可以通过同时断言信号TXB和TXC将累积电荷从PDB转移到浮动扩散区域。在第二时间段之后的第三时间段期间，然后可以通过同时断言信号TXA、TXB和TXC将累积电荷从PDA转移到浮动扩散区域。
图7B是图7A的像素电路700的横截面侧视图。如图7B所示，像素700可以包括：竖直堆叠光电二极管PDA、PDB和PDC(例如，使用外延层和/或扩散区域来形成的光电二极管，如图2至图4所示)、用于将电荷从PDA传送到PDB的竖直转移门TXA、用于将电荷从PDB传送到PDC的竖直转移门TXB以及用于将电荷从PDC传送到浮动扩散区域的水平转移门TXC。与图6B类似的前侧和背侧结构不必重述以避免重复描述。
具体地，竖直转移门TXA可以仅用于将电荷从PDA转移到PDB而不转移到PDC。这可以通过使p掺杂区域750将光电二极管PDC与门TXA分开来实现。在一种合适的布置中，光电二极管PDC可以经由注入来形成(参见例如图4的配置，其中通过在p-epi层中注入n阱来形成上光电二极管)。在另一种合适的布置中，光电二极管PDC可以是外延光电二极管，但反掺杂可以用于形成将PDC的n-epi层与竖直深沟槽栅隔离的反掺杂p区。
图8A是根据一个实施方案的可使用卷帘快门方案操作的双转换增益图像传感器像素(诸如像素800)的电路图。与图6A的像素600相比，像素800还可以使用至少两个堆叠光电二极管和竖直电荷转移结构来形成，并且可以包括插置在浮动扩散节点和重置晶体管之间的附加双转换增益晶体管(由信号DCG控制)。在读出操作期间，DCG晶体管可以选择性地接通或断开以将像素800配置成低转换增益模式或高转换增益模式。如果在电荷转移期间接通双转换增益晶体管，则双转换增益晶体管可以向浮动扩散节点提供附加电容C，这有效地将像素800置于低转换增益模式。如果在电荷转移期间断开双转换增益晶体管，则在浮动扩散节点处将仅看到固有电容，这有效地将像素800置于高转换增益模式。
图8B是示出与使用卷帘快门方案来操作图8A的图像传感器像素相关联的相关波形的行为的时序图。如图8B所示，在重置周期Treset期间，信号TXA、TXB、DCG和RST可以同时被施加脉冲为高。随后，向光电二极管PDA和PDB提供时间来积分和累积电荷。
在读出周期Treadout期间，可以断言行选择信号RS。可以通过以下操作从光电二极管PDB读出电荷：首先对信号RST施加脉冲，然后对重置电平进行采样(例如，由对采样保持重置或“SHR”信号施加脉冲来表示)，对信号TXB施加脉冲，并且随后对转移信号电平进行采样(例如，由对采样保持信号或“SHS”信号施加脉冲来表示)。从初始重置脉冲到在读出期间TXB施加脉冲为高的时间段是光电二极管PDB的积分时间Tint_B。然后可以通过以下操作从光电二极管PDA读出电荷：首先对信号RST施加脉冲，然后对重置电平进行采样，同时对信号TXA和TXB施加脉冲，并且随后对转移信号电平进行采样。从初始重置脉冲到在读出期间TXA施加脉冲为高的时间段是光电二极管PDA的积分时间Tint_A。
为了将像素800置于低转换增益模式，可以在整个读出周期中断言信号DCG(如波形810所指示)。为了将像素800置于高转换增益模式，仅当信号RST在Treadout期间被施加脉冲为高时，信号DCG可以被施加脉冲为高(如虚线波形812所指示)。这种类型的顺序读出方案有时称为相关双采样(CDS)，其中通过获取采样的重置信号和采样的转移信号之间的差来计算图像信号。如果需要，也可以使用其他类型的读出方案。
图9A是具有并行存储节点并且可使用全局快门方案来操作的双转换增益图像传感器像素(诸如像素900)的电路图。与图8A的像素800相比，像素900还可以包括至少两个堆叠光电二极管PDA和PDB以及相关联竖直电荷转移结构(由信号SG、TXA、TXB和TXD控制)。具体地，由信号SG控制的晶体管可以短接到光电二极管PDA和PDB。像素900还可以包括两个并行存储二极管SDA和SDB，其可以经由外延或注入来形成。存储节点SDA可以用于存储在光电二极管PDA中累积的电荷，而存储节点SDB可以用于存储在光电二极管PDB中累积的电荷。如果使用外延层来形成存储二极管(如图2的布置中那样)，则由信号TXC和TXE控制的转移门也可以是竖直(深沟槽)转移门。然而，如果使用注入来形成存储二极管，则也可以使用水平转移门来实现由信号TXC和TXE控制的转移门。
光电二极管PDA可以具有第一钉扎电位电平，光电二极管PDB可以具有高于第一钉扎电位的第二钉扎电位电平，存储二极管SDA和SDB可以具有高于第二钉扎电位的第三钉扎电位电平，并且浮动扩散区域可以具有甚至高于第三钉扎电位的第四电位电平。可以断言信号TXA以将电荷从PDA转移到PDB。可以断言信号TXB以将电荷从PDB转移到SDA。可以断言信号TXD以将电荷从PDB转移到SDB。可以断言信号TXC以将电荷从SDA转移到FD。可以断言信号TXE以将电荷从SDB转移到FD。
图9B是示出与使用全局快门方案来操作图9A的图像传感器像素相关联的相关波形的行为的时序图。在全局重置周期Tglobal_reset期间，信号RST和DCG可以被断言，而信号TXE和TXC可以被顺序地施加脉冲为高以分别重置存储二极管SDA和SDB。可以在整个Tglobal_reset期间断言信号SG以便也重置光电二极管PDA和PDB。在重置后，允许光电二极管PDA和PDB积分并累积电荷。
在全局存储周期Tglobal_storage期间，控制信号TXD可以被施加脉冲为高以将电荷从PDB转移到SDB，并且随后控制信号TXA和TXB可以同时被施加脉冲为高以经由PDB将电荷从PDA转移到SDA。从信号SG的解除断言到在Tglobal_storage期间TXA/TXB施加脉冲为高的时间段表示全局积分时间Tint。
在读出周期Treadout期间，可以断言行选择信号RS。首先可以通过以下操作从光电二极管PDB读出电荷：首先对信号RST施加脉冲，然后对重置电平进行采样(通过对SHR施加脉冲)，对信号TXE施加脉冲以将电荷从SDB转移到FD，并且随后对转移信号电平进行采样(通过对SHS施加脉冲)。然后可以通过以下操作从光电二极管PDA读出电荷：首先对信号RST施加脉冲，然后对重置电平进行采样，对信号TXC施加脉冲以将电荷从SDA转移到FD，并且随后对转移信号电平进行采样。
为了将像素900置于低转换增益模式，可以在整个读出周期中断言信号DCG(如波形910所指示)。为了将像素900置于高转换增益模式，仅当信号RST在Treadout期间被施加脉冲为高时，信号DCG可以被施加脉冲为高(如虚线波形912所指示)。这种类型的读出方案有时称为相关双采样(CDS)，其中通过获取采样的重置信号和采样的转移信号之间的差来计算图像信号。如果需要，也可以使用其他类型的读出方案。
图10A是具有串行存储节点并且可使用全局快门配置来操作的双转换增益图像传感器像素(诸如像素1000)的电路图。与图9A的像素900相比，像素1000还可以包括至少两个堆叠光电二极管PDA和PDB以及相关联竖直电荷转移结构(由信号SG、TXA和TXB控制)。具体地，由信号SG控制的晶体管可以短接到光电二极管PDA和PDB。
像素1000还可以包括两个串行存储二极管SDA和SDB，其可以经由外延或注入来形成。存储节点SDA可以用于存储在光电二极管PDA中累积的电荷，而存储节点SDB可以用于存储在光电二极管PDB中累积的电荷。如果使用外延层来形成存储二极管(如图2的布置中那样)，则由信号TXC和TXD控制的转移门也可以是竖直(深沟槽)转移门。然而，如果使用注入来形成存储二极管，则也可以使用水平转移门来实现由信号TXC和TXD控制的转移门。像素1000可以使用比像素900更少的转移门。
光电二极管PDA可以具有第一钉扎电位电平，光电二极管PDB可以具有高于第一钉扎电位的第二钉扎电位电平，存储二极管SDA可以具有高于第二钉扎电位的第三钉扎电位电平，存储二极管SDB可以具有高于第三钉扎电位的第四钉扎电位电平，并且浮动扩散区域可以具有甚至高于第四钉扎电位的第五电位电平。可以断言信号TXA以将电荷从PDA转移到PDB。可以断言信号TXB以将电荷从PDB转移到SDA。可以断言信号TXC以将电荷从SDA转移到SDB。可以断言信号TXD以将电荷从SDB转移到FD。
图10B是示出与使用全局快门配置来操作图像传感器像素1000相关联的相关波形的行为的时序图。在全局重置周期Tglobal_reset期间，信号RST和DCG可以被断言，而信号TXC和TXD同时被施加脉冲为高以重置存储二极管SDA和SDB。可以在整个Tglobal_reset期间断言信号SG以便也重置光电二极管PDA和PDB。在重置后，允许光电二极管PDA和PDB积分并累积电荷。
在全局存储周期Tglobal_storage期间，控制信号TXB和TXC可以同时被施加脉冲为高以将电荷从PDB转移到SDB，并且随后控制信号TXA和TXB可以同时被施加脉冲为高以经由PDB将电荷从PDA转移到SDA。从信号SG的解除断言到在Tglobal_storage期间TXA/TXB施加脉冲为高的时间段表示全局积分时间Tint。
在读出周期Treadout期间，可以断言行选择信号RS。首先可以通过以下操作从光电二极管PDB读出电荷：首先对信号RST施加脉冲，然后对重置电平进行采样(通过对SHR施加脉冲)，对信号TXD施加脉冲以将电荷从SDB转移到FD，并且随后对转移信号电平进行采样(通过对SHS施加脉冲)。然后可以通过以下操作从光电二极管PDA读出电荷：首先对信号RST施加脉冲，然后对重置电平进行采样，同时对信号TXC和TXD施加脉冲以将电荷从SDA转移到FD，并且随后对转移信号电平进行采样。
为了将像素1000置于低转换增益模式，可以在整个读出周期中断言信号DCG(如波形1010所指示)。为了将像素1000置于高转换增益模式，仅当信号RST在Treadout期间被施加脉冲为高时，信号DCG可以被施加脉冲为高(如虚线波形1012所指示)。这种类型的读出方案有时称为相关双采样(CDS)，其中通过获取采样的重置信号和采样的转移信号之间的差来计算图像信号。如果需要，也可以使用其他类型的读出方案。
以上结合图2至图10描述和示出的其中每个像素电路包括至少两个竖直堆叠光电二极管的示例仅是示例性的，并不用于限制本实施方案的范围。如果需要，每个像素电路可包括三个或更多个竖直堆叠光二级管，以及具有相同或不同深度的任何合适数量的竖直(深沟槽)转移门、任何数量的浮动扩散区、任何数量的存储/存储器二极管区以及用于在卷帘快门配置或全局快门配置下操作像素的任何类型的相关联的像素读出电路。上述技术可在背照式图像传感器或前照式图像传感器上实现。
前述内容仅仅是对本发明原理的示例性说明，并且本领域技术人员可以进行多种修改。上述实施方案可单独实施或以任意组合方式实施。

Claims (20)

1.一种图像传感器，包括：
前表面(290)和后表面(292)；
第一掺杂类型的第一层(206)，所述第一层形成在所述前表面处；
第二掺杂类型的第二层(204)，所述第二掺杂类型不同于所述第一掺杂类型，所述第二层插置在所述第一层和所述后表面之间；和
竖直转移门(210)，所述竖直转移门选择性地将电荷从所述第二层朝向所述前表面转移。
2.根据权利要求1所述的图像传感器，其中所述竖直转移门包括电介质栅极衬垫(214)。
3.根据权利要求1所述的图像传感器，其中所述竖直转移门包括由所述第一掺杂类型的掺杂区域(216)围绕的沟槽。
4.根据权利要求1所述的图像传感器，其中所述竖直转移门接收可调整控制信号(TXA)。
5.根据权利要求1所述的图像传感器，其中所述竖直转移门包括栅格状结构。
6.根据权利要求5所述的图像传感器，还包括：
单柱竖直转移门(210’)，所述单柱竖直转移门由栅格状竖直转移门围绕。
7.根据权利要求1所述的图像传感器，其中所述竖直转移门包括单柱竖直转移门(210’)。
8.根据权利要求1所述的图像传感器，其中所述第二层包括外延层。
9.根据权利要求1所述的图像传感器，还包括：
在所述后表面处形成的残余衬底层(202)、插置在所述残余衬底层和所述第一层之间的所述第二层、以及从所述前表面延伸并至少部分地延伸到所述残余衬底层中的所述竖直转移门。
10.根据权利要求1所述的图像传感器，还包括：
所述第二掺杂类型的区域，所述竖直转移门与所述区域和所述第二层(224)接触。
11.根据权利要求1所述的图像传感器，其中所述图像传感器被配置成通过所述后表面接收入射光。
12.一种图像传感器，包括：
第一掺杂类型的第一层(204A)；
第二掺杂类型的第二层(206A)，所述第二掺杂类型不同于所述第一掺杂类型，所述第二层形成在所述第一层上；
所述第一掺杂类型的第三层(204B)，所述第三层形成在所述第二层上；和
竖直转移门(210)，所述竖直转移门与所述第一层和所述第三层接触。
13.根据权利要求12所述的图像传感器，其中所述竖直转移门包括由所述第二掺杂类型的区域(216)围绕的电介质栅极衬垫(214)。
14.根据权利要求12所述的图像传感器，其中所述第一层(204A)包括外延层。
15.根据权利要求14所述的图像传感器，其中所述第二层(206A)包括另一个外延层。
16.根据权利要求12所述的图像传感器，还包括：
所述第二掺杂类型的第四层(206B)，所述第四层形成在所述第三层上并且选自外延层和阱注入。
17.一种形成图像传感器的方法，所述方法包括：
形成第一掺杂类型的第一层(204)；
在所述第一层上方形成第二层(206)，所述第二层具有不同于所述第一掺杂类型的第二掺杂类型；
在所述第二层中形成所述第一掺杂类型的区域(224)；以及
形成竖直转移门(210)，所述竖直转移门选择性地将电荷从所述第一层朝向所述区域转移。
18.根据权利要求17所述的方法，其中形成所述竖直转移门包括：
蚀刻(508)延伸穿过至少所述第一层和所述第二层的沟槽；
在所述沟槽中形成电介质衬垫(214)；
用导电材料(212)填充所述沟槽；以及
形成围绕所述沟槽的掺杂区域(216)，所述掺杂区域具有所述第二掺杂类型。
19.根据权利要求17所述的方法，其中形成所述第一层包括形成n型外延层。
20.根据权利要求17所述的方法，还包括：
在所述第二层上形成第三层(204B)，所述第三层具有所述第一掺杂类型，其中所述竖直转移门耦接到所述第一层(204A)和所述第三层。
CN201880022559.0A 2017-04-05 2018-04-04 具有竖直堆叠光电二极管和竖直转移门的图像传感器 Pending CN110520994A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/480,076 US20180294304A1 (en) 2017-04-05 2017-04-05 Image sensors with vertically stacked photodiodes and vertical transfer gates
US15/480,076 2017-04-05
PCT/US2018/025992 WO2018187402A1 (en) 2017-04-05 2018-04-04 Image sensors with vertically stacked photodiodes and vertical transfer gates

Publications (1)

Publication Number Publication Date
CN110520994A true CN110520994A (zh) 2019-11-29

Family

ID=62028153

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880022559.0A Pending CN110520994A (zh) 2017-04-05 2018-04-04 具有竖直堆叠光电二极管和竖直转移门的图像传感器

Country Status (5)

Country Link
US (1) US20180294304A1 (zh)
EP (1) EP3577691A1 (zh)
JP (1) JP2020517099A (zh)
CN (1) CN110520994A (zh)
WO (1) WO2018187402A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111246133A (zh) * 2020-01-09 2020-06-05 Oppo广东移动通信有限公司 一种图像传感器及图像处理方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10491877B1 (en) * 2017-12-21 2019-11-26 Facebook Technologies, Llc Depth camera assembly using multiplexed sensor phase measurements to determine depth using fringe interferometry
US11716548B2 (en) 2018-03-13 2023-08-01 Meta Platforms Technologies, Llc Timing of multiplexed sensor phase measurements in a depth camera assembly for depth determination using fringe interferometry
JP2019165136A (ja) * 2018-03-20 2019-09-26 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置およびその製造方法、並びに電子機器
JP7280034B2 (ja) * 2018-12-03 2023-05-23 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、固体撮像素子の製造方法、および電子機器
KR102617087B1 (ko) 2019-02-01 2023-12-26 삼성전자주식회사 플로팅 디퓨전 및 확장 패턴을 갖는 반도체 소자
JP2020181932A (ja) * 2019-04-26 2020-11-05 ブリルニクス インク 固体撮像装置、固体撮像装置の製造方法、および電子機器
JPWO2021256162A1 (zh) * 2020-06-18 2021-12-23
FR3127329B1 (fr) * 2021-09-17 2024-01-26 St Microelectronics Crolles 2 Sas Pixel d'image et de profondeur

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101997016A (zh) * 2009-08-07 2011-03-30 美商豪威科技股份有限公司 具有含多个沟道子区域的传输栅极的图像传感器
CN102170529A (zh) * 2010-01-29 2011-08-31 索尼公司 三维mos晶体管、固体摄像器件及其制造方法和电子装置
US20140151533A1 (en) * 2008-06-09 2014-06-05 Sony Corporation Solid-state imaging device, drive method thereof and electronic apparatus

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2216817B1 (fr) * 2009-02-05 2014-01-08 STMicroelectronics (Crolles 2) SAS Capteur d'images à semiconducteur à éclairement par la face arrière
CN104205333B (zh) * 2012-04-02 2017-04-12 索尼半导体解决方案公司 图像拾取单元和电子设备
US9054007B2 (en) * 2013-08-15 2015-06-09 Omnivision Technologies, Inc. Image sensor pixel cell with switched deep trench isolation structure
KR102582122B1 (ko) * 2016-07-11 2023-09-21 삼성전자주식회사 이미지 센서 및 이를 포함하는 전자 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140151533A1 (en) * 2008-06-09 2014-06-05 Sony Corporation Solid-state imaging device, drive method thereof and electronic apparatus
CN101997016A (zh) * 2009-08-07 2011-03-30 美商豪威科技股份有限公司 具有含多个沟道子区域的传输栅极的图像传感器
CN102170529A (zh) * 2010-01-29 2011-08-31 索尼公司 三维mos晶体管、固体摄像器件及其制造方法和电子装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111246133A (zh) * 2020-01-09 2020-06-05 Oppo广东移动通信有限公司 一种图像传感器及图像处理方法

Also Published As

Publication number Publication date
WO2018187402A1 (en) 2018-10-11
EP3577691A1 (en) 2019-12-11
JP2020517099A (ja) 2020-06-11
US20180294304A1 (en) 2018-10-11

Similar Documents

Publication Publication Date Title
CN110494982A (zh) 具有竖直堆叠光电二极管和竖直转移门的图像传感器
CN110520994A (zh) 具有竖直堆叠光电二极管和竖直转移门的图像传感器
US9865632B2 (en) Image sensor pixel with memory node having buried channel and diode portions formed on N-type substrate
JP2020517102A5 (zh)
CN102446940B (zh) 图像传感器中的光侦测器隔离
US7132724B1 (en) Complete-charge-transfer vertical color filter detector
US9245917B2 (en) Vertically stacked image sensor
US6930336B1 (en) Vertical-color-filter detector group with trench isolation
JP6079502B2 (ja) 固体撮像素子および電子機器
US8048711B2 (en) Method for forming deep isolation in imagers
US9070611B2 (en) Image sensor with controllable vertically integrated photodetectors
CN110581147A (zh) 具有多光电二极管图像像素和竖直转移门的图像传感器
US6586789B1 (en) Pixel image sensor
EP1562367A1 (en) CMOS image sensor formed on an N-type substrate
JP2020517099A5 (zh)
US10741593B1 (en) Vertical transfer gate storage for a global shutter in an image sensor
US7777259B2 (en) Multi-well CMOS image sensor and methods of fabricating the same
CN107566764B (zh) 图像传感器及其制造方法
US20130026594A1 (en) Image sensor with controllable vertically integrated photodetectors
US20190355778A1 (en) Vertical overflow drain combined with vertical transistor
TW202209657A (zh) 具有低色彩串擾的高動態範圍分割像素cmos影像感測器
CN110300272A (zh) 堆叠芯片图像传感器和操作能够同时积聚电子和空穴的图像传感器的方法
US8946612B2 (en) Image sensor with controllable vertically integrated photodetectors
US8736728B2 (en) Image sensor with controllable vertically integrated photodetectors
US20150091114A1 (en) Elemental Stacked Image Sensor

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20191129