TW201737696A

TW201737696A - 固態成像元件，成像裝置及電子裝置

Info

Publication number: TW201737696A
Application number: TW106104998A
Authority: TW
Inventors: 泉原邦彦
Original assignee: 新力股份有限公司
Priority date: 2016-03-31
Filing date: 2017-02-16
Publication date: 2017-10-16
Also published as: CN108886589B; JP2017183658A; US20190104260A1; CN108886589A; US10798318B2; WO2017169878A1; TWI758275B

Abstract

一種固態成像元件包含包含具有一像素陣列單元之一像素電路之一第一基板，及一第二基板。該第二基板包含：信號處理電路，其等處理來自該像素陣列單元之信號；及一佈線層，其中佈線區域電連接至該等信號處理電路之各自者。各信號處理電路具有一相同電路圖案。堆疊該第二基板及該第一基板。各佈線區域之一佈線圖案係不同的。

Description

固態成像元件，成像裝置及電子裝置

本發明係關於一種固態成像元件、一種成像裝置及一種電子裝置，且明確言之，本發明係關於一種固態成像元件、一種成像裝置及一種電子裝置，透過其等可以一低成本實施使用分割曝光之一組態。

在相關技術中，當製造其面積大於一曝光裝置之一曝光範圍之一固態成像元件時，使用其中一固態成像元件被分割成複數個區域且針對各分割區域執行一曝光之分割曝光(舉例而言，參考PTL 1)。另外，在相關技術中，為增大一固態成像元件之一孔徑比，使用一層壓技術，其中包含一像素陣列單元之一像素電路及一信號處理電路形成於不同半導體基板中，且兩個半導體基板經層壓且電連接(舉例而言，參考PTL 2)。因此，舉例而言，當製造其面積大於一曝光裝置之一曝光範圍之具有一層壓結構之一固態成像元件時，針對各半導體基板執行分割曝光。然而，在分割曝光中，針對各分割區域使用一不同光罩，高精度對準在分割區域之一連接部分中係必需的，製程係複雜的，且製造成本增加。因此，提出一種層壓其中形成包含一像素陣列單元之一像素電路之一第一基板及其中形成複數個信號處理電路之一第二基板且因此減小成本之技術(舉例而言，參考PTL 3)。 [引用列表] [專利文獻] [PTL 1] JP 2902506B [PTL 2] JP 4497844B [PTL 3] JP 2015-216334A

[技術問題] 順便提及，在PTL 3中之上述技術中，當其中提供一信號處理電路之複數個基板經配置並層壓於一像素電路中時，配置並層壓其中形成相同佈線之基板。此處，當可使用層壓於一像素電路中之複數個經配置基板中所提供之相同區塊中之任一區塊來實施一裝置之全部程序時，引起複數個基板中之任一基板之一區塊起作用且其他基板之區塊變為一備用狀態，其係停用一功能之一狀態。相應地，備用狀態中之區塊變成一無用組態。因此，存在製造成本增加之一風險。另外，在分割曝光中，為根據一分割區域之一位置提供一不同功能，製備包含具有根據分割位置之功能之不同信號處理電路之一基板或根據分割位置層壓對應不同信號處理電路，此消耗許多時間及努力。因此，存在製造成本增加之一風險。此外，在分割曝光中，即使全部分割區域具有相同電路圖案，仍產生各分割區域之電氣特性之一差異。因此，存在信號程序不同步且信號處理結果不統一之一風險。因此，存在影像品質降低之一風險。已鑑於上述境況作出本發明。明確言之，本發明經提供而以低成本在使用分割曝光之一組態中達成高影像品質。 [問題之解決方案] 根據本發明之一第一態樣，提供一種固態成像元件，其中層壓其中形成包含一像素陣列單元之一像素電路之一第一基板及其中形成複數個信號處理電路之一第二基板，且在該第二基板之一最上層上層壓藉由改變形成在該第二基板中之該複數個信號處理電路之各者之一佈線圖案而改變一電路組態之一一次曝光佈線層。該一次曝光佈線層可為該第二基板中之整個佈線層之一部分且可層壓在除該部分外之一佈線層上方之一層上。該一次曝光佈線層可為該第二基板中之整個佈線層。在該一次曝光佈線層中，在其中一邏輯電路形成於該第二基板中之一部分中，可針對該等信號處理電路之各者獨立地形成一佈線圖案。在該等信號處理電路之各者中之一基板層中，可依一相同圖案形成相同元件。根據本發明之第一態樣，提供一種成像裝置，其中層壓其中形成包含一像素陣列單元之一像素電路之一第一基板及其中形成複數個信號處理電路之一第二基板，且在該第二基板之一最上層上層壓藉由改變形成在該第二基板中之該複數個信號處理電路之各者之一佈線圖案而改變一電路組態之一一次曝光佈線層。根據本發明之第一態樣，提供一種電子裝置，其中層壓其中形成包含一像素陣列單元之一像素電路之一第一基板及其中形成複數個信號處理電路之一第二基板，且在該第二基板之一最上層上層壓藉由改變形成在該第二基板中之該複數個信號處理電路之各者之一佈線圖案而改變一電路組態之一一次曝光佈線層。根據本發明之第一態樣，層壓其中形成包含一像素陣列單元之一像素電路之一第一基板及其中形成複數個信號處理電路之一第二基板，且在該第二基板之一最上層上層壓藉由改變形成在該第二基板中之複數個信號處理電路之各者之一佈線圖案而改變一電路組態之一一次曝光佈線層。根據本發明之一第二態樣，提供一種固態成像元件，其中層壓其中形成包含一像素陣列單元之一像素電路之一第一基板及其中形成複數個信號處理電路之一第二基板。該等信號處理電路具有包含2ⁿ 個類型之功能之一組態且根據一n位元切換信號切換該等功能。 n位元切換信號可在一處理程序中固定為高或低。 n位元切換信號可透過一邏輯基板內之一接合固定為高或低。 n位元切換信號之一線可連接至一暫存器且自一外部進行控制。 n位元切換信號之一線可連接至其中根據包含電或諸如紫外光之光之電磁波之應力將一狀態固定為高或低之一組態。 n位元切換信號線可連接至一非揮發性記憶體且自一外部設定該非揮發性記憶體之一狀態。 n位元切換信號之一線可連接至一外部端子且由一外部裝置透過該外部端子設定切換信號。根據本發明之第二態樣，提供一種成像裝置，其中層壓其中形成包含一像素陣列單元之一像素電路之一第一基板及其中形成複數個信號處理電路之一第二基板。該等信號處理電路具有包含具2ⁿ 個類型之功能之一電路之一組態且根據一n位元切換信號切換該等功能。根據本發明之第二態樣，提供一種電子裝置，其中層壓其中形成包含一像素陣列單元之一像素電路之一第一基板及其中形成複數個信號處理電路之一第二基板。該等信號處理電路具有包含具2ⁿ 個類型之功能之一電路之一組態且根據一n位元切換信號切換該等功能。根據本發明之第二態樣，層壓其中形成包含一像素陣列單元之一像素電路之一第一基板及其中形成複數個信號處理電路之一第二基板。該等信號處理電路具有包含具2ⁿ 個類型之功能之一電路之一組態且根據一n位元切換信號切換該等功能。 [本發明之有利效應] 根據本發明之一態樣，可以一低成本在使用分割曝光之一組態中達成高影像品質。

相關申請案之交叉參考 本申請案主張2016年3月31日申請之日本優先權專利申請案JP 2016-072953之權利，該案之全部內容以引用的方式併入本文中。下文中，將參考附圖詳細描述本發明之(若干)實施例。在此說明書及附圖中，使用相同元件符號表示具有實質上相同功能及結構之結構元件，且省略此等結構元件之重複說明。下文中，將描述用於實施本技術之形式(下文中稱為「實施例」)。描述將依以下順序進行。 1.第一實施例(其中藉由一次曝光在佈線層之最上層上形成具有不同左及右佈線圖案之佈線層之實例) 2.第二實施例(其中根據安置切換左及右信號處理電路之功能之實例) 3.第三實施例(其中將參考時脈信號供應至左及右信號處理電路之實例) 4.第四實施例(其中校正ADC群組之特性差異之實例) 5.電子裝置之應用之實例 6.固態成像元件之使用實例＜1.第一實施例＞｛1-1.系統組態｝圖1係示意性地圖解說明根據本技術之一第一實施例之一固態成像元件1之一組態實例之一透視圖。此處，雖然例示其中固態成像元件1係一互補金屬氧化物半導體(CMOS)影像感測器之一情況，但本技術不限於CMOS影像感測器之應用。固態成像元件1係具有其中層壓一像素基板11及一邏輯基板12之一結構(一所謂的層壓結構)之一半導體晶片。另外，固態成像元件1係一背照式CMOS影像感測器且其中像素基板11之一佈線層及邏輯基板12之一佈線層層壓為彼此相鄰。本技術不限於背照式CMOS影像感測器之應用。像素基板11係一半導體基板，其中形成包含一像素陣列單元(一像素單元) 31 (其中包含一光電轉換元件之單位像素32二維地配置成一矩陣形式)之一像素電路21。另外，儘管未圖解說明，然在圍繞像素電路21之像素陣列單元31之一周邊部分中，舉例而言，提供用於與外部電連接之一襯墊及用於與邏輯基板12電連接之一通孔。自像素陣列單元31之各單位像素32獲得之一像素信號係一類比信號，且類比像素信號透過通孔或類似者自像素基板11傳輸至邏輯基板12。邏輯基板12係一半導體基板，其中一信號處理電路41L及一信號處理電路41R(其等之電路圖案相同)經形成以透過一間隔(或劃線)區域42配置於左側及右側。在此圖式中，在很大程度上放大間隔(或劃線)區域42之一寬度使得可更容易地理解圖式。此在後續圖式中係類似的。舉例而言，信號處理電路41L執行包含自像素陣列單元31之一左半區域內之各單位像素32讀取之一類比像素信號之數位化(AD轉換)之預定信號處理且儲存經信號處理之像素資料。另外，信號處理電路41L依一預定順序讀取(舉例而言)所儲存之像素資料且將該資料輸出至晶片外部。相應地，由像素陣列單元31之左半區域內之單位像素32獲得之影像資料自信號處理電路41L輸出。舉例而言，信號處理電路41R執行包含自像素陣列單元31之一右半區域內之各單位像素32讀取之一類比像素信號之數位化(AD轉換)之預定信號處理且儲存經信號處理之像素資料。另外，信號處理電路41R依一預定順序讀取(舉例而言)所儲存之像素資料且將該資料輸出至晶片外部。相應地，由像素陣列單元31之右半區域內之單位像素32獲得之影像資料自信號處理電路41R輸出。另外，信號處理電路41L及信號處理電路41R與(舉例而言)固態成像元件1之像素電路21及控制單元同步。以此方式，根據像素基板11及邏輯基板12之一層壓結構，像素基板11之一面積與像素陣列單元31之一面積可實質上相同。因此，可減小固態成像元件1之一大小且因此減小整個晶片之一大小。另外，可增大固態成像元件1之一孔徑比。此外，由於適於製備單位像素32或類似者之一程序可應用於像素基板11且適於製備信號處理電路41L及41R之一程序可應用於邏輯基板12，故可在製造固態成像元件1時最佳化程序。像素電路21具有大於一曝光裝置之一曝光範圍之一面積且因此分割曝光係必需的。另一方面，信號處理電路41L及信號處理電路41R具有小於曝光裝置之曝光範圍之面積且一次曝光係可行的。下文中，信號處理電路41L及信號處理電路41R將在未個別區分時簡單地指定為一信號處理電路41。｛1-2.電路組態｝圖2係圖解說明固態成像元件1之像素基板11側之像素電路21及邏輯基板12側之信號處理電路41L及41R之一特定組態之一電路圖。如上文描述，像素電路21及信號處理電路41L及41R透過一通孔(未圖解說明)電連接。 (像素電路21之組態) 首先，將描述像素基板11側之像素電路21之一組態。在像素電路21中，除其中單位像素32二維地配置成一矩陣形式之像素陣列單元31以外，提供經組態以基於自邏輯基板12側提供之一位址信號而以列為單位選擇像素陣列單元31之各單位像素32之一列選擇單元33。此處，雖然列選擇單元33提供於像素基板11側，但其可提供於邏輯基板12側。舉例而言，單位像素32包含一光二極體51作為一光電轉換元件。另外，除光二極體51以外，單位像素32亦包含四個電晶體，舉例而言，一傳送電晶體(一傳送閘) 52、一重設電晶體53、一放大電晶體54及一選擇電晶體55。此處，作為四個電晶體52至55，舉例而言，使用N通道電晶體。然而，此處例示之傳送電晶體52、重設電晶體53、放大電晶體54及選擇電晶體55之導電類型之一組合僅為一實例，且本發明不限於此一組合。換言之，可視需要使用P通道電晶體之一組合。自列選擇單元33適當地提供一傳送信號TRG、一重設信號RST及一選擇信號SEL(其等係用於驅動單位像素32之驅動信號)至單位像素32。即，將傳送信號TRG施加至傳送電晶體52之一閘極電極，將重設信號RST施加至重設電晶體53之一閘極電極，且將選擇信號SEL施加至選擇電晶體55之一閘極電極。光二極體51具有一陽極電極，其連接至一低電位側電源供應器(舉例而言，接地)，將所接收之光(入射光)光電轉換成對應於其之一光強度之一電荷量之光電荷(此處，光電子)，且累積光電荷。光二極體51之一陰極電極透過傳送電晶體52電連接至放大電晶體54之一閘極電極。電連接至放大電晶體54之閘極電極之一節點56被稱為一浮動擴散(FD)單元(一浮動擴散區域)。傳送電晶體52連接在光二極體51之陰極電極與FD單元56之間。具有一高位準(舉例而言，V_DD 位準)有效(下文中稱為「高態有效」)之一傳送信號TRG自列選擇單元33提供至傳送電晶體52之閘極電極。回應於傳送信號TRG，傳送電晶體52變為一導電狀態，且將在光二極體51中光電轉換之光電荷傳送至FD單元56。重設電晶體53包含連接至一像素電源供應器V_DD 之一汲極電極及連接至FD單元56之一源極電極。高態有效之一重設信號RST自列選擇單元33提供至重設電晶體53之閘極電極。回應於重設信號RST，重設電晶體53變為一導電狀態，將FD單元56之電荷摒棄至像素電源供應器V_DD 且因此重設FD單元56。放大電晶體54包含連接至FD單元56之一閘極電極及連接至像素電源供應器V_DD 之一汲極電極。因此，放大電晶體54輸出已藉由重設電晶體53重設為一重設信號(重設位準) V_reset 之FD單元56之一電位。放大電晶體54在由傳送電晶體52傳送一信號電荷之後進一步輸出FD單元56之一電位作為一光累積信號(信號位準) V_sig 。舉例而言，選擇電晶體55包含連接至放大電晶體54之一源極電極之一汲極電極及連接至一信號線34之一源極電極。高態有效之一選擇信號SEL自列選擇單元33提供至選擇電晶體55之閘極電極。回應於選擇信號SEL，選擇電晶體55變為一導電狀態，單位像素32變為一選擇狀態，且在信號線34中讀取自放大電晶體54輸出之一信號。如可自上文、自單位像素32清楚地理解，在信號線34中依序讀取FD單元56之重設電位作為一重設位準V_reset 且讀取在傳送信號電荷之後之FD單元56之電位作為一信號位準V_sig 。順便提及，信號位準V_sig 亦包含重設位準V_reset 之一分量。此處，雖然選擇電晶體55具有連接放大電晶體54之源極電極與信號線34之一電路組態，但其可具有連接像素電源供應器V_DD 與放大電晶體54之汲極電極之一電路組態。另外，單位像素32之一像素組態不限於包含四個電晶體之一像素組態。舉例而言，可使用其中放大電晶體54具有選擇電晶體55之一功能之包含三個電晶體之一像素組態，及其中在複數個光電轉換元件當中(在像素當中)共用繼FD單元56之後之電晶體之一像素組態，且可使用像素電路之任何組態。 (信號處理電路41L及41R之組態) 接著，將描述邏輯基板12側之信號處理電路41L及41R之一組態。如上文描述，信號處理電路41L及信號處理電路41R具有相同電路圖案。此處，將集中於信號處理電路41L之一組態進行描述。信號處理電路41L係經組態以主要處理來自像素陣列單元31之左半區域內之單位像素32之一像素信號之一電路。信號處理電路41L包含一電流源61L、一解碼器62L、一控制單元63L、一列解碼器64L、一信號處理單元65L、一行解碼器/感測放大器66L、一記憶體單元67L、一資料處理單元68L及一介面(IF)單元69L。電流源61L連接至各信號線34，其中對於各像素行自像素陣列單元31之各單位像素32讀取一信號。舉例而言，電流源61L具有包含一MOS電晶體之一所謂的負載MOS電路之一組態，其中一閘極電位偏壓至一恆定電位，使得一恆定電流供應至信號線34。包含負載MOS電路之電流源61L將一恆定電流供應至一選定列之單位像素32之放大電晶體54且引起該放大電晶體54操作為一源極隨耦器。當在控制單元63L之控制下以列為單位選擇像素陣列單元31之各單位像素32時，解碼器62L將用於指定選定列之一位址之一位址信號提供至列選擇單元33。當在控制單元63L之控制下將像素資料寫入記憶體單元67L中或自記憶體單元67L讀取像素資料時，列解碼器64L指定一列位址。信號處理單元65L包含至少AD轉換器81L-1至81L-n，其等執行透過信號線34自像素陣列單元31之各單位像素32讀取之一類比像素信號之數位化(AD轉換)。因此，信號處理單元65L具有其中以像素行為單位並列地執行類比像素信號之信號處理(行-並列AD)之一組態。下文中，AD轉換器81L-1至81L-n在未個別區分時將簡單地指定為一AD轉換器81L。信號處理單元65L進一步包含一參考電壓產生單元82L，其經組態以產生在各AD轉換器81L中執行AD轉換時使用之一參考電壓。參考電壓產生單元82L產生其電壓值隨著時間消逝而逐步改變之一所謂的斜坡波形(一斜面狀波形)之一參考電壓。參考電壓產生單元82L可具有使用(舉例而言)一數位-類比轉換(DAC)電路之一組態。舉例而言，針對像素陣列單元31之各像素行(即，針對各信號線34)提供AD轉換器81L。換言之，AD轉換器81L係一所謂的行-並列AD轉換器，其僅安置於像素陣列單元31之左半部分之數個像素行中。因此，各AD轉換器81L產生(舉例而言)具有對應於一像素信號之一位準之一大小之一時間軸方向上之一大小(一脈衝寬度)之一脈衝信號，量測脈衝信號之脈衝寬度之一週期之一長度，且因此執行一AD轉換程序。更明確言之，舉例而言，AD轉換器81L-1具有包含至少一比較器(COMP) 91L-1及一計數器92L-1之一組態，如圖2中圖解說明。比較器91L-1比較兩個輸入，其中使用透過信號線34自單位像素32讀取之類比像素信號(上述信號位準V_sig 及重設位準V_reset )作為一比較輸入，且使用自參考電壓產生單元82L供應之一斜波之一參考電壓V_ref 作為一參考輸入。因此，比較器91L-1具有(舉例而言)在參考電壓V_ref 大於一像素信號時變為一第一狀態(舉例而言，一高位準)之一輸出，且具有在參考電壓V_ref 等於或低於一像素信號時變為一第二狀態(舉例而言，一低位準)之一輸出。比較器91L-1之一輸出信號變為具有對應於像素信號之一位準大小之一脈衝寬度之一脈衝信號。舉例而言，將一遞增/遞減計數器用於計數器92L-1。在計數器92L-1中，在與比較器91L之參考電壓V_ref 之一供應開始時序相同之時序提供一時脈CK。計數器92L-1 (其係一遞增/遞減計數器)與時脈CK同步地執行遞減計數或遞增計數，且因此量測比較器91L-1之一輸出脈衝之一脈衝寬度之一週期，即，從一比較操作開始至該比較操作結束之一比較週期。當執行量測操作時，關於自單位像素32循序讀取之重設位準V_reset 及信號位準V_sig ，計數器92L-1針對重設位準V_reset 執行遞減計數且針對信號位準V_sig 執行遞增計數。根據遞減計數/遞增計數之一操作，可獲得信號位準V_sig 與重設位準V_reset 之間之一差異。因此，在AD轉換器81L-1中，除AD轉換程序以外，亦執行一相關雙重取樣(CDS)程序。此處，CDS程序係其中獲得信號位準V_sig 與重設位準V_reset 之間之一差異且移除單位像素32之重設雜訊及像素特定固定型樣雜訊(諸如放大電晶體54之一臨限值變動)之一程序。因此，計數器92L-1之一計數結果(一計數值)變為一數位值，其中數位化類比像素信號。由於AD轉換器81L-2至81L-n亦具有與AD轉換器81L-1相同之組態，故將省略其重複描述。另外，下文中，在未個別區分比較器91L-1至91L-n時，將其等簡單地指定為比較器91L，且在未個別區分計數器92L-1至92L-n時，將其等簡單地指定為計數器92L。圖3係圖解說明信號處理單元65L之一特定組態之一實例之一方塊圖。除AD轉換器81L及參考電壓產生單元82L以外，信號處理單元65L亦包含一資料鎖存單元83L及一並列轉串列(下文中稱為「並列-串列」)轉換單元84L。因此，信號處理單元65L具有一管線組態，其中在AD轉換器81L中數位化之像素資料經管線傳送至記憶體單元67L。在此情況中，信號處理單元65L在一個水平週期內藉由AD轉換器81L執行一數位化程序且在一個水平週期內執行其中將數位化像素資料傳送至資料鎖存單元83L之一程序。另一方面，行解碼器/感測放大器66L提供在記憶體單元67L處作為其之一周邊電路。當上述列解碼器64L (參考圖2)指定記憶體單元67L之一列位址時，行解碼器指定記憶體單元67L之一行位址。另外，感測放大器將透過一位元線自記憶體單元67L讀取之一弱電壓放大至可作為一數位位準處置之一位準。因此，透過行解碼器/感測放大器66L讀取之像素資料透過資料處理單元68L及介面單元69L輸出至邏輯基板12之外部。此處，雖然已例示其中提供一個行-並列AD轉換器81L之一情況，但本發明不限於其。可使用其中提供兩個或兩個以上AD轉換器81L且在該兩個或兩個以上AD轉換器81L中並列執行一數位化程序之一組態。在此情況中，兩個或兩個以上AD轉換器81L安置(舉例而言)於像素陣列單元31之信號線34延伸之一方向上，即，安置為分割在像素陣列單元31之上側及下側處。當提供兩個或兩個以上AD轉換器81L時，對應於此，提供兩個資料鎖存單元83L、兩個並列-串列轉換單元84L及兩個記憶體單元67L (兩個系統)。以此方式，在具有其中(舉例而言)提供兩個系統之AD轉換器81L之一組態之固態成像元件1中，針對每兩個像素列並列執行列掃描。因此，在像素陣列單元31之一垂直方向上之一個側處讀取一個像素列之各像素之一信號，在像素陣列單元31之垂直方向之另一側處讀取另一像素列之各像素之一信號，且在兩個AD轉換器81L中並列執行一數位化程序。類似地，並列執行後續信號程序。因此，相較於針對一個像素列執行列掃描之情況，可按一高速讀取像素資料。儘管省略詳細圖式及描述，然信號處理電路41R亦具有類似於信號處理電路41L之組態之一組態。因此，信號處理電路41R主要執行來自像素陣列單元31之右半區域內之單位像素32之一像素信號之一程序。下文中，在未圖解說明之信號處理電路41R之組件之符號中，字母R取代指派給信號處理電路41L之組件之符號中之字母L。｛1-3.邏輯基板12之佈局} 圖4展示邏輯基板12之一佈局之一實例。如圖4中圖解說明，邏輯基板12之信號處理電路41L及信號處理電路41R具有雙側對稱之相同佈局。在信號處理電路41L中，自頂部至底部層壓一AD轉換單元101L-1、一記憶體單元102L-1、一邏輯單元103L、一記憶體單元102L-2及一AD轉換單元101L-2。另外，一介面單元104L-1及一介面單元104L-2安置在層壓部分之左側及右側。此外，通孔105L-1至105L-4安置在信號處理電路41L之垂直及水平末端處。在AD轉換單元101L-1及101L-2中，舉例而言，單獨安置圖2及圖3中圖解說明之電流源61L、AD轉換器81L-1至81L-n、參考電壓產生單元82L、資料鎖存單元83L及並列-串列轉換單元84L。在此實例中，在AD轉換單元101L-1及101L-2中，AD轉換器81L及與其相關聯之一電路部分經層壓並安置成三級。即，在信號處理電路41L中，AD轉換器81L及與其相關聯之一電路部分單獨安置於六個系統中。因此，信號處理電路41L (舉例而言)針對每六個像素列並列執行列掃描。另外，來自像素陣列單元31之各單位像素32之一像素信號透過通孔105L-1至105L-4供應至安置於AD轉換單元101L-1及101L-2中之各AD轉換器81L。在記憶體單元102L-1及102L-2中，舉例而言，單獨安置圖3中圖解說明之行解碼器/感測放大器66L及記憶體單元67L。因此，記憶體單元102L-1儲存自AD轉換單元101L-1供應之像素資料，且記憶體單元102L-2儲存自AD轉換單元101L-2供應之像素資料。在邏輯單元103L中，舉例而言，安置圖2中圖解說明之解碼器62L、控制單元63L、列解碼器64L及資料處理單元68L。在介面單元104L-1及104L-2中，舉例而言，安置圖2中圖解說明之介面單元69L。由於信號處理電路41R具有與信號處理電路41L相同之佈局，故將省略其重複描述。另外，信號處理電路41L及41R之上述組態及佈局僅為實例，且可使用除上述組態及佈局外之一組態及一佈局。｛1-4.固態成像元件1之影像程序} 接著，將參考圖5及圖6簡略地描述固態成像元件1之一影像程序。圖5展示連接固態成像元件1之信號處理電路41L及41R及一外部信號處理LSI 121之一方法之一實例。明確言之，信號處理LSI 121連接至信號處理電路41L之介面單元104L-1及信號處理電路41R之一介面單元104R-2。舉例而言，當藉由固態成像元件1使圖6之一主體141成像時，來自像素陣列單元31之左半區域內之單位像素32之一像素信號經供應至信號處理電路41L，且來自其右半區域內之單位像素32之一像素信號經供應至信號處理電路41R，即，對應於主體141之左半部分之一像素信號經供應至信號處理電路41L且對應於主體141之右半部分之一像素信號經供應至信號處理電路41R。信號處理電路41L基於自像素電路21供應之一像素信號而產生對應於主體141之左半部分之影像資料142L。類似地，信號處理電路41R基於自像素電路21供應之一像素信號而產生對應於主體141之右半部分之影像資料142R。因此，信號處理電路41L自介面單元104L-1輸出產生之影像資料142L且將資料供應至信號處理LSI 121。信號處理電路41R自介面單元104R-2輸出產生之影像資料142R且將資料供應至信號處理LSI 121。信號處理LSI 121藉由合成影像資料142L及影像資料142R而產生一件影像資料143，且輸出產生之影像資料143。以此方式，在固態成像元件1中，由於獨立產生影像資料之左片段及右片段，故可按高速執行一程序。｛1-5.信號處理電路41L及41R之詳細組態} 順便提及，上文已描述其中信號處理電路41L及41R具有相同電路圖案之一情況。儘管用於相同實際功能之電路圖案相同，然存在其中當處理來自像素陣列單元31 (其將在左側及右側經受信號處理)之區域內之單位像素32之像素信號時其等提供在信號處理電路41L及41R之任一者中而非提供在信號處理電路41L及41R兩者中係足夠之組態。特定言之，存在以下組態：在參考圖4描述之邏輯基板12內，邏輯單元103L及103R提供在其任一側係足夠的。舉例而言，如在圖7中之左側圖解說明，由於信號處理電路41L及41R具有相同電路圖案，故在信號處理電路41L及41R中提供具有不同功能之區塊A至C。此處，當區塊B及C提供在信號處理電路(晶片) 41L及41R之任一者中係足夠時，一般言之，舉例而言，如藉由圖7中之左側之一陰影部分指示，區塊B在信號處理電路41L中變為備用狀態，且區塊C在信號處理電路41R中變為備用狀態。此處，備用狀態係(舉例而言)其中用於輸入及輸出一信號之一線未連接至舉例而言根據一佈線層之一組態提供在一基板層中之區塊B及C之一狀態且係其中未實質上使用區塊B及C之一狀態，且藉由圖7中之陰影部分指示備用狀態中之組態。即，在其中使用具有相同電路圖案之複數個信號處理電路41之一情況中，當提供在各信號處理電路41中之相同區塊當中之任一者起作用時，一般而言，如圖7中之左側圖解說明，若其他區塊不必起作用，則僅保留必需區塊且其他區塊變為未使用其等之備用狀態。然而，在此一組態中，處於備用狀態且不起作用之區塊被浪費且一安裝面積被不起作用之區塊佔據。因此，如圖7中之右側圖解說明，在信號處理電路41L及41R之最上層中且進一步在對應於信號處理電路41L及41R之區域中，提供一次曝光佈線層(其等係不同佈線層)。相應地，區塊A及C提供在信號處理電路41L之最上層之一佈線層中且區塊A及B提供在信號處理電路41R之最上層之一佈線層中。更明確言之，如圖8之一側視剖面圖中圖解說明，在信號處理電路41L及41R中，在一最下層之一基板層151中，依相同圖案形成相同元件，且在其上方之一層中提供一佈線層152。佈線層152自圖式中之底部包含佈線層161及162。佈線層161形成在對應於信號處理電路41L及41R之一區域中且形成為由分割曝光形成之相同佈線圖案。一般信號處理電路41L及41R僅包含基板層151及佈線層161。然而，在本發明中，此外，將具有其中對應於信號處理電路41L及41R之區域根據一次曝光而不同(左側及右側不同)之佈線圖案之佈線層162提供為最上層。即，根據具有對其執行分割曝光之相同佈線圖案之佈線層161，形成諸如一AND電路或一OR電路之一基本單元。由於佈線層162具有其左側及右側根據一次曝光而不同之一佈線結構，故當諸如佈線層161之一AND電路或一OR電路之基本單元之間之連接改變時，具有不同功能之區塊形成於信號處理電路41L及41R中。因此，如上文描述，一佈線圖案可獨立地形成於信號處理電路41L及41R之各者中。在信號處理電路41L及41R中，可減少處於備用狀態(即，不起作用)之區塊之數目。因此，可減少浪費區塊且增加具有一安裝功能之區塊之數目。特定言之，在參考圖4描述之邏輯基板12內，邏輯單元103L及103R之佈線層162具有不同佈線圖案。舉例而言，在提供於任一側上時足夠之一區塊可提供於任一側上。＜第一實施例之經修改實例＞上文已描述一實例，其中在基板層151上，佈線層161根據分割曝光形成在對應於信號處理電路41L及41R之區域中，且在其上方之一層中，具有不同佈線圖案之佈線層162根據一次曝光形成在對應於信號處理電路41L及41R之區域中。或者，在基板層151上方之全部佈線層中，不同佈線圖案根據一次曝光形成在對應於信號處理電路41L及41R之區域中。如圖9中圖解說明，根據一次曝光形成之一佈線層171形成於基板層131上方之一層中。即，在圖9中，對應於圖8中之包含根據分割曝光形成之佈線層161及根據一次曝光形成之佈線層162之佈線層152之全部佈線層由佈線層171組態，其中不同佈線層根據一次曝光形成在對應於信號處理電路41L及41R之區域中。在此一組態中，可安裝具有一較高自由度之一功能之一區塊。鑑於圖1、圖8及圖9，應理解，第一基板11包含具有一像素陣列單元31之一像素電路21。第二基板12包含信號處理電路41L及41R以處理來自像素陣列單元31之信號。第二基板12包含一佈線層(例如，圖8中之層162或圖9中之層171)，其中佈線區域R1及R2電連接至信號處理電路41L及41R之各自者。各信號處理電路41L及41R具有一相同電路圖案。堆疊第二基板12及第一基板11，且各佈線區域R1及R2之一佈線圖案係不同的。在圖8中，佈線層162係第二基板12中之一佈線結構(例如，層152)之一部分且堆疊在佈線結構之另一部分(例如，層161)上。在圖9中，佈線層(例如，層171)係第二基板12中之一整個佈線結構。在圖8及圖9中，佈線區域之一第一者(例如，R1)對應於第二基板12之一第一邏輯電路(例如，41L)，且佈線區域之一第二者(例如，R2)對應於第二基板12之一第二邏輯電路(例如，41R)。應理解，各信號處理電路41L及41R之一功能可基於連接至各信號處理電路41L及41R之各佈線區域R1及R2之佈線圖案而變化。＜2.第二實施例＞上文已描述一情況，其中在最上層之佈線層中，在信號處理電路41L及41R之區域中，根據一次曝光形成不同佈線圖案且因此在信號處理電路41L及41R中實施不同功能。然而，信號處理電路41L及41R具有(舉例而言)彼此不同之兩個功能。根據透過各信號處理電路41中之一信號線供應之一1位元切換信號中之高或低，可切換兩個不同功能。舉例而言，如圖10中圖解說明，在具有一左影像程序及一右影像程序之兩個功能之信號處理電路(圖式中之晶片) 41L及41R中，提供經組態以接收一切換信號之端子181L及181R。來自一信號線之處於一固定狀態之一切換信號透過由根據一處理程序形成之圖8中之佈線層152形成之端子152L及152R供應至端子181L及181R。當切換信號為低時，信號處理電路41啓用左影像程序之功能且停用右影像程序之功能。類似地，當切換信號為高時，信號處理電路41啓用右影像程序之功能且停用左影像程序之功能。因此，當提供其中低之一切換信號透過端子152L供應至端子181L且高之一切換信號透過端子152R供應至端子181R之一組態時，圖式中之信號處理電路41L可用作經組態以執行左影像程序之一信號處理電路且信號處理電路41R可用作經組態以執行右影像程序之一信號處理電路。換言之，信號處理電路41L在不同於信號處理電路41R處理來自像素陣列單元31之一第二部分(例如，對應於一擷取影像之一右側之一部分)之信號之一時間處理來自像素陣列單元31之一第一部分(例如，對應於一擷取影像之一左側之一部分)之信號。相應地，當安置在邏輯基板12中時，若在不區分左及右之情況下安置信號處理電路41，則可根據一安置位置實施一功能。因此，不必製備具有不同功能之信號處理電路41，可減少用於區分具有不同功能之各信號處理電路41之安置之時間及努力，且因此可減少製造成本。應注意，上文中存在兩個類型：信號處理電路41L及41R，且因此切換信號係一1位元信號。或者，當一或多個(舉例而言，2ⁿ 個)信號處理電路41具有2ⁿ 個類型之不同功能時，根據安置位置切換並供應一n位元切換信號，且可根據各位置切換一功能。＜第二實施例之第一經修改實例＞已描述一實例，其中將由佈線層152供應之切換信號供應至端子181L及181R。或者，如圖11中圖解說明，切換信號透過其供應至邏輯基板12之信號線可在接合12L及12R處連接。在此一組態中，信號處理電路41L及41R可根據透過接合12L及12R供應之固定切換信號之高或低適當地切換左影像程序之功能及右影像程序之功能。＜第二實施例之第二經修改實例＞另外，如圖12中圖解說明，暫存器201L及201R可分別提供在信號處理電路41L及41R中。暫存器201L及201R藉由未圖解說明之一裝置之一控制裝置寫入並儲存一預定值且根據所儲存值輸出高或低之一切換信號。在此一組態中，信號處理電路41L及41R可基於透過端子181L及181R儲存在暫存器(圖式中之reg) 201L及201R中之切換信號之高或低而切換一功能。此處，舉例而言，當未圖解說明之一裝置起動時，暫存器201L及201R可藉由該裝置之一控制裝置儲存一固定切換信號。＜第二實施例之第三經修改實例＞此外，如圖13中圖解說明，在信號處理電路41L及41R中，可提供能夠根據包含電或諸如紫外光之光之電磁波之應力僅切換一輸出值一次之電熔絲(圖式中之熔絲) 221L及221R。電熔絲(圖式中之熔絲) 221L及221R根據包含電或諸如紫外光之光之電磁波之應力使用各程序儲存一預定值且根據所儲存值輸出高或低之一切換信號。在此一組態中，信號處理電路41L及41R可基於透過端子181L及181R由電熔絲221L及221R輸出之切換信號之高或低而切換一功能。＜第二實施例之第四經修改實例＞另外，如圖14中圖解說明，在信號處理電路41L及41R中，舉例而言，可提供充當能夠藉由一控制裝置(未圖解說明)控制來自外部之一輸出值之非揮發性記憶體之電可擦除可程式化唯讀記憶體(EEPROM) (圖式中之e2p) 241L及241R。EEPROM 241L及241R藉由未圖解說明之一裝置之一控制裝置寫入並儲存來自外部之一預定輸出值且根據所儲存輸出值輸出高或低之一切換信號。在此一組態中，信號處理電路41L及41R可基於透過端子181L及181R由EEPROM 241L及241R輸出之切換信號之高或低而切換一功能。＜第二實施例之第五經修改實例＞此外，如圖15中圖解說明，外部端子251L及251R可分別提供在信號處理電路41L及41R中。在此一組態中，信號處理電路41L及41R可基於透過外部端子251L及251R供應至端子181L及181R之切換信號之高或低而切換一功能。＜3.第三實施例＞上文已描述其中在信號處理電路41L及41R中實施不同功能之一組態。或者，為實施其中使信號處理電路41L及41R同步之一操作，可將相同參考時脈信號供應至信號處理電路41L及41R。即，如圖16中圖解說明，當將具有相同功能之信號處理單元271L及271R分別提供在信號處理電路41L及41R中時，將一參考時脈信號(圖式中之輸入時脈)供應至信號處理電路41L及41R。應注意，術語「信號處理單元271L及271R」通常係指實行由上述信號處理電路41L及41R執行之各種功能之區塊。相應地，在信號處理電路41L及41R中，信號處理單元271L及271R可基於所供應之參考時脈信號實行信號處理。因此，由於信號處理單元271L及271R使用參考時脈信號來實行一操作，故可使程序同步，舉例而言，達成一擷取影像之左及右同步，抑制由藉由左及右影像群組執行之信號處理之非同步所引起之影像品質降低，且達成高影像品質。＜第三實施例之第一經修改實例＞雖然上文已描述其中信號處理單元271L及271R在無變化之情況下使用所供應之參考時脈信號之一實例，但可使用使用包含一鎖相迴路(PLL)之一乘法函數按一預定比率與一參考時脈信號相乘之一時脈信號。圖17展示一組態實例，其中將具有相同功能之信號處理單元271L及271R分別提供在信號處理電路41L及41R中，將參考時脈信號供應至信號處理電路41L及41R且將乘法器(圖式中之PLL) 281L及281R提供在信號處理單元271L及271R之前一級處。因此，由於信號處理單元271L及271R使用藉由乘法器281L及281R與參考時脈信號相乘之一時脈信號來實行一操作，故可使程序同步，且舉例而言，達成一擷取影像之左及右同步，且達成高影像品質。＜第三實施例之第二經修改實例＞雖然上文已描述其中將參考時脈信號供應至信號處理電路41L及41R之一實例，但可將參考時脈信號供應至信號處理電路41L及41R之任一者，且參考時脈信號所供應至之信號處理電路41可將參考時脈信號供應至參考時脈信號未供應至之信號處理電路41。即，如圖18中圖解說明，將參考時脈信號供應至信號處理電路41L，且參考時脈信號所供應至之信號處理電路41L可將參考時脈信號供應至參考時脈信號未供應至之信號處理電路41R。在此一組態中，出於與上文描述相同之原因，可達成高影像品質且減少外部端子之數目。應注意，雖然圖18中已描述其中信號處理電路41L接收所供應之參考時脈信號且將結果供應至信號處理電路41R之一實例，但信號處理電路41R可接收所供應之參考時脈信號且將信號供應至信號處理電路41L。另外，當提供兩個或兩個以上信號處理電路41時，信號處理電路41之任一者可接收所供應之參考時脈信號且將該參考時脈信號供應至參考時脈信號未供應至之另一信號處理電路41。＜第三實施例之第三經修改實例＞上文已描述一實例，其中將參考時脈信號供應至信號處理電路41L及41R之任一者，參考時脈信號所供應至之信號處理電路41將參考時脈信號供應至參考時脈信號未供應至之信號處理電路41。然而，此外，將參考時脈信號供應至信號處理電路41L及41R之任一者，且額外地，參考時脈信號所供應至之信號處理電路41執行參考時脈信號之乘法。接著，可將與參考時脈信號相乘之一時脈信號供應至參考時脈信號未供應至之信號處理電路41。即，如圖19中圖解說明，將參考時脈信號供應至信號處理電路41L。在參考時脈信號所供應至之信號處理電路41L中，乘法器281L執行參考時脈信號之乘法。接著，將與參考時脈信號相乘之一時脈信號供應至參考時脈信號未供應至之信號處理電路41R。在此一組態中，出於與上文描述相同之原因，可達成高影像品質且減少外部端子之數目。應注意，雖然圖19中已描述其中信號處理電路41L接收所供應之參考時脈信號，執行乘法且接著將結果供應至信號處理電路41R之一實例，但信號處理電路41R可接收所供應之參考時脈信號，執行乘法且接著將結果供應至信號處理電路41L。另外，當提供兩個或兩個以上信號處理電路41時，信號處理電路41之任一者可接收所供應之參考時脈信號，執行乘法且將與參考時脈信號相乘之一時脈信號供應至另一信號處理電路41。另外，藉由圖19中之一陰影部分指示之一乘法器281R'指示圖17中之乘法器281R處於備用狀態。＜第三實施例之第四經修改實例＞雖然上文已描述其中將一參考時脈信號及與一參考時脈信號相乘之一時脈信號之任一者供應至信號處理電路41L及41R之任一者之一實例，但此等可以一混合狀態供應。即，如圖20中圖解說明，在信號處理電路41L中提供一類比信號處理單元291L、一數位信號處理單元292L及乘法器281L-1及281L-2。另外，在信號處理電路41R中，提供一類比信號處理單元291R、一數位信號處理單元292R及乘法器281R。因此，信號處理電路41L接收所供應之參考時脈信號，乘法器281L-1執行參考時脈信號之乘法且將結果供應至數位信號處理單元292L及292R，且乘法器281L-2執行參考時脈信號之乘法且將結果供應至類比信號處理單元291L。另一方面，信號處理電路41R接收所供應之參考時脈信號，且乘法器281R執行參考時脈信號之乘法且將結果供應至類比信號處理單元291R。在此一組態中，在信號處理電路41R中，自外部供應參考時脈信號且供應藉由一信號處理電路441L與參考時脈信號相乘之一時脈信號。在任何情況中，由於可實施其中使類比信號處理單元291L及291R及數位信號處理單元292L及292R同步之一操作，故可達成高影像品質。應注意，可使用其中取代圖20中之信號處理電路41L及41R之組態之一組態。另外，藉由圖20中之一陰影部分指示之一乘法器281R'-2指示對應於乘法器281L-2之乘法器281R-2處於備用狀態。＜4.第四實施例＞雖然上文已描述其中接收所供應之參考時脈信號且使信號處理電路41L及41R之信號處理單元之操作同步之一實例，但對準提供在信號處理電路41L及41R中之ADC群組之參考，且因此，可校正根據ADC之特性之一差異。圖21展示信號處理電路41L及41R之一組態實例，其中對準提供在信號處理電路41L及41R中之ADC群組(複數個AD轉換器81之群組)之參考電壓(參考)，且因此校正根據AD轉換器81之特性之一差異。圖21中之上部展示像素基板11上之像素陣列單元31(其用作用於信號處理電路41L及41R之各者之一處理範圍且其包含n個行之左半部分及m個行之右半部分)及藉由將區域分割成上半處理區域及下半處理區域而形成之像素群組。在此情況中，左上部分係一第一像素群組31L-1，右上部分係一第二像素群組31R-1，左下部分係一第三像素群組31L-2，且右下部分係一第四像素群組31R-2。另外，在邏輯基板12中，在信號處理電路41L中，提供參考圖4描述之AD轉換單元(ADC群組) 101L-1及AD轉換單元(ADC群組) 101L-2以及一箝位計算單元301L、一數位類比轉換單元(DAC) 302L及一特性差異儲存單元303。此外，在信號處理電路41R中，提供一AD轉換單元(ADC群組) 101R-1、一AD轉換單元(ADC群組) 101R-2、一箝位計算單元301R及一DAC 302R。 AD轉換單元(ADC群組) 101L-1、AD轉換單元(ADC群組) 101R-1、AD轉換單元(ADC群組) 101L-2及AD轉換單元(ADC群組) 101R-2執行第一像素群組31L-1、第二像素群組31R-1、第三像素群組31L-2及第四像素群組31R-2之像素信號之類比數位轉換且輸出經轉換信號。因此，AD轉換單元(ADC群組) 101L-1及AD轉換單元(ADC群組) 101R-1將轉換成數位信號之像素陣列單元31中之左上部分及右半部分之像素群組之像素信號供應至箝位計算單元301L。另外，AD轉換單元(ADC群組) 101L-2及AD轉換單元(ADC群組) 101R-2將轉換成數位信號之像素陣列單元31中之左下部分及右半部分之像素群組之像素信號供應至箝位計算單元301R。在此情況中，AD轉換單元(ADC群組) 101L-1、AD轉換單元(ADC群組) 101R-1、AD轉換單元(ADC群組) 101L-2及AD轉換單元(ADC群組) 101R-2將像素信號輸出至後續級(圖式中描述為「輸出」)。此處，輸出像素信號經受並列轉串列轉換且輸出為由上文描述之圖3之信號處理單元65輸出之一像素信號。箝位計算單元301L基於提供在像素陣列單元31之第一像素群組31L-1及第二像素群組31R-1之一周邊區域中之一遮光區域(未圖解說明)之像素之像素信號而計算參考位準，該等像素信號藉由AD轉換單元(ADC群組) 101L-1及AD轉換單元(ADC群組) 101R-1轉換成數位信號。因此，箝位計算單元301L將參考位準之一平均值、一最小值及一最大值之任一者作為一校正位準輸出至DAC 302L。箝位計算單元301L即時重複一類似程序且重複地輸出校正位準。類似地，箝位計算單元301R基於提供在像素陣列單元31之第三像素群組31L-2及第四像素群組31R-2之一周邊區域中之一遮光區域(未圖解說明)之像素之像素信號而計算參考位準，該等像素信號藉由AD轉換單元(ADC群組) 101L-2及AD轉換單元(ADC群組) 101R-2轉換成數位信號。因此，箝位計算單元301R將參考位準之一平均值、一最小值及一最大值之任一者作為一校正位準輸出至DAC 302R。箝位計算單元301R即時重複一類似程序且重複地輸出校正位準。 DAC 302L將由箝位計算單元301L供應之校正位準之一信號作為自一數位信號轉換成一類比信號之一參考電壓(參考)供應至AD轉換單元(ADC群組) 101L-1及AD轉換單元(ADC群組) 101R-1。在此情況中，在控制一增益使得由特性差異儲存單元303校正相互特性差異時，DAC 302L輸出參考電壓(參考)。 DAC 302R將由箝位計算單元301R供應之校正位準之一信號作為自一數位信號轉換成一類比信號之一參考電壓(參考)供應至AD轉換單元(ADC群組) 101L-2及AD轉換單元(ADC群組) 101R-2。在此情況中，在控制一增益使得由特性差異儲存單元303校正相互特性差異時，DAC 302R輸出參考電壓(參考)。即，DAC 302L及302R用作圖2中之上述參考電壓產生單元82L。當關閉固態成像元件1之電源供應器時，特性差異儲存單元303將像素陣列單元31之全部像素成像為遮光像素，且基於藉由AD轉換單元(ADC群組) 101L-1及AD轉換單元(ADC群組) 101R-1以及AD轉換單元(ADC群組) 101L-2及AD轉換單元(ADC群組) 101R-2轉換成數位信號之像素信號而儲存其一差異作為一特性差異。更明確言之，特性差異儲存單元303計算並儲存在AD轉換單元(ADC群組) 101L-1與AD轉換單元(ADC群組) 101R-1之間之一輸出差異及在AD轉換單元(ADC群組) 101L-2與AD轉換單元(ADC群組) 101R-2之間之一輸出差異作為在AD轉換單元(ADC群組) 101L-1與AD轉換單元(ADC群組) 101R-1之間之一特性差異及在AD轉換單元(ADC群組) 101L-2與AD轉換單元(ADC群組) 101R-2之間之一特性差異。因此，特性差異儲存單元303控制DAC 302L及302R之增益以取消所儲存特性差異。箝位計算單元301L根據計算獲得用於控制AD轉換單元(ADC群組) 101L-1及AD轉換單元(ADC群組) 101R-1之參考電壓(參考)之一校正位準且輸出所獲得之位準。類似地，箝位計算單元301R根據計算獲得用於控制AD轉換單元(ADC群組) 101L-2及AD轉換單元(ADC群組) 101R-2之參考電壓(參考)之一校正位準且輸出所獲得之位準。因此，將幾乎相同的參考電壓(參考)供應至AD轉換單元(ADC群組) 101L-1及AD轉換單元(ADC群組) 101R-1。相應地，調節第一像素群組31L-1及第二像素群組31R-1之色彩之顯影之平衡且調整實質上白平衡。因此，調節AD轉換單元(ADC群組) 101L-1及AD轉換單元(ADC群組) 101R-1之特性。類似地，將幾乎相同的參考電壓(參考)供應至AD轉換單元(ADC群組) 101L-2及AD轉換單元(ADC群組) 101R-2。相應地，調節第三像素群組31L-2及第四像素群組31R-2之色彩之顯影之平衡且調整實質上白平衡。因此，調節AD轉換單元(ADC群組) 101L-2及AD轉換單元(ADC群組) 101R-2之特性。然而，如圖21中圖解說明，AD轉換單元(ADC群組) 101L-1、AD轉換單元(ADC群組) 101R-1、AD轉換單元(ADC群組) 101L-2及AD轉換單元(ADC群組) 101R-2分別提供在信號處理電路41L及41R中。歸因於其差異，寄生電容不相同且通常提供不同特性。因此，在第一像素群組31L-1及第二像素群組31R-1以及第三像素群組31L-2及第四像素群組31R-2中，在其區域中之像素之間調節色彩之顯影。然而，在包含AD轉換單元(ADC群組) 101L-1及AD轉換單元(ADC群組) 101R-1之一第一ADC群組與包含AD轉換單元(ADC群組) 101L-2及AD轉換單元(ADC群組) 101R-2之一第二ADC群組之間之特性不同。因此，固然存在第一像素群組31L-1與第二像素群組31R-1之間及第三像素群組31L-2與第四像素群組31R-2之間之色彩之顯影之一差異，且因此存在降低影像品質之一風險。因此，特性差異儲存單元303藉由緊接在關閉電源供應器之前將全部像素設定為一遮光狀態而使一黑色影像成像，將此時之DAC 302L及302R之增益設定至一最大值，量測並儲存在第一像素群組31L-1與第二像素群組31R-1及第三像素群組31L-2與第四像素群組31R-2之間之一輸出差異作為一特性差異。特性差異係由ADC群組(包含AD轉換單元(ADC群組) 101L-1及AD轉換單元(ADC群組) 101R-1之第一ADC群組與包含AD轉換單元(ADC群組) 101L-2及AD轉換單元(ADC群組) 101R-2之第二ADC群組)之間之特性之一差異所產生之一差異。當根據將參考圖23描述之一特性差異校正程序儲存特性差異時，特性差異儲存單元303在將參考圖22描述之一ADC特性差異儲存程序中調整DAC 302L與302R之間之一增益以校正所儲存的特性差異且輸出一參考電壓(參考)。相應地，當校正ADC群組之間之特性差異時，可抑制在像素陣列單元31內之第一像素群組31L-1與第二像素群組31R-1及第三像素群組31L-2與第四像素群組31R-2之間出現之色彩之顯影之一差異，且可實施根據複數個ADC群組之一高速程序。應注意，術語「特性差異」包含一偏移分量及一增益分量。偏移分量指示由AD轉換單元(ADC群組) 101L-1、AD轉換單元(ADC群組) 101R-1、AD轉換單元(ADC群組) 101L-2及AD轉換單元(ADC群組) 101R-2輸出之數位信號中之參考位準之一偏差，藉由箝位計算單元301L及301R調整該等參考位準。另外，增益分量指示相對於由包含AD轉換單元(ADC群組) 101L-1及AD轉換單元(ADC群組) 101R-1之第一ADC群組及包含AD轉換單元(ADC群組) 101L-2及AD轉換單元(ADC群組) 101R-2之第二ADC群組之箝位計算單元301L及301R供應之校正位準之一線性偏差，藉由箝位計算單元301L及301R調整該等校正位準。＜ADC群組特性差異校正程序＞接著，將參考圖22之一流程圖描述由圖21之信號處理電路41L及41R執行之校正ADC群組之間之一差異之一程序。應注意，在程序中，假設循序供應自由像素陣列單元31內之像素之光二極體根據光電轉換循序產生之類比信號所獲得之像素信號。在步驟S11中，AD轉換單元(ADC群組) 101L-1將由第一像素群組31L-1供應之一類比信號轉換成一數位信號，將結果供應至箝位計算單元301L及特性差異儲存單元303，且輸出結果作為一像素信號。在步驟S12中，AD轉換單元(ADC群組) 101R-1將由第二像素群組31R-1供應之一類比信號轉換成一數位信號，將結果供應至箝位計算單元301L及特性差異儲存單元303，且輸出結果作為一像素信號。在步驟S13中，箝位計算單元301L判定一當前像素是否係提供在像素陣列單元31之一周邊區域中之一遮光像素，且當其判定為一遮光像素時，程序前進至步驟S14。在步驟S14中，箝位計算單元301L根據自由充當第一ADC群組(其目標係第一像素群組31L-1及第二像素群組31R-1)之AD轉換單元(ADC群組) 101L-1及AD轉換單元(ADC群組) 101R-1輸出之數位信號獲得之像素信號基於一參考位準計算並儲存一偏移。即，自遮光像素供應之像素值應供應為參考位準之信號。然而，根據AD轉換單元(ADC群組) 101L-1及AD轉換單元(ADC群組) 101R-1之特性，可存在偏離參考位準之一像素值。因此，箝位計算單元301L針對複數個像素計算一偏差量作為一偏移且儲存該偏移。在步驟S15中，箝位計算單元301L使複數個像素之所儲存偏移之一平均值、一最小值或一最大值與AD轉換單元(ADC群組) 101L-1及AD轉換單元(ADC群組) 101R-1之像素信號相乘以設定一校正位準且將結果輸出至DAC 302L。即，箝位計算單元301L設定一校正位準以便使遮光像素之像素值為參考位準且使來自DAC 302L之一參考電壓(參考)僅偏離達所儲存偏移，且將結果輸出至DAC 302L。應注意，在步驟S13中，當判定一當前像素並非一遮光像素時，略過步驟S14之程序。在步驟S16中，DAC 302L將由箝位計算單元301L供應之校正位準之一數位信號轉換成一類比信號，且將經轉換信號作為一參考電壓(一參考)輸出至充當第一ADC群組(其目標係第一像素群組31L-1及第二像素群組31R-1)之AD轉換單元(ADC群組) 101L-1及AD轉換單元(ADC群組) 101R-1。在步驟S17中，AD轉換單元(ADC群組) 101L-2將由第三像素群組31L-2及第四像素群組31R-2供應之一類比信號轉換成一數位信號，將經轉換信號供應至箝位計算單元301R及特性差異儲存單元303，且輸出結果作為一像素信號。在步驟S18中，AD轉換單元(ADC群組) 101R-2將由第三像素群組31L-2及第四像素群組31R-2供應之一類比信號轉換成一數位信號，將經轉換信號供應至箝位計算單元301R及特性差異儲存單元303，且輸出結果作為一像素信號。在步驟S19中，箝位計算單元301R判定一當前像素是否係提供在像素陣列單元31之一周邊區域中之一遮光像素，且當其判定為一遮光像素時，程序前進至步驟S20。在步驟S20中，箝位計算單元301R針對複數個像素根據自由充當ADC群組(其目標係第三像素群組31L-2及第四像素群組31R-2)之AD轉換單元(ADC群組) 101L-2及AD轉換單元(ADC群組) 101R-2輸出之數位信號獲得之像素信號基於一參考位準計算一偏移且儲存該偏移。在步驟S21中，箝位計算單元301R使複數個像素之所儲存偏移之一平均值、一最小值或一最大值與AD轉換單元(ADC群組) 101L-2及AD轉換單元(ADC群組) 101R-2之像素信號相乘以設定一校正位準且將結果輸出至DAC 302R。應注意，在步驟S19中，當判定一當前像素並非一遮光像素時，略過步驟S20之程序。在步驟S22中，DAC 302R將由箝位計算單元301R供應之校正位準之一數位信號轉換成一類比信號且將經轉換信號作為一參考電壓(參考)輸出至充當第二ADC群組(其目標係第三像素群組31L-2及第四像素群組31R-2)之AD轉換單元(ADC群組) 101L-2及AD轉換單元(ADC群組) 101R-2。在此情況中，DAC 302R輸出與根據儲存在特性差異儲存單元303中之特性差異(增益分量)之一增益相乘之參考電壓(參考)。根據上述程序，當供應遮光區域外部之一像素信號時，基於使用AD轉換單元(ADC群組) 101L-1及AD轉換單元(ADC群組) 101R-1作為參考之AD轉換單元(ADC群組) 101L-2及AD轉換單元(ADC群組) 101R-2之特性差異(其儲存在特性差異儲存單元303中)，調整DAC 302R之一增益且輸出參考電壓。因此，將參考電壓(參考)供應至AD轉換單元(ADC群組) 101L-2及AD轉換單元(ADC群組) 101R-2，使得吸收包含AD轉換單元(ADC群組) 101L-1及AD轉換單元(ADC群組) 101R-1之第一ADC群組與包含AD轉換單元(ADC群組) 101L-2及AD轉換單元(ADC群組) 101R-2之第二ADC群組之特性差異之一增益分量。在此情況中，由於將基於偏移設定之校正位準供應至DAC 302L及302R，故亦校正特性差異中之偏移分量。即，藉由箝位計算單元301L及301R在第一像素群組31L-1及第二像素群組31R-1與第三像素群組31L-2及第四像素群組31R-2中獨立地校正特性分量中之偏移分量。另外，藉由特性差異儲存單元303基於作為在第一像素群組31L-1及第二像素群組31R-1與第三像素群組31L-2及第四像素群組31R-2之間之輸出差異獲得之特性差異而相對校正特性分量中之增益分量。因此，當針對待吸收之不同ADC群組之間之特性差異執行一操作時，可整體上實施像素陣列單元31之適當色彩之顯影，且可達成高影像品質。另外，由於可動態地校正特性差異(特定言之，偏移分量)，故可長期維持適當色彩之顯影，且長期確保影像品質。另外，由於由歸因於佈局之一寄生電容變化引起ADC群組之間之特性差異，故ADC群組之佈局迄今為止具有一對稱基礎且藉由其他技術訣竅及試誤法調整。然而，由於佈局可不受寄生電容影響，故可增大ADC佈局之自由度。應注意，下文將參考圖23描述儲存特性差異之一程序。另外，當供應遮光區域之一像素信號時，計算並調整充當AD轉換單元(ADC群組) 101L-1、AD轉換單元(ADC群組) 101R-1、AD轉換單元(ADC群組) 101L-2及AD轉換單元(ADC群組) 101R-2之特性差異之偏移分量且動態地校正參考電壓(參考)。＜特性差異儲存程序＞接著，將參考圖23之一流程圖描述一特性差異儲存程序。在步驟S41中，經組態以控制像素陣列單元31之一操作之一控制單元(未圖解說明)判定是否執行其中關閉固態成像元件1之電源供應器之一操作且重複一類似程序直至判定關閉電源供應器。接著，在步驟S41中，當判定關閉電源供應器時，程序前進至步驟S42。在步驟S42中，像素陣列單元31在整個區域被遮光時使一黑色影像成像。即，全部像素係遮光像素且可在讀取任何像素時作為遮光像素進行處理。在步驟S43中，特性差異儲存單元303增大(或替代地最大化) DAC 302L及302R之增益且將參考電壓(參考)供應至AD轉換單元(ADC群組) 101L-1、AD轉換單元(ADC群組) 101R-1、AD轉換單元(ADC群組) 101L-2及AD轉換單元(ADC群組) 101R-2。在步驟S44中，AD轉換單元(ADC群組) 101L-1將第一像素群組31L-1之一像素值轉換成一數位信號，且將結果作為一像素信號輸出至箝位計算單元301L及特性差異儲存單元303。在步驟S45中，AD轉換單元(ADC群組) 101R-1將第二像素群組31R-1之一像素值轉換成一數位信號，且將結果作為一像素信號輸出至箝位計算單元301L及特性差異儲存單元303。在步驟S46中，AD轉換單元(ADC群組) 101L-2將第三像素群組31L-2之一像素值轉換成一數位信號，且將結果作為一像素信號輸出至箝位計算單元301R及特性差異儲存單元303。在步驟S47中，AD轉換單元(ADC群組) 101R-2將第四像素群組31R-2之一像素值轉換成一數位信號，且將結果作為一像素信號輸出至箝位計算單元301R及特性差異儲存單元303。在步驟S48中，特性差異儲存單元303儲存第一像素群組31L-1至第四像素群組31R-2之任何像素之一數位信號之一差值作為一特性差異。根據上述程序，每當關閉電源供應器時，擷取一黑色影像同時獲得一增大(或替代地最大)增益，獲得此時之一特性差異(一增益分量)，且在特性差異校正程序中相對調整DAC 302L及302R之增益以取消特性差異(增益分量)。因此，由於可實施適當色彩之顯影，故可長期確保影像品質。另外，上文已描述一實例，其中在量測特性差異中，當使一黑色影像成像時，獲得在增大(或替代地最大化)一增益時之像素信號之一差異作為特性差異，且在ADC特性差異校正程序中，吸收在增大(或替代地最大化)一增益時之特性差異。然而，可獲得並使用根據增益之一大小之特性差異。舉例而言，緊接在關閉電源供應器之前，使其中增大(或替代地最大化)一增益之一黑色影像及其中減小(或替代地最小化)一增益之一黑色影像成像，自所獲得之特性差異之各者之線性儲存根據增益之特性差異。在特性差異校正程序中，設定根據特性差異之一增益且因此可取消特性差異。此外，上文已描述一實例，其中像素陣列單元31中之一分割曝光邊界包含如圖21中之上部中圖解說明之n個行之左半部分及m個行之右半部分。然而，邏輯基板12中之信號處理電路41L及41R之一邊界可匹配信號處理電路41L及41R之一邊界。在此情況中，n可等於m。另外，執行上述程序以抑制由信號處理電路41L及41R之邊界附近之一雜散電容之一差異產生之垂直帶狀雜訊之產生。因此，舉例而言，可僅使用對應於分割曝光邊界附近之像素之一ADC群組作為一處理目標來實行ADC群組特性差異校正程序及特性差異儲存程序。＜5.電子裝置之應用之實例＞上述固態成像元件1可應用於各種電子裝置，舉例而言，諸如數位相機及數位視訊攝影機之一成像裝置、具有一成像功能之一行動電話或具有一成像功能之其他裝置。圖24係圖解說明作為應用本技術之一電子裝置之一成像裝置之一組態實例之一方塊圖。圖24中圖解說明之一成像裝置501包含一光學系統502、一快門裝置503、一固態成像元件504、一驅動電路505、一信號處理電路506、一監測器507及一記憶體508，且可使一靜態影像及一移動影像成像。光學系統502包含一或複數個透鏡，將來自一主體之光(入射光)導引至固態成像元件504，且在固態成像元件504之一光接收表面上形成一影像。快門裝置503安置在光學系統502與固態成像元件504之間，且在驅動電路505之控制下控制固態成像元件504之一光照明週期及一遮光週期。固態成像元件504包含具有上述固態成像元件之一封裝。固態成像元件504根據其影像透過光學系統502及快門裝置503形成於一光接收表面上之光累積信號電荷達一恆定週期。根據自驅動電路505供應之一驅動信號(一時序信號)傳送累積於固態成像元件504中之信號電荷。驅動電路505輸出用於控制固態成像元件504之一傳送操作及快門裝置503之一快門操作之一驅動信號且驅動固態成像元件504及快門裝置503。信號處理電路506執行自固態成像元件504輸出之信號電荷之各種類型之信號處理。由藉由信號處理電路506執行之信號處理所獲得之一影像(影像資料)經供應至監測器507並顯示於監測器507上，且經供應至記憶體508並儲存(錄製)於記憶體508中。在亦以此方式組態之成像裝置501中，代替上述固態成像元件504應用固態成像元件1。因此，可減少成本。＜6.固態成像元件之使用實例＞圖25係圖解說明其中使用上述固態成像元件1之使用實例之一圖式。舉例而言，上述成像元件可用於各種情況，其中如下般偵測諸如可見光、紅外光、紫外光或X射線之光。 - 獲取用於觀看之影像之裝置，諸如一數位相機及具有相機功能之一攜帶型器件。 - 用於交通之裝置，諸如獲取汽車之前面及後面、周圍、汽車內部及類似者之影像之一車載式感測器、監測行駛車輛及道路之一監測攝影機，及量測車輛與類似者之間之距離之一距離感測器，其等用於安全駕駛(例如，自動停止)、駕駛員之狀況之辨識及類似者。 - 用於家用電器之裝置，諸如TV、冰箱及空調，其等獲取一使用者之一示意動作之影像且根據示意動作執行器件操作。 - 用於醫療護理及衛生保健之裝置，諸如內窺鏡及藉由紅外光之接收執行血管造影術之一裝置。 - 用於安全之裝置，諸如用於犯罪預防之一監測攝影機及用於個人鑑認之一相機。 - 用於美容之裝置，諸如獲取皮膚之影像之皮膚量測設備及獲取頭皮之影像之一顯微鏡。 - 用於運動之裝置，諸如用於運動及類似者之一行動相機及一可佩帶相機。 - 用於農業之裝置，諸如用於監測農場及作物之狀況之一攝影機。熟習此項技術者應理解，各種修改、組合、子組合及更改可取決於設計要求及其他因素而發生，只要該等修改、組合、子組合及更改係在隨附發明申請專利範圍及其等效物之範疇內。此外，亦可如下般組態本技術。 (1)一種固態成像元件，其包括：一第一基板，其包含具有一像素陣列單元之一像素電路；及一第二基板，其包含：信號處理電路，其等處理來自該像素陣列單元之信號；及一佈線層，其中佈線區域電連接至該等信號處理電路之各自者，其中各信號處理電路具有一相同電路圖案，其中堆疊該第二基板及該第一基板，且其中各佈線區域之一佈線圖案係不同的。 (2)根據(1)之固態成像元件，其中該佈線層係該第二基板中之一佈線結構之一部分且堆疊在該佈線結構之另一部分上。 (3)根據(1)之固態成像元件，其中該佈線層係該第二基板中之一整個佈線結構。 (4)根據(1)之固態成像元件，其中該等佈線區域之一第一者對應於該第二基板之一第一邏輯電路，且其中該等佈線區域之一第二者對應於該第二基板之一第二邏輯電路。 (5)根據(1)之固態成像元件，其中該等信號處理電路之相同元件具有相同圖案。 (6)根據(1)之固態成像元件，其中該等信號處理電路具有包含2ⁿ 個類型之功能之一組態且根據一n位元切換信號切換該等功能。 (7)根據(6)之固態成像元件，其中該n位元切換信號在一處理程序中固定為高或低。 (8)根據(6)之固態成像元件，其中該n位元切換信號透過一邏輯基板內部之一接合固定為高或低。 (9)根據(6)之固態成像元件，其中該n位元切換信號之一線連接至一暫存器且自一外部進行控制。 (10)根據(6)之固態成像元件，其中該n位元切換信號之一線連接至其中根據包含電或諸如紫外光之光之電磁波之應力將一狀態固定為高或低之一組態。 (11)根據(6)之固態成像元件，其中該n位元切換信號線連接至一非揮發性記憶體且自一外部設定該非揮發性記憶體之一狀態。 (12)根據(6)之固態成像元件，其中該n位元切換信號之一線連接至一外部端子且由一外部裝置透過該外部端子設定該切換信號。 (13)根據(1)之固態成像元件，其中該等信號處理電路包含：一第一信號處理電路，其處理來自該像素陣列單元之一第一部分之信號；及一第二信號處理電路，其處理來自該像素陣列單元之一第二部分之信號。 (14)根據(13)之固態成像元件，其中該第一部分對應於一擷取影像之一左側，且其中該第二部分對應於該擷取影像之一右側。 (15)根據(14)之固態成像元件，其中該第一信號處理電路在不同於該第二信號處理電路處理來自該第二部分之該等信號之一時間處理來自該第一部分之該等信號。 (16)根據(1)之固態成像元件，其中各信號處理電路之一功能可基於連接至各信號處理電路之各佈線區域之該佈線圖案而變化。 (17)根據(1)之固態成像元件，其中該第二基板包含該等信號處理電路之間之一間隔區域。 (18)一種成像裝置，其包括：一第一基板，其包含具有一像素陣列單元之一像素電路；及一第二基板，其包含：信號處理電路，其等處理來自該像素陣列單元之信號；及一佈線層，其中佈線區域連接至該等信號處理電路之各自者，其中各信號處理電路具有一相同電路圖案，其中該第二基板堆疊在該第一基板上，且其中各佈線區域之一佈線圖案係不同的。 (19)根據(18)之成像裝置，其中該等信號處理電路具有包含具2ⁿ 個類型之功能之一電路之一組態且根據一n位元切換信號切換該等功能。 (20)一種電子裝置，其包括：一第一基板，其包含具有一像素陣列單元之一像素電路；及一第二基板，其包含：信號處理電路，其等處理來自該像素陣列單元之信號；及一佈線層，其中佈線區域連接至該等信號處理電路之各自者，其中各信號處理電路具有一相同電路圖案，其中該第二基板堆疊在該第一基板上，且其中各佈線區域之一佈線圖案係不同的。 (21)根據(20)之電子裝置，其中該等信號處理電路具有包含具2ⁿ 個類型之功能之一電路之一組態且根據一n位元切換信號切換該等功能。

1‧‧‧固態成像元件 11‧‧‧像素基板 12‧‧‧邏輯基板 12L‧‧‧接合 12R‧‧‧接合 21‧‧‧像素電路 31‧‧‧像素陣列單元 31L-1‧‧‧第一像素群組 31L-2‧‧‧第三像素群組 31R-1‧‧‧第二像素群組 31R-2‧‧‧第四像素群組 32‧‧‧單位像素 33‧‧‧列選擇單元 34‧‧‧信號線 41L‧‧‧信號處理電路 41R‧‧‧信號處理電路 42‧‧‧間隔(或劃線)區域 51‧‧‧光二極體 52‧‧‧傳送電晶體/傳送閘 53‧‧‧重設電晶體 54‧‧‧放大電晶體 55‧‧‧選擇電晶體 56‧‧‧浮動擴散(FD)單元 61L‧‧‧電流源 62L‧‧‧解碼器 63L‧‧‧控制單元 64L‧‧‧列解碼器 65L‧‧‧信號處理單元 66L‧‧‧行解碼器/感測放大器 67L‧‧‧記憶體單元 67R‧‧‧記憶體單元 68L‧‧‧資料處理單元 68R‧‧‧資料處理單元 69L‧‧‧介面(IF)單元 69R‧‧‧介面(IF)單元 81L-1至81R-n‧‧‧類比數位(AD)轉換器 82L‧‧‧參考電壓產生單元 83L‧‧‧資料鎖存單元 84L‧‧‧並列轉串列轉換單元 91L-1‧‧‧比較器 91L-2‧‧‧比較器 92L-1‧‧‧計數器 92L-2‧‧‧計數器 101L-1至101R-2‧‧‧類比數位(AD)轉換單元 102L-1至102R-2‧‧‧記憶體單元 103L‧‧‧邏輯單元 103R‧‧‧邏輯單元 104L-1至104R-2‧‧‧介面單元 105L-1至105R-4‧‧‧通孔 121‧‧‧外部信號處理(LSI) 131‧‧‧基板層 141‧‧‧主體 142L‧‧‧影像資料 142R‧‧‧影像資料 143‧‧‧影像資料 151‧‧‧基板層 152‧‧‧佈線層 152L‧‧‧端子 152R‧‧‧端子 161‧‧‧佈線層 162‧‧‧佈線層 171‧‧‧佈線層 181‧‧‧端子 181L‧‧‧端子 181R‧‧‧端子 201‧‧‧暫存器 201L‧‧‧暫存器 201R‧‧‧暫存器 221‧‧‧電熔絲 221L‧‧‧電熔絲 221R‧‧‧電熔絲 241L‧‧‧電可擦除可程式化唯讀記憶體(EEPROM) 241R‧‧‧電可擦除可程式化唯讀記憶體(EEPROM) 2441‧‧‧電可擦除可程式化唯讀記憶體(EEPROM) 251‧‧‧外部端子 251L‧‧‧外部端子 251R‧‧‧外部端子 271‧‧‧信號處理單元 271L‧‧‧信號處理單元 271R‧‧‧信號處理單元 281‧‧‧乘法器 281L‧‧‧乘法器 281L-1‧‧‧乘法器 281L-2‧‧‧乘法器 281R‧‧‧乘法器 281R’‧‧‧乘法器 281R-1‧‧‧乘法器 281R-2‧‧‧乘法器 281R’-2‧‧‧乘法器 291‧‧‧類比信號處理單元 291L‧‧‧類比信號處理單元 291R‧‧‧類比信號處理單元 292‧‧‧數位信號處理單元 292L‧‧‧數位信號處理單元 292R‧‧‧數位信號處理單元 301‧‧‧箝位計算單元 301L‧‧‧箝位計算單元 301R‧‧‧箝位計算單元 302‧‧‧數位類比轉換單元(DAC) 302L‧‧‧數位類比轉換單元(DAC) 302R‧‧‧數位類比轉換單元(DAC) 303‧‧‧特性差異儲存單元 501‧‧‧成像裝置 502‧‧‧光學系統 503‧‧‧快門裝置 504‧‧‧固態成像元件 505‧‧‧驅動電路 506‧‧‧信號處理電路 507‧‧‧監測器 508‧‧‧記憶體 CK‧‧‧時脈 RST‧‧‧重設信號 SEL‧‧‧選擇信號 S11‧‧‧步驟 S12‧‧‧步驟 S13‧‧‧步驟 S14‧‧‧步驟 S15‧‧‧步驟 S16‧‧‧步驟 S17‧‧‧步驟 S18‧‧‧步驟 S19‧‧‧步驟 S20‧‧‧步驟 S21‧‧‧步驟 S22‧‧‧步驟 S41‧‧‧步驟 S42‧‧‧步驟 S43‧‧‧步驟 S44‧‧‧步驟 S45‧‧‧步驟 S46‧‧‧步驟 S47‧‧‧步驟 S48‧‧‧步驟 TRG‧‧‧傳送信號 V_DD‧‧‧像素電源供應器 V_ref‧‧‧參考電壓

圖1係示意性地圖解說明根據本技術之一第一實施例之一固態成像元件之一透視圖。圖2係圖解說明根據第一實施例之固態成像元件之一像素電路及一信號處理電路之一特定組態之一電路圖。圖3係圖解說明根據第一實施例之固態成像元件之一信號處理單元之一特定組態實例之一方塊圖。圖4係示意性地圖解說明根據第一實施例之固態成像元件之一邏輯基板之一佈局之一圖式。圖5係圖解說明連接信號處理電路之一方法之一實例之一圖式。圖6係用於描述根據第一實施例之固態成像元件之一影像程序之一圖式。圖7係描述在左及右信號處理電路具有不同組態時之一組態實例之一圖式。圖8係描述其中層壓僅一佈線層之一最上層、具有藉由一次曝光形成之不同左及右佈線圖案之配線層之一實例之一圖式。圖9係描述其中全部佈線層係具有由一次曝光形成之不同左及右佈線圖案之佈線層之一實例之一圖式。圖10係描述根據一第二實施例之一固態成像元件之一組態實例之一圖式，其中切換安置於左側及右側之相同信號處理電路之一操作。圖11係描述第二實施例之一第一經修改實例之一圖式，其中切換安置於左側及右側之相同信號處理電路之一操作。圖12係描述第二實施例之一第二經修改實例之一圖式，其中切換安置於左側及右側之相同信號處理電路之一操作。圖13係描述第二實施例之一第三經修改實例之一圖式，其中切換安置於左側及右側之相同信號處理電路之一操作。圖14係描述第二實施例之一第四經修改實例之一圖式，其中切換安置於左側及右側之相同信號處理電路之一操作。圖15係描述第二實施例之一第五經修改實例之一圖式，其中切換安置於左側及右側之相同信號處理電路之一操作。圖16係描述本發明之一第三實施例之一組態實例之一圖式，其中施加供應至左及右信號處理電路之一參考時脈信號。圖17係描述本發明之一第三實施例之一第一經修改實例之一圖式，其中施加供應至左及右信號處理電路之一參考時脈信號。圖18係描述本發明之一第三實施例之一第二經修改實例之一圖式，其中施加供應至左及右信號處理電路之一參考時脈信號。圖19係描述本發明之一第三實施例之一第三經修改實例之一圖式，其中施加供應至左及右信號處理電路之一參考時脈信號。圖20係描述本發明之一第三實施例之一第四經修改實例之一圖式，其中施加供應至左及右信號處理電路之一參考時脈信號。圖21係描述本發明之一第四實施例之一組態實例之一圖式，其中藉由左及右信號處理電路之一雜散電容校正一ADC之一參考。圖22係描述由圖21之一固態成像元件執行之一ADC特性差異校正程序之一流程圖。圖23係描述由圖21之固態成像元件執行之一特性差異儲存程序之一流程圖。圖24係圖解說明作為應用本技術之一電子裝置之一成像裝置之一組態實例之一方塊圖。圖25係描述應用本發明之一技術之固態成像元件之一使用實例之一圖式。

1‧‧‧固態成像元件

11‧‧‧像素基板

12‧‧‧邏輯基板

21‧‧‧像素電路

31‧‧‧像素陣列單元

32‧‧‧單位像素

41L‧‧‧信號處理電路

41R‧‧‧信號處理電路

42‧‧‧間隔(或劃線)區域

Claims

一種固態成像元件，其包括：一第一基板，其包含具有一像素陣列單元之一像素電路；及一第二基板，其包含：信號處理電路，其等處理來自該像素陣列單元之信號；及一佈線層，其中佈線區域電連接至該等信號處理電路之各自者，其中各信號處理電路具有一相同電路圖案，其中堆疊該第二基板及該第一基板，且其中各佈線區域之一佈線圖案係不同的。
如請求項1之固態成像元件，其中該佈線層係該第二基板中之一佈線結構之一部分且堆疊在該佈線結構之另一部分上。
如請求項1之固態成像元件，其中該佈線層係該第二基板中之一整個佈線結構。
如請求項1之固態成像元件，其中該等佈線區域之一第一者對應於該第二基板之一第一邏輯電路，且其中該等佈線區域之一第二者對應於該第二基板之一第二邏輯電路。
如請求項1之固態成像元件，其中該等信號處理電路之相同元件具有相同圖案。
如請求項1之固態成像元件，其中該等信號處理電路具有包含2ⁿ 個類型之功能之一組態且根據一n位元切換信號切換該等功能。
如請求項6之固態成像元件，其中該n位元切換信號在一處理程序中固定為高或低。
如請求項6之固態成像元件，其中該n位元切換信號透過一邏輯基板內部之一接合固定為高或低。
如請求項6之固態成像元件，其中該n位元切換信號之一線連接至一暫存器且自一外部進行控制。
如請求項6之固態成像元件，其中該n位元切換信號之一線連接至其中根據包含電或諸如紫外光之光之電磁波之應力將一狀態固定為高或低之一組態。
如請求項6之固態成像元件，其中該n位元切換信號線連接至一非揮發性記憶體且自一外部設定該非揮發性記憶體之一狀態。
如請求項6之固態成像元件，其中該n位元切換信號之一線連接至一外部端子且由一外部裝置透過該外部端子設定該切換信號。
如請求項1之固態成像元件，其中該等信號處理電路包含：一第一信號處理電路，其處理來自該像素陣列單元之一第一部分之信號；及一第二信號處理電路，其處理來自該像素陣列單元之一第二部分之信號。
如請求項13之固態成像元件，其中該第一部分對應於一擷取影像之一左側，且其中該第二部分對應於該擷取影像之一右側。
如請求項14之固態成像元件，其中該第一信號處理電路在不同於該第二信號處理電路處理來自該第二部分之該等信號之一時間處理來自該第一部分之該等信號。
如請求項1之固態成像元件，其中各信號處理電路之一功能可基於連接至各信號處理電路之各佈線區域之該佈線圖案而變化。
如請求項1之固態成像元件，其中該第二基板包含該等信號處理電路之間之一間隔區域。
一種成像裝置，其包括：一第一基板，其包含具有一像素陣列單元之一像素電路；及一第二基板，其包含：信號處理電路，其等處理來自該像素陣列單元之信號；及一佈線層，其中佈線區域連接至該等信號處理電路之各自者，其中各信號處理電路具有一相同電路圖案，其中該第二基板堆疊在該第一基板上，且其中各佈線區域之一佈線圖案係不同的。
如請求項18之成像裝置，其中該等信號處理電路具有包含具2ⁿ 個類型之功能之一電路之一組態且根據一n位元切換信號切換該等功能。
一種電子裝置，其包括：一第一基板，其包含具有一像素陣列單元之一像素電路；及一第二基板，其包含：信號處理電路，其等處理來自該像素陣列單元之信號；及一佈線層，其中佈線區域連接至該等信號處理電路之各自者，其中各信號處理電路具有一相同電路圖案，其中該第二基板堆疊在該第一基板上，且其中各佈線區域之一佈線圖案係不同的。
如請求項20之電子裝置，其中該等信號處理電路具有包含具2ⁿ 個類型之功能之一電路之一組態且根據一n位元切換信號切換該等功能。