JPH03257831A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH03257831A JPH03257831A JP5536690A JP5536690A JPH03257831A JP H03257831 A JPH03257831 A JP H03257831A JP 5536690 A JP5536690 A JP 5536690A JP 5536690 A JP5536690 A JP 5536690A JP H03257831 A JPH03257831 A JP H03257831A
- Authority
- JP
- Japan
- Prior art keywords
- film
- metal interconnection
- high melting
- metal wiring
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 10
- 238000004519 manufacturing process Methods 0.000 title claims description 4
- 229910052751 metal Inorganic materials 0.000 claims abstract description 32
- 239000002184 metal Substances 0.000 claims abstract description 32
- 238000002844 melting Methods 0.000 claims abstract description 6
- 230000008018 melting Effects 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims abstract 2
- 229910000838 Al alloy Inorganic materials 0.000 claims description 3
- 239000011229 interlayer Substances 0.000 claims description 3
- 150000002736 metal compounds Chemical class 0.000 claims description 2
- 239000000463 material Substances 0.000 abstract description 4
- 238000000059 patterning Methods 0.000 abstract description 4
- 239000000758 substrate Substances 0.000 abstract description 4
- 239000007769 metal material Substances 0.000 abstract description 2
- 238000004544 sputter deposition Methods 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 11
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 239000003870 refractory metal Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、微細な多層金属配線を有する半導体装置の製
造方法に関するものである。
造方法に関するものである。
従来の技術
半導体装置は高集積化、多機能化へと限りなく進化して
いる。特に最近では、特定用途向は高密度集積回路（Ａ
ＳＩＣ）と呼ばれる分野の進歩が著しい。この分野では
多層金属配線仕様が主流であり、最上層部の金属配線を
オーダーメイドとしている場合が多い。最上層部までの
部分については共通であり、マスタースライスとも呼ば
れている。また、オーダーメイドとなる最上層部の金属
配線はコンピュータを用いた自動配置配線を使用し、で
きる限り短時間でマスタースライスから完成品を作れる
ようになっている。
いる。特に最近では、特定用途向は高密度集積回路（Ａ
ＳＩＣ）と呼ばれる分野の進歩が著しい。この分野では
多層金属配線仕様が主流であり、最上層部の金属配線を
オーダーメイドとしている場合が多い。最上層部までの
部分については共通であり、マスタースライスとも呼ば
れている。また、オーダーメイドとなる最上層部の金属
配線はコンピュータを用いた自動配置配線を使用し、で
きる限り短時間でマスタースライスから完成品を作れる
ようになっている。
第２図は従来例半導体装置の断面図であり、半導体基板
１．絶縁１１１２．第１金属配線膜３．眉間膜４．スル
ーホール５．第２金属配線膜６をそなえたものである 発明が解決しようとする課題 しかしながら、−射的な金属配線材料はアルミニウム系
合金が主流であり、配線の段差が通常０．６〜１．０μ
ｍとかなり厚い。これはアルミニウム系金属配線の信頼
性を高くするためのものであり、０．３〜０．４μｍと
いった薄い膜厚にできないのである。このため、最上層
部の金属配線ともなればパターニングを行なう段差が非
常に太き（なり、また、その金属配線膜厚も厚くなるの
で、エツチング加工する際のフォトレジスト膜減りが大
きくなり、厚いフォトレジスト膜が必要であり、微細な
バターニングが困難となってくる。
１．絶縁１１１２．第１金属配線膜３．眉間膜４．スル
ーホール５．第２金属配線膜６をそなえたものである 発明が解決しようとする課題 しかしながら、−射的な金属配線材料はアルミニウム系
合金が主流であり、配線の段差が通常０．６〜１．０μ
ｍとかなり厚い。これはアルミニウム系金属配線の信頼
性を高くするためのものであり、０．３〜０．４μｍと
いった薄い膜厚にできないのである。このため、最上層
部の金属配線ともなればパターニングを行なう段差が非
常に太き（なり、また、その金属配線膜厚も厚くなるの
で、エツチング加工する際のフォトレジスト膜減りが大
きくなり、厚いフォトレジスト膜が必要であり、微細な
バターニングが困難となってくる。
課題を解決するための手段
本発明は多層金属配線形成において最上層部の配線に高
融点金属膜、あるいは高融点金属化合物膜を用いること
により、最上層部の金属配線膜厚を０．３〜０．４μｍ
と薄膜化している。
融点金属膜、あるいは高融点金属化合物膜を用いること
により、最上層部の金属配線膜厚を０．３〜０．４μｍ
と薄膜化している。
作用
これらの構成により、最上層部の金属配線の薄膜化がで
き、最上層部の金属配線の微細化が可能となった。また
、ポンディングパッドは最上層部の金属配線を用いずに
、アルミニウム系合金を用いた一つ下の金属配線層を使
用する。
き、最上層部の金属配線の微細化が可能となった。また
、ポンディングパッドは最上層部の金属配線を用いずに
、アルミニウム系合金を用いた一つ下の金属配線層を使
用する。
実施例
本発明の一実施例について図面を用いながら説明を行な
う。第１図（ａ）〜（ｄ）に本発明の半導体装置の製造
方法における工程順断面図を示す。まず、半導体基板１
上の絶縁膜２上に金属膜＆ｌ１３を形成する（第１図ａ
）。次に層間膜４を堆積し平垣化処理を行ない、スルー
ホール５を形成する（第１図ｂ）。さらにスパッタリン
グ法で高融点金属材料６を０．４μｍ蒸着し第２金属配
線のバターニングを行なう（第１図Ｃ）。この際、段差
がかなり大きいので通常は厚いフォトレジスト膜が必要
となるが、被エツチング膜である高融点金属配線材料６
が薄いために厚いフォトレジスト膜は必要としない。よ
って微細なバターニングが可能となる。最後に保護膜７
を堆積するく第１図ｄ〉。
う。第１図（ａ）〜（ｄ）に本発明の半導体装置の製造
方法における工程順断面図を示す。まず、半導体基板１
上の絶縁膜２上に金属膜＆ｌ１３を形成する（第１図ａ
）。次に層間膜４を堆積し平垣化処理を行ない、スルー
ホール５を形成する（第１図ｂ）。さらにスパッタリン
グ法で高融点金属材料６を０．４μｍ蒸着し第２金属配
線のバターニングを行なう（第１図Ｃ）。この際、段差
がかなり大きいので通常は厚いフォトレジスト膜が必要
となるが、被エツチング膜である高融点金属配線材料６
が薄いために厚いフォトレジスト膜は必要としない。よ
って微細なバターニングが可能となる。最後に保護膜７
を堆積するく第１図ｄ〉。
発明の効果
本発明を用いることにより、最上層部の金属配線の微細
化が可能となり、ＡＳＩＣ分野でのオーダーメイドの幅
を広げることができる。また、チップサイズの大きくな
りがちのＡＳＩＣ分野において本発明を用いることによ
り小チツプ化できる効果は大きいものである。
化が可能となり、ＡＳＩＣ分野でのオーダーメイドの幅
を広げることができる。また、チップサイズの大きくな
りがちのＡＳＩＣ分野において本発明を用いることによ
り小チツプ化できる効果は大きいものである。
図である。
１・・・・・・半導体基板、２・・・・・・絶縁膜、３
・・・・・・第１金属配線、４・・・・・・層間膜、５
・・・・・・スルーホール、６・・・・・・高融点金属
配線材料、７・・・・・・保護膜。
・・・・・・第１金属配線、４・・・・・・層間膜、５
・・・・・・スルーホール、６・・・・・・高融点金属
配線材料、７・・・・・・保護膜。
Claims (1)
- アルミニウム系合金膜、或はアルミニウム系合金膜と高
融点金属膜からなる第１金属配線を形成したあと、層間
絶縁膜、スルーホールを形成し、高融点金属、或は高融
点金属化合物からなる第２金属配線を形成することを含
むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5536690A JPH03257831A (ja) | 1990-03-07 | 1990-03-07 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5536690A JPH03257831A (ja) | 1990-03-07 | 1990-03-07 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03257831A true JPH03257831A (ja) | 1991-11-18 |
Family
ID=12996489
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5536690A Pending JPH03257831A (ja) | 1990-03-07 | 1990-03-07 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03257831A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017183658A (ja) * | 2016-03-31 | 2017-10-05 | ソニー株式会社 | 固体撮像素子、撮像装置、および電子機器 |
-
1990
- 1990-03-07 JP JP5536690A patent/JPH03257831A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017183658A (ja) * | 2016-03-31 | 2017-10-05 | ソニー株式会社 | 固体撮像素子、撮像装置、および電子機器 |
| US10798318B2 (en) | 2016-03-31 | 2020-10-06 | Sony Corporation | Solid-state imaging element, imaging device, and electronic device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20010071080A (ko) | 고밀도 상호접속 공통 회로기판 상에 증착된 박막층에서의응력을 제어하는 방법 | |
| JP2002527915A (ja) | 高密度相互接続プリント配線基板の応力を低減する方法としての堆積された薄膜ビルトアップ層の寸法 | |
| JPH03257831A (ja) | 半導体装置の製造方法 | |
| JPH01135043A (ja) | 多層配線の形成方法 | |
| JPS62136857A (ja) | 半導体装置の製造方法 | |
| JPS5863150A (ja) | 半導体装置の製造方法 | |
| JPH01189939A (ja) | 半導体集積回路 | |
| JPH01125847A (ja) | 半導体装置およびその製造方法 | |
| JPS63117446A (ja) | 半導体装置の製造方法 | |
| JP2664409B2 (ja) | 混成集積回路の製造方法 | |
| JPH0334545A (ja) | 半導体装置の製造方法 | |
| JPH05198527A (ja) | 半導体装置及びその製造方法 | |
| JPH04320049A (ja) | 多層配線構造体およびその製造方法 | |
| JP2699389B2 (ja) | 半導体装置の製造方法 | |
| JPH05267475A (ja) | 配線形成法 | |
| JPS6211783B2 (ja) | ||
| JP2734881B2 (ja) | 半導体装置の製造方法 | |
| JPH05299515A (ja) | 半導体装置 | |
| JPH0344929A (ja) | 半導体装置の製造方法 | |
| JPS6340344A (ja) | 半導体装置 | |
| JPH02196428A (ja) | 半導体装置 | |
| JPS62281328A (ja) | 半導体装置の製造方法 | |
| JPS62200746A (ja) | 半導体装置 | |
| JPS63257268A (ja) | 半導体集積回路 | |
| JPS5921043A (ja) | 半導体装置の製造方法 |