JPH0334545A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0334545A JPH0334545A JP16954789A JP16954789A JPH0334545A JP H0334545 A JPH0334545 A JP H0334545A JP 16954789 A JP16954789 A JP 16954789A JP 16954789 A JP16954789 A JP 16954789A JP H0334545 A JPH0334545 A JP H0334545A
- Authority
- JP
- Japan
- Prior art keywords
- interconnection
- wiring
- film
- silicon oxide
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 11
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 229910052751 metal Inorganic materials 0.000 claims abstract description 23
- 239000002184 metal Substances 0.000 claims abstract description 23
- 238000000034 method Methods 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 238000000151 deposition Methods 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 15
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 15
- 238000001020 plasma etching Methods 0.000 abstract description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052710 silicon Inorganic materials 0.000 abstract description 3
- 239000010703 silicon Substances 0.000 abstract description 3
- 230000008569 process Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 238000001755 magnetron sputter deposition Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000005324 grain boundary diffusion Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明は半導体装置の製造方法に係り、特に多層金属配
線の形成工程の改良に関する。
線の形成工程の改良に関する。
（従来の技術）
従来より、高密度集積回路においては多層構造のＡｆＩ
配線が多く用いられている。近年のサブミクロン・ルー
ルで形成される微細幅のＡｇ配線では、電流密度の増大
によるエレクトロ・マイグレーションが大きい問題とな
っている。
配線が多く用いられている。近年のサブミクロン・ルー
ルで形成される微細幅のＡｇ配線では、電流密度の増大
によるエレクトロ・マイグレーションが大きい問題とな
っている。
Ａ［配線のエレクトロ・マイグレーション対策として、
例えば粒界拡散を抑制するためにＣｕを混合する方法、
Ａρ膜に代ってＷなどの高融点金属膜を用いる方法など
、種々提案されている。
例えば粒界拡散を抑制するためにＣｕを混合する方法、
Ａρ膜に代ってＷなどの高融点金属膜を用いる方法など
、種々提案されている。
Ｃｕを数％含むＡｌ−Ｃｕ合金は純Ａ、Ｑ膜に比べてか
なり大きい改善効果を示すことが知られているが、最近
の高密度集積回路の微細配線ではまだ問題が残る。Ｗな
どの高融点金属膜を用いる方法は、エレクトロ・マイグ
レーション対策としては有効である。しかし、Ａｌ配線
は、Ｓｉとの良好なオーミックコンタクト性、５ｉｎ２
との密着性、加工の容易性など極めて優れた特性を有す
るから、Ａｊ７配線を例えばＷ配線で代替することは考
えられない。
なり大きい改善効果を示すことが知られているが、最近
の高密度集積回路の微細配線ではまだ問題が残る。Ｗな
どの高融点金属膜を用いる方法は、エレクトロ・マイグ
レーション対策としては有効である。しかし、Ａｌ配線
は、Ｓｉとの良好なオーミックコンタクト性、５ｉｎ２
との密着性、加工の容易性など極めて優れた特性を有す
るから、Ａｊ７配線を例えばＷ配線で代替することは考
えられない。
（発明が解決しようとする課題）
以上のように高密度半導体集積回路においては、Ａｆｉ
配線が微細化するにしたがってエレクトロ・マイグレー
ションが大きい問題となっている。
配線が微細化するにしたがってエレクトロ・マイグレー
ションが大きい問題となっている。
本発明は、この様な点に鑑みなされたもので、簡単な工
程で極めて効果的にエレクトロ・マイグレーションを抑
制するようにした半導体装置の製造方法を提供すること
を目的とする。
程で極めて効果的にエレクトロ・マイグレーションを抑
制するようにした半導体装置の製造方法を提供すること
を目的とする。
［発明の構成］
（課題を解決するための手段）
本発明は、半導体基板上に第１の金属配線と第２の金属
配線を積層形成するに当たって、第２の金属配線で覆わ
れていない領域において、第２の金属配線の形成と同時
に第１の金属配線にコンタクトして実効的に第１の金属
配線の断面積を増大させるダミー配線を形成することを
特徴とする。
配線を積層形成するに当たって、第２の金属配線で覆わ
れていない領域において、第２の金属配線の形成と同時
に第１の金属配線にコンタクトして実効的に第１の金属
配線の断面積を増大させるダミー配線を形成することを
特徴とする。
（作用）
本発明によれば、多層金属配線の下層配線について、実
効的にその断面積を増大させることにより、エレクトロ
・マイグレーションを抑制することができる。配線形成
工程は、通常の多層配線形成の工程のマスクを変更する
のみであって、マイグレーション対策として格別の工程
を必要としない。配線材料の変更も必要なく、従来のＡ
ρ配線（Ａｊ！−３ｉ合金膜やＡＮ−Ｃｕ合金膜を含む
）を用いて効果的にエレクトロ・マイグレーションを抑
制して、信頼性の高い微細配線を得ることができる。
効的にその断面積を増大させることにより、エレクトロ
・マイグレーションを抑制することができる。配線形成
工程は、通常の多層配線形成の工程のマスクを変更する
のみであって、マイグレーション対策として格別の工程
を必要としない。配線材料の変更も必要なく、従来のＡ
ρ配線（Ａｊ！−３ｉ合金膜やＡＮ−Ｃｕ合金膜を含む
）を用いて効果的にエレクトロ・マイグレーションを抑
制して、信頼性の高い微細配線を得ることができる。
（実施例）
以下、本発明の実施例を図面を参照して説明する。
第１図（ａ） （ｂ）は、一実施例による半導体装置の
二層ＡＩ配線構造を示す平面図とそのＡ−Ａ′断面図で
ある。所望の素子が形成されたＳｔ基板１の表面はシリ
コン酸化膜２（第１の絶縁膜）で覆われ、これに必要な
コンタクト孔が開けられて第１のＡｌ配線３が形成され
ている。第１のＡＮ配線３が形成された基板上にはシリ
コン酸化膜（第２の絶縁膜）が形成され、これに必要な
コンタクト孔が開けられて第２のＡρ配線５．が形成さ
れている。第２のＡｊｌ配線５Ｉで覆われていない領域
の第１のＡＩＩ配線３上には、これに重ねて第２のＡρ
配線５１と同時に形成されたダミー配線５２が形成され
ている。ダミー配線５□は、少なくともその両端部でシ
リコン酸化膜４に開けられたコンタクト孔を通して第１
のＡｌｌ配線３にコンタクトさせている。
二層ＡＩ配線構造を示す平面図とそのＡ−Ａ′断面図で
ある。所望の素子が形成されたＳｔ基板１の表面はシリ
コン酸化膜２（第１の絶縁膜）で覆われ、これに必要な
コンタクト孔が開けられて第１のＡｌ配線３が形成され
ている。第１のＡＮ配線３が形成された基板上にはシリ
コン酸化膜（第２の絶縁膜）が形成され、これに必要な
コンタクト孔が開けられて第２のＡρ配線５．が形成さ
れている。第２のＡｊｌ配線５Ｉで覆われていない領域
の第１のＡＩＩ配線３上には、これに重ねて第２のＡρ
配線５１と同時に形成されたダミー配線５２が形成され
ている。ダミー配線５□は、少なくともその両端部でシ
リコン酸化膜４に開けられたコンタクト孔を通して第１
のＡｌｌ配線３にコンタクトさせている。
第２図（ａ）〜（ｅ）は、その配線製造工程を第１図（
ｂ）の断面について示している。素子形成されたシリコ
ン基板上に熱酸化により或いはＣＶＤ法により０．５μ
ｍ程度のシリコン酸化膜２を形成し、この上にマグネト
ロン・スパッタ法によって０．８μｍ程度のＡｆＩ膜を
堆積し、通常のＰＥＰと反応性イオンエツチング法によ
りパターン形成して、第１のＡｌｌ配線３を形成する（
第２図（ａ））。次いでプラズマＣＶＤ法によって０．
８μｍ程度のシリコン酸化膜４を堆積し、この上にレジ
ストマスク５をパターン形成する（第２図（ｂ））。そ
して反応性イオンエツチング法によってシリコン酸化膜
４にコンタクト孔を形成する（第２図（Ｃ））。この後
全面にマグネトロン・スパッタ法によって０．８μｍ程
度のＡＩ膜５を堆積し、この上にレジスト・マスク７を
パターン形成する（第２図（ｄ））。そしてＡｆｉ膜５
を反応性イオンエツチング法によって選択エツチングし
て、第２のＡｌ配線５１と、ダミー配線５□とを同時に
形成する（第２図（ｅ））。
ｂ）の断面について示している。素子形成されたシリコ
ン基板上に熱酸化により或いはＣＶＤ法により０．５μ
ｍ程度のシリコン酸化膜２を形成し、この上にマグネト
ロン・スパッタ法によって０．８μｍ程度のＡｆＩ膜を
堆積し、通常のＰＥＰと反応性イオンエツチング法によ
りパターン形成して、第１のＡｌｌ配線３を形成する（
第２図（ａ））。次いでプラズマＣＶＤ法によって０．
８μｍ程度のシリコン酸化膜４を堆積し、この上にレジ
ストマスク５をパターン形成する（第２図（ｂ））。そ
して反応性イオンエツチング法によってシリコン酸化膜
４にコンタクト孔を形成する（第２図（Ｃ））。この後
全面にマグネトロン・スパッタ法によって０．８μｍ程
度のＡＩ膜５を堆積し、この上にレジスト・マスク７を
パターン形成する（第２図（ｄ））。そしてＡｆｉ膜５
を反応性イオンエツチング法によって選択エツチングし
て、第２のＡｌ配線５１と、ダミー配線５□とを同時に
形成する（第２図（ｅ））。
この実施例によれば、ダミー配線５２は第１のＡｌ配線
３と並列に接続されており、実効的に第１の配線として
働く。すなわち第１のＡｌ配線３の断面積がこの部分で
実効的に大きくなり、電流密度の増大を抑えることがで
きる。同時にこのダミー配線５２によって第１のＡｌｌ
配線３の抵抗が実質的に低くなり、信号遅延が小さいも
のとなる。
３と並列に接続されており、実効的に第１の配線として
働く。すなわち第１のＡｌ配線３の断面積がこの部分で
実効的に大きくなり、電流密度の増大を抑えることがで
きる。同時にこのダミー配線５２によって第１のＡｌｌ
配線３の抵抗が実質的に低くなり、信号遅延が小さいも
のとなる。
第３図（ａ） （ｂ）は、他の実施例の二層配線構造を
示す平面図とそのＡ−Ａ’断面図である。第１図と対応
する部分には第１図と同一符号を付して詳細な説明は省
略する。この実施例では、ダミー配線５２の下のシリコ
ン酸化膜４に大きく一つのコンタクト孔を開けて、ダミ
ー配線５２が略全面で第１のＡｌ配線３にコンタクトす
るようにしている。
示す平面図とそのＡ−Ａ’断面図である。第１図と対応
する部分には第１図と同一符号を付して詳細な説明は省
略する。この実施例では、ダミー配線５２の下のシリコ
ン酸化膜４に大きく一つのコンタクト孔を開けて、ダミ
ー配線５２が略全面で第１のＡｌ配線３にコンタクトす
るようにしている。
この実施例によっても先の実施例と同様の効果が得られ
る。
る。
本発明は上記実施例に限られない。例えば実施例では、
配線材料としてＡＩＩ膜を用いたが、Ｃｕ。
配線材料としてＡＩＩ膜を用いたが、Ｃｕ。
Ｍｏ、Ｗ、Ｐ ｔ、Ａｕなと他の金属或いは金属のシリ
サイド膜を用いた場合、多結晶シリコン膜を用い場合、
更にこれらの積層膜を用いた場合にも本発明は有効であ
る。層間絶縁膜もシリコン酸化膜に限られず、シリコン
窒化膜やシリコン酸化膜とシリコン窒化膜の複合膜、更
にリンやボロンを含むシリコン酸化膜を用いることもで
きる。
サイド膜を用いた場合、多結晶シリコン膜を用い場合、
更にこれらの積層膜を用いた場合にも本発明は有効であ
る。層間絶縁膜もシリコン酸化膜に限られず、シリコン
窒化膜やシリコン酸化膜とシリコン窒化膜の複合膜、更
にリンやボロンを含むシリコン酸化膜を用いることもで
きる。
［発明の効果］
以上述べたように本発明によれば、多層金属配線構造に
おいて、微細化による配線断面積の縮小を、格別の工程
を付加することなく緩和して効果的にエレクトロ・マイ
グレーションを抑制することができ、金属配線の信頼性
向上を図った半導体装置を得ることができる。
おいて、微細化による配線断面積の縮小を、格別の工程
を付加することなく緩和して効果的にエレクトロ・マイ
グレーションを抑制することができ、金属配線の信頼性
向上を図った半導体装置を得ることができる。
第１図（ａ） （ｂ）は、本発明の一実施例による半導
体装置の配線構造を示す平面図とそのＡ−Ａ’断面図、 第２図（ａ）〜（ｅ）はその製造工程を示す断面図、第
３図（ａ） （ｂ）は他の実施例による半導体装置の配
線構造を示す平面図とそＡ−Ａ’断面図である。 １・・・シリコン基板、２・・・シリコン酸化膜（第１
の絶縁膜）、３・・・第１のＡｇ配線、４・・・シリコ
ン酸化膜（第２の絶縁膜）、５１・・・第２のＡｆｉ配
線、５゜・・・ダミー配線。
体装置の配線構造を示す平面図とそのＡ−Ａ’断面図、 第２図（ａ）〜（ｅ）はその製造工程を示す断面図、第
３図（ａ） （ｂ）は他の実施例による半導体装置の配
線構造を示す平面図とそＡ−Ａ’断面図である。 １・・・シリコン基板、２・・・シリコン酸化膜（第１
の絶縁膜）、３・・・第１のＡｇ配線、４・・・シリコ
ン酸化膜（第２の絶縁膜）、５１・・・第２のＡｆｉ配
線、５゜・・・ダミー配線。
Claims (1)
- 【特許請求の範囲】 半導体基板上に第１の絶縁膜を介して第１の金属配線を
形成する工程と、 前記第１の金属配線が形成された基板上に第２の絶縁膜
を堆積する工程と、 前記第２の絶縁膜上に第２の金属配線を形成すると同時
に、第２の金属配線で覆われていない領域の前記第１の
金属配線上にこれとコンタクトするダミー配線を形成す
る工程と、 を備えたことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16954789A JPH0334545A (ja) | 1989-06-30 | 1989-06-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16954789A JPH0334545A (ja) | 1989-06-30 | 1989-06-30 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0334545A true JPH0334545A (ja) | 1991-02-14 |
Family
ID=15888502
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16954789A Pending JPH0334545A (ja) | 1989-06-30 | 1989-06-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0334545A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19527368C2 (de) * | 1994-07-26 | 2001-09-13 | Toshiba Kawasaki Kk | Herstellungsverfahren einer Halbleitervorrichtung mit Einkristall-Verdrahtungsschichten |
| US7301236B2 (en) | 2005-10-18 | 2007-11-27 | International Business Machines Corporation | Increasing electromigration lifetime and current density in IC using vertically upwardly extending dummy via |
-
1989
- 1989-06-30 JP JP16954789A patent/JPH0334545A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19527368C2 (de) * | 1994-07-26 | 2001-09-13 | Toshiba Kawasaki Kk | Herstellungsverfahren einer Halbleitervorrichtung mit Einkristall-Verdrahtungsschichten |
| US7301236B2 (en) | 2005-10-18 | 2007-11-27 | International Business Machines Corporation | Increasing electromigration lifetime and current density in IC using vertically upwardly extending dummy via |
| US7439173B2 (en) | 2005-10-18 | 2008-10-21 | International Business Machines Corporation | Increasing electromigration lifetime and current density in IC using vertically upwardly extending dummy via |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01302842A (ja) | 多層配線構造の半導体装置 | |
| JP2511892B2 (ja) | 多層薄膜配線及びその形成方法 | |
| JPH02137230A (ja) | 集積回路装置 | |
| US4816895A (en) | Integrated circuit device with an improved interconnection line | |
| JPH0334545A (ja) | 半導体装置の製造方法 | |
| JPH0212859A (ja) | 多層配線の形成方法 | |
| JPH0418760A (ja) | 半導体装置 | |
| JP3021683B2 (ja) | 集積回路用配線 | |
| JPH03274732A (ja) | 半導体集積回路装置 | |
| JPH031570A (ja) | 半導体装置接続用接点スタツド構造 | |
| JPS5950544A (ja) | 多層配線の形成方法 | |
| JPH07183377A (ja) | 半導体装置 | |
| JPS62136857A (ja) | 半導体装置の製造方法 | |
| JPS5863150A (ja) | 半導体装置の製造方法 | |
| JP3347019B2 (ja) | 半導体装置 | |
| JPH05114599A (ja) | 半導体装置及びその製造方法 | |
| JPS6244813B2 (ja) | ||
| JP3510943B2 (ja) | 半導体装置の製造方法 | |
| JPH0338832A (ja) | 半導体装置の配線構造 | |
| JPH0695516B2 (ja) | 半導体装置 | |
| JPH05152299A (ja) | 配線構造体 | |
| JP2893794B2 (ja) | 半導体装置 | |
| JPH04324635A (ja) | 半導体装置の製造方法 | |
| JPH0258228A (ja) | 半導体集積回路 | |
| JPS60254636A (ja) | 半導体装置及びその製造方法 |